KR102064124B1 - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR102064124B1
KR102064124B1 KR1020190082984A KR20190082984A KR102064124B1 KR 102064124 B1 KR102064124 B1 KR 102064124B1 KR 1020190082984 A KR1020190082984 A KR 1020190082984A KR 20190082984 A KR20190082984 A KR 20190082984A KR 102064124 B1 KR102064124 B1 KR 102064124B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
margin
ceramic
dielectric
internal electrode
Prior art date
Application number
KR1020190082984A
Other languages
English (en)
Other versions
KR20190086412A (ko
Inventor
서주명
김준희
송선기
박재성
김상혁
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190082984A priority Critical patent/KR102064124B1/ko
Publication of KR20190086412A publication Critical patent/KR20190086412A/ko
Application granted granted Critical
Publication of KR102064124B1 publication Critical patent/KR102064124B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은, 복수의 유전체층이 적층된 세라믹 소체; 상기 유전체층의 적어도 일면에 형성된 복수의 내부전극층; 및 상기 내부전극층이 형성되지 않는 유전체층의 마진부에 형성되며, 유전체 그레인의 사이즈가 상기 유전체층을 형성하는 유전체 그레인의 사이즈 보다 작은 마진부 유전체층; 을 포함하는 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품 {Laminated ceramic electronic parts}
본 발명은 적층 세라믹 전자부품에 관한 것이다.
세라믹 재료를 사용하는 전자부품으로 커패시터, 인턱터, 압전 소자, 바리스터 또는 서미스터 등이 있다.
이러한 세라믹 전자부품 중 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이한 장점을 갖는다.
이러한 적층 세라믹 커패시터는 컴퓨터, 개인 휴대용 단말기(PDA) 또는 휴대폰 등 여러 전자제품의 인쇄회로기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할을 하는 칩 형태의 콘덴서이며, 사용되는 용도 및 용량에 따라 다양한 크기와 적층 형태를 가진다.
특히, 최근에는 전자제품의 소형화에 따라 적층 세라믹 커패시터에 있어서도 초소형화 및 초고용량화가 요구되고 있다.
이에 제품의 초소형화를 위해 유전체층 및 내부전극층의 두께를 얇게 하고, 초고용량화를 위해 많은 수의 유전체를 적층한 적층 세라믹 커패시터가 제조되고 있다.
한편, 종래에는 이렇게 내부전극층의 적층성을 높이기 위해 고온 및 고압에서 박막 시트를 전사시키는 열전사 적층법을 적용하였는데, 이 경우 내부전극층의 늘어남으로 인하여 그린 칩에서의 불량이 증가되는 문제점이 있었다.
또한, 소성 과정 중에 내부전극층을 형성하는 페이스트 내에 포함된 미립 분말이 유전체층으로 빠져나오면서 내부전극층과 접촉하는 유전체 그레인(grain)의 비정상 입성장을 야기하여 적층 세라믹 전자부품의 신뢰성이 저하되는 문제점이 있었다.
당 기술분야에서는, 적층 세라믹 전자부품의 신뢰성을 향상시키기 위한 새로운 방안이 요구되어 왔다.
본 발명의 일 측면은, 복수의 유전체층이 적층된 세라믹 소체; 상기 유전체층의 적어도 일면에 형성된 복수의 내부전극층; 및 상기 내부전극층이 형성되지 않는 유전체층의 마진부에 형성되며, 유전체 그레인의 사이즈가 상기 유전체층을 형성하는 유전체 그레인의 사이즈 보다 작은 마진부 유전체층; 을 포함하는 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시 예에서, 상기 마진부 유전체층의 유전체 그레인의 최대 그레인 사이즈/평균 그레인 사이즈의 값이 3.0 이하일 수 있다.
이때, 상기 마진부 유전체층의 최대 그레인 사이즈/평균 그레인 사이즈의 값은 상기 마진부 유전체층을 형성하는 세라믹 페이스트 조성물에 포함되는 성분과 그 함량에 의하여 결정될 수 있다.
본 발명의 일 실시 예에서, 상기 마진부 유전체층은 유전체 그레인 사이즈의 산포도가 40 내지 100일 수 있다.
본 발명의 일 실시 예에서, 상기 마진부 유전체층은 세라믹 분말, 바인더 및 분산제를 포함하는 세라믹 페이스트 조성물로 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 세라믹 분말의 입경은 80 내지 200 nm일 수 있다.
본 발명의 일 실시 예에서, 상기 바인더의 함량은 상기 세라믹 분말 100 중량부에 대하여 12 내지 20 중량부일 수 있다.
본 발명의 일 실시 예에서, 상기 분산제의 함량은 상기 세라믹 분말 100 중량부에 대하여 2 내지 10 중량부일 수 있다.
본 발명의 일 실시 예에서, 상기 마진부 유전체층은 적층 세라믹 전자부품의 길이 방향의 마진부 및 폭 방향의 마진부 중 적어도 하나의 영역에 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 일 유전체층의 두께는 0.01 내지 1.0 ㎛일 수 있다.
본 발명의 일 실시 예에서, 상기 내부전극층의 두께는 0.01 내지 1.0 ㎛일 수 있다.
본 발명의 일 실시 예에서, 상기 세라믹 소체의 양측 면에 형성되며, 상기 내부전극층과 전기적으로 연결된 외부전극을 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 신뢰성이 우수한 대용량의 적층 세라믹 전자부품을 구현할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이다.
도 2는 도 1의 A-A'선 단면도이다.
도 3은 도 1의 B-B'선 단면도이다.
도 4는 도 1에 도시된 적층 세라믹 커패시터의 일부를 개략적으로 나타낸 분해사시도이다.
도 5는 도 2의 일부를 나타낸 확대도이다.
도 6은 본 발명의 실시 예에 따른 마진부 유전체층의 표면을 나타낸 전자주사현미경 사진이다.
도 7은 비교 예에 따른 마진부 유전체층의 표면을 나타낸 전자주사현미경 사진이다.
도 8은 본 발명의 실시 예와 비교 예에 따른 마진부 유전체층을 형성하는 유전체 그레인의 사이즈 별 분포도를 나타낸 그래프이다.
도 9 및 10은 본 발명의 실시 예에 따른 마진부 유전체층의 IR 열화 비율을 나타낸 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
본 발명은 세라믹 전자부품에 관한 것으로, 본 발명의 일 실시 형태에 따른 세라믹 전자부품은 적층 세라믹 커패시터, 인덕터, 압전체 소자, 바리스터, 칩 저항 또는 서미스터 등이 있으며, 하기에서는 세라믹 전자제품의 일 예로서 적층 세라믹 커패시터에 관하여 설명한다.
도 1 내지 도 5를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터는 복수의 유전체층(111)이 적층된 세라믹 소체(110)와, 유전체층(111)의 적어도 일면에 형성된 복수의 내부전극층(121, 122)과, 유전체층(111)의 일면 상에 내부전극층(121, 122)이 형성되지 않는 부분(이하 "마진부"라 한다)에 형성된 마진부 유전체층(113)을 포함한다.
이때, 마진부 유전체층(113)을 형성하는 유전체 그레인의 사이즈 스펙(spec)은 최대 그레인 사이즈를 평균 그레인 사이즈로 나눈 값으로, 유전체층(111)을 형성하는 유전체 그레인의 사이즈 스펙 보다 작게 형성된다.
본 실시 형태에 있어서, 적층 세라믹 커패시터의 '길이 방향'은 도 1의 'X' 방향, '폭 방향'은 'Y' 방향, '두께 방향'은 'Z' 방향으로 정의한다.
'두께 방향(Z 방향)'은 유전체층(111)를 쌓아 올리는 방향, 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
세라믹 소체(110)는 일반적으로 직방체 형상일 수 있으며, 이에 제한되는 것은 아니다.
또한, 세라믹 소체(110)는 그 치수에 특별히 제한은 없으나, 예를 들어 0.6 mm × 0.3 mm 등의 크기로 구성하여 1.0 ㎌ 이상, 더 바람직하게는 22.5 ㎌ 이상의 고용량을 갖는 적층 세라믹 커패시터를 구성할 수 있다.
또한, 필요시 세라믹 소체(110)의 최외곽 면에는 소정 두께의 커버부 유전체층(112)을 형성할 수 있다.
유전체층(111)은 커패시터의 용량 형성에 기여하는 것으로, 1 층의 두께를 적층 세라믹 커패시터의 용량 설계에 맞추어 임의로 변경할 수 있다.
본 실시 형태에서는 바람직하게 소성 후의 1층의 유전체층(111)의 두께를 1.0 ㎛ 이하로 구성할 수 있으며, 더 바람직하게는 0.01 내지 1.0 ㎛로 구성할 수 있다.
이러한 유전체층(111)은 세라믹 분말을 포함할 수 있으며, 예를 들면 BaTiO3계 세라믹 분말 등을 포함할 수 있으며, 이에 한정되는 것은 아니다.
BaTiO3계 세라믹 분말은 예를 들면 BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3 또는 Ba(Ti1-yZry)O3 등이 있으며, 이에 한정되는 것은 아니다.
또한, 세라믹 분말의 입경은 예를 들면 200 nm 이하일 수 있으며, 더 바람직하게는 80 내지 100 nm일 수 있으며, 이에 한정되는 것은 아니다.
또한, 본 실시 형태의 유전체층(111)은 이러한 세라믹 분말과 함께, 예를 들어 전이금속 산화물 또는 탄화물, 희토류 원소 및 Mg 또는 Al 등과 같은 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제 또는 분산제 등이 첨가될 수 있다.
이때, 분산제의 함량은 세라믹 분말 100 중량부에 대하여 2 내지 10 중량부일 수 있다.
내부전극층(121, 122)은 유전체층(111)을 형성하는 세라믹 그린시트 상에 형성되어 적층되고, 소결에 의하여 하나의 유전체층(111)을 사이에 두고 세라믹 소체(110) 내부에 형성될 수 있다.
이러한 내부전극층(121, 122)은 서로 다른 극성을 갖는 제1 내부전극층(121) 및 제2 내부전극층(122)을 한 쌍으로 하여 구성할 수 있으며, 유전체층(111)을 사이에 두고 적층 방향에 따라 대향되게 배치될 수 있다.
이러한 제1 및 제2 내부전극층(121, 122)은 예를 들어 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있으며, 이에 한정되는 것은 아니다.
또한, 제1 및 제2 내부 전극층(121, 122)의 두께는 용도 등에 따라 적절히 결정할 수 있는데, 예를 들면 1.0 ㎛ 이하로 할 수 있으며, 더 바람직하게는 0.01 내지 1.0 ㎛의 범위 내에서 선택할 수 있다.
제1 및 제2 내부전극층(121, 122)의 말단은 세라믹 소체(110)의 일면으로 노출될 수 있다. 본 실시 형태에서는, 제1 및 제2 내부전극층(121, 122)의 길이 방향(X 방향)의 말단이 세라믹 소체(110)의 대향하는 양측 단부의 표면에 교대로 노출된 것으로 도시하고 있다.
그러나, 본 발명은 이에 한정되지 아니하며, 제1 또는 제2 내부전극층(121, 122)의 말단이 세라믹 소체(110)의 같은 일면으로 노출되거나, 세라믹 소체(110)의 2개 이상의 면으로 각각 노출되게 하는 등 다양한 구조로 변경할 수 있다.
그리고, 세라믹 소체(110)의 양측 면에는 제1 및 제2 외부전극(131, 132)이 형성될 수 있다. 제1 및 제2 외부 전극(131, 132)은 세라믹 소체(110)의 일면으로 노출된 제1 및 제2 내부전극층(121, 122)의 말단과 전기적으로 연결될 수 있다.
이러한 제1 및 제2 외부 전극(131, 132)에 함유되는 도전재는 특별히 한정되지 않지만, 바람직하게 내부전극과 동일한 재질의 도전성 물질로서, 예를 들어 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
또한, 제1 및 제2 외부 전극(131, 132)의 두께는 용도 등에 따라 적절히 결정할 수 있는데, 예를 들면 10 내지 50 ㎛일 수 있다.
한편, 세라믹 페이스트에 세라믹 분말을 적용하는 경우, 세라믹 분말을 분산시키기 위해서 과량의 바인더 및 분산제가 요구된다.
이러한 과량의 바인더 및 분산제는 세라믹 커패시터를 적층 및 압착한 후 내부전극층이 늘어나게 되는 원인이 되므로, 결과적으로 설계 마진부와 대비하여 실제로 마진부의 면적이 줄어들게 된다.
본 실시 형태에 따르면, 이러한 현상을 방지하기 위해 유전체층(111)과 유사한 조성으로 페이스트 조성물을 인쇄하여 내부전극층(121, 122)의 늘어남을 방지하고 있다.
즉, 유전체층(111) 상에 제1 및 제2 내부전극층(121, 122)이 형성되고, 제1 및 제2 내부전극층(121, 122)이 형성되지 않은 마진부에 마진부 유전체층(113)이 형성되는 것이다.
마진부는 세라믹 커패시터의 폭 방향(Y 방향) 또는 길이 방향(X 방향) 중 적어도 하나의 영역에 형성될 수 있으며, 본 실시 형태에서는 마진부 유전체층(113)이 폭 방향의 마진부 및 길이 방향의 마진부 모두에 형성된 것으로 도시되어 있다.
그러나, 본 발명은 이에 한정되지 아니하며, 마진부 유전체층(113)은 필요에 따라 폭 방향의 마진부 또는 길이 방향의 마진부 중 일부 영역에만 형성할 수 있다.
또한, 마진부 유전체층(113)은 유전체층(111) 상에 형성된 제1 및 제2 내부전극층(121, 122)의 높이와 동일하거나 유사한 수준으로 형성할 수 있다.
따라서, 마진부 유전체층(113)에 의해 제1 및 제2 내부전극층(121, 122)에 의해 발생하는 단차를 해소할 수 있으며, 제1 및 제2 내부전극층(121, 122)의 확산을 방지할 수 있게 된다.
한편, 소성 과정에서 마진부의 분산성 저하시 기공율이 증가하여 기공 주위에 그레인이 비정상적으로 입성장하게 되는데, 마진부 유전체층(113)을 형성하는 유전체 그레인의 스펙이 너무 높으면 소성 후 마진부의 분산성이 저하되어 기공율이 증가되고 이에 신뢰성이 저하될 수 있다.
이러한 문제를 방지하기 위해, 마진부 유전체층(113)을 형성하는 유전체 그레인의 스펙(spec)은 3.0 이하일 수 있다. 자세한 내용은 하기에 실시 예를 통해 다시 설명하기로 한다.
마진부 유전체층(113)은 미립의 세라믹 분말을 포함하는 페이스트 조성물로 형성할 수 있다. 본 실시 형태에서는 마진부 유전체층(113)을 형성하기 위한 페이스트 조성물을 마진부용 세라믹 페이스트 조성물로 지칭한다.
이러한 마진부 유전체층(113)을 형성하는 유전체 그레인의 사이즈는 마진부용 세라믹 페이스트 조성물에 포함된 세라믹 분말의 분산 정도에 따라 결정될 수 있다.
또한, 이러한 마진부 유전체층(113)을 형성하는 유전체 그레인의 사이즈는 마진부용 세라믹 페이스트 조성물의 성분 및 각 성분의 함량에 따라 조절될 수 있다.
본 발명의 일 실시 형태에 따르면, 마진부용 유전체층(113)의 그레인 사이즈를 최적화하기 위해, 마진부용 세라믹 페이스트 조성물에 첨가되는 성분과 그 함량 등을 조정하는 조절하는 방법을 사용할 수 있다.
이하, 본 실시 형태에 따른 마진부용 세라믹 페이스트 조성물에 대하여 구체적으로 설명한다.
실시 예는 마진부용 세라믹 페이스트 조성물의 제조방법을 중심으로 설명하며, 이에 의하여 마진부용 세라믹 페이스트 조성물의 성분이 명확해질 것이다.
마진부용 세라믹 페이스트 조성물을 제조하기 위하여, 우선 세라믹 분말과 제1 용제를 혼합하여 1차 혼합물을 제조한다.
상기 1차 혼합물에는 제1 분산제 및 기타의 첨가제를 추가로 포함할 수 있다.
상기 세라믹 분말은 세라믹 소체(110)를 구성하는 유전체층(111)에 포함되는 세라믹 분말과 동일하거나 유사한 것을 사용할 수 있다.
이러한 세라믹 분말의 입경은 통상적인 크기로서 특별히 제한되지 않으나, 본 실시 형태에 따라 마진부용 유전체층(113)의 유전체 그레인(grain)의 사이즈를 조절하기 위해서 결정될 수 있다.
이러한 사항을 고려하여, 세라믹 분말의 평균 입경은 200 nm 이하일 수 있으며, 더 바람직하게는 80 내지 100 nm 일 수 있다.
상기 제1 용제는 점도가 비교적 낮은 것을 사용할 수 있으며 이에 제한되는 것은 아니나, 예를 들면 톨루엔, 에탄올 및 이들의 혼합 용제를 사용할 수 있다.
다음으로, 상기 1차 혼합물을 해쇄하여 슬러리 상태의 1차 혼합물을 제조한다. 본 실시 형태에서 해쇄는 비즈 밀을 이용할 수 있고, 해쇄 조건은 주속 6 m/s, 유량 50 hg/hr이고(High shear micro Mill 적용), 고형분은 약 20 내지 40 wt/%, 바람직하게는 30 wt/%일 수 있다.
해쇄 후 세라믹 분말의 입도, 비표면적(BET), 미세형상(SEM)를 측정하여 세라믹 슬러리의 분산성을 확인할 수 있다.
상기 세라믹 슬러리의 점도는 10 내지 300 cps일 수 있고, 바람직하게는 50 내지 100 cps일 수 있다.
다음으로, 앞서 제조된 1차 혼합물에 제2 용제, 제2 분산제 및 바인더를 첨가하여 페이스트 상태의 2차 혼합물을 형성한다.
페이스트 상태인 2차 혼합물은 인쇄에 적합하도록 고점도 특성을 가지며, 2차 혼합물의 점도는 5,000 내지 20,000 cps 일 수 있다.
2차 혼합물의 점도는 인쇄 방법에 따라 적정 범위로 조절될 수 있는데, 스크린 인쇄 공정에 적용되는 경우에는 7,000 내지 25,000 cps 일 수 있다.
2차 혼합물은 고점도의 페이스트 상태로서, 3-롤 밀 등의 방법에 의하여 분산 공정을 수행할 수 있다.
2차 혼합물의 제조에 사용되는 제2 용제는 1차 혼합물 제조시 사용된 제1 용제에 비해 높은 비점 및 높은 점도를 가지는 것으로, 일반적으로 페이스트의 제조에 사용되는 것을 사용할 수 있다.
용제의 구체적인 종류는 이에 제한되는 것은 아니나, 예를 들면 테르피네올계 용제를 사용할 수 있으며, 보다 구체적으로 디하이드로 테르피네올(dihydro terpineol, DHTA)를 사용할 수 있다.
테르피네올계 용제는 점도가 높아 페이스트의 제조에 유리하고, 비점이 높아 건조속도가 느리므로 인쇄된 후에　레벨링(leveling) 특성에 유리하다.
또한, 상기 2차 혼합물에는 제2 용제와 함께 바인더 등의 첨가제를 첨가할 수 있다.
상기 바인더는 요변성(thixotropy), 접착성, 상안정성 및 3-롤 밀링이 가능한 물성을 구현할 수 있는 것이면 특별히 제한되지 않으며, 폴리비닐 부티랄 수지 등의 유기 바인더를 사용할 수 있다.
또한, 내부전극용 도전성 페이스트에 사용되는 에틸 셀룰로스 수지를 추가로 포함할 수 있다.
이러한 바인더는 2차 혼합물의 분산 과정에서 세라믹 분말의 표면에 코팅되므로 세라믹 분말의 응집을 최소화하고 분산 안정성을 유지할 수 있다.
또한, 2차 혼합물이 스크린 인쇄, 그라비아 인쇄 등의 인쇄법에 적용될 수 있도록 적정 범위의 점성 및 요변성(thixotrophy)을 부여하는 역할을 한다.
바인더의 함량은 세라믹 분말의 분산성과 동시에 적층성 및 탈바인더까지 고려하여 설정하는 것이 바람직하다.
바인더의 함량은 유전체층(111)을 형성하는 세라믹 페이스트에 함유되는 바인더의 함량과 유사한 범위에서 설정될 수 있다.
또한, 이에 제한되는 것은 아니나, 상기 바인더의 함량은 상기 세라믹 분말 100 중량부에 대하여 14 내지 20 중량부일 수 있다.
이러한 바인더의 함량이 14 중량부 미만이면 세라믹 페이스트의 분산성이 저하되거나 인쇄 특성이 저하되어 마진부 유전체층(113)의 기공율이 증가될 수 있다.
또한, 바인더의 함량이 20 중량부를 초과하면 탈바인더가 어려워 세라믹 커패시터의 특성이 저하될 수 있다.
또한, 2차 혼합물에는 가소제가 추가로 첨가될 수 있다.
가소제는 트리에틸렌 글리콜 계열의 가소제일 수 있으며, 세라믹 분말 100 중량부에 대하여 5 내지 30 중량부 일 수 있으며, 바람직하게는 20 중량부이며, 이에 한정되는 것은 아니다.
한편, 2차 혼합물을 형성하기 전에 1차 용제를 제거하는 단계가 수행될 수 있다.
1차 용제는 비점이 낮은 특성을 가져 증류기에 의하여 휘발시켜 제거될 수 있다.
1차 용제를 제거하면 슬러리 상태의 1차 혼합물은 습윤의 케익 상태가 될 수 있다.
따라서, 습윤 케익 상태의 1차 혼합물에 2차 혼합물에 사용되는 제2 용제를 투입하여 페이스트 상태인 2차 혼합물을 형성할 수 있다.
이때, 1차 용제는 완전히 제거되는 것이 바람직하나, 일부 제거되지 않고 2차 혼합물에 남아 있을 수 있다.
이와 같이 1차 용제가 잔류하면 유전체층(111)을 손상시킬 우려가 있어 상기 1차 용제의 제거율은 최대한 높은 것이 바람직하다.
다만, 제2 분산제, 바인더 또는 제2 용제가 첨가되면 제1 용제의 제거가 어려워질 수 있으므로, 1차 용제의 제거율을 높이기 위하여 2차 혼합물의 형성을 위한 제2 용제, 제2 분산제 및 바인더의 첨가 전에 제1 용제를 제거하는 단계를 수행하는 것이 바람직하다.
일반적으로, 내부전극층(121, 122)을 형성하는 금속 분말이나 평균 입경이 큰 세라믹 분말은 고점도에서 3-롤 밀(3-roll mill)을 이용하여 분산이 가능하다.
그러나, 평균 입경이 작은 세라믹 분말은 비표면적 및 경도가 크기 때문에 고점도에서 분산성을 확보하기 어렵다.
더욱이, 초소형 및 초박막 적층 세라믹 커패시터에 적용하기 위해서는 더 작은 입경의 세라믹 분말을 사용해야 하고, 이러한 경우 분산성을 확보하기는 더욱 어려워진다.
이에 세라믹 분말의 분산성이 충분히 확보되지 않으면 소결 후 마진부 유전체층(113)에 기공율이 증가되어 신뢰성 저하가 발생할 수 있다.
본 실시 형태에 따르면 미립의 세라믹 분말에 맞게 저점도를 가지는 1차 용제를 사용하고, 해쇄 및 분산하여 세라믹 분말의 응집을 최소화하여 분산성을 확보하였다.
이후 고점도를 가지는 2차 용제를 사용하여 인쇄를 위한 고점도의 페이스트를 제조한 것이다. 이에 따라 미립의 세라믹 분말을 포함할 수 있다.
또한, 기존보다 분산성이 우수한 세라믹 페이스트를 제조하여 이를 이용함으로써, 마진부 유전체층(113)의 유전체 그레인의 스펙을 3.0 이하로 형성할 수 있는 것이다.
이하, 본 실시 형태에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
우선, 복수의 세라믹 그린시트를 준비한다.
상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
상기 슬러리는 세라믹 소체(110)를 형성하는 유전체층(111), 커버부 유전체층(112)을 형성하는 세라믹 그린시트용 슬러리이다.
다음으로, 상기 세라믹 그린시트 상에 내부 전극용 도전성 페이스트를 도포하여 제1 및 제2 내부전극층(121, 122)을 형성한다.
상기 제1 및 제2 내부전극층(121, 122)은 스크린 인쇄법 또는 그라비아 인쇄법에 의하여 형성될 수 있다.
다음으로, 제1 및 제2 내부전극층(121, 122)이 형성되지 않은 세라믹 그린시트의 마진부에 마진부 유전체층(113)을 형성한다.
이때, 앞서 설명한 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터용 세라믹 페이스트를 제1 및 제2 내부전극층(121, 122)이 형성되지 않은 세라믹 그린시트의 마진부에 인쇄하고 소성하여 도 4 및 도 5에 도시된 바와 같은 마진부 유전체층(113)을 형성할 수 있다.
다음으로, 상기 복수의 세라믹 그린시트를 적층하고, 적층 방향으로부터 가압하여 적층된 세라믹 그린시트와 내부전극 페이스트를 서로 압착시킨다.
이렇게 하여, 세라믹 그린시트와 내부전극 페이스트가 교대로 적층된 세라믹 적층체를 제조한다.
이때, 압착 과정에서 내부전극층(121, 122)이 늘어나거나 세라믹 그린시트 밖으로 도출될 수 있다.
그러나, 본 실시 형태에 따르면 제1 및 제2 내부전극층(121, 122)이 형성되지 않은 세라믹 그린시트의 마진부에 인쇄된 세라믹 페이스트에 의해 형성된 마진부 유전체층(131)에 의해 내부전극층(121, 122)의 확산이 방지될 수 있다.
또한, 세라믹 소체(110)에서 내부전극층(121, 122)에 의한 단차의 발생률을 감소시킬 수 있다.
다음으로, 세라믹 적층체를 1 개의 커패시터에 대응하는 영역마다 절단하여 칩화한다.
이때, 제1 및 제2 내부전극층(121, 122)의 일단이 측면을 통하여 교대로 노출되도록 절단한다.
이후, 칩화한 적층체를 예를 들면 1050 내지 1200 ℃ 정도로 소성하여 세라믹 소체(110)를 제조한다.
다음으로, 세라믹 소체(110)의 측면을 덮으며 세라믹 소체(110)의 측면으로 노출된 제1 및 제2 내부전극층(121, 122)과 전기적으로 연결되도록 제1 및 제2 외부전극(131, 132)을 형성한다.
이후, 제1 및 제2 외부전극(131, 132)의 표면에 니켈 또는 주석 등을 이용하여 도금 처리를 할 수 있다.
종래의 세라믹 페이스트 조성물과, 본 실시 예의 분산제 함량 및 세라믹 분말의 입경을 달리하여 제조된 마진부용 세라믹 페이스트 조성물을 이용하여 마진부 유전체층을 형성하고, 여러 특성을 측정하여 하기 표 1 및 표 2에 나타내었다.
하기 표 1에 기재된 샘플 1 내지 4는 마진부용 세라믹 페이스트 조성물 중 분산제의 함량에 차이가 있고, 다른 조건을 동일하게 하였다.
하기 표 2에 기재된 샘플 5 내지 7은 마진부용 세라믹 페이스트 조성물 중 세라믹 분말의 입경에 차이가 있고, 다른 조건을 동일하게 하였다.
샘플 1 샘플 2 샘플 3 샘플 4
분산제 함량 (wt%/BT) 2.0 3.0 4.0 5.0
분산성 Rmax(㎛) 0.048 0.012 0.007 0.008
건조막 밀도 (g/㎤) 3.18 3.42 3.54 3.51
평균 그레인 사이즈 (nm) 183.2 181.3 176.9 178.6
최대 그레인 사이드 (nm) 727.4 529.7 428.8 441.6
< 마진부용 세라믹 페이스트 조성물의 분산제 함량에 따른 특성 및 유전체 그레인 사이즈 >
상기 표 1을 참조하면, 샘플 2 내지 4는 마진부용 세라믹 페이스트 조성물에 포함하는 분산제의 함량이 제어되어 소성 후 마진부 유전체층(113)의 분산성이 0.012 ㎛ 이하를 나타냈으며, 최대 그레인 사이즈는 529.7 nm, 평균 그레인 사이즈는 181.3 nm 이하를 나타내었다.
이에 반하여, 샘플 1은 분산제의 함량이 적어 소성 후 마진부 유전체층(113)의 분산성이 0.048 ㎛를 나타냈으며, 최대 그레인 사이즈는 727.4 nm, 평균 그레인 사이즈는 183.2 nm을 나타내어 최대 그레인 사이즈가 상대적으로 큰 것을 알 수 있다.
샘플 5 샘플 6 샘플 7
세라믹 분말 입경 (nm) 50 80 100
분산성 Rmax (㎛) 0.021 0.007 0.012
건조막 밀도 (g/㎤) 3.38 3.54 3.61
평균 그레인 사이즈 (nm) 159.8 176.9 207.2
최대 그레인 사이즈 (nm) 480.6 428.8 641.5
< 마진부용 세라믹 페이스트 조성물의 세라믹 분말 입경에 따른 특성 및 유전체 그레인 사이즈 >
상기 표 2를 참조하면, 샘플 5 및 6은 마진부용 세라믹 페이스트 조성물에 포함하는 세라믹 분말을 80 nm 이하의 것을 사용하였으며, 소성 후 마진부 유전체층(113)의 최대 그레인 사이즈는 각각 480.6 nm과 428.8 nm, 평균 그레인 사이즈는 각각 159.8 nm과 176.9 nm를 나타내었다.
이에 반하여, 샘플 7은 세라믹 분말의 입경이 100 nm으로 샘플 5 및 6에 비해 커서 소성 후 마진부 유전체층(113)의 최대 그레인 사이즈는 641.5 nm, 평균 그레인 사이즈는 207.2 nm을 나타내어 샘플 5 및 6에 비해 상대적으로 큰 것을 알 수 있다.
또한, 종래의 마진부용 세라믹 페이스트 조성물과 본 발명의 일 실시 예에 따라 제조된 마진부용 세라믹 페이스트 조성물로 각각 마진부 유전체층(113)을 형성하고, 그 특성을 하기 표 3에 나타내었다.
하기 표 3에 기재된 샘플 A 내지 D는 마진부용 세라믹 페이스트 조성물 중 바인더의 함량에 차이가 있고, 다른 조건을 동일하게 하였다.
샘플 A 샘플 B 샘플 C 샘플 D
바인더 함량
(wt%/BT)		 13 14 15 16
분산성 Rmax(㎛) 0.041 0.021 0.007 0.075
건조막 밀도
(g/㎤)		 3.40 3.38 3.54 3.41
소성후 기공율(%) 14.3 12.3 7.3 8.6
평균 그레인 사이즈 (nm) 189.8 186.8 176.9 177.2
최대 그레인 사이즈 (nm) 687.1 497.7 428.8 512.6
최소 그레인 사이즈 (nm) 51.8 87.8 65.7 84.2
그레인 사이즈 스펙(spec) 3.620 2.664 2.424 2.893
사이즈 산포도 (±nm) 102.2 74.7 50.21 59.3
BDV 산포도 (V) 34 28 6 11
IR 열화 칩 (%) 51 7 2 10
< 마진부용 세라믹 페이스트 조성물의 바인더 함량에 따른 특성 및 유전체 그레인 사이즈 >
상기 표 3을 참조하면, 샘플 B 내지 D는 마진부용 세라믹 페이스트 조성물에 포함하는 바인더의 함량이 제어되어 소성 후 마진부 유전체층(113)의 최대 그레인 사이즈는 520 nm을 넘지 않았으며, 사이즈 산포도는 75 ±nm 이하를 나타내었다.
이에 반하여, 비교 예인 샘플 A는 바인더의 함량이 적어 분산이 원활하지 못하여 입자의 응집이 심해지므로 소성 후 마진부 유전체층(113)의 기공율이 샘플 A 내지 D 중에서 최대치인 14.3 %를 나타내었다.
또한, 샘플 A의 경우 그레인 사이즈가 650nm을 넘는 비입성장 입자가 발견되었으며, 사이즈 산포도가 100 ±nm을 초과하였다.
한편, 도 6은 샘플 1의 미세구조를 주사전자현미경(SEM; scanning electron microscope)으로 스캔한 것을 나타낸 것이며, 도 7은 가장 바람직한 결과를 나타낸 샘플 C의 미세구조를 주사전자현미경으로 스캔한 것을 나타낸 것이다.
또한, 도 8은 샘플 A와 샘플 C의 유전체 그레인의 사이즈 별의 분포도를 나타낸 그래프이다.
또한, 도 9 및 10은 본 발명의 비교 예 및 실시 예에 따른 마진부 유전체층의 IR 열화 비율을 나타낸 그래프이다.
상기 표 3 및 도 6 내지 10을 참조하면, 특히 바인더 함량이 15 %인 샘플 C의 경우, 마진부 유전체층(113)의 분산성이 0.007 ㎛, 기공율이 7.3 %로 가장 우수하게 형성되었으며, 최대 그레인 사이즈는 428.8 nm, 사이즈 산포도는 50.21 ±nm으로 가장 작게 나타났다.
반대로, 샘플 A의 경우 마진부 유전체층(113)의 분산성이 0.041 ㎛, 기공율이 14.3 %로 형성되었으며, 최대 그레인 사이즈는 687.1 nm, 사이즈 산포도는 102.2 ±nm으로 상대적으로 가장 나쁘게 나타났다.
상기 표 3은 신뢰성 검사인 8585 검사의 결과로서, n = 400/lot, 85 ℃, 85 % RH, 6.5 V/9.45V의 조건에서, 12 시간 동안 400 개의 칩을 검사한 결과가 나타나 있다.
이를 살펴보면, 분산성이 낮은 샘플 B의 경우, 신뢰성 검사시 열하되는 칩의 수가 증가됨을 알 수 있다. 더불어, 도 9 및 도 10을 참조하면, 비교 예인 샘플 A가 상대적으로 본 발명의 실시 예인 샘플 B 내지 D에 비해 열화가 심하게 발생함을 알 수 있다.
즉, 본 실시 형태에 따르면, 소성 후 마진부 유전체층(113)의 기공율을 감소시키기 위한 바람직한 유전체 그레인 스펙의 범위가 존재함을 알 수 있다.
따라서, 상기 표 3 및 도 6 내지 10을 참조하면, 샘플 B 내지 D에 있어서 마진부용 세라믹 페이스트 조성물에 포함하는 바인더의 함량이 14 내지 16으로 제어되면서, BDV 산포도 및 IR 열화에서 우수한 결과를 나타냄을 알 수 있다.
즉, 유전체 그레인 스펙의 수치가 3.0 이하일 경우 BDV의 산포도가 30 이하로 나타나고, IR 열하 칩도 10 % 이하로 그 발생 비율이 낮은바 적층 세라믹 커패시터의 신뢰성이 향상된 것으로 판단할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110 ; 세라믹 소체 111 ; 유전체층
112 ; 커버부 유전체층 113 ; 마진부 유전체층
121, 122 ; 제1 및 제2 내부전극층
131, 132 ; 제1 및 제2 외부전극

Claims (8)

  1. 복수의 유전체층이 적층된 세라믹 소체;
    팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금, 니켈(Ni), 구리(Cu) 중 적어도 하나 이상의 물질로 이루어지고, 상기 유전체층의 적어도 일면에 형성되고, 말단이 상기 세라믹 소체의 일면으로 노출되는 복수의 내부전극층; 및
    상기 내부전극층이 형성되지 않는 유전체층의 마진부에 형성되며, 유전체 그레인의 사이즈가 상기 유전체층을 형성하는 유전체 그레인의 사이즈 보다 작은 마진부 유전체층; 을 포함하고,
    상기 마진부 유전체층의 유전체 그레인의 최대 그레인 사이즈/평균 그레인 사이즈의 값이 2.893 이하이며,
    상기 마진부 유전체층의 유전체 그레인의 그레인 사이즈가 512.6nm 이하이며,
    상기 마진부 유전체층은 세라믹 분말, 바인더 및 분산제를 포함하는 세라믹 페이스트 조성물로 형성되고,
    상기 바인더의 함량은 상기 세라믹 분말 총 중량에 대하여 14 내지 16 중량%이고,
    상기 분산제의 함량은 상기 세라믹 분말 총 중량에 대하여 3 내지 5 중량%인 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 마진부 유전체층의 최대 그레인 사이즈/평균 그레인 사이즈의 값은 상기 마진부 유전체층을 형성하는 세라믹 페이스트 조성물에 포함되는 성분과 그 함량에 의하여 결정되는 것을 특징으로 하는 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 마진부 유전체층은 유전체 그레인 사이즈의 산포도가 40 내지 100인 것을 특징으로 하는 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 세라믹 분말의 입경은 80 내지 200 nm인 것을 특징으로 하는 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 마진부 유전체층은 적층 세라믹 전자부품의 길이 방향의 마진부 및 폭 방향의 마진부 중 적어도 하나의 영역에 형성된 것을 특징으로 하는 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 유전체층의 두께는 0.01 내지 1.0 ㎛인 것을 특징으로 하는 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 내부전극층의 두께는 0.01 내지 1.0 ㎛인 것을 특징으로 하는 적층 세라믹 전자부품.
  8. 제1항에 있어서,
    상기 세라믹 소체의 양측 면에 형성되며, 상기 내부전극층과 전기적으로 연결된 외부전극을 더 포함하는 것을 특징으로 하는 적층 세라믹 전자부품.
KR1020190082984A 2019-07-10 2019-07-10 적층 세라믹 전자부품 KR102064124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190082984A KR102064124B1 (ko) 2019-07-10 2019-07-10 적층 세라믹 전자부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190082984A KR102064124B1 (ko) 2019-07-10 2019-07-10 적층 세라믹 전자부품

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110108013A Division KR102000686B1 (ko) 2011-10-21 2011-10-21 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20190086412A KR20190086412A (ko) 2019-07-22
KR102064124B1 true KR102064124B1 (ko) 2020-01-08

Family

ID=67468997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190082984A KR102064124B1 (ko) 2019-07-10 2019-07-10 적층 세라믹 전자부품

Country Status (1)

Country Link
KR (1) KR102064124B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289456A (ja) 2001-03-27 2002-10-04 Kyocera Corp セラミック積層体およびその製法
JP2010241613A (ja) 2009-04-01 2010-10-28 Murata Mfg Co Ltd チタン酸バリウム系粉末およびその製造方法、誘電体セラミックならびに積層セラミックコンデンサ
JP2011181615A (ja) 2010-02-26 2011-09-15 Tdk Corp 積層型電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289456A (ja) 2001-03-27 2002-10-04 Kyocera Corp セラミック積層体およびその製法
JP2010241613A (ja) 2009-04-01 2010-10-28 Murata Mfg Co Ltd チタン酸バリウム系粉末およびその製造方法、誘電体セラミックならびに積層セラミックコンデンサ
JP2011181615A (ja) 2010-02-26 2011-09-15 Tdk Corp 積層型電子部品の製造方法

Also Published As

Publication number Publication date
KR20190086412A (ko) 2019-07-22

Similar Documents

Publication Publication Date Title
KR102000686B1 (ko) 적층 세라믹 전자부품
JP6766996B2 (ja) 積層セラミック電子部品及びその製造方法
US20130114182A1 (en) Multilayer ceramic capacitor
KR101198004B1 (ko) 적층 세라믹 커패시터용 세라믹 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 이들의 제조방법
KR100385690B1 (ko) 세라믹 슬러리 조성물과 세라믹 그린시트 및 다층 세라믹 전자장치를 제조하기 위한 방법
KR20130005518A (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR20190116153A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20140020473A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20190116111A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20190129980A (ko) 도전성 페이스트
KR20190116109A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP2022067317A (ja) 複合粒子、導電性ペーストおよび電子部品
KR101792275B1 (ko) 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
US20140226254A1 (en) Conductive paste composition, multilayer ceramic capacitor using the same, and method of manufacturing multilayer ceramic capacitor using the same
JP4717302B2 (ja) 誘電体磁器組成物及び電子部品
KR101141441B1 (ko) 적층 세라믹 전자부품용 세라믹 페이스트의 제조방법 및 이를 포함하는 적층 세라믹 전자부품의 제조방법
US8492302B2 (en) Dielectric ceramic composition and ceramic electronic component
KR102064124B1 (ko) 적층 세라믹 전자부품
WO2019188775A1 (ja) 導電性ペースト、電子部品、及び積層セラミックコンデンサ
JP4905569B2 (ja) 導電性ペースト、積層セラミック電子部品及びその製造方法
WO2021084790A1 (ja) 積層セラミックコンデンサ内部電極用の導電性ペースト組成物およびその製造方法、並びに、導電性ペースト
KR102029616B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR102248526B1 (ko) 내부 전극용 니켈 분말, 이를 포함하는 적층 세라믹 커패시터 및 전자부품이 실장된 회로기판
JP3756885B2 (ja) 厚膜グリーンシート用塗料、厚膜グリーンシート用塗料の製造方法、厚膜グリーンシートの製造方法、厚膜グリーンシートおよび電子部品の製造方法
JP2007081339A (ja) 導電性ペースト、積層セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant