KR101894648B1 - 피복막, 피복막의 형성 방법 및 발광 다이오드 디바이스 - Google Patents

피복막, 피복막의 형성 방법 및 발광 다이오드 디바이스 Download PDF

Info

Publication number
KR101894648B1
KR101894648B1 KR1020167028330A KR20167028330A KR101894648B1 KR 101894648 B1 KR101894648 B1 KR 101894648B1 KR 1020167028330 A KR1020167028330 A KR 1020167028330A KR 20167028330 A KR20167028330 A KR 20167028330A KR 101894648 B1 KR101894648 B1 KR 101894648B1
Authority
KR
South Korea
Prior art keywords
coating film
film
coating
metal
polysiloxane
Prior art date
Application number
KR1020167028330A
Other languages
English (en)
Other versions
KR20160133513A (ko
Inventor
히데토시 야마베
하루미 나가오
유스케 오오타
Original Assignee
스미토모 긴조쿠 고잔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 긴조쿠 고잔 가부시키가이샤 filed Critical 스미토모 긴조쿠 고잔 가부시키가이샤
Publication of KR20160133513A publication Critical patent/KR20160133513A/ko
Application granted granted Critical
Publication of KR101894648B1 publication Critical patent/KR101894648B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/62—Plasma-deposition of organic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/08—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain an anti-friction or anti-adhesive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Led Device Packages (AREA)

Abstract

[과제] 제조 시의 가열 처리 또는 장기간에 걸치는 옥외 환경에서의 사용에 의해서도, 금속 재료의 표면 부식에 의한 변색을 방지하는 것이 가능하고, 또한 와이어 본딩 특성도 우수한 피복막을 금속 재료의 표면에 형성한다. [해결수단] 대기압 하에서, 질소 플라즈마 가스 중에, 헥사메틸디실록산 화합물을 캐리어 가스로서의 질소 가스와 함께 혼합 분무하고, 해당 헥사메틸디실록산 화합물을 라디칼화시킴으로써 중합시켜, 금속 재료의 표면에 두께 4㎚ 내지 14㎚의, 그 주쇄가 -(Si-O-Si)n-인 폴리실록산에 의해 구성되는 폴리실록산막을 형성한다.

Description

피복막, 피복막의 형성 방법 및 발광 다이오드 디바이스 {COATING FILM, METHOD FOR FORMING COATING FILM, AND LIGHT-EMITTING DIODE DEVICE}
본 발명은 금속 재료, 특히 은 또는 은 합금의 표면에 형성되는 피복막, 당해 피복막의 형성 방법 및 당해 피복막을 구비하는 발광 다이오드 디바이스에 관한 것이다.
전자 기기용 접속 부품인 커넥터나 리드 프레임에는 황동, 인 청동 등 구리 합금계 소재의 표면에, 구리나 니켈의 하지 도금, 또한 그 위에 은 도금이 실시된 재료가 많이 사용되고 있다. 은은 전기 및 열의 양도체이므로, 커넥터나 리드 프레임 등의 도금재로서 널리 사용되고 있다. 그러나, 은은 공기 중에서 변색되기 쉽고, 특히 황을 포함하는 분위기 중에서는 부식되어 다갈색이나 청흑색으로 변색되어, 전기적 접촉이 나빠진다는 문제가 있다.
그런데, 근년, 에너지 절약, 나아가서는 환경 보전의 관점에서, 지금까지의 백열 전구나 형광등을 대신하는 새로운 광원 및 조명 기구로서, 백색 발광 다이오드 디바이스의 이용이 주목받고 있다. 발광 다이오드(LED) 디바이스는 리드 프레임의 받침대를 가공하고, 반사부에 둘러싸인 위치에 LED칩을 적재하여, LED칩의 발광을 반사부에 의해 효율적으로 취출할 수 있도록 설계되어 있다. 또한, LED칩은 필요에 따라, 에폭시 수지 등에 의해 밀봉된다.
이와 같은 LED 디바이스의 반사부에 사용되는 반사재로서는, 은, 알루미늄, 금 등의 금속 피막이 사용되고 있다. 특히, 은은 광택도 및 반사율이 높으므로, 반사재로서 가장 적합한 재료이다. 그러나, 상술한 바와 같이, 은은 공기 중에서 변색되기 쉽고, 이와 같은 변색은 반사재로서의 은 피막의 성능을 저하시켜 버린다. 특히, LED 디바이스에 있어서는, 제조 시의 가열 처리 또는 고온 환경 하에서의 사용에 의한 변색에 기인하여 은 피막의 광 반사 성능이 저하되는 것이 문제가 되고 있다.
이들 문제를 회피하기 위해, 금속 피막에 대해 표면 처리를 실시하는 것이 행해지고 있다. 구체적으로는, 이들 금속 피막의 표면을 특정한 처리액으로 처리함으로써, 금속 피막의 내식성이나 내열성을 향상시켜, 그 변색을 방지하는 것이 행해지고 있다.
예를 들어, 일본 특허 공개 평5-311492호 공보에는 인히비터(부식 억제제)를 함유하는 용액 중에서 은 도금재를 처리하는 방법이 기재되어 있다. 또한, 일본 특허 공개 평9-249977호 공보에는 벤조트리아졸 등의 특정한 인히비터에, 윤활제 및 유화제를 함유시킨 표면 처리액을, 은 도금재의 표면에 도포하는 방법이 기재되어 있다. 이들 방법에서는 은 도금재의 부식에 의한 변색을 방지하는 일정한 효과가 인정되지만, 그 방지 효과는 충분한 것이 아니고, 사용 환경에 따라서는, 부분적인 변색이 발생하는 것을 피할 수 없다.
한편, 일본 특허 공개 제2004-169157호 공보에는 은 도금층의 강도 및 내식성을 향상시키는 것을 목적으로 하여, 은 도금층을, 티온기 혹은 머캅토기를 갖는 유기 화합물이나 질소 함유 헤테로환 화합물 등의, 은과 반응성 또는 친화성을 갖는 유기 화합물로 처리하는 방법이 기재되어 있다. 그러나, 이 문헌에서는 은 도금층의 내식성을, 5질량% 식염수에 소량의 아세트산과 염화 제2 구리를 첨가한 수용액을 분무한 경우에 있어서의, 은 도금층의 박리나 흐림에 따라 평가하고 있는 것에 지나지 않는다. 따라서, 처리 후의 은 도금층이 충분한 내식성이나 내열성을 구비하고, 가열 처리된 경우 혹은 고온 환경 하나 황을 포함하는 분위기 중에서 사용된 경우에, 상술한 바와 같은 변색을 방지할 수 있는지 여부는 불분명하다.
이 외에, 일본 특허 공개 제2011-202239호 공보에는 벤조트리아졸 등의 특정한 인히비터와, 요오드화물 및/또는 브롬화물을 함유하고, pH를 4 내지 7로 조정한 표면 처리제가 기재되어 있다. 또한, 일본 특허 공개 제2011-241409호 공보에는 벤조트리아졸 등의 특정한 인히비터를 함유하고, pH를 4 내지 7로 조정한 표면 처리제 수용액 중에서, 은 또는 은 합금 도금을 실시한 금속재를 양극으로 하고, 특정한 조건으로 직류 전해하는 표면 처리 방법이 기재되어 있다. 이들 문헌에 의하면, 상술한 표면 처리제 또는 표면 처리 방법에 의해, 내열성이 개선된 피복막이 얻어지는 것으로 되어 있다. 그러나, 이들의 표면 처리제 또는 표면 처리 방법에 의해 형성되는 피복막은 그 자체의 착색을 피할 수 없고, 또한 피복막의 치밀성이나 내황화성 등도 충분하지 않으므로, 실용에 견딜 수 있는 것이라고는 할 수 없다.
이와 같이, 종래의 표면 처리제 또는 표면 처리 방법은 얻어지는 피복막의 치밀성, 내황화성, 내열성 중 어느 하나가 떨어지는 등의 문제가 있다. 이로 인해, 이들 표면 처리제 또는 표면 처리 방법을, LED 디바이스의 반사부 등의 금속 피막의 표면 처리에 적용해도, 제품의 제조 시나 사용 시에 부식성 가스가 침투하면, 피복막의 내변색성이 저하되어, 금속 피막의 광 반사 성능을 저하시켜 버린다는 문제가 발생한다. 또한, 모두 습식의 표면 처리이므로, 두께 100㎚ 이하의 얇은 피복막을 완전하게 형성하는 것은 곤란하다. 또한, LED 디바이스의 반사부도 리드 프레임 등의 접속 부품의 1종이고, LED칩과의 접속 등에 와이어 본딩이 사용되지만, 피복막이 지나치게 두껍거나, 습윤성이 떨어지거나 하면, 와이어 본딩 특성에 문제가 발생하여, 그 접합이 불충분해질 우려가 있다.
이에 대해, 일본 특허 공개 제2010-58111호 공보에는 차량용 등기구에 있어서의 리플렉터의 반사면의 형성에 관한 것이지만, 기재 위에 플라즈마 CVD법에 의해, 언더 코트층, 은 증착막 등에 의한 반사층, 톱 코트층을 적층하는 건식의 표면 처리가 기재되어 있다. 이 방법에서는 언더 코트층과 톱 코트층에, 헥사메틸디실록산(HMDSO) 등의 실란 화합물을 사용하여 플라즈마 중합에 의해 형성된 산화 규소막(SiOx막)이 사용되어 있다. 이 건식의 표면 처리에 의하면, 습식의 표면 처리에 비해, 단시간에 금속 피막 및 피복막을 형성할 수 있고, 또한 광 반사 성능이 저하되지 않는 코팅 구조가 얻어진다. 또한, 성막 재료가 공장 내에 확산되는 경우가 없으므로, 작업 환경을 양호하게 유지할 수 있다. 그러나, 플라즈마 CVD법에 의한 표면 처리는, 일반적으로는 고가이고, 대형의 진공 장치 또는 감압 장치가 필요해지므로, 생산 비용의 상승이나 생산성의 악화를 초래하는 등의 문제가 있다.
또한, 일본 특허 공표 제2004-510571호 공보에는 디메틸실록산 등의 유기 규소 화합물을 포함하는 분무 코팅 형성 재료를 대기압 플라즈마 방전 중에 도입하여, 금속 등의 기판을 이 분무 코팅 형성 재료에 노출시킴으로써, 기판의 표면에, 폴리디메틸실록산 등을 포함하는 코팅을 형성하는 방법이 개시되어 있다. 이 문헌에 의하면, 이와 같은 코팅을 형성함으로써, 기판에 내부식성이나 내산화성을 부여할 수 있게 되어 있다. 또한, 이 문헌에는 실록산 유래의 코팅은 산소 함유 플라즈마 처리에 의해 산화할 수 있는 취지나, 비산화 조건 하의 플라즈마 처리에 의해, 실록산 중합체를 형성할 수 있는 취지가 기재되어 있다. 그러나, 이 기술에 의해 형성되는 코팅의 두께는 약 300㎚나 되므로, 이 기술을 LED 디바이스의 반사부의 피복막에 적용하는 것은 와이어 본딩 특성의 면에서 문제가 있다. 또한, 이 기술에서는 가스의 플라즈마화와 미립화되는 분무 코팅 형성 재료의 활성화가 동시에 행해지므로, 분무 코팅 형성 재료의 활성화가 불균일한 것이 되고, 기판의 표면 전체에 걸쳐서, 치밀한 코팅을 완전하게 형성하는 것은 곤란하다. 특히, 피복 대상인 금속 재료의 표면에 부동태막이 존재하는 경우나, 금속 재료로서 귀금속을 사용한 경우에는, 이들의 표면 상태는 불활성이고, 저에너지 상태에 있으므로, 유기물을 포함하는 피복막을 완전하게 형성하는 것은 매우 곤란하다. 따라서, 가령 이 기술에 의해, 은 등의 금속 피막의 표면에, 매우 얇은 피복막을 형성할 수 있었다고 해도, 표면에 의한 처리 불균일이나 얼룩 등의 외관 불량이 발생한다는 문제가 발생할 우려가 있다.
일본 특허 공개 평5-311492호 공보 일본 특허 공개 평9-249977호 공보 일본 특허 공개 제2004-169157호 공보 일본 특허 공개 제2011-202239호 공보 일본 특허 공개 제2011-241409호 공보 일본 특허 공개 제2010-58111호 공보 일본 특허 공표 제2004-510571호 공보
본 발명은 LED 제조 시의 가열 처리 또는 장기간에 걸치는 옥외 환경에서의 사용에 의해서도, LED 디바이스의 반사부를 구성하는 금속 재료, 특히 은 도금재의 표면 부식에 의한 변색을 방지하는 것이 가능하고, 또한 와이어 본딩 특성도 우수한 피복막 및 이 피복막의 금속 재료의 표면에의 형성 방법을 제공하는 것을 목적으로 한다.
본 발명의 피복막은 금속 재료의 표면에 형성되는 피복막이며, 대기압 하에서, 질소 플라즈마 가스 중에, 실록산 결합을 갖는 유기 규소 화합물을 적어도 질소를 함유하는 캐리어 가스와 함께 혼합 분무하고, 해당 유기 규소 화합물을 라디칼화시켜 중합시킴으로써 형성된, 두께 4㎚ 내지 14㎚의 폴리실록산막을 포함하는 것을 특징으로 하고 있다.
상기 폴리실록산막은 그 주쇄가 -(Si-O-Si)n-인 폴리실록산에 의해 구성되어 있는 것이 바람직하고, 측쇄에 주로 알킬기가 연결되어 있는 폴리실록산(일반식: R3SiO-(R2SiO)n-SiR3)(R은 임의의 알킬기)에 의해 구성되어 있는 것이 보다 바람직하고, 상기 일반식에 있어서의 R이 메틸기인 디메틸폴리실록산에 의해 구성되는 것이 특히 바람직하다.
본 발명의 피복막은 발광 다이오드(LED) 디바이스에 적합하게 적용된다. 즉, 본 발명의 LED 디바이스는 리드 프레임과, 해당 리드 프레임의 받침대를 가공하여 얻어진 반사부와, 해당 반사부에 둘러싸인 위치에 적재된 LED칩을 구비하고, 상기 반사부가, 금속 피막과 그 위에 형성된 본 발명의 피복막을 구비하는 것을 특징으로 한다. 또한, 본 발명은 상기 금속 피막이 은 피막 또는 은 합금 피막인 경우에 적합하게 적용된다.
상기 반사부가 은 피막 또는 은 합금 피막과 그 위에 형성된 상기 피복막으로 구성되는 경우, 해당 반사부의 명도 L값은 80 이상인 것이 바람직하고, 84 이상인 것이 보다 바람직하다.
한편, 본 발명의 피복막의 형성 방법은 대기압 하에서, 질소 플라즈마 가스 중에, 실록산 결합을 갖는 유기 규소 화합물을, 적어도 질소를 함유하는 캐리어 가스와 함께 혼합 분무하고, 해당 유기 규소 화합물을 라디칼화시킴으로써 중합시켜, 폴리실록산막을 금속 재료의 표면에 4㎚ 내지 14㎚의 두께로 형성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 유기 규소 화합물로서, 헥사메틸디실록산(HMDSO), 옥타메틸트리실록산(OMTSO), 데카메틸테트라실록산(DMTSO) 및 옥타메틸시클로테트라실록산(OMCTSO)에서 선택되는 적어도 1종을 사용하는 것이 바람직하다. 특히, 헥사메틸디실록산을 사용하는 것이 보다 바람직하다.
상기 피복막의 형성을, 대기압 플라즈마 중합 처리 장치를 사용하여, 해당 장치의 공급 노즐부터 상기 금속 재료의 표면까지의 거리를 5㎜ 내지 30㎜로 하고, 상기 공급 노즐의 이동 속도를 10m/min 내지 40m/min으로 하여 행하는 것이 바람직하다.
상기 폴리실록산막을, 그 주쇄가 -(Si-O-Si)n-인 폴리실록산에 의해 구성하는 것이 바람직하고, 측쇄에 주로 알킬기가 연결되는 폴리실록산(일반식: R3SiO-(R2SiO)n-SiR3)(R은 임의의 알킬기)에 의해 구성하는 것이 보다 바람직하고, R이 메틸기인 디메틸폴리실록산에 의해 구성하는 것이 특히 바람직하다.
본 발명은 상기 금속 재료가 은 또는 은 합금인 경우에 적합하게 적용된다.
본 발명에 따르면, 금속 재료의 표면에 투명하고, 매우 얇고, 치밀한 피복막을 단시간에 완전하게 형성할 수 있다. 이로 인해, 표면 처리에 의한 처리 불균일이나 얼룩 등의 외관 불량이 발생하는 경우가 거의 없다. 또한, 본 발명에 의해 얻어지는 피복막은 내황화성 및 내산화성이 우수하므로, 부식에 의한 변색을 방지하는 효과가 높고, 광 반사 성능의 열화 등의 문제가 발생하는 경우도 없다. 또한, 본 발명의 피복막은 본딩 와이어와의 접합 강도가 높고, 와이어 본딩 특성도 우수하다.
또한, 본 발명에 따르면, 진공 장치나 감압 장치를 사용하지 않고도, 대기압 하에서, 실록산 결합을 갖는 유기 규소 화합물의 중합 반응을 효율적으로 진행시킬 수 있으므로, 장치 구성을 간단하게 할 수 있어, 생산성의 향상이나 생산 비용의 저감을 도모할 수 있다.
또한, 본 발명의 대기압 플라즈마 중합 처리에 사용하는 피복 재료는 액체 상태의 유기 규소 화합물이며, 상온에서 액체이고, 유기 용제나 중금속을 포함하고 있지 않으므로, 그 취급이 용이하고, 안전성도 우수하다.
도 1은 본 발명의 피복막을 적용한 LED 디바이스의 일례를 도시하는 개략 단면도이다.
이하, 본 발명의 실시 형태 일례에 대해, 피복막과, 피복막의 형성 방법과, 이 피복막을 적용한 LED 디바이스로 나누어 상세하게 설명한다.
1. 피복막
본 발명의 피복막은 금속 재료의 표면에 형성되는 피복막이며, 대기압 하에서, 질소 플라즈마 가스 중에, 실록산 결합을 갖는 유기 규소 화합물을, 적어도 질소를 함유하는 캐리어 가스와 함께 혼합 분무하고, 이 유기 규소 화합물을 라디칼화시켜 중합시키는 대기압 플라즈마 중합 처리에 의해 형성된, 두께 4㎚ 내지 14㎚의 폴리실록산막을 포함하는 것을 특징으로 한다.
또한, 본 발명의 피복막이 형성되는 재료로서는, 금속 재료라면 특별히 제한되지 않고, 임의의 금속 재료에 적용하는 것이 가능하다. 단, 본 발명은 옥외 환경에서 변색되기 쉬운 은 또는 은 합금 재료에 대해, 특히 적합하다.
또한, 본 발명의 피복막은 부식에 의한 전기적 접촉의 악화가 문제가 되는, 통상의 전자 기기용 접속 부품인 커넥터나 리드 프레임에도 적용 가능하다. 특히, 황화 또는 산화에 의한 변색에 의해, 혹은 제조 시의 가열 처리나 고온 환경 하에서의 사용에 의한 변색에 의해, 광 반사 성능의 열화가 문제가 되는 발광 다이오드(LED) 디바이스의 반사부에 적합하다.
(폴리실록산막)
본 발명의 폴리실록산막을 구성하는 폴리실록산의 종류는 임의이지만, 본 발명의 효과, 즉 반사 투과막으로서의 투명성(무착색인 것)이나, 막으로서의 치밀성을 고려하면, 그 주쇄가 -(Si-O-Si)n-(실록산 결합)인 폴리실록산에 의해 구성되어 있는 것이 바람직하다. 이와 같은 폴리실록산으로서는, 일반식: R3SiO-(R2SiO)n-SiR3(R은 임의의 알킬기)으로 표현되는 폴리실록산이나, 상술한 일반식에 있어서의 R 중 측쇄의 일부가, 페닐기(-C6H5)로 치환된 구조를 갖는 폴리실록산이나, 유기기로 치환되고, 일부에 탄소가 복합된 구조를 갖는 폴리실록산을 들 수 있다. 또한, 본 발명에 있어서의 유기기란, 적어도 1개의 탄소를 포함하는 관능기를 의미하고, 예를 들어 아미노기(-RNH2), 카르복실기(-RCOOH), 카르비놀기(-ROH), 폴리에테르기 등을 들 수 있다.
이들 중에서도, 높은 유연성을 갖는 피복막을 얻는 관점에서, 상술한 일반식에 의해 표현되는 폴리실록산이 보다 바람직하고, 보다 치밀한 피복막을 얻는 관점에서, R이 메틸기인 디메틸폴리실록산(구조식: (CH3)3SiO-[(CH3)2SiO]n-Si(CH3)3)이 더욱 바람직하다.
(막 두께)
본 발명의 피복막(폴리실록산막)의 두께는 4㎚ 내지 14㎚의 범위, 바람직하게는 6㎚ 내지 12㎚의 범위로 한다. 피복막의 두께가 4㎚ 미만에서는 내식성, 특히 충분한 내황화성을 얻을 수 없으므로, 부식에 의한 변색을 방지하는 효과가 충분히 얻어지지 않는다. 또한, 본 발명의 피복막을 금속 피막에 형성한 경우에, 명도를 향상시키는 효과가 충분히 얻어지지 않는다. 한편, 14㎚를 초과하면, 내식성으로서는 충분하지만, 황색기를 띤 착색이 두드러지게 되어 명도 및 외관 특성이 떨어질뿐만 아니라, 와이어 본딩 특성도 악화된다. 이 외에, 절연성이 지나치게 높아지므로, 접촉 저항이 상승하는 등의 문제도 발생한다.
(특성)
상술한 바와 같이, 본 발명의 피복막은 매우 얇은 막이라도, 치밀한 보호막이 되고, 금속 재료의 전체면에 걸쳐서 완전하게 형성된다. 이로 인해, 내부에 존재하는 금속 재료를 확실하게 보호할 수 있다. 그 결과, 금속 재료의 내식성(내황화성 및 내산화성), 특히 황화에 의한 부식을 기인으로 하는 변색에 대한 내성(내변색성)을, 종래의 인히비터를 포함하는 표면 처리제를 사용한 경우와 비교하여, 현저하게 향상시킬 수 있다. 또한, 본 발명의 피복막은 치밀한 막이 전체적으로 완전하게 형성되므로, 가령 일본 특허 공표 제2004-510571호 공보에 기재된 기술을, 4㎚ 내지 14㎚ 정도라고 하는 매우 얇은 피복막의 형성에 적용할 수 있었다고 가정한 경우의 비교에 있어서도, 표면 처리에 의한 처리 불균일이나 얼룩 등의 외관 불량을 갖지 않는다는 현저한 특성을 구비할 수 있다.
또한, 본 발명의 피복막이 형성된 금속 재료는 본딩 와이어와의 접합 강도를 의미하는 와이어 본딩 특성이 우수한 것으로 할 수 있다. 와이어 본딩 특성은, 통상, 소정의 본드 테스터를 사용하여, 샘플(상대면)에 접합된 본딩 와이어를 클램프하여 90° 인장하고, 2nd 본딩부를 절단하고, 이 파단 위치가 와이어부인지 접합 계면인지에 따라 평가되는 것이다. 즉, 파단 위치가, 와이어부라면 와이어 본딩 특성이 높다고(접합 강도가 충분히 크다고) 평가되고, 파단 위치가 접합 계면이라면 와이어 본딩 특성이 낮다고(접합 강도가 불충분하다고) 평가되는 것이다.
또한, 금속 재료의 표면에 본 발명의 피복막을 적절한 막 두께로 형성함으로써, 그 명도(밝기)를 나타내는 L값을 대폭으로 향상시킬 수 있다. 예를 들어, 은 또는 은 합금(명도 L값: 70 내지 75)을 포함하는 금속 피막을, 본 발명이 규정하는 막 두께의 범위 내에서, 본 발명의 피복막(폴리실록산막)에 의해 피복함으로써, 그 명도 L값을 80 이상, 바람직하게는 84 이상으로 할 수 있다. 여기서, 명도 L값이란, 명도축을 L*, 색도의 적과 녹축을 a*, 색도의 황과 청축을 b*로 하고, L*a*b 표색계(JIS Z8729)에 의해 색을 표시한 경우의, 명도축 L*의 값을 말한다. 명도 L값은 흑색의 명도 L값을 0, 백색의 명도 L값을 100으로 하여, 분광 색채계에 의해 구할 수 있다.
또한, 본 발명의 피복막은 매우 견고하게 형성되므로, 안정성도 높고, 경시 열화가 매우 적다는 특징을 갖는다. 이로 인해, 이 피복막이 형성된 금속 재료가 장기간에 걸쳐 옥외 환경에 노출된 경우라도, 상술한 특성을 모두 높은 상태 그대로 유지할 수 있다.
2. 피복막의 형성 방법
이어서, 본 발명의 피복막의 형성 방법에 대해 설명한다. 본 발명의 피복막을 구성하는 폴리실록산막은 한정된 조건의 대기압 플라즈마 중합 처리, 즉 본 발명의 피복막 형성 방법에 의해서만 형성하는 것이 가능하다.
플라즈마 처리는 종래부터 널리 알려진 기술이나, 본 발명의 대기압 플라즈마 중합 처리는, 정상적인 상태에서는 진행되지 않는 화학 반응을, 대기압 플라즈마에 의한 반응 입자의 활성화에 의해 진행시킨다는 특징을 이용하는 것이다. 대기압 플라즈마는 연속 처리에 적합하기 때문에 생산성이 높고, 또한 진공 장치가 불필요하기 때문에 처리 비용이 낮고, 간단한 장치 구성으로 끝나는 등의 특징을 갖는다. 또한, 본 발명에 있어서의 대기압 플라즈마는 코로나 방전, 유전체 배리어 방전, RF 방전, 마이크로파 방전, 아크 방전 등의 임의의 방법으로 발생시킬 수 있다.
(플라즈마 가스 및 캐리어 가스)
종래의 플라즈마 처리에서는 플라즈마 가스(이오나이징 가스) 및 캐리어 가스로서, 아르곤(Ar)이나 헬륨(He) 등의 불활성 가스를 사용하는 것이 일반적이다. 그러나, 본 발명의 대기압 플라즈마 중합 처리에서는 이들 고가의 불활성 가스를 사용하는 것은 필수가 아니고, 플라즈마 가스 및 캐리어 가스로서, 적어도 질소를 함유하는 가스를 사용할 수 있다. 즉, 통상 대기를 포함하는 질소와 산소의 혼합 가스를 이용하는 것이 가능하다. 이와 같은 혼합 가스는 저렴하고 취급이 용이하기 때문에, 생산성의 향상을 도모할 수 있을 뿐만 아니라, 작업성의 개선을 도모할 수도 있다.
질소 플라즈마를 생성하기 위해서는, 플라즈마 가스 및 캐리어 가스 중에 있어서의 질소의 함유량은 30용량% 내지 100용량%의 범위에 있는 것이 바람직하다. 질소의 함유량을 30용량% 이상으로 함으로써, 피복 재료인 실록산 결합을 갖는 유기 규소 화합물의 산화가 방지되어, 그 기본 골격을 유지한 채 라디칼화시키는 것이 가능해진다.
단, 질소의 함유량을 30용량% 이상으로 한 경우라도 처리 조건에 따라서는, 산소 또는 공기가 플라즈마화되는 과정에 있어서 고온이 되어, 피복 재료인 실록산 결합을 갖는 유기 규소 화합물이 산화 분해되어, 얻어지는 피복막이 산화규소(SiOx)막이 되어 버리는 경우가 있다. 이와 같은 경우, 플라즈마 가스 및 캐리어 가스 중에 있어서의 질소의 함유량을 증가시켜, 바람직하게는 40용량% 내지 100용량%, 보다 바람직하게는 100용량%로 함으로써, 유기 규소 화합물의 산화 분해를 억제할 수 있다.
또한, 적어도 질소를 함유하는 가스, 바람직하게는 질소 가스를 플라즈마화하기 위해 사용하는 장치로서는, 대기압 하에서 플라즈마화할 수 있는 것이라면 특별히 한정되지 않고, 공지의 플라즈마 발생 장치를 사용할 수 있다. 여기서, 본 발명에 있어서의 대기압이란, 대기압(1013.25hPa) 및 그 근방의 기압을 포함하고, 통상의 대기압 변화의 범위 내의 기압도 포함된다.
(플라즈마화 조건)
플라즈마 가스(질소 가스 등)를 플라즈마화하기 위한 조건은 사용하는 장치의 성능이나, 목적으로 하는 막 두께 등에 따라 적절히 선택되어야 하는 것인데, 피복 재료로서 사용하는 실록산 결합을 갖는 유기 규소 화합물을 효율적으로 라디칼화하고, 고품질의 피복막을 형성하는 관점에서, 제너레이터 출력 전압을 바람직하게는 150V 내지 350V의 범위, 보다 바람직하게는 200V 내지 330V의 범위로 한다. 제너레이터 출력 전압이 150V 미만에서는, 질소 가스를 충분히 플라즈마화할 수 없고, 유기 규소 화합물을 충분히 라디칼화시킬 수 없는 경우가 있다. 또한, 제너레이터 출력 전압이 350V를 초과하면, 장치가 파손될 가능성이 있다.
(피복 재료)
본 발명에 있어서의 피복 재료로서는, 상온에서 액체이며, 실록산 결합을 갖는 유기 규소 화합물을 사용할 수 있다. 이와 같은 유기 규소 화합물을 사용함으로써, 일반식: R3SiO-(R2SiO)n-SiR3(R은 임의의 알킬기)으로 표현되는 폴리실록산을 포함하는 피복막을 형성하는 것이 가능해진다.
실록산 결합을 갖는 유기 규소 화합물로서는, 직쇄 실록산인, 헥사메틸디실록산(HMDSO), 옥타메틸트리실록산(OMTSO), 데카메틸테트라실록산(DMTSO), 환상 실록산인, 옥타메틸시클로테트라실록산(OMCTSO)에서 선택되는 적어도 1종의 유기 규소 화합물을 사용할 수 있다. 이들 피복 재료 중에서도, 다음의 화학식(화 1)에 의해 표현되는 헥사메틸디실록산(HMDSO)은 비점이 99.5℃이고, 무색 또한 무취의 액체이고, 공기 중에서도 안정적이라는 특성을 가지므로, 그 취급의 용이성으로부터 적합하게 사용할 수 있다.
[화 1]
Figure 112016098703389-pct00001
이들 실록산 결합을 갖는 유기 규소 화합물을 사용하여, 본 발명의 피복막을 형성한 경우에는, 피복막을 디메틸폴리실록산(구조식: (CH3)3SiO-[(CH3)2SiO]n-Si(CH3)3)에 의해 구성할 수 있다.
또한, 상술한 바와 같이 본 발명의 피복막을, 일반식: R3SiO-(R2SiO)n-SiR3(R은 임의의 알킬기)에 있어서의 R 중 측쇄의 일부가, 페닐기로 치환된 구조를 갖는 폴리실록산이나, 유기기로 치환되어, 탄소가 복합된 구조를 갖는 폴리실록산에 의해 구성하는 경우에는, 상기 유기 규소 화합물의 측쇄의 일부를, 미리 페닐기 또는 유기기로 치환한 것을 피복 재료로서 사용하면 좋다. 혹은, 상기 유기 규소 화합물과, 페닐기 또는 유기기를 갖는 다른 화합물을 포함하는 혼합물을 피복 재료로서 사용해도 좋다.
질소 플라즈마 가스 중에, 피복 재료를 혼합 분무하는 방법은 대기 중에서, 이미 플라즈마화된 질소 가스(질소 플라즈마 가스) 중에, 피복 재료를 분무 혼합하는 한, 특별히 한정되지 않고, 공지의 장치 또는 방법을 사용할 수 있다.
이와 같이 하여 질소 플라즈마 가스 중에 도입된 피복 재료가, 질소 플라즈마 가스와 접촉하면 순시에 라디칼을 생성하는 반응이 진행된다. 이 결과, 실록산 결합을 갖는 유기 규소 화합물의 기본 골격을 유지하면서 생성한 라디칼이, 금속 재료의 표면에 존재하는 금속과 반응하고, 고정화된 후에 중합함으로써, 순시에 폴리실록산을 포함하는 피복막이 형성된다. 따라서, 일본 특허 공표 제2004-510571호 공보에 기재되어 있는 바와 같은, 종래의 혼합 가스를 플라즈마화하는 프로세스와 달리, 본 발명의 피복막의 형성 방법에 있어서는, 금속 재료의 표면에 부동태막이 존재하는 경우나, 금속 재료를 귀금속에 의해 구성한 경우라도, 그 표면에 치밀한 피복막을 완전하게 형성할 수 있다.
(노즐 거리, 노즐 이동 속도)
본 발명에서는, 상술한 바와 같이, 피복막의 두께를 4㎚ 내지 14㎚의 범위로 규제하고 있지만, 이 피복막의 두께는 사용하는 플라즈마 처리 장치의 조건 설정에 의해 적절히 조정된다. 예를 들어, 플라즈마 처리 장치로서, 플라즈마 트리트사제의 대기압 플라즈마 중합 처리 장치(플라즈마 중합체 연구소 시스템 PAD-1형)를 사용하는 경우에는, 노즐 거리를 5㎜ 내지 30㎜, 바람직하게는 7㎜ 내지 25㎜로 하고, 노즐 이동 속도를 10m/min 내지 40m/min, 바람직하게는 7m/min 내지 35m/min으로 한다. 노즐 거리가 5㎜ 미만인 경우 또는 노즐 이동 속도가 10m/min 미만인 경우에는, 피복막의 막 두께가 14㎚를 초과해 버릴 우려가 있다. 또한, 노즐 거리가 30㎜를 초과하는 경우, 또는 노즐 이동 속도가 40m/min을 초과하는 경우에는, 피복막의 막 두께가 4㎚ 미만이 되어 버릴 우려가 있다. 여기서, 노즐 거리란, 피복 재료인, 실록산 결합을 갖는 유기 규소 화합물을 분출하는 공급 노즐의 선단부터, 피복막이 형성되는 금속 재료의 표면까지의 거리를 말한다. 또한, 노즐 이동 속도란, 공급 노즐이 금속 재료에 대해 이동하는 속도를 말한다.
3. LED 디바이스
본 발명의 피복막을 적용한 LED 디바이스의 일례를 도 1에 나타낸다. 이 LED 디바이스(1)는 종래의 LED 디바이스와 마찬가지로, 리드 프레임(2)과, 리드 프레임(2)의 받침대를 가공하여 얻어진 반사부(3)와, 반사부(3)에 둘러싸인 위치에 적재된 LED칩(4)을 구비한다. 특히, 본 발명에서는 LED 디바이스(1)의 반사부(3)가, 금속 피막(5)과, 금속 피막(5)의 표면에 형성된 피복막(6)으로 구성되어 있고, 이 피복막(6)으로서, 상술한 본 발명의 피복막이 채용되어 있는 것을 특징으로 한다.
이와 같은 LED 디바이스(1)는 내산화성 또는 내부식성이 우수하므로, 황을 포함하는 분위기 하 또는 고온 환경 하에서 사용된 경우라도, 반사부(3)가 변색되는 경우는 거의 없다. 이로 인해, 종래의 백열 전구나 형광등을 대신하는 새로운 광원 및 조명 기구로서, 적합하게 사용할 수 있다.
실시예
이하, 실시예를 사용하여, 본 발명을 보다 상세하게 설명한다. 또한, 실시예 1 내지 25 및 비교예 1 내지 9의 은 도금 구리 기판(이하, 이들을 「샘플」이라고 함)의 평가는 하기의 (a) 내지 (c)의 평가 방법에 의해 행하였다.
(a) 내황화성
내황화성은 실시예 1 내지 25 및 비교예 1 내지 9의 샘플에 대해, 이하의 각 단계에 있어서 육안에 의한 외관 관찰을 행함으로써 평가하였다.
처음에, 각 샘플의 초기 상태에 있어서의 외관을 육안에 의해 관찰하였다. 이어서, 각 샘플에 대해, 온도 175℃에서 1.5시간의 열처리를 행한 후, 황산암모늄 증기 중에 30분간 방치하는 황화 시험을 실시하고, 이 황화 시험의 전후에 있어서의 외관의 변화를 육안에 의해 관찰하였다. 또한, 각 샘플에 대해, 열풍 순환식 건조기를 사용하여, 온도 175℃에서 1.5시간의 열처리를 실시한 후, 이 열처리의 전후에 있어서의 외관의 변화를 육안에 의해 관찰하였다. 마지막으로, 다시, 황화 시험을 실시하고, 이 황화 시험의 전후에 있어서의 외관의 변화를 육안에 의해 관찰하였다.
이상의 외관 관찰의 결과, 샘플의 표면에 변색이 없고, 또한 표면 처리에 의한 처리 불균일이나 얼룩 등의 외관 불량이 없는 것을 「우수(◎)」, 경미한 황화에 기인하여 샘플의 표면이 연한 황색으로 변색되어 있거나, 혹은 표면 처리에 의한 처리 불균일이나 얼룩 등의 외관 불량이 있는 것을 「양호(○)」, 황화에 기인하여 샘플의 표면이 연한 청색으로 변색되어 있는 것을 「가능(△)」, 황화의 진행에 의해 샘플의 표면이 진한 청흑색으로 변색되어 있는 것을 「불가(×)」라고 평가하였다.
(b) 와이어 본딩 특성
와이어 본딩 특성은 실시예 1 내지 25 및 비교예 1 내지 9의 샘플에 대해, 금선 와이어(1mil Au wire)를, 와이어 본더(가부시키가이샤 신카와제, UTC-1000)에 의해 접합(2nd 본딩부)한 후, 이 금선 와이어를 본드 테스터(데이지사제, Dage5000)에 의해 클램프하고 90° 인장하여 절단하고, 이때의 와이어의 2nd 본딩부의 절단 위치를 외관 관찰함으로써 평가하였다. 여기서, 와이어의 2nd 본딩부란, 예를 들어 LED칩에 대한 1st 본딩(볼 본딩) 후, 모세관이 이동하여 본딩하는 기판(리드 프레임 등) 위에 있어서의 본딩 위치를 의미한다.
와이어 본딩 특성은 접합이 강하여, 와이어 자체가 절단된 경우를 「양호(○)」, 와이어와 샘플의 접합면에서 박리한 것을 「불가(×)」라고 평가하였다.
(c) 명도(밝기)
명도는 실시예 1 내지 25 및 비교예 1 내지 9의 샘플의 초기 상태에 있어서의 명도 L값과, 각 샘플에 대해 175℃에서 1.5시간의 열처리를 실시한 후의 명도 L값을, 휴대용 분광 색채계(가부시키가이샤 무라카미 시키사이 기쥬츠 겐큐죠제, Color-guide)에 의해 측정하고, 이 측정값을 비교함으로써 평가하였다.
(실시예 1 내지 21, 비교예 1 내지 7)
실시예 1 내지 21 및 비교예 1 내지 7에서는 순구리 기판에, 전해 도금법에 의해 4㎛ 두께의 은 도금(명도 L값: 70)을 실시한 기재에 대해, 본 발명의 대기압 플라즈마 중합 처리에 의한 피복막을 형성함으로써 얻어진 샘플을 사용하였다. 이때의 대기압 플라즈마 중합 처리의 조건은 하기에 나타내는 바와 같았다.
(대기압 플라즈마 중합 처리의 조건)
플라즈마 발생 장치의 발신 주파수: 21㎑
제너레이터의 출력 전압: 280V
압력: 대기압(1013.25hPa)
헥사메틸디실록산의 도입량: 20g/h
캐리어 가스 및 플라즈마 가스: 질소(질소 함유량: 100%)
또한, 실시예 1 내지 21 및 비교예 1 내지 7에 있어서, 피복막을 형성할 때의 노즐 거리 및 노즐 이동 속도는 표 1에 나타내는 바와 같다.
실시예 1 내지 21 및 비교예 1 내지 7의 샘플의 표면에 형성된 피복막에 대해, 적외 분광 분석 장치(가부시키가이샤 퍼킨엘머 재팬제, Frontier)를 사용하여 분석을 행한 결과, 이들 피복막은 모두 구조식: (CH3)3SiO-[(CH3)2SiO]n-Si(CH3)3으로 표현되는 디메틸폴리실록산에 의해 구성되어 있는 것이 확인되었다.
(비교예 8, 9)
비교예 8에서는 순구리 기판에, 전해 도금법에 의해 4㎛ 두께의 은 도금만을 실시한 것, 즉, 은 도금에 피복막을 형성하지 않은 것을 샘플로서 사용하였다.
또한, 비교예 9에서는 순구리 기판에, 전해 도금법에 의해 4㎛ 두께의 은 도금을 실시한 후, 일본 특허 공개 제2011-202239호 공보에 기재된 처리와 동일한 처리를 실시함으로써 얻어진 샘플을 사용하였다. 구체적으로는, 이하의 조성을 갖는 처리액에, pH 조정제로서 인산을 가하여 pH를 5.5로 조정하고, 기재를 온도 25℃에서 1분 정도 침지한 후, 기판을 수세하고, 100℃에서 1분간 건조시켜 물을 증발시키는 처리를 행함으로써 얻어진 샘플을 사용하였다.
(처리액의 조성)
인히비터(트리아진-2,4,6-트리티올): 0.1g/L
요오드화칼륨: 0.1g/L
계면 활성제(올레일알코올에톡실레이트): 0.1g/L
용해 보조제(부틸프로필렌글리콜): 10g/L
pH 완충제(인산 수소 나트륨): 10g/L
비교예 9의 샘플의 표면에 형성된 피복막에 대해, 적외 분광 분석 장치를 사용하여 분석을 행한 결과, 이 피복막은 트리아진-2,4,6-트리티올의 복층막에 의해 구성되어 있는 것이 확인되었다.
Figure 112016098703389-pct00002
Figure 112016098703389-pct00003
(실시예 22, 23)
실시예 22에서는 피복막의 재료로서, 데카메틸테트라실록산(DMTSO)을 사용한 것 이외는 실시예 1과 마찬가지로 하여 얻어진 샘플을 사용하였다. 또한, 실시예 23에서는 피복막의 재료로서, 옥타메틸시클로테트라실록산(OMCTSO)을 사용한 것 이외는 실시예 1과 마찬가지로 하여 얻어진 샘플을 사용하였다.
이들 샘플의 표면에 형성된 피복막에 대해, 적외 분광 분석 장치에 의한 분석을 행한 결과, 이들 피복막은 모두 구조식: (CH3)3SiO-[(CH3)2SiO]n-Si(CH3)3으로 표현되는 디메틸폴리실록산에 의해 구성되어 있는 것이 확인되었다. 또한, 이들의 샘플에 대해, 상기 (a) 내지 (c)의 평가를 행한 결과, 실시예 1 내지 21과 동등한 특성을 갖는 것이 확인되었다.
(실시예 24)
피복막의 재료로서, 헥사메틸디실록산(HMDSO)의 측쇄의 일부를 카르복실기로 치환한 것을 사용한 것 이외는 실시예 1과 마찬가지로 하여 얻어진 샘플을 사용하였다.
이 샘플의 표면에 형성된 피복막에 대해, 적외선 분광 분석 장치에 의한 분석을 행한 결과, 이 피복막은 구조식:(CH3)3SiO-[(CH3)2SiO]m-[(C6H5)2SiO]n-Si(CH3)3으로 표현되는 메틸페닐폴리실록산에 의해 구성되어 있는 것이 확인되었다. 또한, 이 샘플에 대해, 상기 (a) 내지 (c)의 평가를 행한 결과, 실시예 1 내지 21과 동등한 특성을 갖는 것이 확인되었다.
(실시예 25)
피복막의 재료로서, 헥사메틸디실록산(HMDSO)의 측쇄의 일부 카르복실기로 치환한 것을 사용한 것 이외는 실시예 1과 마찬가지로 하여 얻어진 샘플을 사용하였다.
이 샘플의 표면에 형성된 피복막에 대해, 적외선 분광 분석 장치에 의한 분석을 행한 결과, 이 피복막은 구조식:(CH3)3SiO-[(CH3)2SiO]m-[(COOH)2SiO]n-Si(CH3)3으로 표현되는 카르복실 변성 디메틸폴리실록산에 의해 구성되어 있는 것이 확인되었다. 또한, 이 샘플에 대해, 상기 (a) 내지 (c)의 평가를 행한 결과, 실시예 1 내지 21과 동등한 특성을 갖는 것이 확인되었다.
Figure 112016098703389-pct00004
Figure 112016098703389-pct00005
(평가)
실시예 1 내지 21로부터, 본 발명의 피복막(폴리실록산막)을 형성한 경우에는, 막 두께가 4㎚부터 14㎚의 범위에서는 착색이 보이지 않고, 또한 내황화성 및 본딩성 모두 양호한 것이 이해된다. 또한, 본 발명의 피복막을 형성한 경우에는, 금속 피막(은 도금)뿐인 것에 비해 명도 L값을 향상시킬 수 있고, 또한 열처리 후에 있어서도, 이 명도 L값을 높은 값인채로 유지할 수 있는 것이 이해된다.
또한, 실시예 22 및 23으로부터, 피복 재료로서, 디메틸폴리실록산 이외의 유기 규소 화합물을 사용한 경우라도, 실시예 1 내지 21과 마찬가지로, 디메틸폴리실록산을 포함하는 피복막을 형성할 수 있는 것이 이해된다.
또한, 실시예 24 및 25로부터, 디메틸폴리실록산의 측쇄의 일부를 페닐기 또는 유기기로 치환한 경우라도, 실시예 1 내지 21과 동등한 피복막을 형성할 수 있는 것이 이해된다.
이들에 대해, 비교예 1 내지 7은 피복층의 막 두께가 본 발명의 범위에 없는 예이다. 비교예 1 내지 4는 일본 특허 공표 제2004-510571호 공보에 기재되어 있는 기술에 의한 피복막과는 달리, 얇은 막이지만, 피복막의 막 두께가 14㎚를 초과하는 예이다. 비교예 1 내지 4에서는 일본 특허 공표 제2004-510571호 공보에 기재된 기술을 얇은 피복막의 형성에 적용할 수 있다고 가정한 경우와의 비교에 있어서는, 표면 처리에 의한 처리 불균일이나 얼룩 등의 외관 불량을 갖지 않고, 명도 L값도 양호했지만, 샘플의 표면이 연한 황색으로 변색되어 있고, 또한 와이어 본딩 특성이 떨어진 것이 되어 있다. 한편, 비교예 5 내지 7은 피복막의 막 두께가 2㎚ 미만의 예이다. 비교예 5 내지 7에서는 와이어 본딩 특성은 충분한 것이지만, 내황화성이 떨어진 것이 되어 있다.
비교예 8은 피복막을 형성하지 않는 예이고, 다른 실시예 및 비교예에 비해, 내황화성 및 명도 L값이 현저하게 떨어진 것이 되어 있다.
비교예 9는 종래 기술의 습식법에 의해 피복막을 형성한 예이다. 이로 인해, 비교예 9에서는 내황화성은 양호하지만, 와이어 본딩 특성 및 명도 L값이 떨어진 것이 되어 있다.
1 : 발광 다이오드(LED) 디바이스
2 : 리드 프레임
3 : 반사부
4 : LED칩
5 : 금속 피막
6 : 피복막

Claims (12)

  1. 대기압 하에서, 질소의 함유량이 30용량% 내지 100용량%의 범위인 질소 플라즈마 가스를 생성하고,
    그 질소 플라즈마 가스 중에, 실록산 결합을 갖는 유기 규소 화합물을, 적어도 30용량% 내지 100용량%의 범위에 있는 함유량의 질소를 함유하는 캐리어 가스와 함께 혼합 분무하고,
    상기 질소 플라즈마 가스 중에 있어서, 상기 유기 규소 화합물을 라디칼화시켜, 상기 실록산 결합을 갖는 유기 규소 화합물의 기본 골격을 유지한 채 라디칼을 생성하고,
    상기 라디칼을 금속 재료의 표면에 존재하는 금속과 반응시키는 것에 의해 상기 금속 재료의 표면에 4㎚ 내지 14㎚의 두께로 폴리실록산막을 형성하는 것을 특징으로 하는, 피복막의 형성 방법.
  2. 제1항에 있어서, 상기 유기 규소 화합물은 헥사메틸디실록산(HMDSO), 옥타메틸트리실록산(OMTSO), 데카메틸테트라실록산(DMTSO) 및 옥타메틸시클로테트라실록산(OMCTSO)에서 선택되는 적어도 1종인, 피복막의 형성 방법.
  3. 제1항에 있어서, 상기 피복막의 형성을, 대기압 플라즈마 중합 처리 장치를 사용하여, 해당 장치의 공급 노즐부터 상기 금속 재료의 표면까지의 거리를 5㎜ 내지 30㎜로 하고, 상기 공급 노즐의 이동 속도를 10m/min 내지 40m/min으로 하여 행하는, 피복막의 형성 방법.
  4. 제1항에 있어서, 상기 폴리실록산막을, 그 주쇄가 -(Si-O-Si)n-인 폴리실록산에 의해 구성하는, 피복막의 형성 방법.
  5. 제4항에 있어서, 상기 폴리실록산이 디메틸폴리실록산인, 피복막의 형성 방법.
  6. 제1항에 있어서, 상기 금속 재료가 은 또는 은 합금인, 피복막의 형성 방법.
  7. 리드 프레임과, 해당 리드 프레임의 받침대를 가공하여 얻어진 반사부와, 해당 반사부에 둘러싸인 위치에 적재된 LED칩을 구비하고, 상기 반사부가, 금속 피막과, 해당 금속 피막의 표면에 제1항에 기재된 피복막의 형성 방법으로 형성된 피복막을 구비하는, 발광 다이오드 디바이스의 제조 방법.
  8. 제7항에 있어서, 상기 금속 피막이 은 피막 또는 은 합금 피막인, 발광 다이오드 디바이스의 제조 방법.
  9. 제8항에 있어서, 상기 반사부의 명도 L값이 80 이상인, 발광 다이오드 디바이스의 제조 방법.
  10. 삭제
  11. 삭제
  12. 삭제
KR1020167028330A 2014-04-15 2014-04-15 피복막, 피복막의 형성 방법 및 발광 다이오드 디바이스 KR101894648B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/060748 WO2015159371A1 (ja) 2014-04-15 2014-04-15 被覆膜、被覆膜の形成方法ならびに発光ダイオードデバイス

Publications (2)

Publication Number Publication Date
KR20160133513A KR20160133513A (ko) 2016-11-22
KR101894648B1 true KR101894648B1 (ko) 2018-09-03

Family

ID=54323617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167028330A KR101894648B1 (ko) 2014-04-15 2014-04-15 피복막, 피복막의 형성 방법 및 발광 다이오드 디바이스

Country Status (6)

Country Link
US (1) US20170033269A1 (ko)
EP (1) EP3133188A4 (ko)
KR (1) KR101894648B1 (ko)
CN (1) CN106164334B (ko)
TW (1) TWI632198B (ko)
WO (1) WO2015159371A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3120939B1 (de) * 2015-07-13 2023-01-25 HEC High End Coating GmbH Beschichtete substrate und deren verwendung sowie anlagen zur herstellung der beschichteten substrate
JP6471676B2 (ja) * 2015-07-27 2019-02-20 住友金属鉱山株式会社 被覆はんだワイヤおよびその製造方法
JP6750252B2 (ja) * 2016-02-29 2020-09-02 日亜化学工業株式会社 発光装置の製造方法
EP3225717A1 (de) 2016-03-30 2017-10-04 HEC High End Coating GmbH Verfahren zur herstellung beschichteter substrate, beschichtete substrate und deren verwendung
DE102016115921B9 (de) 2016-08-26 2024-02-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP2018199847A (ja) * 2017-05-26 2018-12-20 住友金属鉱山株式会社 希土類系磁性粉末の製造方法
US10546979B2 (en) 2017-05-31 2020-01-28 Innolux Corporation Display device and lighting apparatus
US10497842B2 (en) 2017-05-31 2019-12-03 Innolux Corporation Display device and lighting apparatus
FR3077821B1 (fr) * 2018-02-09 2020-12-18 Coating Plasma Ind Film de protection a base de silicium pour adhesif, son procede de fabrication et ses utilisations
DE102019115600A1 (de) * 2019-06-07 2020-12-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit korrosionsschutz und verfahren zur herstellung eines bauelements mit korrosionsschutz

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040022945A1 (en) * 2000-10-04 2004-02-05 Andrew Goodwin Method and apparatus for forming a coating
JP2009179677A (ja) * 2008-01-30 2009-08-13 Mitsubishi Chemicals Corp 硬化性ポリシロキサン化合物、及びその製造方法、並びに、それを用いたポリシロキサン硬化物、光学部材、半導体発光装置、導光板、及び航空宇宙産業用部材
US20090246537A1 (en) * 2008-04-01 2009-10-01 Seiko Epson Corporation Bonding method, bonded structure, liquid droplet discharging head, and liquid droplet discharging apparatus

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2558982B2 (ja) 1991-12-25 1996-11-27 日鉱金属株式会社 貴金属めっき材の封孔処理方法
JPH08337654A (ja) * 1995-06-14 1996-12-24 Matsushita Electric Ind Co Ltd 化学吸着膜の製造方法及びこれに用いる化学吸着液
JPH09249977A (ja) 1996-03-13 1997-09-22 Nikko Kinzoku Kk 銀めっき材の表面処理液およびそれを用いる表面処理方法
JP2004169157A (ja) 2002-11-22 2004-06-17 Mitsubishi Paper Mills Ltd 銀メッキ層の処理方法及び銀メッキ層の処理液
GB2437328A (en) * 2006-04-10 2007-10-24 Cambridge Display Tech Ltd Electric devices and methods of manufacture
GB0717430D0 (en) * 2007-09-10 2007-10-24 Dow Corning Ireland Ltd Atmospheric pressure plasma
JPWO2009051178A1 (ja) * 2007-10-19 2011-03-03 日本タングステン株式会社 Ｌｅｄパッケージ基板およびそれを用いたｌｅｄパッケージ
CN101472384B (zh) * 2007-12-28 2012-02-08 财团法人工业技术研究院 大气压等离子反应器
JP5529459B2 (ja) 2008-08-06 2014-06-25 憲一 ▲高▼木 コーティング方法
JP2010102046A (ja) * 2008-10-22 2010-05-06 Seiko Epson Corp 光学素子および光学素子の製造方法
JP2011096793A (ja) * 2009-10-29 2011-05-12 Nichia Corp 発光装置
JP5473135B2 (ja) 2010-03-26 2014-04-16 Ｊｘ日鉱日石金属株式会社 金属の表面処理剤
JP2011241409A (ja) 2010-05-14 2011-12-01 Jx Nippon Mining & Metals Corp 銀または銀合金めっきを施した金属材の表面処理方法
DE102010031866A1 (de) * 2010-07-21 2012-01-26 Schott Ag Silikonbeschichtung als Versiegelungsschicht für eine Dekorbeschichtung
US8871656B2 (en) * 2012-03-05 2014-10-28 Applied Materials, Inc. Flowable films using alternative silicon precursors
US8785215B2 (en) * 2012-05-31 2014-07-22 Asm Ip Holding B.V. Method for repairing damage of dielectric film by cyclic processes
JP2014041955A (ja) * 2012-08-23 2014-03-06 Konica Minolta Inc Ｌｅｄ装置、及びその製造方法
JP5880495B2 (ja) * 2012-10-26 2016-03-09 住友金属鉱山株式会社 被覆膜およびその形成方法ならびに被覆膜を備える発光ダイオードデバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040022945A1 (en) * 2000-10-04 2004-02-05 Andrew Goodwin Method and apparatus for forming a coating
JP2009179677A (ja) * 2008-01-30 2009-08-13 Mitsubishi Chemicals Corp 硬化性ポリシロキサン化合物、及びその製造方法、並びに、それを用いたポリシロキサン硬化物、光学部材、半導体発光装置、導光板、及び航空宇宙産業用部材
US20090246537A1 (en) * 2008-04-01 2009-10-01 Seiko Epson Corporation Bonding method, bonded structure, liquid droplet discharging head, and liquid droplet discharging apparatus

Also Published As

Publication number Publication date
EP3133188A1 (en) 2017-02-22
TWI632198B (zh) 2018-08-11
KR20160133513A (ko) 2016-11-22
US20170033269A1 (en) 2017-02-02
EP3133188A4 (en) 2017-08-30
TW201538633A (zh) 2015-10-16
CN106164334B (zh) 2019-11-29
CN106164334A (zh) 2016-11-23
WO2015159371A1 (ja) 2015-10-22

Similar Documents

Publication Publication Date Title
KR101894648B1 (ko) 피복막, 피복막의 형성 방법 및 발광 다이오드 디바이스
JP5880495B2 (ja) 被覆膜およびその形成方法ならびに被覆膜を備える発光ダイオードデバイス
EP0085701B1 (en) Copper-containing articles with a corrosion inhibitor coating and methods of producing the coating
JP5473135B2 (ja) 金属の表面処理剤
CN108425101B (zh) 一种贵金属制品镀膜处理工艺
GB2556246B (en) Method for forming a coating on an electronic or electrical device
Yuan et al. Photopotentials of copper coated with TiO2 by sol-gel method
JP2014240522A (ja) 銅の表面処理液、表面処理方法及びその利用
JP2022523367A (ja) コーティング
Kim et al. Controlling surface property of K2SiF6: Mn4+ for improvement of lighting-emitting diode reliability
EP2180081B1 (en) Post-treatment composition for increasing corrosion resistance of metal or metal alloy surfaces
US20190326487A1 (en) Platelet for an Optoelectronic Device, Method for Producing an Optoelectronic Device and Optoelectronic Device
JP2007121461A (ja) 耐熱性を有する反射部材とこれを有する照明器具
JP5995305B2 (ja) 金属の表面処理剤
US20180069156A1 (en) Optoelectronic device and method for the production of an optoelectronic device
JP2018040030A (ja) 銅製部材の表面処理方法及び半導体実装用基板の製造方法
JP4754035B1 (ja) めっき付着性良好なポリオルガノシロキサン塗料組成物とその塗膜
Kiele et al. Sol-gel derived coatings for the conservation of steel
EP3931370B1 (en) Metallic substrate treatment methods and articles comprising a phosphonate functionalized layer
US10206287B2 (en) Method for manufacturing circuit board and circuit board
JP2011241409A (ja) 銀または銀合金めっきを施した金属材の表面処理方法
KR100996159B1 (ko) 플라즈마 화학기상증착 방식을 이용한 귀금속 코팅 방법
RU2272329C1 (ru) Диэлектрическая композиция для антибликового покрытия и способ его формирования
CN110473949A (zh) Led封装方法及由该方法制得的led封装结构
Sahagian et al. Innovative Uses for Plasma Surface Conditioning in the Assembly of Electronic Devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant