KR101877713B1 - 진동 댐핑형 부품의 제조 방법 - Google Patents

진동 댐핑형 부품의 제조 방법 Download PDF

Info

Publication number
KR101877713B1
KR101877713B1 KR1020110066263A KR20110066263A KR101877713B1 KR 101877713 B1 KR101877713 B1 KR 101877713B1 KR 1020110066263 A KR1020110066263 A KR 1020110066263A KR 20110066263 A KR20110066263 A KR 20110066263A KR 101877713 B1 KR101877713 B1 KR 101877713B1
Authority
KR
South Korea
Prior art keywords
region
micro
rigid
nano
damping material
Prior art date
Application number
KR1020110066263A
Other languages
English (en)
Other versions
KR20120004335A (ko
Inventor
리카르도 에렌포르트
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20120004335A publication Critical patent/KR20120004335A/ko
Application granted granted Critical
Publication of KR101877713B1 publication Critical patent/KR101877713B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Vibration Prevention Devices (AREA)

Abstract

본 발명은 마이크로- 또는 나노 구조화된 부재(2)를 가진 부품의 제조 방법에 관한 것이며, 하나 이상의 강성 내부 영역(1a), 하나 이상의 가요성 영역(1b) 및 하나 이상의 강성 외부 영역(1c)을 포함하는 기판이 제공되고, 상기 강성 내부 영역(1a)은 상기 가요성 영역(1b)에 의해 둘러싸이고 상기 가요성 영역(1b)은 상기 강성 외부 영역(1c)에 의해 둘러싸인다. 상기 방법은 또한 하나 이상의 제 1 마이크로- 또는 나노 구조화된 부재(2)를 상기 강성 내부 영역(1a) 상에 제공하고, 상기 제 1 마이크로- 또는 나노 구조화된 부재(2)를 상기 강성 내부 영역(1a) 및/또는 상기 강성 외부 영역(1c)에 전기 접촉시키는 것을 포함한다. 제 1 마이크로- 또는 나노 구조화된 부재(2)를 진동으로부터 보호하기 위해, 댐핑 물질(3)이 상기 제 1 마이크로- 및 나노 구조화된 부재(2) 상에 제공된다. 본 발명은 또한 상응하는 부품에 관한 것이다.

Description

진동 댐핑형 부품의 제조 방법{METHOD FOR PRODUCING A VIBRATION-DAMPED COMPONENT}
본 발명은 하나 이상의 제 1 마이크로- 또는 나노 구조화된 부재를 포함하는 부품의 제조 방법 및 이 부품에 관한 것이다.
놀랍게도, 마이크로메카니컬 센서는 하우징 내에 싸인다. 이 경우, 콘택 풋을 가진 하우징, 소위 "리드(leaded)" 하우징과 접촉면을 가진 하우징, 소위 "리드리스(leadless)" 하우징이 구분된다. 특히, 마이크로메카니컬 센서는 예비 제조된, 사출 성형된 기본 하우징, 소위 프리몰드-하우징 내에 삽입될 수 있고 상기 하우징은 후속해서 커버로 폐쇄된다.
장착 위치에 따라 마이크로메카니컬 센서들은 상이한 부하에 노출될 수 있다. 특히, 제어 장치 내의 마이크로메카니컬 센서들, 예컨대 ESP-센서들은 진동 부하에 노출될 수 있다.
이러한 진동으로부터 센서를 보호하기 위한 방법은 센서들을 겔 층 상에 지지된 금속판에 장착하는 것이다. 다른 방법은 DE 10 2005 041 577 호에 개시되며, 여기서는 원치않는 외부 진동이 케이블링 부재에 의해 약화된다.
본 발명의 과제는 선행 기술의 단점을 극복한 진동 댐핑형 부품의 제조 방법 및 부품을 제공하는 것이다.
상기 과제는 청구항 제 1항에 따른 부품의 제조 방법 및 청구항 제 8항에 따른 부품에 의해 해결된다.
본 발명은 마이크로- 또는 나노 구조화된 부재를 포함하는 부품의 제조 방법으로서,
- 하나 이상의 강성 내부 영역, 하나 이상의 가요성 영역 및 하나 이상의 강성 외부 영역을 포함하며 상기 강성 내부 영역은 상기 가요성 영역에 의해 둘러싸이고 상기 가요성 영역은 상기 강성 외부 영역에 의해 둘러싸이는 기판을 제공하는 단계;
- 하나 이상의 제 1 마이크로- 또는 나노 구조화된 부재를 상기 강성 내부 영역 상에 제공하는 단계;
- 상기 제 1 마이크로- 또는 나노 구조화된 부재를 상기 강성 내부 영역 및/또는 상기 강성 외부 영역에 전기 접촉시키는 단계; 및
- 댐핑 물질을 상기 제 1 마이크로- 및 나노 구조화된 부재 상에 제공하는 단계를 포함하는 부품의 제조 방법이다.
여기서, "가요성 영역" 이라는 표현은 특히 동일한 힘 작용 하에서 "강성 내부 영역" 및 "강성 외부 영역" 보다 더 탄성적이고 및/또는 팽창 가능하며 및/또는 변형 가능한 영역을 의미할 수 있다. 예컨대, "가요성 영역"은 동일한 힘 작용 하에서 "강성 내부 영역" 및 "강성 외부 영역"보다 5배 만큼, 특히 10배 만큼 더 탄성적이고 및/또는 팽창 가능하며 및/또는 변형 가능할 수 있다.
댐핑 물질은 본 발명의 의미에서 특히 기계적 에너지, 특히 진동 에너지를 흡수하여 내부 에너지, 예컨대 마찰로 변환시킬 수 있는 물질을 의미할 수 있다.
본 발명의 의미에서 마이크로- 또는 나노 구조화된 부재는 특히 ≥1 nm 내지 ≤ 100 ㎛ 범위의 내부 구조 치수를 가진 부재를 의미할 수 있다. 여기서, 내부 구조 치수는 부재, 예컨대 트렌치, 바아 또는 도체 트랙 내의 구조의 치수이다. 이러한 부재들은 마이크로시스템 기술 또는 미세 전자기계 시스템에 사용된다.
본 발명의 범주에서 "전기 콘택팅"은 직접 및 간접 콘택팅을 의미할 수 있다. 예컨대, 부재와 영역의 직접 전기 콘택팅은 부재에 있는 전기 콘택과 상기 영역에 있는 전기 콘택에 의해 이루어지고, 이 경우 부재의 전기 콘택이 영역의 전기 콘택과 접촉한다. 부재와 영역의 간접 전기 콘택팅은 예컨대 부재의 전기 콘택이 하나 이상의 다른 엘리먼트, 예컨대 다른 부재, 전기 도체, 예컨대 도체 트랙 또는 와이어, 또는 전기 전도성 재료, 예컨대 전기 전도성 접착제에 의해 영역의 전기 콘택과 접속됨으로써 이루어질 수 있다.
본 발명에 따른 방법에 의해, 바람직하게는 진동 댐핑형의 마이크로- 또는 나노 구조화된 부재를 가진 부품이 제조될 수 있다. 댐핑 물질의 사용에 의해, 댐핑은 공기- 또는 스프링 댐핑에 비해 훨씬 더 개선될 수 있다. 또한, 댐핑 물질의 재료 선택에 의해 댐핑이 개별적으로 조정될 수 있다. 특별한 장점은 본 발명에 따른 구성에 의해 모든 공간 방향에서 댐핑 효과가 얻어질 수 있다는 것이다. 이는 모든 사용 장소에 상기 부품의 사용을 허용한다. 또한, 이 부품은 겔-지지된 금속판을 가진 종래의 부품보다 작은 크기를 가질 수 있다. 또한 본 발명에 따른 방법은 비용 면에서 바람직하고, 적은 수의 프로세스 단계로 실시될 수 있다.
본 발명에 따른 방법의 실시예의 범주에서 댐핑 물질은 겔, 포움 재료, 그래뉼, 탄성 중합체, 또는 이들의 조합이다.
예컨대, 댐핑 물질은 포움 재료일 수 있고, 이는 폴리프로필렌, 폴리에틸렌, 폴리에틸렌테레프탈레이트, 폴리우레탄 및 이들의 조합으로 이루어진 그룹으로부터 선택된 플라스틱을 기재로 한다. 특히 포움 재료는 현장(in situ)에서 형성되거나 또는 제공 후에 형성될 수 있다. 바람직하게는 형상 끼워맞춤(positive) 결합이 이루어질 수 있다. 그러나, 포음 재료가 제 1 마이크로- 또는 나노 구조화된 부재 상에 제공되기 전에 형성될 수도 있다.
댐핑 물질은 그래뉼일 수 있다. 예컨대, 댐핑 물질은 모래 또는 분말형 재료일 수 있다. 그래뉼은 대부분 높은 밀도를 갖기 때문에, 댐핑 물질로서 그래뉼의 사용시 바람직하게는 그래뉼이 추가로 질량체로서 사용되어 진동- 및 댐핑 특성을 개선할 수 있다.
또한, 댐핑 물질은 탄성 중합체, 예컨대 열가소성 탄성중합체일 수 있다. 탄성 중합체는 진동- 및 댐핑 특성도 개선할 수 있다. 특히, 탄성 중합체는 현장에서 형성되거나 또는 제공 후에 형성될 수 있거나 또는 열가소성 탄성 중합체의 경우 소성 상태 또는 가열된 상태로 제공될 수 있다. 바람직하게는 형상 끼워맞춤 결합이 이루어질 수 있다.
본 발명에 따른 방법의 다른 실시예의 범주에서 댐핑 물질은 겔이다. 겔의 사용은 겔이 대부분 투명하다는 장점을 갖는다. 따라서, 제공 후에, 형상-끼워맞춤 결합이 주어지는 것을 보장하기 위해 품질 제어가 이루어질 수 있다. 또한, 겔은 탁월한 고유 접착성을 가지므로, 접착제 없이 접착할 수 있다. 또한, 겔은 실온에서 소성 변형 가능하기 때문에 바람직하게는 열에 민감한 부품에도 형상-끼워맞춤 결합 방식으로 제공될 수 있다. 특히, 댐핑 물질은 실리콘 겔일 수 있다.
댐핑 물질은 특히 DIN EN ISO 3219에 의해 측정된, ≥5000 mPa·s 내지 ≤10000 mPa·s, 특히 ≥ 2000 mPa·s 내지 ≤8000 mPa·s, 예컨대 ≥ 3000 mPa·s 내지 ≤4500 mPa·s의 점성, 및/또는 특히 DIN ISO 2137(침투 9.38 g 중공 원추)에 의해 측정된, ≥20 ㎜/10 내지 ≤100 ㎜/10, 특히 ≥40 ㎜/10 내지 ≤80 ㎜/10, 예컨대 ≥60 ㎜/10 내지 ≤80 ㎜/10의 콘시스턴시 지수(consistency index) 및/또는 특히 DIN VDE 0303 T4, 50 Hz에 의해 측정된, ≥2 내지 ≤6.5, 특히 ≥2.5 내지 ≤3, 예컨대 ≥2.6 내지 ≤2.8의 유전 상수를 갖는다. 댐핑 물질의 점성에 의해, 바람직하게는 댐핑이 제 1 마이크로- 또는 나노 구조화된 부재의 요구에 따라 조정될 수 있다.
바람직하게는 댐핑 물질이 제 1 마이크로- 또는 나노 구조화된 부재 상에 형상-끼워맞춤 결합 방식으로 제공된다. 특히, 댐핑 물질은 제 1 마이크로- 또는 나노 구조화된 부재를 특히 형상-끼워맞춤 결합 방식으로 커버하도록 제 1 마이크로- 또는 나노 구조화된 부재 상에 제공된다.
본 발명에서 "커버한다"는 표현은 댐핑 물질이 댐핑 물질의 제공 전에 개방된 상응하는 엘리먼트의 외부면, 예컨대 상부면 또는 측면(들)에 접촉하거나 커버하는 것을 포함한다.
경우에 따라, 즉 제 1 마이크로- 또는 나노 구조화된 부재가 강성 내부 영역보다 작은 기본 면을 가지면, 댐핑 물질은 제 1 마이크로- 또는 나노 구조화된 부재에 인접하는 강성 내부 영역의 부분 영역을 추가로 커버할 수 있다.
본 발명에 따른 방법의 다른 실시예의 범주에서, 댐핑 물질은 추가로 가요성 영역을 부분적으로 또는 완전히 커버한다. 예컨대, 댐핑 물질은 제 1 마이크로- 또는 나노 구조화된 부재 및 경우에 따라 제 1 마이크로- 또는 나노 구조화된 부재에 인접한 강성 내부 영역의 부분 영역 및 가요성 영역을 커버한다.
본 발명에 따른 방법의 실시예의 범주에서, 댐핑 물질은 제 1 마이크로- 또는 나노 구조화된 부재 및 경우에 따라 제 1 마이크로- 또는 나노 구조화된 부재에 인접한 강성 내부 영역의 부분 영역 및 가요성 영역 및 상기 가요성 영역을 둘러싸는 강성 외부 영역의 부분 영역을 커버하도록, 제 1 마이크로- 또는 나노 구조화된 부재 상에 제공된다. 이로 인해, 제 1 마이크로- 또는 나노 구조화된 부재가 바람직하게는 외부 진동으로부터 특히 양호하게 분리될 수 있다.
댐핑 물질의 제공은 예컨대 분배 니들을 이용한 분배에 의해, 또는 인쇄, 예컨대 형판 인쇄, 실크스크린 인쇄 또는 닥터 블레이드에 의해 이루어질 수 있다.
특히 댐핑 물질의 제공시, 댐핑 물질의 형상을 규정하는 성형 부품이 사용될 수 있다.
성형 부품은 강성 외부 영역에 형성된 성형 구조물이거나 또는 강성 외부 영역에 탈착 가능한 성형 부품, 예컨대 실크스크린 또는 형판, 특히 형판 인쇄 마스크일 수 있다.
예컨대, 성형 구조물은 가요성 영역 또는 상기 가요성 영역에 인접한 강성 외부 영역의 부분 영역을 둘러싸도록 강성 외부 영역 상에 형성될 수 있다.
본 발명에 따른 방법의 다른 실시예의 범주에서, 성형 부품은 프레임 구조물로서 형성된다. 바람직하게 프레임 구조물은 댐핑 물질을 제한하도록, 특히 한정하거나, 에워싸거나 또는 테를 두르도록 강성 외부 영역 상에 형성된다. 특히 강성 외부 영역으로부터 떨어진 프레임 구조물의 면은 강성 외부 영역의 평면과 관련해서 강성 내부 영역으로부터 떨어진 마이크로- 또는 나노 구조화된 부재의 면보다 더 클 수 있다. 예컨대, 프레임 구조물은 강성 외부 영역의 평면과 관련해서 ≥ 100 ㎛ 내지 ≤ 5000 ㎛, 특히 ≥ 300 ㎛ 내지 ≤ 2000 ㎛, 예컨대 ≥ 600 ㎛ 내지 ≤ 1200 ㎛의 높이를 가질 수 있다.
본 발명에 따른 방법의 다른 실시예의 범주에서, 성형 구조물은 "흐름 정지 구조물"로서 형성된다. 본 발명의 범주에서 "흐름 정지 구조물"은 특히 모세관 효과에 의해 댐핑 물질의 연장을 한정하는 구조물을 의미한다. 예컨대, 흐름 정지 구조물은 노치, 홈, 슬릿, 갭 또는 돌출부일 수 있다. 흐름 정지 구조물은 특히 강성 외부 영역의 평면과 관련해서 ≥ 10 ㎛ 내지 ≤ 200 ㎛, 특히 ≥ 20 ㎛ 내지 ≤ 80 ㎛, 예컨대 ≥ 40 ㎛ 내지 ≤ 60 ㎛의 깊이 및 높이를 가질 수 있다. 애스펙트 비는 ≥ 2 내지 ≤ 100, 특히 ≥ 10 내지 ≤ 80, 예컨대 ≥ 20 내지 ≤ 60 일 수 있다.
본 발명에 따른 방법의 범주에서, 하나 이상의 제 2 마이크로- 또는 나노 구조화된 부재가, 예컨대 제 1 마이크로- 또는 나노 구조화된 부재, 강성 내부 영역 또는 강성 외부 영역에 제공될 수 있다. 제 2 마이크로- 또는 나노 구조화된 부재가 강성 외부 영역에 제공되면, 제 2 마이크로- 또는 나노 구조화된 부재는 바람직하게 진동에 민감하지 않은 마이크로- 또는 나노 구조화된 부재이다.
특히, 성형 구조물은 하나 이상의, 제 2, 특히 진동에 민감하지 않은 마이크로- 또는 나노 구조화된 부재 및/또는 하나 이상의 도체 트랙을 포함할 수 있다. 예컨대, 성형 구조물은 다수의 제 2 마이크로- 또는 나노 구조화된 부재 및/또는 도체 트랙으로 형성될 수 있다. 바람직하게는 공간 이용 또는 시스템 집적도가 증가하고 추가의 재료 필요가 감소될 수 있다. 도체 트랙(들)은 기판에 형성될 수 있거나 또는 기판 내로 삽입될 수 있고 및/또는 기판 상에 제공될 수 있다. 제 2 마이크로- 또는 나노 구조화된 부재는 예컨대 제 1 마이크로- 또는 나노 구조화된 부재와 동시에 기판에, 특히 강성 외부 영역에 제공될 수 있다.
본 발명에 따른 방법의 다른 실시예의 범주에서, 성형 부품은 댐핑 물질의 제공 전에 강성 외부 영역에 제공되며 댐핑 물질의 제공 후에 다시 제거되는 형판이다. 예컨대, 성형 부품은, 댐핑 물질의 제공시 댐핑 물질이 제 1 마이크로- 또는 나노 구조화된 부재, 경우에 따라 제 1 마이크로- 또는 나노 구조화된 부재에 인접한 강성 내부 영역의 부분 영역 및 경우에 따라 가요성 영역 및 경우에 따라 상기 가요성 영역을 둘러싸는 강성 외부 영역의 부분 영역에 제공되도록 설계된 형판일 수 있다.
본 발명에 따른 방법의 다른 실시예의 범주에서, 형판은 가열될 수 있다. 이로 인해, 겔의 가장자리 경화가 얻어지고 겔의 형태 안정성이 증가한다. 바람직하게는 형판의 제거 및 후술하는 케이싱 물질의 제공이 간소화되고, 형판의 제거시 댐핑 물질의 균열이 방지될 수 있다.
제 1 마이크로- 또는 나노 구조화된 부재 및 댐핑 물질(및 경우에 따라 가요성 영역, 경우에 따라 강성 내부 영역, 경우에 따라 강성 외부 영역 및/또는 경우에 따라 제 2 마이크로- 또는 나노 구조화된 부재)는 하우징 내에 수용될 수 있다. 예컨대, 하우징은 예비 사출 성형된 하우징, 예비 사출 성형된 하우징 캡 또는 예비 사출 성형된 커버일 수 있다.
바람직하게는 제 1 마이크로- 또는 나노 구조화된 부재 및 댐핑 물질(및 경우에 따라 가요성 영역, 경우에 따라 강성 내부 영역, 경우에 따라 강성 외부 영역 및/또는 경우에 따라 제 2 마이크로- 또는 나노 구조화된 부재)는 케이싱 물질로 이루어진 케이싱 내에 수용된다.
본 발명에 따른 방법의 다른 실시예의 범주에서, 방법은 또한 다음의 단계를 포함한다: 댐핑 물질 상에 케이싱 물질을 제공하는 단계. 바람직하게는 비용이 많이 드는 프리몰드 하우징이 생략될 수 있다. 케이싱 물질은 성형 구조물 및/또는 강성 외부 영역의 일부에 제공될 수 있다. 바람직하게는 케이싱 물질이 댐핑 물질 상에 제공되고, 댐핑 물질은 제 1 마이크로- 또는 나노 구조화된 부재 및 경우에 따라 제 1 마이크로- 또는 나노 구조화된 부재에 인접한 강성 내부 영역의 부분 영역 및 가요성 영역을 커버한다. 특히, 케이싱 물질은 댐핑 물질 상에 제공될 수 있고, 상기 댐핑 물질은 제 1 마이크로- 또는 나노 구조화된 부재 및 경우에 따라 상기 제 1 마이크로- 또는 나노 구조화된 부재에 인접한 강성 내부 영역의 부분 영역 및 가요성 영역 및 상기 가요성 영역을 둘러싸는 강성 외부 영역의 부분 영역을 커버한다.
이로 인해, 가요성 영역이 케이싱 물질에 의해 블로킹되지 않고, 부재가 진동 댐핑 특성을 가진 하우징에 의해 보호된다는 장점이 있다.
케이싱 물질의 제공은 분배-, 인쇄-, 침지-, 분무-, 주조-, 사출 성형- 및/또는 프레스 방법에 의해 이루어질 수 있다. 케이싱 물질은 특히 성형 물질, 주조 물질, 사출 성형 물질, 다이캐스팅 물질, 트랜스퍼 성형 물질 및/또는 프레스 물질일 수 있다. 바람직하게 케이싱 물질은 제공 후 댐핑 물질 및/또는 성형 구조물 및/또는 강성 외부 영역과 형상-끼워맞춤 방식으로 결합된다.
케이싱 물질은 제공 후에 경화될 수 있다. 이는 용매의 제거에 의해 및/또는 경우에 따라 열 작용 하에 및/또는 자외선의 작용 하에 교차 결합에 의해 이루어질 수 있다. 바람직하게는 열에 민감한 부품에서의 경화는 자외선에 의해 이루어진다.
케이싱 물질은 에폭시 수지, 폴리아크릴레이트, 폴리옥시메틸렌 및/또는 실리콘으로 이루어진 그룹으로부터 선택된 하나 이상의 성분을 포함할 수 있다. 또한, 케이싱 물질은 충전제를 포함할 수 있다.
이로 인해, 케이싱 물질의 재료 특성이 바람직하게 설정될 수 있다. 사용된 케이싱 물질은 바람직하게 낮은 전기 전도성, 낮은 열 전도 계수, 높은 균일성, 낮은 굴절률 및/또는 경화 과정시 낮은 수축을 갖는다.
기판은 예컨대 인쇄 회로 기판일 수 있다. 특히, 기판은 다중 인쇄 회로 기판일 수 있다. 예컨대, 기판은 구리, 에폭시드, 에폭시드-유리 직물, 구리-텅스텐 합금 또는 이들의 조합으로 이루어진 그룹으로부터 선택된 재료를 포함할 수 있다. 특히, 기판의 강성 내부 영역 및/또는 강성 외부 영역은 상기 재료들 중 하나 또는 다수를 포함할 수 있다.
가요성 영역은 순수한 기계적 기능을 할 수 있다. 예컨대, 가요성 영역은 발생하는 진동을 흡수하기 위해 스프링 엘리먼트로서 사용될 수 있다. 기계적 기능과 더불어, 가요성 영역은 추가로 전기적 기능을 할 수 있다. 가요성 영역은 예컨대 하나 또는 다수의 도체 트랙을 포함할 수 있다. 특히, 도체 트랙들은 강성 내부 영역이 도체 트랙(들)을 통해 강성 외부 영역과 전기 접촉되도록 형성될 수 있다. 특히, 도체 트랙(들)은 구불구불한 형태로 형성될 수 있다. 바람직하게는 진동으로 인한 응력이 보상될 수 있다.
기판의 가요성 영역은 예컨대 하나 또는 다수의 리세스가 예컨대 펀칭, 레이저 기술 또는 밀링에 의해 기판 내에 형성됨으로써 제조될 수 있다.
특히, 강성 내부 영역은 강성 외부 영역과 관련해서 평행하게 이동되어 다른, 특히 더 높은 평면 내에 배치될 수 있다. 이로 인해, 바람직하게는 수평 진동 댐핑이 개선될 수 있다.
또한, 강성 내부 영역 및/또는 강성 외부 영역은 돌출부를 가질 수 있고, 상기 돌출부는 가요성 영역의 일부를 돌출한다. 이로 인해, 부품의 측면이 최적화될 수 있다.
예컨대, 강성 내부 영역을 둘러싸는 리세스가 기판 내에 형성될 수 있다. 가요성 영역을 형성하기 위해, 상기 리세스는 가요성 재료, 예컨대 가요성 플라스틱으로, 가요성 재료가 강성 내부 영역 및 강성 외부 영역과 접촉하도록, 채워지고 및/또는 (층으로서) 프레스될 수 있다. 특히, 상기 리세스는 가요성 플라스틱으로, 특히 열가소성, 가요성 플라스틱으로 주조되고 및/또는 (층으로서) 프레스될 수 있다. 가요성 플라스틱은 예컨대 -O-, =CO, -S-, SO2-, -(CH)2-, -C(CF3)2- 또는 올리고실록산-스페이서를 가진 폴리이미드-기반 플라스틱일 수 있다.
대안으로서 또는 추가로, 강성 내부 영역과 강성 외부 영역 사이에 가요성 영역을 형성하기 위해 하나 또는 다수의 리세스는 강성 내부 영역이 하나 또는 다수의 리세스 없는 기판 섹션을 통해 강성 외부 영역과 연결된 상태로 유지되도록 기판 내에 형성될 수 있다. 리세스들 및/또는 리세스 없는 기판 섹션들은 특히 구불구불한 형태로 형성될 수 있다. 이는 특히 진동의 흡수를 위해 바람직한 것으로 나타났다. 마이크로- 또는 나노 구조화된 부재를 환경 영향으로부터 보호하기 위해, 리세스가 가요성 재료, 특히 가요성 플라스틱, 특히 가요성 열가소성 플라스틱으로 주조되거나 또는 커버되는 경우에도 바람직한 것으로 나타났다. 예컨대, 리세스가 예컨대 -O-, =CO, -S-, SO2-, -(CH)2-, -C(CF3)2- 또는 올리고실록산-스페이서를 가진 폴리이미드-기반 플라스틱으로 주조될 수 있다.
강성 외부 영역과 관련해서 평행하게 이동된 강성 내부 영역을 가진 부품을 제조하기 위해, 예컨대 가요성 영역의 열가소성 재료로 이루어진 가요성 영역이 가열될 수 있고, 강성 내부 영역이 강성 외부 영역의 평면 밖으로 가압될 수 있다.
대안으로서 또는 추가로, 강성 내부 영역이 시스템 진동을 보상하기 위해 추가 질량체를 구비할 수 있다. 강성 내부 영역은 마이크로- 또는 나노 구조화된 부재에 마주 놓인 측면에 질량체를 가질 수 있다. 상기 질량체는 예컨대 금속체로 구현될 수 있다.
제 1 마이크로- 또는 나노 구조화된 부재를 강성 내부 영역에 제공하는 것은 접착에 의해 이루어질 수 있다. 전기 전도성 접착제 또는 플립-칩 기술의 사용에 의해 제 1 마이크로- 또는 나노 구조화된 부재가 동시에 전기 접촉될 수 있다.
그러나, 강성 내부 영역이 제 1 마이크로- 또는 나노 구조화된 부재의 수용 및/또는 고정을 위한 홀더를 포함할 수 있고, 제 1 마이크로- 또는 나노 구조화된 부재는 홀더 내로 삽입될 수 있다. 예컨대, 홀더는 강성 내부 영역 내의 홈일 수 있다. 여기서의 장점은 댐핑 물질이 제 1 마이크로- 또는 나노 구조화된 부재를 고정할 수 있기 때문에, 접착 및 고정을 위해 접착제가 사용될 필요가 없다는 것이다.
제 1 마이크로- 또는 나노 구조화된 부재의 제공시 제 1 마이크로- 또는 나노 구조화된 부재가 동시에 전기적으로 접촉될 수 있도록 하기 위해, 예컨대 제 1 마이크로- 또는 나노 구조화된 부재가 전기 접촉면을 가지며, 상기 접촉면은 제 1 마이크로- 또는 나노 구조화된 부재의 제공시 강성 내부 영역 또는 홀더와 전기접촉된다.
대안으로서 또는 추가로 제 1 마이크로- 또는 나노 구조화된 부재가 와이어 본딩(와이어 콘택팅)에 의해 전기 접촉될 수 있다. 본딩은 예컨대 마이크로 용접 기술에 의해 형성될 수 있다. 예컨대, 제 1 마이크로- 또는 나노 구조화된 부재와 기판 사이의 전기 콘택팅은 와이어에 의해 형성되고, 상기 와이어는 예컨대 제 1 마이크로- 또는 나노 구조화된 부재의 접촉면 및 기판의 접촉면(패드)과 용접된다.
강성 외부 영역은 제 1 마이크로- 또는 나노 구조화된 부재 또는 댐핑 물질 또는 성형 구조물을 가진 측면과 마주 놓인 측면에 전기 콘택을 구비할 수 있다. 상기 전기 콘택을 통해 다른 인쇄 회로 기판과의 납땜 접속이 이루어질 수 있다. 납땜 접속은 예컨대 납땜면(납땜 패드) 및 땜납 및/또는 납땜 볼에 의해 이루어질 수 있다. 납땜 접속은 예컨대 LGA("Land Grid Array")에서와 같은 납땜면(납땜 패드), 또는 BGA("Ball Grid Array")에서와 같은 납땜 볼을 통해 이루어질 수 있다. 납땜 접속에 의해 특히 강성 내부 영역과 인접한 인쇄 회로 기판 사이의 간격이 조절될 수 있다. 예컨대, 부재가 심하게 진동하면, 납땜 접속이 상응하게 조정될 수 있다. 예컨대 LGA-하우징의 경우 강성 내부 영역과 인접한 인쇄 회로 기판 사이의 간격은 ≥10 ㎛ 내지 ≤200 ㎛, 특히 ≥40 ㎛ 내지 ≤100 ㎛ 이고, BGA-하우징의 경우 ≥10 ㎛ 내지 ≤400 ㎛, 특히 ≥80 ㎛ 내지 ≤300 ㎛ 이다.
본 발명에 따른 방법의 다른 실시예의 범주에서, 다수의 강성 내부 영역들, 가요성 영역들 및 강성 외부 영역들을 가진 기판이 제공되고, 각각 하나의 강성 내부 영역이 가요성 영역에 의해 둘러싸이고, 상기 가요성 영역은 다시 강성 외부 영역에 의해 둘러싸인다. 강성 내부 영역 상에 각각 하나 이상의 마이크로- 또는 나노 구조화된 부재가 제공되고, 제 1 마이크로- 또는 나노 구조화된 부재는 각각 강성 내부 영역 및/또는 강성 외부 영역과 전기 접촉된다. 제 1 마이크로- 또는 나노 구조화된 부재 상에 댐핑 물질이 제공되고, 경우에 따라 케이싱 물질이 댐핑 물질 상에 제공되며, 이 장치가 예컨대 소잉에 의해 개별 시스템으로 분리된다. 이로 인해, 바람직하게는 다수의 부품이 동시에 다중 이용 부품으로서 제조될 수 있다. 따라서, 프로세스 체인이 단축될 수 있고 재료 소비가 줄어들 수 있다.
제 1 및/또는 제 2 마이크로- 또는 나노 구조화된 부재, 특히 제 1 마이크로- 또는 나노 구조화된 부재는 예컨대 반도체 소자일 수 있다. 특히 제 1 및/또는 제 2 마이크로- 또는 나노 구조화된 부재, 특히 제 1 마이크로- 또는 나노 구조화된 부재는 마이크로- 또는 나노-일렉트로 메카니컬 시스템(NEMS, MEMS), 응용 주문형 집적 회로(ASICS), 센서 소자들 및 이들의 조합으로 이루어진 그룹으로부터 선택될 수 있다. 예컨대, 제 1 및/또는 제 2 마이크로- 또는 나노 구조화된 부재, 특히 제 1 마이크로- 또는 나노 구조화된 부재는 압력 센서, 가속 센서, 온도 센서, 회전 속도 센서, 질량 유량 센서, 자기 센서, 가스 센서, 홀 센서, 습도 센서, APS-센서("Active Pixel Sensor"), CCD-센서("Charge Coupled Device Sensor"), CIS-센서("Contact Image Sensor"), Diac-센서("Diode for alternating current"), DPS-센서("Digital Pixel Sensor"), 전자 증배관, 게이트 어레이, GTO-사이리스터("Gate Turn Off Thyristor"), 반도체 릴레이, 반도체 메모리, 마이크로 프로세서, 신경모방 칩, 광 커플러, PDS-센서("Position Sensitive Device"), 태양 전지, 전류 피드백 연산 증폭기, 사이리스터, 포토사이리스터, 사이리스터 컨트롤러, 사이리스터테트로드, 사이리스터 타워, TOF-센서("Time of Flight Sensor"), 직접 액세스 메모리로 이루어진 그룹으로부터 선택될 수 있다. 바람직하게는 진동에 민감한 부재가 강성 내부 영역 상에 제공된다. 진동에 민감하지 않은 부재들은 강성 외부 영역 상에 제공될 수 있고 경우에 따라 추가로 댐핑 물질의 성형 구조물로서 사용될 수 있다. 바람직한 실시예는 진동 댐핑형 가속 센서 및 비-진동 댐핑형 자기 센서 내에 놓일 수 있다.
본 발명의 다른 대상은 예컨대 본 발명에 따른 방법에 의해 제조되는, 부품, 특히 전기 및/또는 기계 부품, 예컨대 전기기계 부품에 관한 것이고, 상기 부품은 기판, 하나 이상의 제 1 마이크로- 또는 나노 구조화된 부재 및 댐핑 물질을 포함한다. 기판은 하나 이상의 강성 내부 영역, 하나 이상의 가요성 영역 및 하나 이상의 강성 외부 영역을 포함하고, 강성 내부 영역은 가요성 영역에 의해 둘러싸이고, 상기 가요성 영역은 강성 외부 영역에 의해 둘러싸이며, 상기 제 1 마이크로- 또는 나노 구조화된 부재는 강성 내부 영역 상에 배치되고, 강성 내부 영역 및/또는 강성 외부 영역과 전기 접촉되며 댐핑 물질은 제 1 마이크로- 또는 나노 구조화된 부재를 커버한다.
댐핑 물질의 사용에 의해 바람직하게는 댐핑이 -공기 댐핑 또는 스프링 댐핑에 비해- 현저히 개선된다. 또한, 바람직하게는 댐핑 물질의 재료의 선택에 의해 댐핑이 개별적으로 조정될 수 있다. 특별한 장점은 본 발명에 따른 구성에 의해 댐핑 효과가 모든 공간 방향에서 얻어질 수 있다는 것이다. 이로 인해, 실제로 모든 사용 장소에 이러한 부품이 사용될 수 있다. 또한, 이러한 부품은 겔-지지된 금속판을 가진 종래의 부품보다 작은 크기를 가질 수 있다. 본 발명에 따른 부품의 다른 장점과 관련해서는 본 발명에 따른 방법과 관련해서 설명된 장점이 참고된다.
부품의 실시예의 범주에서, 댐핑 물질은 겔, 포움 재료, 그래뉼, 탄성 중합체, 또는 이들의 조합이다.
예컨대, 댐핑 물질은 포움 재료일 수 있고, 상기 포움 재료는 폴리프로필렌, 폴리에틸렌, 폴리에틸렌테레프탈레이트, 폴리우레탄 및 이들의 조합으로 이루어진 그루으로부터 선택된 플라스틱을 기재로 한다.
댐핑 물질은 그래뉼, 예컨대 모래 또는 분말형 재료일 수 있다.
또한, 댐핑 물질은 탄성 중합체, 예컨대 열가소성 탄성 중합체일 수 있다.
부품의 다른 실시예의 범주에서, 댐핑 물질은 겔이다. 특히 댐핑 물질은 실리콘 겔일 수 있다.
댐핑 물질은 특히 DIN EN ISO 3219에 의해 측정된, ≥5000 mPa·s 내지 ≤10000 mPa·s, 특히 ≥ 2000 mPa·s 내지 ≤8000 mPa·s, 예컨대 ≥ 3000 mPa·s 내지 ≤4500 mPa·s의 점성, 및/또는 특히 DIN ISO 2137(침투 9.38 g 중공 원추)에 의해 측정된, ≥20 ㎜/10 내지 ≤100 ㎜/10, 특히 ≥40 ㎜/10 내지 ≤80 ㎜/10, 예컨대 ≥60 ㎜/10 내지 ≤80 ㎜/10의 콘시스턴시 지수 및/또는 특히 DIN VDE 0303 T4, 50 Hz에 의해 측정된, ≥2 내지 ≤6.5, 특히 ≥2.5 내지 ≤3, 예컨대 ≥2.6 내지 ≤2.8의 유전 상수를 갖는다. 바람직하게는 댐핑 물질이 제 1 마이크로- 또는 나노 구조화된 부재를 특히 형상-끼워맞춤 결합 방식으로 커버한다. 경우에 따라, 즉 제 1 마이크로- 또는 나노 구조화된 부재가 강성 내부 영역보다 작은 베이스 면을 가지면, 댐핑 물질은 제 1 나노- 또는 나노 구조화된 부재에 인접하는 강성 내부 영역의 부분 영역을 추가로 커버할 수 있다.
부품의 다른 실시예의 범주에서, 댐핑 물질은 추가로 가요성 영역을 부분적으로 또는 완전히 커버한다. 예컨대, 댐핑 물질은 제 1 마이크로- 또는 나노 구조화된 부재 및 경우에 따라 제 1 마이크로- 또는 나노 구조화된 부재에 인접한 강성 내부 영역의 부분 영역 및 가요성 영역을 커버한다.
또한, 댐핑 물질은 가요성 영역에 인접한 부분 영역 또는 가요성 영역을 둘러싸는 강성 외부 영역의 부분 영역을 커버한다.
부품의 다른 실시예의 범주에서, 댐핑 물질은 제 1 마이크로- 또는 나노 구조화된 부재 및 경우에 따라 제 1 마이크로- 또는 나노 구조화된 부재에 인접한 강성 내부 영역의 부분 영역 및 가요성 영역 및 상기 가요성 영역을 둘러싸는 강성 외부 영역의 부분 영역을 커버한다.
부품의 다른 실시예의 범주에서, 부품은 또한 강성 외부 영역 상에 형성된 성형 구조물을 포함한다. 특히 성형 구조물은 가요성 영역 또는 상기 가요성 영역에 인접한 강성 외부 영역의 부분 영역을 둘러싸도록 강성 외부 영역 상에 형성될 수 있다.
부품의 다른 실시예의 범주에서, 성형 부품은 프레임 구조물로서 형성된다. 바람직하게 프레임 구조물은 댐핑 물질을 제한하도록, 특히 한정하거나, 에워싸거나 또는 테를 두르도록 강성 외부 영역 상에 형성된다. 특히 강성 외부 영역으로부터 떨어진 프레임 구조물의 면은 강성 외부 영역의 평면과 관련해서 강성 내부 영역으로부터 떨어진 마이크로- 또는 나노 구조화된 부재의 면보다 더 클 수 있다. 예컨대, 프레임 구조물은 강성 외부 영역의 평면과 관련해서 ≥ 100 ㎛ 내지 ≤ 5000 ㎛, 특히 ≥ 300 ㎛ 내지 ≤ 2000 ㎛, 예컨대 ≥ 600 ㎛ 내지 ≤ 1200 ㎛의 높이를 가질 수 있다.
본 발명에 따른 방법의 다른 실시예의 범주에서, 성형 구조물은 "흐름 정지 구조물"로서 형성된다. 본 발명의 범주에서 "흐름 정지 구조물"은 특히 모세관 효과에 의해 댐핑 물질의 연장을 한정하는 구조물을 의미한다. 예컨대, 흐름 정지 구조물은 노치, 홈, 슬릿, 갭 또는 돌출부일 수 있다. 흐름 정지 구조물은 특히 강성 외부 영역의 평면과 관련해서 ≥ 10 ㎛ 내지 ≤ 200 ㎛, 특히 ≥ 20 ㎛ 내지 ≤ 80 ㎛, 예컨대 ≥ 40 ㎛ 내지 ≤ 60 ㎛의 깊이 및 높이를 가질 수 있다. 애스펙트 비는 ≥ 2 내지 ≤ 100, 특히 ≥ 10 내지 ≤ 80, 예컨대 ≥ 20 내지 ≤ 60 일 수 있다.
본 발명에 따른 부품은 또한 하나 이상의 제 2 마이크로- 또는 나노 구조화된 부재를 포함할 수 있다. 제 2 마이크로- 또는 나노 구조화된 부재는 예컨대 제 1 마이크로- 또는 나노 구조화된 부재, 강성 내부 영역 또는 강성 외부 영역에 배치될 수 있다. 제 2 마이크로- 또는 나노 구조화된 부재가 강성 외부 영역에 배치되면, 제 2 마이크로- 또는 나노 구조화된 부재는 바람직하게 진동에 민감하지 않은 마이크로- 또는 나노 구조화된 부재이다.
특히, 성형 구조물은 하나 이상의, 제 2, 특히 진동에 민감하지 않은 마이크로- 또는 나노 구조화된 부재 및/또는 하나 이상의 도체 트랙을 포함할 수 있다. 예컨대, 성형 구조물은 다수의 제 2 마이크로- 또는 나노 구조화된 부재 및/또는 도체 트랙으로 형성될 수 있다.
또한, 제 1 마이크로- 또는 나노 구조화된 부재 및 댐핑 물질(및 경우에 따라 가요성 영역, 경우에 따라 강성 내부 영역, 경우에 따라 강성 외부 영역 및/또는 경우에 따라 제 2 마이크로- 또는 나노 구조화된 부재)는 하우징에 수용될 수 있다.
하우징은 예비 사출 성형된 하우징, 예비 사출 성형된 하우징 캡 또는 예비 사출 성형된 커버일 수 있다. 예컨대, 부품은 하우징을 포함할 수 있고, 하우징은 제 1 마이크로- 또는 나노 구조화된 부재, 댐핑 물질 및 경우에 따라 가요성 영역 및 경우에 따라 제 2 마이크로- 또는 나노 구조화된 부재를 둘러싼다. 하우징은 기판에 탈착 가능하게 고정된 커버 또는 기판에 탈착 가능하게 고정된 캡일 수 있다.
바람직하게는 하우징은 케이싱 물질로 이루어진 케이싱이다.
다른 실시예의 범주에서, 제 1 마이크로- 또는 나노 구조화된 부재 및 댐핑 물질은 케이싱 물질로 이루어진 케이싱에 의해 수용된다.
바람직하게 케이싱 물질은 댐핑 물질을 케이싱하고, 상기 댐핑 물질은 제 1 마이크로- 또는 나노 구조화된 부재 및 경우에 따라 제 1 마이크로- 또는 나노 구조화된 부재에 인접한 강성 내부 영역의 부분 영역 및 가요성 영역을 커버한다. 특히, 케이싱 물질은 댐핑 물질을 케이싱할 수 있고, 상기 댐핑 물질은 제 1 마이크로- 또는 나노 구조화된 부재 및 경우에 따라 상기 제 1 마이크로- 또는 나노 구조화된 부재에 인접한 강성 내부 영역의 부분 영역 및 가요성 영역 및 상기 가요성 영역을 둘러싸는 강성 외부 영역의 부분 영역을 커버한다.
케이싱 물질은 에폭시 수지, 폴리아크릴레이트, 폴리옥시메틸렌 및/또는 실리콘으로 이루어진 그룹으로부터 선택된 하나 이상의 성분을 포함할 수 있다. 또한, 케이싱 물질은 충전제를 포함할 수 있다. 이로 인해, 케이싱 물질의 재료 특성이 바람직하게 설정될 수 있다. 사용된 케이싱 물질은 바람직하게 낮은 전기 전도성, 낮은 열 전도 계수, 높은 균일성, 낮은 굴절률 및/또는 경화 과정시 낮은 수축을 갖는다.
기판은 예컨대 인쇄 회로 기판일 수 있다. 특히, 기판은 다중 인쇄 회로 기판일 수 있다. 예컨대, 기판은 구리, 에폭시드, 에폭시드-유리 직물, 구리-텅스텐 합금 또는 이들의 조합으로 이루어진 그룹으로부터 선택된 재료를 포함할 수 있다. 특히, 기판의 강성 내부 영역 및/또는 강성 외부 영역은 상기 재료들 중 하나 또는 다수를 포함할 수 있다. 특히, 강성 내부 영역은 강성 외부 영역과 관련해서 평행하게 이동되어 다른, 특히 더 높은 평면 내에 배치될 수 있다. 이로 인해, 바람직하게는 수평 진동 댐핑이 개선될 수 있다.
또한, 강성 내부 영역 및/또는 강성 외부 영역은 돌출부를 가질 수 있고, 상기 돌출부는 가요성 영역의 일부를 돌출한다. 이로 인해, 부품의 측면이 최적화될 수 있다.
가요성 영역은 순수한 기계적 기능을 할 수 있다. 예컨대, 가요성 영역은 발생하는 진동을 흡수하기 위해 스프링 부재로서 사용될 수 있다. 기계적 기능과 더불어, 가요성 영역은 추가로 전기적 기능을 할 수 있다. 가요성 영역은 예컨대 하나 또는 다수의 도체 트랙을 포함할 수 있다.
부품의 다른 실시예의 범주에서, 가요성 영역은 하나 이상의 도체 트랙을 포함한다. 특히 도체 트랙은 강성 내부 영역을 강성 외부 영역과 전기 접촉시킬 수 있다. 예컨대, 도체 트랙은 구불구불한 형태로 형성될 수 있다.
가요성 영역은 가요성 재료, 특히 가요성 플라스틱, 예컨대 열가소성, 가요성 플라스틱으로 형성될 수 있다. 가요성 플라스틱은 예컨대 -O-, =CO, -S-, SO2-, -(CH)2-, -C(CF3)2- 또는 올리고실록산-스페이서를 가진 폴리이미드-베이스 플라스틱일 수 있다.
대안으로서 또는 추가로, 가요성 영역이 강성 내부 영역과 강성 외부 영역 사이의 기판 내의 하나 또는 다수의 리세스에 의해 형성될 수 있고, 상기 리세스는 강성 내부 영역이 하나 또는 다수의 리세스 없는 기판 섹션을 통해 강성 외부 영역과 연결된 상태로 유지되도록 기판 내에 형성될 수 있다. 리세스들 및/또는 리세스 없는 기판 섹션들은 특히 구불구불한 형태로 형성될 수 있다. 마이크로- 또는 나노 구조화된 부재를 환경 영향으로부터 보호하기 위해, 리세스가 가요성 재료, 특히 가요성 플라스틱, 예컨대 가요성 열가소성 플라스틱으로 채워지거나 또는 커버되는 경우에도 바람직한 것으로 나타났다. 이 경우에도 가요성 플라스틱은 예컨대 -O-, =CO, -S-, SO2-, -(CH)2-, -C(CF3)2- 또는 올리고실록산-스페이서를 가진 폴리이미드-기반 플라스틱일 수 있다.
대안으로서 또는 추가로, 강성 내부 영역이 시스템 진동을 보상하기 위해 추가 질량체를 구비할 수 있다. 강성 내부 영역은 마이크로- 또는 나노 구조화된 부재에 마주 놓인 측면에 질량체를 가질 수 있다. 상기 질량체는 예컨대 금속체로 구현될 수 있다.
강성 내부 영역은 예컨대 제 1 마이크로- 또는 나노 구조화된 부재의 수용 및/또는 고정을 위한 홀더를 포함할 수 있다. 제 1 마이크로- 또는 나노 구조화된 부재는 홀더 내에 배치될 수 있다. 예컨대, 홀더는 강성 내부 영역 내의 홈일 수 있다.
대안으로서 또는 추가로, 제 1 마이크로- 또는 나노 구조화된 부재는 전기 접촉면을 가질 수 있고, 상기 접촉면은 전기 전도성 접착제 또는 플립-칩 기술에 의해 홀더 또는 강성 내부 영역 상의 접촉면에 전기 접촉될 수 있다.
제 1 마이크로- 또는 나노 구조화된 부재가 와이어 본딩(와이어 콘택팅)에 의해 전기 접촉될 수 있다. 와이어 본딩은 예컨대 마이크로 용접 기술에 의해 형성될 수 있다. 예컨대, 제 1 마이크로- 또는 나노 구조화된 부재와 기판 사이의 전기 콘택팅은 와이어에 의해 형성되고, 상기 와이어는 예컨대 제 1 마이크로- 또는 나노 구조화된 부재의 접촉면 및 기판의 접촉면(패드)과 용접된다.
강성 외부 영역은 제 1 마이크로- 또는 나노 구조화된 부재 또는 댐핑 물질 또는 성형 구조물을 가진 측면과 마주 놓인 측면에 전기 콘택을 구비할 수 있다. 상기 전기 콘택을 통해 다른 인쇄 회로 기판과의 납땜 접속이 이루어질 수 있다. 납땜 접속은 예컨대 납땜면(납땜 패드) 및 땜납 및/또는 납땜 볼에 의해 이루어질 수 있다. 납땜 접속은 예컨대 LGA("Land Grid Array")에서와 같은 납땜면(납땜 패드), 또는 BGA("Ball Grid Array")에서와 같은 납땜 볼을 통해 이루어질 수 있다. 납땜 접속에 의해 특히 강성 내부 영역과 인접한 인쇄 회로 기판 사이의 간격이 조절될 수 있다. 예컨대, 부재가 심하게 진동하면, 납땜 접속이 상응하게 조정될 수 있다. 예컨대 LGA-하우징의 경우 강성 내부 영역과 인접한 인쇄 회로 기판 사이의 간격은 ≥10 ㎛ 내지 ≤200 ㎛, 특히 ≥40 ㎛ 내지 ≤100 ㎛ 이고, BGA-하우징의 경우 ≥10 ㎛ 내지 ≤400 ㎛, 특히 ≥80 ㎛ 내지 ≤300 ㎛ 이다.
제 1 및/또는 제 2 마이크로- 또는 나노 구조화된 부재, 특히 제 1 마이크로- 또는 나노 구조화된 부재는 예컨대 반도체 소자일 수 있다.
부품의 다른 실시예의 범주에서, 제 1 및/또는 제 2 마이크로- 또는 나노 구조화된 부재, 특히 제 1 마이크로- 또는 나노 구조화된 부재는 마이크로 또는 나노-일렉트로 메카니컬 시스템(NEMS, MEMS), 응용 주문형 집적 회로(ASICS), 센서 소자들 및 이들의 조합으로 이루어진 그룹으로부터 선택된다. 예컨대, 제 1 및/또는 제 2 마이크로- 또는 나노 구조화된 부재, 특히 제 1 마이크로- 또는 나노 구조화된 부재는 압력 센서, 가속 센서, 온도 센서, 회전 속도 센서, 질량 유량 센서, 자기 센서, 가스 센서, 홀 센서, 습도 센서, APS-센서("Active Pixel Sensor"), CCD-센서("Charge Coupled Device Sensor"), CIS-센서("Contact Image Sensor"), Diac-센서("Diode for alternating current"), DPS-센서("Digital Pixel Sensor"), 전자 증배관, 게이트 어레이, GTO-사이리스터("Gate Turn Off Thyristor"), 반도체 릴레이, 반도체 메모리, 마이크로 프로세서, 신경모방 칩, 광 커플러, PDS-센서, 태양 전지, 전류 피드백 연산 증폭기, 사이리스터, 포토사이리스터, 사이리스터 컨트롤러, 사이리스터테트로드, 사이리스터 타워, TOF-센서, 직접 액세스 메모리로 이루어진 그룹으로부터 선택될 수 있다. 바람직하게는 진동에 민감한 부재가 강성 내부 영역 상에 제공된다. 진동에 민감하지않은 부재들은 강성 외부 영역 상에 제공될 수 있고 경우에 따라 추가로 댐핑 물질의 성형 구조물로서 사용될 수 있다. 예시적인 실시예는 진동 댐핑형 가속 센서 및 비-진동 댐핑형 자기 센서 내에 놓일 수 있다.
본 발명에 따른 부품의 다른 특징 및 장점과 관련해서, 본 발명에 따른 방법과 관련한 설명이 참고된다.
본 발명에 의해, 선행 기술의 단점이 제거된, 부품의 제조 방법이 제공된다.
본 발명에 따른 대상의 다른 장점들 및 바람직한 실시예들은 도면에 도시되며 하기에 설명된다. 도면은 단지 예시이며, 어떤 형태로든 본 발명을 제한하지 않는다.
도 1a 내지 도 1c는 댐핑을 나타내는 본 발명에 따른 부품의 실시예의 횡단면도.
도 2a 내지 도 2d는 본 발명에 따른 방법의 변형예를 타나낸 사시도.
도 3은 본 발명에 따른 부품의 다른 실시예의 평면도.
도 4a 및 도 4b는 본 발명에 따른 방법의 다른 변형예를 나타내는 횡단면도.
도 5a 및 도 5b는 본 발명에 따른 방법의 다른 변형예를 나타내는 횡단면도.
도 6a 내지 도 6d는 본 발명에 따른 방법의 다른 변형예를 나타내는 횡단면도.
도 7은 본 발명에 따른 부품의 다른 변형예의 개략적인 횡단면도.
도 8은 본 발명에 따른 부품의 다른 실시예의 평면도.
도 1a 내지 도 1c는 강성 내부 영역(1a), 가요성 영역(1b), 강성 외부 영역(1c) 및 콘택(11)을 가진 기판을 포함하는 본 발명에 따른 부품의 실시예를 도시한다. 도 1a 내지 도 1c는 강성 내부 영역(1a)이 가요성 영역(1b)에 의해 둘러싸이고, 가요성 영역(1b)은 강성 외부 영역(1c)에 의해 둘러싸이는 것을 나타낸다. 제 1 마아크로- 또는 나노 구조화된 부재(2)는 강성 내부 영역(1a) 상에 배치되고, 본딩 결합부(10)를 통해 강성 내부 영역(1a)과 전기 접촉된다. 부품은 댐핑 물질(3)을 포함하고, 상기 댐핑 물질(3)은 제 1 마이크로- 또는 나노 구조화된 부재(2), 상기 제 1 마이크로- 또는 나노 구조화된 부재(2)에 인접한 강성 내부 영역(1a)의 부분 영역, 가요성 영역(1b) 및 상기 가요성 영역(1b)을 둘러싸는 강성 외부 영역(1c)의 부분 영역을 커버한다. 도 1a에서 부품은 진동 없는 상태이다. 도 1b 및 1c는 강성 내부 영역(1a)의 z-방향으로 진동 동안 변위를 나타내며, 다른 인쇄 회로 기판(14)을 향하여 접근하며 다시 멀어지는 운동이 이루어진다.
도 2a 내지도 2d는 본 발명에 따른 부품을 제조하기 위한 본 발명에 따른 방법의 변형예를 나타낸다. 도 2a는 먼저 하나 이상의 강성 내부 영역(1a), 하나 이상의 가요성 영역(1b) 및 하나 이상의 강성 외부 영역(1c)을 가진 기판이 제공되며, 강성 내부 영역(1a)이 가요성 영역(1b)에 의해 둘러싸이며 가요성 영역(1b)은 강성 외부 영역(1c)에 의해 둘러싸이는 것을 나타낸다. 도 2a는 또한 강성 내부 영역(1a) 상에 제 1 마이크로- 또는 나노 구조화된 부재(2)가 제공된 것을 나타낸다. 도 2b는는 제 1 마이크로- 또는 나노 구조화된 부재(2)가 본딩 결합부(10)에 의해 강성 외부 영역(1c)과 전기 접촉되는 것을 나타낸다. 도 2c는 마이크로- 또는 나노 구조화된 부재(2) 상에 제공된 댐핑 물질(3)을 나타낸다. 댐핑 물질(3)은 부재(2), 본딩 결합부(10) 및 가요성 영역(1b)을 그리고 부분적으로 강성 외부 영역(1c)을 커버한다. 도 2d는 댐핑 물질(3) 상에 제공된 케이싱 물질(6)을 나타내며, 상기 케이싱 물질이 부품을 둘러싼다.
도 3은 본 발명에 따른 부품의 다른 실시예를 평면도로 도시한다. 강성 내부 영역(1a), 가요성 영역(1b) 및 강성 제 1 외부 영역(1c)이 나타나고, 강성 내부 영역(1a)은 가요성 영역(1b)에 의해 둘러싸이며, 가요성 영역(1b)은 강성 외부 영역(1c)에 의해 둘러싸인다. 제 1 마이크로- 또는 나노 구조화된 부재(2)는 강성 내부 영역(1a) 상에 배치되고, 본딩 결합부(10)에 의해 강성 내부 영역(1a)과 전기 접촉된다. 도 3은 가요성 영역(1b)이 구불구불한 형태의 도체 트랙(7)을 포함하고, 상기 도체 트랙(7)은 강성 내부 영역(1a)을 강성 외부 영역(1c)과 전기 접촉시키는 것을 나타낸다. 도 3에는 강성 외부 영역(1c) 아래 배치된 콘택(11)이 나타난다.
본 발명에 따른 방법의 다른 변형예는 도 4a 및 도 4b에 도시된다. 도 4a 및 도 4b는 댐핑 물질(3)의 제공시 형판(4)이 사용될 수 있고, 상기 형판(4)은 댐핑 물질(3)의 형태를 규정하는 것을 나타낸다. 형판(4)은 댐핑 물질(3)의 제공 전에 강성 외부 영역(1c) 상에 제공된다. 닥터 블레이드(13)에 의해 댐핑 물질(3)이 마이크로- 또는 나노 구조화된 부재(2) 상에 제공된다. 또한, 강성 외부 영역(1c)은 마이크로- 또는 나노 구조화된 부재(2) 및 댐핑 물질(3)을 가진 측면에 마주 놓인 측면에 콘택(11)을 갖는 것이 나타난다. 상기 콘택을 통해 다른 인쇄 회로 기판에 대한 납땜 접속이 형성될 수 있다. 도 4b에는 형판(도시되지 않음)의 분리 후 단계가 도시된다.
도 5a 및 도 5b는 댐핑 물질(3)이 분배 니들(15)에 의해 제 1 마이크로- 또는 나노 구조화된 부재(2) 상에 제공될 수 있는 것을 나타낸다. 댐핑 물질(3)의 형태는 가요성 영역(1b)을 둘러싸는 흐름 정지 구조물(17a)에 의해 규정될 수 있다. 도 5b에는 제공의 종료 후 과정이 도시된다. 댐핑 물질(3)은 이 실시예에서 오목한 면을 갖는다.
도 6a 및 도 6b는 본 발명에 따른 방법의 다른 변형예를 도시한다. 도 6a는 성형 공구(16)에 의해 프레임 구조물(17b)이 케이싱 물질(6)로 강성 외부 영역(1c) 상에 형성된 것을 나타낸다. 도 6b는 강성 내부 영역(1a) 상에 제공된 제 1 마이크로- 또는 나노 구조화된 부재(2), 및 부재(2)를 강성 내부 영역(1a)과 전기 접촉시키는 본딩 결합부(10)를 도시한다. 도 6b는 또한 강성 외부 영역(1c)으로부터 떨어진 프레임 구조물(17b)의 면이 강성 외부 영역(1c)의 평면과 관련해서 강성 내부 영역(1a)으로부터 떨어진 마이크로 또는 나노 구조화된 부재(2)의 면보다 더 높은 것을 나타낸다.
도 6c는 제 1 마이크로- 또는 나노 구조화된 부재(2) 상에 댐핑 물질(3)의 제공의 종료 후 단계를 도시한다. 댐핑 물질(3)은 부재(2), 본딩 결합부(10) 및 가요성 영역(1b)을, 그리고 부분적으로 강성 외부 영역(1c)을 커버한다. 프레임 구조물(17b)은 제공되는 댐핑 물질(3)을 제한한다.
도 6d는 케이싱 물질(6)의 제공 종료 후 단계 또는 댐핑 물질(3) 상에 커버링 장치, 예컨대 커버의 제공 종료 후 단계를 포함한다.
도 7은 본 발명에 따른 부품의 다른 변형예를 도시한다. 도 7은 강성 내부 영역(1a), 가요성 영역(1b) 및 강성 외부 영역(1c)을 가진 기판을 포함하는 부품을 도시한다. 강성 내부 영역(1a)은 가요성 영역(1b)에 의해 둘러싸이고, 가요성 영역(1b)은 강성 외부 영역(1c)에 의해 둘러싸인다. 강성 내부 영역(1a)은 평행하게 이동되어 강성 외부 영역(1c)보다 높은 평면에 배치된다. 가요성 영역(1b)은 2개의 영역들(1a, 1c)을 연결시키고 각진 위치에 배치된다. 제 1 마이크로- 또는 나노 구조화된 부재(2)는 강성 내부 영역(1a) 상에 배치되고 강성 내부 영역(1a)과 전기 접촉된다. 부품은 댐핑 물질(3)을 포함하고, 댐핑 물질(3)은 제 1 마이크로- 또는 나노 구조화된 부재(2), 상기 제 1 마이크로- 또는 나노 구조화된 부재(2)에 인접한 강성 내부 영역(1a)의 부분 영역, 가요성 영역(1b), 및 상기 가요성 영역(1b)을 둘러싸는 상기 강성 외부 영역(1c)의 부분 영역을 커버한다.
도 8은 본 발명에 따른 부품의 다른 실시예의 평면도를 도시한다. 하나의 (공통) 가요성 영역(1b)에 의해 둘러싸인 2개의 강성 내부 영역(1a)이 나타나고, 가요성 영역(1b)은 다시 강성 외부 영역(1c)에 의해 둘러싸인다. 가요성 영역은 숫자 8의 형태(8 형태)와 유사하게 형성된다.
1a 강성 내부 영역
1b 가요성 영역
1c 강성 외부 영역
2 부재
3 댐핑 물질
4 성형부
6 케이싱 물질
7 도체 트랙
17a, 17b 성형 구조물

Claims (17)

  1. 마이크로- 또는 나노 구조화된 부재(2)를 포함하는 부품의 제조 방법으로서,
    - 하나 이상의 강성 내부 영역(1a), 하나 이상의 가요성 영역(1b) 및 하나 이상의 강성 외부 영역(1c)을 포함하는 기판을 제공하며, 상기 강성 내부 영역(1a)은 상기 가요성 영역(1b)에 의해 둘러싸이고 상기 가요성 영역(1b)은 상기 강성 외부 영역(1c)에 의해 둘러싸이는, 기판을 제공하는 단계;
    - 하나 이상의 제 1 마이크로- 또는 나노 구조화된 부재(2)를 상기 강성 내부 영역(1a) 상에 제공하는 단계;
    - 상기 제 1 마이크로- 또는 나노 구조화된 부재(2)를 상기 강성 내부 영역(1a), 상기 강성 외부 영역(1c), 또는 상기 강성 내부 영역(1a) 및 상기 강성 외부 영역(1c) 모두에 전기 접촉시키는 단계;
    - 댐핑 물질(3)을 상기 제 1 마이크로- 또는 나노 구조화된 부재(2) 상에 제공하는 단계; 및
    - 케이싱 물질(6)을 상기 댐핑 물질(3) 상에 제공하는 단계;를 포함하고,
    상기 강성 내부 영역(1a)는 상기 강성 외부 영역(1c)에 대하여 평행하게 이동되어 상기 강성 외부 영역(1c)보다 높은 평면에 배치되는 부품의 제조 방법.
  2. 제 1항에 있어서, 상기 댐핑 물질(3)은 겔, 포움 재료, 그래뉼, 탄성 중합체 또는 이들의 조합인 것을 특징으로 하는 부품의 제조 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 댐핑 물질(3)은 추가로 상기 가요성 영역(1b)을 부분적으로 또는 완전히 커버하는 것을 특징으로 하는 부품의 제조 방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 댐핑 물질(3)은 상기 제 1 마이크로- 또는 나노 구조화된 부재(2)를 커버하도록 상기 제 1 마이크로- 또는 나노 구조화된 부재(2) 상에 제공되는 것을 특징으로 하는 부품의 제조 방법.
  5. 제 1항 또는 제 2항에 있어서, 상기 댐핑 물질(3)의 제공시 상기 댐핑 물질(3)의 형상을 규정하는 성형 부품(4)이 사용되고, 상기 성형 부품(4)은
    - 상기 강성 외부 영역(1c) 상에 형성된 성형 구조물(17a, 17b) 또는
    - 상기 댐핑 물질(3)의 제공 전에 상기 강성 외부 영역(1c)에 제공되며 상기 댐핑 물질의 제공 후에 다시 제거되는 것을 특징으로 하는 부품의 제조 방법.
  6. 삭제
  7. 제 1항 또는 제 2항에 있어서, 다수의 강성 내부 영역(1a), 가요성 영역(1b) 및 강성 외부 영역(1c)을 가진 기판이 제공되고, 각각 하나의 강성 내부 영역(1a)은 가요성 영역(1b)에 의해 둘러싸이며 상기 가요성 영역(1b)은 강성 외부 영역(1c)에 의해 둘러싸이고, 상기 강성 내부 영역(1a) 상에 각각 하나 이상의 제 1 마이크로- 또는 나노 구조화된 부재(2)가 제공되고, 상기 제 1 마이크로- 또는 나노 구조화된 부재(2)는 각각 상기 강성 내부 영역(1a), 상기 강성 외부 영역(1c), 또는 상기 강성 내부 영역(1a) 및 상기 강성 외부 영역(1c) 모두와 전기 접촉되고, 상기 제 1 마이크로- 또는 나노 구조화된 부재(2) 상에 댐핑 물질(3)이 제공되며, 기판이 분리되는 것을 특징으로 하는 부품의 제조 방법.
  8. 부품으로서,
    - 하나 이상의 강성 내부 영역(1a), 하나 이상의 가요성 영역(1b) 및 하나 이상의 강성 외부 영역(1c)을 포함하는 기판으로서, 상기 강성 내부 영역(1a)은 상기 가요성 영역(1b)에 의해 둘러싸이고 상기 가요성 영역(1b)은 상기 강성 외부 영역(1c)에 의해 둘러싸인, 상기 기판,
    - 상기 강성 내부 영역(1a) 상에 배치되고 상기 강성 내부 영역(1a), 상기 강성 외부 영역(1c), 또는 상기 강성 내부 영역(1a) 및 상기 강성 외부 영역(1c) 모두와 전기 접촉하는 하나 이상의 제 1 마이크로- 또는 나노 구조화된 부재(2), 및
    - 상기 제 1 마이크로- 또는 나노 구조화된 부재(2)를 커버하는 댐핑 물질(3)을 포함하고,
    상기 제 1 마이크로- 또는 나노 구조화된 부재(2) 및 상기 댐핑 물질(3)은 케이싱 물질(6)로 이루어진 케이싱에 의해 수용되고,
    상기 강성 내부 영역(1a)는 상기 강성 외부 영역(1c)에 대하여 평행하게 이동되어 상기 강성 외부 영역(1c)보다 높은 평면에 배치되는 부품.
  9. 제 8항에 있어서, 상기 댐핑 물질(3)이 겔, 포움 재료, 그래뉼, 탄성 중합체 또는 이들의 조합인 것을 특징으로 하는 부품.
  10. 제 8항 또는 제 9항에 있어서, 상기 댐핑 물질(3)은 추가로 상기 가요성 영역(1b)을 부분적으로 또는 완전히 커버하는 것을 특징으로 하는 부품.
  11. 제 8항 또는 제 9항에 있어서, 상기 댐핑 물질(3)은 상기 제 1 마이크로- 또는 나노 구조화된 부재(2)를 둘러싸는 상기 강성 외부 영역(1c)의 부분 영역을 커버하는 것을 특징으로 하는 부품.
  12. 삭제
  13. 제 8항 또는 제 9항에 있어서, 상기 부품은 또한 상기 강성 외부 영역(1c)에 형성된 성형 구조물(17a, 17b)을 포함하는 것을 특징으로 하는 부품.
  14. 제 8항 또는 제 9항에 있어서, 상기 가요성 영역(1b)은 하나 이상의 도체 트랙(7)을 포함하고, 상기 도체 트랙(7)은 상기 강성 내부 영역(1a)을 상기 강성 외부 영역(1c)에 전기 접촉시키는 것을 특징으로 하는 부품.
  15. 제 8항 또는 제 9항에 있어서, 상기 하나 이상의 제 1 마이크로- 또는 나노 구조화된 부재(2)가 마이크로- 또는 나노 전기기계 시스템, 응용 주문형 집적 회로, 센서 소자 및 이들의 조합으로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 부품.
  16. 제13항에 있어서,
    상기 성형 구조물(17a, 17b)은 프레임 구조물(17b) 또는 흐름 정지 구조물(17a)이고, 상기 흐름 정지 구조물(17a)은 상기 성형 구조물(17a, 17b)이 상기 가요성 영역(1b) 또는 상기 가요성 영역(1b)에 인접한 상기 강성 외부 영역(1c)의 부분 영역을 둘러싸도록 상기 강성 외부 영역(1c) 상에 형성되는 것을 특징으로 하는 부품.
  17. 제14항에 있어서,
    상기 하나 이상의 도체 트랙(7)은 구불구불한 형태인, 부품.
KR1020110066263A 2010-07-06 2011-07-05 진동 댐핑형 부품의 제조 방법 KR101877713B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010030960.5 2010-07-06
DE102010030960.5A DE102010030960B4 (de) 2010-07-06 2010-07-06 Verfahren zur Herstellung eines schwingungsgedämpften Bauteils

Publications (2)

Publication Number Publication Date
KR20120004335A KR20120004335A (ko) 2012-01-12
KR101877713B1 true KR101877713B1 (ko) 2018-08-09

Family

ID=44898760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110066263A KR101877713B1 (ko) 2010-07-06 2011-07-05 진동 댐핑형 부품의 제조 방법

Country Status (5)

Country Link
KR (1) KR101877713B1 (ko)
CN (1) CN102311092A (ko)
DE (1) DE102010030960B4 (ko)
FR (1) FR2962429B1 (ko)
IT (1) ITMI20111202A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011003195B4 (de) * 2011-01-26 2019-01-10 Robert Bosch Gmbh Bauteil und Verfahren zum Herstellen eines Bauteils
US8946833B2 (en) * 2012-10-22 2015-02-03 Freescale Semiconductor, Inc. Packaging for semiconductor sensor devices and methods
US9613911B2 (en) 2013-02-06 2017-04-04 The Board Of Trustees Of The University Of Illinois Self-similar and fractal design for stretchable electronics
US10497633B2 (en) 2013-02-06 2019-12-03 The Board Of Trustees Of The University Of Illinois Stretchable electronic systems with fluid containment
US10840536B2 (en) 2013-02-06 2020-11-17 The Board Of Trustees Of The University Of Illinois Stretchable electronic systems with containment chambers
KR20150115019A (ko) * 2013-02-06 2015-10-13 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 밀폐 챔버가 구비된 신축가능한 전자 시스템
DE102013204811A1 (de) * 2013-03-19 2014-09-25 Robert Bosch Gmbh Sensorvorrichtung zum Sensieren eines Gases, Verfahren zum Betreiben einer Sensorvorrichtung zum Sensieren eines Gases und Herstellungsverfahren für eine Sensorvorrichtung zum Sensieren eines Gases
DE102013206524A1 (de) * 2013-04-12 2014-10-16 Robert Bosch Gmbh Bauelement, Nutzen und Verfahren zum Herstellen eines Bauelements
DE102014202821B4 (de) * 2014-02-17 2023-03-30 Robert Bosch Gmbh Gehäuse für ein mikromechanisches Sensorelement
US9896330B2 (en) * 2016-01-13 2018-02-20 Texas Instruments Incorporated Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip
DE102016003944B4 (de) 2016-04-06 2021-10-21 Masa GmbH Vorrichtung zur Qualitätsüberwachung an einer Steinformmaschine
DE102017200162A1 (de) * 2017-01-09 2018-07-12 Robert Bosch Gmbh Verfahren zum Herstellen eines mikroelektromechanischen Bauteils und Wafer-Anordnung
DE102019204761A1 (de) * 2019-04-03 2020-10-08 Robert Bosch Gmbh Verfahren zur Anordnung einer optischen Einrichtung und Kameraeinrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008512647A (ja) * 2004-09-07 2008-04-24 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 空洞ハウジングおよびセンサチップを含む半導体センサ装置、および、その製造方法
WO2008151675A1 (de) * 2007-06-15 2008-12-18 Robert Bosch Gmbh Premold-gehäuse mit integrierter schwingungsisolierung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10259795A1 (de) * 2002-12-19 2004-07-08 Siemens Ag Bilderzeugungsvorrichtung zum Einbau im Dachbereich oder im Aussenspiegel eines Kraftfahrzeuges
JP4238724B2 (ja) * 2003-03-27 2009-03-18 株式会社デンソー 半導体装置
DE10332303A1 (de) * 2003-07-16 2005-02-17 Robert Bosch Gmbh Halterung für Bauteile
JP4831949B2 (ja) 2004-09-08 2011-12-07 株式会社デンソー 物理量センサ装置
DE102005002813B4 (de) * 2005-01-20 2006-10-19 Robert Bosch Gmbh Steuermodul
DE102005012404B4 (de) * 2005-03-17 2007-05-03 Siemens Ag Leiterplatte
DE102006011753B4 (de) * 2006-03-13 2021-01-28 Infineon Technologies Ag Halbleitersensorbauteil, Verfahren zur Herstellung eines Nutzens und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE102008016133B4 (de) * 2008-03-28 2013-12-19 Continental Automotive Gmbh Leiterplatte und Verfahren zum Herstellen einer Leiterplatte
EP2112471A1 (fr) * 2008-04-22 2009-10-28 Microcomponents AG Dispositif de montage pour composant électronique
JP4851555B2 (ja) * 2008-05-13 2012-01-11 株式会社デンソー 力学量センサおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008512647A (ja) * 2004-09-07 2008-04-24 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 空洞ハウジングおよびセンサチップを含む半導体センサ装置、および、その製造方法
WO2008151675A1 (de) * 2007-06-15 2008-12-18 Robert Bosch Gmbh Premold-gehäuse mit integrierter schwingungsisolierung
JP2010530134A (ja) 2007-06-15 2010-09-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 組み込まれた振動遮断部を備えたプリモールドハウジング

Also Published As

Publication number Publication date
KR20120004335A (ko) 2012-01-12
FR2962429A1 (fr) 2012-01-13
FR2962429B1 (fr) 2017-07-28
DE102010030960A1 (de) 2012-01-12
DE102010030960B4 (de) 2020-12-10
CN102311092A (zh) 2012-01-11
ITMI20111202A1 (it) 2012-01-07

Similar Documents

Publication Publication Date Title
KR101877713B1 (ko) 진동 댐핑형 부품의 제조 방법
KR101015726B1 (ko) 반도체 장치 및 전자 장치 제조 방법
US10773949B2 (en) Method of manufacturing an electronic device
US9728510B2 (en) Cavity package with composite substrate
JP2012524987A (ja) 吸収層を備える基板のためのカプセル化された回路装置及び該回路装置を製造する方法
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
JP5951602B2 (ja) フレキシブル基板にチップをアセンブルする方法
US9560744B2 (en) Component and method for producing a component
US10800651B2 (en) Low stress integrated device packages
US11040872B2 (en) Semiconductor module
JP2013517488A (ja) 緩衝部を備えたセンサ
US10779399B2 (en) Conductor path structure having a component received in a vibration-damped manner
KR101811998B1 (ko) 커플링 장치, 커플링 장치를 구비한 어셈블리, 및 커플링 장치를 구비한 어셈블리의 제조 방법
CN211125639U (zh) 电子装置
CN105705336A (zh) 以低轮廓封装体封装键合线的方法
CN109830477B (zh) 集成电路封装体及其制造方法与注塑治具
US8546169B1 (en) Pressure sensor device and method of assembling same
JP2010010569A (ja) 回路装置およびその製造方法
CN111033704B (zh) 带应力引导材料的集成电路封装件
KR101836769B1 (ko) 반도체 패키지 및 그 제작 방법
KR20160070514A (ko) 센서 패키지 및 그 제조 방법
CN114300418A (zh) 具有金属帽的电子部件
JP2009105350A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)