KR101843222B1 - 칩 전자부품 및 칩 전자부품의 실장 기판 - Google Patents

칩 전자부품 및 칩 전자부품의 실장 기판 Download PDF

Info

Publication number
KR101843222B1
KR101843222B1 KR1020140171919A KR20140171919A KR101843222B1 KR 101843222 B1 KR101843222 B1 KR 101843222B1 KR 1020140171919 A KR1020140171919 A KR 1020140171919A KR 20140171919 A KR20140171919 A KR 20140171919A KR 101843222 B1 KR101843222 B1 KR 101843222B1
Authority
KR
South Korea
Prior art keywords
absorbing layer
impact absorbing
main body
electronic component
chip electronic
Prior art date
Application number
KR1020140171919A
Other languages
English (en)
Other versions
KR20160066759A (ko
Inventor
정동진
김신곤
최민성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140171919A priority Critical patent/KR101843222B1/ko
Publication of KR20160066759A publication Critical patent/KR20160066759A/ko
Application granted granted Critical
Publication of KR101843222B1 publication Critical patent/KR101843222B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components

Abstract

본 발명은 내부에 내부전극이 배치된 본체; 상기 본체의 상면 및 하면 중 적어도 일면의 양 단부에 배치된 충격 흡수층; 및 상기 본체의 양 단면에 배치되어 상기 내부전극과 접속하는 접속부와, 상기 접속부로부터 연장되어 상기 충격 흡수층 상에 배치된 밴드부를 포함하는 제 1 및 제 2 외부전극;을 포함하는 칩 전자부품에 관한 것이다.

Description

칩 전자부품 및 칩 전자부품의 실장 기판{Chip electronic component and board having the same mounted thereon}
본 발명은 칩 전자부품 및 칩 전자부품의 실장 기판에 관한 것이다.
칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자이다.
칩 전자부품은 솔더링(soldering)에 의해 인쇄회로기판(Printed Circuit Board, PCB)에 실장되어 인쇄회로기판의 회로와 전기적으로 연결된다.
이와 같은 칩 전자부품의 표면 실장 시 솔더(solder)에 의한 응력 때문에 칩 전자부품에 크랙(crack)이 발생하고, 칩 전자부품과 인쇄회로기판(PCB) 간의 전기적 연결이 끊기는 오픈(open) 불량이 발생하는 문제가 있다.
일본공개특허 제2006-278479호
본 발명은 표면 실장 시 발생하는 솔더(solder)에 의한 응력을 완화할 수 있는 칩 전자부품 및 칩 전자부품의 실장 기판에 관한 것이다.
본 발명의 일 실시형태는 내부에 내부전극이 배치된 본체; 상기 본체의 상면 및 하면 중 적어도 일면의 양 단부에 배치된 충격 흡수층; 및 상기 본체의 양 단면에 배치되어 상기 내부전극과 접속하는 접속부와, 상기 접속부로부터 연장되어 상기 충격 흡수층 상에 배치된 밴드부를 포함하는 제 1 및 제 2 외부전극;을 포함하는 칩 전자부품을 제공한다.
본 발명에 따르면, 칩 전자부품의 표면 실장 시 발생하는 솔더(solder)에 의한 응력을 완화하여 크랙(crack) 발생 및 오픈(open) 불량을 방지할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 사시도이다.
도 2는 도 1의 A-A'에 의한 단면도이다.
도 3은 본 발명의 다른 실시형태에 따른 칩 전자부품의 LT 방향의 단면도이다.
도 4는 도 1의 칩 전자부품이 인쇄회로기판(PCB)에 실장된 모습을 도시한 사시도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
칩 전자부품
이하에서는 본 발명의 일 실시형태에 따른 칩 전자부품을 설명하되, 특히 박막형 인덕터로 설명하지만, 반드시 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시형태의 칩 전자부품에 따른 사시도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 칩 전자부품(100)은 본체(50), 상기 본체(50)의 상면 및 하면의 양 단부에 배치된 충격 흡수층(70), 상기 본체(50)의 외측에 배치된 제 1 및 제 2 외부전극(81, 82)을 포함한다.
본 발명의 일 실시형태에 따른 칩 전자부품(100)은 본체(50)와 외부전극(81, 82) 사이에 충격 흡수층(70)을 형성함으로써 표면 실장 시 발생하는 솔더(solder)에 의한 응력을 완화할 수 있다.
본 발명의 일 실시형태에 따른 칩 전자부품(100)에 있어서, '길이' 방향은 도 1의 'L' 방향, '폭' 방향은 'W' 방향, '두께' 방향은 'T' 방향으로 정의하기로 한다.
도 2는 도 1의 A-A'에 의한 단면도이다.
도 2를 참조하면, 상기 본체(50)의 상면 및 하면의 양 단부에 충격 흡수층(70)이 배치되며, 상기 본체(50)의 양 단면과, 상기 충격 흡수층(70) 상에 제 1 및 제 2 외부전극(81, 82)이 배치된다.
상기 제 1 및 제 2 외부전극(81, 82)은 상기 본체(50)의 양 단면에 배치되어 내부전극(41, 42)과 접속하는 접속부(81a, 82a)와, 상기 접속부(81a, 82a)로부터 연장되어 상기 충격 흡수층(70) 상에 배치된 밴드부(81b, 82b)를 포함한다.
본 발명의 일 실시형태에 따른 상기 충격 흡수층(70)은 도전성 금속 및 수지를 포함한다.
상기 도전성 금속은 구리(Cu), 니켈(Ni) 및 은(Ag)으로 이루어진 군으로부터 선택된 어느 하나 이상을 포함할 수 있다.
상기 수지는 에폭시 수지, 페놀 수지 및 폴리이미드 수지로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
상기 충격 흡수충(70)은 도전성 금속 및 수지 이외에 바인더, 첨가제 등을 더 포함할 수 있다.
상기 충격 흡수층(70)은 도전성 금속을 35중량% 내지 85중량% 포함할 수 있다.
상기 충격 흡수층(70)이 도전성 금속을 35중량% 미만으로 포함할 경우 전기적 연결성이 감소하고, 두께 제어가 어려울 수 있으며, 도전성 금속이 85중량%를 초과하여 포함되는 경우 제조비용이 과도하게 증가할 수 있으며, 상대적으로 수지의 함량이 감소하여 솔더(solder)에 의한 응력 완화 효과가 저하될 수 있다.
상기 충격 흡수층(70)은 수지를 10중량% 내지 60중량% 포함할 수 있다.
상기 충격 흡수층(70)이 수지를 10중량% 미만으로 포함할 경우 본체(50)와의 접합력이 떨어질 수 있고, 솔더(solder)에 의한 응력 완화 효과가 저하될 수 있으며, 수지가 60중량%를 초과하여 포함되는 경우 상대적으로 도전성 금속의 함량이 감소하여 전기적 연결성이 감소하고, 표면 커버리지(coverage)가 저하할 수 있다.
본 발명의 일 실시형태에 따른 상기 충격 흡수층(70)의 폭(a)은 상기 제 1 및 제 2 외부전극(81, 82)의 밴드부(81b, 82b)의 폭(b)보다 클 수 있다.
이와 같이 충격 흡수층(70)의 폭(a)이 밴드부(81b, 82b)의 폭(b)보다 클 경우, 상기 충격 흡수층(70)의 일부는 상기 밴드부(81b, 82b)에 의해 피복되지 않고 노출될 수 있다.
상기 충격 흡수층(70)의 폭(a)이 제 1 및 제 2 외부전극(81, 82)의 밴드부(81b, 82b)의 폭(b)보다 크케 형성됨으로써 칩 전자부품(100)의 표면 실장 시 솔더(solder)에 의한 응력을 보다 효과적으로 완화하고, 밴드부(81b, 82b)의 단부로부터 발생하는 크랙(crack)을 방지할 수 있다.
상기 충격 흡수층(70)의 두께(c)는 0.5㎛ 내지 30㎛일 수 있다.
상기 충격 흡수층(70)의 두께(c)가 0.5㎛ 미만일 경우 솔더(solder)에 의한 응력 완화 효과가 저하될 수 있으며, 30㎛를 초과할 경우 밴드부(81b, 82b)와의 연결성 저하로 외부전극 끊어짐이 발생할 수 있다.
도 3은 본 발명의 다른 실시형태에 따른 칩 전자부품의 LT 방향의 단면도이다.
도 3을 참조하면, 본 발명의 다른 실시형태에 따른 칩 전자부품은 충격 흡수층(70) 및 외부전극(81, 82)의 밴드부(81b, 82b)가 본체(50)의 상면 및 하면 중 일면에만 배치된다.
이때, 상기 충격 흡수층(70) 및 밴드부(81b, 82b)가 배치된 면이 칩 전자부품의 표면 실장 시 실장 면이 된다.
이와 같이, 칩 전자부품의 실장 면에 충격 흡수층(70)을 형성함으로써 표면 실장 시 솔더(solder)에 의한 응력을 완화하여 크랙(crack) 발생 및 오픈(open) 불량을 방지할 수 있다.
도 2 및 도 3을 참조하면, 본 발명의 실시형태에 따른 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터를 도시하고 있다.
상기 본체(50)는 칩 전자부품(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않고, 예를 들어, 페라이트 또는 금속 자성체 분말이 충진되어 형성될 수 있다.
상기 페라이트는 예를 들어, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등일 수 있다.
상기 금속 자성체 분말은 Fe, Si, Cr, Al 및 Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있고, 예를 들어, Fe-Si-B-Cr계 비정질 금속일 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 금속 자성체 분말의 입자 직경은 0.1㎛ 내지 30㎛일 수 있으며, 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 열경화성 수지에 분산된 형태로 포함될 수 있다.
상기 본체(50)의 내부에 배치된 내부전극(41, 42)은 나선(spiral) 형상의 코일로 형성된다.
상기 본체(50)의 내부에 배치된 절연 기판(20)의 일면에 코일 형상의 제 1 내부전극(41)이 형성되며, 상기 절연 기판(20)의 일면과 대향하는 타면에 코일 형상의 제 2 내부전극(42)이 형성된다.
상기 제 1 및 제 2 내부전극(41, 42)는 상기 절연 기판(20)에 형성되는 비아(미도시)를 통해 전기적으로 접속된다.
상기 제 1 및 제 2 내부전극(41, 42)은 전기 도금법을 수행하여 형성할 수 있다.
상기 내부전극(41, 42) 및 비아(미도시)는 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
상기 내부전극(41, 42)은 절연막(30)으로 피복된다.
상기 절연막(30)은 스크린 인쇄법, 포토레지스트(Photo Resist, PR)의 노광, 현상을 통한 공정 또는 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다.
상기 내부전극(41, 42)은 절연막(30)으로 피복되어 본체(50)를 이루는 자성 재료와 직접 접촉되지 않을 수 있다.
상기 절연 기판(20)은 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등으로 형성된다.
상기 절연 기판(20)의 중앙부는 관통되어 관통 홀을 형성하고, 상기 관통 홀은 자성 재료로 충진되어 코어부(55)를 형성한다. 자성 재료로 충진되는 코어부(55)를 형성함에 따라 인덕턴스(Ls)를 향상시킬 수 있다.
상기 절연 기판(20)의 일면에 형성된 제 1 내부전극(41)의 일 단부는 본체(50)의 길이(L) 방향의 일 단면으로 노출될 수 있으며, 절연 기판(20)의 반대 면에 형성된 제 2 내부전극(42)의 일 단부는 본체(50)의 길이(L) 방향의 타 단면으로 노출될 수 있다.
상기 본체(50)의 길이(L) 방향의 양 단면으로 노출된 상기 내부전극(41, 42)은 제 1 및 제 2 외부전극(81, 82)의 접속부(81a, 82a)와 접속하여 전기적으로 연결된다.
상기 제 1 및 제 2 외부전극(81, 82)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며, 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn), 은(Ag) 등의 단독 또는 이들의 합금 등으로 형성될 수 있다.
칩 전자부품의 실장 기판
도 4는 도 1의 칩 전자부품이 인쇄회로기판(PCB)에 실장된 모습을 도시한 사시도이다.
도 4를 참조하면, 본 발명의 일 실시형태에 따른 칩 전자부품(100)의 실장 기판(1000)은 칩 전자부품(100)이 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제 1 및 제 2 전극 패드(221, 222)를 포함한다.
상기 칩 전자부품(100)의 양 단면에 형성된 제 1 및 제 2 외부전극(81, 82)이 각각 제 1 및 제 2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더(solder)(230)에 의해 솔더링(soldering)되어 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
이때, 솔더(solder)(230)에 의한 응력 때문에 칩 전자부품에 크랙(crack)이 발생하고, 칩 전자부품과 인쇄회로기판(PCB) 간의 전기적 연결이 끊기는 오픈(open) 불량이 발생할 수 있다.
이에 본 발명의 일 실시형태는 칩 전자부품(100)은 본체(50)와 외부전극(81, 82) 사이에 충격 흡수층(70)을 형성함으로써 표면 실장 시 발생하는 솔더(solder)에 의한 응력을 완화하고, 크랙(crack) 발생 및 오픈(open) 불량을 방지할 수 있도록 하였다.
상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 칩 전자부품의 특징과 중복되는 설명은 여기서는 생략하도록 한다.
본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 발명의 실시형태에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석되지 아니한다.
100 : 칩 전자부품 1000 : 실장 기판
20 : 절연 기판 210 : 인쇄회로기판
30 : 절연막 221, 222 : 제 1 및 제 2 전극 패드
41, 42 : 제 1 및 제 2 내부전극 230 : 솔더링
50 : 본체
55 : 코어부
70 : 충격 흡수층
81, 82 : 제 1 및 제 2 외부전극

Claims (11)

  1. 내부에 내부전극이 배치된 본체;
    상기 본체의 상면 및 하면 중 적어도 일면의 양 단부에 배치된 충격 흡수층; 및
    상기 본체의 양 단면에 배치되어 상기 내부전극과 접속하는 접속부와, 상기 접속부로부터 연장되어 상기 충격 흡수층 상에 배치된 밴드부를 포함하는 제 1 및 제 2 외부전극;을 포함하며,
    상기 충격 흡수층의 폭(a)은 상기 제 1 및 제 2 외부전극의 밴드부의 폭(b)보다 크고,
    상기 충격 흡수층은 상기 본체와 상기 밴드부 사이에 배치되어 상기 본체 및 상기 밴드부와 각각 접촉하는 칩 전자부품.
  2. 제 1항에 있어서,
    상기 충격 흡수층은 도전성 금속 및 수지를 포함하는 칩 전자부품.
  3. 삭제
  4. 제 1항에 있어서,
    상기 충격 흡수층의 두께(c)는 0.5㎛ 내지 30㎛인 칩 전자부품.
  5. 제 1항에 있어서,
    상기 충격 흡수층은 도전성 금속을 35중량% 내지 85중량% 포함하는 칩 전자부품.
  6. 제 1항에 있어서,
    상기 충격 흡수층은 수지를 10중량% 내지 60중량% 포함하는 칩 전자부품.
  7. 제 2항에 있어서,
    상기 도전성 금속은 구리(Cu), 니켈(Ni) 및 은(Ag)으로 이루어진 군으로부터 선택된 어느 하나 이상을 포함하는 칩 전자부품.
  8. 제 2항에 있어서,
    상기 수지는 에폭시 수지, 페놀 수지 및 폴리이미드 수지로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 칩 전자부품.
  9. 제 1항에 있어서,
    상기 본체는 금속 자성체 분말 및 열경화성 수지를 포함하는 칩 전자부품.
  10. 제 1항에 있어서,
    상기 내부전극은 나선 형상의 코일인 칩 전자부품.
  11. 상부에 제 1 및 제 2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 실장된 제 1 항의 칩 전자부품;을 포함하는 칩 전자부품의 실장 기판.
KR1020140171919A 2014-12-03 2014-12-03 칩 전자부품 및 칩 전자부품의 실장 기판 KR101843222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140171919A KR101843222B1 (ko) 2014-12-03 2014-12-03 칩 전자부품 및 칩 전자부품의 실장 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140171919A KR101843222B1 (ko) 2014-12-03 2014-12-03 칩 전자부품 및 칩 전자부품의 실장 기판

Publications (2)

Publication Number Publication Date
KR20160066759A KR20160066759A (ko) 2016-06-13
KR101843222B1 true KR101843222B1 (ko) 2018-03-28

Family

ID=56191059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140171919A KR101843222B1 (ko) 2014-12-03 2014-12-03 칩 전자부품 및 칩 전자부품의 실장 기판

Country Status (1)

Country Link
KR (1) KR101843222B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183007A (ja) * 2012-03-01 2013-09-12 Tdk Corp 積層型コイル部品

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278479A (ja) 2005-03-28 2006-10-12 Tdk Corp コイル部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183007A (ja) * 2012-03-01 2013-09-12 Tdk Corp 積層型コイル部品

Also Published As

Publication number Publication date
KR20160066759A (ko) 2016-06-13

Similar Documents

Publication Publication Date Title
KR101607027B1 (ko) 칩 전자 부품 및 칩 전자 부품의 실장 기판
KR101652850B1 (ko) 칩 전자부품, 그 제조방법 및 이를 구비한 기판
KR102025708B1 (ko) 칩 전자부품 및 그 실장기판
KR101983146B1 (ko) 칩 전자부품
KR102178531B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR101580411B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR101832545B1 (ko) 칩 전자부품
KR101823193B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
JP6299868B2 (ja) 電子部品及びその製造方法
KR102163414B1 (ko) 코일 전자부품
KR102122929B1 (ko) 칩 전자부품 및 그 실장기판
KR102143005B1 (ko) 인덕터 및 그 실장 기판
KR101832546B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR102105392B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR102105396B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR101823199B1 (ko) 칩 전자부품
CN108417339B (zh) 片式电子组件和具有该片式电子组件的板
KR102105395B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
JP2005327876A (ja) コイル部品及びその製造方法
KR20160057785A (ko) 칩 전자부품 및 그 제조방법
KR102052768B1 (ko) 칩 전자 부품 및 칩 전자 부품의 실장 기판
KR20180025565A (ko) 칩 전자부품
KR102396598B1 (ko) 코일 부품
KR101843222B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR102154199B1 (ko) 칩 전자부품 및 그 실장기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant