KR101841051B1

KR101841051B1 - 이방 도전성 시트 및 제조 방법

Info

Publication number: KR101841051B1
Application number: KR1020160137804A
Authority: KR
Inventors: 서재범
Original assignee: 솔브레인멤시스(주)
Priority date: 2016-10-21
Filing date: 2016-10-21
Publication date: 2018-04-09

Abstract

본 발명은 본 발명은 이방 도전성 시트에 관한 것으로서, 보다 상세하게는 피검사 디바이스와 검사용 회로기판 사이에 배치되어 피검사 디바이스의 단자와 검사용 회로기판의 패드를 서로 전기적으로 연결하기 위한 이방 도전성 시트에 있어서 피검사 디바이스 단자와의 전기적 접촉성능을 높일 수 있으면서 내구성이 우수하고 낮은 하중을 갖는, 이방 도전성 시트에 관한 것이다.
본 발명에 의하면, 절연 실리콘 본체를 서로 다른 경도를 가지는 층으로 나누어 피검사 디바이스와 검사용 회로기판의 압력에 의하여 발생되는 손상을 완충시켜 피검사 디바이스와 검사용 회로기판 간의 전기적 접촉을 보다 안정적으로 형성하며 하중을 감소시켜 내구성이 향상되도록 하고, 더 나아가 절연 실리콘 본체를 서로 다른 경도를 가지는 층으로 나누므로 피검사 디바이스와 검사용 회로기판의 압력에 의하여 경도가 약한 층으로의 도전 입자의 이탈을 방지할 수 있도록 한다.

Description

이방 도전성 시트 및 제조 방법{ANISOTROPIC CONDUCTIVE SHEET AND MANUFACTURING METHOD THEREOF}

본 발명은 이방 도전성 시트에 관한 것으로서, 보다 상세하게는 피검사 디바이스와 검사용 회로기판 사이에 배치되어 피검사 디바이스의 단자와 검사용 회로기판의 패드를 서로 전기적으로 연결하기 위한 것으로 피검사 디바이스 단자와의 전기적 접촉성능을 높일 수 있으면서 내구성이 우수하고 낮은 하중을 갖는 이방 도전성 시트에 관한 것이다.

이방 도전성 시트는 절연성 탄성 시트로 이루어진 본체 내에 그 두께 방향으로 관통되는 도전부를 가지며, 시트의 두께 방향으로 도전성을 나타내지만, 시트의 평면 방향으로는 도전성을 나타내지 않는 이방성을 가진다. 그리하여 납땜이나 기계적 접합 등의 수단을 이용하지 않고 도전부가 노출된 도전 접점이 부품이나 부재 등 피검사 디바이스와 검사용 회로기판 사이의 접점(전극부)에 압점되는 것만으로, 간단히 전기적 접속을 가능하게 한다. 또한 도전부를 가지는 절연성 탄성 본체는 고무형 탄성체로 형성되어 있기 때문에 외부로부터의 진동이나 충격을 흡수할 수도 있다.

일반적으로 반도체 디바이스는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 디바이스의 양불 검사는 반도체 디바이스의 단자와 전기적으로 접촉될 수 있도록 형성된 이방 도전성 시트를 반도체 디바이스와 검사용 회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고 반도체 디바이스의 집적화 기술의 발달과 소형화 추세에 따라 반도체 디바이스의 단자 즉, 리드의 크기 및 간격도 미세화 되는 추세이고, 그에 따라 이방 도전성 시트에 적용되는 도전성 콘택터(Contactor)의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다.

또한 반도체 디바이스의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공 된 패턴 내부에 도전성 입자를 충진하여 도전 패턴을 형성하는 PCR 타입이 널리 사용되고 있다. PCR 타입의 도전성 콘택터는 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진 되는 도전성 입자에 의해 상하 방향으로 도전 패턴들이 형성된다. 이와 같은 PCR 타입의 도전성 콘택터는 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진 된 도전성 입자가 반도체 디바이스와 검사용 회로기판 사이에서의 접촉 시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는다. 즉, 상하 방향으로의 압력에 의해 도전성 입자가 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다.

이와 같이 실리콘 본체에 타공 된 공간에 도전성 입자를 충진하여 도전 패턴을 형성하고 있는 이방 도전성 시트에 피검사 디바이스나 검사용 회로기판의 볼(Ball)이나 리드가 지속적으로 접촉하게 되면 도전성 입자가 이탈하여 접촉 불량이 발생하는 문제점이 있었다.

또한, 이방 도전성 시트 상부 및 하부는 피검사 디바이스와 검사용 회로기판의 압력에 의해 밀착하게 되는데, 이 때 밀착되는 압력에 의한 높은 하중으로 이방 도전성 시트의 내구성이 떨어지는 문제가 있었다.

KR 10-2014-0090346

본 발명은 이와 같은 문제점을 해결하기 위하여 창안된 것으로서, 절연 실리콘 본체를 서로 다른 경도를 가지는 층으로 나누어 피검사 디바이스와 검사용 회로기판의 압력에 의하여 발생되는 손상을 완충시키는 이방 도전성 시트를 제공하는데 그 목적이 있다.

또한 본 발명은, 절연 실리콘 본체를 서로 다른 경도를 가지는 층으로 나누어 피검사 디바이스와 검사용 회로기판의 압력에 의하여 경도가 약한 층으로 도전부의 도전성 금속입자가 이탈되는 현상을 방지하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위하여 본 발명에 따른 피검사 디바이스와 검사용 회로기판 사이에 배치되어 피검사 디바이스와 검사용 회로기판을 서로 전기적으로 연결하는 이방 도전성 시트로서, 절연성 재질이 서로 다른 경도를 가지는 다수의 레이어로 이루어진 실리콘 본체; 상기 실리콘 본체 하부에 부착되는 절연필름;
상기 실리콘 본체 상부에 일체로 부착되는 보호필름; 및 상기 실리콘 본체에 의하여 지지되며, 상기 실리콘 본체의 두께 방향으로 연장되는 상기 실리콘 본체의 다수의 레이어에 대응되어 구비된 복수개의 도전부를 포함하되,상기 실리콘 본체의 다수의 레이어 중 어느 한 레이어에 의하여 지지되는 상기 도전부 층의 내경에 금속 통 모양의 배럴 또는 금속막 그리고 도전부 층에 충진되는 도전입자로 멤스 입자를 배치시키는 것 중 어느 하나를 이용한다.

삭제

바람직하게는 상기 실리콘 본체는 피검사 디바이스와 접촉되는 제1 실리콘 본체; 검사용 회로기판과 접촉되는 제3 실리콘 본체; 및 상기 제1 실리콘 본체와 상기 제3 실리콘 본체 사이에 위치하며 제1 실리콘 본체 및 제3 실리콘 본체의 경도보다 작은 경도를 가짐으로써 가압되는 힘을 완충시키는 제2 실리콘 본체를 포함한다.

바람직하게는 상기 제2 실리콘 본체는 한 개 이상의 레이어로 이루어진다.

바람직하게는 상기 실리콘 본체의 어느 한 레이어에 의하여 지지되는 상기 도전부 층의 내경에 금속 통 모양의 배럴 또는 금속막 도금 중 하나를 구비한다.

바람직하게는 상기 실리콘 본체의 어느 한 레이어에 의하여 지지되는 도전부 층에 충진되는 도전입자로 멤스 입자를 배치시키는 것이다.

이와 같은 목적을 달성하기 위한 본 발명의 다른 측면은 이방 도전성 시트의 실리콘 본체를 다층으로 제조하는 방법으로서, (a) 한 층의 실리콘 본체를 성형하는 단계; (b) 상기 단계 (a)에서 성형된 실리콘 본체에 도전부를 형성하기 위한 구멍을 타공하는 단계; (c) 상기 단계 (b)에서 타공된 구멍에 도전입자가 함유된 실리콘을 충진하는 단계; (d) 적층될 모든 층의 실리콘 본체에 대하여 상기 단계 (a) 내지 단계 (c)를 수행하는 단계; (e) 적층될 모든 층에 대하여 상기 단계 (a) 내지 단계 (c)가 수행된 경우, 적층될 모든 층의 실리콘 본체를 수직 배열시켜 접착하는 단계; 및 (f) 상기 단계 (e)에서 수직 배열된 실리콘 본체의 도전부에 충진된 실리콘을 경화시키는 단계를 포함하되, 상기 단계 (a)의 실리콘 본체 성형시 가장 상층의 실리콘 본체는 보호필름을 타공한 후에 이루어진다.

바람직하게는 상기 단계 (a)의 실리콘 본체를 성형하는 단계에서 이용되는 성형판은 수직 배열을 위한 각 층의 2개 이상의 구멍을 갖는 것이다.

바람직하게는 상기 수직 배열된 가장 하층의 성형판은 프레임 재질인 것이다.

바람직하게는 상기 단계 (f) 이후에 가장 하층의 프레임을 제외한 나머지 층의 성형판이 제거되는 단계를 더 포함한다.

바람직하게는 상기 단계 (f)에서 자극금형을 이용하여 도전성 입자를 정렬시키는 것이다.

본 발명에 의하면, 절연 실리콘 본체를 서로 다른 경도를 가지는 층으로 나누어 피검사 디바이스와 검사용 회로기판의 압력에 의하여 발생되는 손상을 완충시켜 피검사 디바이스와 검사용 회로기판 간의 전기적 접촉을 보다 안정적으로 형성하며 하중을 감소시켜 내구성이 향상되는 효과가 있다

또한 본 발명은, 절연 실리콘 본체를 서로 다른 경도를 가지는 층으로 나누므로 피검사 디바이스와 검사용 회로기판의 압력에 의하여 경도가 약한 층으로의 도전성 금속입자의 이탈을 방지하는 효과가 있다.

도 1은 본 발명에 따른 이방 도전성 시트를 나타낸 도면.
도 2는 본 발명에 따른 이방 도전성 시트의 다층제작 공정을 나타낸 도면.
도 3는 도 2의 다층제작 공정에 다른 본 발명의 이방 도전성 시트의 실리콘 본체를 나타낸 도면.
도 4는 본 발명에 따른 이방 도전성 시트의 실리콘 본체에 의해 지지되는 도전부의 제 1 실시예를 나타낸 도면.
도 5는 본 발명에 따른 이방 도전성 시트의 실리콘 본체에 의해 지지되는 도전부의 제 2 실시예를 나타낸 도면.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

도 1은 본 발명에 따른 이방 도전성 시트를 나타낸 도면이고, 도 2는 본 발명에 따른 이방 도전성 시트를 다층으로 제작하는 공정을 나타낸 도면이며 도 3은 본 발명에 따른 이방 도전성 시트의 실리콘 본체를 나타낸 도면이며, 도 4는 본 발명에 따른 이방 도전성 시트의 실리콘 본체에 의해 지지되는 도전부의 제 1 실시예를 나타낸 도면이고, 도 5는 본 발명에 따른 이방 도전성 시트의 실리콘 본체에 의해 지지되는 도전부의 제 2 실시예를 나타낸 도면이다.

도 1에 도시된 본 발명의 이방 도전성 시트의 제조 방법은 다음과 같으나 이에 한정하는 것은 아니며 다양한 방법으로 제조될 수 있으며, 또한 도 2에 도시된 본 발명에 따른 이방 도전성 시트를 다층으로 제작하는 공정은 다음에서 후술할 도 1의 제조 방법을 기반으로 제작될 수 있음을 명시하며, 도 1에 도시된 본 발명의 이방 도전성 시트의 제조 방법은 다음과 같다.

먼저 기반을 이루는 하부 몰드(미도시) 위에 절연필름(110)을 배치하고, 절연필름(110) 위에 프레임(130)을 적층하되, 이 프레임(130)은 접착제(120)에 의해 절연필름(110)과 접착된다. 프레임(130)은 금속 재질로 구성될 수도 있으나, 반드시 이에 한정되는 것은 아니며, 후술하는 실리콘 본체(140)를 지지하기 위하여 금속 이외의 다양한 경질의 소재, 예를 들어 세라믹 등으로 구성되는 것도 가능하다. 절연필름(110) 접착시, 프레임(130)이 금속인 경우에는 금속과 친화성이 있는 실란 커플링제 등을 먼저 처리해 준 후, 고분자 베이스의 접착제를 얇게 도포하여 접착할 수도 있다.

절연필름(110)은 프레임(130)과 그 하부에 위치하게 되는 검사용 회로기판(미도시)의 접촉으로 인하여, 검사용 회로기판의 선로들 간에 의도치 않은 전기적 단락 현상 발생에 의한 전류 누설 및 검사회로기판의 오동작 발생을 예방하는 역할을 수행한다. 검사용 회로기판은, 실리콘 본체(140) 위에 위치하게 되는 검사 대상인 피검사 디바이스(미도시)로, 본 발명의 이방 도전성 시트의 실리콘 본체(140)를 관통하는 도전부(142)를 통해 전류를 흐르게 함으로써 피검사 디바이스에 대한 정상동작 여부 검사를 수행하는 장치이다. 절연필름(110)을 구비하는 이방 도전성 시트(100)를 위에서 바라본 평면 형상에서 프레임(130)은, 실리콘 본체(140) 둘레에 형성되어, 실리콘 본체(140)를 지지하고 있다.

프레임(130) 상면에는 필름을 배치한 후, 프레임(130) 내부에 토출되는 실리콘(140)의 가장자리 형상을 형성하기 위한 중간 성형판을 필름 위에 배치시킨다. 이후, 프레임(130) 내부로 실리콘 본체(140)를 형성하기 위한 실리콘(140)이 토출된다. 이와 같은 실리콘 본체(140)는 탄성을 가지는 절연성 재료로 구성되는데, 반드시 '실리콘' 소재만으로 한정되는 것은 아니며, 절연성을 띄는 에폭시, 우레탄, 합성수지, PDMS 등의 고분자 절연물, 또는 성형이 가능한 합성고무 등도 본체(140)의 소재로 사용될 수 있다. 다만, 이하에서는 이와 같은 소재들 중의 하나로 형성되는 본체(140)를, 편의상 총칭하여 '실리콘 본체(140)'로 칭하기로 한다.

토출된 실리콘 상면에는 이후 전류가 흐르기 위한 도전부(142)가 배치될 위치에 다수의 구멍을 구비하는 보호필름(150)이 적층되고, 구멍으로 실리콘이 밀려올라오지 않도록 보호필름(150) 위에는 봉인필름이 배치된다. 이후 보호필름(150) 및 봉인필름 윗면에는 상부 몰드(미도시)를 밀착시킨 후 아랫방향으로 압착을 가하고, 상부 몰드 및 하부 몰드에 열을 가함으로써 보호필름(150) 하부의 실리콘 본체(140)를 열경화시킨다.

실리콘 본체(140)가 충분히 경화된 후, 하부 몰드 및 상부 몰드를 제거하고, 봉인필름을 제거한다. 이후 실리콘 본체(140)에, 두께 방향, 즉 수직 방향으로 도전부(142)을 위한 다수의 도전부 홀을 형성시키는데 이때 도전부 홀은, 레이저(laser)를 조사(irradiate)함으로써 형성시킬 수 있다. 도전부 홀은 절연필름(110) 하부에 배치되는 검사용 회로기판으로부터, 보호필름(150) 상부에 놓여져 검사를 받게 되는 피검사 디바이스로, 검사를 위한 전류를 흐르게 하기 위해 도전입자가 함유된 실리콘이 채워질 통로이며 도전부(142)가 되는 것이다.

즉, 이와 같은 도전부 홀에는 도전입자가 함유된 실리콘(142)이 충진된다. 이와 같이 도전부 홀(141)에 충진되는 소재 역시 반드시 '실리콘' 재료만으로 한정되는 것은 아니며, 실리콘 본체(140)에서 전술한 바와 마찬가지로, 절연성을 띄는 에폭시, 우레탄, 합성수지, PDMS 등의 고분자 절연물, 또는 성형이 가능한 합성고무 등이 가능하다. 즉 도전부 홀(141)에 충진되는 소재도 이하에서는 편의상 총칭하여 '실리콘'으로 칭하기로 한다. 이와 같이 도전입자가 함유된 실리콘이 도전부 홀에 충진되어 있는 부분을 도전부(142)라 칭하기로 한다. 도전부 홀에 충진되는 실리콘은 액상의 실리콘이며, 후술하는 바와 같이 자석에 의해 도전입자의 배열이 완료된 후 열경화 되게 된다. 도전입자 함유 실리콘의 충진시 절연필름(110) 아랫면에는 돌출 성형판이 배치되고, 돌출 성형판에도 도전부 홀이 형성되어, 도전입자 함유 실리콘이 충진된다. 물론 액상 실리콘을 충진하기 전, 액상 실리콘이 하부로 새어나가지 않도록 하기 위해 봉인필름으로 도전부 홀 하부를 봉인하게 된다. 돌출 성형판은 절연필름(110) 밑으로 도전부(142)가 일정길이만큼 돌출된 형태로 형성되도록 하기 위해 사용된다.

이후, 보호필름(150) 상면에 상부 몰드, 돌출 성형판 및 봉인필름 하면에 하부 몰드가 배치되고, 하부 몰드 하면 및 상부 몰드 상면에는 각각 자석이 밀착 배치되어 자력을 가하게 된다. 자력이 인가됨에 의해, 도전부(142)의 실리콘에 함유된 도전입자는 자력 방향, 즉 수직 방향으로 일직선으로 배열되게 되어 전류가 더욱 잘 흐를 수 있는 상태가 된다. 이때 하부 몰드 및 상부 몰드는 자력이 잘 전도되는 자성 물질로 구성되지만, 하부 몰드 및 상부 몰드에서 도전부(142)가 연결되지 않은 부분에는 자력이 전달되지 않도록 비자성 물질이 배치된다. 또한 하부 몰드 및 상부 몰드에는 열이 가해지도록 하여, 도전입자가 일직선으로 배열된 도전부(142)의 실리콘이 열경화되도록 한다.

도전부(142)의 도전입자 함유 실리콘의 경화가 완료된 후, 하부 몰드 및 상부 몰드, 중간 성형판, 일반필름, 상,하부의 자석, 그리고 돌출 성형판 및 봉인필름을 제거하여 최종적으로 본 발명의 이방 도전성 시트(100)를 완성하게 된다. 전술한 바와 같이 돌출 성형판을 배치한 후 마지막에 제거하는 이유는, 전술한 바와 같이 도전입자가 함유된 실리콘이 절연필름(110) 하부로 돌출되도록 하여, 하부의 검사용 회로기판의 전류 접점과의 밀착력을 향상시키기 위함이다.

도 2는 본 발명에 따른 이방 도전성 시트를 다층으로 제작하는 공정을 나타낸 도면이며 앞서 명시한 바와 같이 도 2의 이방 도전성 시트의 다층 제작은 도 1의 본 발명에 따른 이방 도전성 시트의 제조 방법을 기반으로 하여 제작 가능하다. 또한 후술하는 도 2의 내용은 도 3의 도면을 참조한다.

먼저 도3을 참조하면 도 3의 실리콘 본체(140)는 다수개의 층으로 이루어져 있으며, 다수개의 층으로 이루어진 실리콘 본체 중 순서에 상관없이 어느 하나의 실리콘 본체(140)를 먼저 성형한다. 도 2에서는 한 층의 실리콘 본체(140), 즉 제2 실리콘 본체(140b)를 성형하기 위하여 먼저 하부 몰드(190a)를 준비하고, 이 하부 몰드(190a)위에 성형판(170)을 미리 올린 후, 실리콘(14)을 주입한다(S100). 이때 성형판(170)에는 위치를 결정하기 위한 가이드 홀(도시되지 않음)인 구멍이 있어서 정렬될 실리콘 본체(140)인 제1, 2, 3 실리콘 본체(140a, 140b, 140c)의 위치가 결정된다. 따라서 실리콘 본체(140)를 성형하는 각 층의 성형판에는 정렬을 위한 2개 이상의 구멍을 갖는 것이다.

그리고 단계 (S100)에서 주입된 실리콘(14) 위에 상부몰드(190b)를 대어 일정두께를 유지하여 압착을 가한 후 열경화 시킨다(S110).

단계 (S110)의 열경화 시킨 이후, 실리콘 본체(140b)에 도전부(142)를 형성하기 위한 도전통로가 생기도록 타공 한다(S120). 그리고 타공된 구멍에 도전입자가 함유된 실리콘을 충진한다.

이와 같은 과정(S100~S120)이 적층될 모든 층(140a, 140b, 140c)의 실리콘 본체에서 이루어지며, 도 3에 도시된 제1 실리콘 본체(140a)는 보호필름(150)을 레이저나 드릴 등을 통한 물리적인 방법을 이용하거나 화학적 부식 방법을 이용하여 먼저 타공한다. 이때 타공되는 부분은 도전부(142)가 배치될 위치로 다수의 구멍이 구비된다. 이와 같이 타공된 보호필름(150) 위에 봉인필름을 부착하고 준비된 하부 몰드 위에 성형판을 미리 올린 후 실리콘이 주입되면, 이 주입된 실리콘 상면에 봉인필름이 부착된 보호필름(150)을 적층한다. 이후 보호필름(150) 및 봉인필름 윗면에는 상부 몰드를 밀착시킨 후 아랫방향으로 압착을 가하고 열경화를 시킨다. 그리고 봉인필름과 상부몰드 및 하부몰드를 제거하고 보호필름(150)의 타공 위치에 연장되어 도전통로가 생기도록 제1 실리콘 본체(140a)를 타공한다.

그리고 제3 실리콘 본체(140c)는 하부 몰드 위에 절연필름(110)을 부착하며, 이때 절연필름은 보호필름(150)과 같이 도전부(142)가 배치될 위치에 다수의 구멍이 구비되도록 타공한 후 부착한다. 이후 절연필름(110) 위에 접착제(120)를 이용하여 성형판을 올리는데 이때 성형판은 프레임(130) 재질이며, 성형판으로 프레임(130)을 올린 후 실리콘을 주입한다. 이때 프레임(130)에도 앞서 제1 실리콘 본체(140a) 및 제2 실리콘 본체(140b)의 성형시, 성형판(170)에 구비된 가이드 홀이 구비되어 있다. 그리고 주입된 실리콘 위에 상부 몰드를 올려 압착한 후 열경화시킨다. 이후 앞서 타공된 절연필름에 포함된 실리콘 및 타공된 부분과 연장되는 도전부가 될 부분을 타공한다.

이와 같이 한 층 이상의 실리콘 본체(140a, 140b, 140c)에 도전부를 형성하기 위한 구멍이 타공되면, 이 타공된 구멍에 도전 입자가 함유된 실리콘을 각각 충진하며, 각각의 실리콘 본체에 충진되는 실리콘의 재료는 서로 다를 수 있다. 예를 들면, 제1 실리콘 본체(140a)에는 탄성재료와 전도성 금속이 혼입된 페이스트를 밀어 넣어 채울 수 있고, 제2 실리콘 본체(140b)에는 탄성재료와 MEMS 공정을 통해 제작된 파우더(powder)를 혼입하여 만들어진 페이스트를 넣어 채우며, 마지막으로 제3 실리콘 본체(140c)의 타공부에는 금속입자와 탄성재료가 혼입된 페이스트를 채울 수 있다.

이와 같이 적층될 모든 층의 실리콘 본체가 제조되면 적층될 모든 층의 실리콘 본체를 수직 배열시키고(S130), 실리콘 본체 사이에 실리콘 접착제를 발라 접착시킨다.

한편 도시되진 않았지만 도전입자 함유 실리콘의 충진시 절연필름(110) 아랫면에는 돌출 성형판이 배치되고, 돌출 성형판에도 도전부 홀이 형성되어, 도전입자 함유 실리콘이 충진된다. 물론 액상 실리콘을 충진하기 전, 액상 실리콘이 하부로 새어나가지 않도록 하기 위해 봉인필름으로 도전부 홀 하부를 봉인하게 된다. 돌출 성형판은 절연필름(110) 밑으로 도전부(142)가 일정길이만큼 돌출된 형태로 형성되도록 하기 위해 사용된다.

이후, 보호필름(150) 상면에 상부 몰드(200b), 돌출 성형판 및 봉인필름 하면에 하부 몰드(200a)가 배치되고, 하부 몰드(200a)의 하면 및 상부 몰드(200b) 상면에는 각각 자석(300a, 300b)이 밀착 배치되어 자력을 가하게 된다. 자력이 인가됨에 의해, 도전부(142)의 실리콘에 함유된 도전입자는 자력 방향, 즉 수직 방향으로 일직선으로 배열되게 되어 전류가 더욱 잘 흐를 수 있는 상태가 된다. 이때 하부 몰드(200a) 및 상부 몰드(200b)는 자력이 잘 전도되는 자성 물질(200.1a, 200.10b)로 구성되지만, 하부 몰드(200a) 및 상부 몰드(200b)에서 도전부(142)가 연결되지 않은 부분에는 자력이 전달되지 않도록 비자성 물질(210a, 210b)이 배치된다. 여기서 하부 몰드(200a) 및 상부 몰드(200b)는 자극금형이라 칭하기도 한다. 또한 하부 몰드(200a) 및 상부 몰드(200b)에는 열이 가해지도록 하여, 도전입자가 일직선으로 배열된 도전부(142)의 실리콘이 열경화되도록 한다(S140).

도전부(142)의 도전입자 함유 실리콘의 경화가 완료된 후, 하부 몰드(200a) 및 상부 몰드(200b), 중간 성형판(170, 180), 상,하부의 자석(300a 300b), 그리고 돌출 성형판 및 봉인필름을 제거하여 최종적으로 본 발명의 이방 도전성 시트(100)를 완성하게 된다. 이 때 제3 실리콘 본체(140c) 성형시 사용된 프레임은 제거하지 않는다. 전술한 바와 같이 돌출 성형판을 배치한 후 마지막에 제거하는 이유는, 전술한 바와 같이 도전입자가 함유된 실리콘이 절연필름(110) 하부로 돌출되도록 하여, 하부의 검사용 회로기판의 전류 접점과의 밀착력을 향상시키기 위함이다.

도 3은 본 발명에 따른 이방 도전성 시트(100)에서, 실리콘 본체(140)를 나타낸 도면이다.

도 3에 도시된 본 발명의 이방 도전성 시트(100)의 실리콘 본체(140)는 서로 다른 경도를 가지는 레이어(140a, 140b, 140c)로 이루어진다. 이방 도전성 시트(140)의 상부 즉, 피검사 디바이스와 접촉하는 레이어(140a)부분을 제1 실리콘 본체라 칭하고, 실리콘 본체(140)의 하부 즉, 검사용 회로기판에 접촉되는 레이어(140c)를 제3 실리콘 본체라 칭하며, 이 제1 실리콘 본체(140a)와 제3 실리콘 본체(140c) 사이에 위치하는 레이어(140b)를 제2 실리콘 본체라 칭한다. 여기서 제1 실리콘 본체(140a) 및 제2 실리콘 본체(140b) 그리고 제3 실리콘 본체(140c)의 경도는, 제1 실리콘 본체(140a)의 경도가 제3 실리콘 본체(140c)의 경도보다 크거나 같고, 제1 실리콘 본체(140a)의 경도와 제3 실리콘 본체(140c)의 경도가 제2 실리콘 본체(140b)의 경도보다 크다. 이와 같이 제2 실리콘 본체(140b)의 경도를 제1 실리콘 본체(140a)와 제3 실리콘 본체(140c)보다 낮게 하므로, 본 발명의 이방 도전성 시트(100)의 제1 실리콘 본체(140a)가 피검사 디바이스의 압력으로 받는 데미지를 제2 실리콘 본체(140b)에서 나누어 받도록 하므로 제2 실리콘 본체(140b)가 제1 실리콘 본체(140a)가 받는 압력으로부터 완충역할을 수행하도록 한다. 이와 같이 제2 실리콘 본체(140b)의 경도를 제1 실리콘 본체(140a) 및 제3 실리콘 본체(140c)의 경도보다 약하게 하므로 제1 실리콘 본체(140a) 및 제3 실리콘 본체(140c)에서 받은 데미지를 제2 실리콘 본체(140b)가 완충작용을 하므로 최소화되도록 한다. 여기서, 제1 실리콘 본체(140a)의 듀로미터 경도가 H1이고, 제2 실리콘 본체(140b)의 듀로미터 경도가 H2이며, 제3 실리콘 본체(140c)의 듀로미터 경도가 H3이라 하였을 경우 [식 1]의 조건을 만족한다.

[식 1]

H1≥H3＞H2

H1/H2≥1.05

실리콘 본체(140)는 일반적으로 절연성이 있고, 경화 후에 고무상 탄성을 가지는 재료를 이용할 수 있다. 예를 들면, 실리콘 고무, 천연 고무, 이소프렌 고무, 부타니엔 고무, 아크릴로니트릴부타디엔 고무, 1,2-폴리부타디엔, 스티렌-부타디엔 고무, 클로로프랜 고무, 니트릴 고무, 부틸 고무, 에틸렌-프로필렌 고무, 클로로술폰 고무, 폴리에틸렌 고무, 아크릴 고무, 에피크로하이드린 고무, 플루오르 고무, 우레탄 고무, 스티렌계 열가소성 엘라스토머, 올렌핀계 열가소성 엘라스토머, 에스테르계 열가소성 엘라스토머, 우레탄계 열가소성 엘라스토머, 아미드계 열가소성 엘라스토머, 염화비닐계 열가소성 엘라스토머, 불소계 열가소성 엘라스토머, 이온 가교계 열가소성 엘라스토머 등을 들 수 있지만, 성형 가공성, 전기 절연성, 내후성의 관점에서 실리콘 고무를 이용하는 것이 바람직하고, 특히 액상 실리콘 고무를 이용하는 것이 바람직하다.

도 4는 본 발명에 따른 이방 도전성 시트의 실리콘 본체에 의해 지지되는 도전부의 제 1 실시예를 나타낸 도면이다.

도 4에 도시된 바와 같이 실리콘 본체(140)의 제2 실리콘 본체(140b)를 관통하는 도전부(142) 층의 내경에 배럴을 삽입하거나 또는 금속막으로 도금을 하므로 본 발명의 이방 도전성 시트(100)에 가압이 있을 경우 제2 실리콘 본체(140b)에 의해 지지되는 도전부(142)의 도전입자가 이탈되는 것을 방지한다. 이와 같이 제2 실리콘 본체(140b)와 같이 경도가 약한 가운데 이 제2 실리콘 본체(140b)로 지지되는 도전부(142) 층의 내경을 배럴 또는 금속막으로 도금하므로 일정 가압이 있을 경우 도전부(142)의 도전입자가 경도가 약한 제2 실리콘 본체(140b)로 이탈됨을 방지하고 이로 인하여 도전부(142)의 중간층 손상을 최소화할 수 있으며, 또한 연결점이 적을 때인 각 금속재료 사이에 있는 실리콘 및 접착제의 통과점이 적어져 상대적으로 접촉점이 많은 경우에 비해 임피던스가 작아져 고주파 검사에서 유리한 측정을 유도할 수 있다.

또한 도전부(142)는 피검사 디바이스의 단자와 대응되는 위치에 배치되되 절연성 탄성물질내에 다수의 도전입자가 도전부(142)의 두께방향으로 일렬 배치되는 것이다. 여기서 도전부(142)의 하단은 검사용 회로기판의 접촉력 확보를 위하여 돌출부를 형성하며 도전부(142)의 절연성 탄성물질로서는 가교 구조를 갖는 내열성의 고분자 물질일 수 있다. 이 가교 고분자 물질을 얻기 위해 이용할 수 있는 경화성의 고분자 물질의 형성 재료로서는 액상 고무가 바람직하다. 액상 실리콘 고무는 부가형이거나 축합형의 어느 것이라도 좋다. 그리고 도전부(142)의 액상 실리콘 고무의 경화물에 의해 형성하는 경우에 있어서, 실리콘 경화물은 그 150℃에 있어서의 압축 영구 왜곡이 10%이하인 것이 바람직하지만 8% 이하, 6% 이하 일수록 더욱 바람직하다. 이 압축 영구왜곡이 10％를 넘는 경우에는, 피검사 디바이스 및 검사용 회로기판과 접촉되는 도전부(142)에 있어서의 도전성 입자의 연쇄에 흐트러짐이 생기는 결과, 소요의 도전성을 유지하는 것이 곤란해진다. 도전부(142) 도전성 입자로서는 자성을 나타내는 코어 입자로 표면에 고도전성 금속이 피복되어 있을 수도 있다. 여기서 고도전성 금속이라 함은, 0 ℃에 있어서의 도전율이 5ㅧ 10⁶Ω/m 이상인 것을 말한다. 도전성 입자(P)를 얻기 위한 자성 코어 입자는 그 수평균 입자 직경이 3 내지 40 ㎛ 정도 이며, 자성 코어 입자의 수평균 입자 직경은 레이저 회절 산란법에 의해 측정된 것을 말한다. 자성 코어 입자를 구성하는 재료로서는 철, 니켈, 코발트, 이들 금속을 구리, 수지에 코팅한 것 등을 이용할 수 있지만, 그 포화 자화가 0.1 ㏝/㎡ 이상일 수 있으며, 철, 니켈, 코발트 또는 그들 합금을 들 수 있다. 자성 코어 입자의 표면에 피복되는 고도전성 금속으로서는 금, 은, 로듐, 백금, 크롬 등을 이용할 수 있고, 이들 중에서는 화학적으로 안정되고 또한 높은 도전율을 갖기도 한다.

도 5는 본 발명에 따른 이방 도전성 시트의 실리콘 본체에 의해 지지되는 도전부의 제 2 실시예를 나타낸 도면으로 금속부 접점이 많은 멤스파우더를 도전부에 집어넣음으로 멤스파우더의 형태상 특성상 판형인면이 반드시 생성되게 된다. 이때 멤스파우더의 판형인면이 반드시 생성되어 면접촉이 많아지므로 저항상승, 수면상승을 향상시킬 수 있다.

도 5에 도시된 바와 같이 제2 실리콘 본체(140b)에 의해 지지되는 도전부(120)의 층에 충진되는 도전입자를 제1 실리콘 본체(140a)와 제3 실리콘 본체(140c)에 의해 지지되는 도전부(142)의 층에 충진되는 도전입자와 달리한다. 여기서 제2 실리콘 본체(140b)에 의해 지지되는 도전부(142)의 층에 충진되는 도전입자는 멤스 입자로 가압이 있을 경우 경도가 약한 제2 실리콘 본체(140b)로 도전입자가 이탈되는 것을 방지할 수 있으므로 앞서 설명한 도전부(142)의 도전입자와는 다른 멤스 입자를 충진한다. 이와 같이 제2 실리콘 본체(140b)에 의해 지지되는 도전부(140)의 층을 멤스 입자를 충진하므로 수명을 증대시킬 수 있다.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

100: 이방 도전성 시트
110: 절연필름
120: 접착제
130: 금속 프레임
140: 실리콘 본체
140a: 제1 실리콘 본체
140b: 제2 실리콘 본체
140c: 제3 실리콘 본체
142: 도전부
143: 배럴
150: 보호필름

Claims

피검사 디바이스와 검사용 회로기판 사이에 배치되어 피검사 디바이스와 검사용 회로기판을 서로 전기적으로 연결하는 이방 도전성 시트로서,
절연성 재질이 서로 다른 경도를 가지는 다수의 레이어로 이루어진 실리콘 본체;
상기 실리콘 본체 하부에 부착되는 절연필름;
상기 실리콘 본체 상부에 일체로 부착되는 보호필름; 및
상기 실리콘 본체에 의하여 지지되며, 상기 실리콘 본체의 두께 방향으로 연장되는 상기 실리콘 본체의 다수의 레이어에 대응되어 구비된 복수개의 도전부
를 포함하되,
상기 실리콘 본체의 다수의 레이어 중 어느 한 레이어에 의하여 지지되는 상기 도전부 층의 내경에 금속 통 모양의 배럴 또는 금속막 그리고 도전부 층에 충진되는 도전입자로 멤스 입자를 배치시키는 것 중 어느 하나를 이용하는 이방 도전성 시트.
삭제
삭제
청구항 1에 있어서,
상기 실리콘 본체는
피검사 디바이스와 접촉되는 제1 실리콘 본체;
검사용 회로기판과 접촉되는 제3 실리콘 본체; 및
상기 제1 실리콘 본체와 상기 제3 실리콘 본체 사이에 위치하며 제1 실리콘 본체 및 제3 실리콘 본체의 경도보다 작은 경도를 가짐으로써 가압되는 힘을 완충시키는 제2 실리콘 본체
를 포함하는 것을 특징으로 하는 이방 도전성 시트.
청구항 4에 있어서,
상기 제2 실리콘 본체는 한 개 이상의 레이어로 이루어지는 것
을 특징으로 하는 이방 도전성 시트.
삭제
삭제
이방 도전성 시트의 실리콘 본체를 다층으로 제조하는 방법으로서,
(a) 한 층의 실리콘 본체를 성형하는 단계;
(b) 상기 단계 (a)에서 성형된 실리콘 본체에 도전부를 형성하기 위한 구멍을 타공하는 단계;
(c) 상기 단계 (b)에서 타공된 구멍에 도전입자가 함유된 실리콘을 충진하는 단계;
(d) 적층될 모든 층의 실리콘 본체에 대하여 상기 단계 (a) 내지 단계 (c)를 수행하는 단계;
(e) 적층될 모든 층에 대하여 상기 단계 (a) 내지 단계 (c)가 수행된 경우, 적층될 모든 층의 실리콘 본체를 수직 배열시켜 접착하는 단계; 및
(f) 상기 단계 (e)에서 수직 배열된 실리콘 본체의 도전부에 충진된 실리콘을 경화시키는 단계
를 포함하되,
상기 단계 (a)의 실리콘 본체 성형시 가장 상층의 실리콘 본체는 보호필름을 타공한 후에 이루어지는 이방 도전성 시트 제조 방법.
청구항 8에 있어서,
상기 단계 (a)의 실리콘 본체를 성형하는 단계에서 이용되는 성형판은 수직 배열을 위한 각 층의 2개 이상의 구멍을 갖는 것
을 특징으로 하는 이방 도전성 시트 제조 방법.
청구항 9에 있어서,
상기 수직 배열된 가장 하층의 성형판은 프레임 재질인 것
을 특징으로 하는 이방 도전성 시트 제조 방법.
청구항 8에 있어서,
상기 단계 (f) 이후에 가장 하층의 프레임을 제외한 나머지 층의 성형판이 제거되는 단계
를 더 포함하는 이방 도전성 시트 제조 방법.
청구항 8에 있어서,
상기 단계 (f)에서 자극금형을 이용하여 도전성 입자를 정렬시키는 것
을 특징으로 하는 이방 도전성 시트 제조 방법.
삭제