KR101829195B1 - 금속 베이스 기판의 제조방법 및 회로기판의 제조방법 - Google Patents

금속 베이스 기판의 제조방법 및 회로기판의 제조방법 Download PDF

Info

Publication number
KR101829195B1
KR101829195B1 KR1020127030315A KR20127030315A KR101829195B1 KR 101829195 B1 KR101829195 B1 KR 101829195B1 KR 1020127030315 A KR1020127030315 A KR 1020127030315A KR 20127030315 A KR20127030315 A KR 20127030315A KR 101829195 B1 KR101829195 B1 KR 101829195B1
Authority
KR
South Korea
Prior art keywords
insulating adhesive
metal base
adhesive layer
curing
conductor foil
Prior art date
Application number
KR1020127030315A
Other languages
English (en)
Other versions
KR20130081655A (ko
Inventor
다이키 니시
다케시 미야카와
가쓰노리 야시마
겐스케 오코시
히데노리 이시쿠라
Original Assignee
덴카 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 덴카 주식회사 filed Critical 덴카 주식회사
Publication of KR20130081655A publication Critical patent/KR20130081655A/ko
Application granted granted Critical
Publication of KR101829195B1 publication Critical patent/KR101829195B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly

Abstract

절연 접착층중에 보이드가 잔존하지 않고 고품질이며 또한 고방열인 발열 전자부품 실장용의 금속 베이스 기판의 제조방법 및 회로기판의 제조방법을 제공한다.
습윤분산제를 함유하는 절연 접착제의 분산매중에 분산상을 분산시키는 분산공정(S1)과, 롤 모양의 도체박(1)을 풀어내면서, 도체박(1)상에 절연 접착제(2)를 적층하는 절연 접착제 적층공정(S2)과, 도체박(1)상의 절연 접착제(2)를 가열하여 도체박(1)과 B스테이지 상태의 절연 접착층(2a)의 복합체(5)를 형성하는 제1경화공정(S3)과, B스테이지 상태의 절연 접착층(2a)상에 금속 베이스재(6)를 적층하여 적층체(7)를 얻는 금속 베이스재 적층공정(S5)과, 적층체(7)를 소정의 조건으로 가열, 가압하여 B스테이지 상태의 절연 접착층(2a)을 C스테이지 상태의 절연 접착층(2b)으로 하는 제2경화공정(S6)을 하여, 금속 베이스 기판(14)으로 한다. 또한 필요에 따라, 복합체(5) 또는 적층체(7)를 시트 모양으로 재단하는 시트 모양 재단공정(S4, S15)을 한다.

Description

금속 베이스 기판의 제조방법 및 회로기판의 제조방법{METHOD OF MANUFACTURING METAL-BASE SUBSTRATE AND METHOD OF MANUFACTURING CIRCUIT BOARD}
본 발명은, 금속 베이스 기판(金屬base基板)의 제조방법 및 이 방법으로 제조된 금속 베이스 기판을 사용한 회로기판의 제조방법에 관한 것이다. 더 상세하게는, ＬＥＤ(Light Emitting Diode) 등의 발열 전자부품 실장용(發熱電子部品實裝用)의 금속 베이스 기판의 제조방법 및 회로기판의 제조방법에 관한 것이다.
최근, 반도체 소자 등의 전자부품의 고밀화(高密化), 고집적화(高集積化) 및 고출력화(高出力化) 등에 따라 이들 전자부품으로부터의 발열 대책이 중요하게 되고 있어, 방열성(放熱性)이 우수한 금속 베이스 기판이 주목받고 있다. 특히, 조명 용도로 사용되는 ＬＥＤ는, 발열량이 많은 것 때문에, 신뢰성 향상 및 수명의 장기화의 실현을 목적으로 하여 금속 베이스 회로기판이 사용되고 있다. 따라서, 품질이 우수하고 저렴한 금속 베이스 기판 및 회로기판을 효율적으로 제조하는 방법이 요구되고 있다.
종래, 알루미늄 또는 알루미늄 합금으로 이루어지는 금속 베이스에 가교성 실리콘(架橋性silicon)을 도포하여 투명 실리콘 가교물로 이루어지는 절연층(絶緣層)을 형성하고, 그 위에 회로를 직접 형성하는 금속 베이스 회로기판의 제조방법이 제안되어 있다(예를 들면 특허문헌1 참조.). 또한 금속기판상에 절연성 수지와 무기 필러(無機filler)로 이루어지는 접착시트와 금속박을 이 순서로 적층하고 일체화 함으로써, 금속 베이스 회로기판을 제조하는 방법도 제안되어 있다(예를 들면 특허문헌2 참조.)
일본국 공개특허 특개2005-268405호 공보 일본국 공개특허 특개2009-49062호 공보
그러나 상기한 종래의 금속 베이스 회로기판의 제조방법에는 이하에 나타내는 문제점이 있다. 즉 특허문헌1에 기재되어 있는 것과 같은 금속 베이스에 절연층을 구성하는 수지 조성물을 도포하는 방법은, 금속 베이스의 두께가 두꺼운 경우, 롤에 의한 연속 도포가 어렵고 생산성이 향상되지 않는다고 하는 문제점이 있다.
한편 특허문헌2에 기재된 제조방법은, 간편한 공정으로 안정하게 제조할 수 있지만, 금속기판, 접착시트 및 금속박의 어느 것이나 모두 매엽모양(枚葉狀)의 시트이기 때문에 취급성이 떨어지고, 생산성의 면에서 불리하였다. 또한 종래의 제조방법으로는, 방열성을 향상시키기 위해서 절연층을 구성하는 수지 조성물(절연성 접착제)에 무기 필러를 다량으로 첨가하면, 경화 후의 절연 접착층에 보이드(void)가 잔존하여 내전압(耐電壓)이나 방열성이 저하한다고 하는 문제점이 있다.
따라서 본 발명은, 절연 접착층중에 보이드가 잔존하지 않고, 고품질이며 또한 고방열인 발열 전자부품 실장용의 금속 베이스 기판의 제조방법 및 회로기판의 제조방법을 제공하는 것을 주목적으로 한다.
본 발명에 관한 금속 베이스 기판의 제조방법은, 금속 베이스재(金屬base材)상에 절연 접착제층(絶緣接着劑層)과 도체층(導體層)이 이 순서로 적층된 금속 베이스 기판을 제조하는 방법으로서, 습윤분산제(濕潤分散劑)를 함유하고, 상기 절연 접착층을 구성하는 절연 접착제의 분산매(分散媒)중에 분산상(分散相)을 분산시키는 분산공정과, 롤 모양의 도체박(導體箔)을 풀어내면서 상기 도체박상에 상기 절연 접착제를 적층하는 적층공정과, 도체박상의 절연 접착제를 가열하여 B스테이지 상태까지 경화시켜 도체박과 B스테이지 상태의 절연 접착층과의 복합체(複合體)를 형성하는 제1경화공정과, 상기 B스테이지 상태의 절연 접착층상에 금속 베이스재를 적층하여 적층체를 얻는 금속 베이스재 적층공정과, 상기 적층체를 70～260도(℃(이하, 본 명세서에 기재되어 있는 온도는 모두 섭씨온도이다)), 0.1～10ＭＰａ의 조건하에서 가열, 가압하여 B스테이지 상태의 절연 접착층을 C스테이지 상태까지 경화시키는 제2경화공정을 구비한다.
이 금속 베이스 기판의 제조방법으로는, 또한 상기 제1경화공정 후의 복합체 또는 상기 금속 베이스제 적층공정 후의 적층체를, 시트 모양으로 재단하는 시트 모양 재단공정을 할 수 있다.
또한 절연 접착제는 에폭시수지 및 무기 필러를 함유하고 있어도 좋다.
또한 상기 제1경화공정에 의하여 얻어지는 복합체는, B스테이지 상태의 절연 접착층의 반응개시온도를 60～250도로 할 수 있다.
또 상기 제2경화공정에 의하여 얻어지는 적층체는, C스테이지 상태의 절연 접착층의 열전도율을 1.0～15.0W/(m·K)로 할 수 있다.
본 발명에 관한 금속 베이스 회로기판의 제조방법은, 상기한 금속 베이스 기판의 제조방법에 의하여 제조된 기판의 도체박에 도체 패턴을 형성하는 패턴형성공정과, 상기 도체 패턴상에 유기절연피막을 형성하는 피막형성공정을 구비한다.
본 발명에 있어서, 「B스테이지 상태」라는 것은, 절연 접착제가 반경화의 상태로서, 상온(25도)에서는 고체상태이며, 고온(60도 이상)으로 가열하면 재용융(再溶融)하는 상태를 말하고, 정량적으로는 경화율이 5～80%인 상태를 가리킨다.
또한 「C스테이지 상태」라는 것은, 절연 접착제의 경화 반응이 거의 종료하여 불용(不溶) 및 불융(不融)이 되어 있는 상태를 말하며, 정량적으로는 경화율이 80%의 이상인 상태를 가리킨다.
본 발명에 의하면, 절연 접착층중에 보이드가 잔존하지 않고, 고품질이며 또한 고방열인 발열 전자부품 실장용의 금속 베이스 기판 및 금속 베이스 회로기판을 효율적으로 생산할 수 있다.
[도1]본 발명의 제1실시형태에 관한 금속 베이스 기판의 구성을 모식적으로 나타내는 단면도이다.
[도2]본 발명의 제1실시형태의 금속 베이스 기판의 제조방법을 나타내는 플로우 차트 도면이다.
[도3]도2에 나타내는 적층공정(S2)～금속 베이스재 적층공정(S5)을 모식적으로 나타내는 단면도이다.
[도4]도2에 나타내는 제2경화공정(S6)을 모식적으로 나타내는 단면도이다.
[도5]본 발명의 제1실시형태의 변형예의 금속 베이스 기판의 제조방법을 나타내는 플로우 차트 도면이다.
[도6]도5에 나타내는 적층공정(S12)～재단공정(S15)을 모식적으로 나타내는 도면이다.
[도7]본 발명의 제2실시형태에 관한 금속 베이스 회로기판의 구성을 모식적으로 나타내는 단면도이다.
[도8]본 발명의 제2실시형태의 금속 베이스 회로기판의 제조방법을 나타내는 플로우 차트 도면이다.
이하, 본 발명을 실시하기 위한 형태에 대해서 첨부된 도면을 참조하여 상세하게 설명한다. 또, 본 발명은 이하에 설명하는 실시형태에 한정되는 것은 아니다.
(제1실시형태)
우선, 본 발명의 제1실시형태에 관한 금속 베이스 기판의 제조방법에 대하여 설명한다. 도1은, 본 실시형태의 금속 베이스 기판의 구성을 모식적으로 나타내는 단면도이다. 도1에 나타나 있는 바와 같이 본 실시형태의 금속 베이스 기판(14)은, 금속 베이스재(6) 위에 C스테이지 상태의 절연 접착층(2b)이 형성되어 있고, 그 위에 도체박(導體箔)(1)이 적층되어 있다.
[금속 베이스재(6)]
금속 베이스재(6)의 재질은, 특별하게 한정되는 것은 아니지만, 알루미늄, 철, 구리, 스테인레스 또는 이들의 합금이 바람직하고, 특히, 방열성, 가격, 경량성 및 가공성의 면에서 균형이 맞는다고 하는 점에서 알루미늄이 바람직하다. 또한 금속 베이스재(6)는, 절연 접착층(2b)과의 밀착성을 향상시키기 위해서, 절연 접착층(2b)과의 접착면에, 알루마이트 처리(alumite處理), 탈지처리(脫脂處理), 샌드 블러스트(sand blast), 에칭, 각종 도금처리, 커플링제 등을 사용한 프라이머 처리(primer處理) 등의 각종 표면처리가 실시되어 있는 것이 바람직하다.
<금속 베이스재(6)의 두께>
한편 금속 베이스재(6)의 두께는, 제조되는 금속 베이스 기판 및 금속 베이스 회로기판에 대한 요구 특성에 따라 적절하게 설정할 수 있지만, 0.15mm 이상인 것이 바람직하고, 0.2mm 이상이 특히 바람직하다. 금속 베이스재(6)의 두께가 지나치게 얇으면, 제조 공정에 있어서 핸들링시에 중간재료의 주름이나 꺽임이 발생하기 쉽고, 또 금속 베이스재(6)의 두께가 지나치게 두꺼우면, 기판의 질량이 필요 이상으로 증가해버리기 때문이다.
<금속 베이스재(6)의 표면 거칠기>
금속 베이스재(6)에 있어서 절연 접착층(2b)과의 접착면의 표면 거칠기는, 십점평균 거칠기(十點平均粗度)(Ｒｚ)로 0.1～15μm인 것이 바람직하다. 이 접착면의 표면 거칠기가 커서 Ｒｚ가 15μm을 넘으면, 절연 접착층(2b)과의 사이에 충분한 밀착성이 얻어지지 않는 경우가 있다. 한편 접착면의 표면 거칠기가 작아 Ｒｚ가 0.1μｍ 미만일 경우, 절연 접착층(2b)과의 계면에서 마이크로보이드(microvoid)가 쉽게 발생하게 되어 내전압이 저하할 가능성이 있다.
[절연 접착층(2b)]
절연 접착층(2b)은, 무기 필러가 분산된 에폭시수지 등으로 이루어지는 절연 접착제에 의하여 형성되어 있고, C스테이지 상태로 되어 있다. 여기에서 「C스테이지 상태」라는 것은, 절연 접착제중의 에폭시수지와 경화제 및 경화촉매의 반응이 거의 종료하여 불용(不溶) 및 불융인 상태를 말한다. 구체적으로는, ＤＳＣ(Differential Scanning Calorimeter : 시차주사열량측정(示差走査熱量測定))에 있어서 가열 경화하였을 경우에 발열을 거의 관찰할 수 없는 경우로서, 경화율이 80% 이상인 상태를 나타낸다.
또한 「경화율」은, 미반응의 절연 접착제가 가열 경화할 때의 발열량을 100이라고 했을 때에, 가열처리 후의 절연 접착제가 가열 경화할 때의 발열량의 비율이며, 그 발열량은 ＤＳＣ에 의하여 측정할 수 있다.
<절연 접착층(2b)의 두께＞
C스테이지 상태의 절연 접착층(2b)의 두께는, 내전압 및 방열성 특성의 관점으로부터, 40～250μm인 것이 바람직하다. 절연 접착층(2b)의 두께가 40μｍ 미만인 경우, 원하는 내전압값을 얻는 것이 어렵게 되는 경우가 있고, 또 절연 접착층(2b)의 두께가 250μm을 넘으면, 열저항이 커져 방열특성이 저하하는 경우가 있다.
<절연 접착층(2b)의 열전도율·내전압＞
C스테이지 상태의 절연 접착층(2b)의 열전도율은, 1.0W/(ｍ·Ｋ) 이상인 것이 바람직하고, 2.0W/(ｍ·Ｋ)인 것이 더 바람직하다. 또한 C스테이지 상태의 절연 접착층(2b)의 내전압은, 1.0kV 이상인 것이 바람직하고, 더 바람직하게는 2.0kV 이상이다. 이에 따라 보다 고품질이며 고방열의 금속 베이스 회로기판을 실현할 수 있다.
[도체박(1)]
도체박(1)에는, 예를 들면 알루미늄, 철, 구리, 스테인레스 또는 이들의 합금으로 이루어지는 박재(箔材) 또는 클래드박(clad箔)을 사용할 수 있고, 특히, 전기전도도 및 방열성의 관점으로부터 동박(銅箔)을 사용하는 것이 바람직하다. 또한 절연 접착층(2b)과의 밀착성을 향상시키기 위해서, 절연 접착층(2b)과의 접착면에, 탈지처리, 샌드 블러스트, 에칭, 각종 도금처리, 커플링제 등을 사용한 프라이머 처리 등의 각종 표면처리가 실시되어 있는 것이 바람직하다.
<도체박(1)의 표면 거칠기>
도체박(1)에 있어서 절연 접착층(2b)과의 접착면의 표면 거칠기는, 십점평균 거칠기(Ｒｚ)로 0.1～15μm인 것이 바람직하다. 이 접착면의 표면이 거칠어, 구체적으로는 십점평균 거칠기(Ｒｚ)가 15μm을 넘으면, 절연 접착층(2b)과의 사이에 충분한 밀착성을 확보하기 곤란해지는 경우가 있다. 한편 접착면의 표면이 조밀하여, 구체적으로는 표면 거칠기가 0.1μｍ 미만일 경우, 절연 접착층(2b)과의 계면에서 마이크로보이드가 쉽게 발생하게 되어 내전압이 저하할 가능성이 있다.
<도체박(1)의 두께>
도체박(1)의 두께는, 특별하게 한정되는 것이 아니라, 제조되는 금속 베이스 기판 및 금속 베이스 회로기판에 대한 요구 특성에 의하여 적절하게 설정할 수 있지만, 0.018～0.5mm인 것이 바람직하고, 특히 바람직하게는 0.035～0.14mm이다. 도체박(1)의 두께가 지나치게 얇으면, 제조 공정에 있어서 핸들링시에 중간재료의 주름이나 꺽임이 발생하기 쉬워져 불량 발생의 원인이 된다. 또한 도체박(1)의 두께가 지나치게 두꺼우면 생산성의 저하를 초래하게 된다.
다음에 본 실시형태의 금속 베이스 기판(14)의 제조방법에 대하여 설명한다. 도2는, 본 실시형태의 금속 베이스 기판의 제조방법을 나타내는 플로우 차트 도면이다. 또한 도3은 그 적층공정(S2)～금속 베이스재 적층공정(S5)을 모식적으로 나타내는 단면도이며, 도4는 제2경화공정(S6)을 모식적으로 나타내는 단면도이다.
도2에 나타나 있는 바와 같이 본 실시형태의 금속 베이스 기판(14)의 제조방법에서는, 절연 접착제(2)의 각 성분을 분산시키는 공정(분산공정(S1))과, 도체박(1)상에 절연 접착제(2)를 적층하는 공정(절연 접착제 적층공정(S2))과, 절연 접착제(2)를 가열하여 B스테이지 상태의 절연 접착층(2a)을 형성하는 공정(제1경화공정(S3))과, 도체박(1)과 절연 접착층(2a)의 복합체(複合體)(5)를 소정의 길이로 재단(裁斷)하는 공정(재단공정(S4))과, 절연 접착층(2a)상에 금속 베이스재(6)를 적층하는 공정(금속 베이스재 적층공정(S5))과, 소정의 조건으로 가열, 가압함으로써 B스테이지 상태의 절연 접착층(2a)을 C스테이지 상태의 절연 접착층(2b)으로 하는 공정(제2경화공정(S6))을, 이 순서로 실행한다.
[분산공정(S1)]
분산공정(S1)은 절연 접착제(2)의 각 성분을 균일하게 분산시키는 공정으로서, 이 절연 접착제(2)에는, 양호한 분산상태를 얻기 위해서, 습윤분산제(濕潤分散劑)가 배합되어 있다. 여기에서 절연 접착제(2)를, 「분산매(分散媒; dispersion medium)」와 「분산상(分散相; disperse phase)」으로 나누어 생각하면, 분산공정(S1)은, 분산매중에 분산상을 균일하게 분산시키는 공정으로서, 전단력(剪斷力)을 주로 하는 기계적인 힘에 의하여 분산상을 파쇄하면서 분산매중으로 넣는 과정과, 분산상 표면을 분산매가 적시는 과정을 구비한다. 또한 분산공정(S1)은, 분산상을 분산매가 적시는 과정과, 분산매중의 분산상이 재응집 및 침강하지 않고 안정화하는 과정, 구체적으로는 필러가 재응집, 침강하지 않는 과정을 구비하는 것이 바람직하다.
<습윤분산제>
습윤분산제는, 분산상 표면에 있어서 습윤성(wettability) 및 안정성을 향상시켜서 보이드의 발생을 억제하는 효과가 있다. 본 실시형태에서 사용하는 습윤분산제는, 분산상 표면으로 배향(配向)하고, 분산매중에서의 충분한 습윤성 및 안정성을 얻을 수 있는 것이면 좋고, 예를 들면 흡착기(吸着基)로서 아미노기, 아마이드기, 아미노아마이드기, 인산 또는 카르복실기 등의 산기(酸基)나 염기(鹽基)를 가지는 공중합체 화합물을 사용할 수 있다. 또 분산공정(S1)에 있어서는 습윤분산제와, 표면 조정제, 소포제 및 실란 커플링제 등을 병용하는 것이 바람직하다.
<분산매>
절연 접착제(2)에 있어서의 「분산매」는, 예를 들면 에폭시수지, 경화제, 경화촉매 및 용매 등으로 구성된다.
에폭시수지
에폭시수지는, 발열 전자부품 실장용의 프린트 배선판으로서 필요한 전기 특성, 도체박이나 금속 베이스재와의 밀착성, 내열성 등을 부여하는 것이다. 그 구체적인 예로서는, 예를 들면 비스페놀Ａ형 에폭시수지, 비스페놀Ｆ형 에폭시수지, 다관능 에폭시수지(크레졸 노볼락 에폭시수지(cresol novolak epoxy resin), 디시클로펜타디엔형 에폭시수지 등), 고리식 지방족 에폭시수지, 글리시딜에스테르형 에폭시수지, 글리시딜아민형 에폭시수지 등을 들 수 있다. 그중에서도 밀착성, 내열성, 전기 특성, 유연성, 비용을 포함하여 특성의 균형이 잡힌 비스페놀A 또는 Ｆ형 에폭시수지가 바람직하고, 특히 에폭시 당량이 400 이하의 수지가 더 바람직하다.
또한 절연 접착제(2)에는, B스테이지 상태의 절연 접착층(2a)의 보존 안정성 및 가열, 가압 공정에서의 성형성을 향상시키기 위해서, 상기의 에폭시수지에 더하여, 고분자량의 비스페놀Ａ형 에폭시수지 또는 비스페놀Ｆ형 에폭시수지를 첨가할 수도 있다. 이 경우의 에폭시 당량은, 800 이상인 것이 바람직하다.
경화촉매
절연 접착제(2)에 배합되는 경화제는, 에폭시기의 자기중합반응, 에폭시기와 활성수소 화합물의 부가반응, 에폭시기와 산무수물기의 공중축합반응을 촉진하는 것으로서, 반응개시온도를 60도 정도로 제어할 수 있는 것이 바람직하다. 그 구체적인 예로서는, 3급 아민, 이미다졸류, 오늄 화합물(onium compound)의 보론염(boron鹽) 등을 들 수 있다.
여기에서 「반응개시온도」라는 것은, 절연 접착제(2)를 ＤＳＣ에 있어서 가열 경화하였을 경우에 얻어지는 발열 곡선에 있어서, 베이스라인(baseline)과, 상승곡선의 변곡점에서 그은 접선(외삽선(外揷線))의 교점으로부터 구한 온도를 말한다.
경화제
에폭시수지는 상기한 경화촉매만을 사용하여 경화 반응시킬 수도 있지만, 경화제를 더 병용하더라도 좋다. 절연 접착제(2)에 경화제를 가하는 경우에는, 에폭시수지의 에폭시 당량 1에 대하여, 경화제의 활성수소 당량(또는 산무수물 당량)이 0.01～3.0이 되도록 배합하는 것이 바람직하다.
「분산매」를 구성하는 경화제는, 에폭시기와 반응하는 활성수소 화합물(아미노기, 카르복실기, 수산기, 티올기(thiol基) 등을 구비하는 화합물)이나 산무수물기를 구비하는 화합물 등을 들 수 있다. 그중에서도 에폭시기와의 반응개시온도가 높은 수산기 및/또는 카르복실기를 구비하는 화합물, 산무수물 또는 이들 중 1종 또는 2종 이상을 함유하는 것이 바람직하다.
또한 B스테이지 상태의 절연 접착층(2a)에 핸들링성을 부여하는 경우에는, 경화제로는, 주쇄중에 유연성이 우수한 지방족고리, 지방족사슬, 폴리알킬렌글리콜 등을 구비하는 것이 바람직하다. 구체적으로는, 3-도데실무수호박산, 지방족이염기산폴리무수물 등을 들 수 있다.
용제
「분산매」를 구성하는 용제는, 에폭시수지 및 경화제와 상용(相溶)하는 것이면 좋고, 예를 들면 에틸렌글리콜모노부틸에테르 등을 사용할 수 있다. 이 용제의 배합량은, 에폭시수지, 경화제 및 무기 필러의 총량에 대하여 10질량부 이하인 것이 바람직하다. 용제의 양이 지나치게 많으면, 후술하는 절연 접착제 적층공정(S2)에 있어서 감압하에서의 마이크로보이드의 제거가 곤란해지는 경우가 있다.
<분산상>
분산상은, 전기절연성이고 열전도성이 양호한 무기 필러가 바람직하고, 이러한 무기 필러로서는, 예를 들면 실리카, 알루미나, 질화알루미늄, 질화규소, 질화붕소, 산화마그네슘, 산화베릴륨 등을 들 수 있다.
또한 절연 접착제(2)에 있어서의 무기 필러의 배합량은, 형성되는 절연 접착층(2b)의 총 체적에 대하여 무기 필러 함유율이 35～80체적％가 되도록 하는 것이 바람직하다. 절연 접착층(2b)에 있어서의 무기 필러 함유율이 35체적％ 미만이면, 필요한 열전도율을 얻는 것이 곤란하게 된다. 또 무기 필러 함유율이 80체적％를 넘으면, 고점도가 되고, 절연 접착층(2a, 2b) 형성시에 마이크로보이드가 쉽게 발생하게 되어, 내전압이나 밀착성에 악영향을 미치게 할 가능성이 있다. 또한 무기 필러에 의한 점도의 증가를 피하고 마이크로보이드의 발생을 억제하기 위해서는, 2종 이상의 입경이 다른 무기 필러를 혼합하는 것이 바람직하다.
<장치>
분산공정(S1)에서 사용하는 분산 장치로서는, 분산상이 파쇄되어 분산매중으로 들어가기에 충분한 전단력을 주는 것이면 좋고, 예를 들면 비즈밀(beads-mill), 니더(kneader), 3개 롤(3-roll mill), 단축 혼련압출기(單軸混練押出機), 2축 혼련압출기, 유성식 교반기(遊星式攪拌機) 등의 분산장치를 사용할 수 있다.
또한 본 실시형태의 금속 베이스 기판의 제조방법에 있어서는, 분산공정(S1)의 마지막에 진공, 초음파, 원심력, 진동, 가열 등의 방법을 단일또는 복수 조합시켜, 보이드를 더 저감하는 것이 바람직하다.
[절연 접착제 적층공정(S2)]
절연 접착제 적층공정(S2)은, 도3에 나타나 있는 바와 같이 롤 모양의 도체박(1)을 풀어내면서 도체박(1)상에 상기한 분산공정(S1)에서 제작한 절연 접착제(2)를 적층하는 공정이다. 이 절연 접착제 적층공정(S2)을 행하는 절연 접착층 연속성형부(8)의 방식으로서는, 예를 들면 다이 코터(die coater), 콤마 코터(comma coater), 롤 코터(roll coater), 바 코터(bar coater), 그라비아 코터(gravure coater), 동시 다이 코터, 커튼 코터(curtain coater), 닥터 블레이드 코터(doctor blade coater), 스프레이 코터(spray coater) 및 스크린 인쇄(screen印刷) 등의 방법을 적용할 수 있다.
도체박(1)의 절연 접착제 적층면에 있어서 절연 접착제(2)에 대한 습윤성을 향상시킴으로써, 절연 접착제(2)를 적층할 때에 절연 접착제(2)와 도체박(1)의 계면에 있어서 보이드의 끌어들임 발생을 저감할 수 있다. 절연 접착제(2)에 대한 습윤성을 향상시키는 방법으로서는, 예를 들면 다음의 2개의 방법을 들 수 있고, 이들은 단독으로 해도 좋고 조합시켜 해도 좋다.
(1)절연 접착제(2)를 적층하기 전에, 롤 모양의 도체박(1)의 도포면에 플라즈마 처리, 코로나 처리 또는 엑시머광(excimer光) 세정처리를 연속적으로 함으로써 절연 접착제(2)에 대한 습윤성을 향상시키는 방법.
(2)절연 접착층 연속성형부(8)를 가열함으로써 절연 접착제(2)를 저점도화하여 도체박(1)의 도포면에의 습윤성을 향상시키는 방법.
[제1경화공정(S3)]
제1경화공정(S3)은, 도3에 나타나 있는 바와 같이 연속적으로 공급되는 도체박(1)상에 적층된 절연 접착제(2)를 가열하여 B스테이지 상태까지 경화시켜서 절연 접착층(2a)을 형성하는 공정이다. 또, 절연 접착제(2)를 가열하는 가열로(9)로서는, 예를 들면 열풍식, 원적외선식 또는 이들의 병용식 등을 사용할 수 있다.
여기에서 「B스테이지 상태」라는 것은, 가열처리에 의하여 진행시킨 절연 접착제(2)중의 에폭시수지와 경화제 및 경화촉매의 반응을 도중에 정지시킨 반경화 상태를 말한다. 구체적으로는, 상온(25도)에서 고체상태이며, 고온(60도 이상)으로 가열하면 재용융하는 상태이다. 정량적으로는, 경화율의 항에서 기술한 경화율이 5～80%의 상태이다.
B스테이지 상태의 반응율을 조정함으로써 제조시의 생산성을 개선할 수 있다. 구체적으로는, 경화 반응율을 50～70%로 함으로써 택 프리(tack-free)인 B스테이지 상태의 절연 접착층 표면을 얻을 수 있다. 택 프리이면 보호필름을 사용하지 않아도 좋아 작업, 비용면에서 바람직하다.
B스테이지 상태의 절연 접착층(2a)의 반응개시온도는, 60도 이상인 것이 바람직하다. 이 단계에서의 반응개시온도가 60도 미만이면, 작업 환경에 따라서는 후술하는 금속 베이스재 적층공정(S5)과 제2경화공정(S6)의 사이에서 경화 반응이 진행하여, 제2경화공정(S6)에 있어서 용융한 Ｂ스테이지 상태의 절연 접착층(2a)이 금속 베이스재(6)의 표면을 충분하게 적실 수 없어진다. 그러면 경화 반응 종료후에 C스테이지 상태의 절연 접착층(2b)과 금속 베이스재(6)의 계면에 보이드나 박리가 발생하여, 내전압특성이나 밀착성이 저하된다.
[재단공정(S4)]
재단공정(S4)에서는, 제1경화공정(S3)후의 도체박(1)과 B스테이지 상태의 절연 접착층(2a)의 복합체(5)를 소정의 길이로 재단하여 시트 모양으로 가공한다. 이 복합체(5)를 재단하는 재단부(11)의 방식으로서는, 예를 들면 회전톱날, 나이프 칼날 및 전단기(shear) 칼날 등을 사용해서 재단하는 방법을 적용할 수 있다. 또 재단부(11) 앞에 닙 롤(nip roll)(10) 등을 배치하여, B스테이지 상태의 절연 접착층(2a)의 위에, 폴리에틸렌테레프탈레이트 또는 폴리에틸렌 등의 표면보호필름을 라미네이트 하더라도 좋다.
[금속 베이스재 적층공정(S5)]
도3에 나타나 있는 바와 같이 금속 베이스재 적층공정(S5)에서는, 절연 접착층(2a)상에 금속 베이스재(6)를 적층하여 적층체(7)로 한다.
[제2경화공정(S6)]
제2경화공정(S6)은, 적층체(7)를 가열, 가압함으로써 B스테이지 상태의 절연 접착층(2a)을 C스테이지 상태까지 경화시켜서 절연 접착층(2b)을 형성하는 공정이다. 그 방법은 특별하게 한정되는 것은 아니지만, 도4에 나타나 있는 바와 같이 1쌍의 가열, 가압판(13a, 13b)으로 적층체(7)를 사이에 두고 가압하면서 가열하는 것이 바람직하다.
<가열, 가압 조건>
이때의 조건은, 가열온도 범위를 70～260도, 압력 범위를 0.1～10ＭＰａ로 한다. 이에 따라 보이드의 발생을 억제함과 아울러 밀착성을 향상시킬 수 있다. 또한 제2경화공정(S6)에서는, 분위기를 약 40ｋＰａ(30ｍｍＨｇ) 이하로 감압(減壓)하는 것이 더 바람직하다. 적층체(7)의 가열과 가압을 동시에 함으로써 용융한 Ｂ스테이지 상태의 절연 접착층(2a)이 금속 베이스재(6) 표면을 충분하게 적실 수 있다. 또한 적층체(7)를 약 40ｋＰａ(30ｍｍＨｇ) 이하의 감압 분위기하에 둠으로써, B스테이지 상태의 절연 접착층(2a)의 표면과 금속 베이스재(6)의 계면의 공기를 탈기(脫氣)할 수 있다. 그 결과, 절연 접착층(2a)의 경화 반응 종료후에 C스테이지 상태의 절연 접착층(2b)과 금속 베이스재(6)의 계면에 보이드가 없어, 밀착성이 양호한 금속 베이스 기판(14)을 얻을 수 있다.
이상에서 상세하게 설명한 바와 같이, 본 실시형태의 금속 베이스 기판의 제조방법으로는, 습윤분산제를 배합하여 균일하게 분산한 절연 접착제를 도체박상에 적층하여 B스테이지 상태의 절연 접착제층을 형성한 후, 그 위에 금속 베이스재를 적층하고, 절연 접착층을 소정의 조건으로 C스테이지 상태로 경화시키고 있기 때문에, 절연 접착층중에 보이드가 잔존하지 않고 고품질이며 또한 고방열인 금속 베이스 기판을 제조할 수 있다.
(제1실시형태의 변형예)
상기한 제1실시형태의 금속 베이스 기판의 제조방법에서는, 재단공정(S4)의 후에 금속 베이스재 적층공정(S5)을 하고 있지만, 본 발명은 이에 한정되는 것은 아니고, 금속 베이스재(6)를 적층한 후에 재단을 하여도 좋다. 도5는, 본 발명의 제1실시형태의 변형예에 관한 금속 베이스 기판의 제조방법을 나타내는 플로우 차트 도면이며, 도6은, 그 적층공정(S12)～재단공정(S15)을 모식적으로 나타내는 도면이다. 또 도6에 있어서는, 도3에 나타내는 제조방법의 구성요소와 동일한 것에는 동일한 부호를 붙이고 그 상세한 설명은 생략한다.
도5 및 도6에 나타나 있는 바와 같이 본 변형예의 금속 베이스 기판의 제조방법에서는, 절연 접착제(2)의 각 성분을 분산시키는 공정(분산공정(S11))과, 도체박(1)상에 절연 접착제(2)를 적층하는 공정(절연 접착제 적층공정(S12))과, 절연 접착제(2)를 가열하여 B스테이지 상태의 절연 접착층(2a)을 형성하는 공정(제1경화공정(S13))과, 절연 접착층(2a)상에 금속 베이스재(6)를 적층하는 공정(금속 베이스재 적층공정(S14))과, 도체박(1)과 절연 접착층(2a)의 복합체(5)를 소정의 길이로 재단하는 공정(재단공정(S15))과, 소정의 조건으로 가열, 가압함으로써 B스테이지 상태의 절연 접착층(2a)을 C스테이지 상태의 절연 접착층(2b)으로 하는 공정(제2경화공정(S16))을, 이 순서로 한다.
이와 같이, 절연 접착층(2a)상에 금속 베이스재(6)를 적층한 후에 재단을 함으로써 생산성을 향상시킬 수 있다. 또, 본 변형예에 있어서 상기 이외의 구성 및 효과는 상기한 제1실시형태와 같다.
(제2실시형태)
다음에 본 발명의 제2실시형태에 관한 금속 베이스 회로기판의 제조방법에 대하여 설명한다. 도7은, 본 실시형태의 금속 베이스 회로기판의 구성을 모식적으로 나타내는 단면도이다. 도7에 나타나 있는 바와 같이 본 실시형태의 금속 베이스 회로기판(17)은, 상기한 제1실시형태 또는 그 변형예의 방법으로 제조된 금속 베이스 기판(14)을 사용하여 절연 접착층(2b)상에 도체 패턴(도면에는 나타내지 않는다)과 유기절연피막(19)을 형성한 것이다.
다음에 본 발명의 제2실시형태에 관한 금속 베이스 회로기판(17)의 제조방법에 대하여 설명한다. 도8은, 본 실시형태의 금속 베이스 회로기판의 제조방법을 나타내는 플로우 차트 도면이다. 도8에 나타나 있는 바와 같이 본 실시형태의 금속 베이스 회로기판의 제조방법에서는, 상기한 제1실시형태 또는 그 변형예의 방법에 의하여 제조된 금속 베이스 기판(14)의 도체박(1)에 도체 패턴을 형성하는 공정(패턴형성공정(S7))과, 패턴상에 피막을 형성하는 공정(피막형성공정(S8))을 하여, 도7에 나타내는 금속 베이스 회로기판(17)을 제조한다.
[패턴형성공정(S7)]
패턴형성공정(S7)에서는, 우선 스크린 인쇄법 또는 사진현상법에 의하여 금속 베이스 기판(14)의 도체박(1)상에 에칭 레지스트를 형성하고, 도체박(1)의 표면에 있어서 소정의 위치를 마스크 한다. 그 상태에서, 도체박(1)의 일부를 염화제2철 에칭액, 염화제2구리 에칭액, 과산화수소/황산 에칭액, 알칼리 에천트(alkali etchant) 등으로 부식 용해한 후, 에칭 레지스트를 박리한다. 이에 따라 절연 접착층(2b)상에 도체 패턴(도면에는 나타내지 않는다)이 형성된다.
[피막형성공정(S8)]
피막형성공정(S8)에서는, 스크린 인쇄법 또는 사진현상법 등에 의하여 절연 접착층(2b) 및 도체 패턴(도면에는 나타내지 않는다)상에 유기절연피막(19)을 형성한다.
<유기절연피막>
유기절연피막(19)은, 소정의 위치에 전자부품 접속용의 개구부(開口部)가 형성되어 있는 것이 바람직하다. 또한 유기절연피막(19)의 재질은, 부품 실장시에 사용하는 솔더링으로부터 기판 표면의 보호 등 금속 베이스 회로기판의 요구를 충족시키는 것이면 좋고, 특별하게 한정되는 것은 아니다. 또한 유기절연피막(19)에는, ＬＥＤ 등 발광부품의 휘도 향상을 위하여 산화티탄이나 황산바륨 등의 백색안료를 첨가할 수 있다. 또한 방열성을 향상시키기 위해서, 실리카, 알루미나, 질화알루미늄, 질화규소, 질화붕소, 산화마그네슘, 산화베릴륨 등의 열전도율이 우수한 무기 필러를 첨가하여도 좋다.
이상에서 상세하게 설명한 바와 같이, 본 실시형태의 금속 베이스 회로기판의 제조방법에 있어서는, 상기한 제1실시형태 또는 그 변형예의 방법으로 제조한 금속 베이스 기판(14)을 사용하고 있기 때문에, 절연 접착층(2ｂ)중에 보이드가 잔존하지 않고 고품질이며 또한 고방열인 금속 베이스 회로기판을 제조할 수 있다.
실시예
이하, 본 발명의 실시예 및 비교예를 들어 본 발명의 효과에 대하여 구체적으로 설명한다. 본 실시예에 있어서는, 본 발명의 범위 내에서 실시예1～5의 금속 베이스 기판 및 금속 베이스 회로기판을 제작하고, 그 성능을 평가하였다. 또한 더불어서 본 발명의 범위에서 벗어나는 비교예1, 2의 금속 베이스 기판 및 금속 베이스 회로기판을 제작하고, 동일한 평가를 하였다.
(실시예1)
분산공정( S1 )
A스테이지 상태의 절연 접착제 원료로서, 비스페놀Ａ형 에폭시수지(대일본잉크화학공업사 제품 ＥＰＩＣＬＯＮ-828)에 대하여, 경화제로서 페놀노볼락(메이와화성사 제품 ＨＦ-4M)을 당량비 0.9가 되도록 가하였다. 또한, 평균 입자지름이 1.2μm인 파쇄 상태 조립자(粗粒子)의 산화규소(다쓰모리사 제품 A-1)와 평균 입자지름이 10μm인 파쇄 상태 조립자의 산화규소(하야시화성사 제품 ＳＱ-10)를 합쳐서 절연 접착제중 59체적％（조립자와 미립자는 질량비가 9 : 1)가 되도록 배합하였다.
에폭시수지와 경화제와 무기 필러의 합계 100중량부에 대하여, 이미다졸계의 경화촉매를 0.1중량부(시코쿠화성사 제품 2ＰＺ), 습윤분산제를 0.05중량부(쿠쓰모토화성사 제품 디스파론1850), 용제로서 에틸렌글리콜모노부틸에테르를 7중량부(산쿄화학사 제품 부틸셀로솔브), 실란 커플링제로서 3-(2-아미노에틸)아미노프로필트리메톡시실란을 2중량부(도레·다우코닝사 제품 Z-6020) 가하였다. 그리고 이들의 성분을 균일하게 분산시켜 절연 접착제(2)로 하였다.
적층공정( S2 )
롤 모양의 도체박(1)으로서 폭 500mm/두께 70μm의 동박을 사용하고, 이것을 연속적으로 풀어내면서, 닥터 블레이드 코터에 의하여 동박상에 A스테이지 상태의 절연 접착제(2)를 폭 480mm/두께 100μm로 연속성형하였다.
제1경화공정( S3 )～재단공정( S4 )
그 후에 가열경화로(9)에서 절연 접착제(2)를 연속적으로 B스테이지 상태로 경화시켜서 절연 접착층(2a)을 형성하였다. 계속하여, 동박과 B스테이지 상태의 절연 접착층(2a)의 복합체(5)를 폭 500mm/길이 500mm의 시트 모양으로 재단하였다. 이때에 B스테이지 상태의 절연 접착층(2a)의 반응개시온도는 95도이고, 경화율은 64%이었다.
금속 베이스재 적층공정 ( S5 )～제2경화공정( S6 )
시트 모양으로 재단한 도체박(동박)(1)과 B스테이지 상태의 절연 접착층(2a)의 복합체(5)상에, 금속 베이스재(6)로서 탈지처리한 알루미늄판(두께 1.0mm/폭 500mm/길이 500mm)을 적층하였다. 그 후에 감압하 25ｍｍＨｇ에서 190도/3ＭＰａ로 3시간 가열, 가압 처리를 하여, 실시예1의 금속 베이스 기판을 얻었다.
패턴형성공정( S7 )
상기한 방법으로 제조한 실시예1의 금속 베이스 회로기판의 도체박(동박)(1)상에 스크린 인쇄에 의하여 에칭 레지스트를 형성한 후, 염화제2철 에칭액으로 도체박을 부식 용해하고, 또 알칼리수용액으로 에칭 레지스트를 박리하여 도체 패턴을 형성하였다.
피막형성공정( S8 )
사진현상법에 의하여 유기절연피막(19)을 형성한 후에 금형에 의하여 원하는 크기(10mm×460mm)로 가공하여, 실시예1의 금속 베이스 회로기판으로 하였다.
(실시예2)
도체박(동박)(1)과 B스테이지 상태의 절연 접착층(2a)의 복합체(5)를 시트 모양으로 재단하기 전에 금속 베이스재(6)인 알루미늄판(두께 1.0mm/폭 500mm/길이 500mm)을 적층한 이외에는, 실시예1과 동일한 방법 및 조건으로 실시예2의 금속 베이스 기판 및 금속 베이스 회로기판을 제작하였다.
(실시예3)
제2경화공정(S6)시에 대기압(760ｍｍＨｇ)에서 190도/3ＭＰａ로 3시간의 가열, 가압 처리를 한 이외에는, 실시예1과 동일한 방법 및 조건으로 실시예3의 금속 베이스 기판 및 금속 베이스 회로기판을 제작하였다.
(실시예4)
절연 접착제(2)에, 비스페놀Ａ형 에폭시수지(대일본잉크화학공업사 제품 ＥＰＩＣＬＯＮ-828) 100질량부에 대하여 페녹시수지(phenoxy resin)(도토화성 제품 ＦＸ316)를 70질량부 가한 이외에는, 실시예1과 동일한 방법 및 조건으로 실시예4의 금속 베이스 기판 및 금속 베이스 회로기판을 제작하였다. 이때, B스테이지 상태의 절연 접착층(2a)의 반응개시온도는 110도, 반응율은 63%이었다.
(실시예5)
절연 접착제(2)에, 페놀 노볼락(메이와화성사 제품 ＨＦ-4M) 100질량부에 대하여 3-도데실무수호박산 40질량부를 가한 이외에는, 실시예1과 동일한 방법 및 조건으로 실시예5의 금속 베이스 기판 및 금속 베이스 회로기판을 제작하였다. 이때, B스테이지 상태의 절연 접착층(2a)의 반응개시온도는 90도, 반응율은 64%이었다.
(비교예1)
제1경화공정(S3)에 있어서, 도체박(동박)(1)상의 절연 접착제(2)를 가열경화로(9)에서 경화시킨 후의 경화율이 3%인 것 이외에는, 실시예1과 동일한 방법 및 조건으로 비교예1의 금속 베이스 기판 및 금속 베이스 회로기판을 제작하였다.
(비교예2)
제1경화공정(S3)에 있어서, 도체박(동박)(1)상의 절연 접착제(2)를, 가열경화로(9)에서 경화시킨 후의 경화율이 83%인 것 이외에는, 실시예1과 동일한 방법 및 조건으로 비교예2의 금속 베이스 기판 및 금속 베이스 회로기판을 제작하였다.
다음에 상기한 방법으로 제작한 실시예1～5 및 비교예1, 2의 금속 베이스 기판 및 금속 베이스 회로기판을, 이하에 나타내는 방법으로 평가하였다.
<내전압>
실시예 및 비교예의 각 금속 베이스 기판에 대해서, 도체박과 금속 베이스재의 사이의 인가 개시 전압을 0.50kV로 하고 20초마다 0.20kV씩 승압하여, 절연 접착층이 절연 파괴되지 않는 최대의 전압을 측정하였다.
<동박 박리 세기>
실시예 및 비교예의 각 금속 베이스 기판에 대해서, 폭 10mm의 도체박을 50mm/분(分)으로 50mm 벗겨냈을 때의 하중의 최저값을 측정하였다.
<열전도율>
실시예 및 비교예의 각 금속 베이스 기판으로부터 부식 용해에 의하여 금속 베이스재(6)와 도체박(1)을 제거하고 절연 접착층을 꺼냈다. 그리고 이 절연 접착층의 열전도율을 크세논 플래시법(Xenon flash法)(ＮＥＴＺＳＣＨ사 제품 ＬＦＡ 447 Ｎａｎｏｆｌａｓｈ)으로 측정하였다.
<공극률>
공극률은, 하기 수식1에 의거하여 산출하였다. 구체적으로는, 실시예 및 비교예의 각 금속 베이스 기판으로부터 부식 용해에 의하여 금속 베이스재(6)와 도체박(1)을 제거하고, 절연 접착층을 꺼냈다. 그리고 Ｃ스테이지 상태의 절연 접착층을 1cm 네모나게 잘라내고 광학현미경(100배)에 의하여 그 표면을 관찰하여, 보이드의 수와 지름으로부터 보이드의 체적을 구하고, 하기 수식1에 의하여 공극률을 산출하였다.
[수1]
공극률(%) = (보이드의 체적/C스테이지 상태의 절연 접착층의 체적) ×100
<최고온도>
실시예 및 비교예의 각 금속 베이스 회로기판의 도체 패턴상의 전자부품 실장부에 스크린 인쇄에 의하여 솔더링 페이스트를 인쇄한 후, ＬＥＤ(니치아화학사 제품 ＮＥＳＷ425C)를 실장하고, 리플로우 가열(reflow加熱)을 하였다. 그리고 ＬＥＤ를 실장한 금속 베이스 회로기판에 전압을 인가하였을 경우의 ＬＥＤ 및 회로기판의 최고온도를 측정하였다. 또, ＬＥＤ 및 회로기판의 온도는 적외선 서모그래피(赤外線thermography)(야마타케상회 ＦＬＩＲ ＳＣ600)로 측정하였다.
이상의 결과를 하기 표1에 정리하여 나타낸다.

실시예
비교예

１
２
３
４
５
１
２

내전압　（ｋＶ）
8.2
8.4
7.9
6.5
7
0.5
1.2

동박박리세기
（ｋＮ／ｍ）
1.7
1.7
1.6
1.9
1.5
1.3
1.4

열전도율
（Ｗ／(ｍ·Ｋ)）
2.1
2.1
2
2.1
2.1
0.6
0.8

공극률　（％）
0
0
0.01
0
0
1.5
1.3

최고온도　（℃）
55
56
57
54
55
74
73
상기 표1에 나타나 있는 바와 같이, 제1경화공정 후의 절연 접착층이 B스테이지 상태로 되어 있지 않은 비교예1의 금속 베이스 기판, 제1경화공정 후의 절연 접착층이 C스테이지 상태로 되어 있던 비교예2의 금속 베이스 기판은, 공극률이 1.2% 이상으로 높았다. 또한 이들 비교예1, 2의 금속 베이스 기판은, 내전압 및 열전도율도 떨어지고 방열성도 불충분하였다.
이에 대하여 실시예1～5의 금속 베이스 기판 및 금속 베이스 회로기판에서는, 내전압, 동박 박리 세기도 양호한 값을 나타냈다. 또한 보이드의 비율을 나타내는 공극률도 0.01% 이하이며, 최고온도도 낮아 방열성은 양호하였다.
이상의 결과로부터, 본 발명에 의하면, 절연 접착층중에 보이드가 잔존하지 않고 고품질 또한 고방열인 금속 베이스 기판 및 금속 베이스 회로기판을 제조할 수 있는 것이 확인되었다.
1 도체박
2 절연 접착제
2a B스테이지 상태의 절연 접착층
2b C스테이지 상태의 절연 접착층
5 복합체
6 금속 베이스재
7 적층체
8 절연 접착층 연속성형부
9 가열로
10 닙 롤
11 재단부
13a, 13b 가열, 가압판
14 기판
17 금속 베이스 회로기판
19 유기절연피막
S1, S11 분산공정
S2, S12 절연 접착제 적층공정
S3, S13 제1경화공정
S4, S15 재단공정
S5, S14 금속 베이스재 적층공정
S6, S16 제2경화공정
S7 패턴형성공정
S8 피막형성공정

Claims (9)

  1. 금속 베이스재(金屬base材)상에 절연 접착층(絶緣接着層)과 도체박(導體箔)이 이 순서로 적층된 금속 베이스 기판을 제조하는 방법으로서,
    습윤분산제(濕潤分散劑)를 함유하고, 상기 절연 접착층을 구성하는 절연 접착제의 분산매(分散媒)중에 분산상(分散相)을 분산시키는 분산공정과,
    롤 모양의 도체박(導體箔)을 풀어내면서 상기 도체박상에 상기 절연 접착제를 적층하는 적층공정과,
    도체박상의 절연 접착제를 가열하여 B스테이지 상태까지 경화시켜 도체박과 B스테이지 상태의 절연 접착층의 복합체(複合體)를 형성하는 제1경화공정과,
    상기 B스테이지 상태의 절연 접착층상에 금속 베이스재를 적층하여 적층체를 얻는 금속 베이스재 적층공정과,
    상기 적층체를 70～260℃, 0.1～10ＭＰａ의 조건하에서 가열, 가압하여 B스테이지 상태의 절연 접착층을 C스테이지 상태까지 경화시키는 제2경화공정
    을 구비하고,
    상기 절연 접착제는, 분산매의 수지성분이 에폭시수지이고, 분산상으로서 무기 필러를 35~80체적% 함유하고,
    상기 제1경화공정에서는, 상기 절연 접착층의 경화 반응율을 50~70%, 반응개시온도를 60℃ 이상으로 하는
    금속 베이스 기판의 제조방법.
  2. 제1항에 있어서,
    상기 제1경화공정 후의 복합체 또는 상기 금속 베이스재 적층공정 후의 적층체를, 시트 모양으로 재단하는 시트 모양 재단공정을 더 구비하는 금속 베이스 기판의 제조방법.
  3. 제1항에 있어서,
    상기 제1경화공정에 의하여 얻어지는 복합체에 있어서의 Ｂ스테이지 상태의 절연 접착층은, 반응개시온도가 60～250℃인 것을 특징으로 하는 금속 베이스 기판의 제조방법.
  4. 제1항에 있어서,
    상기 제2경화공정에 의하여 얻어지는 적층체에 있어서의 Ｃ스테이지 상태의 절연 접착층은, 열전도율이 1.0～15.0W/(ｍ·Ｋ)인 것을 특징으로 하는 금속 베이스 기판의 제조방법.
  5. 제1항에 있어서,
    상기 절연 접착층의 두께가 40~250μm, 상기 절연 접착층의 열전도율이 2.0W/(ｍ·Ｋ) 이상인 기판을 얻는 것을 특징으로 하는 금속 베이스 기판의 제조방법.
  6. 제1항에 있어서,
    상기 제2경화공정을 30ｍｍＨｇ 이하의 감압 분위기하에서 하는 것을 특징으로 하는 금속 베이스 기판의 제조방법.
  7. 제1항에 있어서,
    상기 도체박의 상기 절연 접착제를 적층하는 면에는, 탈지처리(脫脂處理), 샌드 블러스트(sand blast), 에칭, 도금처리, 커플링제를 사용한 프라이머 처리(primer處理)로부터 선택되는 적어도 하나의 표면처리를 실시하는 것을 특징으로 하는 금속 베이스 기판의 제조방법.
  8. 제1항 내지 제7항 중의 어느 하나의 항에 기재된 금속 베이스 기판의 제조방법에 의하여 제조된 기판의 도체박에 도체 패턴을 형성하는 패턴형성공정과,
    상기 도체 패턴상에 유기절연피막을 형성하는 피막형성공정
    을 구비하는 금속 베이스 회로기판의 제조방법.
  9. 삭제
KR1020127030315A 2010-05-10 2011-04-06 금속 베이스 기판의 제조방법 및 회로기판의 제조방법 KR101829195B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010108051A JP5545983B2 (ja) 2010-05-10 2010-05-10 基板の製造方法及び回路基板の製造方法
JPJP-P-2010-108051 2010-05-10
PCT/JP2011/058735 WO2011142198A1 (ja) 2010-05-10 2011-04-06 金属ベース基板の製造方法及び回路基板の製造方法

Publications (2)

Publication Number Publication Date
KR20130081655A KR20130081655A (ko) 2013-07-17
KR101829195B1 true KR101829195B1 (ko) 2018-02-14

Family

ID=44914254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127030315A KR101829195B1 (ko) 2010-05-10 2011-04-06 금속 베이스 기판의 제조방법 및 회로기판의 제조방법

Country Status (8)

Country Link
US (1) US8796145B2 (ko)
EP (1) EP2571342B1 (ko)
JP (1) JP5545983B2 (ko)
KR (1) KR101829195B1 (ko)
CN (1) CN102907186B (ko)
ES (1) ES2628860T3 (ko)
TW (1) TWI504327B (ko)
WO (1) WO2011142198A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021256798A1 (ko) * 2020-06-18 2021-12-23 동우 화인켐 주식회사 연성 금속 적층체, 이의 제조방법 및 이를 이용한 프린트 배선판

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165485A (ja) * 2013-02-28 2014-09-08 Sumitomo Chemical Co Ltd 積層板及び金属ベース回路基板
JP5617985B1 (ja) * 2013-09-27 2014-11-05 富士ゼロックス株式会社 発光基板の製造方法及び露光装置の製造方法並びに発光基板、露光装置及び画像形成装置
JP6479382B2 (ja) * 2014-09-22 2019-03-06 株式会社愛工機器製作所 金属ベース基板
JP7034578B2 (ja) * 2016-03-08 2022-03-14 旭化成株式会社 エポキシ樹脂組成物、エポキシ樹脂半硬化組成物、半導体装置、及び複合材
JP6717245B2 (ja) * 2017-03-17 2020-07-01 三菱マテリアル株式会社 接合体の製造方法、絶縁回路基板の製造方法、及び、ヒートシンク付き絶縁回路基板の製造方法
JP2018029187A (ja) * 2017-09-04 2018-02-22 住友化学株式会社 積層板及び金属ベース回路基板
CN113758769B (zh) * 2020-06-05 2022-12-27 中国航发商用航空发动机有限责任公司 胶接结构缺陷试块的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002322372A (ja) * 2001-04-26 2002-11-08 Denki Kagaku Kogyo Kk 樹脂組成物およびそれを用いた金属ベース回路基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936999A (ja) * 1982-08-25 1984-02-29 松下電器産業株式会社 金属芯入り印刷配線板の製造方法
US4797508A (en) * 1986-09-19 1989-01-10 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
JPH0883963A (ja) * 1994-09-12 1996-03-26 Hitachi Chem Co Ltd 金属ベース基板
JPH08288646A (ja) * 1995-04-11 1996-11-01 Shinko Kagaku Kogyo Kk 金属ベース基板の製造方法
JPH08323918A (ja) * 1995-05-30 1996-12-10 Tonen Corp 銅張樹脂複合材料の製造方法
JPH08323916A (ja) * 1995-05-30 1996-12-10 Tonen Corp 銅張樹脂複合材料
US5761801A (en) * 1995-06-07 1998-06-09 The Dexter Corporation Method for making a conductive film composite
JPH10242635A (ja) * 1997-02-25 1998-09-11 Hitachi Chem Co Ltd 金属ベース基板の製造方法
JP2004134781A (ja) * 2002-09-18 2004-04-30 Denki Kagaku Kogyo Kk 金属ベース回路基板の製造方法
DE10313555A1 (de) * 2003-03-26 2004-10-14 Atotech Deutschland Gmbh Pulverlack und Verfahren für die Erzeugung dünner Schichten im Leiterplattenbau
US6855738B2 (en) * 2003-06-06 2005-02-15 Dow Global Technologies Inc. Nanoporous laminates
JP2005268405A (ja) 2004-03-17 2005-09-29 Dow Corning Toray Co Ltd 光学装置用金属ベース回路基板およびその製造方法
JP5353241B2 (ja) * 2006-10-06 2013-11-27 住友ベークライト株式会社 多層プリント配線板および半導体装置
JP2009049062A (ja) 2007-08-14 2009-03-05 Denki Kagaku Kogyo Kk 金属ベース回路用基板の製造方法及び金属ベース回路用基板
CA2726173C (en) * 2008-05-29 2016-02-23 Denki Kagaku Kogyo Kabushiki Kaisha Metal base circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002322372A (ja) * 2001-04-26 2002-11-08 Denki Kagaku Kogyo Kk 樹脂組成物およびそれを用いた金属ベース回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021256798A1 (ko) * 2020-06-18 2021-12-23 동우 화인켐 주식회사 연성 금속 적층체, 이의 제조방법 및 이를 이용한 프린트 배선판

Also Published As

Publication number Publication date
JP2011238729A (ja) 2011-11-24
CN102907186B (zh) 2015-10-07
WO2011142198A1 (ja) 2011-11-17
TWI504327B (zh) 2015-10-11
EP2571342A4 (en) 2015-05-06
JP5545983B2 (ja) 2014-07-09
US8796145B2 (en) 2014-08-05
EP2571342B1 (en) 2017-04-05
ES2628860T3 (es) 2017-08-04
US20130056439A1 (en) 2013-03-07
KR20130081655A (ko) 2013-07-17
CN102907186A (zh) 2013-01-30
EP2571342A1 (en) 2013-03-20
TW201212765A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
KR101829195B1 (ko) 금속 베이스 기판의 제조방법 및 회로기판의 제조방법
JP5493853B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、多層プリント配線板、半導体装置、絶縁樹脂シート、多層プリント配線板の製造方法
JP5738274B2 (ja) 耐熱用接着剤
JP5212578B1 (ja) めっきプロセス用プライマー層、配線板用積層板及びその製造方法、多層配線板及びその製造方法
JP2020023714A (ja) 樹脂材料及び多層プリント配線板
WO2017170521A1 (ja) 樹脂組成物及び多層基板
WO2012165265A1 (ja) 基板及びその製造方法、放熱基板、並びに、放熱モジュール
CN1289600C (zh) 热固性环氧树脂组合物、其成型体及多层印刷线路板
JP7311968B2 (ja) 層間絶縁フィルム及びその製造方法
JP5767540B2 (ja) エピスルフィド樹脂材料であるｂステージフィルム、多層基板及び積層フィルム
JP2006124434A (ja) エポキシ樹脂無機複合シート及び成形品
JP2013082873A (ja) Ｂステージフィルム及び多層基板
JP5508342B2 (ja) プリント配線板用ｂステージフィルム及び多層基板
JP5821845B2 (ja) 金属ベース基板を構成する樹脂層の形成に用いる樹脂組成物、金属ベース基板、及び金属ベース基板の製造方法
JP6269506B2 (ja) 積層体、積層板、プリント配線板、積層体の製造方法、及び積層板の製造方法
JP6716781B2 (ja) 積層フィルム及びプリント配線板用組み合わせ部材
WO2020196829A1 (ja) 樹脂材料及び多層プリント配線板
JP2012140570A (ja) エポキシ樹脂材料及び多層基板
JP6798140B2 (ja) プリント配線板の製造方法
JP2022151865A (ja) 積層構造体およびその製造方法
JP2008130824A (ja) ビルドアップ型多層プリント配線板用接着シート及びビルドアップ型多層プリント配線板
JP2003071936A (ja) 積層板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant