KR101808570B1 - Method of producing igzo-based amorphous oxide semiconductor film and method of producing field-effect transistor using the same - Google Patents
Method of producing igzo-based amorphous oxide semiconductor film and method of producing field-effect transistor using the same Download PDFInfo
- Publication number
- KR101808570B1 KR101808570B1 KR1020110016120A KR20110016120A KR101808570B1 KR 101808570 B1 KR101808570 B1 KR 101808570B1 KR 1020110016120 A KR1020110016120 A KR 1020110016120A KR 20110016120 A KR20110016120 A KR 20110016120A KR 101808570 B1 KR101808570 B1 KR 101808570B1
- Authority
- KR
- South Korea
- Prior art keywords
- igzo
- film
- amorphous oxide
- based amorphous
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000005669 field effect Effects 0.000 title claims description 28
- 238000000137 annealing Methods 0.000 claims abstract description 84
- 238000004544 sputter deposition Methods 0.000 claims abstract description 54
- 238000011282 treatment Methods 0.000 claims abstract description 46
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 claims description 148
- 238000004519 manufacturing process Methods 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 61
- 239000010409 thin film Substances 0.000 claims description 51
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- 230000014509 gene expression Effects 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 47
- 239000011347 resin Substances 0.000 description 23
- 229920005989 resin Polymers 0.000 description 23
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 21
- 239000012212 insulator Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052805 deuterium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920005672 polyolefin resin Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- 229920001747 Cellulose diacetate Polymers 0.000 description 1
- 229920002284 Cellulose triacetate Polymers 0.000 description 1
- VZCYOOQTPOCHFL-OWOJBTEDSA-N Fumaric acid Natural products OC(=O)\C=C\C(O)=O VZCYOOQTPOCHFL-OWOJBTEDSA-N 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 229920001410 Microfiber Polymers 0.000 description 1
- 239000004693 Polybenzimidazole Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 239000002734 clay mineral Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000805 composite resin Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000001530 fumaric acid Substances 0.000 description 1
- -1 fumaric acid diester Chemical class 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002329 infrared spectrum Methods 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000002650 laminated plastic Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002082 metal nanoparticle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 239000003658 microfiber Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002121 nanofiber Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920002480 polybenzimidazole Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 150000003553 thiiranes Chemical class 0.000 description 1
- VZCYOOQTPOCHFL-UHFFFAOYSA-N trans-butenedioic acid Natural products OC(=O)C=CC(O)=O VZCYOOQTPOCHFL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
IGZO계 아모퍼스 산화물층을 하기 식(1)을 만족하는 조건에서 스퍼터 성막한 후에 하기 식(2)를 만족하는 조건에서 어닐링 처리함으로써 IGZO계 아모퍼스 산화물로 이루어지는 반도체막을 제조한다.
1×10-5≤P(Pa)≤5×10-4 ···(1),
100≤T(℃)≤300 ···(2)
(식 중, P는 상기 스퍼터 성막에 있어서의 배압, T는 상기 어닐링 처리에 있어서의 어닐링 온도)The IGZO-based amorphous oxide layer is subjected to an annealing treatment under the condition that the following formula (2) is satisfied after the sputtering film is formed under the condition of satisfying the following formula (1) to produce a semiconductor film made of an IGZO-based amorphous oxide.
1 x 10 -5? P (Pa)? 5 10 -4 (1)
100? T (占 폚)? 300 (2)
(Where P is the back pressure in the sputtering film formation, T is the annealing temperature in the annealing process)
Description
본 발명은 IGZO계 아모퍼스 산화물 반도체막의 제조 방법 및 이 제조 방법을 사용한 전계 효과형 트랜지스터의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing an IGZO-based amorphous oxide semiconductor film and a method of manufacturing a field-effect transistor using the method.
전계 효과형 트랜지스터는 반도체 메모리용 집적 회로의 단위 소자, 고주파 신호 증폭 소자, 액정 구동용 소자 등에 사용되고 있고, 특히 박막화된 것은 박막 트랜지스터(TFT)로서 폭넓은 분야에서 사용되고 있다.BACKGROUND ART [0002] Field-effect transistors are used in a unit device of a semiconductor memory integrated circuit, a high-frequency signal amplifying device, a liquid crystal driving device, and the like. Particularly, a thin film transistor is used in a wide range of fields.
전계 효과형 트랜지스터를 형성하는 반도체 채널층(활성층)으로서는 실리콘 반도체나 그 화합물이 많이 사용되고 있고, 고속 동작이 필요한 고주파 증폭 소자, 집적 회로 등에는 단결정 실리콘, 저속 동작으로 충분하지만 디스플레이 용도 등 대면적화로의 대응이 요구되는 액정 구동 장치용에는 아모퍼스 실리콘이 사용되고 있다.As a semiconductor channel layer (active layer) forming a field-effect transistor, a silicon semiconductor or a compound thereof is widely used. For a high-frequency amplifying element or an integrated circuit requiring high-speed operation, single crystal silicon is sufficient for low speed operation, The amorphous silicon is used for a liquid crystal driving apparatus in which a countermeasure is required.
디스플레이 분야에서는 최근 경량이며 또한 구부러지는 플렉시블 디스플레이가 주목을 받고 있다. 이와 같은 플렉시블 디바이스로는 가요성이 높은 수지 기판이 주로 사용되지만 수지 기판은 그 내열 온도가 통상 150℃∼200℃, 내열성이 높은 폴리이미드계 수지라도 300℃ 정도로 유리 기판 등의 무기 기판에 비해 낮다. 아모퍼스 실리콘은 그 제조 공정에 있어서 300℃를 초과하는 고온의 가열 처리가 통상 필요하게 되어있으므로 내열성이 낮은 현재의 디스플레이에 있어서의 플렉시블 기판 등의 지지 기판으로는 사용하는 것이 어렵다.In the field of displays, lightweight and curved flexible displays are drawing attention recently. Although a highly flexible resin substrate is mainly used as such a flexible device, a resin substrate is usually 150 ° C to 200 ° C in heat resistance temperature and 300 ° C in polyimide resin having high heat resistance, which is lower than that of an inorganic substrate such as a glass substrate . Since amorphous silicon is usually required to be subjected to a heat treatment at a high temperature exceeding 300 캜 in its production process, it is difficult to use amorphous silicon as a supporting substrate for a flexible substrate in a current display having low heat resistance.
한편, 실온에서 성막 가능하며, 또한 아모퍼스라도 반도체로서의 성능을 내는 것이 가능한 In-Ga-Zn-O계(IGZO계)의 산화물 반도체가 토코다이 호소노들에 의해 발견되어 차세대 디스플레이용의 TFT 재료로서 유망시되고 있다(비특허문헌 1, 2).On the other hand, an In-Ga-Zn-O-based (IGZO-based) oxide semiconductor capable of forming a film at room temperature and capable of exhibiting a semiconductor performance even in an amorphous state is discovered by Tokodai hosono, (Non-Patent
그러나, 실온 성막 후에 어닐링 처리 등의 안정화 처리를 실시하지 않은 IGZO계의 아모퍼스 산화물 반도체는 TFT의 활성층으로서 기능하지만, 구동할 때의 전기적 스트레스에 의해 역치 전압이 시프트되기 쉬워 소자 안정성에 문제가 있는 것이 알려져 있다.However, the amorphous oxide semiconductor of the IGZO system not subjected to the stabilization treatment such as the annealing treatment after the room temperature film formation functions as the active layer of the TFT, but the threshold voltage tends to shift due to the electrical stress at the time of driving, Is known.
소자 안정성이 우수한 활성층으로서는, 비특허문헌 3이나 비특허문헌 4 등에 기재되어 있는 바와 같이, 성막 후 350℃∼400℃에서 어닐링 처리를 실시한 IGZO계 아모퍼스 산화물 반도체가 바람직하다. 특허문헌 1의 도 4(본 명세서 도 7)에는 실온에서의 진공 성막 후에 반도체막이었던 아모퍼스 IGZO막에 120℃∼250℃의 어닐링 처리(열처리)를 실시하면 캐리어 밀도가 증대되어 1 자릿수∼3 자릿수 이상 저저항화되는 것이 나타내어져 있다. 즉, 수지 기판의 내열 온도 범위에서의 어닐링 처리로는 트랜지스터의 활성층으로서 양호한 반도체 특성을 나타내는 캐리어 밀도(1×1013∼1×1016개/㎤)를 갖는 반도체층을 얻는 것이 어렵다. 이와 같은 경향은 본 발명자들도 확인했다(후기 실시예 도 6을 참조).As an active layer having excellent element stability, an IGZO-based amorphous oxide semiconductor obtained by annealing at 350 ° C to 400 ° C after film formation is preferable as described in Non-Patent Document 3 and Non-Patent Document 4. In FIG. 4 of the patent document 1 (here, FIG. 7), when the amorphous IGZO film which has been a semiconductor film after vacuum film formation at room temperature is subjected to an annealing treatment (heat treatment) at 120 ° C. to 250 ° C., the carrier density is increased to 1 to 3 It is shown that the resistance is lowered by a number of digits or more. In other words, it is difficult to obtain a semiconductor layer having a carrier density (1 × 10 13 to 1 × 10 16 / cm 3) which exhibits good semiconductor characteristics as an active layer of a transistor in an annealing process in a heat resistant temperature range of a resin substrate. This tendency was confirmed by the present inventors (see Fig. 6 of the latter embodiment).
특허문헌 2에는 IGZO계 아모퍼스 산화물 박막으로 이루어지는 반도체층과 게이트 절연막을 구비한 트랜지스터가 개시되어 있고, 스퍼터 성막 시의 스퍼터 가스 중의 산소 유량비를 10% 이하로 해서 반도체막을, 20% 이상으로 해서 게이트 절연막을 성막하는 것이 개시되어 있다. 그러나, 특허문헌 2에서는 어느 쪽 막도 실온 성막한 것을 어닐링 처리를 실시하지 않고 그대로 사용하고 있어 후공정에 있어서의 가열 처리에 의해 저항값이 변화될 우려가 있고, 또한 상기된 바와 같이 소자 안정성에 문제가 있다고 고려된다.
또한, 특허문헌 3에는 아모퍼스 산화물막을 반도체층으로 해서 구비한 전계 효과형 트랜지스터에 있어서 소자 안정성을 양호하게 하기 위해서 전극부 및 반도체층에 수소 또는 중수소를 첨가하는 것이 개시되어 있다.Patent Document 3 discloses adding hydrogen or deuterium to the electrode portion and the semiconductor layer in order to improve the element stability in a field-effect transistor having an amorphous oxide film as a semiconductor layer.
그러나, 수소나 중수소가 도입되기 위해서는 새로운 설비 및 프로세스를 필요로 하기 때문에 프로세스의 간이성 및 가격면에 있어서 과제가 있다.However, in order to introduce hydrogen or deuterium, new facilities and processes are required, so there is a problem in terms of process simplicity and cost.
본 발명은 상기 사정을 감안하여 이루어진 것이며 수지 기판 상에 제조 가능한 IGZO계 아모퍼스 산화물 반도체막을 제조하는 방법으로서 간이하며 또한 저비용인 제조 프로세스로 TFT의 활성층으로서 바람직한 캐리어 밀도를 갖고 또한 전기적 스트레스 및 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 반도체막을 제조하는 방법 및 이 방법을 사용해서 소자 안정성이 우수한 IGZO계 전계 효과형 트랜지스터를 제조하는 방법을 제공하는 것을 목적으로 하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances and has as its object to provide a method for manufacturing an IGZO amorphous oxide semiconductor film which can be manufactured on a resin substrate and which has a favorable carrier density as an active layer of a TFT in a simple and low- A method of manufacturing an IGZO amorphous oxide semiconductor film having good stability and a method of manufacturing an IGZO field effect transistor having excellent element stability by using this method.
본 발명자는 IGZO계 아모퍼스 산화물 박막을 기판 상에 스퍼터 성막할 때에 스퍼터 성막 시의 배압과 스퍼터 성막 후의 어닐링 처리 온도를 적합화함으로써 임의의 전기 저항값을 갖고 또한 열안정성이 양호한 IGZO계 아모퍼스 산화물 절연체 박막을 제조 가능한 것을 발견했다.The present inventors have found that when an IGZO-based amorphous oxide thin film is sputter deposited on a substrate, an IGZO-based amorphous oxide having an arbitrary electric resistance value and good thermal stability can be obtained by adjusting the back pressure at the time of sputter deposition and the annealing treatment temperature after sputter- It has been found that an insulator thin film can be manufactured.
또한, 본 발명자는 상기 지견에 의거해서 수지 기판 상에 제조 가능하고 TFT의 활성층으로서 바람직한 캐리어 밀도를 갖고 또한 전기적 스트레스 및 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 반도체막을 간이하며 또한 저비용으로 제조하는 방법을 발견했다.The present inventors have also found that an IGZO-based amorphous oxide semiconductor film which can be produced on a resin substrate on the basis of the above-described knowledge and has a favorable carrier density as an active layer of a TFT and good stability against electric stress and heat is simple and manufactured at a low cost .
즉, 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법은 IGZO계 아모퍼스 산화물층을 스퍼터 성막한 후에 어닐링 처리함으로써 IGZO계 아모퍼스 산화물로 이루어지는 반도체막을 제조하는 방법으로서 하기 식(1) 및 식(2)를 만족하는 조건에서 성막하는 것을 특징으로 하는 것이다. 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 있어서 또한 하기 식(3)을 만족하는 조건에서 성막하는 것이 바람직하다.That is, the method for producing an IGZO-based amorphous oxide semiconductor film of the present invention is a method for producing a semiconductor film made of an IGZO-based amorphous oxide by performing an annealing treatment after sputtering an IGZO-based amorphous oxide layer, 2). ≪ / RTI > In the method for producing the IGZO-based amorphous oxide semiconductor film of the present invention, it is preferable to form the film under the condition satisfying the following formula (3).
1×10-5≤P(Pa)≤5×10-4 ···(1),1 x 10 -5? P (Pa)? 5 10 -4 (1)
100≤T(℃)≤300 ···(2),100? T (占 폚)? 300 (2)
2×10-5≤P(Pa)≤1×10-4 ···(3)2 x 10 -5? P (Pa)? 1 x 10 -4 (3)
(식 중, P는 상기 스퍼터 성막에 있어서의 배압, T는 상기 어닐링 처리에 있어서의 어닐링 온도)(Where P is the back pressure in the sputtering film formation, T is the annealing temperature in the annealing process)
여기서, 「스퍼터 성막에 있어서의 배압」은 스퍼터 성막할 때에 기판이 설치되는 진공 용기(성막 장치) 내의 도달 진공도이며, 성막 개시 전, 즉 성막 장치 중으로 성막 가스를 도입하기 전의 성막 장치 내의 진공도를 의미한다.Here, the " back pressure in sputtering film formation " means the degree of vacuum in the vacuum chamber (film forming apparatus) in which the substrate is placed when the sputtering film is formed and means the degree of vacuum in the film forming apparatus before introduction of the film forming gas into the film forming apparatus do.
본 명세서에 있어서 도달 진공도(배압)는 스퍼터 성막 장치에 설치되어 있는 이온 게이지(전리 진공계)의 값을 판독한 값으로 하고 있다. 성막 장치 내의 도달 진공도(배압)는 성막 장치 내의 수분량(수분압)과 대체로 등가이기 때문에 질량 분석계(예를 들면, 알박 사의 Qulee CGM 시리즈 등)를 사용해서 측정된 수분압으로부터 구한 값으로 해도 좋다.In this specification, the value of the ion gauge (ionization vacuum system) provided in the sputtering apparatus is read as the value of the degree of vacuum reached (back pressure). The ultimate vacuum degree (back pressure) in the film forming apparatus may be a value obtained from the water pressure measured using a mass spectrometer (e.g., Qulee CGM series manufactured by ULVAC Co., Ltd.) since it is substantially equivalent to the water content (water pressure) in the film forming apparatus.
본 명세서에 있어서 IGZO계 아모퍼스 산화물 박막은 In, Ga를 포함하는 아모퍼스 산화물 박막을 의미하고, 바람직하게는 Zn을 더 포함하는 아모퍼스 산화물 박막을 의미한다. 이들의 금속 원소 이외에 도펀트나 치환 원소 등의 다른 원소를 포함하고 있어도 좋다.In this specification, the IGZO-based amorphous oxide thin film refers to an amorphous oxide thin film containing In and Ga, and preferably refers to an amorphous oxide thin film containing further Zn. In addition to these metal elements, other elements such as dopants and substitution elements may be included.
본 명세서에 있어서 어닐링 처리는 스퍼터 성막 후의 어닐링 처리에 추가하여 스퍼터 성막된 박막이 가열되는 모든 처리를 포함하는 것으로 하고, 예를 들면 포토리소그래피 등의 패터닝 공정이나 적층되는 막의 성막 공정에 있어서의 가열 처리 등을 포함하는 것으로 한다.In this specification, the annealing treatment includes all treatments in which the sputtered thin film is heated in addition to the annealing treatment after the sputtering. For example, the annealing treatment may be performed by a patterning process such as photolithography or a heat treatment And the like.
본 명세서에 있어서 「도전체」는 비저항값이 100Ω·㎝ 이하인 것을 의미한다. 또한, 「반도체」는 비저항값이 103∼106Ω·㎝의 범위 내인 것을 의미한다. 또한, 「절연체」는 비저항값이 107Ω·㎝ 이상인 것을 의미한다.In the present specification, the term " conductor " means that the specific resistance value is 100 Ω · cm or less. The term " semiconductor " means that the resistivity value is within the range of 10 3 to 10 6 Ω · cm. The " insulator " means that the resistivity value is 10 7 Ω · cm or more.
상기 어닐링 온도는 150℃ 이상, 250℃ 이하인 것이 바람직하다.The annealing temperature is preferably 150 deg. C or higher and 250 deg. C or lower.
본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법은 하기 식(4) 및 식(5)를 만족하는 조건 또는 식(6) 및 식(7)을 만족하는 조건 또는 식(8) 및 식(9)를 만족하는 조건 또는 식(10) 및 식(11)을 만족하는 조건에서 성막하는 것이 바람직하다.The method for producing an IGZO-based amorphous oxide semiconductor film of the present invention is a method for producing an IGZO-based amorphous oxide semiconductor film which satisfies the following expressions (4) and (5) or satisfies expressions (6) ) Or a condition satisfying the expressions (10) and (11).
P(Pa)=2×10-5 ···(4),P (Pa) = 2 x 10 < -5 > (4)
200≤T(℃)≤300 ···(5), 200? T (占 폚)? 300 (5)
P(Pa)=5×10-5 ···(6), P (Pa) = 5 10 -5 (6)
120≤T(℃)≤270 ···(7), 120? T (占 폚)? 270 (7)
P(Pa)=6.5×10-5 ···(8),P (Pa) = 6.5 x 10 < -5 > (8)
100≤T(℃)≤240 ···(9), 100? T (占 폚)? 240 (9)
P(Pa)=1×10-4 ···(10),P (Pa) = 1 x 10 < -4 > (10)
100≤T(℃)≤195 ···(11) Lt; = T (C) < = 195 (11)
또한, 상기 식(4), 식(6), 식(8), 식(10)의 배압(P)의 값은 ±10%의 폭을 갖는 것으로 한다.It is also assumed that the values of the back pressure (P) in the above formulas (4), (6), (8) and (10) have a width of ± 10%.
본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 있어서 상기 스퍼터 성막에 있어서의 성막 압력이 10Pa 이하인 것이 바람직하다.In the method for producing an IGZO-based amorphous oxide semiconductor film of the present invention, it is preferable that the deposition pressure in the sputter deposition is 10 Pa or less.
또한, 상기 스퍼터 성막에 있어서의 성막 가스를 Ar과 O2를 포함하는 것으로 하고, 상기 성막 가스 중의 Ar과 O2의 유량비를 O2/Ar≤1/15로 하는 것이 바람직하다.Further, the film forming gas in the sputtering deposition as including Ar and O 2, and it is preferable that the flow rate ratio of Ar and O 2 of the film forming gas to the O 2 / Ar≤1 / 15.
본 발명의 전계 효과형 트랜지스터의 제조 방법은 기판 상에 IGZO계 아모퍼스 산화물로 이루어지는 반도체층, 소스 전극, 드레인 전극, 게이트 전극 및 게이트 절연막을 구비해서 이루어지는 박막 트랜지스터의 제조 방법에 있어서 상기 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 상기 반도체층을 형성하는 것을 특징으로 하는 것이다.A method of manufacturing a field effect transistor of the present invention is a method of manufacturing a thin film transistor including a semiconductor layer made of an IGZO-based amorphous oxide, a source electrode, a drain electrode, a gate electrode, and a gate insulating film on a substrate, Characterized in that the semiconductor layer is formed by a manufacturing method of an IGZO-based amorphous oxide semiconductor film.
본 발명의 전계 효과형 트랜지스터의 제조 방법에 있어서 상기 기판으로서 가요성 기판을 사용하는 것이 바람직하다.In the method of manufacturing a field effect transistor of the present invention, it is preferable to use a flexible substrate as the substrate.
일본 특허 공개 2007-73697호 공보에는 성막 시의 분위기 가스 중에 5.0×105Pa∼10Pa의 분압으로 물을 포함시킴으로써 노멀리 오프형의 TFT를 안정되게 제작할 수 있는 것이 기재되어 있다. 그러나, 이와 같은 수분압의 범위 내에 있어서 성막된 IGZO계 산화물 박막은 수지 기판의 내열 온도 이하의 어닐링 처리를 실시하면 성막 시의 수분압의 차이에 의해 그 전기 저항값은 다르고, 그 범위는 절연체 영역에서부터 도전체 영역에 이르기 때문에 상기 수분압에 걸쳐 안정되게 제조할 수는 없는 것을 본 발명자는 확인했다. 상세에 대해서는 후기한다.Japanese Patent Application Laid-Open No. 2007-73697 discloses that a normally off type TFT can be stably manufactured by including water in an atmospheric gas at the time of film formation at a partial pressure of 5.0 × 10 5 Pa to 10 Pa. However, if the IGZO oxide thin film formed within such a range of the water vapor pressure is subjected to an annealing treatment at a temperature not exceeding the heat resistance temperature of the resin substrate, the electric resistance value of the IGZO oxide thin film varies depending on the difference in water pressure during film formation, To the conductor region, the inventors have confirmed that they can not be stably produced over the above water pressure. Details are given later.
일본 특허 공개 2007-73697호 공보에는 어닐링 처리에 관한 기재는 되어 있지 않지만 실제 일본 특허 공개 2007-73697호 공보에 기재된 배압(통상의 고진공) 및 수분압에 의해 얻어진 활성층에 대해서 본 발명자가 TFT의 동작 특성의 추시를 행한 결과 TFT로서의 동작을 확인할 수 없었던 것에서 감안하여 일본 특허 공개 2007-73697호 공보에서는 400℃ 이상의 온도에 있어서 어닐링 처리를 실시하고 있다고 고려된다.Japanese Patent Application Laid-Open No. 2007-73697 does not disclose an annealing process. However, the present inventors have found that the present inventors have found that the operation of the TFT is not limited to the active layer obtained by back pressure (normal high vacuum) and water pressure described in Japanese Unexamined Patent Application Publication No. 2007-73697 It is considered that the annealing process is performed at a temperature of 400 占 폚 or more in Japanese Patent Application Laid-Open No. 2007-73697 in view of the fact that the operation as a TFT can not be confirmed as a result of observing characteristics.
따라서, 본 발명은 수지 기판의 내열 온도 이하의 온도에서의 어닐링 처리에 의해 안정화된 캐리어 밀도 1×1013∼1×1016개/㎤를 갖는 TFT의 활성층으로서 바람직한 IGZO계 아모퍼스 산화물 반도체막을 최초로 제조 가능하게 한 것이다. 본 발명에 의하면 그 후의 어닐링 처리 온도에 따라서(수지 기판의 내열 온도 이하) 스퍼터 성막에 있어서의 배압을 1×10-5 이상 5×10-4 이하의 범위 내에서 제어하는 것만의 간이한 방법에 의해 새로운 설비 투자 등을 필요로 하지 않고, 간이하며 또한 저비용으로 IGZO계 아모퍼스 산화물 반도체막을 제조할 수 있다.Accordingly, the present invention is a method for manufacturing an IGZO-based amorphous oxide semiconductor film which is preferable as an active layer of a TFT having a carrier density of 1x10 < 13 > to 1x10 < 16 > / cm < 3 > stabilized by an annealing treatment at a temperature not higher than the heat- Manufacturing. According to the present invention, a simple method of controlling the back pressure in the sputtering film formation within the range of 1 x 10 < -5 > to 5 x 10 < -4 > (not more than the heat resistance temperature of the resin substrate) It is possible to manufacture an IGZO amorphous oxide semiconductor film in a simple and low-cost manner without requiring a new facility investment or the like.
(발명의 효과)(Effects of the Invention)
본 발명에서는 IGZO계 아모퍼스 산화물층을 1×10-5 이상 5×10-4 이하의 배압으로 스퍼터 성막한 후에 100℃ 이상 300℃ 이하의 온도에서 어닐링 처리함으로써 IGZO계 아모퍼스 산화물로 이루어지는 반도체막을 제조한다. 이와 같은 방법에 의하면 TFT의 활성층으로서 바람직한 캐리어 밀도를 갖고, 또한 전기적 스트레스 및 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 반도체막을 수지 기판의 내열 온도 이하의 온도에서 간이하며 또한 저비용으로 제조할 수 있다.In the present invention, the IGZO amorphous oxide layer is sputter deposited at a back pressure of 1 x 10 -5 to 5 x 10 -4, and then annealed at a temperature of 100 ° C or higher and 300 ° C or lower to form a semiconductor film made of an IGZO amorphous oxide . According to this method, an IGZO-based amorphous oxide semiconductor film having favorable carrier density as an active layer of a TFT and good stability against electric stress and heat can be manufactured at a temperature below the heat resistance temperature of the resin substrate and at a low cost.
따라서, IGZO계 전계 효과형 트랜지스터의 제조 방법에 있어서 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 활성층(반도체층)을 제조함으로써 전기적 스트레스 및 열에 대한 안정성이 양호한 IGZ0계 아모퍼스 산화물 절연층을 구비하고, 소자 안정성이 우수한 IGZO계 전계 효과형 트랜지스터를 간이한 제조 프로세스로 저비용으로 제조할 수 있다.Therefore, by manufacturing the active layer (semiconductor layer) by the method of manufacturing the IGZO amorphous oxide semiconductor film of the present invention in the method of manufacturing the IGZO-based field effect transistor, the IGZO amorphous oxide insulating layer having good electrical stress and heat stability And an IGZO-based field-effect transistor having excellent device stability can be manufactured at a low cost by a simple manufacturing process.
도 1은 스퍼터 성막 시에 배압을 변화시켰을 때의 성막 장치 중의 수분량과 성막되는 IGZO계 아모퍼스 산화물 박막 중의 수분량의 관계를 모식적으로 나타내는 도면이다.
도 2는 반도체막의 캐리어 밀도와 비저항값의 관계를 나타내는 도면이다.
도 3a는 본 발명에 의한 일실시형태의 반도체 장치(박막 소자)의 제조 공정을 나타내는 단면도(그 1)이다.
도 3b는 본 발명에 의한 일실시형태의 반도체 장치의 제조 공정을 나타내는 단면도(그 2)이다.
도 3c는 본 발명에 의한 일실시형태의 반도체 장치의 제조 공정을 나타내는 단면도(그 3)이다.
도 3d는 본 발명에 의한 일실시형태의 반도체 장치의 제조 공정을 나타내는 단면도(그 4)이다.
도 4는 실시예 1에 있어서 다른 배압으로 스퍼터 성막된 IGZO계 아모퍼스 산화물 박막의 전기 저항값과 어닐링 처리 온도의 관계를 나타내는 도면이다.
도 5는 도 4에 나타내어지는 스퍼터 성막 후의 IGZO계 아모퍼스 산화물 박막 표면의 OH기의 피크 파장 부근의 IR 스펙트럼을 나타내는 도면이다.
도 6은 비교예 1에 있어서 다른 산소 유량으로 스퍼터 성막된 IGZO계 아모퍼스 산화물 박막의 전기 저항값과 어닐링 처리 온도의 관계를 나타내는 도면이다.
도 7은 일본 특허 문헌 1의 도 4Fig. 1 is a diagram schematically showing the relationship between the water content in the film forming apparatus when the back pressure is changed during the sputter deposition and the moisture content in the IGZO-based amorphous oxide thin film to be deposited.
2 is a diagram showing the relationship between the carrier density and the resistivity value of the semiconductor film.
3A is a cross-sectional view (No. 1) showing a manufacturing process of a semiconductor device (thin film element) according to an embodiment of the present invention.
3B is a cross-sectional view (part 2) showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.
3C is a cross-sectional view (part 3) showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.
Fig. 3D is a cross-sectional view (No. 4) showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.
4 is a graph showing the relationship between the electric resistance value of the IGZO-based amorphous oxide thin film sputtered at different back pressure and the annealing treatment temperature in Example 1. FIG.
Fig. 5 is a diagram showing the IR spectrum near the peak wavelength of the OH group on the surface of the IGZO amorphous oxide thin film after the sputter deposition shown in Fig. 4; Fig.
6 is a graph showing the relationship between the electric resistance value of the IGZO-based amorphous oxide thin film sputtered at different oxygen flow rates and the annealing treatment temperature in Comparative Example 1. FIG.
Fig. 7 is a cross-
「IGZO계 아모퍼스 산화물 반도체막의 제조 방법」&Quot; Method for producing IGZO-based amorphous oxide semiconductor film "
본 발명자는 전기적 스트레스나 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 박막을 제조하는 방법에 대해서 예의 검토를 행했다. 그 결과, 성막 장치 내의 수분량에 의해 성막되는 IGZO계 아모퍼스 산화물 박막의 전기 저항값이 변화됨으로써, 또한 그 값은 스퍼터 성막 후의 어닐링 처리 온도에 의해 변화됨으로써, 즉 성막 장치 내의 수분량과 스퍼터 성막 후의 어닐링 처리 온도의 조합을 적합화함으로써 도전체 영역에서부터 절연체 영역 범위 내의 임의의 전기 저항값을 갖고, 또한 전기적 스트레스 및 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 박막도 제조 가능한 것을 발견했다.(후기 실시예 1, 도 4를 참조).The present inventors have made intensive investigations on a method for producing an IGZO amorphous oxide thin film having good stability against electric stress and heat. As a result, the electric resistance value of the IGZO-based amorphous oxide thin film formed by the water content in the film forming apparatus is changed, and the value is changed by the annealing treatment temperature after the sputtering film formation, that is, the moisture content in the film forming apparatus and the annealing after the sputtering It has been found that an IGZO-based amorphous oxide thin film having an arbitrary electric resistance value in a range from a conductor region to an insulator region and having good stability against electric stress and heat can also be produced by adapting a combination of
본 명세서에 있어서 「도전체」는 비저항값이 100Ω·㎝ 이하인 것을 의미한다. 또한, 「반도체」는 비저항값이 103∼106Ω·㎝의 범위 내인 것을 의미한다. 또한, 본 명세서에 있어서 「절연체」는 비저항값이 107Ω·㎝ 이상인 것을 의미한다.In the present specification, the term " conductor " means that the specific resistance value is 100 Ω · cm or less. The term " semiconductor " means that the resistivity value is within the range of 10 3 to 10 6 Ω · cm. In the present specification, the term " insulator " means that the resistivity value is 10 7 Ω · cm or more.
스퍼터 성막에 있어서 성막 장치 내의 물 함유량(수분압)은 스퍼터 성막에 있어서의 배압과 상관이 있는 것이 알려져 있고, 배압이 낮은, 즉 고진공일수록 수분압이 낮아지는 것이 알려져 있다. 본 발명자는 스퍼터 성막 시의 배압을 변화시켜서 성막한 전기 저항값이 다른 각 IGZO계 아모퍼스 산화물 박막에 대해서 FT-IR 측정에 의한 조성 분석을 실시하고, 그 결과, 각각의 막에 있어서 OH기의 피크 면적이 다르고, 배압을 높게 하면 OH기의 양이 증가되는 것, 즉 물 함유량이 증가되어 있는 것을 확인했다(후기 실시예, 도 5를 참조).It is known that the water content (water vapor pressure) in the film forming apparatus in the sputter deposition is correlated with the back pressure in the sputter deposition, and it is known that the back pressure is low, that is, the water pressure becomes lower as the vacuum is higher. The present inventors have conducted composition analysis by FT-IR measurement on each IGZO amorphous oxide thin film having a different electric resistance value by changing the back pressure at the time of forming the sputtering film. As a result, It was confirmed that when the peak area was different and the back pressure was increased, the amount of the OH group was increased, that is, the water content was increased (see the later embodiment, see Fig. 5).
도 1은 배압(성막 장치 내의 도달 진공도)을 변화시켰을 때의 성막 장치 내의 수분량과 성막된 IGZO계 아모퍼스 산화물 박막 내의 수분량의 관계를 나타내는 이미지도이다. 도시되는 바와 같이 배압이 높을수록 성막 장치 내의 수분량이 많아진다. 따라서, 막중에 받아들여지는 수분이 많아져 박막의 전기 저항값에 영향을 미치는 것으로 고려된다.1 is an image diagram showing the relationship between the water content in the film forming apparatus when the back pressure (the degree of vacuum reached in the film forming apparatus) is changed and the water content in the thin film of IGZO amorphous oxide film formed. As shown in the drawing, the higher the back pressure, the larger the amount of water in the film forming apparatus. Therefore, the amount of water absorbed in the film increases, which is considered to affect the electrical resistance of the thin film.
도 1 및 후기 실시예 도 5로부터 스퍼터 성막 직후의 IGZO계 아모퍼스 산화물 박막 중의 수분량(OH기량)은 스퍼터 성막 시의 배압에 의해 변화되는 것을 확인할 수 있다. 그리고, 도 4에는 스퍼터 성막 시의 배압의 차이와 그 후의 어닐링 온도에 의해 도전체 영역에서부터 절연체 영역까지의 영역에 있어서 여러 가지 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 제조할 수 있는 것이 나타내어져 있다.It can be seen from Fig. 1 and the later embodiment Fig. 5 that the moisture content (OH group content) in the IGZO-based amorphous oxide thin film immediately after the sputtering is changed by the back pressure at the time of forming the sputtering film. 4 shows that an IGZO-based amorphous oxide thin film having various electric resistance values can be produced in the region from the conductor region to the insulator region by the difference in the back pressure at the time of forming the sputter and the annealing temperature thereafter It's gone.
성막 장치 내의 수분량의 제어 방법은 상기된 스퍼터 성막에 있어서의 배압에 의한 제어에 한정되지 않고, 예를 들면 성막 중에 수분을 직접 도입하는 방법 등으로도 제어하는 것이 가능하다. [발명의 내용]의 항에 있어서 기재된 바와 같이 배압은 성막 가스를 도입하기 전의 성막 장치 내의 진공도이며, 용이하게 설정 변경이 가능한 요인이므로 배압에 의해 산화물 박막 중의 수분량을 제어하는 것이 바람직하다. 이하, 배압을 제어해서 수분량을 제어하는 방법을 예로 설명한다.The method of controlling the moisture content in the film forming apparatus is not limited to the control by the back pressure in the above-described sputtering film formation, and can be controlled by, for example, a method of directly introducing moisture during film formation. As described in the description of the present invention, the back pressure is a degree of vacuum in the film forming apparatus before introducing the deposition gas, and it is preferable to control the water content in the oxide thin film by back pressure because it is a factor that can easily be changed. Hereinafter, a method of controlling the water content by controlling the back pressure will be described as an example.
도 4에는 어닐링 처리를 실시하지 않은 상태의 스퍼터 성막 직후의 IGZO계 아모퍼스 산화물 박막에 있어서도 배압의 차이에 의해 다른 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 성막할 수 있는 것이 나타내어져 있지만, [배경기술]의 항에 있어서 기재된 바와 같이, 어느 정도의 안정화 처리를 실시하지 않은 스퍼터 성막만의 절연막은 전기적 스트레스나 열에 대한 안정성에 문제가 있다. 따라서, 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에서는 스퍼터 성막 후 안정화 처리로서 어닐링 처리를 실시한다.4 shows that the IGZO amorphous oxide thin film immediately after the sputter deposition without annealing treatment can form an IGZO amorphous oxide thin film having different electric resistance values due to the difference in back pressure, As described in the Background of the Invention, the insulating film of only the sputtering film which has not undergone any stabilization treatment has a problem in terms of electrical stress and stability against heat. Therefore, in the method for producing an IGZO-based amorphous oxide semiconductor film of the present invention, an annealing treatment is performed as stabilization treatment after sputtering.
즉, 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법은 IGZO계 아모퍼스 산화물층을 배압을 1×10-5 이상 5×10-4 이하의 배압으로 스퍼터 성막한 후에 100℃ 이상 300℃ 이하의 온도에서 어닐링 처리한다.That is, in the IGZO-based amorphous oxide semiconductor layer of the present invention, the IGZO-based amorphous oxide layer is sputter-deposited at a back pressure of 1 × 10 -5 to 5 × 10 -4 , Annealing at a temperature.
어닐링 처리의 방법은 특별히 제한되지 않지만 상압에서의 어닐링으로 충분하기 때문에 핫플레이트 등에서의 가열 처리가 용이한 방법이다. 그 밖에 크린 오븐이나 진공 챔버를 사용해도 좋다.The method of the annealing treatment is not particularly limited, but annealing at normal pressure is sufficient, so that it is an easy method of heat treatment on a hot plate or the like. In addition, a clean oven or vacuum chamber may be used.
상기된 바와 같이 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에서는 스퍼터 성막에 있어서는 그 배압을 변화시키는 것 뿐이며 성막 장치 내의 수분량은 어느 쪽 스퍼터 성막 방법을 사용해도 배압에 의해 변화된다. 따라서, 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 있어서 스퍼터 성막의 방법은 특별히 제한되지 않고, 임의의 방법을 적용할 수 있다.As described above, in the method for producing an IGZO-based amorphous oxide semiconductor film of the present invention, only the back pressure is changed in the sputter deposition, and the water content in the deposition apparatus is changed by the back pressure even when either of the sputter deposition methods is used. Therefore, in the method for producing the IGZO-based amorphous oxide semiconductor film of the present invention, the method of forming the sputter is not particularly limited, and any method can be applied.
스퍼터 성막 방법으로서는, 예를 들면 2극 스퍼터링법, 3극 스퍼터링법, 직류 스퍼터링법, 고주파 스퍼터링법(RF 스퍼터링법), ECR 스퍼터링법, 마그네트론 스퍼터링법, 대향 타겟 스퍼터링법, 펄스 스퍼터링법 및 이온빔 스퍼터링법 등을 들 수 있다.Examples of the sputtering method include a sputtering method such as a bipolar sputtering method, a three-pole sputtering method, a DC sputtering method, a high-frequency sputtering method (RF sputtering method), an ECR sputtering method, a magnetron sputtering method, a counter target sputtering method, a pulse sputtering method, Laws and the like.
또한, 성막을 행하는 기판으로서는 특별히 제한되지 않고, 본 실시형태에 있어서 기판은 특별히 제한되지 않고, Si 기판, 유리 기판, 각종 플렉시블 기판 등 용도에 따라서 선택하면 좋다. 본 발명의 IGZO계 아모퍼스 산화물 절연막의 제조 방법은 300℃ 이하의 저온 프로세스에 의해 실시될 수 있으므로 내열성이 낮은 수지 기판에도 바람직하게 적용할 수 있다. 따라서, 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법은 플렉시블 디스플레이 등에 사용되는 박막 트랜지스터(TFT)의 제조에도 적용하는 것이 가능하다.The substrate for film formation is not particularly limited, and the substrate in the present embodiment is not particularly limited and may be selected depending on the application such as an Si substrate, a glass substrate, and various flexible substrates. The IGZO-based amorphous oxide insulating film of the present invention can be suitably applied to a resin substrate having low heat resistance because it can be performed by a low-temperature process at 300 ° C or less. Therefore, the method of manufacturing the IGZO amorphous oxide semiconductor film of the present invention can be applied to the manufacture of a thin film transistor (TFT) used in a flexible display or the like.
플렉시블 기판으로서는 폴리비닐알코올계 수지, 폴리카보네이트 유도체(테이진(주):WRF), 셀룰로스 유도체(셀룰로스 트리아세테이트, 셀룰로스 디아세테이트), 폴리올레핀계 수지(니혼 제온(주): 제오노어, 제오넥스), 폴리술폰계 수지(폴리에테르술폰, 폴리술폰), 노보넨계 수지(JSR(주):알톤), 폴리에스테르계 수지(PET, PEN, 가교 푸마르산 디에스테르) 폴리이미드계 수지, 폴리아미드계 수지, 폴리아미드이미드계 수지, 폴리아릴레이트계 수지, 아크릴계 수지, 에폭시계 수지, 에피설파이드계 수지, 불소계 수지, 실리콘계 수지 필름, 폴리벤즈아졸계 수지, 시아네이트계 수지, 방향족 에테르계 수지(폴리에테르케톤), 말레이미드-올레핀계 수지 등의 수지 기판, 액정 폴리머 기판, Examples of the flexible substrate include polyvinyl alcohol resins, polycarbonate derivatives (Wired), cellulose derivatives (cellulose triacetate, cellulose diacetate), polyolefin resins (Zeonor, Zeonex) (Polyether sulfone, polysulfone), norbornene resin (JSR Corp., Alton), polyester resin (PET, PEN, crosslinked fumaric acid diester), polyimide resin, polyamide resin, Based resin, a polybenzimidazole-based resin, a polyimide-based resin, a polyarylate-based resin, an acrylic resin, an epoxy resin, an episulfide resin, , A resin substrate such as a maleimide-olefin resin, a liquid crystal polymer substrate,
또한, 이들 수지 기판 중에 산화 규소 입자, 금속 나노 입자, 무기 산화물 나노 입자, 무기 질화물 나노 입자, 금속계·무기계의 나노 섬유 또는 마이크로 섬유, 카본 섬유, 카본 나노 튜브, 유리 펠렛, 유리 섬유, 유리 비즈, 점토 광물, 운모 파생 결정 구조를 포함한 복합 수지 기판,In addition, it is also possible to add, to these resin substrates, silicon oxide particles, metal nanoparticles, inorganic oxide nanoparticles, inorganic nitride nanoparticles, metal or inorganic nanofibers or microfibers, carbon fibers, carbon nanotubes, glass pellets, Clay minerals, composite resin substrates containing mica-derived crystal structure,
얇은 유리와 상기 단독 유기 재료 사이에 적어도 1회의 접합 계면을 갖는 적층 플라스틱 재료, 무기층(ex. SiO2, Al2O3, SiOxNy)과 유기층(상기)을 교대로 적층함으로써 적어도 1회 이상의 접합 계면을 갖는 배리어 성능을 갖는 복합 재료,(E.g., SiO 2 , Al 2 O 3 , SiO x N y ) and an organic layer (described above) alternately stacked on one another by alternately laminating a laminated plastic material having at least one bonding interface between the thin glass and the single organic material, A composite material having a barrier property with a bonding interface of at least two times,
스테인리스 기판 또는 스테인리스와 이종 금속을 적층한 금속 다층 기판, 알루미늄 기판 또는 표면에 산화 처리(예를 들면, 양극 산화 처리)를 실시함으로써 표면의 절연성을 향상시키는 산화 피막이 형성된 알루미늄 기판 등을 들 수 있다.A stainless steel substrate or a metal multilayer substrate formed by laminating stainless and dissimilar metals, an aluminum substrate or an aluminum substrate having an oxide film formed on the surface thereof by oxidation treatment (for example, anodizing treatment) to improve the insulating property of the surface.
IGZO계 아모퍼스 산화물로서는 하기 일반 식(P1)으로 나타내어지는 InGaZnO4(IGZO) 등의 호모로가스 화합물을 하나의 예로서 들 수 있다. As the IGZO-based amorphous oxide, a homologous gas compound such as InGaZnO 4 (IGZO) represented by the following general formula (P1) can be mentioned as an example.
(In2 - xGax)O3·(ZnO)m ···(P1)(In 2 - x Ga x ) O 3. (ZnO) m (P1)
(식 중, 0≤x≤2 또한 m은 자연수)(Where 0? X? 2 and m is a natural number)
성막 시의 성막 압력은 특별히 제한되지 않지만 성막 압력이 지나치게 높으면 성막 속도가 느려져 생산성이 나빠지므로 10Pa 이하인 것이 바람직하고, 5Pa 이하인 것이 보다 바람직하고, 1Pa 이하인 것이 더욱 바람직하다.The film forming pressure at the time of film forming is not particularly limited, but if the film forming pressure is excessively high, the film forming speed becomes slow and the productivity deteriorates. Therefore, it is preferably 10 Pa or less, more preferably 5 Pa or less, and further preferably 1 Pa or less.
스퍼터 성막 시의 성막 가스는 특별히 제한되지 않지만, Ar과 O2를 포함하는 것을 들 수 있다.The deposition gas at the time of forming the sputter is not particularly limited, but includes Ar and O 2 .
[배경기술]의 항목에 있어서, 기재된 바와 같이, 이와 같은 성막 가스 중의 Ar과 O2의 유량비에 의해 스퍼터 성막되는 막의 전기 저항값이 변화되므로 본 발명의 성막 방법에 있어서 배압에 추가하여 이 유량비도 변화시켜서 전기 저항값을 제어해도 좋지만 산소 분압을 높게 함으로써 성막 속도가 저하되는 경향이 있고, 후기 비교예 1의 도 6에 나타내어지는 바와 같이, 배압 및 어닐링 처리 온도에 따라서는 성막 시의 산소 분압의 전기 저항값으로의 영향은 거의 없어지는 경우도 있다. 본 발명에서는 배압과 어닐링 처리 온도를 적합화하는 것만으로 절연체 영역의 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 제조할 수 있으므로 산소 분압 O2/Ar는 1/15 이하의 일정값으로 하는 것이 바람직하다.As described above, the electric resistance value of the film formed by sputtering is changed by the flow rate ratio of Ar and O 2 in the film forming gas as described above. Therefore, in addition to the back pressure in the film forming method of the present invention, It is possible to control the electric resistance value by changing the oxygen partial pressure. However, as the oxygen partial pressure is increased, the film forming speed tends to decrease. As shown in Fig. 6 of the later Comparative Example 1, depending on the back pressure and the annealing treatment temperature, The influence on the electrical resistance value may be substantially eliminated. In the present invention, an IGZO amorphous oxide thin film having an electrical resistance value in an insulator region can be produced only by adjusting the back pressure and the annealing treatment temperature, so that the oxygen partial pressure O 2 / Ar is set to a constant value of 1/15 or less desirable.
본 발명자는 전기 저항값과 캐리어 밀도는 서로 관계가 있음을 확인했다(도 2). 일반적으로 양호한 ON-OFF 특성이 얻어지는 트랜지스터의 활성층의 캐리어 밀도는 1×1013∼1×1016개/㎤이므로 양호한 ON-OFF 특성이 얻어지는 반도체 영역의 전기 저항값은 도 2의 파선 프레임 내의 저항값의 범위(103∼106Ω·㎝의 범위) 내의 값이다. 따라서, 이와 같은 배압 조건 및 어닐링 처리 온도 범위로 함으로써 막면 내의 캐리어 밀도의 균일성이 높고, ON-OFF 특성이 양호한 신뢰성이 우수한 IGZO계 아모퍼스 산화물 반도체막을 제조할 수 있다.The present inventors have confirmed that the electric resistance value and the carrier density are related to each other (Fig. 2). Generally, since the carrier density of the active layer of the transistor in which a good ON-OFF characteristic is obtained is 1 × 10 13 to 1 × 10 16 / cm 3, the electric resistance value of the semiconductor region in which good ON- (A range of 10 3 to 10 6 Ω · cm). Therefore, the IGZO-based amorphous oxide semiconductor film having high uniformity of carrier density in the film surface and excellent ON-OFF characteristics and excellent reliability can be produced by setting the back pressure and the annealing treatment temperature in this range.
후기 실시예 1에서는 성막 압력 0.8Pa, 투입 전력 DC50W, Ar:30sccm O2:0.25sccm의 조건에서 배압 및 어닐링 처리 온도를 변화시켜서 여러 가지 전기 저항값을 나타내는 IGZO계 아모퍼스 산화물 박막을 제조했다. 도 4에 나타내어지는 바와 같이 배압이 높은 범위와 낮은 범위, 그리고 그 중간 영역에서 어닐링 처리 온도에 대한 전기 저항값(비저항값)의 변화의 방법이 다르다.In Example 1, an IGZO amorphous oxide thin film showing various electric resistance values was produced by varying the back pressure and annealing treatment temperature under the conditions of a film forming pressure of 0.8 Pa, an input power of DC 50 W, and Ar: 30 sccm O 2 : 0.25 sccm. As shown in Fig. 4, the method of changing the electric resistance value (resistivity value) with respect to the annealing treatment temperature in the range of high back pressure and low range and in the intermediate range is different.
도 4의 ■, □, ◆, △의 플롯(배압1×10-4Pa, 6.5×10-5Pa, 5×10-5Pa, 2×10-5Pa)에서는 어닐링 온도를 상승시킴으로써 전기 저항값이 300℃까지의 영역에서 연속적으로 증대되고 있다. 또한, ◆의 플롯에 대해서는 150℃∼250℃의 어닐링 처리 온도 범위에 있어서 경사가 매우 완만해져서 104∼105Ω· ㎝의 범위의 거의 일정한 값을 나타내는 형태로 되어 있다.■, □, ◆, △ plot of Figure 4 (the back pressure 1 × 10 -4 Pa, 6.5 × 10 -5 Pa, 5 × 10 -5 Pa, 2 × 10 -5 Pa) in the electrical resistance by raising the annealing temperature Value is continuously increased in the region up to 300 占 폚. Also, for the plot of 경, the inclination becomes very gentle in the annealing treatment temperature range of 150 캜 to 250 캜, and the form shows a substantially constant value in the range of 10 4 to 10 5 Ω · cm.
도 4에는 배압 1×10-5Pa 이상, 5×10-4Pa 이하, 어닐링 처리 온도 100℃∼300℃의 범위에 있어서 바람직한 배압과 어닐링 처리 온도의 조합을 선택함으로써 전기 저항값 103∼106Ω·㎝의 범위 내의 양호한 ON-OFF 특성이 얻어지는 반도체막을 제조할 수 있는 것이 나타내어져 있다.Figure 4 is a
또한, 배압 5×10-5Pa로 한 경우는 150℃∼250℃의 어닐링 처리 온도 범위에 있어서 어닐링 처리 온도의 면내 균일성이 미치는 전기 저항값으로의 영향이 적고, 어닐링 처리 중의 박막의 막면 내의 온도 분포 등에 의한 막면 내의 전기 저항값의 균일성으로의 영향을 작게 할 수 있는 것도 나타내어져 있다.When the back pressure is 5 x 10 < -5 > Pa, the influence of the in-plane uniformity of the annealing treatment temperature on the electrical resistance value is small in the annealing treatment temperature range of 150 deg. C to 250 deg. It is also shown that the influence of the temperature distribution or the like on the uniformity of the electrical resistance value in the film surface can be reduced.
또한, 도 4에는 어닐링 처리 온도를 400℃ 이상으로 하면 스퍼터 성막 시의 배압에 관계없이 양호한 ON-OFF 특성이 얻어지는 반도체 영역의 전기 저항값을 갖고, 막면 내의 캐리어 밀도의 균일성이 높고, 신뢰성이 우수한 IGZO계 아모퍼스 산화물 박막을 제조할 수 있는 것이 나타내어져 있다.4 shows that when the annealing temperature is 400 占 폚 or higher, the film has an electrical resistance value in a semiconductor region where good ON-OFF characteristics can be obtained regardless of the back pressure at the time of forming the sputtering film, the uniformity of the carrier density in the film surface is high, It is shown that an excellent IGZO amorphous oxide thin film can be produced.
도 4에 나타내어지는 바와 같이 전기 저항값 103∼106Ω·㎝의 범위 내의 양호한 ON-OFF 특성이 얻어지는 반도체막을 하기 식(1) 및 식(2) 또는 식(3) 및 식(2)를 만족하는 범위 전체에 있어서 얻어지는 것은 아니다. 도 4에는 하기 식(1)을 만족하는 범위에 있어서 배압이 낮을수록(고진공에 근접할수록) 양호한 ON-OFF 특성이 얻어지는 반도체막을 제조 가능한 어닐링 온도는 하기 식(2)를 만족하는 범위에 있어서 높아지는 경향이 나타내어져 있다.10 electrical resistance value is noted from 43-10 good ON-OFF characteristics in the range of 6 Ω · ㎝ to the semiconductor film obtained by formulas (1) and (2) or (3) and (2) Is not obtained in the entire range satisfying the expression In FIG. 4, the annealing temperature at which a semiconductor film capable of obtaining a good ON-OFF characteristic can be obtained as the back pressure becomes lower (closer to the higher vacuum) in the range satisfying the following formula (1) Trends are shown.
예를 들면, 이와 같은 반도체막을 성막 가능한 조건으로서는 하기 식(4) 및 식(5)를 만족하는 조건 또는 식(6) 및 식(7)을 만족하는 조건 또는 식(8) 및 식(9)를 만족하는 조건 또는 식(10) 및 식(11)을 만족하는 조건을 들 수 있다(P는 상기 배압, T는 상기 어닐링 처리의 온도이다.). 또한, 하기 식(4), 식(6), 식(8), 식(10)의 배압(P)의 값은 ±10%의 폭을 갖는 것으로 한다.For example, conditions under which the semiconductor film can be formed include conditions satisfying the following expressions (4) and (5), conditions satisfying expressions (6) and (7) (10) and (11), where P is the back pressure and T is the temperature of the annealing process. It is also assumed that the values of the back pressure (P) in the following formulas (4), (6), (8) and (10) have a width of ± 10%.
하기 식(4)∼식(11)에 나타내어진 범위 외에도 하기 식(1)을 만족하는 임의의 배압에 있어서의 식(2)를 만족하는 어닐링 온도와 전기 저항값의 관계를 조사하고, 그 결과 발견된 배압과 어닐링 온도의 조합이면 양호한 ON-OFF 특성이 얻어지는 반도체막을 제조할 수 있다.The relationship between the annealing temperature and the electric resistance value satisfying the formula (2) at an arbitrary back pressure satisfying the following formula (1) is examined in addition to the ranges shown in the following formulas (4) to (11) The combination of the back pressure and the annealing temperature found can produce a semiconductor film that can obtain good ON-OFF characteristics.
P(Pa)=2×10-5 ···(4),P (Pa) = 2 x 10 < -5 > (4)
200≤T(℃)≤300 ···(5),200? T (占 폚)? 300 (5)
P(Pa)=5×10-5 ···(6),P (Pa) = 5 10 -5 (6)
120≤T(℃)≤270 ···(7),120? T (占 폚)? 270 (7)
P(Pa)=6.5×10-5 ···(8),P (Pa) = 6.5 x 10 < -5 > (8)
100≤T(℃)≤240 ···(9),100? T (占 폚)? 240 (9)
P(Pa)=1×10-4 ···(10),P (Pa) = 1 x 10 < -4 > (10)
100≤T(℃)≤195 ···(11)Lt; = T (C) < = 195 (11)
또한, 상기 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에서는 어닐링 처리 온도가 100℃∼300℃이다. 따라서, 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법은 수지 기판 등의 내열성이 낮은 가요성 기판 상에도 적용될 수 있다.In the method for manufacturing an IGZO-based amorphous oxide semiconductor film of the present invention, the annealing temperature is 100 ° C to 300 ° C. Therefore, the method for manufacturing the IGZO-based amorphous oxide semiconductor film of the present invention can also be applied to a flexible substrate having a low heat resistance such as a resin substrate.
이상, 설명한 바와 같이, 본 발명의 IGZO계 아모퍼스 산화물 절연막의 제조 방법에 의하면 TFT의 활성층으로서 바람직한 캐리어 밀도를 갖고, 또한 전기적 스트레스 및 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 반도체막을 수지 기판의 내열 온도 이하의 온도에서 간이하며 또한 저비용으로 제조할 수 있다.As described above, according to the method for manufacturing an IGZO-based amorphous oxide insulating film of the present invention, an IGZO-based amorphous oxide semiconductor film having a preferable carrier density as an active layer of a TFT and having good electrical stress and heat stability is bonded to a heat- Can be produced at a temperature below the temperature and at a low cost.
「전계 효과형 트랜지스터(박막 트랜지스터: TFT)」&Quot; Field effect transistor (thin film transistor: TFT) "
도 3a에서 도 3d를 참조하여 본 발명의 전계 효과형 트랜지스터의 제조 방법에 대해서 설명한다. 본 실시형태에서는 보텀 게이트형을 예로서 설명한다. 도 3a에서 도 3d는 전계 효과형 트랜지스터(TFT)의 제조 공정도(기판의 두께 방향의 단면도)이다. 시인하기 쉽게 하기 위해서 구성 요소의 축척은 실제의 것과는 적당히 다르게 되어 있다.3A to 3D, a method of manufacturing a field effect transistor of the present invention will be described. In the present embodiment, the bottom gate type will be described as an example. FIGS. 3A to 3D are diagrams of manufacturing processes (sectional views in the thickness direction of the substrate) of a field-effect transistor (TFT). To make it easy to see, the scale of the components is somewhat different from that of the real world.
본 실시형태의 전계 효과형 트랜지스터(TFT)(2)는 기판(B) 상에 상기 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 제조된 IGZO계 아모퍼스 산화물 반도체막(1)으로 이루어지는 활성층(11)을 구비한 것이다.The field-effect transistor (TFT) 2 of the present embodiment is formed of the IGZO-based amorphous
도 4에 나타내어지는 바와 같이 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에서는 배압 1×10-5Pa 이상, 5×10-4Pa 이하, 어닐링 처리 온도 100℃ 이상, 300℃ 이하의 범위 내이면 양호한 ON-OFF 특성을 갖는 캐리어 밀도를 갖는 전기적 스트레스 및 열에 대한 안정성이 양호한 IGZO계 반도체막을 제조할 수 있으므로 전계 효과형 트랜지스터에 있어서 다른 층의 어닐링 처리 조건 등에 맞춰서 어닐링 처리 온도를 선택하고, 이와 같은 어닐링 처리 온도에 있어서 ON-OFF 특성이 양호한 캐리어 농도를 부여하는 배압을 선택하는 것이 가능하다.4, the IGZO-based amorphous oxide semiconductor film of the present invention has a back pressure of 1 × 10 -5 Pa or more and 5 × 10 -4 Pa or less, an annealing temperature of 100 ° C. or more and 300 ° C. or less An IGZO-based semiconductor film having good carrier density with good ON-OFF characteristics and good stability against heat can be produced. Therefore, the annealing treatment temperature is selected in accordance with the annealing treatment conditions of other layers in the field-effect transistor, It is possible to select a back pressure that gives a carrier concentration with a good ON-OFF characteristic at the same annealing treatment temperature.
따라서, 본 발명에 의하면 전기 스트레스 및 열에 대한 안정성이 우수한 활성층(11)을 구비하고, 소자 안정성이 우수한 IGZO계 TFT(2)를 간이한 제조 프로세스로 저비용으로 제조할 수 있다.Therefore, according to the present invention, an IGZO-based
이하에 TFT(2)의 제조 방법의 상세에 대해서 설명한다.Hereinafter, the manufacturing method of the
우선, 도 3a에 나타낸 바와 같이 기판(B)을 준비하고, n+Si 등으로 이루어지는 게이트 전극(21)을 형성한 후 게이트 절연막(31)을 형성한다.First, as shown in Fig. 3A, a substrate B is prepared, a
기판(B)으로서는 특별히 제한되지 않고, 상기 실시형태에서 설명한 것과 동일한 기판을 사용할 수 있다. 본 발명의 TFT의 제조 방법에서는 활성층(11)을 상기 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 제조하므로 활성층(11)을 수지 기판(B)의 내열 온도 이하의 온도에서 제조할 수 있다. 따라서, 수지제의 플렉시블 기판을 기판(B)으로서 적용할 수 있다.The substrate (B) is not particularly limited, and the same substrate as described in the above embodiment can be used. In the TFT manufacturing method of the present invention, since the
게이트 절연막(31)으로서는 특별히 제한되지 않지만 기판(B)이 수지 기판일 경우는 수지 기판(B)의 내열 온도 이하의 온도에서 형성 가능한 것일 필요가 있다.Although the
이어서, 도 3b에 나타내는 바와 같이, IGZO계 아모퍼스 산화물 박막(1)으로 이루어지는(불가피 불순물을 포함해도 좋은) 활성층(11)을 형성한다. 활성층(11)의 형성 방법에 대해서는 상기 실시형태에 있어서 설명한 대로이다. 예를 들면, 배압 5×10-5Pa의 경우는 150℃∼220℃(내열성이 220℃이기 때문에)의 어닐링 처리에 있어서 양호한 활성층(11)을 제조할 수 있다.Subsequently, as shown in Fig. 3B, an
이어서, 도 3c에 나타내는 바와 같이, 활성층(11) 상에 소스 전극(22) 및 드레인 전극(23)을 형성한다.Then, as shown in Fig. 3C, a
최후에, 도 3d에 나타내는 바와 같이, 활성층(11), 소스 전극(22) 및 드레인 전극(23) 상에 보호막(절연막)(32)을 형성한다. Finally, a protective film (insulating film) 32 is formed on the
이상의 공정에 의해 본 실시형태의 TFT(2)가 제조된다.The
본 실시형태의 전계 효과형 트랜지스터(TFT)(2)는 상기 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법을 사용해서 활성층(11)을 제조한다. 따라서, IGZO계 TFT의 제조 방법에 의하면 전기적 스트레스 및 열에 대한 안정성이 양호한 IGZO계 활성층을 구비한 소자 안정성이 우수한 IGZO계 전계 효과형 트랜지스터를 간이한 제조 프로세스로 저비용으로 제조할 수 있다.The field-effect transistor (TFT) 2 of the present embodiment uses the method of manufacturing the IGZO-based amorphous oxide semiconductor film of the present invention to manufacture the
이미 기재된 바와 같이 도 4에는 도전막 및 절연막에 대해서도 마찬가지로 스퍼터 성막 시의 배압과, 어닐링 처리의 온도의 조합을 적합화함으로써 임의의 전기 저항값을 갖고, 또한 전기적 스트레스 및 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 박막을 제조 가능한 것이 나타내어져 있다.As described above, FIG. 4 shows the IGZO system having an arbitrary electric resistance value and good stability against electric stress and heat, by appropriately combining a combination of the back pressure at the time of sputtering and the annealing temperature for the conductive film and the insulating film. It is shown that an amorphous oxide thin film can be produced.
예를 들면, 도 4의 ▲, ◇의 플롯(배압 6×10-6Pa,1×10-5Pa:배압이 낮은 영역(고진공))은 어닐링 온도 100℃∼300℃의 범위에서 극소값을 갖고, 그 후 400℃ 부근에서는 1×106 부근의 전기 저항값까지 상승하여 거의 일정값을 나타내는 경향이 있다. 여기서 극소값 부근의 전기 저항값은 도전체 영역(전기 저항값 100Ω·㎝ 이하, 바람직하게는 10Ω·㎝ 이하)의 것이므로 1×10-5Pa 미만의 배압(하기 식(12))으로 100℃∼300℃의 범위 내의 바람직한 온도(하기 식(2))에서 어닐링 처리를 함으로써 도전체 영역의 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 제조할 수 있다.For example, the plots of ▴ and 도 in FIG. 4 (back pressure 6 × 10 -6 Pa, 1 × 10 -5 Pa: low back pressure region (high vacuum)) have a minimum value in the range of 100 ° C. to 300 ° C. , And thereafter, it tends to rise to an electric resistance value near 1 × 10 6 at around 400 ° C., and tends to show a substantially constant value. The electric resistance in the vicinity of the minimum value is the conductive area (electrical resistance value 100Ω · ㎝, preferably at most 10Ω · ㎝ or less) because of 1 × 10 -5 to 100 ℃ back pressure (the following formula (12)) of less than Pa ~ An IGZO-based amorphous oxide thin film having an electrical resistance value of a conductor region can be produced by annealing at a preferable temperature within the range of 300 DEG C (the following formula (2)).
100≤T(℃)≤300 ···(2),100? T (占 폚)? 300 (2)
P(Pa)<1×10-5 ···(12)P (Pa) < 1 x 10 -5 (12)
또한, 극대값과 마찬가지로 극소값 부근의 온도에서의 어닐링 처리는 어닐링 처리 온도의 면내 균일성이 미치는 전기 저항값으로의 영향이 적어지기 때문에 상술한 것과 동일한 효과가 얻어져서 바람직하다.In addition, like the maximum value, the annealing treatment at a temperature near the minimum value is preferable because the same effect as that described above can be obtained because the influence of the in-plane uniformity of the annealing treatment temperature on the electric resistance value is small.
극소값을 나타내는 어닐링 처리 온도는, 도 4에 나타내어지는 바와 같이, 배압에 따라 다르다고 고려된다. 따라서, 극소값을 나타내는 어닐링 처리 온도가 불분명한 배압 조건인 경우는 배압을 1×10-5Pa 미만의 소정값으로 해서 IGZO계 아모퍼스 산화물층을 스퍼터 성막하고, 100℃ 이상, 300℃ 이하의 범위에서 어닐링 처리한 경우에 있어서의 IGZO계 아모퍼스 산화물층의 전기 저항값의 어닐링 처리 온도 의존성을 미리 취득하고, 전기 저항값의 변화율이 0이 되는 온도 부근(±5℃)에서 어닐링 처리를 행하는 것이 바람직하다.It is considered that the annealing temperature indicating the minimum value differs depending on the back pressure as shown in Fig. Therefore, when the annealing temperature indicating the minimum value is unclear, the IGZO amorphous oxide layer is formed by sputtering at a predetermined value of less than 1 x 10 < -5 > Pa, , The annealing process temperature dependence of the electrical resistance value of the IGZO amorphous oxide layer in the case of annealing in the annealing process is previously obtained and the annealing process is performed at a temperature (± 5 ° C) near the temperature at which the rate of change of the electrical resistance value becomes zero desirable.
그것과는 반대로 도 4의 ○, ●의 플롯(배압 5×10-4Pa, 2×10-3Pa)은 어닐링 온도 100℃∼300℃의 범위에서 극대값을 갖고, 그 후 400℃ 부근에서는 1×10-6 부근의 전기 저항값까지 감소하여 거의 일정값을 나타내는 경향이 있다. 극대값 부근의 전기 저항값은 절연체 영역(전기 저항값 107Ω 이상)의 것이므로 5×10-4Pa 이상의 배압(하기 식(13))으로 100℃∼300℃의 범위 내(하기 식(2))의 바람직한 온도에서 어닐링 처리를 함으로써 절연체 영역의 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 제조할 수 있다.On the other hand, the plots (back pressure of 5 x 10 -4 Pa, 2 x 10 -3 Pa) in Fig. 4 have maximum values in the range of the annealing temperature of 100 ° C to 300 ° C, X 10 < -6 > and tends to show an almost constant value. The electric resistance value in the vicinity of the maximum value belongs to the insulator region (electric resistance value of 10 7 Ω or more), so that the electric resistance value in the range of 100 ° C. to 300 ° C. (the following formula (2)) can be obtained with a back pressure of 5 × 10 -4 Pa or more ), An IGZO-based amorphous oxide thin film having an electrical resistance value of the insulator region can be manufactured.
100≤T(℃)≤300 ···(2),100? T (占 폚)? 300 (2)
5×10-4≤P(Pa) ···(13)5 x 10 < -4 > P (Pa) (13)
극소값과 마찬가지로 극대값 부근의 온도에서의 어닐링 처리는 어닐링 처리 온도의 면내 균일성이 미치는 전기 저항값으로의 영향이 적어지기 때문에 바람직하다. 기판의 내열성에 따라서 어닐링 처리 온도를 결정하고, 그 어닐링 처리 온도 부근에 극대값을 갖는 배압으로 함으로써 막면 내의 절연성의 균일성이 높고, 신뢰성이 우수한 절연막을 제조할 수 있다.As in the case of the minimum value, the annealing process at the temperature near the maximum value is preferable because the influence of the in-plane uniformity of the annealing process temperature on the electric resistance value is reduced. The annealing treatment temperature is determined in accordance with the heat resistance of the substrate and the back pressure having a maximum value in the vicinity of the annealing treatment temperature makes it possible to manufacture an insulating film with high uniformity of insulation within the film surface and excellent reliability.
이와 같이 스퍼터 성막 시의 배압에 의해 어닐링 처리 온도에 대한 전기 저항값의 변화의 방법이 다른 것은 지금까지 보고된 예는 없다.As described above, there are no examples reported so far in which the method of changing the electric resistance value with respect to the annealing treatment temperature differs depending on the back pressure at the time of forming the sputtering.
상기 본 발명자들의 지견에 의하면 배압 및 어닐링 온도의 조합을 변화시킴으로써 반도체 영역의 저항값을 갖는 IGZO계 아모퍼스 산화물 박막에 추가하여 도전체 영역 및 절연체 영역의 범위 내의 임의의 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막도 조합해서 제조할 수 있으므로 기판 상에 IGZO계 아모퍼스 산화물 반도체막 뿐만 아니라 절연체 영역 및 도전체 영역의 소정의 전기 저항값을 갖는 복수의 IGZO계 아모퍼스 산화물 박막을 스퍼터 성막에 있어서 배압을 변화시키는 것만의 간이한 방법으로 성막해서 전계 효과형 트랜지스터를 제조할 수 있어 바람직하다.According to the knowledge of the inventors of the present invention, in addition to the IGZO-based amorphous oxide thin film having the resistance value of the semiconductor region by changing the combination of the back pressure and the annealing temperature, the IGZO system having an arbitrary electric resistance value in the range of the conductor region and the insulator region Amorphous oxide thin film can also be combined. Therefore, a plurality of IGZO-based amorphous oxide thin films having a predetermined electric resistance value in the insulator region and the conductor region as well as the IGZO-based amorphous oxide semiconductor film are formed on the substrate in sputtering It is possible to form a field effect transistor by a simple method of simply changing the back pressure, which is preferable.
예를 들면, 기판 상에 절연체 영역의 소정의 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 상기 제조 방법에 의해 제조한 후 스퍼터 성막에 있어서의 배압을 낮춰서 상기 본 발명의 IGZO계 아모퍼스 반도체막의 제조 방법에 의해 반도체층(1)을 제조하고, 더 배압을 낮춰서 소스 전극(22) 및 드레인 전극(23) 또는 이들의 콘택트층을 제조할 수 있다. 이 경우 어닐링 처리의 온도는 모든 층을 같게 하거나 또는 상층의 층의 어닐링 온도 쪽이 하층의 층의 어닐링 온도보다 낮은 온도가 되도록 하는 것이 바람직하다.For example, after an IGZO-based amorphous oxide thin film having a predetermined electric resistance value of an insulator region on a substrate is manufactured by the above-described manufacturing method, the back pressure in the sputtering film formation is lowered so that the IGZO-based amorphous semiconductor film The
제조 프로세스의 간이화의 점에서는 가능한 한 많은 층을 상기 IGZO계 아모퍼스 산화물 박막의 제조 방법에 의해 제조하는 것이 바람직하다.From the viewpoint of simplification of the manufacturing process, it is preferable to fabricate as many layers as possible by the above-mentioned production method of the IGZO-based amorphous oxide thin film.
상기된 바와 같이 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법은 300℃ 이하의 저온 프로세스에 의해 실시할 수 있으므로 내열성이 낮은 가요성 기판에도 바람직하게 적용할 수 있다. 따라서, 본 발명의 전계 효과형 트랜지스터의 제조 방법에 있어서 TFT(2)를 구성하는 그 밖의 층을 마찬가지로 300℃ 이하의 저온 프로세스로 제조함으로써 플렉시블 디스플레이 등에 사용되는 박막 트랜지스터(TFT)의 제조에도 적용하는 것이 가능하다.As described above, the IGZO-based amorphous oxide semiconductor film of the present invention can be formed by a low-temperature process at 300 ° C or lower, and thus can be suitably applied to a flexible substrate having low heat resistance. Therefore, in the method of manufacturing a field effect transistor of the present invention, other layers constituting the
상기 실시형태에서는 보텀 게이트형의 전계 효과형 트랜지스터에 대해서 설명했지만 탑 게이트형의 전계 효과형 트랜지스터에도 바람직하게 적용할 수 있다.Although the field-effect transistor of the bottom-gate type has been described in the above embodiment, the field-effect transistor of the bottom-gate type can be suitably applied to the field-effect transistor of the top gate type.
실시예 Example
본 발명에 의한 실시예 및 비교예에 대해서 설명한다.Examples and comparative examples according to the present invention will be described.
(실시예 1)(Example 1)
약 1㎠의 정사각형의 시판의 합성 석영 기판(1㎜ 두께, T-4040 합성 석영 기판) 상에 InGaZnO4(at비) 다결정 타겟을 사용하고, 기판 상에 막두께 50㎜의 IGZO막을 성막했다.An InGaZnO 4 (at ratio) polycrystalline target was used on a commercially available synthetic quartz substrate (1 mm thick, T-4040 synthetic quartz substrate) having a square of about 1
배압 및 어닐링 처리 온도에 의한 IGZO막의 전기 저항값으로의 영향을 조사하기 위해서 배압(성막 전 도달 진공도)을 각각 6×10-6Pa, 1×10-5Pa, 2×10-5Pa, 5×10-5Pa, 6.5×10-5Pa, 1×10-4Pa, 5×10-4Pa, 2×10-3Pa로 해서 각각 샘플을 준비했다. 이때 배압의 설정은 스퍼터 장치의 성막실을 대기 해방 후에 진공 배기를 개시하고, 스퍼터 장치에 구비된 이온 게이지로 소망의 배압 조건에 도달된 것을 확인한 후에 성막을 개시함으로써 행했다. 그 밖의 성막 조건은 기판 온도 Ts=상온, Ar/O2 혼합 분위기(Ar 유량 30sccm, O2 유량 0.25sccm), 성막 압력 0.8Pa, 기판-타겟간 거리 150㎜, 타겟 투입 전력 DC50W(IGZO), 성막 시간 약 19분이었다.In order to investigate the influence of the IGZO film on the electric resistance value due to the back pressure and the annealing treatment temperature, the back pressure (vacuum degree before film formation) was set to 6 × 10 -6 Pa, 1 × 10 -5 Pa, 2 × 10 -5 Pa, 10 5 Pa, 6.5 10 -5 Pa, 1 10 -4 Pa, 5 10 -4 Pa and 2 10 -3 Pa, respectively. At this time, the setting of the back pressure was started by starting the vacuum evacuation after releasing the film forming chamber of the sputtering apparatus to the atmosphere and starting the film formation after confirming that the desired back pressure condition was reached with the ion gauge provided in the sputtering apparatus. Other deposition conditions are substrate temperature Ts = room temperature, Ar / O 2 A mixed atmosphere (Ar flow rate: 30 sccm, O 2 Flow rate: 0.25 sccm), film forming pressure: 0.8 Pa, substrate-target distance: 150 mm, target input power: DC50W (IGZO)
스퍼터 성막 후 어닐링 처리를 하기 전의 5종류의 샘플에 대해서 막두께 및 조성을 XRF에 의해 측정한 결과, 어느 쪽 샘플도 In:Ga:Zn=1:0.9:0.7, 막두께 약 50㎜인 것을 확인했다.The film thickness and the composition of the five kinds of samples before the annealing treatment after the sputter film formation were measured by XRF, and it was confirmed that the samples were In: Ga: Zn = 1: 0.9: 0.7 and the film thickness was about 50 mm .
이어서, 상기 샘플에 대하여 핫플레이트를 사용해서 각종 어닐링 처리 온도(100℃, 150℃, 200℃, 250℃, 300℃, 350℃, 400℃, 450℃, 500℃, 600℃)에서 5분간 어닐링을 실시하고, 하이레스타(미쓰비시 화학제, MCP-HT450(프로브 타입 URS))를 사용해서 전기 저항값(비저항) 측정을 행했다. 그 결과를 도 4에 나타낸다.Then, the sample was annealed at various annealing temperatures (100 ° C, 150 ° C, 200 ° C, 250 ° C, 300 ° C, 350 ° C, 400 ° C, 450 ° C, 500 ° C, 600 ° C) And electrical resistance value (specific resistance) was measured using Hiresta (MCP-HT450 (probe type URS) manufactured by Mitsubishi Chemical Corporation). The results are shown in Fig.
도 4에는, 예를 들면 어닐링 처리 온도 250℃의 경우 전기 저항값이 배압 조건에 의해 약 9 자릿수 변화되어 있는 것이 나타내어져 있다. 도 4로부터 스퍼터 성막 시의 배압과 어닐링 처리 온도를 적합화함으로써 도전체 영역∼절연체 영역에 있어서 임의의 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 제조할 수 있는 것이 확인되었다.FIG. 4 shows that the electric resistance value changes by about 9 digits depending on the back pressure condition, for example, at the annealing temperature of 250 ° C. It was confirmed from Fig. 4 that an IGZO-based amorphous oxide thin film having an arbitrary electric resistance value in the conductor region to the insulator region can be produced by fitting the back pressure and the annealing treatment temperature at the time of sputtering deposition.
스퍼터 성막 시의 배압이 막특성에 주는 요인을 조사하기 위해서 스퍼터 성막 후 어닐링 미처리의 5종류의 샘플 및 레퍼런스로서 사용한 석영 기판에 대해서 표면의 FT-IR 측정(ThermoFisher제 Nicolet4700)을 ATR법에 의해 실시했다. 그 결과를 도 5에 나타낸다. 도 5에 나타내어지는 바와 같이 어느 쪽 샘플도 OH기의 신축 진동으로부터 유래되는 피크(2500㎝-1∼4000㎝-1까지의 범위의 넓은 피크)가 관측되고, 배압이 높아짐에 따라서 그 피크 면적이 커지는 것이 확인되었다.FT-IR measurement (surface of Nicolet 4700 made by ThermoFisher) of the surface of the quartz substrate used as the reference and the five samples of the annealing untreated after the sputtering was performed by the ATR method did. The results are shown in Fig. As shown in Fig. 5, peaks (a wide peak ranging from 2500 cm < -1 > to 4000 cm < -1 >) derived from stretching vibration of OH groups were observed in either sample, It was confirmed that it was getting bigger.
또한, 상기 경향은 타겟으로서 복수의 타겟을 사용하는 모든 스퍼터에 있어서도 같은 것이 확인되었다.The same tendency was confirmed for all sputtering targets using a plurality of targets.
(비교예 1)(Comparative Example 1)
배압을 1×10-6Pa의 일정 조건으로 해서 성막 가스의 산소 유량을 0.25sccm, 0.33sccm, 0.4sccm로 변화시킨 이외에는 실시예 1과 마찬가지로 해서 IGZO 아모퍼스 산화물 박막의 샘플을 제작하고, 실시예 1과 마찬가지의 어닐링 조건에서 어닐링해서 각각의 전기 저항값을 측정했다. 그 결과를 도 6에 나타낸다.A sample of an IGZO amorphous oxide thin film was produced in the same manner as in Example 1 except that the oxygen flow rate of the film forming gas was changed to 0.25 sccm, 0.33 sccm, and 0.4 sccm under a constant back pressure of 1 x 10 -6 Pa, And annealed under the same annealing conditions as in Example 1 to measure the respective electric resistance values. The results are shown in Fig.
도 6에 나타내어지는 바와 같이 산소 유량을 증가시킴으로써 스퍼터 성막 후의 IGZO 박막의 전기 저항값은 높아져 있지만 어느 쪽도 250℃의 어닐링 처리에 의해 극소값이 되어 도전체 영역까지 저저항화되어 있는 것이 확인되었다.As shown in Fig. 6, the IGZO thin film after sputtering was formed to have an increased electric resistance value by increasing the oxygen flow rate. However, it was confirmed that both of the IGZO thin films became extremely low in resistance to the conductive region by the annealing treatment at 250 deg.
본 발명은 액정 디스플레이나 유기 EL 디스플레이에 탑재되는 전계 효과형 트랜지스터나 X선 센서, 액추에이터의 제조에 바람직하게 적용될 수 있다.INDUSTRIAL APPLICABILITY The present invention can be suitably applied to manufacture of a field effect transistor, an X-ray sensor, and an actuator mounted on a liquid crystal display or an organic EL display.
1: IGZO계 아모퍼스 산화물 반도체막(반도체막)
2: 전계 효과형 트랜지스터(박막 트랜지스터: TFT)
11: 활성층 21: 게이트 전극
22: 소스 전극 23: 드레인 전극
31: 게이트 절연막 32: 보호막
B: 성막 기판1: IGZO-based amorphous oxide semiconductor film (semiconductor film)
2: Field effect transistor (thin film transistor: TFT)
11: active layer 21: gate electrode
22: source electrode 23: drain electrode
31: gate insulating film 32: protective film
B: Film forming substrate
Claims (15)
하기 식(1) 및 식(2)를 만족하는 조건에서 성막하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.
2×10-5≤P(Pa)≤5×10-4 ···(1),
100≤T(℃)≤300 ···(2),
(식 중, P는 상기 스퍼터 성막에 있어서의 배압, T는 상기 어닐링 처리에 있어서의 어닐링 온도)A method for producing a semiconductor film made of an IGZO-based amorphous oxide by performing an annealing treatment after sputtering an IGZO-based amorphous oxide layer, comprising:
Wherein the amorphous oxide semiconductor film is formed under the conditions satisfying the following formulas (1) and (2).
2 x 10 -5? P (Pa)? 5 10 -4 (1)
100? T (占 폚)? 300 (2)
(Where P is the back pressure in the sputtering film formation, T is the annealing temperature in the annealing process)
하기 식(3)을 만족하는 조건에서 성막하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.
2×10-5≤P(Pa)≤1×10-4 ···(3)The method according to claim 1,
Wherein the film is formed under the condition that the following formula (3) is satisfied: < EMI ID = 3.0 >
2 x 10 -5? P (Pa)? 1 x 10 -4 (3)
상기 어닐링 온도가 150℃ 이상, 250℃ 이하인 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.The method according to claim 1,
Wherein the annealing temperature is 150 占 폚 or more and 250 占 폚 or less.
하기 식(4) 및 식(5)를 만족하는 조건에서 성막하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.
P(Pa)=2×10-5 ···(4),
200≤T(℃)≤300 ···(5)3. The method of claim 2,
Wherein the film is formed under conditions satisfying the following expressions (4) and (5): " (1) "
P (Pa) = 2 x 10 < -5 > (4)
200? T (占 폚)? 300 (5)
하기 식(6) 및 식(7)을 만족하는 조건에서 성막하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.
P(Pa)=5×10-5 ···(6),
120≤T(℃)≤270 ···(7)3. The method of claim 2,
Wherein the film is formed under the conditions satisfying the following formulas (6) and (7).
P (Pa) = 5 10 -5 (6)
T? (C)? 270 (7)
하기 식(8) 및 식(9)를 만족하는 조건에서 성막하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.
P(Pa)=6.5×10-5 ···(8),
100≤T(℃)≤240 ···(9)3. The method of claim 2,
Wherein the film is formed under the conditions satisfying the following formulas (8) and (9).
P (Pa) = 6.5 x 10 < -5 > (8)
T? (C)? 240 (9)
하기 식(10)및 식(11)을 만족하는 조건에서 성막하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.
P(Pa)=1×10-4 ···(10),
100≤T(℃)≤195 ···(11)3. The method of claim 2,
Wherein the film is formed under conditions satisfying the following formulas (10) and (11).
P (Pa) = 1 x 10 < -4 > (10)
Lt; = T (C) < = 195 (11)
상기 스퍼터 성막에 있어서의 성막 압력이 10Pa 이하인 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.8. The method according to any one of claims 1 to 7,
Wherein the deposition pressure in the sputter deposition is 10 Pa or less. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 스퍼터 성막에 있어서의 성막 가스를 Ar과 O2를 포함하는 것으로 하고, 상기 성막 가스 중의 Ar과 O2의 유량비를 O2/Ar≤1/15로 하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.8. The method according to any one of claims 1 to 7,
A film forming gas in the sputtering deposition as including Ar and O 2 and, IGZO-based amorphous-oxide semiconductor which is characterized in that the flow rate ratio of Ar and O 2 of the film forming gas to the O 2 / Ar≤1 / 15 ≪ / RTI >
상기 스퍼터 성막에 있어서의 성막 가스를 Ar과 O2를 포함하는 것으로 하고, 상기 성막 가스 중의 Ar과 O2의 유량비를 O2/Ar≤1/15로 하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.9. The method of claim 8,
A film forming gas in the sputtering deposition as including Ar and O 2 and, IGZO-based amorphous-oxide semiconductor which is characterized in that the flow rate ratio of Ar and O 2 of the film forming gas to the O 2 / Ar≤1 / 15 ≪ / RTI >
제 1 항 내지 제 7 항 중 어느 한 항에 기재된 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 상기 반도체층을 형성하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.A method of manufacturing a thin film transistor comprising a substrate, a semiconductor layer made of an IGZO-based amorphous oxide, a source electrode, a drain electrode, a gate electrode, and a gate insulating film,
A method for manufacturing a field-effect transistor, comprising: forming the semiconductor layer by a method for manufacturing an IGZO-based amorphous oxide semiconductor film according to any one of claims 1 to 7.
제 8 항에 기재된 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 상기 반도체층을 형성하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.A method of manufacturing a thin film transistor comprising a substrate, a semiconductor layer made of an IGZO-based amorphous oxide, a source electrode, a drain electrode, a gate electrode, and a gate insulating film,
9. A method of manufacturing a field effect transistor, characterized in that the semiconductor layer is formed by the method for manufacturing an IGZO-based amorphous oxide semiconductor film according to claim 8.
제 9 항에 기재된 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 상기 반도체층을 형성하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.A method of manufacturing a thin film transistor comprising a substrate, a semiconductor layer made of an IGZO-based amorphous oxide, a source electrode, a drain electrode, a gate electrode, and a gate insulating film,
A method for manufacturing a field effect transistor, characterized in that the semiconductor layer is formed by the method for manufacturing an IGZO amorphous oxide semiconductor film according to claim 9.
제 10 항에 기재된 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 상기 반도체층을 형성하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.A method of manufacturing a thin film transistor comprising a substrate, a semiconductor layer made of an IGZO-based amorphous oxide, a source electrode, a drain electrode, a gate electrode, and a gate insulating film,
A method for manufacturing a field effect transistor, characterized in that the semiconductor layer is formed by the method for producing an IGZO-based amorphous oxide semiconductor film according to claim 10.
상기 기판으로서 가요성 기판을 사용하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
12. The method of claim 11,
Wherein a flexible substrate is used as said substrate.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2010-046314 | 2010-03-03 | ||
| JP2010046314A JP5483704B2 (en) | 2010-03-03 | 2010-03-03 | IGZO amorphous oxide semiconductor film manufacturing method and field effect transistor manufacturing method using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110100147A KR20110100147A (en) | 2011-09-09 |
| KR101808570B1 true KR101808570B1 (en) | 2017-12-13 |
Family
ID=44692989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110016120A KR101808570B1 (en) | 2010-03-03 | 2011-02-23 | Method of producing igzo-based amorphous oxide semiconductor film and method of producing field-effect transistor using the same |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5483704B2 (en) |
| KR (1) | KR101808570B1 (en) |
| TW (1) | TWI518787B (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013089115A1 (en) * | 2011-12-15 | 2013-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5901420B2 (en) * | 2012-05-14 | 2016-04-13 | 富士フイルム株式会社 | Thin film transistor manufacturing method |
| CN103866246A (en) * | 2014-01-24 | 2014-06-18 | 中国科学院长春光学精密机械与物理研究所 | Ag nano-material having ultraviolet band with hybrid quadrupole and preparation method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009034953A1 (en) * | 2007-09-10 | 2009-03-19 | Idemitsu Kosan Co., Ltd. | Thin film transistor |
| WO2009075281A1 (en) * | 2007-12-13 | 2009-06-18 | Idemitsu Kosan Co., Ltd. | Field effect transistor using oxide semiconductor and method for manufacturing the same |
-
2010
- 2010-03-03 JP JP2010046314A patent/JP5483704B2/en active Active
-
2011
- 2011-02-15 TW TW100104911A patent/TWI518787B/en active
- 2011-02-23 KR KR1020110016120A patent/KR101808570B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009034953A1 (en) * | 2007-09-10 | 2009-03-19 | Idemitsu Kosan Co., Ltd. | Thin film transistor |
| WO2009075281A1 (en) * | 2007-12-13 | 2009-06-18 | Idemitsu Kosan Co., Ltd. | Field effect transistor using oxide semiconductor and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011181802A (en) | 2011-09-15 |
| TWI518787B (en) | 2016-01-21 |
| JP5483704B2 (en) | 2014-05-07 |
| KR20110100147A (en) | 2011-09-09 |
| TW201135853A (en) | 2011-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5520084B2 (en) | Method for manufacturing field effect transistor | |
| US8333913B2 (en) | Sputtering target, oxide semiconductor film and semiconductor device | |
| JP5242083B2 (en) | Crystalline oxide semiconductor and thin film transistor using the same | |
| KR101345377B1 (en) | Method of maufacturing amorphous ZnO based Thin Film Transistor | |
| WO2012124434A1 (en) | Field effect transistor, display device, sensor, and method for producing field effect transistor | |
| KR101790091B1 (en) | Method of producing igzo-based amorphous oxide thin film and method of producing field-effect transistor using the same | |
| KR20140006901A (en) | Method of manufacturing thin-film transistor, thin-film transistor, display apparatus, sensor, and digital x-ray image-capturing apparatus | |
| TWI474407B (en) | A method for manufacturing a transistor, a transistor, and a sputtering target | |
| JP2011029238A (en) | Method of manufacturing laminate comprising crystalline homologous compound layer, and field effect transistor | |
| KR20140144744A (en) | Method for manufacturing field-effect transistor | |
| WO2014098131A1 (en) | Substrate with transparent electrode and method for producing same | |
| KR101891828B1 (en) | Oxide semiconductor thin film, thin film transistor and device comprising the thin film transistor | |
| KR101808570B1 (en) | Method of producing igzo-based amorphous oxide semiconductor film and method of producing field-effect transistor using the same | |
| JP5701539B2 (en) | Oxide semiconductor thin film and method for manufacturing the same, thin film transistor, and device including thin film transistor | |
| KR101523125B1 (en) | Method for manufacturing amorphous oxide thin film and method for manufacturing field effect transistor | |
| JP2012222176A (en) | Thin film transistor and manufacturing method of the same | |
| TWI518791B (en) | Method for producing oxide semiconductor thin film,and oxide semiconductor from the said method,thin film transistor and device with thin film transistor produced | |
| KR101830494B1 (en) | Transparent thin film transistor comprising IGZO/metal/IGZO multilayered structure and method for preparing the same | |
| JP5357808B2 (en) | IGZO amorphous oxide insulating film manufacturing method and field effect transistor manufacturing method using the same | |
| TW201207953A (en) | Method for producing field-effect transistor, method for producing display device, method for producing X-ray imaging device, and method for producing optical sensor | |
| TWI834014B (en) | Oxide semiconductor films, thin film transistors and sputtering targets | |
| KR101782691B1 (en) | Transparent electrode with IGZO/Ag/IGZO multilayered structure and method for preparing the same | |
| KR20190044159A (en) | Thin film trnasistor comprising oxide semiconductor layer, method for manufacturing the same and display device comprising the same | |
| WO2024219464A1 (en) | Semiconductor device and electronic apparatus | |
| JP5581416B2 (en) | Crystalline oxide semiconductor and thin film transistor using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |