KR20110100147A - Method of producing igzo-based amorphous oxide semiconductor film and method of producing field-effect transistor using the same - Google Patents

Method of producing igzo-based amorphous oxide semiconductor film and method of producing field-effect transistor using the same Download PDF

Info

Publication number
KR20110100147A
KR20110100147A KR1020110016120A KR20110016120A KR20110100147A KR 20110100147 A KR20110100147 A KR 20110100147A KR 1020110016120 A KR1020110016120 A KR 1020110016120A KR 20110016120 A KR20110016120 A KR 20110016120A KR 20110100147 A KR20110100147 A KR 20110100147A
Authority
KR
South Korea
Prior art keywords
igzo
film
amorphous oxide
manufacturing
oxide semiconductor
Prior art date
Application number
KR1020110016120A
Other languages
Korean (ko)
Other versions
KR101808570B1 (en
Inventor
후미히코 모치즈키
켄이치 우메다
아츠시 타나카
마사유키 스즈키
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20110100147A publication Critical patent/KR20110100147A/en
Application granted granted Critical
Publication of KR101808570B1 publication Critical patent/KR101808570B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

IGZO계 아모퍼스 산화물층을 하기 식(1)을 만족하는 조건에서 스퍼터 성막한 후에 하기 식(2)를 만족하는 조건에서 어닐링 처리함으로써 IGZO계 아모퍼스 산화물로 이루어지는 반도체막을 제조한다.
1×10-5≤P(Pa)≤5×10-4 ···(1),
100≤T(℃)≤300 ···(2)
(식 중, P는 상기 스퍼터 성막에 있어서의 배압, T는 상기 어닐링 처리에 있어서의 어닐링 온도)After sputter film-forming on the conditions which satisfy | fill following formula (1), an IGZO-type amorphous oxide layer is annealed on conditions which satisfy | fill following formula (2), and the semiconductor film which consists of IGZO-type amorphous oxide is manufactured.
1 x 10 -5 ≤ P (Pa) ≤ 5 x 10 -4 (1),
100≤T (℃) ≤300 (2)
(Wherein, P is the back pressure in the sputter film formation, T is the annealing temperature in the annealing treatment)

Description

ＩＧＺＯ계 아모퍼스 산화물 반도체막의 제조 방법 및 그것을 사용한 전계 효과형 트랜지스터의 제조 방법{METHOD OF PRODUCING IGZO-BASED AMORPHOUS OXIDE SEMICONDUCTOR FILM AND METHOD OF PRODUCING FIELD-EFFECT TRANSISTOR USING THE SAME} METHOD OF PRODUCING IGZO-BASED AMORPHOUS OXIDE SEMICONDUCTOR FILM AND METHOD OF PRODUCING FIELD-EFFECT TRANSISTOR USING THE SAME}

본 발명은 IGZO계 아모퍼스 산화물 반도체막의 제조 방법 및 이 제조 방법을 사용한 전계 효과형 트랜지스터의 제조 방법에 관한 것이다.The present invention relates to a method for producing an IGZO amorphous oxide semiconductor film and a method for producing a field effect transistor using the method.

전계 효과형 트랜지스터는 반도체 메모리용 집적 회로의 단위 소자, 고주파 신호 증폭 소자, 액정 구동용 소자 등에 사용되고 있고, 특히 박막화된 것은 박막 트랜지스터(TFT)로서 폭넓은 분야에서 사용되고 있다.BACKGROUND Field effect transistors are used in unit devices, semiconductor signal amplification devices, liquid crystal drive devices, and the like of integrated circuits for semiconductor memories. In particular, thin film transistors are used in a wide range of fields as thin film transistors (TFTs).

전계 효과형 트랜지스터를 형성하는 반도체 채널층(활성층)으로서는 실리콘 반도체나 그 화합물이 많이 사용되고 있고, 고속 동작이 필요한 고주파 증폭 소자, 집적 회로 등에는 단결정 실리콘, 저속 동작으로 충분하지만 디스플레이 용도 등 대면적화로의 대응이 요구되는 액정 구동 장치용에는 아모퍼스 실리콘이 사용되고 있다.As a semiconductor channel layer (active layer) for forming a field-effect transistor, silicon semiconductors and compounds thereof are frequently used, and single crystal silicon and low-speed operation are sufficient for high-frequency amplification devices and integrated circuits that require high-speed operation. Amorphous silicon is used for the liquid crystal drive device for which correspondence is required.

디스플레이 분야에서는 최근 경량이며 또한 구부러지는 플렉시블 디스플레이가 주목을 받고 있다. 이와 같은 플렉시블 디바이스로는 가요성이 높은 수지 기판이 주로 사용되지만 수지 기판은 그 내열 온도가 통상 150℃∼200℃, 내열성이 높은 폴리이미드계 수지라도 300℃ 정도로 유리 기판 등의 무기 기판에 비해 낮다. 아모퍼스 실리콘은 그 제조 공정에 있어서 300℃를 초과하는 고온의 가열 처리가 통상 필요하게 되어있으므로 내열성이 낮은 현재의 디스플레이에 있어서의 플렉시블 기판 등의 지지 기판으로는 사용하는 것이 어렵다.In the display field, a lightweight and bent flexible display has attracted attention recently. As the flexible device, a highly flexible resin substrate is mainly used, but the resin substrate is generally lower than an inorganic substrate such as a glass substrate at a temperature of 150 ° C to 200 ° C and a polyimide resin having a high heat resistance of about 300 ° C. . Amorphous silicon is usually required to be subjected to a high temperature heat treatment exceeding 300 ° C. in its manufacturing process, and therefore, it is difficult to use amorphous silicon as a supporting substrate such as a flexible substrate in a current display having low heat resistance.

한편, 실온에서 성막 가능하며, 또한 아모퍼스라도 반도체로서의 성능을 내는 것이 가능한 In-Ga-Zn-O계(IGZO계)의 산화물 반도체가 토코다이 호소노들에 의해 발견되어 차세대 디스플레이용의 TFT 재료로서 유망시되고 있다(비특허문헌 1, 2).On the other hand, an In-Ga-Zn-O-based (IGZO-based) oxide semiconductor capable of film formation at room temperature and capable of producing an amorphous semiconductor as a semiconductor material has been found by Tokodai Hosonos as a TFT material for next-generation displays. It is promising (nonpatent literature 1, 2).

그러나, 실온 성막 후에 어닐링 처리 등의 안정화 처리를 실시하지 않은 IGZO계의 아모퍼스 산화물 반도체는 TFT의 활성층으로서 기능하지만, 구동할 때의 전기적 스트레스에 의해 역치 전압이 시프트되기 쉬워 소자 안정성에 문제가 있는 것이 알려져 있다.However, IGZO-based amorphous oxide semiconductors which are not subjected to stabilization treatment such as annealing treatment after room temperature film formation function as active layers of TFTs, but threshold voltages tend to shift due to electrical stress during driving, which is problematic in device stability. It is known.

소자 안정성이 우수한 활성층으로서는, 비특허문헌 3이나 비특허문헌 4 등에 기재되어 있는 바와 같이, 성막 후 350℃∼400℃에서 어닐링 처리를 실시한 IGZO계 아모퍼스 산화물 반도체가 바람직하다. 특허문헌 1의 도 4(본 명세서 도 7)에는 실온에서의 진공 성막 후에 반도체막이었던 아모퍼스 IGZO막에 120℃∼250℃의 어닐링 처리(열처리)를 실시하면 캐리어 밀도가 증대되어 1 자릿수∼3 자릿수 이상 저저항화되는 것이 나타내어져 있다. 즉, 수지 기판의 내열 온도 범위에서의 어닐링 처리로는 트랜지스터의 활성층으로서 양호한 반도체 특성을 나타내는 캐리어 밀도(1×1013∼1×1016개/㎤)를 갖는 반도체층을 얻는 것이 어렵다. 이와 같은 경향은 본 발명자들도 확인했다(후기 실시예 도 6을 참조).As an active layer excellent in device stability, as described in Non Patent Literature 3, Non Patent Literature 4 and the like, an IGZO amorphous oxide semiconductor subjected to an annealing treatment at 350 ° C to 400 ° C after film formation is preferable. In FIG. 4 (this specification FIG. 7) of patent document 1, when an amorphous IGZO film | membrane which was a semiconductor film was subjected to the annealing process (heat processing) of 120 degreeC-250 degreeC after vacuum film-forming at room temperature, carrier density will increase and it will be 1 digit-3 It has been shown that the resistance is reduced by more than the order of magnitude. That is, it is difficult to obtain a semiconductor layer having a carrier density (1 × 10 13 to 1 × 10 16 pieces / cm 3) showing good semiconductor characteristics as the active layer of the transistor by annealing treatment in the heat-resistant temperature range of the resin substrate. This tendency was also confirmed by the present inventors (see FIG. 6 later examples).

특허문헌 2에는 IGZO계 아모퍼스 산화물 박막으로 이루어지는 반도체층과 게이트 절연막을 구비한 트랜지스터가 개시되어 있고, 스퍼터 성막 시의 스퍼터 가스 중의 산소 유량비를 10% 이하로 해서 반도체막을, 20% 이상으로 해서 게이트 절연막을 성막하는 것이 개시되어 있다. 그러나, 특허문헌 2에서는 어느 쪽 막도 실온 성막한 것을 어닐링 처리를 실시하지 않고 그대로 사용하고 있어 후공정에 있어서의 가열 처리에 의해 저항값이 변화될 우려가 있고, 또한 상기된 바와 같이 소자 안정성에 문제가 있다고 고려된다.Patent Literature 2 discloses a transistor including a semiconductor layer and a gate insulating film made of an IGZO-based amorphous oxide thin film, wherein the semiconductor film is made 20% or more with an oxygen flow rate ratio of 10% or less in the sputter gas during sputter film formation. Deposition of an insulating film is disclosed. However, in Patent Literature 2, either of the films formed at room temperature is used as it is, without performing annealing treatment, and there is a fear that the resistance value is changed by the heat treatment in the subsequent step. It is considered that there is a problem.

또한, 특허문헌 3에는 아모퍼스 산화물막을 반도체층으로 해서 구비한 전계 효과형 트랜지스터에 있어서 소자 안정성을 양호하게 하기 위해서 전극부 및 반도체층에 수소 또는 중수소를 첨가하는 것이 개시되어 있다.In addition, Patent Document 3 discloses adding hydrogen or deuterium to an electrode portion and a semiconductor layer in order to improve device stability in a field effect transistor having an amorphous oxide film as a semiconductor layer.

일본 특허 공개 2009-99847호 공보Japanese Patent Publication No. 2009-99847 일본 특허 공개 2007-109918호 공보Japanese Patent Publication No. 2007-109918 일본 특허 제 4332545호 공보Japanese Patent No. 4332545

K. Nomura et al, Science, 300(2003)1269. K. Nomura et al, Science, 300 (2003) 1269. K. Nomura et al, Nature, 432(2004)488 K. Nomura et al, Nature, 432 (2004) 488 K. Nomura et al, Applied Physics Letters 93(2008)192107 K. Nomura et al, Applied Physics Letters 93 (2008) 192 107 D. Kang et al, Applied Physics Letters 90(2008)192101 D. Kang et al, Applied Physics Letters 90 (2008) 192101

그러나, 수소나 중수소가 도입되기 위해서는 새로운 설비 및 프로세스를 필요로 하기 때문에 프로세스의 간이성 및 가격면에 있어서 과제가 있다.However, in order to introduce hydrogen or deuterium, new facilities and processes are required, and therefore, there are problems in terms of process simplicity and price.

본 발명은 상기 사정을 감안하여 이루어진 것이며 수지 기판 상에 제조 가능한 IGZO계 아모퍼스 산화물 반도체막을 제조하는 방법으로서 간이하며 또한 저비용인 제조 프로세스로 TFT의 활성층으로서 바람직한 캐리어 밀도를 갖고 또한 전기적 스트레스 및 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 반도체막을 제조하는 방법 및 이 방법을 사용해서 소자 안정성이 우수한 IGZO계 전계 효과형 트랜지스터를 제조하는 방법을 제공하는 것을 목적으로 하는 것이다.The present invention has been made in view of the above circumstances, and is a simple and low-cost manufacturing process for producing an IGZO-based amorphous oxide semiconductor film that can be produced on a resin substrate, and has a carrier density desirable as an active layer of a TFT, and also against electrical stress and heat. It is an object of the present invention to provide a method for producing a stable IGZO amorphous oxide semiconductor film and a method for producing an IGZO field effect transistor having excellent device stability using the method.

본 발명자는 IGZO계 아모퍼스 산화물 박막을 기판 상에 스퍼터 성막할 때에 스퍼터 성막 시의 배압과 스퍼터 성막 후의 어닐링 처리 온도를 적합화함으로써 임의의 전기 저항값을 갖고 또한 열안정성이 양호한 IGZO계 아모퍼스 산화물 절연체 박막을 제조 가능한 것을 발견했다.MEANS TO SOLVE THE PROBLEM This invention makes an IGZO-type amorphous oxide which has arbitrary electric resistance values and favorable thermal stability by making the IGZO-type amorphous oxide thin film sputter-formed on a board | substrate by adjusting the back pressure at the time of sputter film formation, and the annealing treatment temperature after sputter film formation. It discovered that an insulator thin film can be manufactured.

또한, 본 발명자는 상기 지견에 의거해서 수지 기판 상에 제조 가능하고 TFT의 활성층으로서 바람직한 캐리어 밀도를 갖고 또한 전기적 스트레스 및 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 반도체막을 간이하며 또한 저비용으로 제조하는 방법을 발견했다.In addition, the inventors of the present invention provide a simple and low-cost method for producing an IGZO amorphous oxide semiconductor film which can be manufactured on a resin substrate and has a carrier density desirable as an active layer of a TFT and excellent in electrical stress and heat stability. Found.

즉, 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법은 IGZO계 아모퍼스 산화물층을 스퍼터 성막한 후에 어닐링 처리함으로써 IGZO계 아모퍼스 산화물로 이루어지는 반도체막을 제조하는 방법으로서 하기 식(1) 및 식(2)를 만족하는 조건에서 성막하는 것을 특징으로 하는 것이다. 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 있어서 또한 하기 식(3)을 만족하는 조건에서 성막하는 것이 바람직하다.That is, the manufacturing method of the IGZO-type amorphous oxide semiconductor film of this invention is a method of manufacturing the semiconductor film which consists of an IGZO-type amorphous oxide by carrying out annealing process after sputter film-forming an IGZO-type amorphous oxide layer as following formula (1) and a formula ( It is characterized by forming a film under conditions satisfying 2). It is preferable to form into a film in the manufacturing method of the IGZO-type amorphous oxide semiconductor film of this invention on the condition which satisfy | fills following formula (3) further.

1×10-5≤P(Pa)≤5×10-4 ···(1),1 x 10 -5 ≤ P (Pa) ≤ 5 x 10 -4 (1),

100≤T(℃)≤300 ···(2),100≤T (° C) ≤300 (2),

2×10-5≤P(Pa)≤1×10-4 ···(3)2 x 10 -5 ≤ P (Pa) ≤ 1 x 10 -4 (3)

(식 중, P는 상기 스퍼터 성막에 있어서의 배압, T는 상기 어닐링 처리에 있어서의 어닐링 온도)(Wherein, P is the back pressure in the sputter film formation, T is the annealing temperature in the annealing treatment)

여기서, 「스퍼터 성막에 있어서의 배압」은 스퍼터 성막할 때에 기판이 설치되는 진공 용기(성막 장치) 내의 도달 진공도이며, 성막 개시 전, 즉 성막 장치 중으로 성막 가스를 도입하기 전의 성막 장치 내의 진공도를 의미한다.Here, "back pressure in sputter film-forming" is the reach | attainment vacuum degree in the vacuum container (film-forming apparatus) in which a board | substrate is provided at the time of sputter film-forming, and means the vacuum degree in the film-forming apparatus before film-forming start, ie, before introducing film-forming gas into a film-forming apparatus. do.

본 명세서에 있어서 도달 진공도(배압)는 스퍼터 성막 장치에 설치되어 있는 이온 게이지(전리 진공계)의 값을 판독한 값으로 하고 있다. 성막 장치 내의 도달 진공도(배압)는 성막 장치 내의 수분량(수분압)과 대체로 등가이기 때문에 질량 분석계(예를 들면, 알박 사의 Qulee CGM 시리즈 등)를 사용해서 측정된 수분압으로부터 구한 값으로 해도 좋다.In the present specification, the attained vacuum degree (back pressure) is a value obtained by reading a value of an ion gauge (ionization vacuum gauge) provided in the sputter film deposition apparatus. Since the attained vacuum degree (back pressure) in the film-forming apparatus is substantially equivalent to the amount of water (water pressure) in the film-forming apparatus, you may make it the value calculated | required from the water pressure measured using the mass spectrometer (for example, the Qulee CGM series by Al Dr.).

본 명세서에 있어서 IGZO계 아모퍼스 산화물 박막은 In, Ga를 포함하는 아모퍼스 산화물 박막을 의미하고, 바람직하게는 Zn을 더 포함하는 아모퍼스 산화물 박막을 의미한다. 이들의 금속 원소 이외에 도펀트나 치환 원소 등의 다른 원소를 포함하고 있어도 좋다.In the present specification, an IGZO-based amorphous oxide thin film means an amorphous oxide thin film including In and Ga, and preferably an amorphous oxide thin film further including Zn. In addition to these metal elements, other elements, such as a dopant and a substitution element, may be included.

본 명세서에 있어서 어닐링 처리는 스퍼터 성막 후의 어닐링 처리에 추가하여 스퍼터 성막된 박막이 가열되는 모든 처리를 포함하는 것으로 하고, 예를 들면 포토리소그래피 등의 패터닝 공정이나 적층되는 막의 성막 공정에 있어서의 가열 처리 등을 포함하는 것으로 한다.In this specification, annealing treatment shall include all the processes by which the sputter-formed thin film is heated in addition to the annealing process after sputter film-forming, For example, heat processing in the patterning process, such as photolithography, or the film-forming process of laminated | stacked film | membrane. It shall be included.

본 명세서에 있어서 「도전체」는 비저항값이 100Ω·㎝ 이하인 것을 의미한다. 또한, 「반도체」는 비저항값이 103∼106Ω·㎝의 범위 내인 것을 의미한다. 또한, 「절연체」는 비저항값이 107Ω·㎝ 이상인 것을 의미한다.In the present specification, "conductor" means that the specific resistance value is 100 Ω · cm or less. In addition, "semiconductor" means that a specific resistance value exists in the range of 10 <3> -10 <6> ( ohm) * cm. In addition, a "insulator" means that a specific resistance value is 10 7 ohm * cm or more.

상기 어닐링 온도는 150℃ 이상, 250℃ 이하인 것이 바람직하다.It is preferable that the said annealing temperature is 150 degreeC or more and 250 degrees C or less.

본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법은 하기 식(4) 및 식(5)를 만족하는 조건 또는 식(6) 및 식(7)을 만족하는 조건 또는 식(8) 및 식(9)를 만족하는 조건 또는 식(10) 및 식(11)을 만족하는 조건에서 성막하는 것이 바람직하다.Method for producing an IGZO amorphous oxide semiconductor film of the present invention is a condition that satisfies the following formula (4) and formula (5) or a condition that satisfies the formula (6) and formula (7) or formula (8) and formula (9) It is preferable to form a film on the conditions which satisfy | fill () or the conditions which satisfy | fill Formula (10) and Formula (11).

P(Pa)=2×10-5 ···(4),P (Pa) = 2 × 10 −5 (4),

200≤T(℃)≤300 ···(5), 200≤T (° C) ≤300 (5),

P(Pa)=5×10-5 ···(6), P (Pa) = 5 × 10 -5 (6),

120≤T(℃)≤270 ···(7), 120 ≦ T (° C.) ≦ 270 (7),

P(Pa)=6.5×10-5 ···(8),P (Pa) = 6.5 × 10 -5 (8),

100≤T(℃)≤240 ···(9), 100 ≦ T (° C.) ≦ 240 (9),

P(Pa)=1×10-4 ···(10),P (Pa) = 1 × 10 -4 (10),

100≤T(℃)≤195 ···(11) 100≤T (° C) ≤195 (11)

또한, 상기 식(4), 식(6), 식(8), 식(10)의 배압(P)의 값은 ±10%의 폭을 갖는 것으로 한다.In addition, the value of the back pressure P of said Formula (4), Formula (6), Formula (8), and Formula (10) shall have the width of +/- 10%.

본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 있어서 상기 스퍼터 성막에 있어서의 성막 압력이 10Pa 이하인 것이 바람직하다.In the manufacturing method of the IGZO-type amorphous oxide semiconductor film of this invention, it is preferable that the film-forming pressure in the said sputter film-forming is 10 Pa or less.

또한, 상기 스퍼터 성막에 있어서의 성막 가스를 Ar과 O2를 포함하는 것으로 하고, 상기 성막 가스 중의 Ar과 O2의 유량비를 O2/Ar≤1/15로 하는 것이 바람직하다.Further, the film forming gas in the sputtering deposition as including Ar and O 2, and it is preferable that the flow rate ratio of Ar and O 2 of the film forming gas to the O 2 / Ar≤1 / 15.

본 발명의 전계 효과형 트랜지스터의 제조 방법은 기판 상에 IGZO계 아모퍼스 산화물로 이루어지는 반도체층, 소스 전극, 드레인 전극, 게이트 전극 및 게이트 절연막을 구비해서 이루어지는 박막 트랜지스터의 제조 방법에 있어서 상기 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 상기 반도체층을 형성하는 것을 특징으로 하는 것이다.The method for manufacturing a field effect transistor of the present invention is a method for manufacturing a thin film transistor comprising a semiconductor layer, a source electrode, a drain electrode, a gate electrode, and a gate insulating film of an IGZO-based amorphous oxide on a substrate. The said semiconductor layer is formed by the manufacturing method of an IGZO-type amorphous oxide semiconductor film.

본 발명의 전계 효과형 트랜지스터의 제조 방법에 있어서 상기 기판으로서 가요성 기판을 사용하는 것이 바람직하다.In the manufacturing method of the field effect transistor of this invention, it is preferable to use a flexible substrate as said board | substrate.

일본 특허 공개 2007-73697호 공보에는 성막 시의 분위기 가스 중에 5.0×105Pa∼10Pa의 분압으로 물을 포함시킴으로써 노멀리 오프형의 TFT를 안정되게 제작할 수 있는 것이 기재되어 있다. 그러나, 이와 같은 수분압의 범위 내에 있어서 성막된 IGZO계 산화물 박막은 수지 기판의 내열 온도 이하의 어닐링 처리를 실시하면 성막 시의 수분압의 차이에 의해 그 전기 저항값은 다르고, 그 범위는 절연체 영역에서부터 도전체 영역에 이르기 때문에 상기 수분압에 걸쳐 안정되게 제조할 수는 없는 것을 본 발명자는 확인했다. 상세에 대해서는 후기한다.Japanese Laid-Open Patent Publication No. 2007-73697 discloses that a normally-off type TFT can be stably produced by including water in a partial pressure of 5.0 × 10 5 Pa to 10 Pa in an atmosphere gas during film formation. However, when the IGZO-based oxide thin film formed within the range of such a water pressure is subjected to an annealing treatment at or below the heat resistance temperature of the resin substrate, its electrical resistance value is different due to the difference in the water pressure at the time of film formation, and the range is an insulator region. The inventors of the present invention confirmed that, from the above, it could not be produced stably over the water pressure because it reached the conductor region. The details are later.

일본 특허 공개 2007-73697호 공보에는 어닐링 처리에 관한 기재는 되어 있지 않지만 실제 일본 특허 공개 2007-73697호 공보에 기재된 배압(통상의 고진공) 및 수분압에 의해 얻어진 활성층에 대해서 본 발명자가 TFT의 동작 특성의 추시를 행한 결과 TFT로서의 동작을 확인할 수 없었던 것에서 감안하여 일본 특허 공개 2007-73697호 공보에서는 400℃ 이상의 온도에 있어서 어닐링 처리를 실시하고 있다고 고려된다.Japanese Patent Laid-Open Publication No. 2007-73697 does not describe annealing treatment, but the present inventors operate the TFT with respect to an active layer obtained by back pressure (normally high vacuum) and water pressure described in Japanese Patent Laid-Open Publication No. 2007-73697. In view of the fact that the operation as a TFT could not be confirmed as a result of the follow-up of the characteristics, it is considered that the Japanese Patent Application Laid-open No. 2007-73697 discloses annealing at a temperature of 400 ° C or higher.

따라서, 본 발명은 수지 기판의 내열 온도 이하의 온도에서의 어닐링 처리에 의해 안정화된 캐리어 밀도 1×1013∼1×1016개/㎤를 갖는 TFT의 활성층으로서 바람직한 IGZO계 아모퍼스 산화물 반도체막을 최초로 제조 가능하게 한 것이다. 본 발명에 의하면 그 후의 어닐링 처리 온도에 따라서(수지 기판의 내열 온도 이하) 스퍼터 성막에 있어서의 배압을 1×10-5 이상 5×10-4 이하의 범위 내에서 제어하는 것만의 간이한 방법에 의해 새로운 설비 투자 등을 필요로 하지 않고, 간이하며 또한 저비용으로 IGZO계 아모퍼스 산화물 반도체막을 제조할 수 있다.Accordingly, the present invention is the first to provide an IGZO-based amorphous oxide semiconductor film, which is preferable as an active layer of a TFT having a carrier density of 1 × 10 13 to 1 × 10 16 pieces / cm 3 stabilized by annealing at a temperature below the heat resistance temperature of the resin substrate. It is possible to manufacture. According to the present invention, in accordance with the subsequent annealing treatment temperature (below the heat resistance temperature of the resin substrate) to a simple method of only controlling the back pressure in the sputter film formation within the range of 1 × 10 -5 or more and 5 × 10 -4 or less. As a result, an IGZO amorphous oxide semiconductor film can be manufactured easily and at low cost without requiring new equipment investment.

(발명의 효과)(Effects of the Invention)

본 발명에서는 IGZO계 아모퍼스 산화물층을 1×10-5 이상 5×10-4 이하의 배압으로 스퍼터 성막한 후에 100℃ 이상 300℃ 이하의 온도에서 어닐링 처리함으로써 IGZO계 아모퍼스 산화물로 이루어지는 반도체막을 제조한다. 이와 같은 방법에 의하면 TFT의 활성층으로서 바람직한 캐리어 밀도를 갖고, 또한 전기적 스트레스 및 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 반도체막을 수지 기판의 내열 온도 이하의 온도에서 간이하며 또한 저비용으로 제조할 수 있다.In the present invention, the IGZO amorphous oxide layer is sputtered to form a back pressure of 1 × 10 −5 or more and 5 × 10 −4 or less and then annealed at a temperature of 100 ° C. or more and 300 ° C. or less to form a semiconductor film made of IGZO amorphous oxide. Manufacture. According to this method, an IGZO amorphous oxide semiconductor film having a preferred carrier density as an active layer of the TFT and excellent in electrical stress and heat stability can be produced at a temperature below the heat resistance temperature of the resin substrate and at low cost.

따라서, IGZO계 전계 효과형 트랜지스터의 제조 방법에 있어서 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 활성층(반도체층)을 제조함으로써 전기적 스트레스 및 열에 대한 안정성이 양호한 IGZ0계 아모퍼스 산화물 절연층을 구비하고, 소자 안정성이 우수한 IGZO계 전계 효과형 트랜지스터를 간이한 제조 프로세스로 저비용으로 제조할 수 있다.Therefore, in the method of manufacturing an IGZO field effect transistor, an IGZ0 amorphous oxide insulating layer having good stability to electrical stress and heat is produced by producing an active layer (semiconductor layer) by the method for producing an IGZO amorphous oxide semiconductor film of the present invention. It is possible to manufacture an IGZO field effect transistor having excellent device stability and excellent device stability at a low cost by a simple manufacturing process.

도 1은 스퍼터 성막 시에 배압을 변화시켰을 때의 성막 장치 중의 수분량과 성막되는 IGZO계 아모퍼스 산화물 박막 중의 수분량의 관계를 모식적으로 나타내는 도면이다.
도 2는 반도체막의 캐리어 밀도와 비저항값의 관계를 나타내는 도면이다.
도 3a는 본 발명에 의한 일실시형태의 반도체 장치(박막 소자)의 제조 공정을 나타내는 단면도(그 1)이다.
도 3b는 본 발명에 의한 일실시형태의 반도체 장치의 제조 공정을 나타내는 단면도(그 2)이다.
도 3c는 본 발명에 의한 일실시형태의 반도체 장치의 제조 공정을 나타내는 단면도(그 3)이다.
도 3d는 본 발명에 의한 일실시형태의 반도체 장치의 제조 공정을 나타내는 단면도(그 4)이다.
도 4는 실시예 1에 있어서 다른 배압으로 스퍼터 성막된 IGZO계 아모퍼스 산화물 박막의 전기 저항값과 어닐링 처리 온도의 관계를 나타내는 도면이다.
도 5는 도 4에 나타내어지는 스퍼터 성막 후의 IGZO계 아모퍼스 산화물 박막 표면의 OH기의 피크 파장 부근의 IR 스펙트럼을 나타내는 도면이다.
도 6은 비교예 1에 있어서 다른 산소 유량으로 스퍼터 성막된 IGZO계 아모퍼스 산화물 박막의 전기 저항값과 어닐링 처리 온도의 관계를 나타내는 도면이다.
도 7은 일본 특허 문헌 1의 도 4BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows typically the relationship of the moisture content in the film-forming apparatus when the back pressure is changed at the time of sputter film formation, and the moisture content in the IGZO-type amorphous oxide thin film formed into a film.
2 is a diagram showing a relationship between a carrier density and a specific resistance value of a semiconductor film.
It is sectional drawing (the 1) which shows the manufacturing process of the semiconductor device (thin film element) of one Embodiment by this invention.
3B is a cross-sectional view (No. 2) showing a process for manufacturing the semiconductor device of one embodiment according to the present invention.
3C is a cross-sectional view (No. 3) showing a process for manufacturing the semiconductor device of one embodiment according to the present invention.
3D is a cross-sectional view (No. 4) showing a process for manufacturing the semiconductor device of one embodiment according to the present invention.
FIG. 4 is a diagram showing a relationship between an electrical resistance value and an annealing treatment temperature of an IGZO amorphous oxide thin film sputtered at different back pressures in Example 1. FIG.
FIG. 5 is a diagram showing an IR spectrum near the peak wavelength of the OH group on the surface of the IGZO amorphous oxide thin film after sputter film formation shown in FIG. 4.
It is a figure which shows the relationship between the electrical resistance value and the annealing treatment temperature of the IGZO-type amorphous oxide thin film sputter-formed by different oxygen flow volume in the comparative example 1. FIG.
7 is FIG. 4 of Japanese Patent Document 1

「IGZO계 아모퍼스 산화물 반도체막의 제조 방법」`` Method for producing IGZO amorphous oxide semiconductor film ''

본 발명자는 전기적 스트레스나 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 박막을 제조하는 방법에 대해서 예의 검토를 행했다. 그 결과, 성막 장치 내의 수분량에 의해 성막되는 IGZO계 아모퍼스 산화물 박막의 전기 저항값이 변화됨으로써, 또한 그 값은 스퍼터 성막 후의 어닐링 처리 온도에 의해 변화됨으로써, 즉 성막 장치 내의 수분량과 스퍼터 성막 후의 어닐링 처리 온도의 조합을 적합화함으로써 도전체 영역에서부터 절연체 영역 범위 내의 임의의 전기 저항값을 갖고, 또한 전기적 스트레스 및 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 박막도 제조 가능한 것을 발견했다.(후기 실시예 1, 도 4를 참조).MEANS TO SOLVE THE PROBLEM This inventor earnestly examined about the method of manufacturing the IGZO-type amorphous oxide thin film which is excellent in stability with respect to electrical stress and a heat | fever. As a result, the electrical resistance value of the IGZO-based amorphous oxide thin film formed by the amount of moisture in the film forming apparatus is changed, and the value is changed by the annealing treatment temperature after sputter film formation, that is, the water content in the film forming apparatus and the annealing after sputter film deposition. By adapting the combination of the treatment temperatures, it was found that an IGZO amorphous oxide thin film having an arbitrary electric resistance value within the range of the conductor region to the insulator region and having good stability against electrical stress and heat can also be produced. 1, see FIG. 4).

본 명세서에 있어서 「도전체」는 비저항값이 100Ω·㎝ 이하인 것을 의미한다. 또한, 「반도체」는 비저항값이 103∼106Ω·㎝의 범위 내인 것을 의미한다. 또한, 본 명세서에 있어서 「절연체」는 비저항값이 107Ω·㎝ 이상인 것을 의미한다.In the present specification, "conductor" means that the specific resistance value is 100 Ω · cm or less. In addition, "semiconductor" means that a specific resistance value exists in the range of 10 <3> -10 <6> ( ohm) * cm. In addition, in this specification, an "insulator" means that a specific resistance value is 10 7 ohm * cm or more.

스퍼터 성막에 있어서 성막 장치 내의 물 함유량(수분압)은 스퍼터 성막에 있어서의 배압과 상관이 있는 것이 알려져 있고, 배압이 낮은, 즉 고진공일수록 수분압이 낮아지는 것이 알려져 있다. 본 발명자는 스퍼터 성막 시의 배압을 변화시켜서 성막한 전기 저항값이 다른 각 IGZO계 아모퍼스 산화물 박막에 대해서 FT-IR 측정에 의한 조성 분석을 실시하고, 그 결과, 각각의 막에 있어서 OH기의 피크 면적이 다르고, 배압을 높게 하면 OH기의 양이 증가되는 것, 즉 물 함유량이 증가되어 있는 것을 확인했다(후기 실시예, 도 5를 참조).In sputter film formation, it is known that the water content (water pressure) in the film forming apparatus correlates with the back pressure in sputter film formation, and it is known that the lower the back pressure, that is, the higher the vacuum, the lower the water pressure. The inventors conducted compositional analysis by FT-IR measurement on each of the IGZO amorphous oxide thin films having different electrical resistance values formed by changing the back pressure during sputter film formation. As a result, the OH group in each film was analyzed. When the peak areas were different and the back pressure was increased, it was confirmed that the amount of the OH group was increased, that is, the water content was increased (late example, see FIG. 5).

도 1은 배압(성막 장치 내의 도달 진공도)을 변화시켰을 때의 성막 장치 내의 수분량과 성막된 IGZO계 아모퍼스 산화물 박막 내의 수분량의 관계를 나타내는 이미지도이다. 도시되는 바와 같이 배압이 높을수록 성막 장치 내의 수분량이 많아진다. 따라서, 막중에 받아들여지는 수분이 많아져 박막의 전기 저항값에 영향을 미치는 것으로 고려된다.BRIEF DESCRIPTION OF THE DRAWINGS It is an image figure which shows the relationship of the moisture content in the film-forming apparatus when the back pressure (attainment vacuum degree in a film-forming apparatus) changes, and the moisture content in the IGZO type amorphous oxide thin film formed into a film. As shown, the higher the back pressure, the greater the amount of water in the film forming apparatus. Therefore, it is considered that the moisture absorbed in the film increases to affect the electrical resistance value of the thin film.

도 1 및 후기 실시예 도 5로부터 스퍼터 성막 직후의 IGZO계 아모퍼스 산화물 박막 중의 수분량(OH기량)은 스퍼터 성막 시의 배압에 의해 변화되는 것을 확인할 수 있다. 그리고, 도 4에는 스퍼터 성막 시의 배압의 차이와 그 후의 어닐링 온도에 의해 도전체 영역에서부터 절연체 영역까지의 영역에 있어서 여러 가지 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 제조할 수 있는 것이 나타내어져 있다.1 and later Examples From FIG. 5, it can be seen that the amount of water (OH group amount) in the IGZO-based amorphous oxide thin film immediately after sputter film formation is changed by back pressure during sputter film formation. 4 shows that an IGZO amorphous oxide thin film having various electrical resistance values can be produced in the region from the conductor region to the insulator region by the difference in back pressure during sputter film formation and the subsequent annealing temperature. It is.

성막 장치 내의 수분량의 제어 방법은 상기된 스퍼터 성막에 있어서의 배압에 의한 제어에 한정되지 않고, 예를 들면 성막 중에 수분을 직접 도입하는 방법 등으로도 제어하는 것이 가능하다. [발명의 내용]의 항에 있어서 기재된 바와 같이 배압은 성막 가스를 도입하기 전의 성막 장치 내의 진공도이며, 용이하게 설정 변경이 가능한 요인이므로 배압에 의해 산화물 박막 중의 수분량을 제어하는 것이 바람직하다. 이하, 배압을 제어해서 수분량을 제어하는 방법을 예로 설명한다.The method of controlling the amount of water in the film forming apparatus is not limited to the control by the back pressure in the above-mentioned sputter film formation, but can also be controlled by, for example, a method of directly introducing water during film formation. As described in the section of the present invention, the back pressure is the degree of vacuum in the film forming apparatus before introducing the film forming gas, and since the setting can be easily changed, it is preferable to control the amount of water in the oxide thin film by the back pressure. Hereinafter, a method of controlling the amount of water by controlling the back pressure will be described as an example.

도 4에는 어닐링 처리를 실시하지 않은 상태의 스퍼터 성막 직후의 IGZO계 아모퍼스 산화물 박막에 있어서도 배압의 차이에 의해 다른 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 성막할 수 있는 것이 나타내어져 있지만, [배경기술]의 항에 있어서 기재된 바와 같이, 어느 정도의 안정화 처리를 실시하지 않은 스퍼터 성막만의 절연막은 전기적 스트레스나 열에 대한 안정성에 문제가 있다. 따라서, 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에서는 스퍼터 성막 후 안정화 처리로서 어닐링 처리를 실시한다.4 shows that even in the IGZO amorphous oxide thin film immediately after sputter film formation without annealing treatment, an IGZO amorphous oxide thin film having different electrical resistance values can be formed by the difference in back pressure. As described in the section of [Background Art], the insulating film only for the sputter film deposition which has not been subjected to some stabilization treatment has a problem in stability to electrical stress and heat. Therefore, in the manufacturing method of the IGZO-type amorphous oxide semiconductor film of this invention, annealing process is performed as a stabilization process after sputter film deposition.

즉, 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법은 IGZO계 아모퍼스 산화물층을 배압을 1×10-5 이상 5×10-4 이하의 배압으로 스퍼터 성막한 후에 100℃ 이상 300℃ 이하의 온도에서 어닐링 처리한다.That is, in the method for producing the IGZO-based amorphous oxide semiconductor film of the present invention, after sputter film deposition of the IGZO-based amorphous oxide layer at a back pressure of 1 × 10 −5 or more and 5 × 10 −4 or less, 100 ° C. or more and 300 ° C. or less Anneal at temperature.

어닐링 처리의 방법은 특별히 제한되지 않지만 상압에서의 어닐링으로 충분하기 때문에 핫플레이트 등에서의 가열 처리가 용이한 방법이다. 그 밖에 크린 오븐이나 진공 챔버를 사용해도 좋다.Although the method of the annealing treatment is not particularly limited, heat treatment in a hot plate or the like is easy because annealing at normal pressure is sufficient. You can also use a clean oven or vacuum chamber.

상기된 바와 같이 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에서는 스퍼터 성막에 있어서는 그 배압을 변화시키는 것 뿐이며 성막 장치 내의 수분량은 어느 쪽 스퍼터 성막 방법을 사용해도 배압에 의해 변화된다. 따라서, 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 있어서 스퍼터 성막의 방법은 특별히 제한되지 않고, 임의의 방법을 적용할 수 있다.As mentioned above, in the manufacturing method of the IGZO-type amorphous oxide semiconductor film of this invention, in sputter film formation, only the back pressure is changed, and the water content in a film-forming apparatus changes with back pressure even if any sputter film formation method is used. Therefore, the method of sputter film formation in the manufacturing method of the IGZO-type amorphous oxide semiconductor film of this invention is not restrict | limited, Any method can be applied.

스퍼터 성막 방법으로서는, 예를 들면 2극 스퍼터링법, 3극 스퍼터링법, 직류 스퍼터링법, 고주파 스퍼터링법(RF 스퍼터링법), ECR 스퍼터링법, 마그네트론 스퍼터링법, 대향 타겟 스퍼터링법, 펄스 스퍼터링법 및 이온빔 스퍼터링법 등을 들 수 있다.As the sputter deposition method, for example, two-pole sputtering method, three-pole sputtering method, direct current sputtering method, high frequency sputtering method (RF sputtering method), ECR sputtering method, magnetron sputtering method, opposing target sputtering method, pulse sputtering method and ion beam sputtering method Law and the like.

또한, 성막을 행하는 기판으로서는 특별히 제한되지 않고, 본 실시형태에 있어서 기판은 특별히 제한되지 않고, Si 기판, 유리 기판, 각종 플렉시블 기판 등 용도에 따라서 선택하면 좋다. 본 발명의 IGZO계 아모퍼스 산화물 절연막의 제조 방법은 300℃ 이하의 저온 프로세스에 의해 실시될 수 있으므로 내열성이 낮은 수지 기판에도 바람직하게 적용할 수 있다. 따라서, 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법은 플렉시블 디스플레이 등에 사용되는 박막 트랜지스터(TFT)의 제조에도 적용하는 것이 가능하다.In addition, it does not restrict | limit especially as a board | substrate which forms into a film, In this embodiment, a board | substrate is not specifically limited, What is necessary is just to select according to a use, such as a Si substrate, a glass substrate, and various flexible substrates. Since the manufacturing method of the IGZO-type amorphous oxide insulating film of this invention can be performed by the low temperature process of 300 degrees C or less, it is applicable also to the resin substrate with low heat resistance. Therefore, the manufacturing method of the IGZO-type amorphous oxide semiconductor film of this invention can be applied also to manufacture of the thin film transistor (TFT) used for a flexible display etc.

플렉시블 기판으로서는 폴리비닐알코올계 수지, 폴리카보네이트 유도체(테이진(주):WRF), 셀룰로스 유도체(셀룰로스 트리아세테이트, 셀룰로스 디아세테이트), 폴리올레핀계 수지(니혼 제온(주): 제오노어, 제오넥스), 폴리술폰계 수지(폴리에테르술폰, 폴리술폰), 노보넨계 수지(JSR(주):알톤), 폴리에스테르계 수지(PET, PEN, 가교 푸마르산 디에스테르) 폴리이미드계 수지, 폴리아미드계 수지, 폴리아미드이미드계 수지, 폴리아릴레이트계 수지, 아크릴계 수지, 에폭시계 수지, 에피설파이드계 수지, 불소계 수지, 실리콘계 수지 필름, 폴리벤즈아졸계 수지, 시아네이트계 수지, 방향족 에테르계 수지(폴리에테르케톤), 말레이미드-올레핀계 수지 등의 수지 기판, 액정 폴리머 기판, Examples of the flexible substrate include polyvinyl alcohol resins, polycarbonate derivatives (Teijin Co., Ltd .: WRF), cellulose derivatives (cellulose triacetate, cellulose diacetate), and polyolefin resins (Nihon Xeon: Zeonoor, Zeonex). , Polysulfone resin (polyethersulfone, polysulfone), norbornene-based resin (JSR Co., Ltd .: altone), polyester-based resin (PET, PEN, crosslinked fumaric acid diester) polyimide-based resin, polyamide-based resin, Polyamideimide resin, polyarylate resin, acrylic resin, epoxy resin, episulfide resin, fluorine resin, silicone resin film, polybenzazole resin, cyanate resin, aromatic ether resin (polyether ketone) Resin substrates such as maleimide-olefin resins, liquid crystal polymer substrates,

또한, 이들 수지 기판 중에 산화 규소 입자, 금속 나노 입자, 무기 산화물 나노 입자, 무기 질화물 나노 입자, 금속계·무기계의 나노 섬유 또는 마이크로 섬유, 카본 섬유, 카본 나노 튜브, 유리 펠렛, 유리 섬유, 유리 비즈, 점토 광물, 운모 파생 결정 구조를 포함한 복합 수지 기판,Further, in these resin substrates, silicon oxide particles, metal nanoparticles, inorganic oxide nanoparticles, inorganic nitride nanoparticles, metal- and inorganic-free nanofibers or microfibers, carbon fibers, carbon nanotubes, glass pellets, glass fibers, glass beads, Composite resin substrates, including clay minerals, mica-derived crystal structures

얇은 유리와 상기 단독 유기 재료 사이에 적어도 1회의 접합 계면을 갖는 적층 플라스틱 재료, 무기층(ex. SiO2, Al2O3, SiOxNy)과 유기층(상기)을 교대로 적층함으로써 적어도 1회 이상의 접합 계면을 갖는 배리어 성능을 갖는 복합 재료,Laminated plastic material having at least one bonding interface between the thin glass and the single organic material, an inorganic layer (ex. SiO 2 , Al 2 O 3 , SiO x N y ) and an organic layer (above) by alternately laminating at least 1 A composite material having a barrier performance having at least a bonded interface,

스테인리스 기판 또는 스테인리스와 이종 금속을 적층한 금속 다층 기판, 알루미늄 기판 또는 표면에 산화 처리(예를 들면, 양극 산화 처리)를 실시함으로써 표면의 절연성을 향상시키는 산화 피막이 형성된 알루미늄 기판 등을 들 수 있다.A stainless steel substrate or the metal multilayer board | substrate which laminated | stacked stainless steel and a dissimilar metal, the aluminum substrate, or the aluminum board | substrate with an oxide film which improves the insulation of a surface by performing an oxidation process (for example, anodizing process), etc. are mentioned.

IGZO계 아모퍼스 산화물로서는 하기 일반 식(P1)으로 나타내어지는 InGaZnO4(IGZO) 등의 호모로가스 화합물을 하나의 예로서 들 수 있다. A homopolymer, such as to as IGZO-based amorphous oxide general formula (P1) InGaZnO 4 (IGZO) represented by the following may be mentioned the compound gas as an example.

(In2 - xGax)O3·(ZnO)m ···(P1)(In 2 - x Ga x ) O 3 ... (ZnO) m ... (P1)

(식 중, 0≤x≤2 또한 m은 자연수)(Where 0≤x≤2 and m is a natural number)

성막 시의 성막 압력은 특별히 제한되지 않지만 성막 압력이 지나치게 높으면 성막 속도가 느려져 생산성이 나빠지므로 10Pa 이하인 것이 바람직하고, 5Pa 이하인 것이 보다 바람직하고, 1Pa 이하인 것이 더욱 바람직하다.Although the film formation pressure at the time of film-forming is not restrict | limited, When the film-forming pressure is too high, since film-forming speed will become slow and productivity will worsen, it is preferable that it is 10 Pa or less, It is more preferable that it is 5 Pa or less, It is more preferable that it is 1 Pa or less.

스퍼터 성막 시의 성막 가스는 특별히 제한되지 않지만, Ar과 O2를 포함하는 것을 들 수 있다.Film-forming gas during the sputtering deposition is not particularly limited, those containing Ar and O 2.

[배경기술]의 항목에 있어서, 기재된 바와 같이, 이와 같은 성막 가스 중의 Ar과 O2의 유량비에 의해 스퍼터 성막되는 막의 전기 저항값이 변화되므로 본 발명의 성막 방법에 있어서 배압에 추가하여 이 유량비도 변화시켜서 전기 저항값을 제어해도 좋지만 산소 분압을 높게 함으로써 성막 속도가 저하되는 경향이 있고, 후기 비교예 1의 도 6에 나타내어지는 바와 같이, 배압 및 어닐링 처리 온도에 따라서는 성막 시의 산소 분압의 전기 저항값으로의 영향은 거의 없어지는 경우도 있다. 본 발명에서는 배압과 어닐링 처리 온도를 적합화하는 것만으로 절연체 영역의 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 제조할 수 있으므로 산소 분압 O2/Ar는 1/15 이하의 일정값으로 하는 것이 바람직하다.As described in the section of [Background Art], the electric resistance value of the film to be sputtered is changed by the flow rate ratio of Ar and O 2 in the film forming gas, so that the flow rate ratio in addition to the back pressure in the film forming method of the present invention is Although the electrical resistance value may be controlled by changing, the film formation rate tends to decrease by increasing the oxygen partial pressure, and as shown in FIG. 6 of the later Comparative Example 1, depending on the back pressure and the annealing treatment temperature, In some cases, the influence on the electrical resistance value is almost eliminated. In the present invention, since the IGZO amorphous oxide thin film having the electrical resistance value of the insulator region can be produced only by adjusting the back pressure and the annealing temperature, the oxygen partial pressure O 2 / Ar is set to a constant value of 1/15 or less. desirable.

본 발명자는 전기 저항값과 캐리어 밀도는 서로 관계가 있음을 확인했다(도 2). 일반적으로 양호한 ON-OFF 특성이 얻어지는 트랜지스터의 활성층의 캐리어 밀도는 1×1013∼1×1016개/㎤이므로 양호한 ON-OFF 특성이 얻어지는 반도체 영역의 전기 저항값은 도 2의 파선 프레임 내의 저항값의 범위(103∼106Ω·㎝의 범위) 내의 값이다. 따라서, 이와 같은 배압 조건 및 어닐링 처리 온도 범위로 함으로써 막면 내의 캐리어 밀도의 균일성이 높고, ON-OFF 특성이 양호한 신뢰성이 우수한 IGZO계 아모퍼스 산화물 반도체막을 제조할 수 있다.The present inventors confirmed that the electrical resistance value and the carrier density were related to each other (FIG. 2). In general, since the carrier density of the active layer of the transistor in which the good ON-OFF characteristic is obtained is 1 × 10 13 to 1 × 10 16 pieces / cm 3, the electric resistance value of the semiconductor region in which the good ON-OFF characteristic is obtained is the resistance in the broken frame of FIG. 2. It is a value within the range of the value (range of 10 <3> -10 <6> ( ohm) * cm). Therefore, by setting it as such a back pressure condition and an annealing process temperature range, the IGZO-type amorphous oxide semiconductor film | membrane which is high in the uniformity of the carrier density in a film surface, and excellent in ON-OFF characteristic can be manufactured.

후기 실시예 1에서는 성막 압력 0.8Pa, 투입 전력 DC50W, Ar:30sccm O2:0.25sccm의 조건에서 배압 및 어닐링 처리 온도를 변화시켜서 여러 가지 전기 저항값을 나타내는 IGZO계 아모퍼스 산화물 박막을 제조했다. 도 4에 나타내어지는 바와 같이 배압이 높은 범위와 낮은 범위, 그리고 그 중간 영역에서 어닐링 처리 온도에 대한 전기 저항값(비저항값)의 변화의 방법이 다르다.In Example 1, an IGZO amorphous oxide thin film having various electrical resistance values was prepared by varying the back pressure and annealing temperature under the conditions of a deposition pressure of 0.8 Pa, an input power of DC 50 W, and an Ar: 30 sccm O 2 : 0.25 sccm. As shown in Fig. 4, the method of changing the electrical resistance value (specific resistance value) with respect to the annealing treatment temperature in a range where the back pressure is high and low, and an intermediate region thereof is different.

도 4의 ■, □, ◆, △의 플롯(배압1×10-4Pa, 6.5×10-5Pa, 5×10-5Pa, 2×10-5Pa)에서는 어닐링 온도를 상승시킴으로써 전기 저항값이 300℃까지의 영역에서 연속적으로 증대되고 있다. 또한, ◆의 플롯에 대해서는 150℃∼250℃의 어닐링 처리 온도 범위에 있어서 경사가 매우 완만해져서 104∼105Ω· ㎝의 범위의 거의 일정한 값을 나타내는 형태로 되어 있다.In the plots of ■, □, ◆, Δ in Fig. 4 (back pressure 1 × 10 -4 Pa, 6.5 × 10 -5 Pa, 5 × 10 -5 Pa, 2 × 10 -5 Pa), the electrical resistance is increased by increasing the annealing temperature. The value is continuously increasing in the region up to 300 ° C. In addition, about the plot of (circle), inclination becomes very gentle in the annealing process temperature range of 150 degreeC-250 degreeC, and it becomes the form which shows the substantially constant value of the range of 10 <4> -10 <5> ohm * cm.

도 4에는 배압 1×10-5Pa 이상, 5×10-4Pa 이하, 어닐링 처리 온도 100℃∼300℃의 범위에 있어서 바람직한 배압과 어닐링 처리 온도의 조합을 선택함으로써 전기 저항값 103∼106Ω·㎝의 범위 내의 양호한 ON-OFF 특성이 얻어지는 반도체막을 제조할 수 있는 것이 나타내어져 있다.In Fig. 4, electric resistance values 10 3 to 10 are selected by selecting a combination of a back pressure and an annealing treatment temperature which is preferable in a range of back pressure of 1 × 10 −5 Pa or more, 5 × 10 −4 Pa or less, and annealing treatment temperature of 100 ° C. to 300 ° C. It is shown that the semiconductor film which can obtain favorable ON-OFF characteristic in the range of 6 ohm * cm can be manufactured.

또한, 배압 5×10-5Pa로 한 경우는 150℃∼250℃의 어닐링 처리 온도 범위에 있어서 어닐링 처리 온도의 면내 균일성이 미치는 전기 저항값으로의 영향이 적고, 어닐링 처리 중의 박막의 막면 내의 온도 분포 등에 의한 막면 내의 전기 저항값의 균일성으로의 영향을 작게 할 수 있는 것도 나타내어져 있다.In addition, when the back pressure is 5 × 10 -5 Pa, the effect on the electrical resistance of the in-plane uniformity of the annealing treatment temperature is small in the annealing treatment temperature range of 150 ° C. to 250 ° C. It is also shown that the influence on the uniformity of the electric resistance value in the film surface due to the temperature distribution or the like can be reduced.

또한, 도 4에는 어닐링 처리 온도를 400℃ 이상으로 하면 스퍼터 성막 시의 배압에 관계없이 양호한 ON-OFF 특성이 얻어지는 반도체 영역의 전기 저항값을 갖고, 막면 내의 캐리어 밀도의 균일성이 높고, 신뢰성이 우수한 IGZO계 아모퍼스 산화물 박막을 제조할 수 있는 것이 나타내어져 있다.In addition, in FIG. 4, when annealing treatment temperature is 400 degreeC or more, it has the electrical resistance value of the semiconductor area | region which obtains favorable ON-OFF characteristic, regardless of the back pressure at the time of sputter film formation, the uniformity of the carrier density in a film surface is high, and reliability is shown. It is shown that the excellent IGZO amorphous oxide thin film can be manufactured.

도 4에 나타내어지는 바와 같이 전기 저항값 103∼106Ω·㎝의 범위 내의 양호한 ON-OFF 특성이 얻어지는 반도체막을 하기 식(1) 및 식(2) 또는 식(3) 및 식(2)를 만족하는 범위 전체에 있어서 얻어지는 것은 아니다. 도 4에는 하기 식(1)을 만족하는 범위에 있어서 배압이 낮을수록(고진공에 근접할수록) 양호한 ON-OFF 특성이 얻어지는 반도체막을 제조 가능한 어닐링 온도는 하기 식(2)를 만족하는 범위에 있어서 높아지는 경향이 나타내어져 있다.10 electrical resistance value is noted from 43-10 good ON-OFF characteristics in the range of 6 Ω · ㎝ to the semiconductor film obtained by formulas (1) and (2) or (3) and (2) It is not obtained in the whole range which satisfy | fills. In Fig. 4, the lower the back pressure (closer to high vacuum) in the range that satisfies the following formula (1), the annealing temperature that can produce the semiconductor film from which the good ON-OFF characteristic is obtained becomes higher in the range satisfying the following formula (2). The trend is shown.

예를 들면, 이와 같은 반도체막을 성막 가능한 조건으로서는 하기 식(4) 및 식(5)를 만족하는 조건 또는 식(6) 및 식(7)을 만족하는 조건 또는 식(8) 및 식(9)를 만족하는 조건 또는 식(10) 및 식(11)을 만족하는 조건을 들 수 있다(P는 상기 배압, T는 상기 어닐링 처리의 온도이다.). 또한, 하기 식(4), 식(6), 식(8), 식(10)의 배압(P)의 값은 ±10%의 폭을 갖는 것으로 한다.For example, as a condition which can form such a semiconductor film, the conditions which satisfy | fill the following formula (4) and (5) or the conditions which satisfy | fill Formula (6) and Formula (7) or Formula (8) and Formula (9) The condition which satisfies or the conditions which satisfy | fills Formula (10) and Formula (11) is mentioned (P is the said back pressure, T is the temperature of the said annealing process.). In addition, the value of the back pressure P of following formula (4), formula (6), formula (8), and formula (10) shall have the width of +/- 10%.

하기 식(4)∼식(11)에 나타내어진 범위 외에도 하기 식(1)을 만족하는 임의의 배압에 있어서의 식(2)를 만족하는 어닐링 온도와 전기 저항값의 관계를 조사하고, 그 결과 발견된 배압과 어닐링 온도의 조합이면 양호한 ON-OFF 특성이 얻어지는 반도체막을 제조할 수 있다.In addition to the ranges shown in the following formulas (4) to (11), the relationship between the annealing temperature and the electrical resistance value satisfying the formula (2) at any back pressure satisfying the following formula (1) was investigated, and the result When the combination of the found back pressure and the annealing temperature is achieved, a semiconductor film can be produced in which favorable ON-OFF characteristics can be obtained.

P(Pa)=2×10-5 ···(4),P (Pa) = 2 × 10 −5 (4),

200≤T(℃)≤300 ···(5),200≤T (° C) ≤300 (5),

P(Pa)=5×10-5 ···(6),P (Pa) = 5 × 10 -5 (6),

120≤T(℃)≤270 ···(7),120 ≦ T (° C.) ≦ 270 (7),

P(Pa)=6.5×10-5 ···(8),P (Pa) = 6.5 × 10 -5 (8),

100≤T(℃)≤240 ···(9),100 ≦ T (° C.) ≦ 240 (9),

P(Pa)=1×10-4 ···(10),P (Pa) = 1 × 10 -4 (10),

100≤T(℃)≤195 ···(11)100≤T (° C) ≤195 (11)

또한, 상기 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에서는 어닐링 처리 온도가 100℃∼300℃이다. 따라서, 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법은 수지 기판 등의 내열성이 낮은 가요성 기판 상에도 적용될 수 있다.Moreover, in the manufacturing method of the IGZO-type amorphous oxide semiconductor film of the said invention, annealing process temperature is 100 degreeC-300 degreeC. Therefore, the manufacturing method of the IGZO-type amorphous oxide semiconductor film of this invention can be applied also on flexible substrates with low heat resistance, such as a resin substrate.

이상, 설명한 바와 같이, 본 발명의 IGZO계 아모퍼스 산화물 절연막의 제조 방법에 의하면 TFT의 활성층으로서 바람직한 캐리어 밀도를 갖고, 또한 전기적 스트레스 및 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 반도체막을 수지 기판의 내열 온도 이하의 온도에서 간이하며 또한 저비용으로 제조할 수 있다.As mentioned above, according to the manufacturing method of the IGZO-type amorphous oxide insulating film of this invention, the IGZO-type amorphous oxide semiconductor film which has a preferable carrier density as an active layer of TFT, and is excellent in stability to an electrical stress and a heat | fever is heat-resistant of a resin substrate. It is simple at a temperature below the temperature and can be manufactured at low cost.

「전계 효과형 트랜지스터(박막 트랜지스터: TFT)」Field Effect Transistors (Thin Film Transistors)

도 3a에서 도 3d를 참조하여 본 발명의 전계 효과형 트랜지스터의 제조 방법에 대해서 설명한다. 본 실시형태에서는 보텀 게이트형을 예로서 설명한다. 도 3a에서 도 3d는 전계 효과형 트랜지스터(TFT)의 제조 공정도(기판의 두께 방향의 단면도)이다. 시인하기 쉽게 하기 위해서 구성 요소의 축척은 실제의 것과는 적당히 다르게 되어 있다.A method of manufacturing the field effect transistor of the present invention will be described with reference to FIGS. 3A to 3D. In this embodiment, a bottom gate type is described as an example. 3A to 3D are process charts (sectional views in the thickness direction of the substrate) of the field effect transistor TFT. In order to be easy to see, the scale of the components is moderately different from the actual ones.

본 실시형태의 전계 효과형 트랜지스터(TFT)(2)는 기판(B) 상에 상기 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 제조된 IGZO계 아모퍼스 산화물 반도체막(1)으로 이루어지는 활성층(11)을 구비한 것이다.The field effect transistor (TFT) 2 of this embodiment consists of the IGZO amorphous oxide semiconductor film 1 manufactured by the manufacturing method of the IGZO amorphous oxide semiconductor film of the said invention on the board | substrate B. The active layer 11 is provided.

도 4에 나타내어지는 바와 같이 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에서는 배압 1×10-5Pa 이상, 5×10-4Pa 이하, 어닐링 처리 온도 100℃ 이상, 300℃ 이하의 범위 내이면 양호한 ON-OFF 특성을 갖는 캐리어 밀도를 갖는 전기적 스트레스 및 열에 대한 안정성이 양호한 IGZO계 반도체막을 제조할 수 있으므로 전계 효과형 트랜지스터에 있어서 다른 층의 어닐링 처리 조건 등에 맞춰서 어닐링 처리 온도를 선택하고, 이와 같은 어닐링 처리 온도에 있어서 ON-OFF 특성이 양호한 캐리어 농도를 부여하는 배압을 선택하는 것이 가능하다.As shown in FIG. 4, in the manufacturing method of the IGZO-type amorphous oxide semiconductor film of this invention, it is within the range of 1 * 10 <-5> Pa or more, 5 * 10 <-4> Pa or less, annealing treatment temperature of 100 degreeC or more and 300 degrees C or less. Since an IGZO-based semiconductor film having good carrier stress with good on-off characteristics and good electrical stress and heat stability can be produced, the annealing temperature is selected in accordance with the annealing treatment conditions of other layers in the field-effect transistor. At the same annealing treatment temperature, it is possible to select a back pressure that gives a carrier concentration with good ON-OFF characteristics.

따라서, 본 발명에 의하면 전기 스트레스 및 열에 대한 안정성이 우수한 활성층(11)을 구비하고, 소자 안정성이 우수한 IGZO계 TFT(2)를 간이한 제조 프로세스로 저비용으로 제조할 수 있다.Therefore, according to the present invention, the IGZO-based TFT 2 having the active layer 11 excellent in electrical stress and heat stability and excellent in device stability can be manufactured at low cost by a simple manufacturing process.

이하에 TFT(2)의 제조 방법의 상세에 대해서 설명한다.Below, the detail of the manufacturing method of TFT2 is demonstrated.

우선, 도 3a에 나타낸 바와 같이 기판(B)을 준비하고, n+Si 등으로 이루어지는 게이트 전극(21)을 형성한 후 게이트 절연막(31)을 형성한다.First, as shown in FIG. 3A, the substrate B is prepared, the gate electrode 21 made of n + Si or the like is formed, and then the gate insulating film 31 is formed.

기판(B)으로서는 특별히 제한되지 않고, 상기 실시형태에서 설명한 것과 동일한 기판을 사용할 수 있다. 본 발명의 TFT의 제조 방법에서는 활성층(11)을 상기 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 제조하므로 활성층(11)을 수지 기판(B)의 내열 온도 이하의 온도에서 제조할 수 있다. 따라서, 수지제의 플렉시블 기판을 기판(B)으로서 적용할 수 있다.It does not restrict | limit especially as the board | substrate B, The same board | substrate as what was demonstrated in the said embodiment can be used. In the method for manufacturing a TFT of the present invention, since the active layer 11 is manufactured by the method for producing the IGZO amorphous oxide semiconductor film of the present invention, the active layer 11 can be produced at a temperature below the heat resistance temperature of the resin substrate (B). have. Therefore, the flexible substrate made of resin can be applied as the board | substrate B. FIG.

게이트 절연막(31)으로서는 특별히 제한되지 않지만 기판(B)이 수지 기판일 경우는 수지 기판(B)의 내열 온도 이하의 온도에서 형성 가능한 것일 필요가 있다.Although it does not restrict | limit especially as the gate insulating film 31, When the board | substrate B is a resin board | substrate, it is necessary to be able to form at the temperature below the heat resistance temperature of the resin board | substrate B. FIG.

이어서, 도 3b에 나타내는 바와 같이, IGZO계 아모퍼스 산화물 박막(1)으로 이루어지는(불가피 불순물을 포함해도 좋은) 활성층(11)을 형성한다. 활성층(11)의 형성 방법에 대해서는 상기 실시형태에 있어서 설명한 대로이다. 예를 들면, 배압 5×10-5Pa의 경우는 150℃∼220℃(내열성이 220℃이기 때문에)의 어닐링 처리에 있어서 양호한 활성층(11)을 제조할 수 있다.Subsequently, as shown in FIG. 3B, the active layer 11 which consists of IGZO-type amorphous oxide thin film 1 (it may contain inevitable impurities) is formed. The formation method of the active layer 11 is as having demonstrated in the said embodiment. For example, in the case of back pressure 5 * 10 <-5> Pa, the active layer 11 favorable in the annealing process of 150 degreeC-220 degreeC (since heat resistance is 220 degreeC) can be manufactured.

이어서, 도 3c에 나타내는 바와 같이, 활성층(11) 상에 소스 전극(22) 및 드레인 전극(23)을 형성한다.Next, as shown in FIG. 3C, the source electrode 22 and the drain electrode 23 are formed on the active layer 11.

최후에, 도 3d에 나타내는 바와 같이, 활성층(11), 소스 전극(22) 및 드레인 전극(23) 상에 보호막(절연막)(32)을 형성한다. Finally, as shown in FIG. 3D, a protective film (insulating film) 32 is formed on the active layer 11, the source electrode 22, and the drain electrode 23.

이상의 공정에 의해 본 실시형태의 TFT(2)가 제조된다.The TFT 2 of this embodiment is manufactured by the above process.

본 실시형태의 전계 효과형 트랜지스터(TFT)(2)는 상기 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법을 사용해서 활성층(11)을 제조한다. 따라서, IGZO계 TFT의 제조 방법에 의하면 전기적 스트레스 및 열에 대한 안정성이 양호한 IGZO계 활성층을 구비한 소자 안정성이 우수한 IGZO계 전계 효과형 트랜지스터를 간이한 제조 프로세스로 저비용으로 제조할 수 있다.The field effect transistor (TFT) 2 of this embodiment manufactures the active layer 11 using the manufacturing method of the IGZO-type amorphous oxide semiconductor film of the said invention. Therefore, according to the method for manufacturing the IGZO-based TFT, an IGZO-based field effect transistor having excellent device stability with an IGZO-based active layer having good electrical stress and heat stability can be manufactured at low cost by a simple manufacturing process.

이미 기재된 바와 같이 도 4에는 도전막 및 절연막에 대해서도 마찬가지로 스퍼터 성막 시의 배압과, 어닐링 처리의 온도의 조합을 적합화함으로써 임의의 전기 저항값을 갖고, 또한 전기적 스트레스 및 열에 대하여 안정성이 양호한 IGZO계 아모퍼스 산화물 박막을 제조 가능한 것이 나타내어져 있다.As already described, in Fig. 4, the IGZO system having an arbitrary electric resistance value and having good stability against electrical stress and heat by fitting a combination of the back pressure during sputter film formation and the temperature of the annealing treatment for the conductive film and the insulating film as well. It is shown that an amorphous oxide thin film can be manufactured.

예를 들면, 도 4의 ▲, ◇의 플롯(배압 6×10-6Pa,1×10-5Pa:배압이 낮은 영역(고진공))은 어닐링 온도 100℃∼300℃의 범위에서 극소값을 갖고, 그 후 400℃ 부근에서는 1×106 부근의 전기 저항값까지 상승하여 거의 일정값을 나타내는 경향이 있다. 여기서 극소값 부근의 전기 저항값은 도전체 영역(전기 저항값 100Ω·㎝ 이하, 바람직하게는 10Ω·㎝ 이하)의 것이므로 1×10-5Pa 미만의 배압(하기 식(12))으로 100℃∼300℃의 범위 내의 바람직한 온도(하기 식(2))에서 어닐링 처리를 함으로써 도전체 영역의 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 제조할 수 있다.For example, the plots ▲, ◇ of FIG. 4 (back pressure 6 × 10 -6 Pa, 1 × 10 -5 Pa: low back pressure region (high vacuum)) have minimum values in the annealing temperature of 100 ° C to 300 ° C. After that, in the vicinity of 400 ° C., the resistance tends to rise to an electric resistance value of around 1 × 10 6 , indicating a substantially constant value. Since the electric resistance value near the minimum value is that of the conductor region (electric resistance value of 100 Ω · cm or less, preferably 10 Ω · cm or less), the back pressure of 1 × 10 −5 Pa (under Equation 12) below 100 ° C. By annealing at a preferable temperature (formula (2) below) within the range of 300 ° C, an IGZO amorphous oxide thin film having an electrical resistance value of the conductor region can be produced.

100≤T(℃)≤300 ···(2),100≤T (° C) ≤300 (2),

P(Pa)<1×10-5 ···(12)P (Pa) <1 × 10 -5 ... (12)

또한, 극대값과 마찬가지로 극소값 부근의 온도에서의 어닐링 처리는 어닐링 처리 온도의 면내 균일성이 미치는 전기 저항값으로의 영향이 적어지기 때문에 상술한 것과 동일한 효과가 얻어져서 바람직하다.In addition, like the local maximum, the annealing treatment at a temperature near the local minimum is preferable because the same effect as described above is obtained because the influence on the electrical resistance value of the in-plane uniformity of the annealing treatment temperature is reduced.

극소값을 나타내는 어닐링 처리 온도는, 도 4에 나타내어지는 바와 같이, 배압에 따라 다르다고 고려된다. 따라서, 극소값을 나타내는 어닐링 처리 온도가 불분명한 배압 조건인 경우는 배압을 1×10-5Pa 미만의 소정값으로 해서 IGZO계 아모퍼스 산화물층을 스퍼터 성막하고, 100℃ 이상, 300℃ 이하의 범위에서 어닐링 처리한 경우에 있어서의 IGZO계 아모퍼스 산화물층의 전기 저항값의 어닐링 처리 온도 의존성을 미리 취득하고, 전기 저항값의 변화율이 0이 되는 온도 부근(±5℃)에서 어닐링 처리를 행하는 것이 바람직하다.The annealing treatment temperature showing the minimum value is considered to be different depending on the back pressure as shown in FIG. 4. Therefore, when the annealing temperature showing the minimum value is an unclear back pressure condition, the IGZO amorphous oxide layer is sputtered into a film with a back pressure of less than 1 × 10 −5 Pa, and the range of 100 ° C. or higher and 300 ° C. or lower. Acquiring the annealing treatment temperature dependence of the electrical resistance value of the IGZO amorphous oxide layer in the case of annealing at a predetermined temperature, and performing the annealing treatment near the temperature (± 5 ° C) at which the rate of change of the electrical resistance value becomes zero. desirable.

그것과는 반대로 도 4의 ○, ●의 플롯(배압 5×10-4Pa, 2×10-3Pa)은 어닐링 온도 100℃∼300℃의 범위에서 극대값을 갖고, 그 후 400℃ 부근에서는 1×10-6 부근의 전기 저항값까지 감소하여 거의 일정값을 나타내는 경향이 있다. 극대값 부근의 전기 저항값은 절연체 영역(전기 저항값 107Ω 이상)의 것이므로 5×10-4Pa 이상의 배압(하기 식(13))으로 100℃∼300℃의 범위 내(하기 식(2))의 바람직한 온도에서 어닐링 처리를 함으로써 절연체 영역의 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 제조할 수 있다.On the contrary, the plots (circle back pressure 5 × 10 -4 Pa, 2 × 10 -3 Pa) of Fig. 4 have maximum values in the annealing temperature in the range of 100 ° C to 300 ° C. It tends to decrease to the electric resistance value near * 10 <-6> and to show almost constant value. Since the electric resistance value near the maximum value is that of an insulator region (electric resistance value of 10 7 Ω or more), it is within a range of 100 ° C. to 300 ° C. with a back pressure of 5 × 10 −4 Pa or more (Equation (13) below) (Equation (2) The IGZO amorphous oxide thin film having an electrical resistance value of the insulator region can be produced by annealing at a preferable temperature of λ).

100≤T(℃)≤300 ···(2),100≤T (° C) ≤300 (2),

5×10-4≤P(Pa) ···(13)5 × 10 -4 ≤P (Pa) ... (13)

극소값과 마찬가지로 극대값 부근의 온도에서의 어닐링 처리는 어닐링 처리 온도의 면내 균일성이 미치는 전기 저항값으로의 영향이 적어지기 때문에 바람직하다. 기판의 내열성에 따라서 어닐링 처리 온도를 결정하고, 그 어닐링 처리 온도 부근에 극대값을 갖는 배압으로 함으로써 막면 내의 절연성의 균일성이 높고, 신뢰성이 우수한 절연막을 제조할 수 있다.The annealing treatment at the temperature near the maximum value is preferable as the local value because the influence on the electrical resistance value of the in-plane uniformity of the annealing treatment temperature is less. By determining the annealing treatment temperature in accordance with the heat resistance of the substrate and setting the back pressure having a maximum value near the annealing treatment temperature, an insulating film having high uniformity in insulation in the film surface and excellent reliability can be produced.

이와 같이 스퍼터 성막 시의 배압에 의해 어닐링 처리 온도에 대한 전기 저항값의 변화의 방법이 다른 것은 지금까지 보고된 예는 없다.As described above, no method has been reported so far in which the method of changing the electrical resistance value with respect to the annealing treatment temperature varies depending on the back pressure during sputter film formation.

상기 본 발명자들의 지견에 의하면 배압 및 어닐링 온도의 조합을 변화시킴으로써 반도체 영역의 저항값을 갖는 IGZO계 아모퍼스 산화물 박막에 추가하여 도전체 영역 및 절연체 영역의 범위 내의 임의의 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막도 조합해서 제조할 수 있으므로 기판 상에 IGZO계 아모퍼스 산화물 반도체막 뿐만 아니라 절연체 영역 및 도전체 영역의 소정의 전기 저항값을 갖는 복수의 IGZO계 아모퍼스 산화물 박막을 스퍼터 성막에 있어서 배압을 변화시키는 것만의 간이한 방법으로 성막해서 전계 효과형 트랜지스터를 제조할 수 있어 바람직하다.According to the findings of the present inventors, by changing the combination of back pressure and annealing temperature, in addition to the IGZO-based amorphous oxide thin film having the resistance value of the semiconductor region, the IGZO system having an arbitrary electric resistance value within the range of the conductor region and the insulator region. Since the amorphous oxide thin film can also be manufactured in combination, in sputter film formation, a plurality of IGZO-based amorphous oxide thin films having predetermined electrical resistance values of the insulator region and the conductor region, as well as the IGZO-based amorphous oxide semiconductor film, can be formed on the substrate. It is preferable because it can form into a film by the simple method only by changing a back voltage, and can manufacture a field effect transistor.

예를 들면, 기판 상에 절연체 영역의 소정의 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 상기 제조 방법에 의해 제조한 후 스퍼터 성막에 있어서의 배압을 낮춰서 상기 본 발명의 IGZO계 아모퍼스 반도체막의 제조 방법에 의해 반도체층(1)을 제조하고, 더 배압을 낮춰서 소스 전극(22) 및 드레인 전극(23) 또는 이들의 콘택트층을 제조할 수 있다. 이 경우 어닐링 처리의 온도는 모든 층을 같게 하거나 또는 상층의 층의 어닐링 온도 쪽이 하층의 층의 어닐링 온도보다 낮은 온도가 되도록 하는 것이 바람직하다.For example, an IGZO-based amorphous oxide thin film having a predetermined electrical resistance value of an insulator region is produced on the substrate by the above manufacturing method, and then the back pressure in sputter deposition is lowered to reduce the IGZO-based amorphous semiconductor film of the present invention. The semiconductor layer 1 can be manufactured by the manufacturing method, and further back pressure can be lowered, and the source electrode 22, the drain electrode 23, or these contact layers can be manufactured. In this case, it is preferable that the temperature of the annealing treatment be the same for all layers or that the annealing temperature of the upper layer is lower than the annealing temperature of the lower layer.

제조 프로세스의 간이화의 점에서는 가능한 한 많은 층을 상기 IGZO계 아모퍼스 산화물 박막의 제조 방법에 의해 제조하는 것이 바람직하다.It is preferable to manufacture as many layers as possible by the said manufacturing method of the said IGZO-type amorphous oxide thin film from the point of simplicity of a manufacturing process.

상기된 바와 같이 본 발명의 IGZO계 아모퍼스 산화물 반도체막의 제조 방법은 300℃ 이하의 저온 프로세스에 의해 실시할 수 있으므로 내열성이 낮은 가요성 기판에도 바람직하게 적용할 수 있다. 따라서, 본 발명의 전계 효과형 트랜지스터의 제조 방법에 있어서 TFT(2)를 구성하는 그 밖의 층을 마찬가지로 300℃ 이하의 저온 프로세스로 제조함으로써 플렉시블 디스플레이 등에 사용되는 박막 트랜지스터(TFT)의 제조에도 적용하는 것이 가능하다.As mentioned above, since the manufacturing method of the IGZO-type amorphous oxide semiconductor film of this invention can be performed by the low temperature process of 300 degrees C or less, it is applicable also to the flexible substrate with low heat resistance. Therefore, in the manufacturing method of the field effect transistor of the present invention, the other layer constituting the TFT 2 is similarly manufactured by a low temperature process of 300 ° C. or lower, which is also applicable to the manufacture of thin film transistors (TFTs) used in flexible displays and the like. It is possible.

상기 실시형태에서는 보텀 게이트형의 전계 효과형 트랜지스터에 대해서 설명했지만 탑 게이트형의 전계 효과형 트랜지스터에도 바람직하게 적용할 수 있다.In the above embodiment, the bottom gate type field effect transistor has been described, but the present invention can also be preferably applied to a top gate type field effect transistor.

실시예 Example

본 발명에 의한 실시예 및 비교예에 대해서 설명한다.An Example and a comparative example by this invention are demonstrated.

(실시예 1)(Example 1)

약 1㎠의 정사각형의 시판의 합성 석영 기판(1㎜ 두께, T-4040 합성 석영 기판) 상에 InGaZnO4(at비) 다결정 타겟을 사용하고, 기판 상에 막두께 50㎜의 IGZO막을 성막했다.A 50-mm-thick IGZO film was formed on the substrate using an InGaZnO 4 (at ratio) polycrystalline target on a commercially available synthetic quartz substrate (1 mm thick, T-4040 synthetic quartz substrate) having a square of about 1 cm 2.

배압 및 어닐링 처리 온도에 의한 IGZO막의 전기 저항값으로의 영향을 조사하기 위해서 배압(성막 전 도달 진공도)을 각각 6×10-6Pa, 1×10-5Pa, 2×10-5Pa, 5×10-5Pa, 6.5×10-5Pa, 1×10-4Pa, 5×10-4Pa, 2×10-3Pa로 해서 각각 샘플을 준비했다. 이때 배압의 설정은 스퍼터 장치의 성막실을 대기 해방 후에 진공 배기를 개시하고, 스퍼터 장치에 구비된 이온 게이지로 소망의 배압 조건에 도달된 것을 확인한 후에 성막을 개시함으로써 행했다. 그 밖의 성막 조건은 기판 온도 Ts=상온, Ar/O2 혼합 분위기(Ar 유량 30sccm, O2 유량 0.25sccm), 성막 압력 0.8Pa, 기판-타겟간 거리 150㎜, 타겟 투입 전력 DC50W(IGZO), 성막 시간 약 19분이었다.To investigate the effect of the back pressure and the annealing treatment temperature on the electrical resistance of the IGZO film, the back pressure (the degree of vacuum before film formation) was set to 6 × 10 -6 Pa, 1 × 10 -5 Pa, 2 × 10 -5 Pa, 5, respectively. × 10 -5 Pa, 6.5 × 10 -5 Pa, to a 1 × 10 -4 Pa, 5 × 10 -4 Pa, 2 × 10 -3 Pa was prepared as a sample, respectively. At this time, setting of back pressure was performed by starting vacuum exhaust after atmospheric release of the film-forming chamber of a sputter apparatus, and starting film-forming after confirming that the desired back pressure condition was reached with the ion gauge provided with the sputter apparatus. Other film formation conditions are the substrate temperature Ts = room temperature, Ar / O 2 Mixed atmosphere (Ar flow rate 30 sccm, O 2 Flow rate 0.25sccm), film-forming pressure 0.8Pa, board | substrate-target distance 150mm, target input electric power DC50W (IGZO), and film-forming time were about 19 minutes.

스퍼터 성막 후 어닐링 처리를 하기 전의 5종류의 샘플에 대해서 막두께 및 조성을 XRF에 의해 측정한 결과, 어느 쪽 샘플도 In:Ga:Zn=1:0.9:0.7, 막두께 약 50㎜인 것을 확인했다.As a result of measuring the film thickness and the composition by XRF with respect to the five kinds of samples before the annealing treatment after the sputter film formation, it was confirmed that both samples were In: Ga: Zn = 1: 0.9: 0.7 and the film thickness was about 50 mm. .

이어서, 상기 샘플에 대하여 핫플레이트를 사용해서 각종 어닐링 처리 온도(100℃, 150℃, 200℃, 250℃, 300℃, 350℃, 400℃, 450℃, 500℃, 600℃)에서 5분간 어닐링을 실시하고, 하이레스타(미쓰비시 화학제, MCP-HT450(프로브 타입 URS))를 사용해서 전기 저항값(비저항) 측정을 행했다. 그 결과를 도 4에 나타낸다.The sample was then annealed for 5 minutes at various annealing treatment temperatures (100 ° C, 150 ° C, 200 ° C, 250 ° C, 300 ° C, 350 ° C, 400 ° C, 450 ° C, 500 ° C, 600 ° C) using a hot plate. Then, the electric resistance value (specific resistance) was measured using Hirestar (made by Mitsubishi Chemical, MCP-HT450 (probe type URS)). The result is shown in FIG.

도 4에는, 예를 들면 어닐링 처리 온도 250℃의 경우 전기 저항값이 배압 조건에 의해 약 9 자릿수 변화되어 있는 것이 나타내어져 있다. 도 4로부터 스퍼터 성막 시의 배압과 어닐링 처리 온도를 적합화함으로써 도전체 영역∼절연체 영역에 있어서 임의의 전기 저항값을 갖는 IGZO계 아모퍼스 산화물 박막을 제조할 수 있는 것이 확인되었다.In FIG. 4, for example, in the case of the annealing treatment temperature of 250 degreeC, it is shown that the electrical resistance value changes about 9 orders of magnitude by back pressure conditions. It was confirmed from FIG. 4 that the IGZO amorphous oxide thin film having an arbitrary electrical resistance value in the conductor region to the insulator region can be produced by adjusting the back pressure and the annealing treatment temperature during sputter film formation.

스퍼터 성막 시의 배압이 막특성에 주는 요인을 조사하기 위해서 스퍼터 성막 후 어닐링 미처리의 5종류의 샘플 및 레퍼런스로서 사용한 석영 기판에 대해서 표면의 FT-IR 측정(ThermoFisher제 Nicolet4700)을 ATR법에 의해 실시했다. 그 결과를 도 5에 나타낸다. 도 5에 나타내어지는 바와 같이 어느 쪽 샘플도 OH기의 신축 진동으로부터 유래되는 피크(2500㎝-1∼4000㎝-1까지의 범위의 넓은 피크)가 관측되고, 배압이 높아짐에 따라서 그 피크 면적이 커지는 것이 확인되었다.In order to investigate the factors that the back pressure at the time of sputter deposition affects the film characteristics, FT-IR measurement (Nicolet4700 manufactured by ThermoFisher) was performed by the ATR method on five kinds of unannealed samples after sputter deposition and quartz substrates used as references. did. The result is shown in FIG. Is neither the sample is noted from Fig. 5, and the observed peaks (broad peaks in the range of up to 2500㎝ -1 ~4000㎝ -1) derived from the stretching vibration of the OH group, the back pressure with an increase the peak area It was confirmed to grow.

또한, 상기 경향은 타겟으로서 복수의 타겟을 사용하는 모든 스퍼터에 있어서도 같은 것이 확인되었다.Moreover, the said tendency was confirmed also in all the sputter | spatter which uses multiple target as a target.

(비교예 1)(Comparative Example 1)

배압을 1×10-6Pa의 일정 조건으로 해서 성막 가스의 산소 유량을 0.25sccm, 0.33sccm, 0.4sccm로 변화시킨 이외에는 실시예 1과 마찬가지로 해서 IGZO 아모퍼스 산화물 박막의 샘플을 제작하고, 실시예 1과 마찬가지의 어닐링 조건에서 어닐링해서 각각의 전기 저항값을 측정했다. 그 결과를 도 6에 나타낸다.A sample of the IGZO amorphous oxide thin film was prepared in the same manner as in Example 1 except that the oxygen flow rate of the deposition gas was changed to 0.25 sccm, 0.33 sccm, and 0.4 sccm under a constant pressure of 1 × 10 −6 Pa. It annealed on the annealing conditions similar to 1, and each electric resistance value was measured. The result is shown in FIG.

도 6에 나타내어지는 바와 같이 산소 유량을 증가시킴으로써 스퍼터 성막 후의 IGZO 박막의 전기 저항값은 높아져 있지만 어느 쪽도 250℃의 어닐링 처리에 의해 극소값이 되어 도전체 영역까지 저저항화되어 있는 것이 확인되었다.As shown in FIG. 6, the electric resistance value of the IGZO thin film after sputter film formation became high by increasing oxygen flow volume, but it turned out that both become the minimum value by the 250 degreeC annealing process, and it has become low resistance to the conductor area | region.

본 발명은 액정 디스플레이나 유기 EL 디스플레이에 탑재되는 전계 효과형 트랜지스터나 X선 센서, 액추에이터의 제조에 바람직하게 적용될 수 있다.The present invention can be suitably applied to the production of field effect transistors, X-ray sensors, and actuators mounted on liquid crystal displays and organic EL displays.

1: IGZO계 아모퍼스 산화물 반도체막(반도체막)
2: 전계 효과형 트랜지스터(박막 트랜지스터: TFT)
11: 활성층 21: 게이트 전극
22: 소스 전극 23: 드레인 전극
31: 게이트 절연막 32: 보호막
B: 성막 기판1: IGZO amorphous oxide semiconductor film (semiconductor film)
2: Field Effect Transistor (Thin Film Transistor: TFT)
11: active layer 21: gate electrode
22: source electrode 23: drain electrode
31: gate insulating film 32: protective film
B: Film Formation Substrate

Claims (15)

IGZO계 아모퍼스 산화물층을 스퍼터 성막한 후에 어닐링 처리함으로써 IGZO계 아모퍼스 산화물로 이루어지는 반도체막을 제조하는 방법으로서:
하기 식(1) 및 식(2)를 만족하는 조건에서 성막하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.
1×10-5≤P(Pa)≤5×10-4 ···(1),
100≤T(℃)≤300 ···(2),
(식 중, P는 상기 스퍼터 성막에 있어서의 배압, T는 상기 어닐링 처리에 있어서의 어닐링 온도)As a method of manufacturing a semiconductor film made of an IGZO amorphous oxide by annealing after sputter film formation of an IGZO amorphous oxide layer:
A method for producing an IGZO amorphous oxide semiconductor film, which is formed under conditions satisfying the following formulas (1) and (2).
1 x 10 -5 ≤ P (Pa) ≤ 5 x 10 -4 (1),
100≤T (° C) ≤300 (2),
(Wherein, P is the back pressure in the sputter film formation, T is the annealing temperature in the annealing treatment) 제 1 항에 있어서,
하기 식(3)을 만족하는 조건에서 성막하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.
2×10-5≤P(Pa)≤1×10-4 ···(3)The method of claim 1,
A method for producing an IGZO amorphous oxide semiconductor film, which is formed under conditions satisfying the following formula (3).
2 x 10 -5 ≤ P (Pa) ≤ 1 x 10 -4 (3) 제 1 항에 있어서,
상기 어닐링 온도가 150℃ 이상, 250℃ 이하인 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.The method of claim 1,
Said annealing temperature is 150 degreeC or more and 250 degrees C or less, The manufacturing method of the IGZO-type amorphous oxide semiconductor film characterized by the above-mentioned. 제 2 항에 있어서,
하기 식(4) 및 식(5)를 만족하는 조건에서 성막하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.
P(Pa)=2×10-5 ···(4),
200≤T(℃)≤300 ···(5)The method of claim 2,
A film is produced under the conditions satisfying the following formulas (4) and (5): A method for producing an IGZO amorphous oxide semiconductor film.
P (Pa) = 2 × 10 −5 (4),
200≤T (℃) ≤300 (5) 제 2 항에 있어서,
하기 식(6) 및 식(7)을 만족하는 조건에서 성막하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.
P(Pa)=5×10-5 ···(6),
120≤T(℃)≤270 ···(7)The method of claim 2,
A method for producing an IGZO amorphous oxide semiconductor film, which is formed under conditions satisfying the following formulas (6) and (7).
P (Pa) = 5 × 10 -5 (6),
120≤T (℃) ≤270 (7) 제 2 항에 있어서,
하기 식(8) 및 식(9)를 만족하는 조건에서 성막하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.
P(Pa)=6.5×10-5 ···(8),
100≤T(℃)≤240 ···(9)The method of claim 2,
A film is produced under the conditions satisfying the following formulas (8) and (9): A method for producing an IGZO amorphous oxide semiconductor film.
P (Pa) = 6.5 × 10 -5 (8),
100≤T (℃) ≤240 (9) 제 2 항에 있어서,
하기 식(10)및 식(11)을 만족하는 조건에서 성막하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.
P(Pa)=1×10-4 ···(10),
100≤T(℃)≤195 ···(11)The method of claim 2,
A method for producing an IGZO amorphous oxide semiconductor film, which is formed under conditions satisfying the following formulas (10) and (11).
P (Pa) = 1 × 10 -4 (10),
100≤T (° C) ≤195 (11) 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 스퍼터 성막에 있어서의 성막 압력이 10Pa 이하인 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.The method according to any one of claims 1 to 7,
The film-forming pressure in the said sputter film-forming is 10 Pa or less, The manufacturing method of the IGZO-type amorphous oxide semiconductor film characterized by the above-mentioned. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 스퍼터 성막에 있어서의 성막 가스를 Ar과 O2를 포함하는 것으로 하고, 상기 성막 가스 중의 Ar과 O2의 유량비를 O2/Ar≤1/15로 하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.The method according to any one of claims 1 to 7,
A film forming gas in the sputtering deposition as including Ar and O 2 and, IGZO-based amorphous-oxide semiconductor which is characterized in that the flow rate ratio of Ar and O 2 of the film forming gas to the O 2 / Ar≤1 / 15 Method of Making Membranes. 제 8 항에 있어서,
상기 스퍼터 성막에 있어서의 성막 가스를 Ar과 O2를 포함하는 것으로 하고, 상기 성막 가스 중의 Ar과 O2의 유량비를 O2/Ar≤1/15로 하는 것을 특징으로 하는 IGZO계 아모퍼스 산화물 반도체막의 제조 방법.The method of claim 8,
A film forming gas in the sputtering deposition as including Ar and O 2 and, IGZO-based amorphous-oxide semiconductor which is characterized in that the flow rate ratio of Ar and O 2 of the film forming gas to the O 2 / Ar≤1 / 15 Method of Making Membranes. 기판 상에 IGZO계 아모퍼스 산화물로 이루어지는 반도체층, 소스 전극, 드레인 전극, 게이트 전극 및 게이트 절연막을 구비해서 이루어지는 박막 트랜지스터의 제조 방법에 있어서:
제 1 항 내지 제 7 항 중 어느 한 항에 기재된 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 상기 반도체층을 형성하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.In the manufacturing method of the thin film transistor which comprises the semiconductor layer which consists of IGZO-type amorphous oxide, the source electrode, the drain electrode, the gate electrode, and the gate insulating film on a board | substrate:
The said semiconductor layer is formed by the manufacturing method of the IGZO-type amorphous oxide semiconductor film in any one of Claims 1-7, The manufacturing method of the field effect transistor characterized by the above-mentioned. 기판 상에 IGZO계 아모퍼스 산화물로 이루어지는 반도체층, 소스 전극, 드레인 전극, 게이트 전극 및 게이트 절연막을 구비해서 이루어지는 박막 트랜지스터의 제조 방법에 있어서:
제 8 항에 기재된 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 상기 반도체층을 형성하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.In the manufacturing method of the thin film transistor which comprises the semiconductor layer which consists of IGZO-type amorphous oxide, the source electrode, the drain electrode, the gate electrode, and the gate insulating film on a board | substrate:
The said semiconductor layer is formed by the manufacturing method of the IGZO-type amorphous oxide semiconductor film of Claim 8, The manufacturing method of the field effect transistor characterized by the above-mentioned. 기판 상에 IGZO계 아모퍼스 산화물로 이루어지는 반도체층, 소스 전극, 드레인 전극, 게이트 전극 및 게이트 절연막을 구비해서 이루어지는 박막 트랜지스터의 제조 방법에 있어서:
제 9 항에 기재된 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 상기 반도체층을 형성하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.In the manufacturing method of the thin film transistor which comprises the semiconductor layer which consists of IGZO-type amorphous oxide, the source electrode, the drain electrode, the gate electrode, and the gate insulating film on a board | substrate:
The said semiconductor layer is formed by the manufacturing method of the IGZO-type amorphous oxide semiconductor film of Claim 9, The manufacturing method of the field effect transistor characterized by the above-mentioned. 기판 상에 IGZO계 아모퍼스 산화물로 이루어지는 반도체층, 소스 전극, 드레인 전극, 게이트 전극 및 게이트 절연막을 구비해서 이루어지는 박막 트랜지스터의 제조 방법에 있어서:
제 10 항에 기재된 IGZO계 아모퍼스 산화물 반도체막의 제조 방법에 의해 상기 반도체층을 형성하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.In the manufacturing method of the thin film transistor which comprises the semiconductor layer which consists of IGZO-type amorphous oxide, the source electrode, the drain electrode, the gate electrode, and the gate insulating film on a board | substrate:
The said semiconductor layer is formed by the manufacturing method of the IGZO-type amorphous oxide semiconductor film of Claim 10, The manufacturing method of the field effect transistor characterized by the above-mentioned. 제 11 항에 있어서,
상기 기판으로서 가요성 기판을 사용하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
The method of claim 11,
A flexible substrate is used as said substrate, The manufacturing method of the field effect transistor characterized by the above-mentioned.
KR1020110016120A 2010-03-03 2011-02-23 Method of producing igzo-based amorphous oxide semiconductor film and method of producing field-effect transistor using the same KR101808570B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010046314A JP5483704B2 (en) 2010-03-03 2010-03-03 IGZO amorphous oxide semiconductor film manufacturing method and field effect transistor manufacturing method using the same
JPJP-P-2010-046314 2010-03-03

Publications (2)

Publication Number Publication Date
KR20110100147A true KR20110100147A (en) 2011-09-09
KR101808570B1 KR101808570B1 (en) 2017-12-13

Family

ID=44692989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110016120A KR101808570B1 (en) 2010-03-03 2011-02-23 Method of producing igzo-based amorphous oxide semiconductor film and method of producing field-effect transistor using the same

Country Status (3)

Country Link
JP (1) JP5483704B2 (en)
KR (1) KR101808570B1 (en)
TW (1) TWI518787B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331156B2 (en) 2011-12-15 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5901420B2 (en) * 2012-05-14 2016-04-13 富士フイルム株式会社 Thin film transistor manufacturing method
CN103866246A (en) * 2014-01-24 2014-06-18 中国科学院长春光学精密机械与物理研究所 Ag nano-material having ultraviolet band with hybrid quadrupole and preparation method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009034953A1 (en) * 2007-09-10 2010-12-24 出光興産株式会社 Thin film transistor
WO2009075281A1 (en) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. Field effect transistor using oxide semiconductor and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331156B2 (en) 2011-12-15 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10153346B2 (en) 2011-12-15 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
TWI518787B (en) 2016-01-21
KR101808570B1 (en) 2017-12-13
JP5483704B2 (en) 2014-05-07
JP2011181802A (en) 2011-09-15
TW201135853A (en) 2011-10-16

Similar Documents

Publication Publication Date Title
JP5520084B2 (en) Method for manufacturing field effect transistor
CN102403361B (en) Thin-film transistor and manufacture method thereof and possess the device of this thin-film transistor
CN101548388B (en) Method for manufacturing thin film transistor which uses an oxide semiconductor
JP5328414B2 (en) Top gate type field effect transistor, method of manufacturing the same, and display device including the same
KR101634101B1 (en) Method of manufacturing thin-film transistor, thin-film transistor, display apparatus, sensor, and digital x-ray image-capturing apparatus
KR101528992B1 (en) Field effect transistor, display device, sensor, and method for producing field effect transistor
KR101661834B1 (en) Method for manufacturing field-effect transistor
TW201220498A (en) Oxide for semiconductor layer and sputtering target of thin film transistor, and thin film transistor
KR101790091B1 (en) Method of producing igzo-based amorphous oxide thin film and method of producing field-effect transistor using the same
JP2012028481A (en) Field-effect transistor and manufacturing method of the same
KR101687468B1 (en) Thin-film transistor, method for producing same, display device, image sensor, x-ray sensor, and x-ray digital imaging device
KR101891828B1 (en) Oxide semiconductor thin film, thin film transistor and device comprising the thin film transistor
JP5701539B2 (en) Oxide semiconductor thin film and method for manufacturing the same, thin film transistor, and device including thin film transistor
KR20110100147A (en) Method of producing igzo-based amorphous oxide semiconductor film and method of producing field-effect transistor using the same
US8324625B2 (en) Electronic device and method for producing the same
KR101830494B1 (en) Transparent thin film transistor comprising IGZO/metal/IGZO multilayered structure and method for preparing the same
JP5657434B2 (en) Method for manufacturing oxide semiconductor thin film, field effect transistor, display device, and sensor
TW201207953A (en) Method for producing field-effect transistor, method for producing display device, method for producing X-ray imaging device, and method for producing optical sensor
KR20110081042A (en) Film forming method and semiconductor device
JP5357808B2 (en) IGZO amorphous oxide insulating film manufacturing method and field effect transistor manufacturing method using the same
KR20120022666A (en) Method of manufacturing oxide semiconductor thin film, and oxide semiconductor thin film manufactured by the same, thin film transistor, and device comprising the thin film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant