JP5242083B2 - Crystal oxide semiconductor, and a thin film transistor formed by using the same - Google Patents

Crystal oxide semiconductor, and a thin film transistor formed by using the same Download PDF

Info

Publication number
JP5242083B2
JP5242083B2 JP2007156253A JP2007156253A JP5242083B2 JP 5242083 B2 JP5242083 B2 JP 5242083B2 JP 2007156253 A JP2007156253 A JP 2007156253A JP 2007156253 A JP2007156253 A JP 2007156253A JP 5242083 B2 JP5242083 B2 JP 5242083B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
oxide semiconductor
thin film
crystalline oxide
preferably
carrier concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007156253A
Other languages
Japanese (ja)
Other versions
JP2008311342A (en )
Inventor
忠夫 渋谷
公規 矢野
一吉 井上
太 宇都野
Original Assignee
出光興産株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

本発明は、結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタに関する。 The present invention, crystal oxide semiconductor, and a thin film transistor using the same.

電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられている。 Field effect transistor, the unit electronic device of a semiconductor memory integrated circuit, is widely used as a liquid crystal driving element or the like.
特に、近年における表示装置のめざましい発展に伴って液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(EL)、フィールドエミッションディスプレイ(FED)等の各種表示装置において、表示装置を駆動させるスイッチング素子として、薄膜トランジスタ(TFT)が用いられている。 In particular, the liquid crystal display device with the remarkable development of a display device in recent years (LCD), an electroluminescence display (EL), in various display devices such as field emission displays (FED), as a switching element for driving a display device, a thin film transistor (TFT) is used.

上記トランジスタの材料としては、安定性、良加工性等から、シリコン半導体が最も広く用いられている。 As the material of the transistor, the stability, good processability and the like, a silicon semiconductor is most widely used. しかし、近年、シリコン半導体を用いたTFTよりも安定性が優れるとして、金属酸化物からなる透明半導体薄膜が注目されている。 However, in recent years, as a stability superior than a TFT using a silicon semiconductor, a transparent semiconductor thin film has attracted attention of a metal oxide.

例えば、PLD(パルスレーザーディポジション)法により、酸化インイジウム、酸化ガリウム、酸化亜鉛等の金属酸化物からなる非晶質透明半導体膜を作製し、薄膜トランジスタを駆動させる様々な技術が開示されている(特許文献1〜5)。 For example, the PLD (pulsed laser deposition) method, oxidation In'ijiumu, gallium oxide, to produce an amorphous transparent semiconductor film made of a metal oxide such as zinc oxide, various techniques for driving the thin film transistor has been disclosed ( Patent documents 1 to 5).

しかしながら、例えば、酸化亜鉛を用いて得られる透明半導体薄膜は、電界効果移動度が1cm /V・sec程度と低く、on−off比も小さく、及び漏れ電流が発生しやすいという欠点があった。 However, for example, a transparent semiconductor thin film obtained by using the zinc oxide has low field effect mobility and 1cm 2 / V · sec approximately, on-off ratio is small, and the leakage current is disadvantageously likely to occur . また、酸化亜鉛を用いて得られる透明半導体膜が非晶質であるため、耐薬品性に劣り、ウェットエッチングが難しく、実用化が困難であった。 Further, since the transparent semiconductor film obtained by using the zinc oxide is amorphous, poor chemical resistance, wet etching difficult, practical application is difficult.

加えて、非晶質透明半導体薄膜は屈折率が大きく多層膜の透過率が低下しやすく、雰囲気ガス中の酸素、水等を吸着して、電気特性が変化し、歩留まりが低下する欠点を有していた。 In addition, the amorphous transparent semiconductor thin film tends to lower the transmittance of the large multilayer film refractive index, and adsorbed oxygen in the atmospheric gas, water, etc., the electrical characteristics change, have the disadvantage that the yield is lowered Was.

また、インジウム以外の金属を含んでいない酸化インジウム膜を半導体にする試みはなされていたが(非特許文献1)、トランジスタとした際にキャリア制御がうまく行えず、電界効果移動度が低い等、十分な特性が得られていなかった。 Moreover, it attempts to indium oxide film containing no metal other than indium in the semiconductor had been made (non-patent document 1), can not be performed carrier control well upon the transistor has a low field effect mobility, etc., sufficient properties has not been obtained.
特開2003−86808号公報 JP 2003-86808 JP 特開2004−273614号公報 JP 2004-273614 JP 特開平7−235219号公報 JP-7-235219 discloses 特開2006−165528号公報 JP 2006-165528 JP 特開2006−165532号公報 JP 2006-165532 JP 国際公開第2006/095733号パンフレット WO 2006/095733 pamphlet

本発明の目的は、キャリア濃度が低く、ホール移動度が高く及びエネルギーバンドギャップが大きい結晶酸化物半導体を提供することである。 An object of the present invention has a low carrier concentration is to provide a crystalline oxide semiconductor high and the energy band gap hole mobility is large.
本発明の目的は、耐熱性、耐薬品性、長期使用時の閾値のシフト量、電界効果移動度、on−off比等の素子特性を向上させた薄膜トランジスタを提供することである。 An object of the present invention, heat resistance, chemical resistance, long-term shift amount of the threshold during use, the field-effect mobility, is to provide a thin film transistor having improved device characteristics such as on-off ratio.

本発明によれば、以下の結晶酸化物半導体等が提供される。 According to the present invention, the following crystal oxide semiconductor or the like is provided.
1. 1. インジウム及び1種以上の金属元素Mを含み、 Including indium and one or more metal elements M,
X線吸収分光法により求められる動径分布関数(RDF)において、原子間距離が0.3nmから0.36nmの間のRDFの最大値をA、原子間距離が0.1nm〜0.2nmの間のRDFの最大値をBとした場合に、0.1<A/B<1の関係を満たす結晶酸化物半導体。 In radial distribution function obtained by X-ray absorption spectroscopy (RDF), the maximum value of RDF between interatomic distance of 0.36nm from 0.3 nm A, interatomic distance of 0.1nm~0.2nm in the case where the maximum value of RDF between the B, 0.1 <-crystal oxide semiconductor satisfying a / B <1 relationship.
2. 2. X線電子分光測定(XPS)における酸素2p軌道に起因する価電子帯ピーク及び伝導電子に起因するピークの間にピーク成分を含まない1に記載の結晶酸化物半導体。 Crystal oxide semiconductor according to one without the peak components between peak due to the valence band peaks and conduction electrons due to oxygen 2p orbital of X-ray photoelectron spectroscopy (XPS).
3. 3. ビックスバイト型結晶構造を示す多結晶酸化物であり、及び 電子キャリア濃度が1×10 18 cm −3未満である1又は2に記載の結晶酸化物半導体。 Bixbyite crystal structure is polycrystalline oxide having, and crystal oxide semiconductor according to 1 or 2 electron carrier concentration of less than 1 × 10 18 cm -3.
4. 4. 電子キャリア濃度の増加に伴い、電子キャリア濃度に対する電子移動度が対数的に比例して増加する範囲を有する1〜3のいずれかに記載の結晶酸化物半導体。 With the increase of the electron carrier concentration, the crystalline oxide semiconductor according to any one of 1 to 3 with a range of electron mobility with respect to the electron carrier concentration increases logarithmically proportional.
5. 5. インジウム及び前記金属元素Mの原子比が下記式を満たす1〜4のいずれかに記載の結晶酸化物半導体。 Crystalline oxide semiconductor atomic ratio of indium and the metal element M according to any one of 1 to 4 satisfying the following equation.
M/(M+In)=0.0001〜0.13 M / (M + In) = 0.0001~0.13
6. 6. 前記金属元素Mが正二価の金属元素である1〜5のいずれかに記載の結晶酸化物半導体。 Crystal oxide semiconductor according to any one of 1 to 5 wherein the metal element M is positive divalent metal element.
7. 7. 前記金属元素MがZnである1〜6のいずれかに記載の結晶酸化物半導体。 Crystal oxide semiconductor according to any one of 1 to 6 wherein the metal element M is Zn.
8. 8. イオン半径が0.7〜0.92Åである正三価以上の金属元素の含有量が4000ppm以下である1〜7のいずれかに記載の結晶酸化物半導体。 Crystal oxide semiconductor according to any one of 1 to 7 the content of trivalent or more metal element ion radius of 0.7~0.92Å is less than 4000 ppm.
9. 9. インジウム及び1種以上の金属元素Mを含むターゲットを用いて、系内の水分圧を10 −3 Pa以下として、100℃以下の基板上にスパッタリングして非晶質酸化物半導体を成膜する工程を含む1〜8のいずれかに記載の結晶酸化物半導体の製造方法。 Using a target including indium and one or more metallic elements M, the water pressure in the system as follows 10 -3 Pa, the step of forming a sputtering an amorphous oxide semiconductor 100 ° C. or less on the substrate crystal oxide semiconductor manufacturing method according to any one of 1 to 8, including a.
10. 10. 前記非晶質酸化物半導体を系内の酸素分圧21000Pa以上、及び加熱温度250℃以上で0.1〜120分間加熱処理して前記結晶性酸化物半導体を製造する9に記載の結晶酸化物半導体の製造方法。 The amorphous oxide semiconductor oxygen partial pressure 21000Pa or in the system, and the crystalline oxide according 0.1 to 120 minutes at a heating temperature of 250 ° C. or higher heat treatment to 9 for producing the crystalline oxide semiconductor the method of manufacturing a semiconductor.
11.1〜8のいずれかに記載の結晶酸化物半導体を活性層に用いる薄膜トランジスタ。 A thin film transistor using a crystalline oxide semiconductor according to the active layer to one of the 11.1-8.
12. 12. 非晶質酸化物半導体をソース電極、ドレイン電極及びゲート電極に用いる11に記載の薄膜トランジスタ。 The thin film transistor according to 11 using an amorphous oxide semiconductor in the source, drain, and gate electrodes.

本発明によれば、キャリア濃度が低く、ホール移動度が高く及びエネルギーバンドギャップが大きい結晶酸化物半導体を提供することができる。 According to the present invention, it can be the carrier concentration is low, provides a crystalline oxide semiconductor high and the energy band gap hole mobility is large.
本発明によれば、耐熱性、耐薬品性、電界効果移動度、on−off比等の素子特性を向上させた薄膜トランジスタを提供することができる。 According to the present invention, it is possible to provide heat resistance, chemical resistance, field-effect mobility, the TFT with improved device characteristics such as on-off ratio.

本発明の結晶酸化物半導体は、インジウム及び1種以上の金属元素Mを含む。 Crystal oxide semiconductor of the present invention include indium and one or more metal elements M.
上記金属元素Mは、インジウム以外の金属元素であり、好ましくは正二価の金属元素である。 The metal element M is a metal element other than indium, preferably positive divalent metal element.
正二価の金属元素とは、イオン状態での価数として正二価を取り得る元素であり、例えばZn,Be,Mg,Ca,Sr,Ba,Ti,V,Cr,Mn,Fe,Co,Ni,Pd,Pt,Cu,Ag,Cd,Hg,Sm,Eu,Yb等が挙げられ、好ましくはZn,Mg,Mn,Co,Ni,Cu及びCaである。 The positive divalent metal element, an element which can take a positive divalent as the valence in the ionic state, for example Zn, Be, Mg, Ca, Sr, Ba, Ti, V, Cr, Mn, Fe, Co, Ni , Pd, Pt, Cu, Ag, Cd, Hg, Sm, Eu, Yb and the like, preferably Zn, Mg, Mn, Co, Ni, Cu and Ca.

これら好ましい正二価の金属元素のうち、キャリア濃度制御の観点から、より好ましくはZn,Mg,Cu,Ni,Co及びCaであり、さらに好ましくはCu及びNiである。 Among these, preferred positive divalent metal element, from the viewpoint of the carrier concentration control, more preferably Zn, Mg, Cu, Ni, Co and Ca, more preferably from Cu and Ni.
また、これら好ましい正二価の金属元素のうち、半導体の透過率及びバンドギャップの観点からは、より好ましくはZn及びMgである。 Further, among these preferred positive divalent metal element, in view of the semiconductor of the transmittance and the band gap is more preferably Zn and Mg. 特にZnは、エッチング残渣が少ないので、さらに好ましい。 In particular Zn, since the small etching residues, more preferably.

上記正二価の金属元素以外の金属元素Mとしては、Sn,Ge,Si,Ti,C,Pb,Zr,Hf,V,Nb,Ta,Mo,W,Mn,Tc,Re,Fe,Ru,Os,Rh,Ir,Pd,Pt等が挙げられる。 Examples of the positive divalent metal element M other than the metal element, Sn, Ge, Si, Ti, C, Pb, Zr, Hf, V, Nb, Ta, Mo, W, Mn, Tc, Re, Fe, Ru, os, Rh, Ir, Pd, Pt, and the like. なかでも効率的にキャリア濃度を制御できることから、好ましくはSn,Ge,Si,Ti,Zr及びHfである。 Because it can inter alia efficiently control the carrier concentration, preferably Sn, Ge, Si, Ti, Zr and Hf.

本発明の結晶酸化物半導体において、インジウム及び金属元素Mの原子比M/(M+In)は、好ましくは0.0001〜0.13であり、より好ましくは0.01〜0.1、さらに好ましくは0.03〜0.95、特に好ましくは0.06〜0.9である。 In crystal oxide semiconductor of the present invention, the atomic ratio M / indium and the metal element M (M + In) is preferably 0.0001 to 0.13, more preferably 0.01 to 0.1, more preferably from 0.03 to 0.95, particularly preferably 0.06 to 0.9.
M/(M+In)が0.0001未満の場合、結晶酸化物半導体の電子キャリア濃度を1×10 −17 /cm 未満にすることが困難となり、M/(M+In)が0.13を超える場合、結晶酸化物半導体の製造の際の結晶化温度が高くなるおそれがある。 M / (M + In) If less than 0.0001, the crystalline electron carrier concentration in the oxide semiconductor and it becomes difficult to less than 1 × 10 -17 / cm 3, if it exceeds M / (M + In) is 0.13 , there is a possibility that the crystallization temperature in the preparation of the crystalline oxide semiconductor is increased.

本発明の結晶酸化物半導体において、好ましくはイオン半径が0.7〜0.92Åである正三価以上の金属元素の含有量が4000ppm以下である。 In crystal oxide semiconductor of the present invention, preferably not more than 4000ppm content of trivalent or more metal element ion radius of 0.7~0.92A.
正三価以上の金属元素の含有量が4000ppmを超える場合、金属元素Mのインジウムへの固溶が妨げられるおそれがある。 When the content of the positive trivalent or more metal elements exceeds 4000 ppm, there is a possibility that the formation of a solid solution in the indium metal element M is prevented.

上記正三価以上の金属元素としては、Sn,Ge,Si,Ti,C,Pb,Zr,Hf,V,Nb,Ta,Mo,W,Mn,Tc,Re,Fe,Ru,Os,Rh,Ir,Pd及びPtが挙げられる。 Examples of the trivalent or more metal elements, Sn, Ge, Si, Ti, C, Pb, Zr, Hf, V, Nb, Ta, Mo, W, Mn, Tc, Re, Fe, Ru, Os, Rh, Ir, it includes Pd and Pt.

尚、本発明の結晶酸化物半導体は、本発明の効果を損なわない範囲で他の成分を含んでもよい。 The crystal oxide semiconductor of the present invention may contain other components within a range not to impair the effects of the present invention. 例えば、本発明の結晶酸化物半導体はAr,Kr,Xe,Ne及びNから選ばれる少なくとも1種以上の元素を含んでもよい。 For example, the crystalline oxide semiconductor of the present invention is Ar, Kr, Xe, may comprise at least one element selected from Ne, and N. これらの元素を含むことにより、結晶酸化物半導体は、電子キャリア濃度を容易に制御することができる。 By containing these elements, the crystalline oxide semiconductor can be easily controlled electron carrier concentration.

本発明の結晶酸化物半導体は、X線吸収分光法により求められる動径分布関数(RDF)において、原子間距離が0.3nmから0.36nmの間のRDFの最大値をA、原子間距離が0.1nm〜0.2nmの間のRDFの最大値をBとした場合に、0.1<A/B<1の関係を満たす。 Crystal oxide semiconductor of the present invention, the radial distribution function obtained by X-ray absorption spectroscopy (RDF), the maximum value of RDF between interatomic distance of 0.36nm from 0.3 nm A, interatomic distances There when a B a maximum value of RDF between 0.1Nm~0.2Nm, satisfy 0.1 <a / B <1 relationship.

動径分布関数は、シンクロトロン放射等を用いたX線吸収分光法によりX線吸収広域微細構造(EXAFS)を測定し、このEXAFSをフーリエ変換することにより得られる。 Radial distribution function, X-ray absorption wide microstructures (EXAFS) was measured by X-ray absorption spectroscopy using synchrotron radiation or the like, obtained by Fourier transform the EXAFS.
本発明においては、酸化インジウム結晶中の金属元素Mの動径分布関数、及び酸化インジウムの動径分布関数を比較することで、酸化インジウム結晶中の金属元素Mの固溶の有無及び固溶の程度等の状態が把握できる。 In the present invention, the radial distribution function of the metal element M of the indium oxide crystal, and by comparing the radial distribution function of the indium oxide, the solid solution of the metal element M of the indium oxide crystal presence or absence and the solid solution state such as the degree can be grasped.

上記A/Bは好ましくは0.15〜0.8、より好ましくは0.2〜0.6である。 The A / B is preferably 0.15 to 0.8, more preferably 0.2 to 0.6. A/Bが0.1以下の場合、酸化インジウム結晶中への金属元素Mの固溶が少なく、キャリアを十分に制御(低減)できないおそれがある。 If A / B is 0.1 or less, less dissolved metal element M into the indium oxide crystal, may not be sufficiently controlled (reduced) carrier. 一方、A/Bが1以上の場合、結晶がひずみを持ち、そのひずみによる散乱によって移動度が低下するおそれがある。 On the other hand, if A / B is 1 or more, crystals have distortion, its mobility by scattering by the strain may be reduced.

本発明の結晶酸化物半導体は、好ましくはX線電子分光測定(XPS)における酸素2p軌道に起因する価電子帯ピーク及び伝導電子に起因するピークの間にピーク成分を含まない。 Crystal oxide semiconductor of the present invention preferably contains no peak components between peak due to the valence band peaks and conduction electrons due to oxygen 2p orbital of X-ray photoelectron spectroscopy (XPS).
金属酸化物を成膜する場合、バンドギャップ間に不純物準位ができる場合が多い。 The case of forming a metal oxide, can often impurity level between the band gap. 不純物準位は、不安定な構造欠損により生じ、成膜後に大気中で空気に触れた時に、金属酸化物膜表面に酸素及び水分等が吸着し、高抵抗層を形成しやすい。 Impurity levels is caused by unstable structure defects, when exposed to air in the atmosphere after the deposition, the metal oxide film surface oxygen and moisture is adsorbed, it tends to form a high-resistance layer. 酸素2p軌道に起因する価電子帯ピーク及び伝導電子に起因するピークの間にピーク成分を含まない場合、このような高抵抗層は形成されない。 If during the peak due to the valence band peaks and conduction electrons due to oxygen 2p orbital contains no peak component, such a high-resistance layer is not formed.

本発明の結晶酸化物半導体は、好ましくはビックスバイト型結晶構造を示す多結晶酸化物であり、電子キャリア濃度が1×10 18 cm −3未満である。 Crystal oxide semiconductor of the present invention is preferably a polycrystalline oxide having bixbite type crystal structure, an electron carrier concentration of less than 1 × 10 18 cm -3.
本発明の酸化物半導体は、ビックスバイト構造をとることでホール移動度を高くすることができる。 The oxide semiconductor of the present invention, it is possible to increase the hole mobility by taking the bixbyite structure. これは、結晶酸化物半導体に含まれるインジウムの5S軌道が陵共有構造をとることによるものと推定される。 This, 5S trajectory of indium contained in the crystalline oxide semiconductor is estimated to be due to take a ridge sharing structure. また、本発明の結晶酸化物半導体が多結晶酸化物であることにより、結晶酸化物半導体を大面積かつ均一にすることができる。 Further, by crystalline oxide semiconductor of the present invention is a polycrystalline oxide, it may be a crystalline oxide semiconductor in a large area and uniformly.

本発明の結晶酸化物半導体の電子キャリア濃度が1×10 18 cm −3以上である場合、この結晶酸化物半導体を薄膜トランジスタの活性層として用いる場合、漏れ電流が大きくなるおそれがある。 When the electron carrier concentration of crystalline oxide semiconductor of the present invention is 1 × 10 18 cm -3 or more, the case of using the crystalline oxide semiconductor as an active layer of a thin film transistor, there is a possibility that leakage current increases.

本発明の結晶酸化物半導体の電子キャリア濃度は、好ましくは1×10 16 cm −3以下である。 Electron carrier concentration of crystalline oxide semiconductor of the present invention is preferably 1 × 10 16 cm -3 or less. 結晶酸化物半導体の電子キャリア濃度が1×10 16 cm −3であると、ノーマリオフのTFTが歩留まりよく得られる。 When the electron carrier concentration of the crystalline oxide semiconductor is 1 × 10 16 cm -3, a normally-off TFT can be obtained with good yield. また、上記電子キャリア濃度の下限値は、TFTチャネル層として適用できれば特に限定されず、例えば10 12 cm −3である。 The lower limit of the electron carrier concentration is not particularly limited as long applied as TFT channel layer, for example, 10 12 cm -3.

結晶酸化物半導体の電子キャリア濃度の測定は、ホール効果測定により求めることができ、好ましくはACホール測定により求めることができる。 Measurements of the electron carrier concentration of the crystalline oxide semiconductor can be obtained by Hall effect measurement can preferably be determined by AC Hall measurement.
尚、本発明において、上記結晶酸化物半導体の電子キャリア濃度は、室温で測定した場合の値である。 In the present invention, the electron carrier concentration of the crystalline oxide semiconductor is a value measured at room temperature. 室温とは例えば25℃であり、具体的には0℃〜40℃程度の範囲から適宜選択される温度である。 It is for example 25 ° C. and room temperature, specifically a temperature appropriately selected from the range of about 0 ° C. to 40 ° C..
また、本発明の結晶酸化物半導体の電子キャリア濃度は、上記室温の全ての温度範囲において1×10 18 cm −3未満である必要はない。 The electron carrier concentration of the crystalline oxide semiconductor of the present invention, 1 × 10 18 cm need not be less than -3 at all temperatures within the above range at room temperature. 例えば、25℃において電子キャリア濃度が1×10 18 cm −3未満であればよい。 For example, an electron carrier concentration at 25 ° C. may be less than 1 × 10 18 cm -3.

本発明の結晶酸化物半導体は、好ましくは電子キャリア濃度の増加に伴い、電子キャリア濃度に対する電子移動度が対数的に比例して増加する範囲を有する。 Crystal oxide semiconductor of the present invention, preferably with increasing electron carrier concentration, having a range of electron mobility with respect to the electron carrier concentration increases logarithmically proportional. このような結晶酸化物半導体は、電子キャリア濃度の増加にともない、電子移動度が大きくなるので、on−off比を大きくしやすく、電子移動度を高くしてもオフ電流が増加しにくくなり、半導体特性を容易に設定することができる。 Such crystalline oxide semiconductor, with the increase of the electron carrier concentration, the electron mobility increases, likely to increase the on-off ratio, becomes difficult to increase the off current by increasing the electron mobility, it is possible to set the semiconductor characteristics easily.

本発明の結晶酸化物半導体は、例えばインジウム及び1種以上の金属元素Mを含むターゲットを用いて基板上に非晶質酸化物半導体を成膜し、続いて加熱処理することにより製造できる。 Crystal oxide semiconductor of the present invention, for example, using a target containing indium and one or more metal elements M were deposited amorphous oxide semiconductor on a substrate, can be produced by heating followed.

成膜方法としては、DCスパッタ法、DCマグネトロンスパッタ法、ACスパッタ法、ACマグネトロンスパッタ法、RFスパッタ法、RFマグネトロンスパッタ法、対向ターゲットスパッタ法、シリンドリカルターゲットスパッタ法、ECRスパッタ法等のスパッタリング法、抵抗加熱法、電子ビーム加熱法、パルスレーザーデポジション(PLD)法等の真空蒸着法、ARE法、HDPE法等のイオンプレーティング法、及び熱CVD法、プラズマCVD法等のCVD法が挙げられる。 As the film forming method, DC sputtering method, DC magnetron sputtering, AC sputtering, AC magnetron sputtering, RF sputtering, RF magnetron sputtering, facing target sputtering method, a cylindrical target sputtering method, a sputtering method such as ECR sputtering , resistance heating method, an electron beam heating method, a pulsed laser deposition (PLD) method a vacuum evaporation method such as, AREs method, an ion plating method HDPE method, and include a thermal CVD method, a CVD method such as plasma CVD method It is. これら成膜方法のうち、コストが安く、放電が安定し、大型化が容易であることから、好ましくはDCマグネトロンスパッタ法及びACマグネトロンスパッタ法であり、より好ましくはDCマグネトロンスパッタ法である。 Among these film forming methods, the cost is cheaper, discharge is stabilized, since the size is easy, preferably DC magnetron sputtering method and AC magnetron sputtering, more preferably DC magnetron sputtering.
尚、スパッタリング法に関しては、コスパッタ、反応性スパッタ及びDC/RF重畳スパッタを利用してもよい。 With respect to the sputtering method, co-sputtering, may be used reactive sputtering and DC / RF superimposition sputtering.

非晶質酸化物半導体を成膜する際に、基板温度は好ましくは100℃以下であり、より好ましくは50℃以下である。 In forming the amorphous oxide semiconductor, the substrate temperature is preferably at most 100 ° C. or less, more preferably 50 ° C. or less. 基板温度が100℃を超える場合、得られる結晶酸化物半導体を低電子キャリア濃度及び高電子移動とするのが困難となるおそれがある。 If the substrate temperature exceeds 100 ° C., there is a possibility that for the crystalline oxide semiconductor obtained with low electron carrier concentration and high electron transfer becomes difficult.

また非晶質酸化物半導体の成膜は、好ましくは系内の水の分圧が10 −3 Pa以下の雰囲気で行い、より好ましくは5×10 −4 Pa以下の雰囲気で行う。 The formation of the amorphous oxide semiconductor is preferably carried out in the following atmosphere partial pressure 10 -3 Pa of water in the system, more preferably in the following atmosphere 5 × 10 -4 Pa. 系内の水の分圧が10 −3 Paを超える場合、金属元素Mのインジウムへの固溶が阻害され、キャリア制御が困難となったり、酸化インジウム中に水酸基が生成し、この水酸基により電子の散乱が生じて、得られる結晶酸化物半導体の電子移動度が低下するおそれがある。 If the partial pressure of water in the system is greater than 10 -3 Pa, the formation of a solid solution in the indium metal element M is inhibited, may become a carrier control difficult, hydroxyl groups produced in the indium oxide, electrons by the hydroxyl group scattering occurs, the electron mobility of the crystalline oxide semiconductor to be obtained may be lowered.

上記のほか、非晶質酸化物半導体の成膜の条件としては、例えば以下が挙げられる。 In addition to the above, as a condition of the amorphous oxide semiconductor film formation, for example, the following.
成膜方法としてスパッタリング法を用いる場合、成膜時の系内の到達圧力は通常5×10 −2 Pa以下であり、好ましくは5×10 −3 Pa以下、より好ましくは5×10 −4 Pa以下であり、さらに好ましくは1×10 −4 Pa以下、最も好ましくは5×10 −5 Pa以下である。 When using a sputtering method as a deposition method, the ultimate pressure in the system at the time of film formation is usually 5 × 10 -2 Pa or less, preferably 5 × 10 -3 Pa or less, more preferably 5 × 10 -4 Pa or less, more preferably 1 × 10 -4 Pa or less, and most preferably not more than 5 × 10 -5 Pa.
到達圧力が5×10 −2 Paを超える場合、系内の不純物により、得られる結晶酸化物半導体の電子移動度が低下するおそれがある。 If the ultimate pressure exceeds 5 × 10 -2 Pa, the impurities in the system, the electron mobility of the crystalline oxide semiconductor to be obtained may be lowered.

成膜時の系内の酸素分圧は、通常40×10 −3 Pa以下とする。 The oxygen partial pressure in the system at the time of film formation, and usually 40 × 10 -3 Pa or less. 系内の酸素分圧が40×10 −3 Paを超える場合、得られる結晶酸化物半導体の電子移動度が低下し、及びキャリア濃度が不安定となるおそれがある。 If the oxygen partial pressure in the system exceeds 40 × 10 -3 Pa, it decreases the electron mobility of the crystalline oxide semiconductor to be obtained, and the carrier concentration may become unstable. また、ウェットエッチング時に残渣が発生するおそれがある。 Further, there is a possibility that residue may occur during wet etching.

スパッタリング時のターゲットと基板の距離(S−T距離)は、通常150mm以下、好ましくは110mm以下、特に好ましくは80mm以下である。 Distance between the target and the substrate during sputtering (S-T distance) is generally 150mm or less, preferably 110mm or less, particularly preferably 80mm or less.
S−T距離が上記の距離であると、スパッタリング時に基板がプラズマに曝されることにより、金属元素Mの活性化が期待できる。 When S-T distance is a distance above, by the substrate during the sputtering is exposed to the plasma, it can be expected activation of the metal element M. 一方、S−T距離が150mmを超える場合、成膜速度が低下し、工業化に適さないおそれがある。 On the other hand, if the S-T distance is more than 150 mm, the deposition rate is lowered, and is not suitable for industrialization.

成膜した非晶質酸化物半導体を加熱処理する際の系内の酸素圧は、好ましくは21000Pa以上であり、より好ましくは24000Pa以上、さらに好ましくは27000Pa以上である。 Oxygen pressure in the system at the time of heating an amorphous oxide semiconductor was deposited is preferably not less than 21000Pa, more preferably more than 24000Pa, more preferably not less than 27000Pa. 系内の酸素圧が21000Pa未満の場合、結晶酸化物半導体内の酸素欠損が増加し、構造変化により金属元素Mの酸化インジウムへの固溶が阻害され、キャリア制御ができないおそれがある。 If the oxygen pressure in the system is less than 21000Pa, increases oxygen vacancies in the crystal oxide in semiconductor, the formation of a solid solution in the indium oxide of the metal element M is inhibited by structural changes, it may not be the carrier control.

上記加熱処理の際の加熱温度は、好ましくは250℃以上であり、より好ましくは250〜700℃であり、さらに好ましくは280〜650℃であり、特に好ましくは350〜600℃であり、最も好ましくは400〜550℃である。 Heating temperature during the heat treatment is preferably 250 ° C. or higher, more preferably 250 to 700 ° C., more preferably from 280-650 ° C., particularly preferably 350 to 600 ° C., and most preferably is 400~550 ℃.
加熱温度が250℃未満の場合、金属元素Mの酸化インジウムへの固溶が阻害され、キャリア制御ができないおそれがある。 If the heating temperature is less than 250 ° C., the formation of a solid solution in the indium oxide of the metal element M is inhibited, it may not be the carrier control.

加熱処理時間は、好ましくは0.1〜120分であり、より好ましくは0.5〜30分であり、さらに好ましくは1〜10分である。 Heating time is preferably 0.1 to 120 minutes, more preferably from 0.5 to 30 minutes, more preferably from 1 to 10 minutes. 加熱処理時間が0.1分より短い場合、金属元素Mの酸化インジウムへの固溶が阻害され、キャリア制御ができないおそれがある。 If the heat treatment time is shorter than 0.1 minutes, the formation of a solid solution in the indium oxide of the metal element M is inhibited, it may not be the carrier control. 一方、加熱処理時間が120分を越える場合、金属元素Mが酸化インジウムから分離し、酸化インジウムに固溶しにくくなるおそれがあるうえ、大面積への適用時に基板が変形するおそれがある。 On the other hand, if it exceeds 120 minutes heating time, the metal element M is separated from the indium oxide, after which it may be difficult to solid solution in the indium oxide, there is a possibility that the substrate is deformed when applied to a large area.

加熱処理方法は特に限定されないが、例えば電気炉等の炉又はラピッドサーマルアニーリング(RTA)により行うことができる。 Heat treatment method is not particularly limited, it can be performed, for example, by furnace or rapid thermal annealing such as an electric furnace (RTA). 基板にダメージを与えず、短時間で高温にすることができ、金属元素Mの酸化インジウムへの固溶が容易であることから、好ましくはRTAを用いる。 Without damaging the substrate, a short time can be high temperature, due to the ease of the formation of a solid solution in the indium oxide of a metal element M, preferably using RTA. 短時間で高温にすることで、原子に高いエネルギーを与えることができ、固溶を促進できるうえ、キャリア濃度の制御が容易になると推測される。 Short time by the high temperature, can give high energy to atomic, upon which can promote solid solution is presumed to control the carrier concentration is facilitated.

本発明の結晶酸化物半導体は、薄膜トランジスタの活性層として好適に使用できる。 Crystal oxide semiconductor of the present invention can be suitably used as an active layer of a thin film transistor.
図1は、本発明の薄膜トランジスタの一実施形態を示す概略断面図である。 Figure 1 is a schematic sectional view showing an embodiment of a thin film transistor of the present invention.
薄膜トランジスタ1は、ガラス基板10及びゲート絶縁膜30の間にゲート電極20を挟持しており、ゲート絶縁膜30上には結晶酸化物半導体薄膜40が活性層として積層されている。 Thin film transistor 1, while the glass substrate 10 and the gate insulating film 30 is sandwiched between the gate electrode 20, on the gate insulating film 30 is crystallized oxide semiconductor thin film 40 is deposited as an active layer. さらに、結晶酸化物半導体薄膜40を覆うようにしてソース電極50及びドレイン電極52がそれぞれ設けられている。 Further, the source electrode 50 and drain electrode 52 so as to cover the crystalline oxide semiconductor thin film 40 are respectively provided.
尚、図1の薄膜トランジスタ1はボトムゲート型であるが、本発明の薄膜トランジスタはトップゲート型等種々の構成をとってもよい。 Incidentally, the thin film transistor 1 in FIG. 1 is a bottom-gate type thin film transistor may take the configuration of the various top-gate type, etc. of the present invention.

結晶酸化物半導体薄膜40は、本発明の結晶酸化物半導体からなる薄膜である。 Crystalline oxide semiconductor thin film 40 is a thin film made of a crystalline oxide semiconductor of the present invention. 活性層として本発明の結晶酸化物半導体を用いることにより、薄膜トランジスタ1の耐熱性、耐薬品性、電界効果移動度、on−off比等を向上させることができる。 By using a crystalline oxide semiconductor of the present invention as an active layer, the heat resistance of the thin film transistor 1, chemical resistance, field-effect mobility, it is possible to improve the on-off ratio, and the like.

結晶酸化物半導体薄膜40の厚みは、通常0.5〜500nm、好ましくは1〜150nm、より好ましくは3〜80nm、特に好ましくは10〜60nmである。 The thickness of the crystalline oxide semiconductor thin film 40 is typically 0.5~500Nm, preferably 1 to 150 nm, more preferably 3~80Nm, particularly preferably 10 to 60 nm. 例えば結晶酸化物半導体薄膜の厚みが3〜80nmである場合、電界効果移動度、on−off比等のTFT特性が良好である。 For example, if the thickness of the crystalline oxide semiconductor thin film is a 3~80Nm, field-effect mobility, the TFT characteristics such as an on-off ratio is better.

結晶酸化物半導体薄膜の厚みが0.5nm未満の場合、結晶酸化物半導体薄膜を工業的に均一に成膜することが難しくなるおそれがある。 If the thickness of the crystalline oxide semiconductor thin film is less than 0.5 nm, it may be difficult to industrially uniformly deposited crystalline oxide semiconductor thin film. 一方、結晶酸化物半導体薄膜の厚みが500nmを超える場合、成膜時間が長くなるため、生産効率が落ちるおそれがある。 On the other hand, when the thickness of the crystalline oxide semiconductor thin film exceeds 500 nm, since the film forming time becomes long, there is a possibility that the production efficiency is lowered.

TFTのチャンネル幅W及びチャンネル長Lの比W/Lは、通常0.1〜100、好ましくは1〜20、特に好ましくは2〜8である。 The ratio W / L of channel width W and channel length L of the TFT is usually 0.1 to 100, preferably 1 to 20, particularly preferably 2 to 8. W/Lが100を越える場合、漏れ電流が増えたり、on−off比が低下したりするおそれがある。 If W / L exceeds 100, or increasing leakage current, on-off ratio may be lowered. 一方、W/Lが0.1未満の場合、電界効果移動度が低下したり、ピンチオフが不明瞭になったりするおそれがある。 On the other hand, if the W / L is less than 0.1, there is a possibility that the field effect mobility may become lowered, obscure pinch off.

チャンネル長Lは通常0.1〜1000μm、好ましくは1〜100μm、さらに好ましくは2〜10μmである。 Channel length L is usually 0.1 to 1000 [mu] m, preferably 1 to 100 [mu] m, more preferably 2 to 10 [mu] m. チャンネル長Lが0.1μm未満の場合、工業的に製造が難しく、またショートチャンネル効果が現れたり、漏れ電流が大きくなるおそれがある。 If the channel length L is less than 0.1 [mu] m, industrial production is difficult and or short channel effect appears, there is a possibility that leakage current increases. 一方、チャンネル長Lが1000μmを超える場合、素子が大きくなり過ぎたり、駆動電圧が大きくなる等のおそれがある。 On the other hand, if the channel length L is more than 1000 .mu.m, there is a risk of such excessively large element, the driving voltage increases.

ゲート絶縁膜30は、例えば、SiO ,SiN ,SiON、Al ,Ta ,TiO ,MgO,ZrO ,CeO ,K O,Li O,Na O,Rb O,Sc ,Y ,Hf ,CaHfO ,PbTi ,BaTa ,SrTiO ,AlN等の酸化物からなる。 The gate insulating film 30 is, for example, SiO 2, SiN x, SiON , Al 2 O 3, Ta 2 O 5, TiO 2, MgO, ZrO 2, CeO 2, K 2 O, Li 2 O, Na 2 O, Rb 2 O, made of Sc 2 O 3, Y 2 O 3, Hf 2 O 3, CaHfO 3, PbTi 3, BaTa 2 O 6, SrTiO 3, oxides such as AlN.
上記酸化物のうち、好ましくはSiO ,SiN ,Al ,Y ,Hf ,CaHfO 、より好ましくはSiO ,SiN ,Y ,Hf ,CaHfO 、特に好ましくはY である。 Of the above oxides, preferably SiO 2, SiN x, Al 2 O 3, Y 2 O 3, Hf 2 O 3, CaHfO 3, more preferably SiO 2, SiN x, Y 2 O 3, Hf 2 O 3 , CaHfO 3, particularly preferably Y 2 O 3.
上記酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい(例えば、SiO でもSiO でもよい)。 Oxygen number of the oxide, may not necessarily be consistent with the stoichiometric ratio (e.g., may be SiO x, even SiO 2).

ゲート絶縁膜は、異なる絶縁膜を2層以上積層した構造でもよい。 The gate insulating film may have a laminated structure containing different insulating film 2 or more layers. また、ゲート絶縁膜は、結晶質、多結晶質及び非晶質のいずれであってもよいが、製造しやすさの観点から、好ましくは多結晶質又は非晶質である。 Further, the gate insulating film, crystalline, may be any of polycrystalline and amorphous but, in view of ease of manufacture, preferably polycrystalline or amorphous.

ゲート電極20、ソース電極50及びドレイン電極52は、好ましくは非晶質酸化物半導体からなる。 Gate electrode 20, source electrode 50 and drain electrode 52 is preferably made of an amorphous oxide semiconductor. ゲート電極20、ソース電極50及びドレイン電極52に非結晶酸化物半導体を用いることにより、ウェットエッチング等の電極加工が容易となるうえ、薄膜トランジスタ1の耐久性を向上させることができる。 Gate electrode 20, by using an amorphous oxide semiconductor in the source electrode 50 and drain electrode 52, after which it is easy to electrode processing such as wet etching, thereby improving the durability of the thin film transistor 1.

ゲート電極20、ソース電極50及びドレイン電極52に用いる非晶質酸化物半導体のバンドギャップは、好ましくは2.5eV〜6.5eV、より好ましくは2.8eV〜5.5eVである。 Gate electrode 20, the band gap of the amorphous oxide semiconductor used for the source electrode 50 and drain electrode 52 is preferably 2.5EV~6.5EV, more preferably 2.8EV~5.5EV. バンドギャップが2.5eV未満の場合、これら電極の透明性が悪くなるおそれがあり、バンドギャップが6.5eVを超える場合、これら電極の導電性が低下するおそれがある。 If the band gap is less than 2.5 eV, there is a possibility that the transparency of the electrodes is deteriorated, when the band gap greater than 6.5 eV, there is a possibility that the conductivity of these electrodes is reduced.

ゲート電極20、ソース電極50及びドレイン電極52に用いる非晶質酸化物半導体は、好ましくはインジウム及び1種以上の金属元素Nを含む。 Amorphous oxide semiconductor used for the gate electrode 20, source electrode 50 and drain electrode 52 preferably comprises indium and one or more metal elements N.
非晶質酸化物半導体がインジウムを含むことにより、上記電極は非晶質であっても高い移動度が得られ易い。 By amorphous oxide semiconductor containing indium, the electrode is easily higher mobility be amorphous is obtained. また、非晶質酸化物半導体がインジウムではない金属元素Nを含むことにより、非晶質酸化物半導体の非晶質状態が安定し、上記電極を均一かつ大面積とすることができる。 Further, by the amorphous oxide semiconductor comprises a metal element N is not a indium may amorphous state of the amorphous oxide semiconductor is stabilized, in a uniform and large-area and the electrode.

上記非晶質酸化物半導体に含まれる金属元素Nは、好ましくは結晶酸化物半導体薄膜40を構成する本発明の結晶酸化物半導体に含まれる金属元素Mと同じである。 Metallic element N contained in the amorphous oxide semiconductor is preferably the same as the metallic element M contained in the crystalline oxide semiconductor of the present invention which constitutes a crystalline oxide semiconductor film 40. 金属元素Nと金属元素Mが同じであることにより、金属の拡散による性能変化を抑制することができる。 By metallic elements N and the metal element M are the same, it is possible to suppress the change in performance due to diffusion of metal.

上記非晶質酸化物半導体に含まれるインジウム及び金属元素Nの原子比N/(N+In)は、好ましくは0.05〜0.5であり、より好ましくは0.07〜0.4、さらに好ましくは0.1〜0.35、特に好ましくは0.14〜0.3である。 The amorphous indium contained in the oxide semiconductor and a metal element N atomic ratio N / (N + In) is preferably 0.05 to 0.5, more preferably from 0.07 to 0.4, more preferably it is 0.1 to 0.35, particularly preferably 0.14 to 0.3.
インジウム及び金属元素Nの原子比N/(N+In)が0.05未満の場合、上記電極が結晶化したり、ウェットエッチングの際に残渣が残るおそれがある。 If the atomic ratio of indium and the metal element N N / (N + In) is less than 0.05, the electrode or crystallization, there is a residue remains a risk during wet etching. 一方、インジウム及び金属元素Nの原子比N/(N+In)が0.5を超える場合、熱履歴により上記電極の抵抗が高くなり、電極として用いることができないおそれがある。 On the other hand, if the atomic ratio of indium and the metal element N N / (N + In) is more than 0.5, the resistance of the electrode increases due to heat history, it may not be possible to use as electrodes.

また、上記金属元素M及び上記金属元素Nの原子比は、好ましくはN/M>1であり、より好ましくはN/M>2である。 The atomic ratio of the metal element M and the metallic element N is preferably N / M> 1, and more preferably N / M> 2. 金属元素M及び金属元素Nの原子比が上記範囲にある場合、非晶質である電極と結晶質である活性層の作り分けが容易である。 If the atomic ratio of the metal element M and the metal element N is in the above range, separate formation of the active layer is an electrode and the crystalline amorphous is easy.

結晶酸化物半導体薄膜40の安定性向上のため、好ましくは結晶酸化物半導体薄膜40上に、エッチングストッパー層を設ける。 In order to improve the stability of the crystalline oxide semiconductor thin film 40, preferably on the crystalline oxide semiconductor thin film 40, providing the etching stopper layer. エッチングストッパー層としては、SiN 、SiO 等のゲート絶縁膜30とからなる層、又はポリイミド、パリレン等の有機絶縁膜を用いることができる。 As the etching stopper layer, SiN x, a layer composed of the gate insulating film 30. such as SiO 2 or polyimide, it may be an organic insulating film such as parylene. また、上記エッチングストッパー層は、無機絶縁膜及び有機絶縁膜を積層及び/又は混合した層でもよい。 Further, the etching stopper layer, an inorganic insulating film and an organic insulating film or a laminated and / or mixed layer.
薄膜トランジスタ1は、好ましくはさらに全体に保護膜を備え、大気と直接接していない。 The thin film transistor 1 is preferably provided with a protective film further throughout, not in direct contact with the atmosphere.
保護膜としては、SiN 、SiO 等のゲート絶縁膜と同じ材料からなる膜、又はポリイミド、パリレン等の有機絶縁膜を用いることができる。 As the protective film, SiN x, made of the same material as the gate insulating film such as SiO 2 film, or polyimide, may be an organic insulating film such as parylene. また、無機絶縁膜及び有機絶縁膜を積層及び/又は混合した保護膜でもよい。 Also, an inorganic insulating film and an organic insulating film or a laminated and / or mixed protective film.

実施例1 Example 1
(1)スパッタリングターゲットの製造 原料として、酸化インジウム、酸化亜鉛の粉末とを、原子比In/(In+Zn)が0.93、原子比Zn/(In+Zn)が0.07となるように混合し、この混合粉末を湿式ボールミルに供給して、72時間混合粉砕し、原料微粉末を調製した。 (1) as a raw material for the production of a sputtering target, an indium oxide, a powder of zinc oxide, the atomic ratio In / (In + Zn) is 0.93, the atomic ratio Zn / (In + Zn) is mixed in a 0.07, the mixed powder was fed into a wet ball mill for 72 hours were mixed and pulverized to prepare a raw material powder.
得られた原料微粉末を造粒し、直径10cm、厚さ5mmの寸法にプレス成形し、成形体を得た。 The resulting raw material fine powder was granulated, and press molded to dimensions of the diameter of 10 cm, a thickness of 5 mm, to obtain a molded body. この成形体を焼成炉に入れ、1450℃、12時間の条件で焼成し、ターゲット(焼結体)を得た。 Put the molded body in a firing furnace, 1450 ° C., and calcined under the conditions of 12 hours to obtain a target (sintered body).

(2)非晶質酸化物半導体薄膜の成膜 得られたスパッタリングターゲットを、RFマグネトロンスパッタリング成膜装置に装着し、十分にベーキングを行った後、ガラス基板(コーニング1737)上に膜厚350nmの透明で多結晶である非晶質酸化物半導体薄膜を成膜した。 (2) an amorphous oxide semiconductor thin film deposition resulting sputtering target was mounted on the RF magnetron sputtering apparatus, well after the baking, the film thickness 350nm on a glass substrate (Corning 1737) It was deposited an amorphous oxide semiconductor thin film which is a transparent polycrystalline. 得られた非晶質酸化物半導体薄膜が多結晶であることはX線結晶構造解析により確認した。 It amorphous oxide semiconductor thin film obtained is polycrystalline was confirmed by X-ray crystal structure analysis.

尚、スパッタリング条件は以下の通りである。 The sputtering conditions are as follows.
基板温度:25℃ Substrate temperature: 25 ℃
到達圧力:5×10 −6 Pa Ultimate pressure: 5 × 10 -6 Pa
雰囲気ガス:Ar100% Atmosphere gas: Ar100%
スパッタ圧力(全圧):1×10 −1 Pa Sputtering pressure (total pressure): 1 × 10 -1 Pa
投入電力:100W Input power: 100W
成膜時間:60分間S−T距離:100mm The film-forming time: 60 minutes S-T distance: 100mm
水分圧:1×10 −4 Pa以下(上記水分圧は、四重極質量分析器(Q−mass)を用いて測定した。) Water partial pressure: 1 × 10 -4 Pa or less (the water pressure was measured using a quadrupole mass spectrometer (Q-mass).)

(3)非晶質酸化物半導体薄膜の結晶化 得られた非晶質酸化物半導体薄膜を酸素分圧35000Pa(残りは窒素及びアルゴン)、300℃で、1時間加熱処理し、結晶酸化物半導体薄膜を作製した。 (3) an amorphous oxide semiconductor thin film crystallization resulting amorphous oxide semiconductor thin film oxygen partial pressure 35000Pa (remainder nitrogen and argon), at 300 ° C., for 1 hour heat treatment, crystal oxide semiconductor a thin film was produced.
この結晶酸化物半導体薄膜をICP法で分析したところ、原子比で〔In/(In+Zn)〕が0.93、原子比で〔Zn/(In+Zn)〕が0.07であった。 When this crystal oxide semiconductor thin film was analyzed by the ICP method, in atomic ratio [In / (In + Zn)] 0.93, atomic ratio [Zn / (In + Zn)] was 0.07.

得られた結晶酸化物半導体薄膜は、X線結晶構造解析によりビックスバイト型結晶構造を示す多結晶酸化物であることが確認された。 The resulting crystalline oxide semiconductor thin film, it was confirmed by X-ray crystal structure analysis is polycrystalline oxide having bixbite type crystal structure. また、作製した結晶酸化物半導体薄は、X線電子分光測定(XPS)により、酸素2p軌道に起因する価電子帯ピークと伝導電子に起因するピークの間(バンドギャップ)にピーク成分を含まないことを確認した。 The crystal oxide semiconductor thin produced is by X-ray photoelectron spectroscopy (XPS), does not include a peak component during peak attributed valence band peak due to oxygen 2p orbital and the conduction electrons (band gap) It was confirmed. また、結晶酸化物半導体薄膜のエネルギーバンドギャップは3.7eVであり、十分に大きいことが確認された。 Moreover, the energy band gap of the crystal oxide semiconductor thin film was 3.7 eV, it was confirmed that sufficiently large.
尚、バンドギャップの測定条件は以下の通りである。 The measurement conditions of the band gap is as follows.
測定装置:ESCA5400(アルバック・ファイ株式会社製) Measuring device: ESCA5400 (manufactured by ULVAC-PHI, Inc.)
X線源:Al−Kα X-ray source: Al-Kα
ピーク基準:インジウムの3d 5/2を445eVに設定 Peak reference: Set the 3d 5/2 of indium 445eV

(4)物性の評価 得られた結晶酸化物半導体薄膜のキャリア濃度及び電子移動度をホール測定装置(Resi Test8310、株式会社東陽テクニカ製)を用いて測定した。 (4) holes measuring device the carrier concentration and the electron mobility of the crystalline oxide semiconductor thin film obtained evaluation of physical properties (Resi Test 8310, manufactured by Toyo Corporation) was used for the measurement. その結果、結晶酸化物半導体薄膜の電子キャリア濃度は9×10 13 cm −3であった。 As a result, the electron carrier concentration of the crystalline oxide semiconductor thin film was 9 × 10 13 cm -3. また、ICP発光分析によるLi、Na及びKの含有量はいずれも1000ppm以下であった。 Also, Li by ICP emission spectrometry, any content of Na and K were 1000ppm or less.

電子キャリア濃度及び電子移動度の測定条件は以下の通りである。 Measurement conditions of the electron carrier concentration and the electron mobility is as follows.
測定温度:室温(25℃) Measurement temperature: room temperature (25 ° C.)
測定磁場:0.5T Measurement magnetic field: 0.5T
測定電流:10 −12 〜10 −4 Measurement current: 10 -12 ~10 -4 A
測定モード:AC磁場ホール測定 Measurement mode: AC magnetic field Hall measurement

得られた結晶酸化物半導体薄膜の透明性を、分光光度計を用いて測定したところ、波長400nmの光線の光線透過率が85%であり、優れた透明性を有することが確認された。 The resulting transparency of the crystalline oxide semiconductor thin film was measured using a spectrophotometer, a 85% light transmittance of the wavelength of 400nm was confirmed to have excellent transparency.

(1)で製造したスパッタリングターゲットを用いて、(2)及び(3)と同じ条件でシリコン基板上に膜圧が500nmとなるように結晶酸化物半導体薄膜を成膜し、得られた結晶酸化物半導体薄膜について動径分布関数(RDF)を求めた。 (1) using a sputtering target produced by, (2) and (3) film thickness on a silicon substrate under the same conditions as are deposited crystalline oxide semiconductor thin film such that 500 nm, the obtained crystal oxide It was determined radial distribution function (RDF) for sEMICONDUCTOR film.
尚、動径分布関数の測定方法は以下のとおりである。 The measurement method of the radial distribution function is as follows.
放射光施設SPring−8を使用して得られる放射光から取り出される20keVのエネルギーX線を用いて、微小角入射X線散乱法によってX線散乱測定を行い、X線散乱曲線を得た。 Using an energy X-ray of 20keV taken from radiation obtained using synchrotron radiation facility SPring-8, subjected to X-ray scattering measurement by Grazing Incidence X-ray scattering method, to obtain an X-ray scattering curve. この散乱曲線をフーリエ変換して動径分布関数を得た。 To obtain a radial distribution function of the scattering curve by Fourier transformation.

実施例1で作製した結晶酸化物半導体薄膜の動径分布関数を図2及び図3に示す。 The radial distribution function of the crystalline oxide semiconductor thin film produced in Example 1 shown in FIGS. 作製した結晶酸化物半導体薄膜の原子間距離が0.3nmから0.36nmの間のRDFの最大値をA、原子間距離が0.1nm〜0.2nmの間のRDFの最大値をBとした場合のA/Bは0.5であった。 And produced crystals oxide the maximum value of RDF between the interatomic distance of a semiconductor thin film is 0.36nm from 0.3 nm A, interatomic distances a maximum value of RDF between 0.1Nm~0.2Nm B a / B in the case of was 0.5.

(5)薄膜トランジスタの評価 熱酸化膜付きシリコン基板上にW=40000μm,L=100μmとなるように(1)で製造したターゲットを用いて、(2)及び(3)と同じ条件でシリコン基板上に80nmの結晶酸化物半導体薄膜を成膜し、薄膜トランジスタを製造した。 (5) The thin film transistor of evaluation with a thermal oxide film on a silicon substrate W = 40000μm, using the target produced by such a L = 100μm (1), (2) and (3) a silicon substrate under the same conditions the 80nm crystalline oxide semiconductor thin film was deposited on to produce a thin-film transistor. 得られた薄膜トランジスタについて評価した。 It was evaluated for the obtained thin film transistor. その結果、得られた薄膜トランジスタの電界効果移動度は6cm /Vsであり、on−off比は10 であった。 As a result, the field effect mobility of the obtained thin film transistor is 6cm 2 / Vs, on-off ratio was 10 9.
尚、薄膜トランジスタの電界効果移動度及びon−off比は、Keithley 4200-SCS(ケースレー・インスツルメンツ社製)を用いて伝達曲線を測定し、得られた伝達曲線についてAPPLIED PHYSICS LETTERS 89, 062103 (2006)に記載の算出方法を用いることにより算出した。 Note that the field-effect mobility and on-off ratio of the thin film transistor, Keithley 4200-SCS measured transfer curve (manufactured by Keithley Instruments Inc.), the obtained transfer curve APPLIED PHYSICS LETTERS 89, 062103 (2006) It was calculated by using the calculation method described.

実施例2〜5及び比較例1〜4 Examples 2-5 and Comparative Examples 1-4
ターゲットの組成を表1に記載の組成としたほかは実施例1と同様にしてターゲットを製造した。 It was prepared target addition to the composition of the target and the composition shown in Table 1 in the same manner as in Example 1. 次に、得られたターゲットを用いて、成膜条件及び熱処理条件を表1に記載の条件としたほかは実施例1と同様にして結晶酸化物半導体薄膜及び薄膜トランジスタを製造した。 Next, using the obtained target was the deposition conditions and heat treatment conditions to produce a crystalline oxide semiconductor thin film and a thin film transistor in the same manner except that the conditions described in Example 1 in Table 1. 得られた結晶酸化物半導体薄膜及び薄膜トランジスタについて実施例1と同様にして評価した。 The resulting crystalline oxide semiconductor thin film and a thin film transistor was evaluated in the same manner as in Example 1. 結果を表1に示す。 The results are shown in Table 1.
また、実施例2で作製した結晶酸化物半導体薄膜の動径分布関数を図2に示す。 Also shows a radial distribution function of the crystalline oxide semiconductor thin film produced in Example 2 in FIG.
実施例3、4及び5で作製した結晶酸化物半導体薄膜の動径分布関数を図3に示す。 The radial distribution function of the crystalline oxide semiconductor thin film fabricated in Examples 3, 4 and 5 shown in FIG.
比較例1〜4で作製した結晶酸化物半導体薄膜の動径分布関数を図4に示す。 The radial distribution function of the crystalline oxide semiconductor thin film prepared in Comparative Examples 1 to 4 shown in FIG.

実施例6 Example 6
ターゲットの組成がZn/(In+Zn)=0.0001〜0.13(原子比)の範囲にあるターゲットを実施例1と同様にして16個製造した。 Composition of the target was 16 prepared analogously to target in the range of Zn / (In + Zn) = 0.0001~0.13 (atomic ratio) as in Example 1. 次に、これらターゲットを用いて、実施例1と同様にして、それぞれ非晶質酸化物半導体膜を成膜した。 Then, using these targets, in the same manner as in Example 1, it was deposited an amorphous oxide semiconductor film, respectively. 得られた非晶質酸化物半導体薄膜が多結晶であることはX線結晶構造解析により確認した。 It amorphous oxide semiconductor thin film obtained is polycrystalline was confirmed by X-ray crystal structure analysis.

これら非晶質酸化物半導体薄膜を、熱処理装置に電気炉を用い、酸素分圧を25000Pa、熱処理温度を約300℃及び熱処理時間を1時間とし、それぞれ結晶酸化物半導体薄膜を作製した。 These amorphous oxide semiconductor thin film, using an electric furnace into a heat treatment apparatus, 25000Pa oxygen partial pressure, the heat treatment temperature of about 300 ° C. and the heat treatment time was 1 hour, respectively to prepare a crystalline oxide semiconductor film.
これら結晶酸化物半導体薄膜について、実施例1と同様にして電子キャリア濃度及び電子移動度を測定した。 These crystalline oxide semiconductor thin film was subject to electron carrier concentration and the electron mobility in the same manner as in Example 1. 結果を図5に示す。 The results are shown in Figure 5.

得られた図から、電子キャリア濃度が1×10 16 〜1×10 20 /cm の範囲において、電子キャリア濃度に対する電子移動度が対数的に比例して増加していることが確認された。 From the resulting figure, the range of an electron carrier concentration 1 × 10 16 ~1 × 10 20 / cm 3, an electron mobility for the electron carrier concentration it was confirmed that an increase logarithmically proportional. 尚、実施例6で製造した結晶酸化物半導体薄膜について、A/Bを実施例1と同様にして測定したところ、いずれも0.1<A/B<1の関係を満たしていた。 Note that the crystalline oxide semiconductor thin film produced in Example 6 was measured in the A / B in the same manner as in Example 1, both met the 0.1 <A / B <1 relationship.

比較例5 Comparative Example 5
ターゲットの組成がZn/(In+Zn)=0.0001〜0.13(原子比)の範囲にあるターゲットを比較例1と同様にして12個製造した。 Composition of the target was 12 prepared in the same manner as in Comparative Example 1 the target in the range of Zn / (In + Zn) = 0.0001~0.13 (atomic ratio). 次に、これらターゲットを用いて、比較例1と同様にして、それぞれ非晶質酸化物半導体膜を成膜した。 Then, using these targets, in the same manner as in Comparative Example 1 was formed an amorphous oxide semiconductor film, respectively. 得られた非晶質酸化物半導体薄膜が多結晶であることはX線結晶構造解析により確認した。 It amorphous oxide semiconductor thin film obtained is polycrystalline was confirmed by X-ray crystal structure analysis.

これら非晶質酸化物半導体薄膜を、熱処理装置に電気炉を用い、酸素分圧を20000Pa、熱処理温度を約180℃及び熱処理時間を1時間とし、それぞれ結晶酸化物半導体薄膜を作製した。 These amorphous oxide semiconductor thin film, using an electric furnace into a heat treatment apparatus, 20000 Pa oxygen partial pressure, the heat treatment temperature of about 180 ° C. and the heat treatment time was 1 hour, respectively to prepare a crystalline oxide semiconductor film.
これら結晶酸化物半導体薄膜について、実施例1と同様にして電子キャリア濃度及び電子移動度を測定した。 These crystalline oxide semiconductor thin film was subject to electron carrier concentration and the electron mobility in the same manner as in Example 1. 結果を図6に示す。 The results are shown in Figure 6.

得られた図から、電子キャリア濃度が1×10 16 〜1×10 20 /cm の範囲において、電子キャリア濃度に対する電子移動度が対数的に比例して増加していないことが確認された。 From the resulting figure, an electron carrier concentration in the range of 1 × 10 16 ~1 × 10 20 / cm 3, an electron mobility for the electron carrier concentration that does not increase logarithmically proportional confirmed. 尚、比較例5で製造した結晶酸化物半導体薄膜について、A/Bを実施例1と同様にして測定したところ、いずれも0.1<A/B<1の関係を満たしていなかった。 Note that the crystalline oxide semiconductor thin film prepared in Comparative Example 5 was measured in the A / B in the same manner as in Example 1, none meet the 0.1 <A / B <1 relationship.

本発明の結晶酸化物半導体は、電子キャリア濃度が増加するに伴い電子移動度が増加するので、半導体特性を容易に設定することができる。 Crystal oxide semiconductor of the present invention, since the electron mobility with the electron carrier concentration increases increases, it is possible to set the semiconductor characteristics easily. 例えば、本発明の結晶酸化物半導体は、on−off比を大きくしやすく、さらにオフ電流が増加しにくい等のTFT特性を向上させることができる。 For example, the crystalline oxide semiconductor of the present invention is easy to increase the on-off ratio can be further off current to improve the TFT characteristics such as hardly increased.

本発明の結晶酸化物半導体は、液晶表示装置、EL表示装置等の種々の表示装置の透明電極として好適に使用できる。 Crystal oxide semiconductor of the present invention, a liquid crystal display device can be suitably used as a transparent electrode of various display devices such as EL display device.

本発明の薄膜トランジスタの一実施形態を示す概略断面図である。 It is a schematic sectional view showing an embodiment of a thin film transistor of the present invention. 実施例1及び2で作製した結晶酸化物半導体薄膜の動径分布関数を示す図である。 It is a diagram showing the radial distribution function of the crystalline oxide semiconductor thin film fabricated in Example 1 and 2. 実施例1、3、4及び5で作製した結晶酸化物半導体薄膜の動径分布関数を示す図である。 Is a diagram showing the radial distribution function of the crystalline oxide semiconductor thin film fabricated in Examples 1, 3, 4 and 5. 比較例1〜4で作製した結晶酸化物半導体薄膜の動径分布関数を示す図である。 Is a diagram showing the radial distribution function of the crystalline oxide semiconductor thin film prepared in Comparative Examples 1-4. 実施例6で作製した結晶酸化物半導体薄膜の電子キャリア濃度及び移動度の関係を示す図である。 Diagrams showing a manufacturing crystalline oxide the electron carrier concentration and mobility of the relationship of the semiconductor thin film in Example 6. 比較例5で作製した結晶酸化物半導体薄膜の電子キャリア濃度及び移動度の関係を示す図である。 Diagrams showing a manufacturing crystalline oxide the electron carrier concentration and mobility of the relationship of the semiconductor thin film in Comparative Example 5.

符号の説明 DESCRIPTION OF SYMBOLS

1 薄膜トランジスタ 10 ガラス基板 20 ゲート電極 30 ゲート絶縁膜 40 結晶酸化物半導体薄膜 50 ソース電極 52 ドレイン電極 First TFT 10 glass substrate 20 a gate electrode 30 a gate insulating film 40 crystalline oxide semiconductor thin film 50 source electrode 52 drain electrode

Claims (8)

  1. インジウム及び亜鉛元素(Zn)を含み、 Includes indium and zinc element a (Zn),
    X線吸収分光法により求められる動径分布関数(RDF)において、原子間距離が0.3nmから0.36nmの間のRDFの最大値をA、原子間距離が0.1nm〜0.2nmの間のRDFの最大値をBとした場合に、0.1<A/B<1の関係を満たし、 In radial distribution function obtained by X-ray absorption spectroscopy (RDF), the maximum value of RDF between interatomic distance of 0.36nm from 0.3 nm A, interatomic distance of 0.1nm~0.2nm in the case where the maximum value of RDF between is B, meets 0.1 <a / B <1 relationship,
    インジウム(In)及びZnの原子比が下記式を満たす、結晶酸化物半導体。 Atomic ratio of indium (In) and Zn satisfies the following formula, crystal oxide semiconductor.
    Zn/(Zn+In)=0.0001〜0.13 Zn / (Zn + In) = 0.0001~0.13
  2. X線電子分光測定(XPS)における酸素2p軌道に起因する価電子帯ピーク及び伝導電子に起因するピークの間にピーク成分を含まない請求項1に記載の結晶酸化物半導体。 Crystalline oxide semiconductor of claim 1 which does not include a peak component during peak due to the valence band peaks and conduction electrons due to oxygen 2p orbital of X-ray photoelectron spectroscopy (XPS).
  3. ビックスバイト型結晶構造を示す多結晶酸化物であり、及び、 A polycrystalline oxide having bixbite type crystal structure, and,
    電子キャリア濃度が1×10 18 cm −3未満である請求項1又は2に記載の結晶酸化物半導体。 Crystalline oxide semiconductor of claim 1 or 2 electron carrier concentration of less than 1 × 10 18 cm -3.
  4. 電子キャリア濃度の増加に伴い、電子キャリア濃度に対する電子移動度が対数的に比例して増加する範囲を有する請求項1〜3のいずれかに記載の結晶酸化物半導体。 With the increase of the electron carrier concentration, the crystalline oxide semiconductor according to claim 1 having a range of electron mobility with respect to the electron carrier concentration increases logarithmically proportional.
  5. イオン半径が0.7〜0.92Åである正三価以上の金属元素の含有量が4000ppm以下である請求項1〜 のいずれかに記載の結晶酸化物半導体。 Crystal oxide semiconductor according to any one ionic radius content of trivalent or more metal elements is 0.7~0.92Å of claims 1-4 or less 4000 ppm.
  6. インジウム及び亜鉛元素(Zn)を含み、 インジウム(In)及びZnの原子比[Zn/(Zn+In)]が0.0001〜0.13であるターゲットを用いて、系内の水分圧を10 −3 Pa以下として、100℃以下の基板上にスパッタリングして非晶質酸化物半導体を成膜する工程と、 Includes indium and zinc element (Zn), indium (In) and the atomic ratio of Zn [Zn / (Zn + In )] by using a target which is 0.0001 to 0.13, the water pressure in the system 10 -3 as Pa or less, a step of forming a sputtering an amorphous oxide semiconductor 100 ° C. or less on the substrate,
    前記非晶質酸化物半導体を系内の酸素分圧21000Pa以上、及び加熱温度250℃以上で0.1〜120分間加熱処理して結晶性酸化物半導体を製造する工程と、を含む、請求項1〜 のいずれかに記載の結晶酸化物半導体の製造方法。 Said oxygen partial pressure 21000Pa or more in an amorphous oxide semiconductor system, and 0.1 to 120 minutes at a heating temperature of 250 ° C. or higher heat treatment to and a step of producing a crystalline oxide semiconductor, claim crystal oxide semiconductor manufacturing method according to any one of 1 to 5.
  7. 請求項1〜 のいずれかに記載の結晶酸化物半導体を活性層に用いる薄膜トランジスタ。 A thin film transistor using a crystalline oxide semiconductor according to the active layer to one of claims 1 to 5.
  8. 非晶質酸化物半導体をソース電極、ドレイン電極及びゲート電極に用いる請求項に記載の薄膜トランジスタ。 The thin film transistor according to claim 7 using an amorphous oxide semiconductor in the source, drain, and gate electrodes.
JP2007156253A 2007-06-13 2007-06-13 Crystal oxide semiconductor, and a thin film transistor formed by using the same Active JP5242083B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007156253A JP5242083B2 (en) 2007-06-13 2007-06-13 Crystal oxide semiconductor, and a thin film transistor formed by using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007156253A JP5242083B2 (en) 2007-06-13 2007-06-13 Crystal oxide semiconductor, and a thin film transistor formed by using the same

Publications (2)

Publication Number Publication Date
JP2008311342A true JP2008311342A (en) 2008-12-25
JP5242083B2 true JP5242083B2 (en) 2013-07-24

Family

ID=40238714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007156253A Active JP5242083B2 (en) 2007-06-13 2007-06-13 Crystal oxide semiconductor, and a thin film transistor formed by using the same

Country Status (1)

Country Link
JP (1) JP5242083B2 (en)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5606682B2 (en) * 2009-01-29 2014-10-15 富士フイルム株式会社 TFT, a method of manufacturing a polycrystalline oxide semiconductor thin film, and a manufacturing method of a thin film transistor
KR101671210B1 (en) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR101810699B1 (en) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR20170049621A (en) * 2009-06-30 2017-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR20180071402A (en) * 2009-07-18 2018-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing semiconductor device
KR101809759B1 (en) 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor element and method for manufacturing the same
WO2011037213A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101745747B1 (en) * 2009-10-16 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Logic circuit and semiconductor device
KR101370301B1 (en) 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
RU2503085C1 (en) 2009-12-09 2013-12-27 Шарп Кабусики Кайся Semiconductor device and method of its manufacturing
KR101791713B1 (en) 2010-02-05 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Field effect transistor and semiconductor device
JP5776192B2 (en) 2010-02-16 2015-09-09 株式会社リコー Field effect transistor, a display device, image display device and system
KR101832119B1 (en) * 2010-02-19 2018-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2011108374A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5491258B2 (en) * 2010-04-02 2014-05-14 出光興産株式会社 The film formation method of oxide semiconductor
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012169344A (en) 2011-02-10 2012-09-06 Sony Corp Thin film transistor, display device and electronic equipment
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9039944B2 (en) 2011-07-06 2015-05-26 Idemitsu Kosan Co., Ltd. Sputtering target
JP6013685B2 (en) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 Semiconductor device
CN103843146B (en) * 2011-09-29 2016-03-16 株式会社半导体能源研究所 Semiconductor device
KR20140066222A (en) * 2011-09-29 2014-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
CN104025301B (en) 2011-10-14 2017-01-18 株式会社半导体能源研究所 The semiconductor device
KR20130046357A (en) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP6082562B2 (en) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 Semiconductor device
US8969130B2 (en) 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
US8957416B2 (en) 2012-03-23 2015-02-17 Sony Corporation Thin film transistor, manufacturing method of the same and electronic equipment
KR20140009023A (en) * 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9741864B2 (en) 2013-05-09 2017-08-22 National Institute For Materials Science Thin-film transistor and method for manufacturing same
WO2015136427A1 (en) * 2014-03-14 2015-09-17 株式会社半導体エネルギー研究所 Semiconductor device
JP2016115907A (en) * 2014-12-18 2016-06-23 三菱電機株式会社 Thin film transistor and manufacturing method thereof, array substrate and liquid crystal display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423896B2 (en) * 1999-03-25 2003-07-07 科学技術振興事業団 Semiconductor device
WO2002016679A1 (en) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Polycrystalline semiconductor material and method of manufacture thereof
JP2004273732A (en) * 2003-03-07 2004-09-30 Masashi Kawasaki Active matrix substrate and its producing process
JP2005150635A (en) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd Thin-film transistor
JP2005268724A (en) * 2004-03-22 2005-09-29 Sony Corp Electronic element and method for manufacturing same
JP5053537B2 (en) * 2004-11-10 2012-10-17 キヤノン株式会社 Semiconductor devices utilizing amorphous oxide
JP4981282B2 (en) * 2005-09-06 2012-07-18 キヤノン株式会社 A method of manufacturing a thin film transistor
JP4963021B2 (en) * 2005-09-06 2012-06-27 独立行政法人産業技術総合研究所 Semiconductor structure
WO2007040194A1 (en) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Tft substrate and method for manufacturing tft substrate
CN101309864B (en) * 2005-11-18 2012-06-27 出光兴产株式会社 Semiconductor thin film, method for producing same, and thin film transistor
JP5376750B2 (en) * 2005-11-18 2013-12-25 出光興産株式会社 Semiconductor thin film, and a manufacturing method thereof and a thin film transistor, active matrix drive display panel,

Also Published As

Publication number Publication date Type
JP2008311342A (en) 2008-12-25 application

Similar Documents

Publication Publication Date Title
Nayak et al. Spin-coated Ga-doped ZnO transparent conducting thin films for organic light-emitting diodes
US8748879B2 (en) Semiconductor device, thin film transistor and a method for producing the same
WO2009148154A1 (en) Sputtering target for oxide thin film and process for producing the sputtering target
US20080277663A1 (en) Thin film transistor and method of manufacturing the same
Das et al. Effect of Si doping on electrical and optical properties of ZnO thin films grown by sequential pulsed laser deposition
US20090269880A1 (en) Method for manufacturing thin film transistor
US20100140611A1 (en) Amorphous oxide and field effect transistor
WO2009081885A1 (en) Oxide semiconductor field effect transistor and method for manufacturing the same
US20100320459A1 (en) Thin film transistor and method of producing thin film transistor
WO2010070832A1 (en) Sintered complex oxide and sputtering target comprising same
Grover et al. Thin-film transistors with transparent amorphous zinc indium tin oxide channel layer
WO2010032422A1 (en) Oxide sintered body and sputtering target
US8333913B2 (en) Sputtering target, oxide semiconductor film and semiconductor device
WO2009128424A1 (en) Thin film transistor type substrate, thin film transistor type liquid crystal display device and method for manufacturing thin film transistor type substrate
JP2008053356A (en) Method for manufacturing thin film transistor using amorphous oxide semiconductor film
KR20070090182A (en) Amorphous oxide and field effect transistor
JP2010153802A (en) Semiconductor device and method of manufacturing the same
JP2007142195A (en) Semiconductor thin film, manufacturing method thereof, thin-film transistor, and active matrix drive display panel
US20090090914A1 (en) Semiconductor thin film, method for producing the same, and thin film transistor
JP2010177431A (en) Thin film transistor, method for manufacturing polycrystalline oxide semiconductor thin film, and method for manufacturing thin film transistor
WO2010047077A1 (en) Thin film transistor and method for manufacturing same
US8158974B2 (en) Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP2009275236A (en) Semiconductor of oxynitride
JP2010028021A (en) Thin film field-effect transistor
JP2010021333A (en) Metal oxide film and method of manufacturing the same, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130403

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150