KR101799799B1

KR101799799B1 - 결함 검사 방법 및 결함 검사 장치

Info

Publication number: KR101799799B1
Application number: KR1020157022681A
Authority: KR
Inventors: 유지 다카기; 미노루 하라다; 마사시 사카모토; 다케히로 히라이
Original assignee: 가부시키가이샤 히다치 하이테크놀로지즈
Priority date: 2013-03-29
Filing date: 2014-01-27
Publication date: 2017-11-21
Also published as: JP5978162B2; US20160019682A1; CN105026883B; TWI503538B; JP2014194376A; CN105026883A; WO2014156262A1; TW201437630A; KR20150110704A; US9922414B2

Abstract

결함의 화상 수집 시간을 단축하기 위하여, 결함 검사 장치에, 검출 완료의 반도체 웨이퍼의 결함 위치를 판독하는 판독부와, 판독된 결함 중 어느 하나의 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상부와, 판독된 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상부와, 제1 촬상부에 의해 촬상된 참조 화상과 제2 촬상부에 의해 촬상된 제1 결함 화상을 비교하여 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정부와, 특정 결함 위치에 의거하여 제1 배율보다 높은 제2 배율로 제2 결함 화상을 촬상하는 제3 촬상부를 구비하고, 판독한 결함을 중복 없이 일순하는 경로순으로 재배치하는 재배치부와, 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 제1 촬상부와 제2 촬상부에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성부를 구비시킨다.

Description

결함 검사 방법 및 결함 검사 장치{DEFECT INSPECTION METHOD AND DEFECT INSPECTION DEVICE}

본 발명은, 결함 검사 방법 및 결함 검사 장치에 관한 것이다.

시료를 관찰해서 이물·결함을 상세히 보는 방법으로서는, 예를 들면 특허문헌 1에 기재된 바와 같은 방법이 있다. 이것은, 미리 다른 검사 장치로부터 얻어진 검출 결함의 좌표 데이터를 기초로, 결함의 관찰상을 촬상(撮像)함에 있어서, 결함이 존재하는 칩 이외의 칩의 결함 위치에 대응하는 위치에서 낮은 배율로 참조 화상을 촬상한 후, 시료를 유지하는 스테이지를 이동시켜 결함을 낮은 배율로 결함 화상을 촬상하고, 상기한 참조 화상과 결함 화상을 비교하여 결함 화상 중의 결함 위치를 특정하여, 결함을 확대 촬상하는 것이다.

일본국 특허5018868호

반도체 웨이퍼 위의 결함의 화상 수집은, 검사 장치에서 검출된 모든 결함, 혹은 미리 정해진 수의 결함을 대상으로 단시간에 실행할 수 있는 것이 요망되고 있다.

특허문헌 1에는, 결함의 확대 화상을 촬상할 때 결함 화상의 비교 대상으로 되는 참조 화상을, 결함이 존재할 것으로 여겨진 칩(결함칩)과는 다른 칩(참조칩)에서 촬상하는 것이 개시되어 있으며, 구체적으로는 결함칩의 인접칩에서 참조 화상 촬상을 행하는, 혹은 관찰 대상의 결함에 대응하는 참조 화상을 결함 촬상 전에 하나의 참조칩에서 사전에 일괄 촬상하는 것이 개시되어 있다.

결함칩의 인접칩에서 참조 화상 촬상하는 방법에서는, 참조 화상 촬상 위치로부터 결함 화상 촬상 위치에의 이동에, 웨이퍼 내의 결함 위치에 상관없이 1칩분의 이동 거리가 필요해진다. 참조 화상과 결함 화상의 비교에 의한 결함 위치의 특정 방법은, 패턴 디자인에 주기성이 없는 로직 패턴에서는 필수의 방법이지만, 칩사이즈가 큰 것이 많은 로직 IC에서는, 상기한 1칩분의 이동 거리가 커져 이동 시간을 증대시키고 있었다. 또한, 관찰 장치가 주사형 전자 현미경(SEM : Scanning Electron Microscope)인 경우, 참조 화상의 촬상 위치가 하나 전의 결함 위치로부터 떨어져 있기 때문에, 참조 화상을 촬상하기 전에 SEM의 초점 맞춤을 행할 필요가 있어, 이를 위한 시간도 걸리고 있었다.

관찰 대상의 결함에 대응하는 참조 화상을 결함 촬상 전에 하나의 칩에서 사전에 일괄 촬상하는 방법에서는, 참조 화상의 촬상 위치는 서로 근접하기 때문에 이동 거리가 짧아진다. 그러나, 한편으로는 참조 화상의 촬상 위치와 결함 촬상의 위치가 크게 떨어지는 비율이 커진다. 이때, 참조 화상과 결함 화상의 비교 처리에서, 웨이퍼면 내의 프로세스 편차가 화상 위의 차이로서 현재화되어, 결함 위치의 특정을 잘못하게 할 가능성이 높아져, 적절한 결함 관찰 화상의 취득이 곤란해진다.

본 발명의 목적은, 종래기술의 문제점을 해결해서, 단시간에, 또한 안정하게 결함 관찰 화상을 수집할 수 있는 결함 관찰상 취득 방법 및 그 장치를 제공하는 것에 있다.

상기 목적을 달성하기 위하여, 본원은, 미리 검사 장치에서 검출된 반도체 웨이퍼의 복수의 결함의 위치를 판독하는 판독부와, 상기 판독부에 의해 판독된 당해 복수의 결함 중 어느 하나의 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상부와, 상기 판독부에 의해 판독된 당해 복수의 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상부와, 상기 제1 촬상부에 의해 촬상된 당해 참조 화상과 상기 제2 촬상부에 의해 촬상된 당해 제1 결함 화상을 비교하여 당해 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정부와, 상기 결함 위치 특정부에서 특정된 당해 결함 위치에 의거하여 당해 제1 배율보다 높은 제2 배율로 제2 결함 화상을 촬상하는 제3 촬상부를 구비하고, 상기 판독부에 의해 판독된 당해 복수의 결함을 중복 없이 일순(一巡)하는 경로순으로 재배치하는 재배치부와, 당해 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 상기 제1 촬상부와 상기 제2 촬상부에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성부를 갖는 구성으로 했다.

본 발명에 따르면, 결함 위치의 특정의 신뢰성을 향상시켜, 안정적으로 결함 관찰 화상의 취득을 행하는 것이 가능해지는 결함 검사 방법 및 결함 검사 장치를 제공하는 것이 가능해진다.

도 1은 본원의 실시예의 구성도.
도 2는 화상 처리부의 내부 구성도.
도 3은 웨이퍼 및 칩의 설명도.
도 4는 종래의 스테이지 이동 경로를 나타내는 도면.
도 5는 결함 관찰 장치에 있어서의 다이 비교에서의 촬상 수순의 플로차트.
도 6은 실시예 1의 스테이지 이동 경로를 나타내는 도면.
도 7은 실시예 1의 효과 시산(試算) 결과표.
도 8은 실시예 1의 스테이지 이동 경로 생성 수순의 플로차트.
도 9는 결함 촬상 위치와 참조 화상 촬상 위치가 근접했을 경우의 스테이지 이동 경로 생성 수순의 플로차트.
도 10은 SEM 초점 맞춤 실시 가부(可否) 제어 수순의 플로차트.
도 11은 생성한 스테이지 이동 경로의 표시 내용.
도 12는 생성한 스테이지 이동 경로의 표시 내용.
도 13은 파라미터 입력 및 스테이지 이동 경로 연산 결과의 표시 내용.
도 14는 실시예 2의 스테이지 이동 경로를 나타내는 도면.
도 15는 실시예 2의 스테이지 이동 경로 생성 수순의 플로차트.
도 16은 실시예 3의 스테이지 이동 경로를 나타내는 도면.
도 17은 실시예 3의 스테이지 이동 경로 생성 수순의 플로차트.

[실시예 1]

도 1에 본 발명에 따른 결함 관찰 장치의 전체 구성도를 나타낸다.

본 실시형태인 주사형 전자 현미경 장치(100)는, 웨이퍼(107)를 재치(載置)하는 스테이지(106), 전자총(102)으로부터 방출된 전자빔(101)을 제어하는 조사 광학계, 시료 위로부터 방출되는 2차 전자를 검출하는 검출기(108), 검출 신호의 신호 처리계로 구성된다. 조사 광학계는, 전자총(102), 및 전자빔(101)의 경로 위에 있는 콘덴서 렌즈(103), 편향 코일(104), 대물렌즈(105)에 의해 구성된다. 전자빔(101)은 이 광학계에 의해 웨이퍼(107) 위의 관찰 대상인 결함이 있는 소정의 영역에서 집광된다. 검출기(108)에 의해 검출된 2차 전자는 A/D 컨버터(109)에 의해 디지털 신호로 변환된다. 변환 후의 디지털 신호는 화상 처리부(110)에 보내지고, 화상 처리부(110)에서는 메모리 내에 저장된 디지털 신호를 필요에 따라서 취출하여 화상 처리를 행하고, 화상 내의 결함 위치의 검출 등을 행한다. 111은 스테이지 컨트롤러를, 112는 전자 광학계 제어부를, 113은 장치 전체 제어부이고, 114는 제어부에 접속되어 있는 제어 단말이다. 화상 처리부(110) 내지, 전체 제어부(113) 내지, 제어 단말(114)에는 기록 매체(도시하지 않음)가 접속 가능하게 되어 있으며, 화상 처리부(110)에서 실행되는 프로그램을 이 기록 매체로부터 읽어내어, 화상 처리부(110)에 로딩할 수 있는 구성으로 되어 있다.

도 2는 화상 처리부(110)의 구성도를 나타내고 있다. A/D 컨버터(109)에서 디지털 신호로 변환된 2차 전자 신호는, 데이터 입력 I/F(205)를 통하여 메모리(203)에 보내지고, 메모리(203) 내에서 화상 데이터로서 읽어내기 가능하게 기억된다. 화상 처리 프로그램은 화상 처리 제어부(201)에 의해 메모리(203) 혹은 상기 기억 매체로부터 읽어내어진다. 화상 처리 제어부(201)는 프로그램에 따라 연산부(202)를 제어하여, 메모리(203)에 기억되어 있는 화상 데이터 혹은 화상 데이터를 처리한 결과 얻어지는 중간 처리 데이터를 처리한다. 결함 관찰 화상은 입출력 I/F(200)를 통하여 전체 제어부(113)에 보내지고, 도 1에 나타내는 제어 단말에 필요에 따라서 화상의 표시를 행한다. 또한, 화상 처리부(110)에 대한 동작 명령은, 전체 제어부(113)로부터 입출력 I/F(200)를 통하여 화상 처리 제어부에 입력된다. 화상 처리부(110) 내에 데이터의 송수신은 버스(204)를 통하여 행해진다.

도 3, 도 4, 도 5를 이용하여 칩 비교에 의해 반도체 웨이퍼 위의 결함의 고배(高倍) 관찰 화상을 취득하는 종래의 방법을 설명한다. 도 3은 웨이퍼(300)를 나타내며, 웨이퍼 위에 301로 표시되는 칩은 격자 형상으로 제작되어 있다. 이 웨이퍼 위에는 2개의 좌표계가 있으며, 하나는 웨이퍼 위의 위치를 일의(一意)로 특정할 수 있는 웨이퍼 좌표계(X, Y), 다른 하나는 칩마다 정의되는 칩 좌표(x, y)이다. 서로 다른 칩의 동일 칩 좌표에는 동일한 회로 패턴이 존재한다. 도 4는 도 3의 임의의 일부를 확대한 도면이다. 도 4의 검은 동그라미는 검사 장치에서 검출된 결함 위치이며 결함 화상이 촬상되는 위치이다. 흰 동그라미는 결함 화상과 비교되는 참조 화상이 촬상되는 위치이다. 검은 동그라미에 부여되어 있는 번호 n-1, n, n+1은 결함 번호를 나타내고, 흰 동그라미에 부여되어 있는 번호는 결함 번호에 대응하여 취득되는 참조 화상의 촬상 위치를 나타내고 있다. 번호 n-1의 참조 화상의 촬상 위치는 도면에서 생략되어 있다. 종래에는 결함이 존재하는 칩에 인접하는 칩에서, 결함과 동일한 칩 좌표에서 참조 화상을 촬상한 후, 결함이 존재하는 칩으로 이동하여 결함의 관찰 화상을 취득하고 있었다.

도 5에 이 수순을 플로차트로 나타낸다. 우선, 관찰 대상인 웨이퍼를 도 1에 나타낸 주사형 전자 현미경 장치(100)의 스테이지(106)에 로드한다(S501). 다음으로 사전에 검사 장치에서 검출된 결함의 결함 좌표 데이터를 전체 제어부(113)의 외부 입출력 I/F(도시하지 않음)를 통하여 읽어들이고(S502), 그 중에서 관찰 대상으로 하는 N점의 결함에 대하여, 결함 좌표를 결함 관찰순으로 재배치하여 결함 번호 0, 1, …, N-1로 한다(S503). 재배치의 상세에 대해서는 도 8에서 후술한다. 다음으로 웨이퍼의 얼라인먼트를 행한다(S504). 이것은, 웨이퍼 위의 좌표로 기술되어 있는 결함 좌표의 위치에 의거하여 스테이지(106)를 이동시켰을 때, 목표인 결함 좌표의 위치가 시야의 중앙에 오도록 하기 위해, 웨이퍼 위의 좌표가 기지(旣知)인 웨이퍼 위의 위치 결정 마크(얼라인먼트 마크)를 이용해서, 웨이퍼 좌표와 스테이지 좌표를 관련짓는 것이다.

이후, 모든 결함에 대해서 차례로 S500으로 나타내는 일련의 수순을 반복하여 고배율의 결함 관찰상을 취득해 간다. 우선 n번째의 결함이 있는 칩의 인접칩에서, 칩 좌표가 n번째인 결함의 칩 좌표와 동일한 위치로 이동시킨다(S506). 이후, 관찰 결함에 대응하는 참조 화상을 촬상하는 칩을 참조칩, 관찰 대상으로 하는 결함이 존재하는 칩을 결함칩이라 부르는 것으로 한다. 단, 참조칩은 본 예와 같이 관찰 대상 결함이 있는 칩의 인접칩으로 한정되는 것은 아니다. 또한, 참조칩이 결함칩과 동일한지 다른지에 상관없이 참조 화상 촬상 위치와 결함 위치의 칩 좌표는 동일하다. 이동 후, SEM(Scanning Electron Microscope : 주사형 전자 현미경)의 초점 맞춤을 행하고(S507), 저배율(제1 배율)로 참조 화상을 촬상한다. 결함 검사 장치에서의 결함 검출 위치의 특성에 따른 오차나, 결함 검사 장치와 주사형 전자 현미경 장치(100)의 스테이지 좌표의 오차, 스테이지(106)의 제동 오차 등에 의해, 결함 좌표 위치에 결함이 있다고는 할 수 없다. 이 때문에, 이 오차들을 허용하는 시야로 정해지는 제1 배율로 결함 화상과 참조 화상을 촬상하여 화상 비교에 의해 결함 위치를 검출하고, 검출 위치에 있어서 제2 배율로 결함 관찰 화상을 얻는다. 제1 배율은 제2 배율에 비해서 낮은 배율로 되므로, S508에는 제1 배율을 저배율로 기재하고 있으며, 이후, 이 제1 배율을 저배율, 제2 배율을 고배율로 나타내는 것으로 한다. 따라서, 참조 화상과 결함 화상에 있어서의 저배율이란, 화상 비교가 가능한 정도가 동일한 배율(혹은 동일한 시야)을 가리키고 있다.

다음으로 n번째의 결함이 있는 결함칩으로 이동하여(S509), 저배율로 결함 화상을 촬상한다(S510). 촬상한 저배(低倍) 참조 화상과 저배 결함 화상을 화상 처리에 의해 비교하여 결함 화상 내의 결함 위치를 특정한다(S511). 특정한 결함 위치에서의 초점이 맞도록 SEM의 초점 맞춤을 행하고(S512), 특정한 결함 위치를 포함하는 영역을 고배율로 촬상한다(S513). S513에서는 결함의 관찰 화상을, S510에서 촬상한 결함 화상으로부터, 특정한 결함 위치를 포함하도록 화상을 트리밍하여 결함 관찰 화상을 얻어도 된다. 예를 들면 저배에 상당하는 참조 화상과 결함 화상은 관찰 화상보다 넓은 시야를 다(多)픽셀 화상으로 촬상하고, 결함 관찰 화상은 다픽셀로 촬상한 저배 상당의 결함 화상을 S511에서 특정한 결함 위치를 포함하도록 트리밍하여 얻으면 된다. 다음의 결함이 있는 경우는, 다음의 결함에 대응하는 참조칩으로 이동하여 이상을 반복한다. 모든 결함 관찰상의 취득을 종료했으면 웨이퍼를 스테이지(106)로부터 언로드한다.

도 6에 제1 실시예에 있어서의 결함 관찰 화상의 취득 경로를 나타낸다. 본 실시예는, 저배 참조 화상을 촬상할 칩, 즉 참조칩은, 하나 전의 결함 위치로부터 가장 가까운 참조 촬상 위치를 갖는 칩으로서 스테이지 이동 경로를 생성하는 것이다. 즉, 결함 번호 n에 대응하는 참조칩은, 결함 번호 n이 위치하는 결함칩에 인접하는 칩이 아니며, 결함 번호 n-1이 위치하는 칩과 그 칩에 인접하는 8칩에 있어서의 참조 화상 촬상 위치 중, 결함 번호 n-1의 위치에 가장 가까운 도 6에 나타내는 위치로 한다. 결함 번호 n+1에 대응하는 참조칩도 마찬가지의 방식으로 선택한다. 결함 번호 n+2에 대응하는 참조칩은, 결함 번호 n+1이 위치하는 칩과 그 칩에 인접하는 8칩에 있어서의 참조 화상 촬상 위치 중 결함 번호 n+1의 결함 위치에 가장 가까운 위치, 즉 결함 번호 n+1이 위치하는 결함칩으로 한다.

이렇게 했을 경우의 스테이지의 이동 거리에 대하여 도 4의 종래의 방법과 정성적(定性的)으로 비교한다. 도 4의 방법에서도, 도 6의 방법에서도, 결함간의 장거리의 이동과, 결함과 참조간의 단거리의 이동의 조합으로 이루어져 있다. 종래법에 있어서의 단거리의 이동, 즉 참조 화상 촬상 위치로부터 결함 화상 촬상 위치까지의 이동은 반드시 1칩분의 거리 이동할 필요가 생긴다. 도 4의 예에서는 칩의 x방향의 폭분이 이에 해당한다. 한편, 도 6의 방법에 있어서의 단거리의 이동, 즉 결함 화상 촬상 위치로부터 참조 화상 촬상 위치까지의 이동은, 장소에 따라서 다르지만, 반드시 1칩보다 짧은 거리의 이동으로 충분하여 단거리의 이동에 있어서는 이동 거리의 합계에 있어서 본 방법 쪽이 항상 유리하다. 장거리의 이동에 관해서는, 종래 수법도, 본 실시예도 결함 위치와 다음의 결함 위치의 최단 거리에 대하여, 참조 화상 촬상 위치는 우회하는 위치로 되므로, 케이스 바이 케이스이지만 장거리의 이동 거리의 합계는 정성적으로는 같은 정도이다.

도 7에 계산기 상에서 칩사이즈 5㎜로 하고, 300㎜ 웨이퍼 위에 150점의 결함을 랜덤하게 위치시키고, 최단 경로로 결함을 일순하는 경로를 생성하여, 참조 화상 촬상 위치를 도 4의 방법과 도 6의 방법으로 결정한 뒤, 결함으로부터 참조, 참조로부터 결함의 이동 거리의 합계와, 모든 이동 거리의 합계를 계산한 결과를 나타낸다. 도 4의 방법에 있어서의 단거리의 이동(참조→결함)의 합계가 1060.7㎜인데 반하여, 도 6의 단거리의 이동(결함→참조)의 합계는 210.3㎜이며 1/5의 단거리화가 도모되어 있다. 또한, 도 4의 방법에 있어서의 장거리의 이동(결함→참조)의 합계가 2372.4㎜인데 반하여, 도 6의 장거리의 이동(참조→결함)의 합계는 1814.0㎜이며, 이 케이스에 있어서는 장거리의 이동에 있어서도 단거리화가 도모되어 있다. 이동 거리의 합계로는, 도 4의 방법의 3433.0㎜에 대하여, 도 6의 방법에서는 2024.3㎜이며 41%의 스테이지 이동 거리 삭감을 도모할 수 있다. 장거리 이동에 있어서의 이동 거리 삭감의 효과를 제외해도, 단거리 이동에 있어서의 삭감 거리는 850.4㎜이며, 이것은 도 4의 방법의 합계 이동 거리 3433.0㎜의 24.7%에 해당한다. 스테이지 이동의 시간에 관해서는 스테이지의 하드웨어에 의존하는 제어 방법의 차이가 영향을 미치기 때문에 일률적으로는 말할 수 없지만, 10% 단위로의 합계 주행 거리의 저감은 스테이지 이동 시간의 합계 시간의 저감으로 이어지는 것은 자명하다.

도 8에 도 5의 500 부분의 스테이지 이동 위치의 생성 수순을 나타낸다. 우선, 검사 장치에서 검출된 결함의 결함 위치(n)를 정보로서 갖는 결함 좌표 데이터를 전체 제어부(113)의 외부 입출력 I/F(도시하지 않음)를 통하여 읽어들인다(S801). 이하, 결함 위치(n)란 결함 번호 n을 일의로 특정할 수 있는 위치 좌표를 나타내고, 결함(n)이란 결함 번호 n의 결함을 나타내는 것으로 한다. 마찬가지로 참조 위치(n)란 결함 번호 n에 대응하는 참조 화상 취득 위치를 일의로 특정할 수 있는 위치 좌표를 나타내는 것으로 한다. 읽어들인 결함 좌표 데이터로부터 관찰 대상으로 하는 N점의 결함에 대하여, 1결함을 1회 방문하는 조건 하에서 최소 거리로 순회하는 경로를 결정한다(S802). 이 경로의 결정은 순회 세일즈맨 문제라고 부르며, 라운드 로빈으로 탐색하는 것은 결함수의 증대와 함께 계산 곤란해지는 문제이지만, 최적해(最適解)를 주는 엄밀 해법의 분지(分枝) 한정법, 준최적해를 주는 방법의 하나로 이론 최소값의 1.5배 이내가 보증되어 있는 크리스토파이즈(christofides)의 방법 등 실용적인 해법이 알려져 있다. S802에서는 최초의 점을 입력 결함 번호의 0 내지 N-1 중의 하나의 n₀으로 하고, 경로 생성 후의 경로순의 결함 번호를 k로, k에 대응하는 입력 시의 결함 번호를 n(k)으로 나타내는 것으로 한다.

최초의 결함(k=0)의 참조 화상 촬상 위치인 스테이지 위치(0)로서, 결함(n(0))이 있는 칩의 인접칩의 참조 위치(n(0))를 설정한다(S803). 다음으로 결함 위치(n(0))를 스테이지 위치(1)로서 설정한다(S804). 이후, 경로 생성 후의 경로순의 결함 번호 k에 따라 S806 내지 S809를 반복한다. 우선, 결함(n(k-1))이 있는 칩과 인접칩의 참조 위치(n(k))이며, 결함 위치(n(k-1))로부터 최단의 거리에 있는 참조 위치(n(k))를 스테이지 위치(2k)로 설정한다(S806). 이렇게 저배 참조 화상을 촬상할 칩을 선택하고, 선택한 칩에서 저배 참조 화상을 촬상할 수 있도록 스테이지의 이동 위치, 즉 이동 경로를 생성해 간다. 다음으로 결함 위치(n(k))를 스테이지 위치(2k+1)로 설정한다(S807). 모든 결함을 처리했으면 종료하고, 아직 나머지가 있으면 S806 내지 S809를 반복한다. 도 8에서 나타낸 처리 플로 전부를 최단 경로 생성 처리(800)로 이후 부르는 것으로 한다.

이상의 연산은 도 1의 전체 제어부(113) 내의 연산 처리부(도시하지 않음)에서 행해지며, 결정한 스테이지 위치(q)(q=0, …,2N-1)는 전체 제어부(113) 내의 기억부(도시하지 않음)에 기록된다. 다음으로, 결함 관찰 동작 시에 스테이지 위치(q)를 기억부로부터 순차 읽어내어, 스테이지 컨트롤러(111)를 통해서 스테이지(106)를 스테이지 위치(q)로 순차 이동시켜, 결함(n(round(q/2)))의 저배 참조 화상 및 저배 결함 화상 및 고배 결함 화상을 취득해 간다. round(x)는 x의 소수점을 잘라 버린 정수를 나타내는 것으로 한다.

본원이 의도하는 바는, 결함 촬상 위치와 그 다음의 결함에 대응하는 저배 참조 화상 촬상 위치를 접근시켜, 저배 참조 화상의 촬상에 있어서 SEM의 포커스 맞춤을 불필요하게 하여 전체의 촬상 시간을 단축하는 것에 있다. 그러나, 결함 촬상 위치와 그 다음의 결함에 대응하는 저배 참조 화상 촬상 위치가 극단적으로 가까울 경우, 저배 참조 화상의 촬상에 있어서, 하나 전의 촬상에 있어서의 전자선 조사에 의한 대전의 영향에 의해, SEM 포커스의 재조정이 필요해진다. 이 때문에, 결함 촬상 위치와 그 다음의 결함에 대응하는 저배 참조 화상 촬상 위치의 거리를 일정 거리 이상으로 유지할 필요가 있다. 도 9에 이러한 조건을 만족시키는 스테이지 이동 경로의 생성 수순을 나타낸다.

우선 도 8에서 나타낸 최단 경로 생성을 행한다(S800). S901 내지 S906의 처리에 있어서, 모든 결함 촬상 위치와 그 다음의 결함에 대응하는 저배 참조 화상 촬상 위치의 거리를 미리 설정된 거리 d1과 비교한다(S901). S901에 있어서 스테이지 위치(2k-1)는 결함 화상 촬상 위치, 스테이지 위치(2k)는 저배 참조 화상 촬상 위치에 대응하며, ∥ ∥는 2점의 거리를 나타내는 것으로 한다. 이 2점의 거리가 d1 미만(혹은 이하)인 경우, 결함 번호를 N(m)으로 기록하고(S902), S800에서 생성한 스테이지 위치의 리스트로부터 이 2점을 삭제한다(S903). No Operation이 설정된 스테이지 위치(q)는, 전체 제어부(113) 내의 기억부(도시하지 않음)로부터 읽어내어졌을 때, 전체 제어부(113)는 스테이지 컨트롤러(111)에 대해서 이동 명령을 내지 않는다.

모든 결함의 처리 종료 후, 삭제 대상으로 된 결함수를 기억한다(S908). S909 내지 S912의 처리에 있어서, 삭제한 M개의 결함에 대응하는 참조 위치(N(m)), 결함 위치(N(m))를 스테이지 위치의 리스트에 추가한다. 참조 위치(N(m))는 거리 최단의 기준으로 새롭게 선택하여 고친다(S909). 이상의 처리를 실시함으로써, 모든 결함 촬상 위치와 그 다음의 결함에 대응하는 저배 참조 화상 촬상 위치의 거리를 d1 이상으로 유지할 수 있다.

결함 촬상의 위치는, 그 결함에 대응하는 저배 참조 화상 촬상 위치로부터 기본적으로는 떨어져 있으므로 SEM의 포커스 맞춤이 필요해지지만, 이 거리가 접근해 있는 경우는 SEM의 포커스 맞춤을 생략할 수 있다. 도 10은 모든 결함에 대하여 S1001 내지 S1012에서 나타내는 수순을 반복하여 고배율의 결함 관찰상을 취득해 가는 수순을 나타내며, 기능적으로는 도 5의 S500에 상당하는 부분에 이 포커스 제어 수순을 끼워넣은 것이다. 스테이지 위치( )의 표기는 도 8, 도 9와 공통의 것이다.

우선 스테이지 위치(2k), 즉 저배 참조 화상 촬상 위치로 이동한다(S1001). 첫회(k=0) 이외에는 1회 전의 촬상 위치인 결함 촬상 위치(2k-1)에 가까우므로 SEM 초점 맞춤을 행하지 않는다(S1002, S1003). 저배의 참조 화상을 촬상하고(S1004), 스테이지 위치(2k+1), 즉 결함 화상 촬상 위치로 이동한다(S1005). S1008에서 결함 화상의 촬상을 행하지만, 이때 스테이지 위치(2k+1)와 스테이지 위치(2k)의 거리가 미리 정해진 일정 거리 d2 미만(혹은 이하)이면 SEM 초점 맞춤을 행하지 않도록 한다(S1006, S1007). 또한, 스테이지 위치(2k+1)와 스테이지 위치(2k)의 거리가 미리 정해진 일정 거리 d3 미만(혹은 이하)이면 고배 결함 화상 촬상을 위한 SEM 초점 맞춤도 행하지 않도록 한다(S1009, S1010). 일반적으로 높은 배율의 화상을 취득할 때의 초점 심도(深度)는 얕으므로 d2와 d3은 다르게 해둔다. 계속해서, 저배 참조 화상과 저배 결함 화상의 화상 비교에 의해 결함 위치를 특정한다(S1011). 도 10에서는 S1009 내지 S1010과 S1011을 시리얼로 행하도록 적혀 있지만, 이 동작은 병렬화 가능하며 S1010의 동작 시간이 S1011의 처리 시간 이내인 한 S1010는 항상 실행해도 된다. 마지막으로 특정한 결함 위치를 포함하는 영역을 고배율로 촬상한다(S1012). S1006에 나타낸 조건이 연속해서 성립되었을 경우, 마지막으로 SEM 초점 맞춤을 행한 위치로부터 멀어져도 SEM 초점 맞춤이 행해지지 않는다. 이것을 방지하기 위하여, 미리 규정 횟수를 설정해 두고, SEM 초점 맞춤이 행해지지 않는 횟수가 이 규정 횟수에 도달한 경우는 S1006 후에 강제적으로 SEM 초점 맞춤을 행해도 된다.

도 11, 도 12는 생성한 스테이지 이동 경로의 표시예이다. 이 표시는 도 1의 제어 단말(114)의 디스플레이에 표시되는 것이다. 도 11, 도 12 모두 웨이퍼 외주와 칩에 의해 형성되는 격자가 그려져 있다. 도 11에서는 결함 화상 촬상 위치를 검은 동그라미, 참조 화상 촬상 위치를 흰 동그라미로 나타내고, 검은 동그라미, 흰 동그라미를 이음으로써 이동 경로를 나타내고 있다. 도 12에서는 결함 화상 촬상 위치가 있는 칩을 검게, 참조 화상 촬상 위치가 있는 칩을 희게 나타내고, 칩 내의 촬상 위치를 이음으로써 이동 경로를 나타내고 있다. 이 표시들은 이동 경로 생성 후의 확인을 위해, 혹은 결함 관찰 화상 수집 중에 현재 스테이지가 있는 위치를 알 수 있는 형태로 표시한다. 도 13은 이동 경로를 생성할 때의 파라미터 입력 화면이다. 도 9, 도 10에서 나타낸 거리에 대한 문턱값 d1, d2, d3을 입력할 수 있게 한다. 도 8, 도 9, 도 10에서는 설명을 생략했지만, 각 촬상점간의 거리와 함께 그 시간 간격도 경로 생성 상에서 중요하다. 즉, 어느 촬상점의 극히 근방에 과거의 촬상점이 있을 경우, 그 과거의 촬상으로부터 일정 시간 경과해 있으면 과거의 촬상에 의한 대전 등의 영향은 적지만, 극히 단시간의 과거이면 과거의 촬상의 영향이 커져 촬상의 순번을 재조정할 필요가 생긴다. 반대로, 어느 촬상점의 근방에 과거의 촬상점이 없을 경우, 과거의 촬상은 단시간의 과거에 행해져 있어도 영향은 적다. 이러한 관점에 의거하여, 촬상 간격에 대한 시간과 거리의 입력도 행할 수 있도록 해 두면, 예를 들면 임의의 촬상 상호간의 거리와 시간 간격을 변수로 하는 함수 평가값을 만족시키는 조건으로 이동 경로 생성하는, 혹은 임의의 촬상 상호간의 거리와 시간 간격의 곱이 미리 정해진 값 이상으로 되지 않도록 이동 경로를 생성하는, 혹은 임의의 촬상 상호간의 거리가 미리 정해진 거리 이상, 또한 임의의 촬상 상호간의 시간 간격이 미리 정해진 시간 간격 이상으로 되도록 이동 경로 생성하는 등을 생각할 수 있다.

이상의 입력값을 기초로 생성한 이동 거리와, 스테이지 제어 파라미터를 기초로 계산한 이동 시간의 시뮬레이션 결과를 표시함으로써, 이동 거리, 이동 시간을 확인할 수 있어 입력 파라미터의 조정이 가능해진다. 또한 도 13을 도 11 혹은 도 12와 아울러서 표시함으로써, 입력 파라미터를 변경하면서, 생성되는 경로의 상태와 이동 거리, 이동 시간을 확인할 수도 있다.

도 8 내지 도 13을 이용하여 기술한 결함 관찰 화상의 수집 수순을, 도 1에서 나타낸 결함 관찰 장치, 및 도 2에서 나타낸 화상 처리부 상에서 실시하는 방법에 대하여 이하에 기술한다. 도 1에 나타낸 측장(測長) 주사형 전자 현미경 장치(100)에 관찰 대상인 결함을 갖는 웨이퍼(107)를 로드하여 스테이지(106) 위에 재치한다. 아울러서 결함 좌표 데이터를 전체 제어부(113)에 접속되어 있는 외부 기억 매체(도시하지 않음), 또는 전체 제어부(113)에 접속되어 있는 로컬 에어리어 네트워크(도시하지 않음) 등으로부터 읽어들여 전체 제어부(113)의 기억부(도시하지 않음)에 기억시킨다. 전체 제어부(113)의 연산부(도시하지 않음)는, 기억된 결함 좌표 데이터를 읽어내고, 앞서 기술한 스테이지 이동 경로 생성 수순을 실행하는 컴퓨터용의 프로그램이 처리하여, 스테이지 이동 위치인 경로 정보가 전체 제어부(113)의 기억부(도시하지 않음)에 기억된다. 프로그램도 결함 좌표 데이터와 마찬가지로 해서 외부로부터 입력되어 전체 제어부(113)의 기억부(도시하지 않음)에 기억되고, 다음 회 이후는 프로그램을 기억부로부터 읽어내어 실행한다.

웨이퍼를 재치하여 웨이퍼의 얼라인먼트를 실행한 후, 전체 제어부(113)의 기억부에 기억된 스테이지 이동 위치를 순차 읽어내어 이하를 실행한다. 우선, 읽어낸 스테이지 이동 위치에 의거하여, 전체 제어부(113)로부터 스테이지 컨트롤러(111)를 통해서 스테이지(106)를 제어하여, 웨이퍼 위의 참조 패턴에 대응하는 촬상 대상 개소가 전자 광학계의 시야에 들어가도록 스테이지(106)를 움직인다. 다음으로 전자 광학계 제어부(112)에 의해 필요에 따라서 대물렌즈(105)를 제어하여 초점 맞춤을 실행한 후, 편향 코일(104)을 제어하여 전자빔(101)에 의해 패턴을 주사한다. 촬상 대상 영역으로부터 얻어진 2차 전자를 A/D 컨버터(109)에 의해 디지털 신호 변환하고, 화상 처리부(110) 내의 데이터 입력 I/F(205)을 통하여 메모리(203)에 디지털 화상으로서 참조 화상을 기억한다. 계속해서, 전체 제어부(113)의 기억부에 기억된 다음의 스테이지 이동 위치를 읽어내어, 전체 제어부(113)로부터 스테이지 컨트롤러(111)를 통해서 스테이지(106)를 제어하여, 웨이퍼 위의 결함 패턴에 대응하는 촬상 대상 개소가 전자 광학계의 시야에 들어가도록 스테이지(106)를 움직인다. 이후, 참조 화상과 마찬가지로 해서 결함 화상을 촬상하고, 그 디지털 화상을 메모리(203)에 기억한다.

화상 처리 제어부(201)에 의해, 메모리(203)에 기억된 저배 참조 화상과 저배 결함 화상의 화상 비교 처리를 연산부(202)에 의해 실행하여, 결함 부위의 위치를 검출한다. 검출 위치 정보를 화상 처리부(110)로부터 전체 제어부(113)에 출력하고, 전체 제어부(113)는 수신한 검출 위치 정보를 전자 광학계 제어부(112)에 넘긴다. 전자 광학계 제어부(112)는 수신한 검출 위치 정보를 전자 광학계의 제어 정보로 변환하고, 이것을 기초로 결함을 전자 광학계의 시야 중심에서 포착하도록 편향 코일(104)을 제어한다. 또한, 원하는 관찰 배율이 얻어지도록 전자 광학계 제어부(112)는 콘덴서 렌즈(103), 대물렌즈(105)를 제어하고, 필요에 따라서 대물렌즈(105)를 제어하여 초점 맞춤을 실행한 후, 편향 코일(104)을 제어하여 전자빔(101)에 의해 결함 영역을 주사한다. 촬상 대상 영역으로부터 얻어진 2차 전자를 A/D 컨버터(109)에 의해 디지털 신호 변환하고, 화상 처리부(110) 내의 데이터 입력 I/F(205)를 통하여 메모리(203)에 디지털 화상으로서 고배 결함 화상을 기억한다.

전체 제어부는, 입출력 I/F(200)를 통하여 메모리(203)에 기억된 결함 관찰 화상인 고배 결함 화상을 읽어내어, 제어 단말(114)의 디스플레이에 표시하거나, 결함 관찰 화상을 전체 제어부(113)에 접속되어 있는 외부 기억 매체(도시하지 않음)에 출력하거나, 혹은 전체 제어부(113)에 접속되어 있는 로컬 에어리어 네트워크(도시하지 않음)를 통하여 상위의 서버(도시하지 않음)에 전송하거나 한다.

도 11, 도 12에 나타낸 스테이지 이동 경로의 표시를 제어 단말(114)에 표시해도 된다. 결함 화상 수집 중이면, 현재의 스테이지의 위치를 경로 위에 나타냄으로써, 위치와 함께 처리의 진보 상태를 확인할 수 있다.

또한, 결함 좌표 데이터를 전체 제어부(113)에 읽어들여 기억하면 스테이지 이동 경로 생성을 실행할 수 있으므로, 경로 생성을 위한 파라미터 입력을 위한 표시 화면인 도 13을 이용하여, 각종 파라미터에 의해 스테이지 이동 거리나 이동 시간을 계산시켜 원하는 파라미터를 얻음과 함께, 전체 제어부(113)의 기억부에 기억시킴으로써 다음 회 이후 재이용이 가능해진다. 또한 전술과 같이, 도 11 혹은 도 12를 도 13과 아울러서 표시함으로써, 입력 파라미터를 변경하면서, 생성되는 경로의 상태와 이동 거리, 이동 시간을 동시에 확인할 수 있다.

이상에 의해, SEM 초점 맞춤 횟수를 줄이는 것을 목적으로 하여 단거리화를 도모한 스테이지 이동 경로에 의해, 웨이퍼 위 결함의 결함 관찰 화상의 수집을 단시간에 실행하는 것이 가능해진다.

[실시예 2]

본 발명의 제2 실시예를 도 14와 도 15를 이용하여 설명한다.

도 14에 제2 실시예에 있어서의 결함 관찰 화상의 취득 경로를 나타낸다. 본 실시예는, 저배 참조 화상을 촬상할 칩, 즉 참조칩으로서 하나 전의 결함이 존재하는 칩을 선택하여 스테이지 이동 경로를 생성하는 것이다. 즉, 결함 번호 n에 대응하는 참조칩은, 도 14에 나타내는 바와 같이 결함 번호 n-1이 위치하는 칩의 참조 화상 촬상 위치로 한다. 결함 번호 n+1에 대응하는 참조칩도 마찬가지의 방식으로 선택하며 이후 동일하다.

이렇게 했을 경우의 스테이지의 이동 거리에 대하여, 도 4의 종래의 방법과 정성적으로 비교한다. 도 4의 방법에서도, 도 14의 방법에서도, 결함간의 장거리의 이동과, 결함과 참조간의 단거리의 이동의 조합으로 이루어져 있다. 종래법에 있어서의 단거리의 이동, 즉 참조 화상 촬상 위치로부터 결함 화상 촬상 위치까지의 이동은 반드시 1칩분의 거리 이동할 필요가 생긴다. 도 4의 예에서는 칩의 x방향의 폭분이 이에 해당한다. 한편, 도 14에 나타내는 방법에 있어서의 단거리의 이동, 즉 결함 화상 촬상 위치로부터 참조 화상 촬상 위치까지의 이동은, 장소에 따라서 그 거리는 다르지만, 반드시 1칩보다 짧은 거리의 이동으로 충분하여 단거리의 이동에 있어서는 이동 거리의 합계에 있어서 본 방법 쪽이 항상 유리하다. 장거리의 이동에 관해서는 케이스 바이 케이스이지만 정성적으로는 같은 정도이다.

도 15에 도 5의 500 부분의 스테이지 이동 위치의 생성 수순을 나타낸다. 우선, 검사 장치에서 검출된 결함의 결함 위치(n)를 정보로서 갖는 결함 좌표 데이터를 전체 제어부(113)의 외부 입출력 I/F(도시하지 않음)를 통하여 읽어들인다(S1500). 읽어들인 결함 좌표 데이터로부터 관찰 대상으로 하는 N점의 결함에 대하여, 1결함을 1회 방문하는 조건 하에서 최소 거리로 순회하는 경로를 결정한다(S1501).

최초의 결함(k=0)의 참조 화상 촬상 위치를 스테이지 위치(0)로서, 결함(n(0))이 있는 칩의 인접칩의 참조 위치(n(0))를 설정한다(S1502). 다음으로 결함 위치(n(0))를 스테이지 위치(1)로서 설정한다(S1503). 이후, 경로 생성 후의 경로순의 결함 번호 k에 따라 S1505 내지 S1508을 반복한다. 우선, 결함(n(k-1))이 있는 칩에 있어서의 참조 위치(n(k))를 스테이지 위치(2k)로서 선택하고(S1505), 선택한 칩에서 저배 참조 화상을 촬상할 수 있도록 스테이지의 이동 경로를 생성한다. 다음으로 결함 위치(n(k))를 스테이지 위치(2k+1)로 설정한다(S1506). 모든 결함을 처리했으면 종료하고, 아직 나머지가 있으면 S1505 내지 S1508을 반복한다.

도 9에서 나타낸 수순을 실시예 2에 적용하기 위해서는, 도 15의 처리 전체를 도 9의 S800으로 나타내는 스텝에서 실행하면 된다. 도 10에서 나타낸 수순은 실시예 2에 그대로 적용할 수 있다. 또한 도 11, 도 12, 도 13에 나타낸 표시는 실시예 3에서도 공통으로 사용할 수 있다. 실시예 1에 있어서 도 1과 도 2를 이용하여 개시한 장치 동작에 대해서도 실시예 1과 실시예 2에서 다른 부분은 없으며, 실시예 2의 수순은 도 1과 도 2에서 나타낸 장치에 의해 실시 가능하다.

실시예 2에서는, 실시예 1에서 기술한 효과와 함께, 참조 화상 촬상 위치의 선택의 범위가 하나의 칩으로 한정되므로, 경로 생성 시, 저배 참조 화상 촬상칩의 선택에 복수의 칩 좌표를 처리할 필요가 없어져 연산량을 저감할 수 있는다는 효과가 있다.

[실시예 3]

본 발명의 제3 실시예를 도 16과 도 17을 이용하여 설명한다.

제3 실시예에 있어서의 결함 관찰 화상의 취득 경로는, 저배 참조 화상을 촬상할 칩, 즉 참조칩으로서 하나 전의 결함칩과, 다음의 결함칩의 사이에 존재하는 칩을 선택하여 생성되는 것이다. 결함(n)에 대응하는 참조칩은, 도 16에 나타내는 바와 같이 결함(n-1)이 위치하는 칩과 결함(n)이 위치하는 칩 사이에 있는 칩이다. 도 16에서는 일례로서, 참조 위치(n)는, 결함(n)이 있는 결함칩과, 그 인접칩 위에 있으며, 또한 결함 위치(n-1)와 참조 위치(n)의 거리와, 참조 위치(n)와 결함 위치(n)의 거리의 합이 최소로 되는 참조 위치를 선택하고 있다. 결함 번호 n+1에 대응하는 참조칩도 마찬가지의 방식으로 선택하며 이후 동일하다.

이렇게 했을 경우의 스테이지의 이동 거리에 대하여 도 4의 종래의 방법과 정성적으로 비교한다. 도 4의 방법에서는, 결함으로부터 다음의 결함의 촬상까지의 이동 거리는, 결함점으로부터 출발하여 1칩분 떨어진 참조 화상 촬상 위치를 경유하여 다음의 결함점까지이며, 결함점으로부터 다음의 결함점을 1변으로 했을 때의, 참조 위치를 정점으로 하는 삼각형의 다른 2변의 합계 거리로 된다. 도 16에 나타내는 방법은, 이 결함점으로부터 다음의 결함점을 1변으로 하는 거리에 극히 가까운 거리를 주는 참조 위치를 선택하고 있어, 거리에 있어서 도 4의 방법을 상회하지 않는다.

도 17에 도 5의 500 부분의 스테이지 이동 위치의 생성 수순을 나타낸다. 우선, 검사 장치에서 검출된 결함의 결함 위치(n)를 정보로서 갖는 결함 좌표 데이터를 전체 제어부(113)의 외부 입출력 I/F(도시하지 않음)를 통하여 읽어들인다(S1700). 읽어들인 결함 좌표 데이터로부터 관찰 대상으로 하는 N점의 결함에 대하여, 1결함을 1회 방문하는 조건 하에서 최소 거리로 순회하는 경로를 결정한다(S1701).

최초의 결함(k=0)의 참조 화상 촬상 위치를 스테이지 위치(0)로서, 결함(n(0))이 있는 칩의 인접칩의 참조 위치(n(0))를 설정한다(S1702). 다음으로 결함 위치(n(0))를 스테이지 위치(1)로서 설정한다(S1703). 이후, 경로 생성 후의 경로순의 결함 번호 k에 따라 S1705 내지 S1708을 반복한다. 우선, 결함 위치(n(k-1))와 참조 위치(n(k))의 거리와, 참조 위치(n(k))와 결함 위치(n(k))의 거리의 합이 최단으로 되는 참조 위치(n(k))를 스테이지 위치(2k)로서 선택하고(S1705), 선택한 참조 위치(n(k))에서 저배 참조 화상을 촬상할 수 있도록 스테이지의 이동 경로를 생성한다. 다음으로 결함 위치(n(k))를 스테이지 위치(2k+1)로 설정한다(S1706). 모든 결함을 처리했으면 종료하고, 아직 나머지가 있으면 S1705 내지 S1708을 반복한다.

도 9에서 나타낸 수순을 실시예 3에 적용하기 위해서는, 도 17의 처리 전체를 도 9의 S800으로 나타내는 스텝에서 실행하면 된다. 도 10에서 나타낸 수순은 실시예 3에 그대로 적용할 수 있다. 또한 도 11, 도 12, 도 13에 나타낸 표시는 실시예 3에서도 공통으로 사용할 수 있다. 실시예 1에 있어서 도 1과 도 2를 이용하여 개시한 장치 동작에 대해서도 실시예 1과 실시예 3에서 다른 부분은 없으며, 실시예 3의 수순은 도 1과 도 2에서 나타낸 장치에 의해 실시 가능하다.

실시예 3에서는, 실시예 1에서 기술한 효과와 함께, 참조 화상 촬상 위치도 결함 화상 촬상 위치와 다음의 결함 화상 촬상 위치를 잇는 선분에 가까워지므로, 합계의 이동 거리를 최단화할 수 있어 웨이퍼 위 결함의 결함 관찰 화상의 수집을 단시간에 실행하는 것이 가능해진다. 또한, 참조 화상의 촬상 위치가 실시예 1에 비교하면 결함 화상 촬상 위치에 가까워지므로, 웨이퍼 위의 프로세스 편차에 의한 화상 변화가 생기기 어려워져, 결함 화상과 참조 화상의 비교를 안정적으로 행할 수 있는 결과, 결함 관찰상 촬상의 성공률을 향상시킬 수도 있다.

이상의 실시예에서 설명한 본원 발명에 의해, SEM을 이용한 반도체 웨이퍼 위의 결함의 관찰 화상의 수집을, 참조칩에서 촬상한 참조 화상과 결함칩에서 촬상한 결함 화상을 비교하는 방법을 이용하여 행할 때, 스테이지의 합계 이동 거리를 줄일 수 있으며, 또한 참조 화상의 촬상 위치는 참조 화상 촬상의 하나 전에 촬상한 결함 위치의 근방이기 때문에, SEM의 초점 맞춤이 불필요해지므로 화상 수집 시간의 저감이 가능해진다. 또한, 모든 결함 위치를 일순하는 경로를 최단, 혹은 준최단으로 생성하므로, 참조 촬상 위치로부터 결함 촬상 위치까지의 거리도 짧아지는 경향이 있으며, 화상 비교를 위한 페어로 되는 참조칩과 결함칩의 거리가 일정 거리 이내이면, 결함 화상 촬상을 위한 SEM의 초점 맞춤도 불필요해져, 참조 화상과 결함 화상의 비교 처리에 있어서도 웨이퍼면 내의 프로세스 편차의 영향이 적어지므로, 결함 위치의 특정의 신뢰성을 향상시켜 안정적으로 결함 관찰 화상의 취득을 행하는 것이 가능해진다.

100 : 주사형 전자 현미경 장치 101 : 전자빔
102 : 전자총 103 : 콘덴서 렌즈
104 : 편향 코일 105 : 대물렌즈
106 : 스테이지 107 : 웨이퍼
108 : 검출기 109 : A/D 컨버터
110 : 화상 처리부 111 : 스테이지 컨트롤러
112 : 전자 광학계 제어부 113 : 전체 제어부
114 : 제어 단말 200 : 입출력 I/F
201 : 화상 처리 제어부 202 : 연산부
203 : 메모리 204 : 버스
205 : 데이터 입력I/F

Claims

미리 검사 장치에서 검출된 반도체 웨이퍼의 복수의 결함의 위치를 판독하는 판독 공정과,
상기 판독 공정에 의해 판독된 결함의 관찰상의 촬상에 있어서 당해 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상 공정과,
당해 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상 공정과,
상기 제1 촬상 공정에 의해 촬상된 당해 참조 화상과 상기 제2 촬상 공정에 의해 촬상된 당해 제1 결함 화상을 비교하여 당해 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정 공정과,
상기 결함 위치 특정 공정에서 특정된 당해 결함 위치에 의거하여 당해 제1 배율보다 높은 제2 배율로 제2 결함 화상을 당해 결함의 당해 관찰 화상으로서 촬상하는 제3 촬상 공정을 구비하고,
상기 판독 공정에 의해 판독된 당해 복수의 결함을 중복 없이 일순(一巡)하는 경로순으로 재배치하는 재배치 공정과,
당해 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 상기 제1 촬상 공정과 상기 제2 촬상 공정에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성 공정을 갖고,
상기 참조 화상의 촬상을 행할 칩을, 상기 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩과, 그 인접칩 중에서 선택하는 것을 특징으로 하는 결함 검사 방법.
삭제
제1항에 있어서,
상기 참조 화상의 촬상을 행할 칩을, 상기 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩과, 그 인접칩 중에서, 또한 상기 참조 화상의 촬상 위치와 상기 참조 화상의 촬상의 하나 전에 촬상한 결함 위치의 거리가 최단거리로 되는 칩을 선택하는 것을 특징으로 하는 결함 검사 방법.
제1항에 있어서,
상기 참조 화상의 촬상을 행할 칩을, 상기 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩과, 그 인접칩 중에서, 또한 상기 참조 화상의 촬상 위치와 상기 참조 화상의 촬상의 하나 전에 촬상한 결함 위치의 거리가, 미리 정해진 거리 이상의 거리에서 최단으로 되는 칩을 선택하는 것을 특징으로 하는 결함 검사 방법.
미리 검사 장치에서 검출된 반도체 웨이퍼의 복수의 결함의 위치를 판독하는 판독 공정과,
상기 판독 공정에 의해 판독된 결함의 관찰상의 촬상에 있어서 당해 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상 공정과,
당해 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상 공정과,
상기 제1 촬상 공정에 의해 촬상된 당해 참조 화상과 상기 제2 촬상 공정에 의해 촬상된 당해 제1 결함 화상을 비교하여 당해 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정 공정과,
상기 결함 위치 특정 공정에서 특정된 당해 결함 위치에 의거하여 당해 제1 배율보다 높은 제2 배율로 제2 결함 화상을 당해 결함의 당해 관찰 화상으로서 촬상하는 제3 촬상 공정을 구비하고,
상기 판독 공정에 의해 판독된 당해 복수의 결함을 중복 없이 일순(一巡)하는 경로순으로 재배치하는 재배치 공정과,
당해 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 상기 제1 촬상 공정과 상기 제2 촬상 공정에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성 공정을 갖고,
상기 참조 화상의 촬상을 행할 칩을, 상기 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩으로 하는 것을 특징으로 하는 결함 검사 방법.
제5항에 있어서,
상기 참조 화상의 촬상 위치와 상기 참조 화상의 촬상의 하나 전에 촬상한 결함 위치의 거리가, 미리 정해진 거리 미만 혹은 이하인 경우, 상기 참조 화상의 촬상을 행할 칩을 상기 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩에 인접하는 칩에서 선택하는 것을 특징으로 하는 결함 검사 방법.
미리 검사 장치에서 검출된 반도체 웨이퍼의 복수의 결함의 위치를 판독하는 판독 공정과,
상기 판독 공정에 의해 판독된 결함의 관찰상의 촬상에 있어서 당해 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상 공정과,
당해 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상 공정과,
상기 제1 촬상 공정에 의해 촬상된 당해 참조 화상과 상기 제2 촬상 공정에 의해 촬상된 당해 제1 결함 화상을 비교하여 당해 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정 공정과,
상기 결함 위치 특정 공정에서 특정된 당해 결함 위치에 의거하여 당해 제1 배율보다 높은 제2 배율로 제2 결함 화상을 당해 결함의 당해 관찰 화상으로서 촬상하는 제3 촬상 공정을 구비하고,
상기 판독 공정에 의해 판독된 당해 복수의 결함을 중복 없이 일순(一巡)하는 경로순으로 재배치하는 재배치 공정과,
당해 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 상기 제1 촬상 공정과 상기 제2 촬상 공정에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성 공정을 갖고,
상기 참조 화상의 촬상 위치가 있는 칩은, 상기 참조 화상의 촬상의 하나 전에 촬상한 결함 위치와 상기 참조 화상의 촬상 위치의 거리와, 상기 참조 화상의 촬상 위치와 상기 참조 화상의 촬상의 하나 뒤에 촬상하는 결함 위치의 거리의 합이 최소로 되는 칩으로 하는 것을 특징으로 하는 결함 검사 방법.
제7항에 있어서,
상기 참조 화상의 촬상 위치가 있는 칩은, 상기 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩과, 그 인접칩 중에서 선택하는 것을 특징으로 하는 결함 검사 방법.
제8항에 있어서,
상기 참조 화상의 촬상 위치와 상기 참조 화상의 촬상의 하나 전에 촬상한 결함 위치의 거리가, 미리 정해진 거리 미만 혹은 이하인 경우, 상기 참조 화상의 촬상을 행할 칩을 상기 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩에 인접하는 칩에서 선택하는 것을 특징으로 하는 결함 검사 방법.
미리 검사 장치에서 검출된 반도체 웨이퍼의 복수의 결함의 위치를 판독하는 판독 공정과,
상기 판독 공정에 의해 판독된 결함의 관찰상의 촬상에 있어서 당해 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상 공정과,
당해 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상 공정과,
상기 제1 촬상 공정에 의해 촬상된 당해 참조 화상과 상기 제2 촬상 공정에 의해 촬상된 당해 제1 결함 화상을 비교하여 당해 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정 공정과,
상기 결함 위치 특정 공정에서 특정된 당해 결함 위치에 의거하여 당해 제1 배율보다 높은 제2 배율로 제2 결함 화상을 당해 결함의 당해 관찰 화상으로서 촬상하는 제3 촬상 공정을 구비하고,
상기 판독 공정에 의해 판독된 당해 복수의 결함을 중복 없이 일순(一巡)하는 경로순으로 재배치하는 재배치 공정과,
당해 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 상기 제1 촬상 공정과 상기 제2 촬상 공정에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성 공정을 갖고,
상기 스테이지 이동 경로 생성 공정에서는, 상기 제1 촬상 공정에서 당해 참조 화상의 촬상을 행할 칩을, 당해 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩과 당해 인접칩에서 선택하는 것을 특징으로 하는 결함 검사 방법.
제10항에 있어서,
상기 참조 화상의 촬상을 행할 칩을, 상기 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩과, 그 인접칩 중에서, 또한 상기 참조 화상의 촬상 위치와 상기 참조 화상의 촬상의 하나 전에 촬상한 결함 위치의 거리가 최단거리로 되는 칩을 선택하는 것을 특징으로 하는 결함 검사 방법.
제10항에 있어서,
상기 참조 화상의 촬상을 행할 칩을, 상기 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩과, 그 인접칩 중에서, 또한 상기 참조 화상의 촬상 위치와 상기 참조 화상의 촬상의 하나 전에 촬상한 결함 위치의 거리가, 미리 정해진 거리 이상의 거리에서 최단으로 되는 칩을 선택하는 것을 특징으로 하는 결함 검사 방법.
미리 검사 장치에서 검출된 반도체 웨이퍼의 복수의 결함의 위치를 판독하는 판독 공정과,
상기 판독 공정에 의해 판독된 결함의 관찰상의 촬상에 있어서 당해 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상 공정과,
당해 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상 공정과,
상기 제1 촬상 공정에 의해 촬상된 당해 참조 화상과 상기 제2 촬상 공정에 의해 촬상된 당해 제1 결함 화상을 비교하여 당해 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정 공정과,
상기 결함 위치 특정 공정에서 특정된 당해 결함 위치에 의거하여 당해 제1 배율보다 높은 제2 배율로 제2 결함 화상을 당해 결함의 당해 관찰 화상으로서 촬상하는 제3 촬상 공정을 구비하고,
상기 판독 공정에 의해 판독된 당해 복수의 결함을 중복 없이 일순(一巡)하는 경로순으로 재배치하는 재배치 공정과,
당해 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 상기 제1 촬상 공정과 상기 제2 촬상 공정에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성 공정을 갖고,
상기 스테이지 이동 경로 생성 공정에서는, 상기 제1 촬상 공정에서 당해 참조 화상의 촬상을 행할 칩을, 당해 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩으로 하는 것을 특징으로 하는 결함 검사 방법.
제13항에 있어서,
상기 참조 화상의 촬상 위치와 상기 참조 화상의 촬상의 하나 전에 촬상한 결함 위치의 거리가, 미리 정해진 거리 미만 혹은 이하인 경우, 상기 참조 화상의 촬상을 행할 칩을 상기 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩에 인접하는 칩에서 선택하는 것을 특징으로 하는 결함 검사 방법.
미리 검사 장치에서 검출된 반도체 웨이퍼의 복수의 결함의 위치를 판독하는 판독 공정과,
상기 판독 공정에 의해 판독된 결함의 관찰상의 촬상에 있어서 당해 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상 공정과,
당해 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상 공정과,
상기 제1 촬상 공정에 의해 촬상된 당해 참조 화상과 상기 제2 촬상 공정에 의해 촬상된 당해 제1 결함 화상을 비교하여 당해 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정 공정과,
상기 결함 위치 특정 공정에서 특정된 당해 결함 위치에 의거하여 당해 제1 배율보다 높은 제2 배율로 제2 결함 화상을 당해 결함의 당해 관찰 화상으로서 촬상하는 제3 촬상 공정을 구비하고,
상기 판독 공정에 의해 판독된 당해 복수의 결함을 중복 없이 일순(一巡)하는 경로순으로 재배치하는 재배치 공정과,
당해 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 상기 제1 촬상 공정과 상기 제2 촬상 공정에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성 공정을 갖고,
상기 스테이지 이동 경로 생성 공정에서는, 촬상 장치에 있어서 당해 참조 화상의 촬상 위치가 있는 칩은, 당해 참조 화상의 촬상의 하나 전에 촬상한 결함 위치와 당해 참조 화상의 촬상 위치의 거리와, 당해 참조 화상의 촬상 위치와 당해 참조 화상의 촬상의 하나 뒤에 촬상하는 결함 위치의 거리의 합이 최소로 되는 칩으로 하는 것을 특징으로 하는 결함 검사 방법.
제15항에 있어서,
상기 참조 화상의 촬상 위치가 있는 칩은, 상기 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩과, 그 인접칩 중에서 선택하는 것을 특징으로 하는 결함 검사 방법.
제16항에 있어서,
상기 참조 화상의 촬상 위치와 상기 참조 화상의 촬상의 하나 전에 촬상한 결함 위치의 거리가, 미리 정해진 거리 미만 혹은 이하인 경우, 상기 참조 화상의 촬상을 행할 칩을 상기 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩에 인접하는 칩에서 선택하는 것을 특징으로 하는 결함 검사 방법.
미리 검사 장치에서 검출된 반도체 웨이퍼의 복수의 결함의 위치를 판독하는 판독 공정과,
상기 판독 공정에 의해 판독된 결함의 관찰상의 촬상에 있어서 당해 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상 공정과,
당해 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상 공정과,
상기 제1 촬상 공정에 의해 촬상된 당해 참조 화상과 상기 제2 촬상 공정에 의해 촬상된 당해 제1 결함 화상을 비교하여 당해 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정 공정과,
상기 결함 위치 특정 공정에서 특정된 당해 결함 위치에 의거하여 당해 제1 배율보다 높은 제2 배율로 제2 결함 화상을 당해 결함의 당해 관찰 화상으로서 촬상하는 제3 촬상 공정을 구비하고,
상기 판독 공정에 의해 판독된 당해 복수의 결함을 중복 없이 일순(一巡)하는 경로순으로 재배치하는 재배치 공정과,
당해 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 상기 제1 촬상 공정과 상기 제2 촬상 공정에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성 공정을 갖고,
상기 참조 화상의 촬상 위치와 상기 참조 화상의 촬상의 하나 뒤에 촬상하는 결함 위치의 거리가, 미리 정해진 거리 미만 혹은 이하인 경우, 상기 참조 화상의 촬상의 하나 뒤에 촬상하는 결함 위치에 있어서 SEM의 초점 맞춤을 행하지 않는 것을 특징으로 하는 결함 검사 방법.
미리 검사 장치에서 검출된 반도체 웨이퍼의 복수의 결함의 위치를 판독하는 판독 공정과,
상기 판독 공정에 의해 판독된 결함의 관찰상의 촬상에 있어서 당해 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상 공정과,
당해 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상 공정과,
상기 제1 촬상 공정에 의해 촬상된 당해 참조 화상과 상기 제2 촬상 공정에 의해 촬상된 당해 제1 결함 화상을 비교하여 당해 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정 공정과,
상기 결함 위치 특정 공정에서 특정된 당해 결함 위치에 의거하여 당해 제1 배율보다 높은 제2 배율로 제2 결함 화상을 당해 결함의 당해 관찰 화상으로서 촬상하는 제3 촬상 공정을 구비하고,
상기 판독 공정에 의해 판독된 당해 복수의 결함을 중복 없이 일순(一巡)하는 경로순으로 재배치하는 재배치 공정과,
당해 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 상기 제1 촬상 공정과 상기 제2 촬상 공정에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성 공정을 갖고,
임의의 촬상 상호간의 거리와 시간 간격에 대한 값을 입력하는 공정을 갖는 것을 특징으로 하는 결함 검사 방법.
제19항에 있어서,
촬상 상호간의 거리와 시간 간격으로부터 계산되는 평가값이, 제19항에 기재된 입력된 거리와 시간 간격으로부터 계산되는 기준값을 만족시키는 것을 특징으로 하는 결함 검사 방법.
제19항에 있어서,
촬상 상호간의 거리와 시간 간격의 곱이, 제19항에 기재된 입력된 거리와 시간 간격의 곱 이상인 것을 특징으로 하는 결함 검사 방법.
제19항에 있어서,
촬상 상호간의 거리가, 제19항에 기재된 입력된 거리 이상, 시간 간격이 제19항에 기재된 입력된 시간 간격 이상인 것을 특징으로 하는 결함 검사 방법.
제1항에 있어서,
상기 생성한 경로를 웨이퍼맵에 표시하는 공정을 갖는 것을 특징으로 하는 결함 검사 방법.
제23항에 있어서,
상기 생성한 경로가 표시되어 있는 상기 웨이퍼맵에, 결함 촬상 중인 촬상 위치를 표시하는 공정을 갖는 것을 특징으로 하는 결함 검사 방법.
제23항에 있어서,
제19항에 기재된 촬상 상호간의 거리와 시간 간격에 대한 입력값의 변경에 의해 상기 웨이퍼맵에 표시되어 있는 상기 생성한 경로가 변경되는 것을 특징으로 하는 결함 검사 방법.
제1항에 있어서,
상기 촬상이, 주사형 전자 현미경으로 이루어지는 것을 특징으로 하는 결함 검사 방법.
미리 검사 장치에서 검출된 반도체 웨이퍼의 복수의 결함의 위치를 판독하는 판독부와,
상기 판독부에 의해 판독된 결함의 관찰상의 촬상에 있어서 당해 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상부와,
당해 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상부와,
상기 제1 촬상부에 의해 촬상된 당해 참조 화상과 상기 제2 촬상부에 의해 촬상된 당해 제1 결함 화상을 비교하여 당해 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정부와,
상기 결함 위치 특정부에서 특정된 당해 결함 위치에 의거하여 당해 제1 배율보다 높은 제2 배율로 제2 결함 화상을 당해 결함의 당해 관찰 화상으로서 촬상하는 제3 촬상부를 구비하고, 상기 판독부에 의해 판독된 당해 복수의 결함을 중복 없이 일순하는 경로순으로 재배치하는 재배치부와,
당해 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 상기 제1 촬상부와 상기 제2 촬상부에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성부를 갖고,
상기 스테이지 이동 경로 생성부에서는, 상기 제1 촬상부에서 당해 참조 화상의 촬상을 행할 칩을, 당해 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩과 당해 인접칩에서 선택하는 것을 특징으로 하는 결함 검사 장치.
삭제
미리 검사 장치에서 검출된 반도체 웨이퍼의 복수의 결함의 위치를 판독하는 판독부와,
상기 판독부에 의해 판독된 결함의 관찰상의 촬상에 있어서 당해 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상부와,
당해 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상부와,
상기 제1 촬상부에 의해 촬상된 당해 참조 화상과 상기 제2 촬상부에 의해 촬상된 당해 제1 결함 화상을 비교하여 당해 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정부와,
상기 결함 위치 특정부에서 특정된 당해 결함 위치에 의거하여 당해 제1 배율보다 높은 제2 배율로 제2 결함 화상을 당해 결함의 당해 관찰 화상으로서 촬상하는 제3 촬상부를 구비하고, 상기 판독부에 의해 판독된 당해 복수의 결함을 중복 없이 일순하는 경로순으로 재배치하는 재배치부와,
당해 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 상기 제1 촬상부와 상기 제2 촬상부에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성부를 갖고,
상기 스테이지 이동 경로 생성부에서는, 상기 제1 촬상부에서 당해 참조 화상의 촬상을 행할 칩을, 당해 참조 화상의 촬상의 하나 전에 촬상한 결함이 존재하는 칩으로 하는 것을 특징으로 하는 결함 검사 장치.
미리 검사 장치에서 검출된 반도체 웨이퍼의 복수의 결함의 위치를 판독하는 판독부와,
상기 판독부에 의해 판독된 결함의 관찰상의 촬상에 있어서 당해 결함이 존재하는 칩과는 다른 칩에서 참조 화상을 제1 배율로 촬상하는 제1 촬상부와,
당해 결함을 포함하는 제1 결함 화상을 제1 배율로 촬상하는 제2 촬상부와,
상기 제1 촬상부에 의해 촬상된 당해 참조 화상과 상기 제2 촬상부에 의해 촬상된 당해 제1 결함 화상을 비교하여 당해 제1 결함 화상 위의 결함 위치를 특정하는 결함 위치 특정부와,
상기 결함 위치 특정부에서 특정된 당해 결함 위치에 의거하여 당해 제1 배율보다 높은 제2 배율로 제2 결함 화상을 당해 결함의 당해 관찰 화상으로서 촬상하는 제3 촬상부를 구비하고, 상기 판독부에 의해 판독된 당해 복수의 결함을 중복 없이 일순하는 경로순으로 재배치하는 재배치부와,
당해 참조 화상을 촬상할 칩을 참조 화상에 대응하는 결함마다 선택해서, 상기 제1 촬상부와 상기 제2 촬상부에 있어서의 스테이지의 이동 위치를 결정함으로써 스테이지 이동 경로를 생성하는 스테이지 이동 경로 생성부를 갖고,
상기 스테이지 이동 경로 생성부에서는, 촬상 장치에 있어서 당해 참조 화상의 촬상 위치가 있는 칩은, 당해 참조 화상의 촬상의 하나 전에 촬상한 결함 위치와 당해 참조 화상의 촬상 위치의 거리와, 당해 참조 화상의 촬상 위치와 당해 참조 화상의 촬상의 하나 뒤에 촬상하는 결함 위치의 거리의 합이 최소로 되는 칩으로 하는 것을 특징으로 하는 결함 검사 장치.