WO2013035419A1 - 欠陥検査方法および欠陥検査装置 - Google Patents

欠陥検査方法および欠陥検査装置 Download PDF

Info

Publication number
WO2013035419A1
WO2013035419A1 PCT/JP2012/067265 JP2012067265W WO2013035419A1 WO 2013035419 A1 WO2013035419 A1 WO 2013035419A1 JP 2012067265 W JP2012067265 W JP 2012067265W WO 2013035419 A1 WO2013035419 A1 WO 2013035419A1
Authority
WO
WIPO (PCT)
Prior art keywords
coordinates
defect
defect inspection
inspection
risk point
Prior art date
Application number
PCT/JP2012/067265
Other languages
English (en)
French (fr)
Inventor
原田　実
宮本　敦
大博 平井
文彦 福永
Original Assignee
株式会社日立ハイテクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立ハイテクノロジーズ filed Critical 株式会社日立ハイテクノロジーズ
Priority to KR1020147004477A priority Critical patent/KR101594267B1/ko
Priority to US14/238,105 priority patent/US9165356B2/en
Publication of WO2013035419A1 publication Critical patent/WO2013035419A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws
    • G01N2021/8861—Determining coordinates of flaws
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws
    • G01N2021/8867—Grading and classifying of flaws using sequentially two or more inspection runs, e.g. coarse and fine, or detecting then analysing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers

Definitions

  • the present invention relates to a method and apparatus for observing and inspecting defects generated during the manufacture of semiconductor products, and to a method for improving the efficiency of defect inspection.
  • the wafer is sampled and inspected to determine whether a defect has occurred on the wafer surface or whether a circuit pattern formed on the wafer surface has an abnormality. If a defect or circuit pattern abnormality is detected as a result of the inspection, the cause is investigated and necessary countermeasures are taken.
  • a defect observation apparatus is an apparatus that uses the output of an inspection apparatus to capture defect coordinates of a wafer with high resolution and output an image.
  • the semiconductor manufacturing process has been miniaturized, and along with this, the defect size has reached the order of several tens of nanometers. In order to observe the defects in detail, a resolution of the order of several nanometers is required. Therefore, in recent years, an observation apparatus (hereinafter referred to as a review SEM) using a scanning electron microscope (SEM: Scanning Electron Microscope) has been widely used.
  • Patent Document 1 describes a method of detecting a defect by comparing an image obtained by imaging a defective part with a non-defective image.
  • Patent Document 2 describes a method of detecting a defect from one image obtained by imaging a defective part.
  • Patent Document 3 In an inspection apparatus having two or more inspection systems, a method for determining coordinates on a wafer to be reviewed during defect review is described in US Pat. No. 7,904,845 (Patent Document 3).
  • the critical defect size is also miniaturized.
  • the defects include random defects and systematic defects. Random defects are those in which the occurrence frequency, defect state, and defect size vary and the occurrence location cannot be predicted. A systematic defect is often constant because an easily occurring portion is caused by a circuit pattern or the like. However, systematic defects may not occur, and it is difficult to determine whether or not the pattern state is defective as compared with random defects.
  • the optical inspection apparatus is set to a sensitivity capable of detecting minute defects, there is a problem that a large amount of manufacturing tolerances and noise that do not become defects are detected.
  • Patent Document 3 predicts the coordinates of systematic defects, but does not disclose a method for solving the above problem.
  • An object of the present invention is to provide an inspection method that achieves both high throughput and improved defect detection accuracy when performing defect inspection including defect review using an optical inspection apparatus and fixed point inspection using an SEM. is there.
  • a method for inspecting a defect on a semiconductor wafer by using a plurality of inspection methods which is a coordinate on the semiconductor wafer, which is a coordinate at which a systematic defect can occur.
  • the defect inspection coordinates which are coordinates on the semiconductor wafer obtained from the inspection result, and the risk point coordinates and the defect inspection coordinates are merged after adding information indicating the type of coordinates, and the inspection order of the merged coordinates is determined.
  • the selected and merged coordinate information is used for selection, and the inspection method is selected from a plurality of inspection apparatuses for each coordinate to be inspected.
  • the automatic image classification apparatus according to the present invention will be described.
  • a case where images captured by an observation apparatus equipped with a scanning electron microscope (SEM) are classified will be described.
  • the imaging apparatus according to the present invention may be other than SEM, and charged particle beams such as ions may be used.
  • the imaging device used may be used.
  • FIG. 1 shows a configuration diagram of an apparatus according to the present invention.
  • An SEM 101 that captures an image
  • a control unit 102 that performs overall control
  • a storage unit 103 that stores information in a magnetic disk, a semiconductor memory, and the like
  • a program An arithmetic unit 104 that performs arithmetic operations
  • an external storage medium input / output unit 105 that performs input / output of information with an external storage medium connected to the apparatus
  • a user interface unit 106 that controls input / output of information with a user
  • the network interface unit 107 communicates with other devices.
  • the user interface unit 106 is connected to an input / output terminal 113 including a keyboard, mouse, display, and the like.
  • the SEM 101 includes a movable stage 109 on which the sample wafer 108 is mounted, an electron source 110 for irradiating the sample wafer 108 with an electron beam, a detector 111 for detecting secondary electrons and reflected electrons generated from the sample wafer, and an electron beam.
  • a digital image is generated by digitally converting signals from an electron lens (not shown) that converges on the sample, a deflector (not shown) for scanning an electron beam on the sample wafer, and the detector 111
  • the image generating unit 112 and the like are configured. These are connected via the bus 114, and can exchange information with each other.
  • FIG. 2 shows the configuration of the control unit 102, the storage unit 103, and the calculation unit 104.
  • the control unit includes a wafer transfer control unit 201 that controls the transfer of the wafer, a stage control unit 202 that controls the stage, a beam shift control unit 203 that controls the irradiation position of the electron beam, and a beam scan control unit that controls the scanning of the electron beam.
  • the storage unit 103 includes an image storage unit 205 that stores the acquired image data, a danger point coordinate storage unit 206 that stores coordinates of the dangerous point, a detected defect coordinate storage unit 207 that stores defect coordinates detected by the inspection apparatus, It comprises a recipe storage unit 208 that stores parameters for defect review and fixed point inspection.
  • the arithmetic unit 104 includes an imaging coordinate information setting unit 209 that sets information of coordinates to be imaged, an imaging order setting unit 210 that sets the order of imaging, a defect detection processing unit 211 that detects a defective part, and classifies defects by type. It consists of a defect classification unit 212. Note that 209 to 212 may be configured as hardware designed to perform each calculation, or configured to be implemented as software and executed using a general-purpose arithmetic device (for example, a CPU or a GPU). You may do it.
  • a general-purpose arithmetic device for example, a CPU or a GPU. You may do it.
  • the wafer 108 to be imaged is placed on the stage 109 by the robot arm under the control of the wafer transfer control unit 201.
  • the stage 109 is moved by the stage controller 202 so that the imaging field of view is included in the beam irradiation range.
  • the stage position is measured and the beam irradiation position is adjusted by the beam shift control unit 203 so as to cancel the movement error.
  • the electron beam is irradiated from the electron source 110 and scanned within the imaging field by the beam scan control unit 204.
  • Secondary electrons and reflected electrons generated from the wafer by beam irradiation are detected by the detector 111 and converted into a digital image through the image generator 112.
  • the captured image is stored in the image storage unit 205 together with supplementary information such as an imaging condition and an imaging date and time.
  • FIG. 3 is a flowchart for performing defect review and risk point inspection according to the present invention.
  • a wafer is loaded on the stage (S301), and a recipe corresponding to the wafer is read from the recipe storage unit 208 (S302).
  • the recipe stores parameters relating to wafer alignment (S303), fine alignment (S304), focus map estimation (S305), defect review (S311), and risk point inspection (S312).
  • wafer alignment (S303), fine alignment (S304), and focus map estimation (S305) are executed.
  • the dangerous point coordinates corresponding to the wafer are read (S306), and the detected defect coordinates output by the inspection apparatus are read (S307).
  • the risk point coordinates and the detected defect coordinates are merged after adding attributes (S308).
  • the danger point is a position where a systematic defect may occur.
  • information indicating the type of coordinates is added to the dangerous point coordinates and the defect coordinates, which are particularly referred to as attributes here.
  • the imaging order is rearranged so as to shorten the moving distance of the stage (S309).
  • the wafer alignment (S303) to focus map estimation (S305) processing and the dangerous point coordinate reading (S306) to imaging sequence setting (S309) processing may be executed in parallel. Further, whether fine alignment (S304) and focus map estimation (S305) are performed may be switched depending on the recipe.
  • defect review and risk point inspection are performed according to the set imaging sequence.
  • the sequence is switched based on the attributes set in the coordinates (S310). That is, if the coordinate attribute is “detected defect”, a defect review sequence is executed (S311). If the attribute is “dangerous point”, a dangerous point inspection sequence is executed (S312).
  • the imaging conditions such as probe current and acceleration voltage
  • the imaging conditions are switched before executing the sequence.
  • risk point coordinate candidates are extracted (S313).
  • the defect review sequence using comparative inspection will be described with reference to FIG.
  • an image for observation for observing the appearance of the defect is taken, and classification based on the cause of the defect and the type of the defect is performed.
  • the visual field is moved to a position where a reference image used for comparison inspection can be captured (S401). Specifically, the stage is moved and the beam is shifted as described above. Then, a reference image is captured (S403).
  • the visual field is moved to a position where the detected defect coordinates can be imaged (S404), and a defect image is captured (S405). Then, the captured reference image is compared with the defect image, and the defective portion is re-detected (S406).
  • an image for observation is taken for the defective part (S407), and classification is performed for each defect type (S408).
  • the defect review sequence using comparative inspection has been described as an example.
  • a method of redetecting defects from one defect image as described in Patent Document 2 may be used.
  • an image for observation may be captured and classified based on the detected defect coordinates without redetecting the defect. These can be switched based on parameters stored in the recipe.
  • the captured image may be stored, and the classification process (S408) may be performed collectively later.
  • the danger point inspection sequence will be described with reference to FIG.
  • an image of a dangerous point is taken, a defective part is detected from the taken image, and each detected defective part is classified for each defect type.
  • the visual field is moved to a position where an image of a dangerous point can be captured (S501).
  • a positional shift of about several tens of nm to several ⁇ m may occur due to a measurement error of the stage stop position.
  • an image for positioning is captured (S502), and the position of the template pattern whose relative coordinates with the previously registered dangerous point coordinates are known is specified from the positioning image to determine the imaging position (S503). ),
  • An image of a dangerous point is taken (S504).
  • defect detection (S505) and defect classification are performed from the image (S506).
  • the positioning image capturing (S502) and the imaging positioning (S503) may not be performed. This can be switched based on the parameters stored in the recipe. Further, the image of the captured dangerous point may be stored, and the defect detection (S505) and classification (S506) may be performed together later.
  • imaging coordinate information setting (S308) will be described.
  • This process is a process of merging the input detected defect coordinates and the dangerous point coordinates after adding an attribute.
  • the detected defect coordinates are defect coordinates detected by the inspection apparatus.
  • the detected defect coordinates to be input may be the result of sampling in advance, or the input detected defect coordinates may be sampled and then merged.
  • the dangerous point coordinates are the coordinates of a dangerous point that the user desires to inspect, such as a place where a systematic defect is likely to occur. In general, risk points are often specified in a chip coordinate system.
  • FIG. 6 shows a chip 601 and a wafer 602 on a semiconductor wafer.
  • the chip coordinate system is a coordinate system with one point on the chip as the origin
  • the wafer coordinate system is a coordinate system with one point on the wafer as the origin.
  • a plurality of chips are laid out on the wafer, and the relationship between the chip coordinates (cx, cy) and the wafer coordinates (x, y) in the chip at the position (u, v) is expressed by (Equation 1), Mutual conversion is easy.
  • W, H are 1 chip width and height
  • o x, o y represents an offset.
  • the dangerous point coordinates are converted into the wafer coordinate system by the above-described method, they are merged with the detected defect coordinates. At this time, attributes are added so that the detected defect coordinates and the dangerous point coordinates can be distinguished.
  • the imaging order setting is rearranged so that the stage movement time is shortened for the merged coordinates.
  • the stage moving time is generated by the stage moving distance, and the stage moving time includes the stage moving distance.
  • the movement of the stage requires time, so if the movement time of the stage is shortened, an effect of improving the throughput is produced.
  • this problem is a combinatorial optimization problem.
  • the forward optimal solution may be obtained by using an annealing method (Simulated Annealing method) or the like.
  • the moving coordinates of the stage may be merged and the field of view may be moved by beam shift.
  • the imaging conditions for example, probe current and acceleration voltage
  • the time required for switching is included in the movement time between coordinates to solve the combination optimization problem. You can solve it. That is, the movement time between coordinates having the same attribute is only the time required for moving the stage, and the movement time between coordinates having different attributes is included in the time required for switching the imaging time in addition to the time required for moving the stage. However, if stage movement and switching of imaging conditions can be performed in parallel, the longer time is taken as the movement time.
  • FIG. 8 shows an example of the result of setting the imaging order for the detected defect coordinates of N points and the dangerous point coordinates of M points.
  • the moving coordinates of the stage are shown as an example where the i-th imaging coordinate point (x 2 , y 2 ) and the i + 1-th imaging coordinate point (x N + 1 , y N + 1 ) are within a range that can be moved by beam shift.
  • (X i ′ , y i ′ ) shows a common result.
  • the detected defect coordinates 901 include random defects, systematic defects, and a large amount of nuisance defects. Random defects are those in which the occurrence frequency, defect state, and defect size vary and the occurrence location cannot be predicted. A systematic defect is often constant because an easily occurring portion is caused by a circuit pattern or the like. However, systematic defects may not occur, and it is difficult to determine whether or not the pattern state is defective as compared with random defects.
  • a nuisance defect means that the optical inspection device is set to a sensitivity that can detect a minute defect, and a lot of manufacturing tolerances and noise that do not become a defect may be detected as a defect. It is detected.
  • risk point coordinates 902 extracted from design information and user experience are stored in advance.
  • the detected defect coordinates 901 and the stored dangerous point coordinates 903 are inputted, and defect review and dangerous point inspection are performed according to the flow shown in FIG.
  • the dangerous point coordinate candidate 904 is output.
  • the user determines a dangerous point 905 from the dangerous point coordinate candidates (S906), and additionally stores it as a dangerous point.
  • the sensitivity of the defect inspection apparatus may be set to a sensitivity that can reduce the occurrence of nuisance defects and detect random defects.
  • the inspection result 907 does not include the detection result of the minute systematic defect, it is possible to inspect the risk point 908 including the risk point extracted from the first wafer. It is possible to perform defect observation and systematic defect inspection with high efficiency and high capture rate.
  • the risk point candidate determination need not be performed only for the first wafer, but may be performed at an appropriate timing (S909).
  • This process is a process for extracting systematic defect candidates from the images collected in the defect review sequence.
  • a circuit pattern similar to the image collected in the danger point inspection sequence is formed, and if the image has the same type of defect, it is determined as a systematic defect.
  • the p-th image is read from m risk point images in chip coordinates (S1002).
  • S1009 the defect review image
  • Whether or not to compare with the defect review image may be specified by the user for each risk point, or the repetition periodicity of the circuit pattern is determined from the captured image, and if there is periodicity, it is not compared You may do it.
  • the t-th defect image is read from the defect review image captured at N locations (S1004). Since there are cases where the imaging conditions such as the imaging magnification are different between the risk point image and the defect image, the image is processed so as to absorb the difference in the imaging conditions in order to facilitate the comparison of the images (S1005). An example of the case where adjustment is necessary will be described with reference to FIG. FIG.
  • FIG. 11A shows an example of the relationship between the imaging field 1101 of the image in the risk point inspection, the imaging field 1102 of the defect image in the defect review, and the imaging field 1103 of the observation image.
  • FIG. 11B shows a captured dangerous point image
  • FIG. 11C shows a defect image.
  • the risk point image is captured to be 1000 ⁇ 1000 pixels
  • the defect image is captured to be 500 ⁇ 500 pixels. Since the imaging field of view and image size can be individually set according to the recipe, processing such as image enlargement / reduction or clipping is performed to absorb differences in imaging conditions. Processing such as noise removal and super-resolution processing may be performed.
  • the degree of coincidence between the danger point image and the defect image is calculated (S1006).
  • a normalized correlation value may be used for calculating the degree of coincidence.
  • the circuit pattern and the outline of the defect may be detected from the image, and the degree of coincidence of the outline may be calculated.
  • the calculation may be performed in consideration of the classification results of the defect classification in the defect review (S408) and the defect classification in the risk point inspection (S506). For example, when the classification results are the same, the degree of coincidence may be increased. Moreover, the degree of coincidence of defects classified as foreign substances may be lowered. Then, the calculated degree of coincidence is compared with a preset threshold value (S1007), and if it is equal to or greater than the threshold value, the coordinates at which the defect image is captured are output as the risk point coordinate candidates.
  • a preset threshold value S1007
  • the above steps S1004 to S1008 are performed for all defect images (S1003), and S1002 to S1008 are performed for all risk point images (S1001).
  • the image read in S1004 may be a reference image instead of a defect image, or may be a reference image synthesized from a defect image.
  • FIG. 12 shows an example of a user interface related to the setting of a recipe for performing defect review and risk point inspection.
  • This interface includes a button 1201 for calling a parameter setting interface for wafer alignment and fine alignment, and a button 1202 for calling a parameter setting interface for focus map estimation.
  • a button 1203 for designating a place where a result of inspecting the target wafer by the inspection apparatus is stored, and a button 1204 for calling a parameter setting interface regarding defect review are provided.
  • a button 1205 for calling an interface (described later) for editing the dangerous point coordinates is provided, and a button 1206 for calling a parameter setting interface for the dangerous point inspection.
  • an interface 1207 for plotting and displaying the result of reading the set detected defect coordinates and dangerous point coordinates on a wafer map and an interface 1208 for displaying a list of imaging coordinates and added attributes are provided.
  • a button 1209 for saving the created recipe, a button 1210 for executing the recipe, and a button 1211 for calling an interface for confirming the risk point candidate after execution are provided.
  • FIG. 1 An example of an interface for editing dangerous point coordinates is shown in FIG. This interface is called from the “danger point coordinate edit” button 1205 of the interface related to the recipe setting.
  • an interface 1301 for displaying a list of chip coordinates of registered dangerous points a button 1302 for calling an interface for registering a new dangerous point, a button 1303 for calling an interface for correcting a registered dangerous point, and a registered button 1303
  • a button 1304 for deleting a danger point is provided.
  • a button 1309 for reading a list of previously registered risk points a button 1310 for naming and saving the list of registered risk points, and a button 1311 for canceling editing of the risk point coordinates are provided.
  • Fig. 14 shows an example of an interface related to dangerous point registration.
  • This interface is called from the “add” button 1302 or “correct” button 1303 of the interface for editing the dangerous point coordinates.
  • an interface 1401 for inputting an arbitrary name for the dangerous point an interface 1402 for inputting the coordinates of the dangerous point, a button 1403 for moving the stage to the coordinates of the inputted dangerous point, an interface 1404 for inputting the coordinates for addressing
  • an interface 1405 for moving the stage to the coordinates for use
  • an interface 1406 for displaying an image of a dangerous point
  • a button 1407 for registering a dangerous point
  • an interface 1408 for displaying an image for addressing
  • a button 1409 for registering an image for addressing an interface 1410 for designating whether or not to use for comparison with the defect review result in S1009 is provided.
  • a button 1411 for completing the registration work and a button 1412 for interrupting the registration work are provided.
  • Fig. 15 shows an interface for confirming extracted risk point candidates.
  • This interface is called from a “danger point candidate confirmation” button 1211 of an interface related to recipe setting.
  • This interface is an interface 1501 for mapping and displaying the risk point candidates and the coordinates of the risk points, an interface 1502 for switching the mapping method, an interface 1503 for displaying a list of extracted risk point candidates, and a list of registered risk points Interface 1504 for displaying a list of images, and an interface 1505 for displaying images related to the selected risk point candidates and corresponding design information.
  • a button 1506 for adding the selected risk point candidate as a risk point and a button 1507 for deleting the registered risk point are provided.
  • a button 1508 for completing the confirmation work and a button 1509 for interrupting the work are provided.
  • the user can grasp the danger points in the chip.
  • the risk point extraction frequency for each chip coordinate may be displayed in a graph (FIG. 16 (a)). Thereby, it becomes easy to grasp the risk point candidates occurring in many chips. Further, it may be displayed as a wafer map (FIG. 16B). This makes it possible to grasp the distribution of chips from which risk point candidates are extracted in the wafer surface, and to obtain a guideline for determining chips to be inspected.
  • Fig. 17 shows an output example of the results of defect review and risk point inspection. It is possible to display the frequency of occurrence for each defect type (FIG. 17A), display the tendency of occurrence within the wafer surface for each defect type (FIG. 17B), and the like.
  • the wafer alignment and focus map estimation sequences can be shared, and the stage movement time can be reduced, enabling efficient defect review and risk point inspection. Can be done.
  • the user can grasp the locations where systematic defects are likely to occur. . Therefore, by using the present invention, the user can grasp the occurrence frequency for each defect type and the tendency of occurrence within the wafer surface with higher accuracy and speed than before, and a guideline for determining a process improvement guideline. Can be obtained quickly.
  • FIG. 18 shows an inspection flow according to the present invention.
  • Inspection information can be input from an external storage device such as a computer or HDD (Hard Disk Drive) and a reading device that reads information from a portable storage medium such as a CD-ROM (Compact Disk Read Only Memory) or a communication device. Good.
  • the coordinates of the reference point corresponding to each defect point included in the inspection information are calculated (S1808).
  • Information indicating the type of coordinates is added to the risk point coordinates and the inspection information and merged (S1802).
  • the imaging order is rearranged (S1803), and defects are inspected according to the imaging order (S1804). It is confirmed whether the inspection of all inspection coordinates has been completed (S1805), the inspection result is output (S1806), and the inspection is ended (S1807).
  • step S1801 the coordinates determined and determined by the user empirically may be input as the dangerous point coordinates.
  • a risk point may be calculated based on the inspection result output by the inspection apparatus and reflected in the inspection information. Or you may input what performed the prediction of a dangerous point based on the design data of a semiconductor wafer.
  • the coordinates designed to form the same circuit pattern as the defective point may be calculated.
  • the coordinates corresponding to the defect point in the die adjacent to the die where the defect point exists may be calculated. That is, the size corresponding to the chip size may be added to or subtracted from the coordinates of the defect point.
  • the reference point coordinates on the wafer may be calculated so that an image is taken near the input dangerous point coordinates, defect point coordinates, or already calculated reference point coordinates.
  • a “reference” attribute is added in S1802 described later, and link information to the corresponding defect point is stored as incidental information.
  • Information indicating the type of coordinates includes information on the state or type of a defect, information on inspection coordinates at the time of defect inspection, information on an inspection method, and the like.
  • the information indicating the type of coordinates includes an attribute, a number or name indicating a defect if necessary, and information with additional information as shown in FIG.
  • the incidental information includes information for supporting defect inspection, link information to defect points corresponding to inspection using a reference image, information indicating a defect state, information such as the probability of occurrence of a defect, and the like.
  • the method for determining the imaging order is performed in the same manner as in the first embodiment.
  • the imaging order may be determined so as to shorten the inspection time in consideration of not only the attribute of the inspection coordinate but also the moving time of the stage to the reference coordinate.
  • defect inspection step will be described with reference to FIG. As shown in FIG. 19, when the attribute is a defect, a defect image at inspection coordinates is captured, and defect detection is performed from the captured image. In defect detection, it may be obtained by referring to the accompanying information and comparing and inspecting with the captured reference image. For example, when there is repeated periodicity like a memory cell unit, a reference image is synthesized from the defect image. A comparative inspection may be performed.
  • the stage is moved to the reference coordinates, and a reference image is taken.
  • the stage is moved to the referenced dangerous point coordinates (addressing), and the dangerous point coordinates are imaged and inspected.
  • the risk point coordinates and inspection information are merged after adding information indicating the type of coordinates, the imaging order is determined, and the coordinate type is indicated.
  • the wafer alignment and focus map estimation sequences can be shared, and the stage movement time can be reduced, so defect review (observation) can be efficiently performed.
  • Hazardous point inspection can be performed.
  • the user can grasp the locations where systematic defects are likely to occur. . Therefore, by using the present invention, the user can grasp the occurrence frequency for each defect type and the tendency of occurrence within the wafer surface with higher accuracy and speed than before, and a guideline for determining a process improvement guideline. Can be obtained quickly.
  • S1803 Step of determining the imaging order
  • S1804 Step of inspecting defects
  • S1805 Step of checking whether inspection of all inspection coordinates has been completed
  • S1806 Output of inspection results Step S1808 ... calculating the coordinates of the reference point

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

半導体ウェハ上の欠陥を観察および検査する場合において，検査装置により検出された欠陥座標の観察と，ユーザにより指定された座標の検査を行う場合，撮像箇所が増大し，スループットが低下する。 半導体ウェハ上の欠陥を複数の検査方法を用いて検査する方法であって、半導体ウェハ上の座標であって、システマティック欠陥が発生し得る座標である危険点座標と検査結果から取得した半導体ウェハ上の座標である欠陥検査座標と、前記危険点座標と前記欠陥検査座標とを座標の種類を示す情報を付加した上でマージし、マージした座標の検査順序を決定し、マージした座標の種類を示す情報を用いて選択し、検査すべき座標ごとに複数の検査装置から検査方法を選択して検査を行うようにした。

Description

欠陥検査方法および欠陥検査装置
　本発明は半導体製品の製造中に発生した欠陥を観察および検査する方法および装置に関するものであって，欠陥検査を効率化する方法に関するものである。
　半導体ウェハの製造では，その製造プロセスを迅速に立ち上げ，高歩留りの量産体制に早期に移行させることが，収益確保のため重要である。
この目的のため，製造ラインには，各種の検査・計測装置が導入されている。プロセス立ち上げ段階では，所望の回路パターンが形成することができるプロセス条件を早期に決定することを目的に，例えば，プロセス条件を意図的に変更させて複数のウェハ或いはチップを作成し，それに対して検査を行い，そして，その検査結果に基づいてプロセス条件を決定する，といったことが行われる。一方，量産段階のウェハ検査は，プロセスモニタリングの目的で行われる。即ち，ウェハ製造の途中段階において，ウェハを抜き取り検査し，ウェハ表面に欠陥が発生していないか，或いは，ウェハ表面に形成された回路パターンに異常が無いか等を調べる。検査の結果，欠陥や回路パターンの異常が検出された場合には，その原因が調査され，必要な対策が行われる。
　欠陥観察装置とは，検査装置の出力を用い，ウェハの欠陥座標を高解像度に撮像し，画像を出力する装置である。半導体製造プロセスは微細化が進み，それに伴い欠陥サイズも数十nmのオーダに達していることもあり，欠陥を詳細に観察するためには数nmオーダの分解能が必要である。そのため，近年では走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ　Ｅｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）を用いた観察装置(以下，レビューＳＥＭと記載)が広く使われている。欠陥部位を撮像した画像と良品画像を比較することで欠陥を検出する方法が特開２００１－１８９３５８号公報（特許文献１）に記載されている。また，欠陥部位を撮像した画像１枚から欠陥を検出する方法が特開２００７－４０９１０号公報（特許文献２）に記載されている。
　２つ以上の検査システムを持つ検査装置において、欠陥レビューの間にレビューされるべきウェハ上の座標を決定する方法が米国特許ＵＳ７９０４８４５号公報（特許文献３）に記載されている。
特開２００１－１８９３５８号公報 特開２００７－４０９１０号公報 米国特許ＵＳ７９０４８４５号公報
　半導体ウェハを高歩留まりで生産するためには，製造プロセスで発生した欠陥種ごとに発生頻度を把握し，致命的な欠陥の発生原因を特定し，フィードバックすることが重要である。
　半導体製造プロセスの微細化に伴い，致命となる欠陥のサイズも微小化している。さらに、欠陥には、ランダム欠陥とシステマティック欠陥が含まれている。ランダム欠陥とは、発生頻度、欠陥の状態、欠陥の大きさにばらつきがあり発生箇所が予測できないものである。システマティック欠陥とは、発生しやすい箇所が回路パターンなどに起因するため一定であることが多い。しかし、システマティック欠陥は発生しないこともあり、ランダム欠陥に比べてパターン状態が欠陥であるか否かの判断が困難である。
　そこで、光学式検査装置を微小な欠陥を検出可能な感度に設定すると、欠陥とはならない製造公差やノイズなどを大量に検出してしまう問題を有している。
　ＳＥＭを用いることで、高解像度で画像を取得できるため微小な欠陥を高感度に検査を行うことが可能であるが，光学式検査装置に比べて画像の撮像に時間がかかるため，ウェハ全面を検査するのは実用的ではなく、スループット低下が問題である。
　この点について、特許文献３の方法では、システマティック欠陥の座標を予測するものであるが、上記の課題を解決する方法は開示されていない。
　本発明は，光学式検査装置を用いた欠陥レビューとＳＥＭを用いた定点検査を含む欠陥検査を実施する場合において，高スループットと欠陥の検出精度向上を両立させる検査方法を提供することが目的である。
　上記の課題を解決するために、半導体ウェハ上の欠陥を複数の検査方法を用いて検査する方法であって、半導体ウェハ上の座標であって、システマティック欠陥が発生し得る座標である危険点座標と検査結果から取得した半導体ウェハ上の座標である欠陥検査座標と、前記危険点座標と前記欠陥検査座標とを座標の種類を示す情報を付加した上でマージし、マージした座標の検査順序を決定し、マージした座標の種類を示す情報を用いて選択し、検査すべき座標ごとに複数の検査装置から検査方法を選択して検査を行うようにした。
　本発明によれば，欠陥レビューと定点検査を実施する場合において，高スループットで精度が高い検査を行うことが可能となる。
欠陥の検査を行う装置の構成図である。 欠陥の検査を行う装置の制御部および記憶部，演算部の構成図である。 欠陥の検査に関する処理フローである。 欠陥の検査（欠陥レビュー）に関する処理フローである。 危険点の検査に関する処理フローである。 チップ座標系とウェハ座標系を表した図である。 チップ座標とウェハ座標の対応関係を記載した例である。 検出欠陥座標と危険点座標の撮像順序を設定した結果例である。 危険点候補をもとに危険点を決定するため方法を示した図である。 欠陥レビュー結果から危険点候補を抽出する処理フローである。 撮像条件の違いによる画像の違いを表した図である。 レシピ編集に関するインターフェースの例を示した図である。 危険点座標の編集に関するインターフェースの例を示した図である。 危険点の登録に関するインターフェースの例を示した図である。 危険点候補の確認を行うためのインターフェースの例を示した図である。 危険点候補のマッピング方法の一例を示した図である。 欠陥レビュー結果と危険点検査結果を集計した出力例である。 欠陥の検査に関する処理フローチャートである。 欠陥の種類を示す情報の一例を示した図である。 欠陥検査（欠陥レビュー）に関する処理フローチャートである。
　以下に，本発明に関わる画像自動分類装置について説明する。本実施例では走査型電子顕微鏡（ＳＥＭ）を備えた観察装置で撮像した画像を分類する場合を対象に説明するが，本発明に関わる撮像装置はＳＥＭ以外でも良く，イオンなどの荷電粒子線を用いた撮像装置でも良い。
　図１は本発明にかかる装置の構成図を表しており，画像の撮像を行うＳＥＭ１０１と，全体の制御を行う制御部１０２，磁気ディスクや半導体メモリなどに情報を記憶する記憶部１０３，プログラムに従い演算を行う演算部１０４，装置に接続された外部の記憶媒体との情報の入出力を行う外部記憶媒体入出力部１０５，ユーザとの情報の入出力を制御するユーザインターフェース部１０６，ネットワークを介して他の装置などと通信を行うネットワークインターフェース部１０７からなる。また，ユーザインターフェース部１０６には，キーボードやマウス，ディスプレイなどから構成される入出力端末１１３が接続されている。ＳＥＭ１０１は，試料ウェハ１０８を搭載する可動ステージ１０９，試料ウェハ１０８に電子ビームを照射するため電子源１１０，試料ウェハから発生した２次電子や反射電子などを検出する検出器１１１の他，電子ビームを試料上に収束させる電子レンズ（図示せず）や，電子ビームを試料ウェハ上で走査するための偏向器（図示せず）や，検出器１１１からの信号をデジタル変換してデジタル画像を生成する画像生成部１１２等から構成される。なお，これらはバス１１４を介して接続され，相互に情報をやり取りすることが可能である。
　図２に制御部１０２，記憶部１０３，演算部１０４の構成を示す。制御部はウェハの搬送を制御するウェハ搬送制御部２０１，ステージの制御を行うステージ制御部２０２，電子ビームの照射位置を制御するビームシフト制御部２０３，電子ビームの走査を制御するビームスキャン制御部２０４からなる。記憶部１０３は，取得された画像データを記憶する画像記憶部２０５，危険点の座標を記憶する危険点座標記憶部２０６，検査装置により検出された欠陥座標を記憶する検出欠陥座標記憶部２０７，欠陥レビューおよび定点検査のパラメータなどを記憶するレシピ記憶部２０８からなる。演算部１０４は撮像する座標の情報を設定する撮像座標情報設定部２０９，撮像の順序を設定する撮像順序設定部２１０，欠陥部位の検出を行う欠陥検出処理部２１１，欠陥を種類ごとに分類する欠陥分類部２１２からなる。なお，２０９～２１２は各演算を行うように設計されたハードウェアとして構成されても良いほか，ソフトウェアとして実装され汎用的な演算装置（例えばＣＰＵやＧＰＵなど）を用いて実行されるように構成しても良い。
　指定された座標の画像を取得するための方法を説明する。まず，撮像対象となるウェハ１０８は，ウェハ搬送制御部２０１の制御によりロボットアームによりステージ１０９の上に設置される。つぎに，撮像視野がビーム照射範囲内に含まれるようにステージ制御部２０２によりステージ１０９が移動される。この時，ステージの移動誤差を吸収するため，ステージ位置の計測が行われ，ビームシフト制御部２０３により移動誤差を打ち消す様にビーム照射位置の調整が行われる。電子ビームは電子源１１０から照射され，ビームスキャン制御部２０４により撮像視野内において走査される。ビームの照射によりウェハから生じる２次電子や反射電子は検出器１１１により検出され，画像生成部１１２を通してデジタル画像化される。撮像された画像は撮像条件や撮像日時などの付帯情報とともに画像記憶部２０５に記憶される。
　図３は本発明にかかる欠陥レビューおよび危険点検査を行うフロー図である。まず，ウェハをステージ上にロードし（Ｓ３０１），ウェハに対応したレシピをレシピ記憶部２０８から読み込む（Ｓ３０２）。レシピにはウェハアライメント（Ｓ３０３）やファインアライメント（Ｓ３０４），フォーカスマップ推定（Ｓ３０５），欠陥レビュー（Ｓ３１１），危険点検査（Ｓ３１２）に関するパラメータが記憶されている。レシピを読み込んだ後，ウェハアライメント（Ｓ３０３）とファインアライメント（Ｓ３０４），フォーカスマップ推定（Ｓ３０５）を実行する。次に，ウェハに対応した危険点座標の読み込み（Ｓ３０６）と，検査装置が出力された検出欠陥座標の読み込み（Ｓ３０７）を行う。次に，危険点座標と検出欠陥座標を属性を付加した上でマージする（Ｓ３０８）。ここで、危険点とは、システマティック欠陥が発生し得る位置である。マージする際に、危険点座標と欠陥座標に座標の種類を示す情報を付加するが、ここでは特に属性と呼ぶ。そして，ステージの移動距離が短くなるように撮像順序の並び替えを行う（Ｓ３０９）。なお，ウェハアライメント（Ｓ３０３）～フォーカスマップ推定（Ｓ３０５）の処理と，危険点座標読み込み（Ｓ３０６）～撮像順序設定（Ｓ３０９）の処理は並列に実行するようにしても良い。また，ファインアライメント（Ｓ３０４）とフォーカスマップ推定（Ｓ３０５）はレシピに応じて実行の有無を切り替えても良い。
　図３に戻り説明を続ける。撮像座標情報設定処理（Ｓ３０８）により設定された全ての座標点について，設定された撮像順序に従い欠陥レビューおよび危険点検査を行う。このとき，座標に設定された属性をもとに，シーケンスの切り替えを行う（Ｓ３１０）。つまり，座標の属性が「検出欠陥」であった場合には，欠陥レビューのシーケンスを実行する（Ｓ３１１）。属性が「危険点」であった場合には危険点検査のシーケンスを実行する（Ｓ３１２）。また，欠陥レビュー，危険点検査に関するレシピに記憶された撮像条件（例えばプローブ電流や加速電圧など）と現在の撮像条件が一致していない場合にはシーケンス実行前に撮像条件の切り替えを行う。全ての座標について処理が終了した後，危険点座標候補の抽出（Ｓ３１３）を行う。そして，欠陥レビューの結果と危険点検査の結果を集計する（Ｓ３１４）。例えば，欠陥種ごとに発生頻度やウェハ面内での発生傾向を集計する。最後に，ウェハをアンロード（Ｓ３１５）して終了する。
　図４を用いて比較検査を用いた欠陥レビューのシーケンスを説明する。欠陥レビューでは欠陥の外観を観察するための観察用画像の撮像と，欠陥の発生原因や欠陥の種類に基づいた分類を行う。まず，比較検査に用いる参照画像が撮像できる位置に視野を移動する（Ｓ４０１）。具体的には前述のようにステージの移動とビームシフトを行う。そして，参照画像の撮像を行う（Ｓ４０３）。つぎに，検出欠陥座標が撮像できる位置に視野を移動し（Ｓ４０４），欠陥画像の撮像を行う（Ｓ４０５）。そして，撮像した参照画像と欠陥画像を比較し，欠陥部位の再検出を行う（Ｓ４０６）。この結果，欠陥が検出された場合には，欠陥部位について観察用画像を撮像（Ｓ４０７）し，欠陥種ごとに分類（Ｓ４０８）する。以上は比較検査を用いた欠陥レビューのシーケンスを例に説明したが，特許文献２に記載されているような欠陥画像１枚から欠陥を再検出する方式を用いても良い。また，欠陥の再検出を行わずに検出欠陥座標をもとに観察用画像を撮像し，分類するようにしても良い。これらはレシピに記憶されたパラメータをもとに切り替え可能である。また，撮像した画像を記憶しておき，分類処理（Ｓ４０８）を後でまとめて行うようにしても良い。
　図５を用いて危険点検査のシーケンスを説明する。危険点検査では危険点の画像を撮像し，撮像された画像から欠陥部位を検出し，検出された各欠陥部位について欠陥種ごとに分類を行う。そのために，まず危険点の画像が撮像できる位置に視野を移動する（Ｓ５０１）。このとき，ステージ停止位置の測定誤差などにより，数十ｎｍ～数μｍ程度の位置ずれが生じる場合がある。そのため，位置決め用の画像を撮像（Ｓ５０２）し，予め登録された危険点座標との相対座標が既知なテンプレートパターンの位置を位置決め用画像の中から特定することで撮像位置の決定を行い（Ｓ５０３），危険点の画像を撮像する（Ｓ５０４）。そして，画像から欠陥の検出（Ｓ５０５）と欠陥の分類を行う（Ｓ５０６）。
なお，位置ずれが問題とならない場合には位置決め用画像撮像（Ｓ５０２）と撮像位置決め（Ｓ５０３）は行わなくても良い。これはレシピに記憶されたパラメータをもとに切り替え可能である。また，撮像した危険点の画像を記憶しておき，欠陥の検出（Ｓ５０５），分類（Ｓ５０６）を後でまとめて行うようにしても良い。
　次に，撮像座標情報設定（Ｓ３０８）について説明する。本処理は入力された検出欠陥座標と危険点座標を属性を付加した上でマージする処理である。検出欠陥座標は検査装置により検出された欠陥座標である。なお，入力となる検出欠陥座標は予めサンプリングした結果であっても良いし，入力された検出欠陥座標をサンプリングしてからマージするようにしても良い。危険点座標はシステマティック欠陥が発生しやすい箇所など，ユーザが検査を所望する危険点の座標である。一般的に，危険点はチップ座標系で指定される場合が多い。図６は半導体ウェハ上のチップ６０１とウェハ６０２を表したものである。チップ座標系とはチップ上の一点を原点とした座標系であり，ウェハ座標系とはウェハ上の一点を原点とした座標系である。通常，ウェハにはチップが複数レイアウトされており，位置（ｕ，ｖ）にあるチップにおける，チップ座標（ｃｘ，ｃｙ）とウェハ座標（ｘ，ｙ）の関係は（数１）で表され，相互の変換は容易に行える。ただし，Ｗ，Ｈは１チップの幅と高さ，ｏｘ，ｏｙはオフセットを表す。
Figure JPOXMLDOC01-appb-M000001
　図７はチップ座標系で入力されたｍ個の危険点座標（ｃｘｉ，ｃｙｉ）（ｉ＝１～ｍ）と，検査対象として指定されたｋ個のチップをもとにウェハ座標系での危険点座標（ｘｉｊ，ｙｉｊ）（ｉ＝１～ｍ，ｊ＝１～ｋ）を算出した結果例を表している。
　撮像座標情報設定（Ｓ３０８）の説明に戻る。前述の方法により危険点座標をウェハ座標系に変換した後，検出欠陥座標とマージする。この際，検出欠陥座標と危険点座標の区別が着くように属性を付加する。
　撮像順序設定（Ｓ３０９）では，マージされた座標について，ステージの移動時間が短くなるように撮像順序を並び替える。ステージの移動時間とは、ステージの移動距離によって発生するものであり、ステージの移動時間はステージの移動距離を含む。一般的にステージの移動は時間を要するため，ステージの移動時間が短くなればスループット向上効果が生まれる。ただし，この問題は組み合わせ最適化問題であり，座標点数が多くなると移動時間が最短になる最適解を実用的な時間内で探索することが困難となる。そのため，焼きなまし法（Ｓｉｍｕｌａｔｅｄ　Ａｎｎｅｌｉｎｇ法）などを用いて順最適解を求めても良い。また，複数点の撮像座標がビームシフトにより移動できる範囲内にある場合，ステージの移動座標をマージし，ビームシフトにより視野移動するようにしても良い。また，危険点座標と検出欠陥座標を撮像する際の撮像条件（例えば，プローブ電流や加速電圧など）が異なる場合，切り替えに要する時間を座標間の移動時間に含めるようにして組み合わせ最適化問題を解いても良い。つまり，属性が同じ座標間の移動時間はステージ移動に要する時間のみとし，属性が異なる座標間の移動時間はステージ移動に要する時間に加え，撮像時間の切り替えに要する時間を含めるようにする。ただし，ステージ移動と撮像条件の切り替えを並列に行うことができる場合は，長い方の時間を移動時間とする。これにより撮像条件の切り替え時間を考慮した上で移動順序を決定することが可能となり，全体の撮像時間を短縮することが可能となる。図８はＮ点の検出欠陥座標と，Ｍ点の危険点座標について撮像順序を設定した結果例である。図８ではｉ番目の撮像座標点（ｘ２，ｙ２）とｉ＋１番目の撮像座標点（ｘＮ＋１，ｙＮ＋１）がビームシフトにより移動できる範囲内である場合を例に，ステージの移動座標を（ｘｉ’，ｙｉ’）に共通化した結果を示している。
　次に，危険点座標候補の抽出（Ｓ３１３）について，まず本機能を用いてウェハ上の危険点を抽出する全体の流れを図９を用いて説明した後，本処理の処理内容について図１０を用いて説明する。
　まず，図９を用いてウェハ上の危険点を抽出する流れについて説明する。検査対象となる複数枚のウェハのうち１枚目については感度を高めた上で検査装置により欠陥検査を行う。この結果，検出欠陥座標９０１にはランダム欠陥とシステマティック欠陥および多量のニュイサンス欠陥が含まれることになる。ランダム欠陥とは、発生頻度、欠陥の状態、欠陥の大きさにばらつきがあり発生箇所が予測できないものである。システマティック欠陥とは、発生しやすい箇所が回路パターンなどに起因するため一定であることが多い。しかし、システマティック欠陥は発生しないこともあり、ランダム欠陥に比べてパターン状態が欠陥であるか否かの判断が困難である。ニュイサンス欠陥とは、光学式検査装置を微小な欠陥を検出可能な感度に設定することで、欠陥とはならない製造公差やノイズなどを大量に欠陥として検出してしまうことがあり、欠陥以外を誤検出したものである。
　また，予め設計情報やユーザの経験から抽出した危険点座標９０２を記憶しておく。そして，検出欠陥座標９０１と，記憶した危険点座標９０３を入力とし図３に示したフローにより欠陥レビューと危険点検査を行う。これにより，危険点座標候補９０４が出力される。ユーザは危険点座標候補の中から危険点９０５を判定し（Ｓ９０６），危険点として追加記憶する。２枚目以降のウェハにおいては，欠陥検査装置の感度をニュイサンス欠陥の発生を低減し，ランダム欠陥を検出可能な感度に設定しても良い。この場合，検査結果９０７には微小なシステマティック欠陥の検出結果が含まれないことになるが，１枚目のウェハから抽出した危険点を含む危険点９０８を検査することが可能となるため，ランダム欠陥の観察と，システマティック欠陥の検査を高効率かつ高キャプチャレートで行うことが可能となる。なお，危険点候補の判定は１枚目のウェハについてのみ行わなくてもよく，適当なタイミングで行っても良い（Ｓ９０９）。
　図１０を用いて，危険点座標候補抽出（Ｓ３１３）の処理内容について説明する。本処理は欠陥レビューのシーケンスにおいて収集した画像の中からシステマティック欠陥の候補を抽出する処理である。危険点検査のシーケンスで収集した画像と同様の回路パターンが形成され，同種の欠陥が発生している画像であればシステマティック欠陥と判定する。そのために，まずチップ座標でｍ箇所ある危険点画像のうちｐ番目の画像を読み込む（Ｓ１００２）。ここで，例えばメモリセル部内の危険点においては同一の回路パターンが形成されているため新たな危険点候補を抽出しなくて良い場合がある。そのため，欠陥レビュー画像との比較を行うか否かの判定を行う（Ｓ１００９）。欠陥レビュー画像との比較を行うか否かは各危険点についてユーザが指定する様にしても良いし，撮像した画像から回路パターンの繰り返し周期性を判定し，周期性がある場合には比較しないようにしても良い。次に，Ｎ箇所で撮像した欠陥レビュー画像からｔ番目の欠陥画像を読み込む（Ｓ１００４）。危険点画像と欠陥画像は撮像倍率などの撮像条件が異なる場合があるため，画像の比較を行いやすくするため撮像条件の違いを吸収するように画像を加工する（Ｓ１００５）。合わせ込みが必要となる場合の例を図１１を用いて説明する。図１１（ａ）は危険点検査における画像の撮像視野１１０１と欠陥レビューにおける欠陥画像の撮像視野１１０２，観察用画像の撮像視野１１０３の関係の例を示している。また，図１１（ｂ）は撮像した危険点画像，図１１（ｃ）は欠陥画像を表している。この例では危険点画像は１０００ｘ１０００画素となるように撮像し，欠陥画像は５００ｘ５００画素となるように撮像した場合を示している。撮像視野や画像サイズはレシピによりそれぞれ個別に設定可能なため，画像の拡大縮小や切抜きなどの加工を行い，撮像条件の違いを吸収する。なお，ノイズ除去や超解像処理などの加工を行っても良い。図１０に戻り説明を続ける。画像の合わせ込みが完了した後，危険点画像と欠陥画像の一致度を算出する（Ｓ１００６）。一致度の算出には例えば正規化相関値を用いればよい。また，画像から回路パターンおよび欠陥の輪郭線を検出し，輪郭線の一致度を算出するようにしても良い。また，欠陥レビューにおける欠陥分類（Ｓ４０８）と危険点検査における欠陥分類（Ｓ５０６）の分類結果を考慮して算出するようにしても良い。たとえば，分類結果が同じ場合，一致度が高くなるようにしても良い。また，異物として分類された欠陥は一致度が低くなるようにしても良い。そして，算出した一致度と予め設定したしきい値を比較し（Ｓ１００７），しきい値以上の場合は欠陥画像を撮像した座標を危険点座標の候補として出力する。以上のＳ１００４～Ｓ１００８を全ての欠陥画像に対して行い（Ｓ１００３），Ｓ１００２～Ｓ１００８を全ての危険点画像に対して行う（Ｓ１００１）。なお，Ｓ１００２で読み込む危険点画像は，チップ座標ｐに関する複数枚の危険点画像（図７で示したところのウェハ座標（ｘｐｊ，ｙｐｊ）（ｊ＝１～ｋ）の危険点画像）から合成したものでも良い。また，Ｓ１００４にて読み込む画像は欠陥画像ではなく参照画像でも良いし，欠陥画像から合成した参照画像でも良い。
　以降では本発明にかかるユーザインターフェースに関して説明する。
図１２に欠陥レビューと危険点検査を行うレシピの設定に関わるユーザインターフェースの一例を示す。本インターフェースでは，ウェハアライメントとファインアライメントに関するパラメータ設定インターフェースを呼び出すボタン１２０１，フォーカスマップ推定に関するパラメータ設定インターフェースを呼び出すボタン１２０２を備える。また，対象ウェハを検査装置で検査した結果が記憶されている場所を指定するボタン１２０３，欠陥レビューに関するパラメータ設定インターフェースを呼び出すボタン１２０４を備える。また，危険点座標を編集するインターフェース（後述）を呼び出すボタン１２０５，危険点検査に関するパラメータ設定インターフェースを呼び出すボタン１２０６を備える。また，設定された検出欠陥座標と危険点座標を読み込んだ結果をウェハマップ上にプロットして表示するインターフェース１２０７，撮像座標と付加された属性をリスト表示するインターフェース１２０８を備える。また，作成したレシピを保存するボタン１２０９，レシピを実行するボタン１２１０，実行後に危険点候補を確認するインターフェースを呼び出すボタン１２１１を備える。
　危険点座標を編集するインターフェースの一例を図１３に示す。本インターフェースはレシピ設定に関わるインターフェースの「危険点座標編集」ボタン１２０５より呼び出される。本インターフェースでは，登録されている危険点のチップ座標一覧を表示するインターフェース１３０１，新たな危険点を登録するインターフェースを呼び出すボタン１３０２，登録された危険点を修正するインターフェースを呼び出すボタン１３０３，登録された危険点を削除するボタン１３０４を備える。また，選択された危険点を撮像するチップを選択するインターフェース１３０５，登録された危険点の画像とそれに関連した情報を表示するインターフェース１３０６，撮像する危険点のウェハ座標一覧を表示するインターフェース１３０７を備える。また，以前に登録した危険点の一覧を読み込むボタン１３０９，登録した危険点の一覧を名前をつけて保存するボタン１３１０，危険点座標の編集を取り消すボタン１３１１を備える。
　危険点の登録に関するインターフェースの一例を図１４に示す。本インターフェースは危険点座標を編集するインターフェースの「追加」ボタン１３０２もしくは「修正」ボタン１３０３より呼び出される。本インターフェースでは危険点に任意の名前を入力するインターフェース１４０１，危険点の座標を入力するインターフェース１４０２，入力された危険点の座標にステージを移動させるボタン１４０３， アドレッシング用座標を入力するインターフェース１４０４，アドレッシング用座標にステージを移動するインターフェース１４０５，危険点の画像を表示するインターフェース１４０６，危険点を登録するボタン１４０７，アドレッシング用の画像を表示するインターフェース１４０８，アドレッシング用の画像を登録するボタン１４０９を備える。また，Ｓ１００９において欠陥レビュー結果との比較に用いるか否かを指定するインターフェース１４１０を備える。また，登録作業を完了するボタン１４１１，登録作業を中断するボタン１４１２を備える。
　抽出された危険点の候補を確認するインターフェースを図１５に示す。本インターフェースはレシピ設定に関わるインターフェースの「危険点候補確認」ボタン１２１１より呼び出される。本インターフェースは危険点候補および危険点の座標をマッピングして表示するインターフェース１５０１，マッピング方法を切り替えるインターフェース１５０２，抽出された危険点候補の一覧をリスト表示するインターフェース１５０３，登録されている危険点の一覧をリスト表示するインターフェース１５０４，選択された危険点候補に関する画像や対応する設計情報を表示するインターフェース１５０５を備える。また，選択された危険点候補を危険点として追加するボタン１５０６，登録された危険点を削除するボタン１５０７を備える。また，確認作業を完了するボタン１５０８，作業を中断するボタン１５０９を備える。本インターフェースを用いることにより，ユーザはチップ内における危険点を把握することが可能となる。また，危険点候補をマッピングして表示する方法としては，図１６に示すように，チップ座標毎の危険点の抽出頻度をグラフで表示するようにしても良い（図１６（ａ））。これにより多くのチップで発生している危険点候補を把握することが容易となる。また，ウェハマップと表示しても良い（図１６（ｂ））。これによりウェハ面内で危険点候補が抽出されるチップの分布が把握可能となり，検査対象となるチップを決定する際の指針を得ることが可能となる。
　欠陥レビューおよび危険点検査を行った結果の出力例を図１７に示す。欠陥種ごとの発生頻度を表示することや（図１７（ａ）），欠陥種ごとのウェハ面内での発生傾向を表示すること（図１７（ｂ））などが可能である。
　以上説明したように，欠陥レビューおよび危険点の検査を行う際に，検出欠陥座標と危険点座標を属性を付加した上でマージし，ステージの移動距離が短くなるように撮像順序を設定し，座標に付加された属性に応じてシーケンスを切り替えながら撮像を行うことで，ウェハアライメントやフォーカスマップ推定のシーケンスを共通化でき，ステージ移動時間を削減できるため，効率的に欠陥レビューと危険点検査を行うことが可能となる。また，欠陥レビュー結果から，危険点検査により取得した画像と一致度の高い画像を探索し，危険点候補を抽出することで，ユーザはシステマティック欠陥が発生しやすい箇所を把握することが可能となる。そのため本発明を用いることにより，ユーザは欠陥種ごとの発生頻度や，ウェハ面内での発生傾向を従来よりも高精度かつ迅速に把握することが可能となり，プロセス改善指針を決定するための指針を迅速に得ることが可能となる。
　図１８は本発明に係る検査フローを示したものである。危険点座標と、光学式検査装置によって検出された欠陥座標である検査情報を入力する（Ｓ１８０１）。検査情報はコンピュータやＨＤＤ(Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ)等の外部記憶装置とＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ　Ｄｉｓｋ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）等の可搬性を有する記憶媒体から情報を読み出す読み取り装置、通信装置等から入力してもよい。次に，検査情報に含まれる各欠陥点に対応する参照点の座標を算出する（Ｓ１８０８）。危険点座標と検査情報に座標の種類を示す情報を付加してマージする（Ｓ１８０２）。次に、撮像順序の並び替えを行い（Ｓ１８０３）、撮像順序に従って欠陥の検査を行う（Ｓ１８０４）。全検査座標の検査を終了したかを確認し（Ｓ１８０５）、検査結果を出力し（Ｓ１８０６）、検査を終了する（Ｓ１８０７）。
　特に実施例２では、座標の種類を示す情報について述べる。Ｓ１８０１において、危険点座標はユーザが経験的に判断し決定した座標を入力してもよい。検査装置が出力した検査結果を基に、危険点を算出して、検査情報に反映させてもよい。あるいは半導体ウェハの設計データを基にして、危険点の予測を行ったものを入力してもよい。
　Ｓ１８０８において、参照点の座標を算出するには、欠陥点と同じ回路パターンが形成されるように設計された座標を算出すればよい。最も簡単な方法としては、欠陥点が存在するダイに隣接したダイにおける欠陥点に対応した座標を算出すればよい。つまり、欠陥点の座標に対してチップサイズ分の寸法を加算もしくは減算すればよい。また、隣接するダイである必要は無く、入力された危険点座標もしくは欠陥点座標もしくは既に算出された参照点座標の近くで撮像されるようにウェハ上の参照点座標を算出しても良い。以上のように算出した参照座標点については、後述のＳ１８０２において「参照」の属性を付加し，付帯情報として対応する欠陥点へのリンク情報を格納する。
　Ｓ１８０２において、危険点座標と検査情報をマージすることについて図１９を用いて説明する。座標の種類を示す情報とは、欠陥の状態または種類の情報、欠陥検査時の検査座標の情報、検査方法の情報等である。実施例２において、座標の種類を示す情報は、属性と、必要であれば欠陥を示す番号や名前、図１９のように付帯情報を付加したものを含む。前記付帯情報とは、欠陥の検査を支援するための情報、参照画像を用いた検査に対応する欠陥点へのリンク情報、欠陥の状態を示す情報、欠陥の発生確率等の情報等である。
　Ｓ１８０３において、撮像順序の決定方法は、実施例１と同様に行う。あるいは、検査座標の属性だけでなく、参照座標までのステージの移動時間も考慮して、検査時間が短くなるように撮像順序を決定してもよい。
　Ｓ１８０４において、欠陥検査ステップについて図２０を用いて説明する。図１９に示されるように属性が欠陥の場合には、検査座標の欠陥画像を撮像し，撮像した画像から欠陥検出を行う。欠陥検出では、付帯情報を参照し、撮像した参照画像と比較検査することにより求めても良いし、例えばメモリセル部のように繰り返し周期性を有する場合には、欠陥画像から参照画像を合成し、比較検査を行っても良い。
　属性が参照の場合について述べる。参照座標までステージを移動し、参照画像の撮像を行う。
　属性が参照と欠陥であった場合のシーケンスを観察と呼び、危険点であった場合のシーケンスを危険点検査または単に検査と呼ぶ。
　属性が危険点の場合は、参照した危険点座標へステージを移動（アドレッシング）し、危険点座標を撮像し、検査を行う。
　つまり、座標の種類を示す情報を判断し、座標の種類に応じた検査シーケンスを切り替えながら検査または観察を行う。
　以上説明したように，欠陥レビューおよび危険点の検査を行う際に，危険点座標と検査情報を座標の種類を示す情報を付加した上でマージし，撮像順序を決定し，座標の種類を示す情報のうち特に属性に応じてシーケンスを切り替えながら検査または観察を行うことで，ウェハアライメントやフォーカスマップ推定のシーケンスを共通化でき，ステージ移動時間を削減できるため，効率的に欠陥レビュー（観察）と危険点検査を行うことが可能となる。また，欠陥レビュー結果から，危険点検査により取得した画像と一致度の高い画像を探索し，危険点候補を抽出することで，ユーザはシステマティック欠陥が発生しやすい箇所を把握することが可能となる。そのため本発明を用いることにより，ユーザは欠陥種ごとの発生頻度や，ウェハ面内での発生傾向を従来よりも高精度かつ迅速に把握することが可能となり，プロセス改善指針を決定するための指針を迅速に得ることが可能となる。
　２０６・・・危険点座標記憶部，２０７・・・検出欠陥座標記憶部， Ｓ３０８・・・検出欠陥座標と危険点座標をマージするステップ，Ｓ３０９・・・撮像順序を設定するステップ，Ｓ３１０・・・シーケンスを切り替えるステップ，Ｓ３１１・・・欠陥レビュー，Ｓ３１２・・・危険点検査，Ｓ３１３・・・危険点座標の候補を抽出するステップ，Ｓ１００６・・・画像の一致度を計算するステップ，Ｓ４０８・・・検出欠陥座標の欠陥を分類するステップ，Ｓ５０６・・・危険点画像の欠陥を分類するステップ，Ｓ９０６・・・抽出された危険点候補をユーザが判定するステップ、Ｓ１８０１・・・危険点座標と検査情報を入力するステップ、Ｓ１８０２・・・危険点座標と欠陥検査座標とを座標の種類を示す情報を付加した上でマージするステップ、Ｓ１８０３・・・撮像順序を決定するステップ、Ｓ１８０４・・・欠陥の検査ステップ、Ｓ１８０５・・・全検査座標の検査を終了したかを確認するステップ、Ｓ１８０６・・・検査結果を出力するステップ、Ｓ１８０８・・・参照点の座標を算出するステップ

Claims (19)

  1. 　半導体ウェハ上の欠陥を複数の検査方法を用いて検査する方法であって、
    　半導体ウェハ上の座標であって、ユーザが指定あるいはシステマティック欠陥が発生し得る座標である危険点座標と、検査情報から取得した半導体ウェハ上の座標である欠陥検査座標とを座標の種類を示す情報を付加した上でマージするステップと、
    　マージした座標の検査順序を決定するステップと、
    　前記マージした座標の種類を示す情報を用いて選択し、検査すべき座標ごとに検査方法を選択して検査を行う欠陥の検査ステップと、
    を有することを特徴とする欠陥検査方法。
  2. 　請求項１記載の欠陥検査方法であって、
    　前記危険点座標を、前記検査ステップから得られる欠陥の検査結果あるいは半導体ウェハの設計情報を用いて危険点座標を決定すること
    を特徴とする欠陥検査方法。
  3. 　請求項１記載の欠陥検査方法であって、
    　前記マージした座標の検査順序を決定するステップにおいて、前記座標の種類を示す情報を用いて座標間のステージの移動時間を比較し、撮像順序を決定すること
    を特徴をする欠陥検査方法。
  4. 　請求項１記載の欠陥検査方法であって、
    　前記検査方法を選択は、欠陥レビューと危険点検査とを選択すること
    を特徴とする欠陥検査方法。
  5. 　請求項１記載の欠陥検査方法であって、
    　前記欠陥の検査ステップで得られた欠陥の検査結果であって、前記欠陥の検査結果から、前記欠陥検査座標を撮像した画像と、前記危険点座標を撮像した画像を比較し、一致度を求めて、前記一致度の高さを判定し、前記欠陥検査座標の候補と前記危険点座標の候補に分別する危険点判定ステップを有すること
    を特徴とする欠陥検査方法。
  6. 　請求項５記載の欠陥検査方法であって、
    　前記危険点判定ステップにおいて、前記欠陥検査座標を撮像した画像と前記危険点座標を撮像した画像を比較する際に、撮像条件の違いを合わせ込んだ上で比較を行うこと
    を特徴とする欠陥検査方法。
  7. 　請求項５記載の欠陥検査方法であって、
    　前記危険点判定ステップにおいて、
    　前記欠陥検査座標を撮像した画像と前記危険点座標を撮像した画像を比較する際に、予め作成した欠陥状態の分類結果を用いて一致度の比較を行うこと
    を特徴とする欠陥検査方法。
  8. 　請求項５記載の欠陥検査方法であって、
    　前記危険点判定ステップにおいて、前記欠陥検査座標を撮像した画像と前記危険点座標を撮像した画像を比較する際に、予め作成した欠陥状態の分類結果を用いて一致度に重みづけして比較を行うこと
    を特徴とする欠陥検査方法。
  9. 　半導体ウェハ上の欠陥を複数の検査方法を用いて検査する装置であって、
    　半導体ウェハ上の座標であって、システマティック欠陥が発生し得る座標である危険点座標と、検査情報から取得した半導体ウェハ上の座標である欠陥検査座標とを座標の種類を示す情報を付加した上でマージする手段と、
    　マージした座標の検査順序を決定する手段と、
    　前記マージした座標の種類を示す情報を用いて選択し、検査すべき座標ごとに検査方法を選択して検査を行う欠陥の検査手段と、
    を備えることを特徴とする欠陥検査装置。
  10. 　請求項９記載の欠陥検査装置であって、
    　前記危険点座標を、前記検査手段から得られる欠陥の検査結果あるいは半導体ウェハの設計情報を用いて危険点座標を決定すること
    を特徴とする欠陥検査装置。
  11. 　請求項９記載の欠陥検査装置であって、
    　前記マージした座標の検査順序を決定する手段において、前記座標の種類を示す情報を用いて座標間のステージの移動時間を比較し、撮像順序を決定すること
    を特徴とする欠陥検査装置。
  12. 　請求項８記載の欠陥検査装置であって、
    　前記検査方法を選択は、欠陥レビューと危険点検査とを選択すること
    を特徴とする欠陥検査装置。
  13. 　請求項９記載の欠陥検査装置であって、
    　前記欠陥の検査手段で得られた欠陥の検査結果であって、前記欠陥の検査結果から、前記欠陥検査座標を撮像した画像と、前記危険点座標を撮像した画像を比較し、一致度を求めて、前記一致度の高さを判定し、前記欠陥検査座標の候補と前記危険点座標の候補に分別する危険点判定手段を有すること
    を特徴とする欠陥検査装置。
  14. 　請求項１３記載の欠陥検査装置であって、
    　前記危険点判定手段において、前記欠陥検査座標を撮像した画像と前記危険点座標を撮像した画像を比較する際に、撮像条件の違いを合わせ込んだ上で比較を行うこと
    を特徴とする欠陥検査装置。
  15. 　請求項１３記載の欠陥検査装置であって、
    　前記危険点判定手段において、前記欠陥検査座標を撮像した画像と前記危険点座標を撮像した画像を比較する際に、予め作成した欠陥状態の分類結果を用いて一致度の比較を行うこと
    を特徴とする欠陥検査装置。
  16. 　請求項１３記載の欠陥検査装置であって、
    　前記危険点判定手段において、前記欠陥検査座標を撮像した画像と前記危険点座標を撮像した画像を比較する際に、予め作成した欠陥状態の分類結果を用いて一致度に重みづけして比較を行うこと
    を特徴とする欠陥検査装置。
  17. 　請求項１３記載の欠陥検査装置であって、
    　前記危険点判定手段において、危険点座標候補を抽出し、前記抽出された危険点候補をユーザが危険点座標であるか否かを判定するインターフェースと、
    　危険点と判定された危険点候補を危険点として記憶する手段と
    を備えることを特徴とした欠陥検査装置。
  18. 　請求項８記載の欠陥検査装置であって、
    　表示手段を有し、
    　前記表示手段は、前記マージした座標のうち、座標と、座標の種類を示す情報と、
    を表示することを特徴とする欠陥検査装置。
  19. 　請求項１７記載の欠陥検査装置であって、
    　前記判定するインターフェースは、前記欠陥検査座標を撮像した画像と、判定された一致度が高い前記危険点画像と、を表示すること
    を特徴とする欠陥検査装置。
PCT/JP2012/067265 2011-09-09 2012-07-06 欠陥検査方法および欠陥検査装置 WO2013035419A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020147004477A KR101594267B1 (ko) 2011-09-09 2012-07-06 결함 검사 방법 및 결함 검사 장치
US14/238,105 US9165356B2 (en) 2011-09-09 2012-07-06 Defect inspection method and defect inspection device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-196679 2011-09-09
JP2011196679A JP5581286B2 (ja) 2011-09-09 2011-09-09 欠陥検査方法および欠陥検査装置

Publications (1)

Publication Number Publication Date
WO2013035419A1 true WO2013035419A1 (ja) 2013-03-14

Family

ID=47831872

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/067265 WO2013035419A1 (ja) 2011-09-09 2012-07-06 欠陥検査方法および欠陥検査装置

Country Status (4)

Country Link
US (1) US9165356B2 (ja)
JP (1) JP5581286B2 (ja)
KR (1) KR101594267B1 (ja)
WO (1) WO2013035419A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6101160B2 (ja) * 2013-06-25 2017-03-22 株式会社日立ハイテクノロジーズ 荷電粒子線装置、及び試料検査方法
JP2015025758A (ja) * 2013-07-26 2015-02-05 Hoya株式会社 基板検査方法、基板製造方法および基板検査装置
US9401016B2 (en) * 2014-05-12 2016-07-26 Kla-Tencor Corp. Using high resolution full die image data for inspection
US10712289B2 (en) * 2014-07-29 2020-07-14 Kla-Tencor Corp. Inspection for multiple process steps in a single inspection process
US10497092B2 (en) * 2015-11-19 2019-12-03 Camtek Ltd Continuous light inspection
US10712152B2 (en) * 2016-01-29 2020-07-14 Hitachi High-Tech Corporation Overlay error measurement device and computer program
CN109643106B (zh) * 2016-08-15 2021-09-24 Asml荷兰有限公司 用于提高半导体制造产率的方法
TWI688761B (zh) * 2017-01-18 2020-03-21 荷蘭商Ａｓｍｌ荷蘭公司 缺陷顯示方法
JP6682469B2 (ja) * 2017-03-22 2020-04-15 キオクシア株式会社 座標検出方法および座標出力装置、欠陥検査装置
US10872406B2 (en) 2018-04-13 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hot spot defect detecting method and hot spot defect detecting system
US11122680B2 (en) * 2019-03-18 2021-09-14 International Business Machines Corporation Passive methods of loose die identification
US11333616B2 (en) * 2020-07-30 2022-05-17 Kla Corporation Adaptive focusing system for a scanning metrology tool
KR102234984B1 (ko) * 2020-10-14 2021-04-01 차일수 반도체 웨이퍼의 파티클 검출장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302906A (ja) * 2004-04-09 2005-10-27 Hitachi High-Technologies Corp 電子線検査装置
JP2008233687A (ja) * 2007-03-22 2008-10-02 Toshiba Corp パターン情報生成方法
JP2008300670A (ja) * 2007-05-31 2008-12-11 Hitachi High-Technologies Corp データ処理装置、およびデータ処理方法
JP2010085145A (ja) * 2008-09-30 2010-04-15 Hitachi High-Technologies Corp 検査装置及び検査方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3893825B2 (ja) 1999-12-28 2007-03-14 株式会社日立製作所 半導体ウェーハの欠陥観察方法及びその装置
JP4035974B2 (ja) * 2001-09-26 2008-01-23 株式会社日立製作所 欠陥観察方法及びその装置
JP2006300775A (ja) * 2005-04-21 2006-11-02 Olympus Corp 外観検査装置
JP2006332296A (ja) * 2005-05-26 2006-12-07 Hitachi High-Technologies Corp 電子ビーム応用回路パターン検査における焦点補正方法
JP4825469B2 (ja) 2005-08-05 2011-11-30 株式会社日立ハイテクノロジーズ 半導体デバイスの欠陥レビュー方法及びその装置
US7834992B2 (en) * 2006-04-05 2010-11-16 Hitachi High-Technologies Corporation Method and its apparatus for detecting defects
US7904845B2 (en) * 2006-12-06 2011-03-08 Kla-Tencor Corp. Determining locations on a wafer to be reviewed during defect review
US9710903B2 (en) * 2008-06-11 2017-07-18 Kla-Tencor Corp. System and method for detecting design and process defects on a wafer using process monitoring features

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302906A (ja) * 2004-04-09 2005-10-27 Hitachi High-Technologies Corp 電子線検査装置
JP2008233687A (ja) * 2007-03-22 2008-10-02 Toshiba Corp パターン情報生成方法
JP2008300670A (ja) * 2007-05-31 2008-12-11 Hitachi High-Technologies Corp データ処理装置、およびデータ処理方法
JP2010085145A (ja) * 2008-09-30 2010-04-15 Hitachi High-Technologies Corp 検査装置及び検査方法

Also Published As

Publication number Publication date
US9165356B2 (en) 2015-10-20
KR101594267B1 (ko) 2016-02-15
US20140169657A1 (en) 2014-06-19
JP2013058654A (ja) 2013-03-28
JP5581286B2 (ja) 2014-08-27
KR20140038561A (ko) 2014-03-28

Similar Documents

Publication Publication Date Title
JP5581286B2 (ja) 欠陥検査方法および欠陥検査装置
JP5948262B2 (ja) 欠陥観察方法および欠陥観察装置
US8731275B2 (en) Method and apparatus for reviewing defects
US9390490B2 (en) Method and device for testing defect using SEM
JP5444092B2 (ja) 検査方法およびその装置
TWI515813B (zh) Charged particle - ray device
JP5325580B2 (ja) Ｓｅｍを用いた欠陥観察方法及びその装置
JP5390215B2 (ja) 欠陥観察方法および欠陥観察装置
JP5544344B2 (ja) 欠陥観察方法及び欠陥観察装置
WO2016092640A1 (ja) 欠陥観察装置および欠陥観察方法
JP2008041940A (ja) Ｓｅｍ式レビュー装置並びにｓｅｍ式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法
JP2009250645A (ja) 欠陥レビュー方法およびその装置
JP5396407B2 (ja) パターン観察装置，レシピ作成装置，レシピ作成方法
US20230052350A1 (en) Defect inspecting system and defect inspecting method
WO2018167965A1 (ja) 欠陥観察装置及び欠陥観察方法
JP5163731B2 (ja) 欠陥候補の画像表示方法
JP5039594B2 (ja) レビュー装置，検査領域設定支援システム、および、欠陥の画像得方法
JP2011047783A (ja) 試料の観察方法およびその装置
JP2017027651A (ja) 荷電粒子線装置およびプログラム記憶媒体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12830332

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14238105

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20147004477

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12830332

Country of ref document: EP

Kind code of ref document: A1