KR101787390B1 - 메탈라이즈드 기판, 금속 페이스트 조성물, 및 메탈라이즈드 기판의 제조 방법 - Google Patents

메탈라이즈드 기판, 금속 페이스트 조성물, 및 메탈라이즈드 기판의 제조 방법 Download PDF

Info

Publication number
KR101787390B1
KR101787390B1 KR1020137009017A KR20137009017A KR101787390B1 KR 101787390 B1 KR101787390 B1 KR 101787390B1 KR 1020137009017 A KR1020137009017 A KR 1020137009017A KR 20137009017 A KR20137009017 A KR 20137009017A KR 101787390 B1 KR101787390 B1 KR 101787390B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
adhesion layer
mass
copper
Prior art date
Application number
KR1020137009017A
Other languages
English (en)
Other versions
KR20140008300A (ko
Inventor
나오토 다카하시
야스유키 야마모토
에미 우시오다
Original Assignee
가부시끼가이샤 도꾸야마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도꾸야마 filed Critical 가부시끼가이샤 도꾸야마
Publication of KR20140008300A publication Critical patent/KR20140008300A/ko
Application granted granted Critical
Publication of KR101787390B1 publication Critical patent/KR101787390B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/52Multiple coating or impregnating multiple coating or impregnating with the same composition or with compositions only differing in the concentration of the constituents, is classified as single coating or impregnation
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/53After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
    • C04B41/5338Etching
    • C04B41/5353Wet etching, e.g. with etchants dissolved in organic solvents
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81Coating or impregnation
    • C04B41/89Coating or impregnation for obtaining at least two superposed coatings having different compositions
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/91After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics involving the removal of part of the materials of the treated articles, e.g. etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0341Intermediate metal, e.g. before reinforcing of conductors by plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]
    • Y10T428/24967Absolute thicknesses specified
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less

Abstract

보다 간편한 방법에 의해 파인 패턴을 형성할 수 있는 메탈라이즈드 기판의 제조 방법, 당해 방법에 의해 제조되는 메탈라이즈드 기판, 및 당해 방법에 있어서 사용하는 금속 페이스트 조성물을 제공한다. 질화물 세라믹스 소결체 기판(10), 당해 소결체 기판(10) 상에 형성된 질화티타늄층(20), 당해 질화티타늄층(20) 상에 형성된 구리 및 티타늄을 함유하는 밀착층(30), 당해 밀착층(30) 상에 형성된 구리 도금층(40)을 구비해서 이루어지며, 밀착층(30)의 두께가 0.1㎛ 이상 5㎛ 이하인 메탈라이즈드 기판(100)으로 한다.

Description

메탈라이즈드 기판, 금속 페이스트 조성물, 및 메탈라이즈드 기판의 제조 방법{METALLIZED SUBSTRATE, METAL PASTE COMPOSITION, AND METHOD FOR PRODUCING METALLIZED SUBSTRATE}
본 발명은, 메탈라이즈드 기판, 금속 페이스트 조성물, 및 메탈라이즈드 기판의 제조 방법에 관한 것이다. 상세하게는, 메탈라이즈드 패턴끼리의 간격이 좁은 파인 패턴이 형성된 메탈라이즈드 기판, 당해 기판을 제조하는데 사용하는 금속 페이스트 조성물, 및 당해 메탈라이즈드 기판의 제조 방법에 관한 것이다.
메탈라이즈드 세라믹스 기판의 제조 방법으로서는, 코파이어법(동시 소성법)과 포스트 파이어법(축차 소성법)이 알려져 있다. 코파이어법이란, 그린 시트라 불리는 미소성의 세라믹 기판 전구체 상에 금속 페이스트층을 형성하는 것에 의해 메탈라이즈드 세라믹 기판 전구체를 제작하고, 이것을 소성하는 방법이다. 이 방법에서는 그린 시트 및 금속 페이스트층의 소성은 동시에 행해진다.
포스트 파이어법이란, 그린 시트를 소성해서 얻어진 세라믹 기판 상에 금속 페이스트층을 형성하는 것에 의해 메탈라이즈드 세라믹 기판 전구체를 제작하고, 이것을 소성하는 방법이다. 이 방법에서는 그린 시트의 소성 및 금속 페이스트층의 소성은 축차적으로 행해진다. 어느 방법으로도 세라믹 기판 상에 메탈라이즈드 패턴을 형성할 수 있으며, 그것에 의해 얻어지는 기판은, 주로 전자 부품을 탑재하기 위한 기판으로서 사용된다.
예를 들면, 코파이어법에 의한 배선 형성의 경우, 소성 시에 그린 시트가 불균일하게 수축하기 쉬우며, 예를 들면 정방형의 그린 시트를 소결했을 경우에는, 약간이지만, 각 변의 중앙 부분이 내측으로 휘어지도록 수축이 일어나 기판은 성형(星型)으로 변형하기 때문에, 1매의 그린 시트 상에 동일 형상의 메탈라이즈드 패턴을 많이 형성했을 경우에는, 패턴이 형성되는 장소에 따라 패턴의 형상이 약간 변해버리는 것이 불가피하다.
한편, 포스트 파이어법에 의한 메탈라이즈드 패턴 형성의 경우, 세라믹 기판 상에 직접 도전 페이스트를 도포·건조한 후에 소성하는 것에 의해 메탈라이즈드 패턴이 형성된다. 도전 페이스트층의 소부(燒付)(소성)에 있어서는, 도전 페이스트층은 두께 방향으로는 수축하지만, 평면 방향의 수축은 거의 일어나지 않기 때문에, 코파이어법에서 보이는, 위치에 따라 패턴 형상이 변한다는 문제는 일어나지 않는다.
이 점에서, 포스트 파이어법은, 기판 상에 파인 패턴을 형성하는데 적합한 방법이라 할 수 있다. 그러나, 전자 부품을 탑재하기 위한 기판에서는, 탑재되는 부품이 작아지는 것에 수반하여, 메탈라이즈드 패턴의 고정밀도화, 고정세화(高精細化)가 더욱 요구되고 있으며, 종래의 포스트 파이어법에 의한 제조 방법으로는 이러한 요구에 충분히 대응할 수 없는 상황으로 되어 가고 있다. 예를 들면, 포스트 파이어법에 있어서, 금속 페이스트를 목적으로 하는 회로 패턴의 형상대로 도포했다고 해도, 소결 전에 금속 페이스트가 흐르거나, 번지거나 하는 경우가 있어, 패턴의 미세화를 진행하는데 있어서 장해로 되고 있었다.
또한, 포스트 파이어법에서는 통상, 소결체 기판 상에 금속 페이스트를 스크린 인쇄하고, 이것을 소성하는 것에 의해 금속 패턴이 형성되지만, 금속 패턴과 당해 기판과의 밀착성을 높이기 위해, 예를 들면, 티타늄 분말 등을 금속 페이스트에 배합하고 있다(특허문헌 1 참조). 이 특허문헌 1에 기재된 방법에서는, 원래 금속 페이스트층만으로 금속 패턴을 형성하는 것을 목적으로 하고 있기 때문에, 금속 패턴층이 두껍고, 형성한 금속 패턴의 단면은, 도 1에 나타나 있는 바와 같이, 밑변이 긴 사다리꼴 형상으로 되어 있어, 향상된 파인 패턴에의 장해로 되고 있었다. 또한, 당해 방법에 있어서는, 티타늄 분말을 함유하는 금속 페이스트층 상에, 티타늄 분말을 함유하지 않는 금속 페이스트층을 형성한 후, 소성을 행하고 있지만, 소성 시에 티타늄 분말을 함유하지 않는 부분에도 티타늄이 분산하여, 형성되는 메탈라이즈드 패턴 전체에 농담(濃淡)의 차이는 있지만, 티타늄이 함유되게 되어, 도전율이 저하하는 경향이 있어 개선의 여지가 있었다.
상기 스크린 인쇄에 의한 메탈라이즈드 패턴의 형성보다도, 더욱 파인 패턴화를 달성할 수 있는 기술로서, 에칭에 의해 메탈라이즈드 패턴을 형성하는 방법이 있다(특허문헌 2). 당해 방법에서는, 소결체 기판 상에, 티타늄 및 구리의 스퍼터층을 형성하고, 스루홀 중에 구리 도금을 형성하고, 포토리소그래피법(이하, 「포토리소그래피법 」으로 약기하는 경우가 있음)에 의해 메탈라이즈드 패턴을 형성하지 않은 개소에 레지스트 패턴을 형성하고, 구리 도금, 니켈 도금, 금 도금을 차례로 행하고, 레지스트를 제거하고, 티타늄 및 구리의 스퍼터층을 에칭에 의해 제거함으로써, 메탈라이즈드 기판이 제조된다.
일본국 특개평7-240572호 공보 미국 특허출원 공개 2004/0035693호 명세서
포토리소그래피법 및 에칭에 의해 메탈라이즈드 패턴을 형성하는 특허문헌 2에 기재된 방법에 의하면, 라인 앤드 스페이스가 20/20㎛ 정도의 파인 패턴을 형성할 수 있지만, 당해 방법에서는, 메탈라이즈드 패턴을 형성하기 위해 스퍼터층을 형성할 필요가 있으며, 스퍼터층을 형성하기 위한 전용 설비 등이 필요해져, 간편하게 메탈라이즈드 기판을 제조할 수 있는 방법은 아니었다.
그래서, 본 발명은, 보다 간편한 방법에 의해 파인 패턴을 형성할 수 있는 메탈라이즈드 기판의 제조 방법, 당해 방법에 의해 제조되는 메탈라이즈드 기판, 및 당해 방법에 있어서 사용하는 금속 페이스트 조성물을 제공하는 것을 과제로 한다.
스크린 인쇄에 의해 금속 페이스트 조성물을 패턴 형상으로 도포하고, 이것을 소성해서 메탈라이즈드 패턴을 형성하는 방법으로는, 상기한 바와 같이 파인 패턴을 형성할 수 없다. 또한, 스퍼터층을 형성해서 에칭에 의해 메탈라이즈드 패턴을 형성하는 방법은, 간편한 방법이라고는 할 수 없다. 따라서, 새로운 어프로치가 필요하다.
이러한 새로운 어프로치로서, 본 발명자들은, 이하에 나타내는 메탈라이즈드 기판의 제조 방법, 당해 방법에 의해 얻어지는 메탈라이즈드 기판, 및 당해 방법에 있어서 사용하는 금속 페이스트 조성물을 완성시켰다.
제1의 본 발명은, 질화물 세라믹스 소결체 기판(10), 당해 소결체 기판(10) 상에 형성된 질화티타늄층(20), 당해 질화티타늄층(20) 상에 형성된 구리 및 티타늄을 함유하는 밀착층(30), 당해 밀착층(30) 상에 형성된 구리 도금층(40)을 구비해서 이루어지며, 상기 밀착층(30)의 두께가 0.1㎛ 이상 5㎛ 이하인 메탈라이즈드 기판(100)이다.
상기 층 구성의 메탈라이즈드 기판(100)에서는, 질화티타늄층(20) 및 밀착층(30) 상에 구리 도금층(40)을 형성하고 있으므로, 구리 도금층(40)의 기판(10)에 대한 밀착성이 양호하다. 또한, 밀착성을 확보하기 위한 밀착층(30)의 층 두께를 얇게 해서, 도전성이 양호한 구리 도금층에 의해 도전성을 확보하고 있다.
제1의 본 발명에 있어서, 밀착층(30)과 구리 도금층(40)의 두께 비(比)는, 밀착층(30)/구리 도금층(40)으로, 1/50∼1/1인 것이 바람직하다. 이러한 두께 비로 함으로써, 금속층의 밀착성과 도전성의 밸런스를 잡을 수 있다.
제1의 본 발명에 있어서, 밀착층(30)은, 은을 함유하고 있지 않은 층인 것이 바람직하다. 밀착층(30)이 은을 함유할 경우, 후에 상술(詳述)하는 바와 같이, 에칭에 의해 금속층을 패터닝할 때에 결함이 발생해버릴 우려가 있다.
제1의 본 발명에 있어서, 질화물 세라믹스 소결체 기판(10) 상의, 질화티타늄층(20), 밀착층(30), 및 구리 도금층(40)이, 포토리소그래피법에 의해 형성된 메탈라이즈드 패턴인 것이 바람직하다. 또한, 포토리소그래피법에 의해 패턴 형성하는 것에 의해, 당해 메탈라이즈드 패턴의 라인 앤드 스페이스를, 50/50㎛ 이하로 할 수 있다.
제2의 본 발명은, 구리분(粉), 및 수소화티타늄분을 함유하고, 은분을 함유하지 않는 금속 성분, 및 25℃의 점도가 100Pa·s 이상의 고점성 용매를 함유하는 금속 페이스트 조성물로서, 구리분 100질량부에 대해서, 수소화티타늄분을 5질량부 이상 50질량부 이하, 고점성 용매를 10질량부 이상 50질량부 이하 함유하는 금속 페이스트 조성물이다.
하기에서 상술하는 바와 같이, 기판(10) 상에 형성한 금속층이 은을 함유하고 있으면, 에칭 시에 있어서 문제가 발생한다. 따라서, 금속층을 형성하기 위한 금속 페이스트 조성물은, 은분을 함유하지 않는 것이 바람직하다. 또한, 소결성을 양호하게 하기 위해서, 액상을 형성하는 수소화티타늄분을 소정 범위의 양 함유하고 있을 필요가 있다. 또한, 고점성 용매를 사용하고 있는 것에 의해, 페이스트의 점도를 유지하면서, 또한 그 제거가 용이하기 때문에, 파인 패턴을 형성하기 쉬워진다.
제2의 본 발명에 있어서, 금속 페이스트 조성물은, 또한, 바인더 성분을 함유하고 있지 않거나, 또는 함유하고 있다고 해도 구리분 100질량부에 대해서 4질량부 미만인 것이 바람직하다.
금속 페이스트 조성물 중에 바인더 성분이 상기 범위를 초과하여 함유되어 있으면, 소성에 있어서 금속층이 치밀화하지 않는다. 또한, 유기 바인더의 양을 가능한 적게 하고, 고점성 용매를 사용해서, 금속 페이스트 조성물의 점도를 확보하는 것이 바람직하다.
또한, 본 발명의 금속 페이스트 조성물에서는, 고형분 농도가 낮아지기 때문에, 금속 페이스트 조성물의 레벨링성이 향상하며(스크린 인쇄 시의 메시 자국이 저감함), 또한 인쇄막 두께를 저감시킬 수 있다.
제2의 본 발명에 있어서, 수소화티타늄분은, 5㎛ 초과의 조대(粗大) 입자를 함유하지 않는 입도 분포의 것인 것이 바람직하다. 조대 입자를 함유하면, 금속층에 돌기가 발생해버리는 경우가 있다. 밀착층(30)의 두께를 얇게 하는 본 발명에 있어서는 주의가 필요하다.
제2의 본 발명에 있어서, 구리분의 평균 입자 지름은, 0.1㎛ 이상 1.0㎛ 미만인 것이 바람직하다. 구리분의 평균 입자 지름을 상기 범위로 하는 것에 의해, 치밀한 금속층이 얻어진다.
제3의 본 발명은, 질화물 세라믹스 소결체(10)에 있어서의 메탈라이즈드 패턴을 형성하는 측의 전면(全面)에, 제2의 본 발명의 금속 페이스트 조성물(32)을 도포하는 공정,
상기에서 얻어진 기판을 소성함으로써, 질화물 세라믹스 소결체(10) 상에, 질화티타늄층(20) 및 밀착층(30)을 이 순서로 형성하는 소성 공정,
밀착층(30) 표면에 구리 도금층(40)을 형성하는 공정,
배선 패턴으로서 남기고자 하는 구리 도금층(40) 상의 소정의 위치에, 포토리소그래피법에 의해 레지스트 패턴(50)을 형성하는 공정,
레지스트 패턴(50)을 형성하고 있지 않은 위치의 구리 도금층(40) 및 밀착층(30)을 에칭에 의해 제거하는 공정,
레지스트 패턴(50)을 박리하는 공정, 및,
노출해 있는 질화티타늄층(20)을 에칭하는 공정
을 구비한 메탈라이즈드 기판(100a)의 제조 방법이다.
제4의 본 발명은, 질화물 세라믹스 소결체(10)에 있어서의 메탈라이즈드 패턴을 형성하는 측의 전면에, 제2의 본 발명의 금속 페이스트 조성물(32)을 도포하는 공정,
상기에서 얻어진 기판을 소성함으로써, 질화물 세라믹스 소결체(10) 상에, 질화티타늄층(20) 및 밀착층(30)을 이 순서로 형성하는 소성 공정,
밀착층(30) 상의 배선 패턴을 형성하려 하지 않는 소정의 위치에, 포토리소그래피법에 의해 레지스트 패턴(50)을 형성하는 공정,
레지스트 패턴(50)이 형성되어 있지 않은 밀착층(30) 상에, 구리 도금층(40)을 형성하는 공정,
레지스트 패턴(50)을 박리하는 공정,
노출해 있는 밀착층(30)을 에칭하는 공정, 및,
노출해 있는 질화티타늄층(20)을 에칭하는 공정
을 구비한 메탈라이즈드 기판(100b)의 제조 방법.
제4의 본 발명에 있어서, 상기 소성 공정 후에, 상기 밀착층(30) 상에 구리 스트라이크 도금에 의한 산화 방지층(52)을 형성하는 공정을 구비하는 것이 바람직하다.
제3 및 제4의 본 발명에 있어서, 소성 공정 후에, 밀착층(30)의 표면을 연마하는 연마 공정을 더 구비하는 것이 바람직하다. 또, 제4 발명에 있어서, 밀착층(30) 상에 산화 방지층(52)을 형성할 경우에는, 당해 산화 방지층(52)을 형성하기 전에, 밀착층(30)의 표면을 연마하는 것이 바람직하다.
제3 및 제4의 본 발명의 메탈라이즈드 기판의 제조 방법에 있어서는, 질화물 세라믹스 소결체 기판(10)의 전면에 금속 페이스트 조성물을 도포·소성해서, 이것을 포토리소그래피법에 의해 패터닝하는 것에 의해, 메탈라이즈드 패턴을 형성하고 있다. 이 때문에, 고정세한 배선 패턴을 형성할 수 있다.
소결체 기판(10) 전면에 형성한 금속층의 일부를 에칭할 필요가 있기 때문에, 금속층을 형성하기 위한 제2의 본 발명의 금속 페이스트 조성물은, 당해 에칭이 호적(好適)하게 행해지는 것일 필요가 있다. 또한, 소성에 의해 치밀한 금속층을 형성하는 것일 필요도 있다. 제2의 본 발명의 금속 페이스트 조성물은, 이러한 요구를 만족시키고 있다.
제1의 본 발명의 메탈라이즈드 기판(100)은, 제3 및 제4 상기 본 발명의 방법에 의해 제조된다. 질화티타늄층(20) 및 밀착층(30)이, 구리 도금층(40)과 소결체 기판(10)과의 밀착성을 확보하고 있고, 구리 도금층(40)이 도전성을 확보하고 있으므로, 밀착성 및 도전성이 좋은 메탈라이즈드 패턴이 형성되어 있다.
도 1은 종래의 금속 페이스트를 스크린 인쇄에 의해 도포해서 형성한 메탈라이즈드 기판의 단면도.
도 2는 본 발명의 메탈라이즈드 기판의 단면도.
도 3은 제3의 본 발명의 메탈라이즈드 기판의 제조 방법의 각 공정을 나타내는 모식도.
도 4는 제4의 본 발명의 메탈라이즈드 기판의 제조 방법의 각 공정을 나타내는 모식도.
도 5는 제4의 본 발명의 메탈라이즈드 기판의 제조 방법에 있어서, 산화 방지층을 형성했을 경우의 각 공정을 나타내는 모식도.
본 발명은, 보다 간편한 방법에 의해 파인 패턴을 형성할 수 있는 메탈라이즈드 기판의 제조 방법, 당해 방법에 의해 제조되는 메탈라이즈드 기판, 및 당해 방법에 있어서 사용하는 금속 페이스트 조성물에 관한 것이다. 우선, 본 발명의 메탈라이즈드 기판의 제조 방법에 대하여 설명한다. 본 발명의 메탈라이즈드 기판은, 이하에 예시하는 대표적인 2개의 방법(제3의 본 발명 및 제4의 본 발명)에 의해 제조된다. 형성되는 메탈라이즈드 패턴은 질화티타늄층(20), 밀착층(30), 및 구리 도금층(40)을 구비하며, 질화티타늄층(20), 밀착층(30)을 갖는 것에 의해, 질화물 세라믹스 소결체 기판(10)과 구리 도금층(40)과의 밀착성이 확보되어 있다. 또한, 밀착층(30)이 소정의 박막으로 되어, 구리 도금층(40)의 막 두께가 확보되어 있으므로, 메탈라이즈드 패턴의 도전성이 양호한 것이 된다.
또한, 어느 방법에 있어서도, 질화물 세라믹스 소결체 기판(10)의 전면에 형성한 금속층을 포토리소그래피법에 의해 패터닝하고 있으므로, 간편한 방법에 의해 고정세한 메탈라이즈드 패턴을 형성할 수 있다.
〈제3의 본 발명의 메탈라이즈드 기판의 제조 방법〉
이하, 도 3을 참조하면서, 제3의 본 발명의 메탈라이즈드 기판의 제조 방법에 대하여 설명한다.
제3의 본 발명의 메탈라이즈드 기판(100a)의 제조 방법은, 이하의 공정을 구비하고 있다.
(3-i) 질화물 세라믹스 소결체(10)에 있어서의 메탈라이즈드 패턴을 형성하는 측의 전면에, 제2의 본 발명의 금속 페이스트 조성물(32)을 도포하는 공정,
(3-ⅱ) 상기에서 얻어진 기판을 소성함으로써, 질화물 세라믹스 소결체(10) 상에, 질화티타늄층(20) 및 밀착층(30)을 이 순서로 형성하는 소성 공정,
(3-ⅲ) 밀착층(30) 표면에 구리 도금층(40)을 형성하는 공정,
(3-ⅳ) 배선 패턴으로서 남기고자 하는 구리 도금층(40) 상의 소정의 위치에, 포토리소그래피법에 의해 레지스트 패턴(50)을 형성하는 공정,
(3-v) 레지스트 패턴(50)을 형성하고 있지 않은 위치의 구리 도금층(40) 및 밀착층(30)을 에칭에 의해 제거하는 공정,
(3-ⅵ) 레지스트 패턴(50)을 박리하는 공정, 및,
(3-ⅶ) 노출해 있는 질화티타늄층(20)을 에칭하는 공정.
이하, 각 공정에 대하여 설명한다.
(공정(3-i))
우선, 질화물 세라믹스 소결체(10)에 있어서의 메탈라이즈드 패턴을 형성하는 측의 전면에, 제2의 본 발명의 금속 페이스트 조성물(32)을 도포한다.
·질화물 세라믹스 소결체 기판
질화물 세라믹스 소결체 기판(10)은, 소정 형상의 질화물 세라믹스 그린 시트 혹은 질화물 세라믹스 과립을 가압 성형한 가압 성형체를 소성하는 공지의 방법에 의해 제작할 수 있다. 그 형상, 두께 등은 특별히 제한되지 않는다. 소결체 원료로는, 통상 사용되는 희토류 등의 소결 조제를 함유하고 있어도 된다. 질화물 세라믹스 소결체 기판(10)의 표면은, 필요에 따라 연마해서 표면을 평활하게 해도 된다. 질화물 세라믹스로서는, 예를 들면 질화알루미늄, 질화규소, 질화붕소, 질화지르코늄, 질화티타늄, 질화탄탈륨, 질화니오븀 등을 들 수 있다. 그 중에서도, 고열 전도율 등의 특성을 갖는 질화알루미늄을 사용하는 것이 바람직하다.
·제2의 본 발명의 금속 페이스트 조성물
제2의 본 발명의 금속 페이스트 조성물은, 구리분, 및 수소화티타늄분을 함유하고, 은분을 함유하지 않는 금속 성분, 및 25℃의 점도가 100Pa·s 이상의 고점성 용매를 함유하는 금속 페이스트 조성물로서, 구리분 100질량부에 대해서, 수소화티타늄분을 5질량부 이상 50질량부 이하, 고점성 용매를 10질량부 이상 50질량부 이하 함유하는 금속 페이스트 조성물이다.
본 발명자는, 은과 같은 저융점의 금속을 함유하는 금속 페이스트 조성물을 질화물 세라믹스 소결체 기판(10)의 전면에 도포하고, 이것을 소성해서, 질화물 세라믹스 소결체 기판(10)의 전면에 금속층을 형성하고, 당해 금속층을 소정의 패턴으로 에칭하는 것에 의해, 파인 패턴을 형성할 수 있지 않을까 생각했다. 그러나, 실제로 금속층을 에칭해 보면, 에칭액과 금속층 중의 은이 반응해서 부동태를 형성하고, 이것이 잔사로서 다량으로 남아버리는 것을 알 수 있었다. 당해 잔사를 제거하는 공정을 더 부가한 것으로는, 제법(製法)이 번잡하게 되어버린다.
또한, 금속 페이스트 조성물이 티타늄 성분을 함유할 경우에는, 질화물 세라믹스 소결체 기판(10)과 당해 티타늄 성분이 반응해서, 메탈라이즈 패턴과 소결체 기판(10)의 계면에 질화티타늄층이 형성된다. 당해 질화티타늄층은, 메탈라이즈드 패턴과 소결체 기판(10)과의 밀착성을 양호하게 한다. 그러나, 당해 질화티타늄층을 에칭할 때, 사용하는 에칭액의 종류에 따라서는, 금속층이 은을 함유하고 있으면, 금속층 중의 은이 촉매로 되어, 에칭액이 분해되어버리는 경우가 있어, 질화티타늄층의 에칭을 행할 수 없다는 문제가 발생하는 경우가 있었다.
이상의 이유로부터, 본 발명의 금속 페이스트 조성물은, 은을 함유하지 않는 것으로 했다.
그러나, 문제는 단순하지 않으며, 구리 분말 및 은 분말을 함유하는 금속 페이스트 조성물을 사용했을 경우, 소성 시에 은이 액상을 형성하고, 소결이 진행하여, 치밀한 금속층이 형성되는 것이지만, 금속 페이스트 조성물이 은을 함유하지 않을 경우에는, 액상이 형성되지 않아, 치밀한 금속층을 형성할 수 없다는 문제가 발생했다. 액상이 형성되지 않은 경우에는, 소결이 충분하게 진행되지 않아, 금속층 중에 공극이 많아져, 강도, 도전성이 떨어지는 금속층으로 되어버린다.
본 발명자는, 치밀한 금속층을 형성하기 위해, 은 이외의 액상을 형성하는 성분을 검토하여, 금속 페이스트 중의 수소화티타늄도 소성 시에 액상을 형성하기 때문에, 당해 수소화티타늄을 소정량 함유시키는 것으로 했다. 제2의 본 발명의 금속 페이스트 조성물에 있어서, 금속 페이스트 중의 구리분 100질량부에 대한, 수소화티타늄분의 비율의 하한은, 5질량부 이상, 바람직하게는 10질량부 이상, 보다 바람직하게는 20질량부 이상이고, 상한은 50질량부 이하, 바람직하게는 40질량부 이하, 보다 바람직하게는 30질량부 이하이다.
상기한 제2의 본 발명의 금속 페이스트 조성물을 사용하는 것에 의해, 에칭 시에 문제가 발생하지 않고, 또한 치밀한 금속층을 형성할 수 있다.
본 발명의 금속 페이스트 조성물은, 25℃의 점도가 100Pa·s 이상의 고점성 용매를 함유한다. 그리고, 그 배합량은, 구리분 100질량부에 대해서, 10질량부 이상 50질량부 이하이며, 바람직하게는 20질량부 이상 40질량부 이하이다. 고점성 용매를 상기 범위의 배합량으로 하는 것에 의해, 하기에 상술하지만, 바인더 성분을 저감할 수 있고, 금속 페이스트 조성물의 점도를 확보하면서, 치밀한 박막의 금속층을 형성할 수 있다. 이 이유는 명확하지 않지만, 소성할 때에, 고점성 용매는, 증발해서 제거되기 때문에, 열분해에 의해 제거되는 바인더 성분과 비교해서, 그 제거가 용이하고, 그 결과, 박막이어도, 치밀한 금속층을 형성할 수 있는 것으로 생각된다. 고점성 용매의 25℃에 있어서의 점도의 상한은, 소성 시에 증발해서 제거할 수 있는 것이면 되기 때문에, 특별히 한정되는 것은 아니지만, 통상, 1000Pa·s이다.
이 고점성 용매는, 구체적으로는, 이소보르닐시클로헥산올을 들 수 있다. 이소보르닐시클로헥산올은, 점도의 온도 의존성이 높기 때문에 호적하게 사용할 수 있다.
또한, 금속 페이스트 조성물의 점도로서는, 인쇄성 및 소결체 기판에 대한 부착성의 관점에서, 25℃의 점도가 10Pa·s 이상 100Pa·s 이하로 하는 것이 바람직하다.
또, 형성되는 금속 페이스트 조성물이 상기한 점도 범위로 이루어지는 것이면, 금속 페이스트 조성물에는, 통상의 용매를 조합시켜서 가해도 되며, 통상의 용매로서는, 예를 들면 톨루엔, 아세트산에틸, 테르피네올, 부틸카르비톨아세테이트, 텍산올 등을 사용할 수 있다. 또한, 인쇄 적성이나 보존 안정성을 향상하는 목적으로, 공지의 계면활성제, 가소제 등을 첨가할 수 있다. 호적하게 사용할 수 있는 분산제로서는, 인산에스테르계, 폴리카르복시산계 등을 예시할 수 있다.
또한, 제2의 본 발명의 금속 페이스트 조성물은, 또한 바인더 성분을 함유하고 있지 않거나, 또는 함유하고 있다고 해도 그 함유량을 구리분 100질량부에 대해서 바람직하게는 4질량부 미만, 보다 바람직하게는 2질량부 이하, 더 바람직하게는 1질량부 이하로 한다. 금속 페이스트 조성물 중에 바인더 성분이 상기 범위를 초과하여 함유되어 있으면, 소성에 있어서 금속층이 치밀화하지 않을 우려가 있다. 이 경우에도, 금속 페이스트 조성물의 점도는, 25℃의 점도가 10Pa·s 이상 100Pa·s 이하로 하는 것이 바람직하다.
상기한 바와 같이, 본 발명의 금속 페이스트 조성물에서는, 바인더 성분을 함유하고 있지 않거나, 그 함유량이 낮게 설정되고 있어, 고형분 농도가 낮기 때문에, 금속 페이스트 조성물의 레벨링성이 향상하고(스크린 인쇄 시의 메시 자국이 저감함), 또한 인쇄막 두께를 저감시킬 수 있다.
제2의 본 발명의 금속 페이스트 조성물에 있어서, 수소화티타늄분은, 5㎛ 초과의 조대 입자를 함유하지 않는 입도 분포인 것이 바람직하다. 조대 입자를 함유하면, 금속층(밀착층(30)의 표면)에 돌기가 발생해버리는 경우가 있다. 밀착층(30)의 두께를 얇게 하는 본 발명에 있어서는 주의가 필요하다. 수소화티타늄분의 평균 입자 지름은, 바람직하게는 0.5㎛ 이상 5㎛ 이하이다. 수소화티타늄분의 평균 입자 지름이 지나치게 작으면, 티타늄분의 산화가 일어나, 금속층 중에 보이드가 발생하는 경우가 있다. 또, 본 명세서에 있어서의 입도 분포 및 평균 입자 지름은, 각각, 닛키소 가부시키가이샤제 마이크로 트랙을 사용해서 레이저 회절법에 의해 측정한 체적 분포 및 당해 체적 분포의 메디안을 부여하는 구상당경(球相當徑)(체적 평균값 D50)이다.
제2의 본 발명에 있어서, 구리분의 평균 입자 지름은, 0.1㎛ 이상 1.0㎛ 미만인 것이 바람직하다. 구리분의 평균 입자 지름을 상기 범위로 하는 것에 의해, 치밀한 금속층이 얻어진다.
제2의 본 발명의 금속 페이스트 조성물은, 상기한 각 성분을 칭량하고, 교반·탈포(脫泡) 장치(예를 들면, 유성식(遊星式) 교반·탈포 장치(마제루스타, 구라시키보세키사제))를 사용해서 혼합 후, 3본 롤밀 등에 의해 혼합, 해쇄(解碎)해서(수소화티타늄분의 조대 입자를 해쇄함) 제조된다.
상기한 제2의 본 발명의 금속 페이스트 조성물을, 세라믹스 소결체 기판(10)에 있어서의 메탈라이즈드 패턴을 형성하는 측의 전면에 도포한다. 통상, 세라믹스 소결체 기판(10)의 편측의 전면에 금속 페이스트 조성물이 도포되고, 당해 편측에 메탈라이즈드 패턴이 형성되지만, 세라믹스 소결체 기판(10)의 양측의 전면에 금속 페이스트 조성물을 도포하고, 당해 양측에 메탈라이즈드 패턴을 형성해도 된다.
(공정(3-ⅱ))
공정(3-ⅱ)에서는, 금속 페이스트 조성물(32)이 도포된 세라믹스 소결체 기판(10)을 소성함으로써, 질화물 세라믹스 소결체(10) 상에, 질화티타늄층(20) 및 밀착층(30)을 이 순서로 형성한다.
·소성 공정
금속 페이스트 조성물(32)이 도포된 세라믹스 소결체 기판(10)의 소성은, 비산화성 분위기 하, 내열성 용기 내에서, 행하는 것이 바람직하다.
비산화성 분위기로서는, 진공 하, 혹은 아르곤 가스, 헬륨 가스 등의 불활성 가스, 또는 수소 가스 분위기를 들 수 있다. 또한, 불활성 가스, 및 수소 가스의 혼합 분위기이어도 된다. 이들 비산화성 분위기 중에서도, 바람직하게는 진공 하, 또는 불활성 가스와 수소 가스의 혼합 가스 분위기를 채용하는 것이 바람직하다. 진공 하에서 소성을 행할 경우, 진공도는, 분위기 중의 산소나 질소 등의 반응성 가스가 티타늄과 반응하는 것을 방지하는 목적으로 가능한 한 높은 편이 좋으며, 바람직하게는 1.33×10-1Pa 이하, 보다 바람직하게는 1.33×10-2Pa 이하이다. 또, 진공도의 상한은, 특별히 제한되는 것이 아니지만, 공업적인 생산을 고려하면 1.33×10-4Pa 이상이다.
내열성 용기는, 금속 페이스트 조성물(32)이 도포된 세라믹스 소결체 기판(10)(대상물)을 소성할 때의 온도에 충분히 견딜 수 있는 재질로 형성되는 것이면 되며, 소성 시의 고온 하에 있어서도, 가스를 투과하지 않고, 용기 자체로부터 가스 발생이 없으며, 또한 기밀성이 높은 것이 바람직하다. 이 내열성 용기에 호적하게 사용할 수 있는 재질을 구체적으로 예시하면, 질화알루미늄, 질화붕소, 질화규소 등의 질화물 소결체, 알루미나, 마그네시아, 지르코니아 등의 산화물 소결체, 인콜로이, 하스텔로이 등의 내열 합금류, 또는 석영 유리 등을 예시할 수 있다. 이 중, 소성 시의 용기 내의 균열성(均熱性)을 확보한다는 점에서, 열전도성이 우수한 질화물 소결체가 바람직하다.
이 내열성 용기는, 소성 공정에 있어서, 대상물의 분위기를 다른 소성로 내의 분위기로부터 차단하여, 페이스트 중의 바인더가 분해·비산해서 노벽 등에 재부착한 분해물이나 그 외의 오염원이, 소성로 내의 온도 상승에 수반하여 재비산해서 금속 페이스트 조성물 중의 티타늄 성분과 반응하는 것을 억제하는 역할을 수행하고 있는 것으로 생각된다. 그 때문에, 이 내열성 용기는, 소성 공정에 있어서, 대상물 근방의 분위기를 다른 소성로 내의 분위기로부터 차단할 수 있도록 뚜껑을 덮을 수 있는 구조의 것을 사용하는 것이 바람직하다. 또한, 내열성 용기는, 완전한 밀폐 상태로 할 수 있는 것이어도 되지만, 금속 페이스트 조성물 중의 바인더가 열분해해서 발생하는 가스를 용기 밖으로 방출할 수 있는 정도의 간극을 갖는 것이어도 된다.
또한, 내열성 용기의 형상은, 소성로 내에 있어서, 내열성 용기 내의 온도 분포가 없는 크기의 것이 바람직하다. 이 경우에서도, 내열성 용기는, 열전도성이 우수한 질화물 소결체로 이루어지는 용기인 것이 바람직하다.
본 발명에 있어서는, 티타늄 성분을 함유하는 금속 페이스트 조성물을 소성함으로써, 티타늄 성분과 소결체 기판(10) 중의 질소 성분이 반응해서, 질화티타늄층(20)이 밀착층(30)과 소결체 기판(10) 사이에 형성되는 것이지만, 그 중 일부의 티타늄 성분은, 밀착층(30)의 표면으로 이동할 우려가 있다. 상기한 특수한 소성 조건을 채용하면, 금속 페이스트 조성물 중의 티타늄 성분이 밀착층(30)의 표면으로 이동하는 것이 억제되어, 질화티타늄층(20)이 충분히 형성된다. 이에 따라, 밀착층(30)의 소결체 기판(10)에 대한 밀착성이 보다 양호해짐과 함께, 밀착층(30) 표면의 티타늄 농도가 낮아지는 것에 의해, 밀착층(30) 표면의 도금성이 양호해진다.
소성은, 바람직하게는 900℃ 이상 1000℃ 이하, 보다 바람직하게는 930℃ 이상 970℃ 이하의 온도에서 실시된다. 당해 온도에서 소성하는 것에 의해, 치밀한 밀착층(30)이 형성된다. 소성 온도가 지나치게 낮으면, 액상이 충분히 형성되지 않아, 치밀한 금속층으로 되지 않을 우려가 있고, 소성 온도가 지나치게 높으면, 금속층 표면이 거칠어질 우려가 있다. 또한, 소성 시간은, 배선 패턴, 막 두께 등에 따라 적의(適宜) 결정하면 되며, 상기 온도 범위에서 수십 초 이상 1시간 이하 유지하면 충분하다.
·질화티타늄층(20)
질화티타늄층(20)은, 금속 페이스트 조성물 중의 티타늄 성분과, 질화물 세라믹스 소결체 기판(10) 중의 질소 성분이 반응하는 것에 의해, 질화물 세라믹스 소결체 기판(10)과 밀착층(30)의 계면에 있어서 형성된다. 티타늄과 질화물 알루미늄 소결체의 반응은 극히 고속으로 진행하여, 젖음성이 좋은 것이 확인되어 있으며, 당해 질화티타늄층(20)이 형성되는 것에 의해, 밀착층(30)과의 밀착성이 강고한 것으로 되는 것으로 생각된다.
질화티타늄층(20)은, 질화티타늄 이외에, 구리, 세라믹스 성분 등을 함유하고 있어도 되고, 질화티타늄층(20) 전체의 질량을 기준(100질량%)으로 해서, 질화티타늄을 50질량% 이상, 바람직하게는 70질량% 이상 함유하고 있다. 질화티타늄층(20)의 두께는 특별히 한정되지 않지만, 밀착층(30)과의 밀착성을 양호한 것으로 하는 점에서, 하한은 0.05㎛ 이상, 바람직하게는 0.10㎛ 이상, 보다 바람직하게는 0.20㎛ 이상이고, 상한은 특별히 한정되지 않지만, 실제의 제조상, 통상 3.0㎛ 이하, 바람직하게는 2.0㎛ 이하로 된다. 또, 이 질화티타늄층(20)의 두께는, 메탈라이즈드 기판(100a)의 단면을 전자 현미경으로 관찰하는 것에 의해 확인할 수 있다.
·밀착층(30)
밀착층(30)은, 질화물 세라믹 소결체 기판(10) 상에 금속 페이스트 조성물(32)을 도포해서, 이것을 소성하는 것에 의해, 상기한 질화티타늄층(20) 상에 형성된다. 밀착층(30)은, 구리 100질량부에 대해서, 티타늄을 15질량부 이하, 바람직하게는 10질량부 이하 함유해서 구성된다.
본 발명의 밀착층(30)에는, 금속 페이스트 조성물 유래의 티타늄 성분이 비교적 많이 함유되어 있다. 또한, 밀착층(30)에는, 질화티타늄층 생성 시에 질화물 세라믹스가 환원되는 것에 의해 생성한 금속(질화물 세라믹스가 질화알루미늄 세라믹스의 경우에는 알루미늄)도 비교적 많이 함유된다. 이 때문에, 당해 밀착층(30)은, 고도전성(高導電性)은 기대할 수 없다. 따라서, 이하에 설명하는 바와 같이, 밀착층(30)의 층 두께는, 밀착성을 확보할 수 있을 정도로 얇게 설정된다. 또한, 티타늄을 많이 함유하는 것에 의해 밀착층(30)의 표면이 거칠어질 우려가 있다. 이 때문에, 이하에 설명하는 바와 같이, 소성 공정 후에, 밀착층(30) 표면을 연마해도 된다.
상기 밀착층(30)의 구성 성분의 질량비는, 밀착층(30)/질화티타늄층(20)/질화물 세라믹스 소결체 기판(10)으로 이루어지는 적층체를 분석해서 산출한 값에 의거하고 있다. 질량비를 분석하기 위해서는, 산 등에 의한 에칭 처리에 의해 밀착층(30)(질화티타늄층 부분을 제외함)만을 용해시키고, 얻어진 용액을 분석하는 것에 의해 실시할 수 있다. 밀착층(30)의 두께는, 하한은 당해 밀착층(30) 상에 형성하는 구리 도금층(40)과의 밀착성을 양호하게 하는 관점에서, 바람직하게는 0.1㎛ 이상, 보다 바람직하게는 0.2㎛ 이상, 더 바람직하게는 0.4㎛ 이상이다. 한편, 밀착층(30)의 두께가 5㎛를 넘으면, 파인 패턴을 형성할 수 없기 때문에 바람직하지 않다. 예를 들면, 파인 패턴 형성 시에 에칭에 의해 밀착층(30)을 제거해야만 하지만, 밀착층(30)의 두께가 5㎛를 넘으면 에칭에 시간이 걸리기 때문에, 필요로 하는 메탈라이즈드 패턴에 악영향을 끼칠 확률이 높아진다. 그 때문에, 밀착층(30)의 두께의 상한은, 바람직하게는 5㎛ 이하이며, 보다 바람직하게는 4㎛ 이하, 더 바람직하게는 3㎛ 이하이다.
또, 본 발명에서는, 제2의 본 발명의 금속 페이스트 조성물 중의 수소화티타늄의 양을 많게 함으로써, 금속층의 소결을 충분히 진행할 수 있는 것을 발견했지만, 이 경우에는, 형성되는 밀착층(30) 중에 티타늄 성분이 다량으로 함유되어, 밀착층(30)의 도전성이 떨어지게 된다는 새로운 문제가 발생한다. 따라서, 본 발명자는, 티타늄을 함유하는 밀착층(30)의 층 두께를 최소한으로 해서, 도전성을 확보하기 위하여 그 위에 구리 도금층(40)을 형성하는 것으로 했다.
상기한 소성 공정에 의해, 형성한 밀착층(30)의 표면에는, 요철이 존재하는 경우가 있다. 본 발명에서는, 밀착층(30)의 두께를 얇게 하고 있기 때문에, 수소화티타늄의 입자 지름에 따라서는, 표면이 거칠어질 우려가 있다. 따라서, 다음 공정(3-ⅲ) 전에, 밀착층(30)의 표면을 연마해서 평활하게 하는 공정을 부가해도 된다. 표면 연마의 방법은 특별히 한정되지 않으며, 지립(砥粒)을 사용한 기계적 연마, 산·알칼리를 사용한 화학적 연마 등을 채용할 수 있다.
(공정(3-ⅲ))
공정(3-ⅲ)에서는, 밀착층(30) 표면에 구리 도금층(40)을 형성한다. 구리 도금의 형성 방법은, 특별히 한정되지 않으며, 전해 도금, 무전해 도금의 어느 것도 채용할 수 있고, 이들을 조합시켜도 된다. 후막(厚膜) 도금을 효율적으로 형성하는 관점에서는, 우선은 무전해 도금을 실시하고, 그 후 실시한 도금을 시드(seed)로 해서 전해 도금을 실시하는 것이 효율적이다. 구리 도금층(40)의 두께는, 도전성을 양호하게 하는 관점에서 하한이 바람직하게는 2㎛ 이상, 보다 바람직하게는 5㎛ 이상이고, 상한은 특별히 한정되지 않지만, 구리 도금층(40)이 지나치게 두꺼우면, 도전성을 향상시키는 효과가 포화함과 함께, 정밀 배선으로 하는 것이 어렵게 될 우려가 있기 때문에, 바람직하게는 200㎛ 이하, 보다 바람직하게는 100㎛ 이하이다.
상기 밀착층(30)과 구리 도금층(40)의 두께 비는, 바람직하게는 1/50 이상 2/30 이하이며, 밀착층(30)에 비해서 구리 도금층(40)은 두껍게 설정되어 있다.
(공정(3-ⅳ))
공정(3-ⅳ)에서는, 배선 패턴으로서 남기고자 하는 구리 도금층(40) 상의 소정의 위치에, 포토리소그래피법에 의해 레지스트 패턴(50)을 형성한다. 레지스트는, 후의 에칭에 있어서, 소정 위치의 구리 도금층(40) 등을 보호할 수 있는 것이면, 특별히 한정되지 않으며, 포지티브형, 내거티브형의 종류를 불문하고 사용할 수 있다. 예를 들면, 포지티브형의 포토레지스트를 구리 도금층(40) 상의 전면에 도포하고, 배선 패턴으로서 남기고자 하는 개소 이외의 개소를 노광하고, 노광 부분을 현상액에 의해 제거하는 것에 의해, 레지스트 패턴(50)이 형성된다. 당해 현상액은 특별히 한정되지 않으며, TMAH 등의 통상의 현상액을 사용할 수 있다. 레지스트 패턴(50)의 두께는 특별히 한정되지 않지만, 통상 1㎛ 이상 30㎛ 이하로 된다.
(공정(3-v))
공정(3-v)에서는, 레지스트 패턴(50)을 형성하고 있지 않은 위치의 구리 도금층(40) 및 밀착층(30)을 에칭에 의해 제거한다. 에칭액으로서는, 금속층을 에칭하는 일반적인 에칭액(금속 부식성이 있는 약품)을 사용할 수 있으며, 예를 들면 염화제2철 수용액 등을 들 수 있다. 또, 에칭액의 도포는, 기판을 에칭액에 침지하는 방법이어도 되고, 기판 상에 에칭액을 스프레이하는 방법이어도 된다.
(공정(3-ⅵ))
공정(3-ⅵ)에서는, 레지스트 패턴(50)을 박리한다. 레지스트 패턴(50)을 박리하기 위한 박리액으로서는, 알칼리 금속의 수산화물 수용액을 사용할 수 있다. 기판을 당해 박리액에 침지해도 되고, 기판 상에 박리액을 스프레이해도 된다. 예를 들면, 3질량%의 액온(液溫) 50℃의 NaOH 수용액에 기판을 1분 정도 침지하는 것에 의해, 레지스트 패턴(50)을 제거할 수 있다.
(공정(3-ⅶ))
공정(3-ⅶ)에서는, 노출해 있는 질화티타늄층(20)을 에칭한다. 질화티타늄층(20)은, 상기한 염화제2철 수용액 등의 일반적인 에칭액으로는 에칭할 수 없다. 따라서, 질화티타늄층(20)을 에칭하기 위해서, 다른 에칭액을 사용하는 본 공정이 필요해진다. 질화티타늄층(20)을 에칭하기 위한 에칭액으로서는, 예를 들면 과산화수소계의 에칭액을 사용할 수 있다. 또, 에칭액의 도포는, 기판을 에칭액에 침지하는 방법이어도 되고, 기판 상에 에칭액을 스프레이하는 방법이어도 된다.
이상의 공정에 의해, 메탈라이즈드 기판(100a)이 제조된다. 소망에 따라, 형성한 금속층(질화티타늄층(20), 밀착층(30), 구리 도금층(40))의 표면에는 도금층(예를 들면, Ni/Au 도금)이 형성된다.
〈제4의 본 발명의 메탈라이즈드 기판의 제조 방법〉
이하, 도 4, 5를 참조하면서, 제4의 본 발명의 메탈라이즈드 기판의 제조 방법에 대하여 설명한다. 또, 도 4는 산화 방지층(52)을 형성하지 않은 경우의 공정도이고, 도 5는 산화 방지층(52)을 형성하는 경우의 공정도이다.
제4의 본 발명의 메탈라이즈드 기판(100b)의 제조 방법은, 이하의 공정을 구비하고 있다. (4-i) 질화물 세라믹스 소결체(10)에 있어서의 메탈라이즈드 패턴을 형성하는 측의 전면에, 제2의 본 발명의 금속 페이스트 조성물(32)을 도포하는 공정,
(4-ⅱ) 상기에서 얻어진 기판을 소성함으로써, 질화물 세라믹스 소결체(10) 상에, 질화티타늄층(20) 및 밀착층(30)을 이 순서로 형성하는 소성 공정,
필요에 따라 (4-ⅲ) 상기 밀착층(30) 표면에 산화 방지층(52)을 형성하는 공정,
(4-ⅳ) 상기 밀착층(30) 상의 배선 패턴을 형성하려 하지 않는 소정의 위치에, 포토리소그래피법에 의해 레지스트 패턴(50)을 형성하는 공정, 또는 상기 공정(4-ⅲ)을 실시했을 경우에는, 상기 산화 방지층(52) 상의 배선 패턴을 형성하려 하지 않는 소정의 위치에, 포토리소그래피법에 의해 레지스트 패턴(50)을 형성하는 공정,
(4-v) 레지스트 패턴(50)이 형성되어 있지 않은 상기 밀착층(30) 상, 또는 상기 산화 방지층(52) 상에, 구리 도금층(40)을 형성하는 공정,
(4-ⅵ) 레지스트 패턴(50)을 박리하는 공정,
(4-ⅶ) 노출해 있는 밀착층(30), 혹은 산화 방지층(52) 및 밀착층(30)을 에칭하는 공정, 및,
(4-ⅷ) 노출해 있는 질화티타늄층(20)을 에칭하는 공정.
이하, 각 공정에 대하여 설명한다.
(공정(4-i))
공정(4-i)에서는, 질화물 세라믹스 소결체(10)에 있어서의 메탈라이즈드 패턴을 형성하는 측의 전면에, 제2의 본 발명의 금속 페이스트 조성물(32)을 도포한다. 공정(4-i)은 상기한 공정(3-i)과 마찬가지로 행한다.
(공정(4-ⅱ))
공정(4-ⅱ)에서는, 상기에서 얻어진 기판을 소성함으로써, 질화물 세라믹스 소결체(10) 상에, 질화티타늄층(20) 및 밀착층(30)을 이 순서로 형성한다. 공정(4-ⅱ)은, 공정(3-ⅱ)과 마찬가지로 행한다. 다음의 공정(4-ⅲ) 전에, 밀착층(30)의 표면을 연마해도 좋은 점도 마찬가지이다.
(공정(4-ⅲ))
공정(4-ⅱ)에서 밀착층(30)을 형성한 후에는, 그대로 공정(4-ⅳ)에 기재하는 바와 같이, 밀착층(30) 상의 배선 패턴을 형성하려 하지 않는 소정의 위치에, 포토리소그래피법에 의해 레지스트 패턴(50)을 형성하는 공정을 실시할 수도 있다(도 4 참조). 단, 티타늄을 함유하는 밀착층(30)의 표면이 산화되어, 그 제거가 곤란해지지 않도록, 밀착층(30) 표면에 산화 방지층(52)을 형성할 수도 있다(도 5 참조). 이 공정(4-ⅲ)에서는, 밀착층(30) 표면에 산화 방지층(52)을 형성한다. 제4의 본 발명의 방법에 있어서는, 레지스트 패턴(50)을, 배선 패턴을 형성하려 하지 않는 개소에 형성하고, 당해 레지스트 패턴(50)을 형성하고 있지 않은 개소에 구리 도금층(40)을 형성한다. 따라서, 구리 도금층(40)을 형성하기까지의 동안, 배선 패턴으로 되는 밀착층(30)의 표면이 노출해버려, 당해 표면이 산화해버릴 우려가 있다. 밀착층(30)은 티타늄 성분을 함유하기 때문에, 일단 밀착층(30) 표면에 형성한 산화 피막은 통상의 산 처리로는 완전히는 제거할 수 없을 우려가 있다. 이것을 완전히 방지하기 위해, 본 공정에 있어서, 우선, 밀착층(30)의 표면에 산화 방지층(52)을 형성하는 것이 바람직하다.
산화 방지층(52)은, 밀착층(30) 표면의 산화를 방지할 수 있고, 후의 공정(4-ⅶ)에 있어서 용이하게 에칭되는 금속층이면 특별히 한정되는 것은 아니다. 그 중에서도, 단시간으로 얇고 밀착성이 좋은 금속층을 형성할 수 있는 관점에서, 예를 들면 구리 도금층(구리 스트라이크 도금)으로 하는 것이 바람직하다. 구리 스트라이크 도금은, 무전해 도금법 혹은 전해 도금법에 의해 형성할 수 있다. 산화 방지층(52)의 층 두께는 특별히 한정되지 않지만, 예를 들면 0.05㎛ 이상 1㎛ 이하로 할 수 있다. 상기와 같은 산화 방지층(52)을 형성하는 것에 의해, 표면이 산화한 경우에서도 통상의 산 처리로 용이하게 산화막을 제거하는 것이 가능해진다.
(공정(4-ⅳ))
공정(4-ⅳ)에서는, 공정(4-ⅱ)에서 형성한 밀착층(30), 혹은 필요에 따라 실시한 공정(4-ⅲ)에서 형성한 산화 방지층(52) 상의 배선 패턴을 형성하려 하지 않는 소정의 위치에, 포토리소그래피법에 의해 레지스트 패턴(50)을 형성한다. 레지스트 패턴의 형성 방법은, 상기한 공정(3-ⅳ)과 마찬가지이지만, 본 공정에서는 배선 패턴을 형성하려 하지 않는 소정의 위치에 레지스트 패턴을 형성하는 점에서, 공정(3-ⅳ)과는 레지스트 패턴의 형성 개소가 반대이다. 본 공정에서의 레지스트 패턴(50)은, 후에 형성하는 구리 도금층(40)의 층 두께보다도, 두껍게 형성할 필요가 있다. 통상 2㎛ 이상, 50㎛ 이하의 범위에서, 형성할 구리 도금층(40)의 두께보다도 0.2㎛ 이상 두꺼워지도록 형성하면 된다.
(공정(4-v))
공정(4-v)에서는, 레지스트 패턴(50)이 형성되어 있지 않은 상기 밀착층(30) 상에 구리 도금층(40)을 형성한다. 또한, 공정(4-ⅲ)을 실시했을 경우에는, 산화 방지층(52) 상에 구리 도금층(40)을 형성한다. 구리 도금층(40)의 형성 방법은, 전해 도금, 무전해 도금의 어느 것이어도 되지만, 산화 방지층(52)으로서 구리 스트라이크 도금을 형성했을 경우에는, 당해 구리 스트라이크 도금이 전해 도금의 시드가 되기 때문에, 전해 도금을 채용하는 것이 효율적이며 바람직하다. 구리 도금층의 두께에 대해서는, 상기한 공정(3-ⅲ)의 경우와 마찬가지이다. 또한, 구리 도금층(40) 상에 도금층(Ni/Au 도금)을 더 형성해도 된다.
(공정(4-ⅵ))
공정(4-ⅵ)에서는, 레지스트 패턴(50)을 박리한다. 레지스트 패턴(50)의 박리 방법은, 상기한 공정(3-ⅵ)과 마찬가지이다.
(공정(4-ⅶ))
공정(4-ⅶ)에서는, 밀착층(30)을 에칭한다. 공정(4-ⅲ)을 실시했을 경우에는, 산화 방지층(52), 및 밀착층(30)을 에칭한다.
본 공정에 있어서는, 구리 도금층(40)도 일부 에칭되지만, 밀착층(30)은 전해 도금에 의해 형성한 구리 도금층(40)보다도 에칭 레이트가 빠르다. 그 때문에, 구리 도금층(40)이 에칭되기 전에, 밀착층(30)을 우선적으로 에칭하는 것이 가능해진다. 또한, 산화 방지층(52)을 형성할 경우에는, 구리 도금층(40)에 비해서 충분히 얇은 막 두께로 하는 것에 의해, 레지스트 패턴이 형성되어 있던 밀착층(30)의 부분을 우선적으로 에칭할 수 있다. 또한, 구리 도금층(40)을 전해 도금으로 형성하고, 산화 방지층(52)을 무전해 도금으로 형성할 경우에는, 당해 산화 방지층(52)의 에칭 레이트가 구리 도금층(40)에 비해서 빨라지기 때문에 바람직하다.
한편, 구리 도금층(40) 상에, 도금층(Ni/Au 도금)을 더 형성했을 경우에는, 당해 도금층의 하부에 존재하는, 구리 도금층(40) 및 밀착층(30), 혹은 구리 도금층(40), 산화 방지층(52) 및 밀착층(30)은, 당해 도금층으로 보호되어, 상측 표면으로부터는 에칭되지 않아, 선택적으로 레지스트 패턴이 형성되어 있던 밀착층(30), 또는 산화 방지층(52)의 부분을 에칭할 수 있다.
사용하는 에칭액, 에칭 방법은, 상기한 공정(3-v)에 있어서의 것과 같은 것을 사용할 수 있지만, 밀착층(30), 및 산화 방지층(52)과, 구리 도금층(40)의 에칭 레이트의 차가 보다 크다는 관점에서, 황산/과산화수소계의 에칭액이 바람직하다.
(공정(4-ⅷ))
공정(4-ⅷ)에서는, 질화티타늄층(20)을 에칭한다. 사용하는 에칭액, 에칭 방법은, 상기한 공정(3-ⅶ)에 있어서의 것과 마찬가지이다.
이상의 공정에 의해, 메탈라이즈드 기판(100b)이 제조된다.
〈메탈라이즈드 기판(100(100a, 100b))〉
상기한 방법에 의해, 제조되는 메탈라이즈드 기판(100(100a, 100b))은, 질화물 세라믹스 소결체 기판(10)/질화티타늄층(20)/밀착층(30)/구리 도금층(40)을 구비하고 있다. 경우에 따라서는, 구리 도금층(40)의 표면에 도금층(Ni/Au 도금)을 더 구비하고 있어도 된다. 또한, 제4의 본 발명의 제법에 의해 제조될 경우에는, 밀착층(30)과 구리 도금층(40) 사이에 산화 방지층(52)을 구비하고 있는 것이 바람직하다.
티타늄 성분을 함유하는 밀착층(30)의 두께는 얇게 설정되어 있으며, 그 위에, 도전성이 양호한 구리 도금층(40)이 형성되고, 당해 구리 도금층이 도전성을 담당하고 있다.
질화물 세라믹스 소결체 기판(10) 상에 형성되어 있는 금속층(「질화티타늄층(20)/밀착층(30)/구리 도금층(40)」, 또는 「질화티타늄층(20)/밀착층(30)/산화 방지층(52)/구리 도금층(40)」)은, 포토리소그래피법에 의해 패터닝되어 있다. 포토리소그래피법을 채용하는 것에 의해, 종래의 금속 페이스트를 인쇄해서 배선 패턴을 형성하는 방법에 비해서, 정밀 배선으로 할 수 있어, 배선 패턴의 라인 앤드 스페이스를, 바람직하게는 50/50㎛ 이하, 보다 바람직하게는 30/30㎛ 이하, 더 바람직하게는 20/20㎛ 이하로 할 수 있다.
[실시예]
〈실시예 1〉
(금속 페이스트 조성물의 제작)
평균 입자 지름(D50)이 0.3㎛인 구리 분말 100질량부, 평균 입자 지름(D50)이 2㎛인 수소화티타늄 분말 25질량부, 고점성 용매로서 이소보르닐시클로헥산올을 38질량부, 폴리알킬메타크릴레이트 0.6질량부, 및 테르피네올 13질량부를, 유성식 교반 탈포 장치를 사용해서 예비 혼합한 후, 3본 롤밀을 사용해서 분산 처리하는 것에 의해, 금속 페이스트 조성물을 제작했다. 이 금속 페이스트 조성물의 25℃의 점도는 40Pa·s이었다.
(메탈라이즈드 기판의 제작)
(공정(3-i))
질화알루미늄 소결체 기판(질화물 세라믹스 소결체 기판(10))(도꾸야마사제, 상품명 SH-30)의 한쪽의 면 전체에, 상기 금속 페이스트를 스크린 인쇄법으로 인쇄하고, 150℃에서 10분간 건조시켰다.
(공정(3-ⅱ))
이어서, 진공 중, 950℃에서 30분간 소성하는 것에 의해, 밀착층(30)을 형성했다. 이때 밀착층(30)의 두께가 3㎛로 되도록 금속 페이스트 조성물의 인쇄막 두께를 조정했다. 이어서, 밀착층(30)의 두께가 2㎛로 될 때까지 밀착층(30)의 표면을 버프(buff) 연마하여 평활화를 행했다. 같은 조건에서 형성한 기판의 단면(斷面)을 전자 현미경으로 확인한 바, 질화티타늄층(20)의 두께는 1㎛이었다. 또한 2㎛로 한 밀착층(30)에 함유되는 티타늄의 양은, 밀착층(30)에 있어서의 구리 100질량부에 대해서 2질량부이었다.
(공정(3-ⅲ))
그 후, 황산구리 도금욕을 사용해서 1.5A/d㎡의 전류 밀도로 전해 도금을 행하여, 밀착층(30) 상에 두께 3㎛의 구리 도금층(40)을 형성했다.
(공정(3-ⅳ))
이어서, 두께 10㎛의 드라이 필름 레지스트를 구리 도금층(40) 상에 첨부하고, 배선 패턴을 형성한 포토 마스크를 개재해서 초고압 수은 램프로 노광하고, 이어서 탄산나트륨 수용액으로 현상하여, 구리 도금층(40) 상에 레지스트 패턴을 형성했다. 이때, 포토 마스크에는, 패턴 묘화성(描畵性) 평가용으로서 피치 60㎛ (라인/스페이스=30/30㎛)의 스트라이프 패턴, 접합 강도 평가용으로서 2㎜ 사방의 패턴, 체적 저항율 평가용으로서 폭 0.4㎜의 직선상(直線狀)의 패턴이 형성된 것을 사용했다.
(공정(3-v))
이어서, 염화제2철 액(보메도(Baume degree) 45°Be)을 사용하여, 액온 20℃, 스프레이 압 0.15MPa로 스프레이 에칭을 행했다. 또, 드라이 필름 레지스트가 없는 표면이 노출한 구리 도금층(40) 및 밀착층(30)이 전부 에칭된 시간을 저스트 에칭 시간(just etching time)으로 하고, (저스트 에칭 시간)+5초를 에칭 시간으로 했다. 에칭 후의 기판을 수중에서 초음파 세정을 행하여, 에칭 후에 기판 상에 일부 퇴적한 흑색의 잔사를 제거했다. 에칭 후의 기판은, 레지스트로 피복되어 있지 않은 영역의 구리 도금층(40) 및 밀착층(30)이 제거되어, 황금색의 질화티타늄층(20)이 노출해 있었다.
(공정(3-ⅵ))
이어서, 기판을 3% 수산화나트륨 용액 중에 침지하여 레지스트를 박리했다.
(공정(3-ⅶ))
이어서, 과산화수소/암모니아 용액에 기판을 침지하여, 기판 표면에 노출한 질화티타늄층(20)을 에칭에 의해 제거함으로써 메탈라이즈드 기판을 얻었다. 얻어진 메탈라이즈드 기판은, 하기의 방법으로 평가를 행했다.
〈평가 방법〉
(패턴 묘화성의 평가)
상기한 실시예에서 얻어진 메탈라이즈드 기판에 대하여, 피치 60㎛(라인/스페이스=30/30㎛)인 스트라이프 형상의 포토 마스크 패턴에 있어서의 재현성을 평가했다. 레이저 현미경으로 메탈라이즈드 기판 표면에 형성된 스트라이프 형상의 메탈라이즈드 패턴을 관찰하여, 메탈라이즈 상부의 선폭을 측정했다. 또한, 라인의 단선(斷線)의 유무를 확인했다. 결과를 표 1에 나타낸다.
(활성층 : 질화티타늄층의 유무의 확인)
상기한 실시예에서 얻어진 메탈라이즈드 기판을 수지에 포매(包埋)해서 연마하여, 메탈라이즈드 기판 단면의 관찰 시료를 제작했다. 얻어진 관찰 시료를 주사형 전자 현미경(히타치 하이테크놀로지즈사제 S-3400N)으로 관찰하여(관찰 배율 2000배), 질화물 세라믹스 소결체 기판(10)과 메탈라이즈층의 계면에 있어서의 질화티타늄층(TiN층)의 두께를 확인했다. 결과를 표 1에 나타낸다.
(밀착층에 함유되는 티타늄 성분의 양)
상기에서 얻어진 메탈라이즈드 기판 단면의 관찰 시료에 있어서의 밀착층의 중앙부의 영역을 상기 주사형 전자 현미경에 장착된 에너지 분산형 X선 분석 장치(Oxford Instruments사제 INCA Energy 350)으로 분석했다. 분석 시의 전자의 가속 전압은 15㎸로 하며, 검출된 원소의 질량 농도로부터 구리 100질량부에 대한 티타늄의 양을 산출했다. 결과를 표 1에 나타낸다.
(접합 강도의 평가)
상기한 실시예에서 얻어진 메탈라이즈드 기판의 메탈라이즈드 패턴 상에 무전해 니켈 도금을 두께 약 2㎛, 이어서 무전해 도금을 두께 약 0.2㎛ 실시하고나서, 이하의 수순으로 접합 강도의 평가를 행했다. 2㎜ 사방의 메탈라이즈드 패턴 상에 선단부의 지름이 φ1.1㎜이며, 또한 선단부 표면에 니켈 도금을 실시한 42알로이제 네일 헤드 핀을 기판과 수직이 되도록 Pb-Sn 솔더로 솔더링하고, 핀을 10㎜/분의 속도로 수직으로 인장하여, 기판으로부터 파단했을 때의 하중을 기록했다. 같은 시험을 5회 실시해서 하중의 평균값을 산출했다. 결과를 표 1에 나타낸다.
(체적 저항율의 평가)
상기한 실시예에서 얻어진 메탈라이즈드 기판에 형성한 폭 0.4㎜의 직선상 메탈라이즈드 패턴의 전기 저항을 4단자법에 의해 측정하고, 메탈라이즈드 패턴의 막 두께로부터 외관의 체적 저항율을 산출했다. 결과를 표 1에 나타낸다.
〈실시예 2〉
실시예 1과 마찬가지로 해서 질화알루미늄 기판 상에 금속 페이스트를 인쇄, 건조를 행하고(공정(3-i)과 같은 방법으로 실시한 (공정(4-i))), 실시예 1과 마찬가지로 해서 소성 및 버프 연마하는 것에 의해, 밀착층(30)을 형성했다(공정(3-ⅱ)과 같은 방법으로 실시한 (공정(4-ⅱ))).
(공정(4-ⅳ))
이어서, 두께 10㎛의 드라이 필름 레지스트를 소정의 위치에 첩부하고, 배선 패턴을 형성한 포토 마스크를 개재하여 초고압 수은 램프로 노광하고, 이어서, 탄산나트륨 수용액으로 현상하여, 밀착층(30) 상에 레지스트 패턴을 형성했다. 이때, 포토 마스크에는, 패턴 묘화성 평가용으로서 피치 60㎛(라인/스페이스=30/30㎛)의 스트라이프 패턴, 접합 강도 평가용으로서 2㎜ 사방의 패턴, 체적 저항율 평가용으로서 폭 0.4㎜의 직선상 패턴이 형성된 것을 사용했다.
(공정(4-v))
이어서 황산구리 도금욕을 사용해서 3A/d㎡의 전류 밀도로 전해 도금을 행하여, 레지스트층이 형성되어 있지 않은 밀착층(30) 상에 두께 5㎛의 구리 도금층(40)을 형성했다. 구리 도금층(40) 상에 전해 도금에 의해 두께 2㎛의 니켈층 및 두께 0.2㎛의 금층을 더 형성했다.
(공정(4-ⅵ))
그 후, 기판을 3% 수산화나트륨 용액 중에 침지하여 레지스트를 박리했다.
(공정(4-ⅶ))
이어서, 황산/과산화수소계의 에칭액에 기판을 침지하여, 표면이 노출한 밀착층(30)을 용해·제거한 후, 수중에서 초음파 세정을 행하여, 에칭 후에 기판 상에 일부 퇴적한 흑색의 잔사를 제거했다. 에칭 후의 기판은, 구리 도금층(40)으로 피복되어 있지 않은 영역의 밀착층(30)이 제거되어, 황금색의 질화티타늄층(20)이 노출해 있었다.
(공정(4-ⅷ))
이어서, 과산화수소/암모니아 용액에 기판을 침지하여, 기판 표면에 노출한 질화티타늄층(20)을 에칭에 의해 제거함으로써 메탈라이즈드 기판을 얻었다.
얻어진 메탈라이즈드 기판은, 실시예 1과 같은 방법으로 평가했다. 단, 접합 강도의 평가 시, 메탈라이즈드 패턴 상에 무전해 니켈 도금 및 무전해 금 도금을 형성하지 않고, 접합 강도의 평가를 행했다. 그 결과를 표 1에 나타낸다.
〈실시예 3〉
실시예 2와 마찬가지로 해서 질화알루미늄 기판 상에 금속 페이스트를 인쇄, 건조를 행하고(공정(4-i)), 실시예 1과 마찬가지로 해서 소성 및 버프 연마하는 것에 의해 밀착층(30)을 형성했다(공정(4-ⅱ)).
공정(4-ⅲ)
이어서, 포르말린을 환원제로 하는 무전해 구리 도금욕을 사용하여, 두께 0.5㎛의 무전해 도금층으로 이루어지는 산화 방지층(52)을 형성했다.
공정(4-ⅳ)
이어서, 두께 10㎛의 드라이 필름 레지스트를 소정의 위치에 첩부하고, 배선 패턴을 형성한 포토 마스크를 개재해서 초고압 수은 램프로 노광하고, 이어서 탄산나트륨 수용액으로 현상하여, 산화 방지층(52) 상에 레지스트 패턴을 형성했다. 이때, 포토 마스크에는, 패턴 묘화성 평가용으로서 피치 60㎛(라인/스페이스=30/30㎛)의 스트라이프 패턴, 접합 강도 평가용으로서 2㎜ 사방의 패턴, 체적 저항율 평가용으로서 폭 0.4㎜의 직선상 패턴이 형성된 것을 사용했다.
(공정(4-v))
이어서, 황산구리 도금욕을 사용해서 3A/d㎡의 전류 밀도로 전해 도금을 행하여, 레지스트층이 형성되어 있지 않은 산화 방지층(52) 상에 두께 5㎛의 구리 도금층(40)을 형성했다. 구리 도금층(40) 상에 전해 도금에 의해 두께 2㎛의 니켈층 및 두께 0.2㎛의 금층을 더 형성했다.
(공정(4-ⅵ))
그 후, 기판을 3% 수산화나트륨 용액 중에 침지하여 레지스트를 박리했다.
(공정(4-ⅶ))
이어서, 황산/과산화수소계의 에칭액에 기판을 침지하여, 표면이 노출한 산화 방지층(52) 및 하층의 밀착층(30)을 용해·제거한 후, 수중에서 초음파 세정을 행하여, 에칭 후에 기판 상에 일부 퇴적한 흑색의 잔사를 제거했다. 에칭 후의 기판은, 구리 도금층(40)에 피복되어 있지 않은 영역의 산화 방지층(52), 및 밀착층(30)이 제거되어, 황금색의 질화티타늄층(20)이 노출해 있었다.
(공정(4-ⅷ))
이어서, 과산화수소/암모니아 용액에 기판을 침지하여, 기판 표면에 노출한 질화티타늄층(20)을 에칭에 의해 제거함으로써 메탈라이즈드 기판을 얻었다. 얻어진 메탈라이즈드 기판은, 실시예 1과 같은 방법으로 평가했다. 단, 접합 강도의 평가 시, 메탈라이즈드 패턴 상에 무전해 니켈 도금 및 무전해 도금을 형성하지 않고, 접합 강도의 평가를 행했다. 그 결과를 표 1에 나타낸다.
〈실시예 4〉
실시예 1의 공정(3-ⅱ)에 있어서, 밀착층(30)의 두께가 1㎛로 될 때까지 밀착층(30)의 표면을 버프 연마한 이외에는, 실시예 1과 마찬가지로 해서 메탈라이즈드 기판을 제작하고, 실시예 1과 같은 평가를 행했다. 결과를 표 1에 나타낸다.
〈실시예 5〉
실시예 1의 공정(3-i)에 있어서, 밀착층(30)의 두께가 5㎛로 되도록 금속 페이스트 조성물의 인쇄막 두께를 조정하고, 실시예 1의 공정(3-ⅱ)에 있어서, 밀착층(30)의 두께가 4㎛로 될 때까지 밀착층(30)의 표면을 버프 연마하여, 평활화를 행한 이외에는, 실시예 1과 마찬가지로 해서 메탈라이즈드 기판을 제작했다. 같은 조건으로 형성한 메탈라이즈드 기판의 단면을 전자 현미경으로 확인한 바, 질화티타늄층(20)의 두께는, 1.5㎛이었다. 또한 두께 4㎛로 한 밀착층(30)에 함유되는 티타늄의 양은, 밀착층(30)에 있어서의 구리 100질량부에 대해서 3질량부이었다. 얻어진 메탈라이즈드 기판을 실시예 1과 마찬가지로 해서 평가를 행했다. 결과를 표 1에 나타낸다.
〈비교예 1〉
(금속 페이스트 조성물의 제작)
평균 입자 지름(D50)이 0.3㎛인 구리 분말 100질량부, 고점성 용매로서 이소보르닐시클로헥산올을 24질량부, 폴리알킬메타크릴레이트 0.4질량부, 및 테르피네올 8.5질량부를, 유성식 교반 탈포 장치를 사용해서 예비 혼합한 후, 3본 롤밀을 사용해서 분산 처리하는 것에 의해, 금속 페이스트 조성물을 제작했다.
(메탈라이즈드 기판의 제작)
실시예 1에 있어서, 금속 페이스트 조성물로서 상기에서 얻은 금속 페이스트 조성물을 사용한 이외에는, 실시예 1과 같은 처리를 행했다. 단, 구리 도금층(40)을 에칭할 때(공정(3-v)), 질화알루미늄 기판(10)과 밀착층(30)의 계면에서 메탈라이즈층이 박리되었기 때문에, 메탈라이즈드 기판을 제작할 수 없었다. 또, 질화알루미늄 기판(10)과 밀착층(30)의 계면에는, 질화티타늄층(20)의 형성은 확인되지 않았다.
〈비교예 2〉
실시예 1의 공정(3-i)에 있어서, 밀착층(30)의 두께가 8㎛로 되도록 금속 페이스트 조성물의 인쇄막 두께를 조정하고, 실시예 1의 공정(3-ⅱ)에 있어서, 밀착층(30)의 두께가 7㎛로 될 때까지 밀착층(30)의 표면을 버프 연마하여, 평활화를 행한 이외에는, 실시예 1과 마찬가지로 해서 메탈라이즈드 기판을 제작했다. 같은 조건으로 형성한 메탈라이즈드 기판의 단면을 전자 현미경으로 확인한 바, 질화티타늄층(20)의 두께는 2.5㎛이었다. 또한 두께 7㎛로 한 밀착층(30)에 함유되는 티타늄의 양은, 밀착층(30)에 있어서의 구리 100질량부에 대해서 6질량부이었다. 얻어진 메탈라이즈드 기판을 실시예 1과 마찬가지로 해서 평가를 행했다. 결과를 표 1에 나타낸다.
[표 1]
Figure 112013030647985-pct00001
실시예 1, 4, 및 5에 있어서는, 밀착층(30)의 막 두께가 5㎛ 이하이기 때문에, 공정(3-v)의 에칭 시의 사이드 에칭의 진행이 작아, 얻어진 메탈라이즈드 기판의 메탈라이즈드 패턴에 있어서 라인의 단선은 보이지 않았다. 비교예 2의 제조 방법에서는, 밀착층(30)의 막 두께가 크고, 공정(3-v)의 에칭 시의 사이드 에칭의 진행이 커지기 때문에, 얻어진 메탈라이즈드 기판의 메탈라이즈드 패턴의 라인 폭(마스크 치수 : 30㎛)이 작아져, 곳곳에 라인의 단선이 확인되었다.
이상, 현시점에 있어서, 가장 실천적이며, 또한 바람직하다고 생각되는 실시예에 관련해서 본 발명을 설명했지만, 본 발명은, 본원 명세서 중에 개시된 실시예로 한정되는 것은 아니며, 청구범위 및 명세서 전체로부터 파악되는 발명의 요지 혹은 사상에 반하지 않는 범위에서 적의 변경 가능하며, 그러한 변경을 수반하는 메탈라이즈드 기판, 금속 페이스트 조성물, 및 당해 메탈라이즈드 기판의 제조 방법도 또한 본 발명의 기술적 범위에 포함되는 것으로서 이해해야만 한다.
본 발명의 메탈라이즈드 기판은 LED 등의 전자 소자를 탑재하는데 사용할 수 있다. 특히, 소결체 기판을 AlN에 의해 구성했을 경우에는, 고출력 LED 등의 큰 열을 방출하는 전자 소자를 탑재하는 기판으로서 호적하다.
10 : 질화물 세라믹스 소결체 기판
20 : 질화티타늄층
30 : 밀착층
40 : 구리 도금층
50 : 레지스트 패턴
52 : 산화 방지층
100, 100a, 100b : 메탈라이즈드 기판

Claims (12)

  1. 질화물 세라믹스 소결체 기판, 당해 소결체 기판 상에 형성된 질화티타늄층, 당해 질화티타늄층 상에 형성된 구리 및 티타늄을 함유하는 밀착층, 당해 밀착층 상에 형성된 구리 도금층을 구비해서 이루어지며, 상기 밀착층의 두께가 0.1㎛ 이상 5㎛ 이하인 메탈라이즈드 기판.
  2. 제1항에 있어서,
    상기 밀착층과 상기 구리 도금층의 두께 비(比)가, 밀착층/구리 도금층으로, 1/50∼1/1인 메탈라이즈드 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 밀착층이 은을 함유하고 있지 않은 층인 메탈라이즈드 기판.
  4. 제1항 또는 제2항에 있어서,
    상기 질화물 세라믹스 소결체 기판 상의, 상기 질화티타늄층, 상기 밀착층, 및 상기 구리 도금층이, 포토리소그래피법에 의해 형성된 배선 패턴인 메탈라이즈드 기판.
  5. 제4항에 있어서,
    상기 배선 패턴의 라인 앤드 스페이스가 50/50㎛ 이하인 메탈라이즈드 기판.
  6. 질화물 세라믹스 소결체에 있어서의 메탈라이즈드 패턴을 형성하는 측의 전면(全面)에, 구리분(粉), 및 수소화티타늄분을 함유하고, 은분을 함유하지 않는 금속 성분, 및 25℃의 점도가 100Pa·s 이상의 고점성 용매를 함유하는 금속 페이스트 조성물로서, 구리분 100질량부에 대해서, 수소화티타늄분을 5질량부 이상 50질량부 이하, 고점성 용매를 10질량부 이상 50질량부 이하 함유하는 금속 페이스트 조성물을 도포하는 공정,
    상기에서 얻어진 기판을 소성함으로써, 상기 질화물 세라믹스 소결체 상에, 질화티타늄층 및 밀착층을 이 순서로 형성하는 소성 공정,
    상기 밀착층 표면에 구리 도금층을 형성하는 공정,
    배선 패턴으로서 남기고자 하는 상기 구리 도금층 상의 소정의 위치에, 포토리소그래피법에 의해 레지스트 패턴을 형성하는 공정,
    상기 레지스트 패턴을 형성하고 있지 않은 위치의 상기 구리 도금층 및 상기 밀착층을 에칭에 의해 제거하는 공정,
    상기 레지스트 패턴을 박리하는 공정, 및,
    노출해 있는 상기 질화티타늄층을 에칭하는 공정
    을 구비한 메탈라이즈드 기판의 제조 방법.
  7. 질화물 세라믹스 소결체에 있어서의 메탈라이즈드 패턴을 형성하는 측의 전면에, 구리분, 및 수소화티타늄분을 함유하고, 은분을 함유하지 않는 금속 성분, 및 25℃의 점도가 100Pa·s 이상의 고점성 용매를 함유하는 금속 페이스트 조성물로서, 구리분 100질량부에 대해서, 수소화티타늄분을 5질량부 이상 50질량부 이하, 고점성 용매를 10질량부 이상 50질량부 이하 함유하는 금속 페이스트 조성물을 도포하는 공정,
    상기에서 얻어진 기판을 소성함으로써, 상기 질화물 세라믹스 소결체 상에, 질화티타늄층 및 밀착층을 이 순서로 형성하는 소성 공정,
    상기 밀착층 상의 배선 패턴을 형성하려 하지 않는 소정의 위치에, 포토리소그래피법에 의해 레지스트 패턴을 형성하는 공정,
    레지스트 패턴이 형성되어 있지 않은 상기 밀착층 상에, 구리 도금층을 형성하는 공정,
    상기 레지스트 패턴을 박리하는 공정,
    노출해 있는 상기 밀착층을 에칭하는 공정, 및,
    노출해 있는 상기 질화티타늄층을 에칭하는 공정
    을 구비한 메탈라이즈드 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 소성 공정 후에, 상기 밀착층 상에 구리 스트라이크 도금에 의한 산화 방지층을 형성하는 공정을 구비하는 메탈라이즈드 기판의 제조 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 소성 공정 후에, 상기 밀착층의 표면을 연마하는 연마 공정을 더 구비하는 메탈라이즈드 기판의 제조 방법.
  10. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 금속 페이스트 조성물이, 바인더 성분을 함유하고 있지 않거나, 또는 함유하고 있다고 해도 상기 구리분 100질량부에 대해서 4질량부 미만인 메탈라이즈드 기판의 제조 방법.
  11. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 금속 페이스트 조성물의 상기 수소화티타늄분이, 5㎛ 초과의 조대(粗大) 입자를 함유하지 않는 것인 메탈라이즈드 기판의 제조 방법.
  12. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 금속 페이스트 조성물의 상기 구리분의 평균 입자 지름이 0.1㎛ 이상 1.0㎛ 미만인 메탈라이즈드 기판의 제조 방법.
KR1020137009017A 2010-12-28 2011-12-02 메탈라이즈드 기판, 금속 페이스트 조성물, 및 메탈라이즈드 기판의 제조 방법 KR101787390B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010291626 2010-12-28
JPJP-P-2010-291626 2010-12-28
PCT/JP2011/077969 WO2012090647A1 (ja) 2010-12-28 2011-12-02 メタライズド基板、金属ペースト組成物、および、メタライズド基板の製造方法

Publications (2)

Publication Number Publication Date
KR20140008300A KR20140008300A (ko) 2014-01-21
KR101787390B1 true KR101787390B1 (ko) 2017-10-19

Family

ID=46382767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137009017A KR101787390B1 (ko) 2010-12-28 2011-12-02 메탈라이즈드 기판, 금속 페이스트 조성물, 및 메탈라이즈드 기판의 제조 방법

Country Status (7)

Country Link
US (1) US9462698B2 (ko)
EP (1) EP2661160A1 (ko)
JP (1) JP5431598B2 (ko)
KR (1) KR101787390B1 (ko)
CN (1) CN103238380B (ko)
TW (1) TWI571182B (ko)
WO (1) WO2012090647A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6271716B2 (ja) * 2013-05-24 2018-01-31 帝人株式会社 シリコン/ゲルマニウム系ナノ粒子及び高粘度アルコール溶媒を含有する印刷用インク
US9565772B2 (en) * 2013-07-29 2017-02-07 Ferro Corporation Method of forming conductive trace
JP6079505B2 (ja) 2013-08-26 2017-02-15 三菱マテリアル株式会社 接合体及びパワーモジュール用基板
TWI637466B (zh) * 2013-08-26 2018-10-01 三菱綜合材料股份有限公司 接合體及功率模組用基板
CN104987079A (zh) * 2015-07-08 2015-10-21 长沙鼎成新材料科技有限公司 一种led用氮化钛陶瓷基板
CN105622126A (zh) * 2015-12-25 2016-06-01 上海申和热磁电子有限公司 一种Si3N4陶瓷覆铜基板及其制备方法
JP6904094B2 (ja) * 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
WO2017222061A1 (ja) * 2016-06-23 2017-12-28 三菱マテリアル株式会社 絶縁回路基板の製造方法、絶縁回路基板、熱電変換モジュール
CN109413847A (zh) * 2017-08-16 2019-03-01 欣兴电子股份有限公司 金属化基板及其制造方法
CN117062326A (zh) * 2017-09-12 2023-11-14 株式会社东芝 陶瓷电路基板的制造方法
JP7100651B2 (ja) * 2017-09-27 2022-07-13 京セラ株式会社 ペースト組成物、半導体装置及び電気・電子部品
CN108040435B (zh) * 2017-12-12 2020-06-19 北京科技大学 一种氮化铝陶瓷基板线路刻蚀方法
CN113412171B (zh) * 2019-03-29 2024-04-30 三井金属矿业株式会社 加压接合用组合物、以及导电体的接合结构及其制造方法
CN110177430B (zh) * 2019-04-20 2024-04-09 无锡天杨电子有限公司 一种陶瓷覆铜板除反应层的装置及其去除方法
CN111092049B (zh) * 2019-12-19 2022-07-15 深圳第三代半导体研究院 一种陶瓷基板覆铜及高功率电子芯片全铜互联封装方案
WO2023159076A1 (en) * 2022-02-18 2023-08-24 Kuprion, Inc. Metal-coated substrates, interposers, and methods for production thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113892A1 (ja) 2009-03-30 2010-10-07 株式会社トクヤマ メタライズド基板を製造する方法、メタライズド基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2570248A (en) * 1948-06-30 1951-10-09 Gen Electric Method of metalizing and bonding nonmetallic bodies
US4729504A (en) * 1985-06-01 1988-03-08 Mizuo Edamura Method of bonding ceramics and metal, or bonding similar ceramics among themselves; or bonding dissimilar ceramics
JPH05221759A (ja) 1992-02-14 1993-08-31 Kawasaki Steel Corp メタライズ層を有する窒化アルミニウム基板とそのメタライズ方法
JPH05226515A (ja) 1992-02-14 1993-09-03 Kawasaki Steel Corp メタライズ層を有する窒化アルミニウム基板とそのメタライズ方法
JPH07207452A (ja) 1994-01-24 1995-08-08 Tokin Corp 金属粉末組成物及びそれを用いたメタライズ基板の製造方法
JPH07240572A (ja) 1994-02-28 1995-09-12 Tokin Corp メタライズ基板の製造方法およびそれに用いられるメタライズ用金属粉末組成物
US6800211B2 (en) 2002-08-26 2004-10-05 Tong Hsing Electric Industries Ltd. Method for removing voids in a ceramic substrate
US8164171B2 (en) 2009-05-14 2012-04-24 Megica Corporation System-in packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010113892A1 (ja) 2009-03-30 2010-10-07 株式会社トクヤマ メタライズド基板を製造する方法、メタライズド基板

Also Published As

Publication number Publication date
TWI571182B (zh) 2017-02-11
CN103238380B (zh) 2016-08-10
CN103238380A (zh) 2013-08-07
US9462698B2 (en) 2016-10-04
TW201234939A (en) 2012-08-16
WO2012090647A1 (ja) 2012-07-05
EP2661160A1 (en) 2013-11-06
KR20140008300A (ko) 2014-01-21
JP5431598B2 (ja) 2014-03-05
US20130256014A1 (en) 2013-10-03
JPWO2012090647A1 (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
KR101787390B1 (ko) 메탈라이즈드 기판, 금속 페이스트 조성물, 및 메탈라이즈드 기판의 제조 방법
TWI598006B (zh) 瓷金貫孔基板及其之製造方法
JP5492191B2 (ja) メタライズド基板を製造する方法、メタライズド基板
US7825422B2 (en) Ceramic substrate for mounting a light emitting element and method for manufacturing the same
US9017563B2 (en) Plating method of circuit substrate, production method of plated circuit substrate, and silver etching liquid
KR20130002980A (ko) 메탈라이즈드 기판의 제조 방법
JPWO2016104420A1 (ja) プリント配線板用基板及びその製造方法、プリント配線板及びその製造方法、並びに、樹脂基材
US8623225B2 (en) Production method of metallized ceramic substrate
JP3652196B2 (ja) セラミック配線基板の製造方法
JP2017183715A (ja) 貫通電極を有する両面配線基板及びその製造方法
JP5989879B2 (ja) メタライズドセラミックスビア基板及びその製造方法
JPH06224538A (ja) セラミックス回路基板の製造方法
JPH1065294A (ja) セラミックス配線基板およびその製造方法
JP2009143766A (ja) メタライズド基板およびその製造方法
JP2001302359A (ja) ガラスセラミック基板の製造方法
JP2000277914A (ja) 多層セラミック基板の製造方法
JP2004319529A (ja) セラミック多層配線基板の製造方法
JPH11103169A (ja) ガラスセラミック配線基板
JPH10158082A (ja) セラミック基板の製造方法
JP2002160979A (ja) ガラスセラミック基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right