CN111092049B - 一种陶瓷基板覆铜及高功率电子芯片全铜互联封装方案 - Google Patents
一种陶瓷基板覆铜及高功率电子芯片全铜互联封装方案 Download PDFInfo
- Publication number
- CN111092049B CN111092049B CN201911319598.XA CN201911319598A CN111092049B CN 111092049 B CN111092049 B CN 111092049B CN 201911319598 A CN201911319598 A CN 201911319598A CN 111092049 B CN111092049 B CN 111092049B
- Authority
- CN
- China
- Prior art keywords
- copper
- chip
- nano
- ceramic substrate
- linking agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 122
- 239000010949 copper Substances 0.000 title claims abstract description 122
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 239000000919 ceramic Substances 0.000 title claims abstract description 35
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 86
- 239000010410 layer Substances 0.000 claims abstract description 41
- 239000003431 cross linking reagent Substances 0.000 claims abstract description 33
- 238000000576 coating method Methods 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims abstract description 10
- 238000007639 printing Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 4
- 239000012790 adhesive layer Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 20
- 238000005245 sintering Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 238000002360 preparation method Methods 0.000 claims description 5
- 239000012298 atmosphere Substances 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 229910000831 Steel Inorganic materials 0.000 claims description 2
- 230000001680 brushing effect Effects 0.000 claims description 2
- 238000005234 chemical deposition Methods 0.000 claims description 2
- 239000010959 steel Substances 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 239000000203 mixture Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000007731 hot pressing Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 239000004971 Cross linker Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明提供了一种陶瓷基板覆铜及高功率电子芯片全铜互联封装方案，具体步骤包括：S1陶瓷基板表面沉积铜层作为粘接层；S2在所述粘结层表面涂敷纳米铜交联剂，印刷包括陶瓷基板、粘接层、纳米铜交联剂的电路，并烘烤制备预制件；S3在所述预制件上，安装背部镀铜的芯片；S4在所述芯片的金属焊盘上放置纳米铜交联剂连接铜夹；S5整体烧结所述预制件、芯片、纳米铜交联剂连接铜夹，完成芯片与基板的稳固连接，本专利中的封装新设计可以解决陶瓷覆铜困难的问题，简化了基板和封装的制造工艺程序，并且大大减少了封装中的界面阻隔，提升了其工作的可靠性和满足大功率电子产品的大电流要求。
Description
技术领域
本发明涉及半导体封装领域，尤其涉及一种陶瓷基板覆铜及全铜高功率电子芯片封装互联方案。
背景技术
陶瓷基板以其高导热性在高功率电子封装广受青睐，为了与芯片的高效结合和满足高导热导电要求，陶瓷基板表面需以覆铜箔或覆铝等厚层金属，其后仍需要中间一个固芯片材料完成与芯片的连接，目前采用的导电银胶或者烧结银材料作为中间的装片材料。为了保证装片材料与基板处的结合，通常覆铜表面还需要再覆银，十分花费。此外，封装中过多存在不同材料的界面会降低封装的导热导电性能和增加封装的失效风险。
发明内容
针对上述现有技术中所存在的技术问题，本发明从节省材料和制造成本和提升封装可靠性，提供了一种陶瓷基板覆铜及全铜高功率电子芯片封装互联方案，包括以下制备步骤：
S1陶瓷基板表面沉积铜层作为粘接层；
S2在所述粘结层表面涂敷纳米铜交联剂，印刷包括陶瓷基板、粘接层、纳米铜交联剂的电路，并烘烤制备预制件；
S3在所述预制件上安装背部镀铜的芯片；
S4在所述芯片的金属焊盘上放置纳米铜交联剂连接铜夹；
S5整体烧结所述预制件、芯片、纳米铜交联剂连接铜夹，完成芯片与基板的稳固连接；
所述烧结条件为：烧结气氛为无氧或者还原气氛，温度200-400℃，时间为1-60min。
优选地，所述烘烤包括：在无氧条件下进行，温度40℃～120℃，时间10min～60min，压力0MPa-5MPa。
优选地，所述铜层包含过渡层，所述过渡层材料为Ti；铜层总厚度500nm～5000nm。
优选地，所述生长铜层方法为：气相沉积或化学沉积。
优选地，通过丝网印刷或钢网印刷或点刷铜层表面涂敷纳米铜交联剂。
优选地，所述纳米铜交联剂为：纳米铜膏或纳米铜膜。
优选地，在安装芯片前放置固芯片材料，所述固芯片材料为铜膏、铜膜、铜预制件。
由以上任一方法制备的一种陶瓷基板覆铜及全铜的高功率电子芯片封装器件包括：陶瓷基板，铜层，纳米铜交联剂，芯片铜焊盘，铜夹；所述陶瓷基板通过铜层及纳米铜交联剂与芯片连接；所述芯片铜焊盘与铜夹通过纳米铜交联剂连接。
优选地，所述陶瓷基板，铜层，芯片铜焊盘垂直方向的宽度保持一致，所述纳米铜交联剂均匀的涂覆在铜层上方；所述芯片铜焊盘在芯片上方一侧，并于边缘部分留有区域，所述纳米铜交联剂均匀涂敷在芯片铜焊盘上方。
优选地，所述铜夹水平贴附于纳米铜交联剂上，并延水平方向延伸。
本专利利用纳米烧结铜做为陶瓷基板覆铜和印刷电路，并直接达成与芯片连接的这种新设计，是基于纳米铜膏在低温情况下可以完成烧结，减少封装中过多的界面损耗，配以一次性完成整体的烧结连接和成型大大简化生产工艺程序和降低制造成本。采用的陶瓷基板新工艺结构可以解决陶瓷覆铜难的问题，不但降低了覆铜工艺温度，而且简少陶瓷基板与芯片间的连接界面，大大提升导热导电性能和提升了封装可靠性。在纳米烧结铜与芯片和基板的两个界面处连接是经热压方法通过完成原子扩散而实现的。
附图说明
图1基板上生长铜层示意图；
图2涂敷纳米铜交联剂示意图；
图3纳米铜交联剂上连接芯片示意图；
图4器件结构示意图。
图中：陶瓷基板1，铜层2，纳米铜交联剂3，芯片4，芯片铜焊盘5，铜夹6。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护范围。
实施例1
一种优选的陶瓷基板覆铜及封装新设计的实施方法，包括以下制备步骤：氧化铝陶瓷基板表面气相沉积100nm Ti/500nm铜层；(2)层表面涂敷纳米铜交联剂，根据封装设计需求印刷成电路；(3)然后，放置在氮气环境下，温度100℃，烘烤30min；(4)将芯片上放置在烘烤后的基板上；(5)在芯片焊盘上涂敷纳米铜膏与铜夹连接；(6)将整体通过热压工艺完成将芯片与基板连接，通入8％氢气92％氮气混合气体，将压力升至15MPa，烧结温度300℃,烧结10min；
以上封装结果：芯片剪切力是20MPa，通过热循环试验(-55℃～150℃)500周期以上。
实施例2
一种优选的陶瓷基板覆铜及封装新设计的实施方法，包括以下制备步骤：氧化铝陶瓷基板表面气相沉积100nm Ti/1000nm铜层；(2)层表面涂敷纳米铜交联剂，根据封装设计需求印刷成电路；(3)然后，放置氮气环境下，温度100℃，烘烤30min；(4)将芯片上放置在烘烤后的基板上；(5)在芯片焊盘上涂敷纳米铜膏与铜夹连接；(6)将整体通过热压工艺完成将芯片与基板连接，通入8％氢气92％氮气，将压力升至15MPa，烧结温度300℃,烧结10min；
以上封装结果：芯片剪切力是25MPa，通过热循环试验(-55℃～150℃)500周期以上。
实施例3
一种优选的陶瓷基板覆铜及封装新设计的实施方法，包括以下制备步骤：氧化铝陶瓷基板表面气相沉积500nm铜层；(2)层表面涂敷纳米铜交联剂，根据封装设计需求印刷成电路；(3)然后，放置氮气环境下，温度100℃，烘烤30min；(4)将芯片上放置在烘烤后的基板上；(5)在芯片焊盘上涂敷纳米铜膏与铜夹连接；(6)将整体通过热压工艺完成将芯片与基板连接，通入8％氢气92％氮气，将压力升至15MPa，烧结温度300℃,烧结10min；
以上封装结果：芯片剪切力是10MPa。
最后说明的是，以上优选实施例仅用以说明本发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。
Claims (9)
1.一种陶瓷基板覆铜及高功率电子芯片全铜互联封装的方法， 其特征在于， 包括以下制备步骤： S1 陶瓷基板表面沉积铜层作为粘接层； S2 在所述粘接层表面涂敷纳米铜交联剂，印刷包括陶瓷基板、粘接层、纳米铜交联剂的电路，并烘烤制备预制件； S3 在所述预制件上安装背部镀铜的芯片； S4 在所述芯片的金属焊盘上放置纳米铜交联剂连接铜夹； S5 整体烧结所述预制件、芯片、纳米铜交联剂连接铜夹，完成芯片与基板的稳固连接；烧结条件为：烧结气氛为无氧气氛，温度 200-400℃，时间为 1-60min； 在安装芯片前放置固芯片材料，所述固芯片材料为铜膏、铜膜、铜预制件。
2.如权利要求 1 所述的陶瓷基板覆铜及高功率电子芯片全铜互联封装的方法，其特征在于，所述烘烤包括：在无氧条件下进行，温度 40℃~120℃，时间10min~60min，压力0MPa- 5MPa。
3.如权利要求 1 所述的陶瓷基板覆铜及高功率电子芯片全铜互联封装的方法，其特征在于，所述铜层包含过渡层，所述过渡层的材料为 Ti；铜层总厚度500nm~5000nm。
4.如权利要求 1 所述的陶瓷基板覆铜及高功率电子芯片全铜互联封装的方法，其特征在于，生长铜层的方法为：气相沉积或化学沉积。
5.如权利要求 1 所述的陶瓷基板覆铜及高功率电子芯片全铜互联封装的方法，其特征在于，通过丝网印刷或钢网印刷或点刷铜层表面涂敷纳米铜交联剂。
6.如权利要求 1 所述的陶瓷基板覆铜及高功率电子芯片全铜互联封装的方法，其特征在于，所述纳米铜交联剂为：纳米铜膏或纳米铜膜。
7.一种由权利要求1-6 中任一项所述的方法制备的陶瓷基板覆铜及全铜的高功率电子芯片封装器件，其特征在于，该器件包括：陶瓷基板，铜层，纳米铜交联剂，芯片铜焊盘，铜夹；所述陶瓷基板通过铜层及纳米铜交联剂与芯片连接；所述芯片铜焊盘与铜夹通过纳米铜交联剂连接。
8.如权利要求 7 所述的陶瓷基板覆铜及全铜的高功率电子芯片封装器件，其特征在于，所述陶瓷基板，铜层，芯片铜焊盘垂直方向的宽度保持一致，所述纳米铜交联剂均匀的涂覆在铜层上方；所述芯片铜焊盘在芯片上方一侧，并于边缘部分留有区域，所述纳米铜交联剂均匀涂敷在芯片铜焊盘上方。
9.如权利要求 7 所述的陶瓷基板覆铜及全铜的高功率电子芯片封装器件，其特征在于，所述铜夹水平贴附于纳米铜交联剂上，并延水平方向延伸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911319598.XA CN111092049B (zh) | 2019-12-19 | 2019-12-19 | 一种陶瓷基板覆铜及高功率电子芯片全铜互联封装方案 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911319598.XA CN111092049B (zh) | 2019-12-19 | 2019-12-19 | 一种陶瓷基板覆铜及高功率电子芯片全铜互联封装方案 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111092049A CN111092049A (zh) | 2020-05-01 |
| CN111092049B true CN111092049B (zh) | 2022-07-15 |
Family
ID=70396481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911319598.XA Active CN111092049B (zh) | 2019-12-19 | 2019-12-19 | 一种陶瓷基板覆铜及高功率电子芯片全铜互联封装方案 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111092049B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111933603A (zh) * | 2020-06-28 | 2020-11-13 | 深圳第三代半导体研究院 | 一种半导体芯片封装结构及其制备方法 |
| CN112086372B (zh) * | 2020-09-21 | 2022-02-18 | 南瑞联研半导体有限责任公司 | 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法 |
| CN116072558B (zh) * | 2023-02-20 | 2023-09-29 | 纳宇半导体材料(宁波)有限责任公司 | 一种新型嵌入式封装结构及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5151150B2 (ja) * | 2006-12-28 | 2013-02-27 | 株式会社日立製作所 | 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法 |
| JP2009167436A (ja) * | 2008-01-10 | 2009-07-30 | Hitachi Ltd | 接合用材料および接合形成方法 |
| CN103238380B (zh) * | 2010-12-28 | 2016-08-10 | 株式会社德山 | 金属化基板、金属糊剂组合物、以及金属化基板的制造方法 |
| WO2013043813A1 (en) * | 2011-09-21 | 2013-03-28 | Applied Nanotech Holdings, Inc. | Carbon-metal thermal management substrates |
| CN102339758B (zh) * | 2011-10-13 | 2013-05-22 | 华中科技大学 | 低温键合制备铜-陶瓷基板方法 |
| JP5606421B2 (ja) * | 2011-10-27 | 2014-10-15 | 株式会社日立製作所 | 銅ナノ粒子を用いた焼結性接合材料及びその製造方法及び電子部材の接合方法 |
| CN107221512B (zh) * | 2017-06-20 | 2020-05-19 | 广东工业大学 | 一种互连工艺 |
| JP7192451B2 (ja) * | 2018-01-25 | 2022-12-20 | 三菱マテリアル株式会社 | 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法 |
-
2019
- 2019-12-19 CN CN201911319598.XA patent/CN111092049B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111092049A (zh) | 2020-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111092049B (zh) | 一种陶瓷基板覆铜及高功率电子芯片全铜互联封装方案 | |
| WO2010122863A1 (ja) | 太陽電池モジュール及びその製造方法 | |
| WO2008044357A1 (fr) | Structure connectée et son procédé de fabrication | |
| CN103079339A (zh) | 一种金属陶瓷复合基板及其制造方法 | |
| CN105931954A (zh) | 半导体装置、半导体装置的制造方法以及电力变换装置 | |
| CN107845617B (zh) | 一种芯片烧结品、子单元、igbt封装模块及制备方法 | |
| CN102891240B (zh) | 倒装结构的发光二极管及其制备方法 | |
| CN110034090B (zh) | 一种纳米金属膜辅助基板及其制备方法 | |
| CN113795091A (zh) | 一种低温烧结制备陶瓷电路板方法 | |
| RU2558323C1 (ru) | Способ металлизации подложки из алюмонитридной керамики | |
| CN208087501U (zh) | 一种AlN陶瓷金属化敷铜基板 | |
| CN104319241A (zh) | 一种无压烧结连接大功率gto模块的方法 | |
| CN111146076B (zh) | 一种纳米烧结铜与晶圆结合的制备方法及其连接结构 | |
| CN212587507U (zh) | 采用多芯片堆叠结构的功率分立器件 | |
| CN112086372B (zh) | 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法 | |
| CN114473103A (zh) | 一种液态金属锡辅助纳米银烧结工艺 | |
| JP5692347B2 (ja) | 導電接着剤 | |
| CN202957296U (zh) | 倒装结构的发光二极管 | |
| CN112382717A (zh) | 一种热电器件封装界面及其连接方法 | |
| CN112712950A (zh) | 一种功率电阻器及其制备方法 | |
| CN206639791U (zh) | 芯片封装器件 | |
| CN111799251A (zh) | 采用多芯片堆叠结构的功率分立器件及其制备方法 | |
| CN104538313A (zh) | 一种氧化铝陶瓷基板贯穿孔内填充金属铜的方法 | |
| CN203194017U (zh) | 一种金属陶瓷复合基板 | |
| CN115410924B (zh) | 一种SiC器件模块封装的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230327 Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Southern University of Science and Technology Address before: Southern University of Science and Technology Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute |