CN111146076B - 一种纳米烧结铜与晶圆结合的制备方法及其连接结构 - Google Patents

一种纳米烧结铜与晶圆结合的制备方法及其连接结构 Download PDF

Info

Publication number
CN111146076B
CN111146076B CN201911318075.3A CN201911318075A CN111146076B CN 111146076 B CN111146076 B CN 111146076B CN 201911318075 A CN201911318075 A CN 201911318075A CN 111146076 B CN111146076 B CN 111146076B
Authority
CN
China
Prior art keywords
nano
copper
wafer
aluminum
sintered copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911318075.3A
Other languages
English (en)
Other versions
CN111146076A (zh
Inventor
张卫红
唐宏浩
叶怀宇
张国旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN201911318075.3A priority Critical patent/CN111146076B/zh
Publication of CN111146076A publication Critical patent/CN111146076A/zh
Application granted granted Critical
Publication of CN111146076B publication Critical patent/CN111146076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02016Backside treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02697Forming conducting materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Powder Metallurgy (AREA)

Abstract

本发明提供了一种纳米烧结铜与晶圆结合的制备方法及其连接结构。将晶圆背面金属镀铝替代镀其他金属金、银、或铜等,采用磁控溅射等方法制备纳米铝晶薄膜;在纳米烧结铜与纳米铝晶薄膜接触时,有氧原子或氧离子处理活化界面。这种材料设计和工艺方法是利用纳米尺度材料特性及铜与氧化铝界面的特殊反应现象,达到在低温下同时完成铜本身的烧结连接及其与晶圆或芯片界面的结合;既节约成本又可获得良好的铜烧结效果,并且,可以一定程度地提升纳米烧结铜与晶圆界面的结合力及可靠性。

Description

一种纳米烧结铜与晶圆结合的制备方法及其连接结构
技术领域
本发明涉及半导体封装领域,尤其涉及一种纳米烧结铜与晶圆结合的制备方法及其连接结构。
背景技术
随着高功率电子封装的导热以及无铅需求,低温烧结的金属基材料以其低使用但高服役温度引起工业界的广泛关注。而由于成本需求,低温烧结材料用铜替代银正吸引着人们的广泛关注。然而,铜基材料本身的烧结能力以及它与晶圆(芯片)背金的结合力成为阻碍其应用的难点之一,与之相关的是纳米烧结铜作为装片材料情况下的封装可靠性也成为要解决的一个重要问题。
发明内容
针对上述现有技术中所存在的技术问题,以铜与氧化铝之间借助氧存在形成可导电的中间相作为依据,基于纳米晶粒以其超大表面积而易于产生界面反应的特点,实现纳米铜与氧化铝在低温情况下界面反应结合,从而实现晶圆背金属纳米铝晶与纳米铜的结合。
本发明提供了一种纳米烧结铜与晶圆结合的制备方法,包括以下制备步骤:
S1:晶圆背面气相沉积生长纳米铝晶薄膜;
S2:在所述纳米铝晶薄膜上涂覆或印刷纳米烧结铜,纳米铝晶薄膜与纳米烧结铜接触,在所述纳米铝晶薄膜与纳米烧结铜接触界面处,通入氧原子或氧离子气流并以升温速度>20℃/min,加热到150℃~250℃,压力0-5MPa,在该气氛条件下保温10~60min;
S3:随后在升温速度<25℃/min加热升温到300℃~400℃,气氛转为还原气氛,压力0-30MPa,在该气氛条件下保温1-30min。
改变晶圆背金层元素为廉价的铝,它具有很好的导热导电性能,但其表面容易形成氧化铝层,不合适于焊料装片材料的润湿和粘接。然而,在使用低温烧结材料作为装片中,在烧结温度低于300℃情况下,借助氧离子氧化铝与纳米铜形成可导电的氧化铝铜,有助于铝铜两种材料的界面结合;重要的是因为其很低的弹性模量,适当厚度的铝层会有效地分散界面的应力,降低封装的失效机会。
优选地,所述纳米铝晶薄膜厚度为50nm-5000nm。
优选地,所述气相沉积为磁控溅射气相沉积。
优选地,所述涂覆或印刷条件中温度的获取方式为:热辐射或热传导。
优选地,所述纳米铝晶薄膜与晶圆间气相沉积形成金属薄膜制备过渡层,所述金属层薄膜包括Ti,Cr,Ni金属薄膜,所述金属薄膜制备过渡层厚度在1nm-100nm。
优选地,所述晶圆为未切割晶圆或切割后晶圆;所述纳米烧结铜为纳米铜膏或纳米铜膜。
由上述方法制备的连接结构,包括晶圆,纳米铝晶薄膜,铜铝氧中间相,纳米烧结铜;所述纳米烧结铜与纳米铝晶薄膜通过铜铝氧中间相连接。
优选地,所述连接结构用于芯片固定、芯片散热以及非晶圆的可镀纳米铝晶基材的散热或者固定。
纳米烧结铜与背铝晶圆的界面结合的连接结构应用在电子封装当中的装片工艺,纳米铜膏作为装片材料,放置在基板上面,芯片放置在装片材料上面形成三明治封装结构;此外,也可以做为电子封装当中的散热结构,纳米铜膏作为散热材料放置在晶圆背面,纳米烧结铜呈网络的结构起到通风散热的作用。
纳米烧结铜与背铝晶圆的界面结合的连接结构,也可以应用在电子封装中的焊接材料,纳米铜膏作为焊接材料放置在铝焊盘上,将金属夹与焊盘连接在一起。这种纳米烧结铜与氧化铝低温结合方式也可以根据需求放置在任何镀有纳米铝晶并可耐一定高温的材料表面或一些金属铝表面。
纳米烧结铜也可以在装片材料、焊接材料、散热材料等领域应用。
尽管由于铝表面的氧化铝存在,焊料润湿成为棘手问题,但与纳米烧结铜结合的情况下,铝表面自然形成的氧化铝会与其形成可导电导热的中间相,类似于氧化铝陶瓷表面高温覆铜(DBC)工艺中的氧化铝与铜箔表面在氧气情况下形成的铜铝氧化物中间相。
将背面芯片金属镀铝替代镀铜,用烧结纳米铜作为装片材料,通过氧原子或氧离子处理活化界面,使其与纳米烧结铜材料有良好结合;同时,相比于背铜芯片情况,背铝使得芯片封装的可靠性得到很大的提升。这种晶圆背面镀铝的设计,与正面铝焊盘也匹配,加之材料便宜,从材料和工艺成本角度来看,都是很好的降本方式。
附图说明
图1为纳米烧结铜与晶圆的结合示意图。
图中:1.晶圆,2.纳米铝晶薄膜,3.铜铝氧中间相,4.纳米烧结铜。
具体实施方式
下面结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护范围。
实施例1
(1)晶圆背面通过磁控溅射生长150nm纳米烧结铜,镀后经过退火处理去除应力;(2)将氧原子气流通入纳米烧结铜和纳米铝晶薄膜表面界面,(3)通入氧原子气流,(4)随后进行烧结,升温速度25℃/min,当温度到达150℃,保温20min;随后进入8%氢气92%氮气混合气氛,压力20MPa,升温速度25℃/min温度300℃,保温30min;所得结构弹性模量为120GPa,硬度为120Hv,热膨胀系数为18ppm/℃,芯片剪切力~20MPa。
实施例2
一种优选的纳米烧结铜与晶圆背铝的封装结构实施方案包括以下步骤:
(1)晶圆背面通过磁控溅射生长150nm纳米铝晶薄膜,退火处理去除应力;(2)纳米烧结铜印刷在纳米铝晶薄膜表面;(3)通入氧原子气流,(4)纳米烧结铜与纳米铝晶薄膜在氧离子活化和烧结后形成可导电导热的铜铝氧中间相;(5)进行烧结,升温速度25℃/min,当温度到达150℃,保温20min;随后进入8%氢气92%氮气混合气氛,压力10MPa,升温速度25℃/min温度300℃,保温30min,所得结构弹性模量100GPa,硬度100Hv,热膨胀系数~20ppm/℃,芯片剪切力15MPa。
实施例3
一种优选的纳米烧结铜与晶圆背铝的封装结构实施方案包括以下步骤:
晶圆背面通过磁控溅射生长600nm纳米铝晶薄膜,退火处理去除应力;(2)纳米烧结铜印刷在纳米铝晶薄膜表面;(3)通入氧原子气流,(4)纳米烧结铜与纳米铝晶薄膜在氧离子活化和烧结后形成可导电导热的铜铝氧中间相;(5)进行烧结,升温速度25℃/min,当温度到达150℃,保温20min;随后进入8%氢气92%氮气混合气氛,压力20MPa,升温速度25℃/min温度300℃,保温30min;所得结构弹性模量~102GPa,硬度~95Hv,热膨胀系数~20ppm/℃,芯片剪切力18MPa。
最后说明的是,以上优选实施例仅用以说明本发明的技术方案而非限制,尽管通过上述优选实施例已经对本发明进行了详细的描述,但本领域技术人员应当理解,可以在形式上和细节上对其作出各种各样的改变,而不偏离本发明权利要求书所限定的范围。

Claims (8)

1.一种纳米烧结铜与晶圆结合的制备方法,其特征在于,包括以下制备步骤:
S1:晶圆背面气相沉积生长纳米铝晶薄膜;
S2:在所述纳米铝晶薄膜上涂覆或印刷纳米烧结铜,纳米铝晶薄膜与纳米烧结铜接触,在所述纳米铝晶薄膜与纳米烧结铜接触界面处,通入氧原子或氧离子气流并以升温速度>20℃/min,加热到150℃~250℃,压力0-5MPa,在该气氛条件下保温10~60min;
S3:随后在升温速度为25℃/min加热升温到300℃~400℃,气氛转为还原气氛,压力0-30MPa,在该气氛条件下保温1-30min。
2.如权利要求1所述的一种纳米烧结铜与晶圆结合的制备方法,其特征在于,所述纳米铝晶薄膜厚度为50nm-5000nm。
3.如权利要求1所述的一种纳米烧结铜与晶圆结合的制备方法,其特征在于,所述气相沉积为磁控溅射气相沉积。
4.如权利要求1所述的一种纳米烧结铜与晶圆结合的制备方法,其特征在于,所述涂覆或印刷条件中温度的获取方式为:热辐射或热传导。
5.如权利要求1所述的一种纳米烧结铜与晶圆结合的制备方法,其特征在于,所述纳米铝晶薄膜与晶圆间气相沉积形成金属薄膜制备过渡层,所述金属薄膜制备过渡层包括Ti,Cr,Ni金属薄膜,所述金属薄膜制备过渡层厚度在1nm-100nm。
6.如权利要求1所述的一种纳米烧结铜与晶圆结合的制备方法,其特征在于,所述晶圆为未切割晶圆或切割后晶圆;所述纳米烧结铜为纳米铜膏或纳米铜膜。
7.由权利要求1-6所述的任一纳米烧结铜与晶圆结合的制备方法制备的连接结构,其特征在于,包括晶圆,纳米铝晶薄膜,铜铝氧中间相,纳米烧结铜;所述纳米烧结铜与纳米铝晶薄膜通过铜铝氧中间相连接。
8.如权利要求7所述的连接结构,其特征在于,所述连接结构用于芯片固定、芯片散热以及非晶圆的可镀纳米铝晶基材的散热或者固定。
CN201911318075.3A 2019-12-19 2019-12-19 一种纳米烧结铜与晶圆结合的制备方法及其连接结构 Active CN111146076B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911318075.3A CN111146076B (zh) 2019-12-19 2019-12-19 一种纳米烧结铜与晶圆结合的制备方法及其连接结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911318075.3A CN111146076B (zh) 2019-12-19 2019-12-19 一种纳米烧结铜与晶圆结合的制备方法及其连接结构

Publications (2)

Publication Number Publication Date
CN111146076A CN111146076A (zh) 2020-05-12
CN111146076B true CN111146076B (zh) 2022-07-19

Family

ID=70519021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911318075.3A Active CN111146076B (zh) 2019-12-19 2019-12-19 一种纳米烧结铜与晶圆结合的制备方法及其连接结构

Country Status (1)

Country Link
CN (1) CN111146076B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111942726B (zh) * 2020-06-29 2022-04-19 深圳第三代半导体研究院 一种烧结工艺
CN112342596B (zh) * 2020-11-17 2024-01-16 昆明理工大学 一种具有高导电率的铜基复合材料的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5176309A (en) * 1990-05-25 1993-01-05 Kabushiki Kaisha Toshiba Method of manufacturing circuit board
CN102503579A (zh) * 2011-10-13 2012-06-20 华中科技大学 低温烧结制备金属化陶瓷基板方法
CN107473774A (zh) * 2017-09-18 2017-12-15 广东工业大学 铜‑陶瓷基板的制备方法
CN107622851A (zh) * 2017-09-25 2018-01-23 江苏时瑞电子科技有限公司 一种具有纳米颗粒膜的负温度系数热敏电阻及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108251678B (zh) * 2016-12-29 2020-03-31 比亚迪股份有限公司 一种金属基氮化铝复合材料及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5176309A (en) * 1990-05-25 1993-01-05 Kabushiki Kaisha Toshiba Method of manufacturing circuit board
CN102503579A (zh) * 2011-10-13 2012-06-20 华中科技大学 低温烧结制备金属化陶瓷基板方法
CN107473774A (zh) * 2017-09-18 2017-12-15 广东工业大学 铜‑陶瓷基板的制备方法
CN107622851A (zh) * 2017-09-25 2018-01-23 江苏时瑞电子科技有限公司 一种具有纳米颗粒膜的负温度系数热敏电阻及其制备方法

Also Published As

Publication number Publication date
CN111146076A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
KR101102214B1 (ko) 금속 표면의 접촉을 위한 방법 및 페이스트
CN111146076B (zh) 一种纳米烧结铜与晶圆结合的制备方法及其连接结构
EP2980843B1 (en) Power module
EP2940720B1 (en) Power module
WO2021033421A1 (ja) 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP4812985B2 (ja) セラミック体と銅板の接合方法
WO2019088285A1 (ja) ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
CN111092049A (zh) 一种陶瓷基板覆铜及高功率电子芯片全铜互联封装方案
CN102009240A (zh) 连接表面镀覆有薄膜金属层的AlN陶瓷和SiC/Al复合材料的方法
RU2196683C2 (ru) Подложка, способ ее получения (варианты) и металлическое соединенное изделие
JPWO2014030659A1 (ja) 絶縁基板、多層セラミック絶縁基板、パワー半導体装置と絶縁基板の接合構造体、及びパワー半導体モジュール
JP4674983B2 (ja) 接合体の製造方法
US10798824B2 (en) Method for manufacturing insulated circuit board, insulated circuit board, and thermoelectric conversion module
JP2021038132A (ja) 銅/セラミックス接合体、及び、絶縁回路基板
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
JP3794454B2 (ja) 窒化物セラミックス基板
JP2015185562A (ja) 電子機器とその組み立て方法、及びシート状構造体とその製造方法
JP6819385B2 (ja) 半導体装置の製造方法
TW202017118A (zh) 銅/陶瓷接合體、絕緣電路基板及銅/陶瓷接合體之製造方法及絕緣電路基板之製造方法
JP2001135902A (ja) セラミックス回路基板
JPH10138052A (ja) 少なくとも1つの金属基板にダイヤモンド基板を結合させる方法
CN213242534U (zh) 用于功率器件散热封装的AlSiC散热绝缘一体化基板
RU90728U1 (ru) Теплоотводящий элемент
JP4048914B2 (ja) 回路基板の製造方法および回路基板
WO2022014319A1 (ja) 絶縁基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230418

Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA

Address before: 518055 first floor, Taizhou building, South University of science and technology, No. 1088, Xili Xueyuan Road, Shenzhen, Guangdong Province

Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute