KR101774298B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR101774298B1
KR101774298B1 KR1020110051465A KR20110051465A KR101774298B1 KR 101774298 B1 KR101774298 B1 KR 101774298B1 KR 1020110051465 A KR1020110051465 A KR 1020110051465A KR 20110051465 A KR20110051465 A KR 20110051465A KR 101774298 B1 KR101774298 B1 KR 101774298B1
Authority
KR
South Korea
Prior art keywords
hard mask
trench
pattern
trimming
patterns
Prior art date
Application number
KR1020110051465A
Other languages
English (en)
Other versions
KR20120133012A (ko
Inventor
박상진
윤보언
한정남
김윤해
윤두성
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020110051465A priority Critical patent/KR101774298B1/ko
Priority to US13/444,175 priority patent/US8404580B2/en
Publication of KR20120133012A publication Critical patent/KR20120133012A/ko
Application granted granted Critical
Publication of KR101774298B1 publication Critical patent/KR101774298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 제조 방법이 제공된다. 반도체 장치의 제조 방법은 층간 절연막 내에 형성된 제1 트렌치와, 층간 절연막 상에 제1 트렌치를 노출하고 순차적으로 적층된 제1 및 제2 하드마스크 패턴을 포함하는 반도체 장치를 제공하고, 층간 절연막과 제1 및 제2 하드마스크 패턴 상에, 제1 트렌치를 채우도록 충전물질을 형성하고, 제1 트렌치를 노출하도록 충전물질을 제거하면서, 제1 및 제2 하드마스크 패턴의 측벽을 트리밍하여 제1 및 제2 하드마스크 트리밍 패턴을 형성하고, 제1 트렌치에 도전물질을 채워 다마신 배선을 형성하는 것을 포함한다.

Description

반도체 장치의 제조방법{Method for fabricating semiconductor device}
본 발명은 반도체 장치의 제조방법에 관한 것이다.
일반적으로 반도체 장치를 제조하는데 필요한 식각(etching) 공정에는 포토 마스크가 많이 이용된다. 하지만, 반도체 장치가 날로 고집적화, 소형화됨에 따라 식각량은 점차 증가하고, 그에 따른 공정 변이(variation)도 늘어나고 있다. 이러한 공정 변이를 줄이기 위해 근래에는 하드마스크 공정이 도입되게 되었고, 식각 선택비 향상을 위해 메탈 하드마스크 공정도 도입되게 되었다.
본 발명이 해결하고자 하는 기술적 과제는 신뢰성이 향상된 다마신 배선을 형성할 수 있고 공정 효율이 향상시킬 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은, 층간 절연막 내에 형성된 제1 트렌치와, 층간 절연막 상에 제1 트렌치를 노출하고 순차적으로 적층된 제1 및 제2 하드마스크 패턴을 포함하는 반도체 장치를 제공하고, 층간 절연막과 제1 및 제2 하드마스크 패턴 상에, 제1 트렌치를 채우도록 충전물질을 형성하고, 제1 트렌치를 노출하도록 충전물질을 제거하면서, 제1 및 제2 하드마스크 패턴의 측벽을 트리밍하여 제1 및 제2 하드마스크 트리밍 패턴을 형성하고, 제1 트렌치에 도전물질을 채워 다마신 배선을 형성하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법은, 층간 절연막 내에 형성된 제1 트렌치와, 층간 절연막 상에 제1 트렌치를 노출하고 적층된 제1 하드마스크 패턴과, 제1 하드마스크 패턴 상에 제1 트렌치를 노출하고 제1 하드마스크 패턴의 일단을 비노출하도록 적층된 제2 하드마스크 패턴을 포함하는 반도체 장치를 제공하고, 층간 절연막과 제1 및 제2 하드마스크 패턴 상에, 제1 트렌치를 채우도록 충전물질을 형성하고, 제1 트렌치를 노출하도록 충전물질을 제거하면서, 제1 및 제2 하드마스크 패턴의 일단을 트리밍하여 제1 및 제2 하드마스크 트리밍 패턴을 형성하되, 제2 하드마스크 트리밍 패턴이 제1 하드마스크 트리밍 패턴의 일단 중 적어도 일부를 노출시키도록 형성하고, 제1 트렌치 내부와, 노출된 제1 하드마스크 트리밍 패턴 및 제2 하드마스크 트리밍 패턴 상에 베리어층을 형성하고, 제1 트렌치에 도전물질을 채워 다마신 배선을 형성하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법의 순서도이다.
도 2 내지 도 11은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 12는 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법의 순서도이다.
도 13 내지 도 22는 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 23 내지 도 25는 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "상(on)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "하부(lower)"로 기술된 소자는 다른 소자의 "상(on)"에 놓여질 수 있다. 소자는 다른 방향(예를 들어, 측면방향)으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 구성도를 참고하여 설명될 것이다. 따라서, 제조 기술 등에 의해 구성도의 형태나 구조가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 그로부터 변형된 형태도 포함하는 것이다. 즉, 도시된 구성은 본 발명의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1 내지 도 11을 참조하여, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법의 순서도이고, 도 2 내지 도 11은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다. 여기서, 도 5a는 도 5b의 5a-5a′선을 따라 절단한 단면도이고, 도 8a는 도 8b의 8a-8a′선을 따라 절단한 단면도이다.
도 1을 참조하면, 제1 트렌치, 제1 및 제2 하드마스크 패턴을 포함하는 반도체 장치를 제공한다(S100).
구체적으로, 층간 절연막 내에 형성된 제1 트렌치와, 층간 절연막 상에 제1 트렌치를 노출하고 순차적으로 적층된 제1 및 제2 하드마스크 패턴을 포함하는 반도체 장치를 제공한다. 이하, 도 2 내지 도 5b를 참조하여 이러한 반도체 장치를 형성하는 예시적인 방법에 대해 설명한다.
도 2를 참조하면, 그 내부에 제1 배선(M1)이 형성된 절연막(10) 상에 식각 정지막(20), 층간 절연막(30), 제1 하드마스크 패턴(40), 및 제2 하드마스크 패턴(50)을 순차적으로 적층하고, 제2 하드마스크 패턴(50) 상부에 제1 트렌치(미도시) 형성을 위한 제1 포토 레지스트 패턴(60)을 형성한다.
다음 도 2 및 도 3을 참조하면, 제1 포토 레지스트 패턴(60)을 식각 마스크로 하여 제1 트렌치(70)를 제1 및 제2 하드마스크 패턴(40, 50) 내부에 형성한다.
다음 도 4를 참조하면, 제1 및 제2 하드마스크 패턴(40, 50) 상에 제1 트렌치(70)를 채우도록 식각막(80)을 형성하고, 그 상부에 제1 비아홀(미도시) 형성을 위한 제2 포토 레지스트 패턴(90)을 형성한다.
다음 도 4, 도 5a 및 도 5b를 참조하면, 제2 포토 레지스트 패턴(90)을 식각 마스크로 하여 제1 식각막(80), 제1 하드마스크 패턴(40) 및 층간 절연막(30)의 일부를 식각한다. 이어서, 제2 포토 레지스트 패턴(90) 및 제1 식각막(80)을 제거하고, 제2 하드마스크 패턴(50)을 식각 마스크로 하여 층간 절연막(30) 및 식각 정지막(20)을 식각한다.
도 5a 및 도 5b를 참조하면, 반도체 장치는 층간 절연막(30) 내에 형성된 제1 비아홀(100) 및 제1 트렌치(70)와, 층간 절연막(30) 상에 제1 트렌치(70)를 노출하고 순차적으로 적층된 제1 및 제2 하드마스크 패턴(40, 50)을 포할 수 있다.
여기서, 제1 및 제2 하드마스크 패턴(40, 50)의 측벽은 네거티브 슬로프(negative slope)를 가질 수 있다.
구체적으로, 제1 하드마스크 패턴(40)은 앞서 설명한 식각 공정에서 제2 하드마스크 패턴(50)보다 가로 방향(예를 들어, X방향)으로 과식각되어 언더컷(U)이 형성될 수 있다. 따라서, 제2 하드마스크 패턴(50)의 일단(50E)은 도시된 것과 같이 제1 하드마스크 패턴(40)의 일단(40E)보다 가로 방향(예를 들어, X방향)으로 돌출되어 형성되게 된다. 제2 하드마스크 패턴(50)이 이와 같이 제1 하드마스크 패턴(40)의 일단(40E)을 비노출하도록 형성되므로, 제1 하드마스크 패턴(40)의 측벽과 제2 하드마스크 패턴(50)의 측벽은 네거티브 슬로프를 가질 수 있다.
도 5b를 참조하면, 제1 및 제2 하드마스크 패턴(40, 50)에 의해 노출되는 제1 트렌치(70)의 상면은 제1 면적(S10)을 가질 수 있다. 구체적으로, 제2 하드마스크 패턴(50)의 일단(50E)에 의해 노출되는 제1 트렌치(70)의 상면은 제1 면적(S10)을 가질 수 있다. 한편, 도 5b에는 제1 및 제2 하드마스크 패턴(40, 50)에 의해 노출되는 제1 트렌치(70)의 형상이 사각형인 것이 도시되어 있으나, 본 발명이 이러한 형상에 제한되는 것은 아니며, 노출된 제1 트렌치(70)의 형상은 도시된 형상 이외에 다른 형상으로 얼마든지 변형될 수 있다.
다시, 도 1을 참조하면, 제1 트렌치를 채우도록 충전물질을 형성한다(S110). 그리고, 충전물질을 제거하면서 제1 및 제2 하드마스크 패턴의 측벽을 트리밍(trimming)하여 제1 및 제2 하드마스크 트리밍 패턴을 형성한다(S120).
구체적으로, 층간 절연막과 제1 및 제2 하드마스크 패턴 상에, 제1 트렌치를 채우도록 충전물질을 형성하고, 제1 트렌치를 노출하도록 충전물질을 제거하면서, 제1 및 제2 하드마스크 패턴의 측벽을 트리밍하여 제1 및 제2 하드마스크 트리밍 패턴을 형성한다. 이하, 도 6 내지 도 8b를 참조하여 보다 구체적으로 설명한다.
도 6을 참조하면, 층간 절연막(30)과 제1 및 제2 하드마스크 패턴(50) 상에, 제1 트렌치(70)를 채우도록 충전물질(110)을 형성한다. 이 때, 충전물질(110)은 도시된 것과 같이 제1 비아홀(100)을 채울 수 있다.
다음 도 6 및 도 7을 참조하면, 제1 가스로 제1 트렌치(70)의 상면을 노출하도록 충전물질(110)을 제거하면서, 제1 및 제2 하드마스크 패턴(40, 50)의 측벽을 트리밍하여 제1 및 제2 하드마스크 트리밍 패턴(45, 55)을 형성하는 제1 건식 식각(dry etching) 공정을 수행한다.
이러한 제1 건식 식각 공정은, 예를 들어, 제2 하드마스크 패턴(50)이 노출될 때까지 제2 하드마스크 패턴(50) 상의 충전물질(110)을 제거하는 제1 공정과, 제2 하드마스크 패턴(50)이 노출된 후, 제1 및 제2 하드마스크 패턴(40, 50) 사이의 충전물질(110)을 제거하면서, 제1 및 제2 하드마스크 패턴(40, 50)의 측벽을 트리밍하여 제1 및 제2 하드마스크 트리밍 패턴(45, 55)을 형성하는 제2 공정을 포함할 수 있다.
다음 도 7, 도 8a 및 도 8b를 참조하면, 제2 가스로 제1 트렌치(70) 내부의 충전물질(110)을 제거하는 제2 건식 식각 공정을 수행한다. 이 때, 제2 건식 식각 공정은 제1 배선(M1), 제1 비아홀(100) 및 제1 트렌치(70)가 노출될 때까지 수행될 수 있다.
여기서, 제1 및 제2 하드마스크 트리밍 패턴(45, 55)의 측벽은 포지티브 슬로프(positive slope)를 가질 수 있다.
구체적으로, 제2 하드마스크 패턴(50)은 앞서 설명한 제1 및 제2 건식 식각 공정을 통해, 제1 하드마스크 패턴(40)보다 가로 방향(예를 들어, X방향)으로 더 많이 식각된다. 이에 의해 형성된 제2 하드마스크 트리밍 패턴(55)의 일단(55E)은 도시된 것과 같이 제1 하드마스크 트리밍 패턴(45)의 일단(45E)을 노출시킬 수 있다. 따라서, 제1 하드마스크 트리밍 패턴(45)의 측벽과 제2 하드마스크 트리밍 패턴(55)의 측벽은 포지티브 슬로프를 가질 수 있다.
제1 건식 식각 공정에서, 제1 하드마스크 패턴(40)를 구성하는 물질과 충전물질(110)은 제2 하드마스크 패턴(50)을 구성하는 물질에 비해 식각량이 많아야하기 때문에, 제1 하드마스크 패턴(40)을 구성하는 물질과 충전물질(110)은 제2 하드마스크 패턴(50)을 구성하는 물질보다 제1 가스에 대한 식각 선택비가 높아야 한다. 또한, 제2 건식 식각 공정에서, 충전물질(110)은 제1 및 제2 하드마스크 트리밍 패턴(45, 55)을 구성하는 물질에 비해 식각량이 많아야하기 때문에, 충전물질(110)은 제1 및 제2 하드마스크 트리밍 패턴(45, 55)을 구성하는 물질보다 제2 가스에 대한 식각 선택비가 높아야 한다.
이러한 식각 선택비를 만족하는, 제1 하드마스크 패턴(40)을 구성하는 물질은 예를 들어, TEOS를 포함할 수 있고, 제2 하드마스크 패턴(50)을 구성하는 물질은 예를 들어, TiN을 포함할 수 있으며, 충전물질(110)은 예를 들어, NFC 또는 SOH 중 어느 하나를 포함할 수 있다.
도 8b를 참조하면, 제1 및 제2 하드마스크 트리밍 패턴(45, 55)에 의해 노출되는 제1 트렌치(70)의 상면은 제2 면적(S20)을 가질 수 있다. 구체적으로, 제1 하드마스크 트리밍 패턴(55)의 일단(55E)에 의해 노출되는 제1 트렌치(70)의 상면은 제2 면적(S20)을 가질 수 있다.
여기서, 제2 면적(S20)은 제1 면적(도 5b의 S10)보다 클 수 있다. 이는 제1 및 제2 건식 식각 공정을 통해, 제1 및 제2 하드마스크 패턴(40, 50)의 측벽이 가로 방향(예를 들어, X방향)으로 식각되면서 제1 및 제2 하드마스크 트리밍 패턴(45, 55)이 형성되었기 때문으로 이해될 수 있다.
한편, 도 8b에는 제1 및 제2 하드마스크 트리밍 패턴(45, 55)에 의해 노출되는 제1 트렌치(70)의 형상이 사각형인 것이 도시되어 있으나, 본 발명이 이러한 형상에 제한되는 것은 아니며, 노출된 제1 트렌치(70)의 형상은 도시된 형상 이외에 다른 형상으로 얼마든지 변형될 수 있다.
다시 도 1을 참조하면, 베리어층을 형성한다(S130). 도 9를 참조하여 구체적으로 설명하면, 제1 트렌치(70) 및 제1 비아홀(100)의 측벽, 밑면과 제1 및 제2 하드마스크 트리밍 패턴(45, 55)의 측벽, 상면을 따라 베리어층(120)을 형성한다. 여기서, 베리어층(120)은 예를 들어, PVD(Plasma Vapor Deposition) 또는 CVD(Chemical Vapor Deposition) 공정을 통해 도전성 물질(예를 들어, TiN/Ta)을 제1 트렌치(70)의 측벽, 밑면과 제1 및 제2 하드마스크 트리밍 패턴(45, 55)의 측벽, 상면을 따라 컨포멀(conformal)하게 형성함으로써 형성될 수 있다.
다시 도 1을 참조하면, 다마신 배선을 형성한다(S140). 구체적으로, 제1 트렌치에 도전물질을 채워 다마신 배선을 형성한다. 이하, 도 10 및 도 11을 참조하여 보다 구체적으로 설명한다.
먼저 도 10을 참조하면, 베리어층(120) 상에 제1 트렌치(70)를 채우도록 도전물질(130)을 형성한다. 이 때, 도전물질(130)은 제1 비아홀(100)을 채우도록 형성될 수 있다. 그리고, 여기서 도전물질(130)은 예를 들어, Cu를 포함할 수 있으며, 도금(plating) 등의 방법의 통해 제1 비아홀(100) 및 제1 트렌치(70)를 채우도록 형성될 수 있다.
다음 도 10 및 도 11을 참조하면, 층간 절연막(30)의 상면이 노출되도록 평탄화한다. 구체적으로, 예를 들어 CMP(Chemical Mechanical Polishing) 등의 공정을 통하여 제1 및 제2 하드마스크 트리밍 패턴(45, 55)을 제거함으로써 층간 절연막(30)의 상면을 노출시키는 제1 비아(145)를 포함하는 제1 다마신 배선(140)을 형성할 수 있다.
본 실시예처럼, 제1 하드마스크 트리밍 패턴(도 8a의 45)의 측벽과 제2 하드마스크 트리밍 패턴(도 8a의 55)의 측벽이 포지티브 슬로프를 갖는 상태에서 베리어층(도 9의 120)을 형성하게 되면, 형성된 베리어층(도 9의 120)에 단절부가 발생되지 않게 된다. 따라서, 후속 공정에서 베리어층(도 9의 120) 상에 도전물질(도 10의 130) 형성 시, 보이드(void) 등이 발생하는 것을 방지할 수 있다. 이렇게 형성된 제1 다마신 배선(140)은 그 내부에 보이드를 포함하지 않기 때문에 다마신 배선의 신뢰성이 향상될 수 있다.
다음 도 12 내지 도 12를 참조하여, 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명한다.
도 12는 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법의 순서도이고, 도 13 내지 도 22는 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다. 여기서, 도 16a는 도 16b의 16a-16a′선을 따라 절단한 단면도이고, 도 19a는 도 19b의 19a-19a′선을 따라 절단한 단면도이다.
도 12를 참조하면, 제1 및 제2 트렌치, 제1 내지 제4 하드마스크 패턴을 포함하는 반도체 장치를 제공한다(S200). 이하, 도 13 내지 도 16b를 참조하여 이러한 반도체 장치를 형성하는 예시적인 방법에 대해 설명한다.
도 13을 참조하면, 층간 절연막(30)의 제1 영역(I) 상에 제1 하드마스크 패턴(40) 및 제2 하드마스크 패턴(50)을 순차적으로 적층하고, 제2 하드마스크 패턴(50) 상부에 제1 트렌치(미도시) 형성을 위한 제1 포토 레지스트 패턴(60)을 형성한다. 그리고, 층간 절연막(30)의 제2 영역(II) 상에 제3 하드마스크 패턴(41) 및 제4 하드마스크 패턴(51)을 순차적으로 적층하고, 제4 하드마스크 패턴(51) 상부에 제2 트렌치(미도시) 형성을 위한 제3 포토 레지스트 패턴(61)을 형성한다.
이 때, 층간 절연막(30)의 제1 영역(I) 하부에는 식각 정지막(20)과 그 내부에 제1 배선(M1)이 형성된 절연막(10)이 배치되고, 층간 절연막(30)의 제2 영역(II) 하부에는 식각 정지막(20)과 그 내부에 제2 배선(M2)이 형성된 절연막(10)이 배치된다.
다음 도 13 및 도 14를 참조하면, 제1 포토 레지스트 패턴(60)을 식각 마스크로 하여 제1 트렌치(70)를 제1 및 제2 하드마스크 패턴(40, 50) 내부에 형성하고, 제3 포토 레지스트 패턴(61)을 식각 마스크로 하여 제2 트렌치(71)를 제3 및 제4 하드마스크 패턴(41, 51) 내부에 형성한다.
다음 도 15를 참조하면, 제1 및 제2 하드마스크 패턴(40, 50) 상에 제1 트렌치(70)를 채우도록 식각막(80)을 형성하고, 그 상부에 제1 비아홀(미도시) 형성을 위한 제2 포토 레지스트 패턴(90)을 형성한다. 그리고, 제3 및 제4 하드마스크 패턴(41, 51) 상에 제2 트렌치(71)를 채우도록 식각막(80)을 형성하고, 그 상부에 제2 비아홀(미도시) 형성을 위한 제4 포토 레지스트 패턴(91)을 형성한다.
다음 도 15, 도 16a 및 도 16b를 참조하면, 제2 포토 레지스트 패턴(90)을 식각 마스크로 하여 식각막(80), 제1 하드마스크 패턴(40) 및 층간 절연막(30)의 제1 영역(I) 일부를 식각하고, 제4 포토 레지스트 패턴(91)을 식각 마스크로 하여 식각막(80), 제3 하드마스크 패턴(41) 및 층간 절연막(30)의 제2 영역(II) 일부를 식각한다. 이어서, 제2 및 제4 포토 레지스트 패턴(90, 91)와 식각막(80)을 제거하고, 제2 및 제 4하드마스크 패턴(50, 51)을 식각 마스크로 하여 층간 절연막(30)의 제1 영역(I)과 제2 영역(II) 및 식각 정지막(20)을 식각한다.
도 16a 및 도 16b를 참조하면, 반도체 장치는, 층간 절연막(30)의 제1 영역(I) 및 제2 영역(II) 내에 각각 형성된 제1 및 제2 비아홀(100, 101) 및 제1 및 제2 트렌치(70, 71)와, 층간 절연막(30)의 제1 트렌치(70)를 노출하고 순차적으로 적층된 제1 및 제2 하드마스크 패턴(40, 50) 및 제2 트렌치(71)를 노출하고 순차적으로 적층된 제3 및 제4 하드마스크 패턴(41, 51)을 포함할 수 있다.
이 때, 형성되는 비아홀의 상대적인 위치, 식각 조건 등의 차이에 따라 제2 하드마스크 패턴(50)의 높이(H1)와 제4 하드마스크 패턴(51)의 높이(H2)는 다를 수 있다. 여기서는 제2 하드마스크 패턴(50)의 높이(H1)가 제4 하드마스크 패턴(51)의 높이(H2)보다 큰 것이 도시되어 있으나, 이는 얼마든지 뒤바뀔 수 있다.
여기서, 제1 및 제2 하드마스크 패턴(40, 50)의 측벽과 제3 및 제4 하드마스크 패턴(41, 51)의 측벽은 각각 네거티브 슬로프를 가질 수 있다. 그리고, 도 16b를 참조하면, 제1 및 제2 하드마스크 패턴(40, 50)에 의해 노출되는 제1 트렌치(70)의 상면은 제1 면적(S10)을 가질 수 있고, 제3 및 제4 하드마스크 패턴(41, 51)에 의해 노출되는 제2 트렌치(71)의 상면은 제3 면적(S11)을 가질 수 있다. 이에 관해서는 앞서 자세하게 설명한 바, 중복된 설명은 생략하도록 한다.
다시, 도 12를 참조하면, 제1 및 제2 트렌치를 채우도록 충전물질을 형성한다(S210). 그리고, 충전물질을 제거하면서 제1 내지 제4 하드마스크 패턴의 측벽을 트리밍하여 제1 내지 제4 하드마스크 트리밍 패턴을 형성한다(S220).
도 17을 참조하면, 층간 절연막(30)의 제1 영역(I) 및 제2 영역(II)과 제1 내지 제4 하드마스크 패턴(40, 41, 50, 51) 상에, 제1 및 제2 트렌치(70. 71)를 각각 채우도록 충전물질(110)을 형성한다. 여기서, 충전물질(110)은 도시된 것과 같이 제1 및 제2 비아홀(100, 101)을 각각 채울 수 있다.
다음 도 17 내지 도 19b를 참조하면, 제1 및 제2 건식 식각 공정을 통해, 제1 트렌치(70) 및 제2 트렌치(71)를 각각 노출하도록 충전물질(110)을 제거하면서, 제1 내지 제4 하드마스크 패턴(40, 41, 50, 51)의 측벽을 트리밍하여 제1 내지 제4 하드마스크 트리밍 패턴(45, 46, 55, 56)을 형성한다.
이렇게 형성된 제2 하드마스크 트리밍 패턴(55)의 일단(55E)과 제4 하드마스크 트리밍 패턴(56)의 일단(56E)은 가로 방향(예를 들어, X방향) 식각을 통해 각각 제1 하드마스크 트리밍 패턴(45)의 일단(45E)과 제3 하드마스크 트리밍 패턴(46)의 일단(46E)을 노출시킬 수 있다. 따라서, 제1 내지 제4 하드마스크 트리밍 패턴(45, 46, 55, 56)의 측벽은 포지티브 슬로프를 가질 수 있다.
한편, 제1 및 제2 하드마스크 트리밍 패턴(45, 55)에 의해 노출되는 제1 트렌치(70)의 상면 면적인 제2 면적(S20)과 제3 및 제4 하드마스크 트리밍 패턴(46, 56)에 의해 노출되는 제1 트렌치(70)의 상면 면적인 제4 면적(S21)은, 각각 제1 및 제2 하드마스크 패턴(40, 50)에 의해 노출되는 제1 트렌치(70)의 상면 면적인 제1 면적(도 16b의 S10)과 제3 및 제4 하드마스크 패턴(41, 51)에 의해 노출되는 제2 트렌치(71)의 상면 면적인 제3 면적(S11)보다 클 수 있다.
여기서, 제1 및 제2 건식 식각 공정을 통해 제2 하드마스크 패턴(50)과 제4 하드마스크 패턴(51)은 세로 방향(예를 들어, Y방향)으로 식각될 수 있다. 따라서, 제2 하드마스크 트리밍 패턴(55)의 높이(H3)는 제2 하드마스크 패턴(50)의 높이(도 16a의 H1)보다 작을 수 있고, 제4 하드마스크 트리밍 패턴(56)의 높이(H4)는 제4 하드마스크 패턴(51)의 높이(도 16a의 H2)보다 작을 수 있다. 특히 본 실시예에서, 제2 하드마스크 트리밍 패턴(55)과 제4 하드마스크 트리밍 패턴(56)의 높이차(H3-H4)는 제2 하드마스크 패턴(50)과 제4 하드마스크 패턴(51)의 높이차(도 16a의 H1-H2)보다 작을 수 있다.
다시 도 12를 참조하면, 베리어층을 형성한다(S230). 그리고, 다마신 배선을 형성한다(S240).
구체적으로 도 20을 참조하면, 제1 및 제2 트렌치(70, 71), 제1 및 제2 비아홀(100, 101)의 측벽, 밑면과 제1 내지 제4 하드마스크 트리밍 패턴(45,46, 55, 56)의 측벽, 상면을 따라 베리어층(120)을 형성한다.
다음 도 21을 참조하면, 베리어층(120) 상에 제1 및 제2 트렌치(70, 71), 제1 및 제2 비아홀(100, 101)을 채우도록 도전물질(130)을 형성한다.
다음 도 21 및 도 22를 참조하면, 층간 절연막(30)의 제1 영역(I) 및 제2 영역(II)의 상면이 노출되도록 평탄화함으로써 제1 내지 제4 하드마스크 트리밍 패턴(45, 46, 55, 56)을 제거하고, 제1 비아(145)를 포함하는 제1 다마신 배선(140)과 제2 비아(146)를 포함하는 제2 다마신 배선(141)을 형성한다.
본 실시예처럼, 제2 하드마스크 트리밍 패턴(55)과 제4 하드마스크 트리밍 패턴(56)의 높이차(도 19a의 H3-H4)가 제2 하드마스크 패턴(50)과 제4 하드마스크 패턴(51)의 높이차(도 16a의 H1-H2)보다 작아지면, 제1 내지 제4 하드마스크 트리밍 패턴(45, 46, 55, 56)을 제거하는 후속 평탄화 공정에서의 공정 효율이 향상될 수 있다.
다음 도 23 내지 도 25를 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명한다.
도 23 내지 도 25는 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 23을 참조하면, 층간 절연막(30) 내에 형성된 제1 트렌치(70)와, 층간 절연막(30) 상에 제1 트렌치(70)를 노출하고 순차적으로 적층된 제1 및 제2 하드마스크 패턴(40, 50)을 포함하는 반도체 장치를 제공한다. 여기서, 본 실시예가 앞선 실시예와 다른 점은 본 실시예의 반도체 장치는 제1 배선(M1) 까지 연장된 제1 비아홀(100)이 형성되지 않은 점이다. 이러한 반도체 장치를 형성하는 예시적인 방법은 앞선 실시예들을 통해 충분히 유추가능한바 중복된 자세한 설명을 생략한다.
이어서 도 24를 참조하면, 층간 절연막(30)과 제1 및 제2 하드마스크 패턴(40, 50) 상에, 제1 트렌치(70)를 채우도록 충전물질(110)을 형성하고, 제1 트렌치(70)를 노출하도록 충전물질(110)을 제거하면서, 제1 및 제2 하드마스크 패턴(40, 50)의 측벽을 트리밍하여 제1 및 제2 하드마스크 트리밍 패턴(55)을 형성한다.
이어서 도 25를 참조하면, 제1 트렌치(70) 내부와, 노출된 제1 하드마스크 트리밍 패턴(45) 및 제2 하드마스크 트리밍 패턴(55) 상에 베리어층(120)을 형성하고, 제1 트렌치(70)에 도전물질(130)을 채워 다마신 배선(140)을 형성한다. 이 때, 다마신 배선(140)은 제1 비아(도 11의 145)를 포함하지 않게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
M1, M2: 배선 10: 절연막
20: 식각 정지막 30: 층간 절연막
40: 제1 하드마스크 패턴 41: 제3 하드마스크 패턴
45: 제1 하드마스크 트리밍 패턴 46: 제3 하드마스크 트리밍 패턴
50: 제2 하드마스크 패턴 51: 제4 하드마스크 패턴
55: 제2 하드마스크 트리밍 패턴 56: 제4 하드마스크 트리밍 패턴
70, 71: 트렌치 100, 101: 비아홀
110: 충전물질 120: 베리어층
140, 145: 다마신 배선
S100 ~ S140, S200 ~ S240: 반도체 소자의 제조 방법

Claims (10)

  1. 층간 절연막 내에 형성된 제1 트렌치와, 상기 층간 절연막 상에 상기 제1 트렌치를 노출하고 순차적으로 적층된 제1 및 제2 하드마스크 패턴을 포함하는 반도체 장치를 제공하고,
    상기 층간 절연막과 상기 제1 및 제2 하드마스크 패턴 상에, 상기 제1 트렌치를 채우도록 충전물질을 형성하고,
    상기 제1 트렌치를 노출하도록 상기 충전물질을 제거하면서, 상기 제1 및 제2 하드마스크 패턴의 측벽을 트리밍하여 제1 및 제2 하드마스크 트리밍 패턴을 형성하고,
    상기 제1 트렌치에 도전물질을 채워 다마신 배선을 형성하는 것을 포함하는 반도체 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 제1 및 제2 하드마스크 패턴의 측벽은 네거티브 슬로프(negative slope)를 갖는 반도체 장치의 제조 방법.
  3. 제 2항에 있어서,
    상기 제1 하드마스크 패턴은 언더컷이 형성된 반도체 장치의 제조 방법.
  4. 제 1항에 있어서,
    상기 트리밍하는 것은, 상기 제1 및 제2 하드마스크 트리밍 패턴의 측벽이 포지티브 슬로프(positive slope)를 갖는 것을 포함하는 반도체 장치의 제조 방법.
  5. 제 1항에 있어서,
    상기 제1 및 제2 하드마스크 트리밍 패턴을 형성하는 것은, 건식 식각 공정을 이용하는 반도체 장치의 제조 방법.
  6. 제 5항에 있어서,
    상기 건식 식각 공정은,
    제1 가스로 상기 제1 트렌치의 상면을 노출하도록 상기 충전물질을 제거하면서, 상기 제1 및 제2 하드마스크 패턴의 측벽을 트리밍하여 제1 및 제2 하드마스크 트리밍 패턴을 형성하는 제1 건식 식각 공정과,
    제2 가스로 상기 제1 트렌치 내부의 충전물질을 제거하는 제2 건식 식각 공정을 포함하는 반도체 장치의 제조 방법.
  7. 제 6항에 있어서,
    상기 제1 하드마스크 패턴과 상기 충전물질은, 상기 제2 하드마스크 패턴보다 상기 제1 가스에 대한 식각 선택비가 높고,
    상기 충전물질은, 상기 제1 및 제2 하드마스크 패턴보다 상기 제2 가스에 대한 식각 선택비가 높은 반도체 장치의 제조 방법.
  8. 제 1항에 있어서,
    상기 제1 트렌치는 상기 층간 절연막의 제1 영역에 형성되고,
    상기 반도체 장치는 상기 층간 절연막의 제2 영역 내에 형성된 제2 트렌치와, 상기 층간 절연막 상에 상기 제2 트렌치를 노출하고 순차적으로 적층된 제3 및 제4 하드마스크 패턴을 더 포함하고,
    상기 충전물질을 형성하는 것은, 상기 제2 트렌치를 채우도록 형성하는 것을 더 포함하고,
    상기 제1 및 제2 하드마스크 트리밍 패턴을 형성하는 것은, 상기 제2 트렌치를 노출하도록 상기 충전물질을 제거하면서, 상기 제3 및 제4 하드마스크 패턴의 측벽을 트리밍하여 제3 및 제4 하드마스크 트리밍 패턴을 형성하는 것을 더 포함하고,
    상기 다마신 배선을 형성하는 것은 상기 제2 트렌치에 도전물질을 채우는 것을 더 포함하는 반도체 장치의 제조 방법.
  9. 제 8항에 있어서,
    상기 제2 하드마스크 트리밍 패턴과 상기 제4 하드마스크 트리밍 패턴의 높이차는,
    상기 제2 하드마스크 패턴과 상기 제4 하드마스크 패턴의 높이차보다 작은 반도체 장치의 제조 방법.
  10. 층간 절연막 내에 형성된 제1 트렌치와, 상기 층간 절연막 상에 상기 제1 트렌치를 노출하고 적층된 제1 하드마스크 패턴과, 상기 제1 하드마스크 패턴 상에 상기 제1 트렌치를 노출하고 상기 제1 하드마스크 패턴의 일단을 비노출하도록 적층된 제2 하드마스크 패턴을 포함하는 반도체 장치를 제공하고,
    상기 층간 절연막과 상기 제1 및 제2 하드마스크 패턴 상에, 상기 제1 트렌치를 채우도록 충전물질을 형성하고,
    상기 제1 트렌치를 노출하도록 상기 충전물질을 제거하면서, 상기 제1 및 제2 하드마스크 패턴의 일단을 트리밍하여 제1 및 제2 하드마스크 트리밍 패턴을 형성하되, 상기 제2 하드마스크 트리밍 패턴이 상기 제1 하드마스크 트리밍 패턴의 일단 중 적어도 일부를 노출시키도록 형성하고,
    상기 제1 트렌치 내부와, 상기 노출된 제1 하드마스크 트리밍 패턴 및 상기 제2 하드마스크 트리밍 패턴 상에 베리어층을 형성하고,
    상기 제1 트렌치에 도전물질을 채워 다마신 배선을 형성하는 것을 포함하는 반도체 장치의 제조 방법.
KR1020110051465A 2011-05-30 2011-05-30 반도체 장치의 제조방법 KR101774298B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110051465A KR101774298B1 (ko) 2011-05-30 2011-05-30 반도체 장치의 제조방법
US13/444,175 US8404580B2 (en) 2011-05-30 2012-04-11 Methods for fabricating semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110051465A KR101774298B1 (ko) 2011-05-30 2011-05-30 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20120133012A KR20120133012A (ko) 2012-12-10
KR101774298B1 true KR101774298B1 (ko) 2017-09-20

Family

ID=47261996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110051465A KR101774298B1 (ko) 2011-05-30 2011-05-30 반도체 장치의 제조방법

Country Status (2)

Country Link
US (1) US8404580B2 (ko)
KR (1) KR101774298B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142452B2 (en) * 2013-07-22 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask removal scheme
US8809185B1 (en) 2013-07-29 2014-08-19 Tokyo Electron Limited Dry etching method for metallization pattern profiling
CN103824806A (zh) * 2013-11-26 2014-05-28 上海华力微电子有限公司 一种大马士革铜互连工艺
US9786551B2 (en) * 2014-04-29 2017-10-10 Stmicroelectronics, Inc. Trench structure for high performance interconnection lines of different resistivity and method of making same
US9887126B2 (en) * 2014-08-26 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure of dual damascene structures having via hole and trench
KR20160120891A (ko) 2015-04-09 2016-10-19 삼성전자주식회사 반도체 장치
US10475707B2 (en) 2016-02-02 2019-11-12 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN108933173A (zh) * 2017-05-19 2018-12-04 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10522394B2 (en) * 2017-09-25 2019-12-31 Marvell World Trade Ltd. Method of creating aligned vias in ultra-high density integrated circuits
US11901190B2 (en) * 2017-11-30 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning
US10658179B2 (en) * 2018-08-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure of middle layer removal
US10832945B2 (en) * 2019-02-15 2020-11-10 International Business Machines Corporation Techniques to improve critical dimension width and depth uniformity between features with different layout densities

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144178A (ja) 1999-11-16 2001-05-25 Sony Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386622B1 (ko) 2001-06-27 2003-06-09 주식회사 하이닉스반도체 듀얼 다마신 배선 형성방법
US6846741B2 (en) * 2002-07-24 2005-01-25 International Business Machines Corporation Sacrificial metal spacer damascene process
DE10240099A1 (de) * 2002-08-30 2004-03-11 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur
US6872666B2 (en) * 2002-11-06 2005-03-29 Intel Corporation Method for making a dual damascene interconnect using a dual hard mask
KR20040066999A (ko) 2003-01-21 2004-07-30 삼성전자주식회사 반도체 소자의 듀얼 다마신 배선 패턴 형성방법
KR20100109173A (ko) 2009-03-31 2010-10-08 주식회사 하이닉스반도체 반도체 장치의 듀얼 다마신 배선 제조 방법
US8298935B2 (en) * 2010-11-22 2012-10-30 United Microelectronics Corp. Dual damascene process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144178A (ja) 1999-11-16 2001-05-25 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20120133012A (ko) 2012-12-10
US8404580B2 (en) 2013-03-26
US20120309189A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
KR101774298B1 (ko) 반도체 장치의 제조방법
US11043453B2 (en) Method of preventing pattern collapse
KR101774300B1 (ko) 반도체 장치의 제조방법
CN108122738B (zh) 半导体方法和器件
TWI636524B (zh) 在一對導線間側向地形成向上延伸導體之方法
US11676821B2 (en) Self-aligned double patterning
US20210272841A1 (en) Semiconductor device
TW201349411A (zh) 半導體裝置及半導體裝置的製造方法
CN102420210A (zh) 具有硅通孔(tsv)的器件及其形成方法
US9786551B2 (en) Trench structure for high performance interconnection lines of different resistivity and method of making same
US11062941B2 (en) Contact conductive feature formation and structure
US9136162B2 (en) Trench formation using horn shaped spacer
CN109256384B (zh) 一种通孔结构及其制备方法、三维存储器
TWI712071B (zh) 半導體裝置的形成方法
KR20180010588A (ko) 집적회로 소자의 제조 방법
US8871604B2 (en) Methods of manufacturing semiconductor devices that include forming a capacitor using a cap layer
KR101701573B1 (ko) 견고한 금속화 프로파일을 위한 이중층 하드 마스크
US20170294535A1 (en) Semiconductor device and fabrication method thereof
CN108666263B (zh) 接触孔的制造方法
TWI818420B (zh) 半導體裝置及其形成方法
CN110098192B (zh) 三维存储器及其制备方法
KR20060070364A (ko) 소자 분리막 형성 방법
CN112397519B (zh) 一种半导体器件及其制备方法
US11784056B2 (en) Self-aligned double patterning
KR101987248B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant