CN108933173A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108933173A
CN108933173A CN201710355400.8A CN201710355400A CN108933173A CN 108933173 A CN108933173 A CN 108933173A CN 201710355400 A CN201710355400 A CN 201710355400A CN 108933173 A CN108933173 A CN 108933173A
Authority
CN
China
Prior art keywords
contact hole
electrode
contact
dielectric layer
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710355400.8A
Other languages
English (en)
Inventor
吴健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710355400.8A priority Critical patent/CN108933173A/zh
Priority to US15/951,033 priority patent/US10580694B2/en
Publication of CN108933173A publication Critical patent/CN108933173A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供衬底结构，衬底结构包括衬底、位于衬底上的有源区、位于有源区中的至少一个电极、以及至少覆盖有源区和电极的层间电介质层，刻蚀层间电介质层以形成露出电极的接触孔，在接触孔的底部和侧壁上形成导电粘合层，在导电粘合层上形成填充接触孔的接触件。本发明通过在接触孔底部和侧壁上形成导电粘合层，从而避免有源区电极在接触件形成过程中不会被氧化，由此可有效降低半导体装置的接触阻抗和势垒高度。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及半导体装置及其制造方法。
背景技术
鳍式场效应晶体管(Fin Field-Effect Transistor，简称为FinFET)是一种新型的互补式金氧半导体(CMOS)晶体管，具有较好的短沟道效应控制能力、较高的驱动电流和较低的耗电量，具有功耗低，面积小的优点，其有希望延续摩尔定律，目前已经开始14纳米节点推进。当前在鳍式场效应晶体管形成有源区的接触件的工艺中，通过去除如图1A所示的有机分布层1以露出有源区电极，如图1B所示。其中，半导体鳍片21为NFET，半导体鳍片22为PFET。电极31和电极33为源极，电极32和电极34为漏极。从而图2可以看出，由于刻蚀会导致有源区电极中的硅被氧化，从而形成硅氧化物301、302、303和304，由此会带来较高的接触阻抗和势垒高度，由此降低了半导体装置的质量。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了新的技术方案。
本发明一个实施例的目的之一是：提供一种半导体装置的制造方法。本发明一个实施例的目的之一是：提供一种半导体装置。通过在穿过层间电介质层以露出有源区电极的接触孔底部和侧壁上形成导电粘合层，从而避免有源区电极在接触件形成过程中不会被氧化，由此可有效降低半导体装置的接触阻抗和势垒高度。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括以下步骤：
提供衬底结构，衬底结构包括：
衬底；
位于衬底上的有源区；
位于有源区中的至少一个电极；以及
至少覆盖有源区和电极的层间电介质层；
刻蚀层间电介质层以形成露出电极的接触孔；
在接触孔的底部和侧壁上形成导电粘合层；以及
在导电粘合层上形成填充接触孔的接触件。
在一个实施例中，至少一个电极包括源极和漏极；
接触孔包括：露出源极的第一接触孔和露出漏极的第二接触孔；
接触件包括：填充第一接触孔的第一连接件和填充第二接触孔的第二接触件。
在一个实施例中，有源区为半导体鳍片。
在一个实施例中，接触孔包括在电极之上的第一部分和位于第一部分之上的第二部分，其中第一部分的横向宽度小于第二部分的横向宽度。
在一个实施例中，刻蚀层间电介质层以形成露出电极的接触孔的步骤包括：
对层间电介质层进行刻蚀以形成露出电极的开口；
对开口的侧壁的一部分进行刻蚀，以便形成接触孔。
在一个实施例中，衬底结构还包括：在有源区上的栅极结构，其中，源极和漏极分别在栅极结构两侧，层间电介质层覆盖栅极结构。
在一个实施例中，栅极结构包括：在有源区表面的一部分上的栅极电介质层和在栅极电介质层上的栅极。
在一个实施例中，在形成接触件之前，方法还包括：
在形成导电粘合层之后的衬底结构上形成牺牲层，牺牲层填充接触孔；
对牺牲层和层间电介质层进行刻蚀以形成露出栅极的连接孔；以及
去除牺牲层。
在一个实施例中，在形成接触件的过程中，在连接孔中形成与栅极接触的连接件。
根据本发明的另一方面，提供一种半导体装置，包括：
衬底结构，衬底结构包括：
衬底；
位于衬底上的有源区；
位于有源区中的至少一个电极；以及
至少覆盖有源区和电极的层间电介质层；
穿过层间电介质层以露出电极的接触孔；
在接触孔的底部和侧壁上的导电粘合层；以及
在导电粘合层上填充接触孔形成的接触件。
在一个实施例中，至少一个电极包括源极和漏极；
接触孔包括：露出源极的第一接触孔和露出漏极的第二接触孔；
接触件包括：填充第一接触孔的第一连接件和填充第二接触孔的第二接触件。
在一个实施例中，有源区为半导体鳍片。
在一个实施例中，接触孔包括在电极之上的第一部分和位于第一部分之上的第二部分，其中第一部分的横向宽度小于第二部分的横向宽度。
在一个实施例中，衬底结构还包括：在有源区上的栅极结构，其中，源极和漏极分别在栅极结构两侧，层间电介质层覆盖栅极结构。
在一个实施例中，栅极结构包括：在有源区表面的一部分上的栅极电介质层和在栅极电介质层上的栅极。
在一个实施例中，穿过层间电介质层以露出栅极的连接孔；
填充连接孔形成与栅极接触的连接件。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A和图1B是示意性地示出根据现有技术的半导体装置的制造过程中一个阶段的结构示意图。
图2是示意性地示出根据本发明一些实施例的半导体装置制造方法的示意图。
图3是示意性地示出根据本发明一些实施例的半导体装置制造方法的示意图。
图4A-图4J是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2是示意性地示出根据本发明一些实施例的半导体装置制造方法的示意图。其中，本实施例的方法步骤包括：
步骤201，提供衬底结构。
其中衬底结构包括：衬底、位于衬底上的有源区、位于有源区中的至少一个电极，以及至少覆盖有源区和电极的层间电介质层。
可选地，有源区为半导体鳍片。
其中，衬底可以为硅衬底，鳍片的材料可以为硅。层间电介质层可以为氧化硅层或氮化硅层。
可选地，上述至少一个电极包括源极和漏极。
步骤202，刻蚀层间电介质层以形成露出电极的接触孔。
可选地，接触孔包括：露出源极的第一接触孔和露出漏极的第二接触孔。
其中，在每个接触孔中，接触孔可包括在相应电极之上的第一部分和位于第一部分之上的第二部分，其中第一部分的横向宽度小于第二部分的横向宽度。
可选地，上述刻蚀层间电介质层以形成露出电极的接触孔的步骤包括：首先对层间电介质层进行刻蚀以形成露出电极的开口，然后再对开口的侧壁的一部分进行刻蚀，以便形成接触孔。
由于接触孔上部的横向宽度被扩大，从而可提高半导体器件的性能。
步骤203，在接触孔的底部和侧壁上形成导电粘合层。
其中，可在第一接触孔和第二接触孔的底部和侧壁上形成导电粘合层，以便对源极和漏极进行保护。
步骤204，在导电粘合层上形成填充接触孔的接触件。
可选地，接触件包括填充第一接触孔的第一连接件和填充第二接触孔的第二接触件。
本发明通过对衬底结构进行处理，在穿过层间电介质层以露出有源区电极的接触孔底部和侧壁上形成导电粘合层，从而避免有源区电极在接触件形成过程中不会被氧化，由此可有效降低半导体装置的接触阻抗和势垒高度。
可选地，衬底结构还可包括：在有源区上的栅极结构，其中，源极和漏极分别在栅极结构两侧，层间电介质层覆盖栅极结构。
其中，栅极结构包括：在有源区表面的一部分上的栅极电介质层和在栅极电介质层上的栅极。
图3是示意性地示出根据本发明一些实施例的半导体装置制造方法的示意图。其中，本实施例的方法步骤包括：
步骤301，提供衬底结构。
其中衬底结构包括：衬底、位于衬底上的有源区、位于有源区中的至少一个电极、至少覆盖有源区和电极的层间电介质层，以及在有源区上的栅极结构。
步骤302，刻蚀层间电介质层以形成露出电极的接触孔。
可选地，接触孔包括：露出源极的第一接触孔和露出漏极的第二接触孔。
其中，在每个接触孔中，接触孔可包括在相应电极之上的第一部分和位于第一部分之上的第二部分，其中第一部分的横向宽度小于第二部分的横向宽度。
步骤303，在接触孔的底部和侧壁上形成导电粘合层。
其中，可在第一接触孔和第二接触孔的底部和侧壁上形成导电粘合层，以便对源极和漏极进行保护。
步骤304，在形成导电粘合层之后的衬底结构上形成牺牲层，牺牲层填充接触孔。
步骤305，对牺牲层和层间电介质层进行刻蚀以形成露出栅极的连接孔。
步骤306，去除牺牲层。
步骤307，在导电粘合层上形成填充接触孔的接触件，在连接孔中形成与栅极接触的连接件。
下面通过一个具体示例对本发明进行说明。
如图4A所示，提供衬底结构。其中衬底结构包括衬底40和位于衬底40上的有源区，以及至少覆盖有源区和电极的层间电介质层。其中，有源区可为位于衬底40上的两个鳍片51和61，其中鳍片51为NFET，鳍片61为PFET。鳍片51中设有源极52和漏极53，鳍片61中设有源极62和漏极63。此外，衬底结构还可包括在有源区上的栅极结构。如图4A所示，源极52和漏极53分别在栅极结构两侧，层间电介质层覆盖栅极结构。
其中，栅极结构可包括：在有源区表面的一部分上的栅极电介质层和在栅极电介质层上的栅极。如图4A所示，栅极结构包括栅极71、功函数调节层72、高K电介质层73、间隔物74和栅极绝缘层75。
可选地，衬底结构还可包括第一绝缘物41和第二绝缘物42，在源极和漏极上还设有电介质层43，以及覆盖有源区源极、漏极、电介质层43、栅极结构的电介质层44。
如图4B所示，在衬底结构上形成硬掩膜层45。
如图4C所示，对硬掩膜层45进行图案化，以便形成穿过硬掩膜层45和层件电介质层并露出源极和漏极的接触孔54。
如图4D所示，去除硬掩膜层45。同时在接触孔的底部和侧壁上形成的导电粘合层46。
可选地，在图4C中，刻蚀层间电介质层以形成露出电极的接触孔的步骤可包括：首先对层间电介质层进行刻蚀以形成露出电极的开口，然后再对所述开口的侧壁的一部分进行刻蚀，以便形成接触孔。从而接触孔包括在电极之上的第一部分和位于第一部分之上的第二部分，其中第一部分的横向宽度小于第二部分的横向宽度。如图4D所示。
如图4E所示，在形成导电粘合层46后的衬底结构上形成牺牲层47，该牺牲层47填充接触孔。
其中，牺牲层47可为有机分布层。
如图4F所示，在牺牲层47上形成掩膜。其中，掩膜可包括抗反射层48和光刻胶49。通过对光刻胶49、抗反射层48和牺牲层47进行刻蚀以形成露出栅极的连接孔76。
如图4G所示，去除光刻胶49和抗反射层48。
如图4H所示，去除牺牲层47。需要说明的是，由于本发明预先在接触孔的底部和侧壁上形成导电粘合层46，因此在刻蚀牺牲层47时避免硅被氧化。从而有效降低半导体装置的接触阻抗和势垒高度。
如图4I所示，在衬底结构上形成导电材料层80以填充接触孔54和连接孔76。
如图4J所示，通过对导电材料层80进行化学机械抛光处理，以便得到与源极对应的第一接触件81、与漏极对应的第二接触件82、与栅极对应的连接件83。
本发明还提供一种半导体装置，如图4J所示，其中半导体装置包括衬底结构，衬底结构包括衬底、位于衬底上的有源区、位于有源区中的至少一个电极，以及至少覆盖有源区和电极的层间电介质层。
其中，有源区可为半导体鳍片。
可选地，上述至少一个电极包括源极和漏极。
该半导体装置还包括穿过层间电介质层以露出电极的接触孔，在接触孔的底部和侧壁上的导电粘合层46，以及在导电粘合层上填充接触孔形成的接触件81、82。
其中，接触孔包括露出源极的第一接触孔和露出漏极的第二接触孔，接触件包括填充第一接触孔的第一连接件和填充第二接触孔的第二接触件。
可选地，接触孔包括在电极之上的第一部分和位于第一部分之上的第二部分，其中第一部分的横向宽度小于第二部分的横向宽度，如图4D所示。
可选地，衬底结构还包括：在有源区上的栅极结构，其中，源极和漏极分别在栅极结构两侧，层间电介质层覆盖栅极结构。其中，栅极结构可包括：在有源区表面的一部分上的栅极电介质层和在栅极电介质层上的栅极，如图4A所示。
可选地，该半导体装置还可包括穿过层间电介质层以露出栅极的连接孔，如图4F所示。以及通过填充连接孔形成与栅极接触的连接件，如图4J所示。
本发明通过在穿过层间电介质层以露出有源区电极的接触孔底部和侧壁上形成导电粘合层，从而避免有源区电极在接触件形成过程中不会被氧化，由此可有效降低半导体装置的接触阻抗和势垒高度。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (16)

1.一种半导体装置的制造方法，其特征在于，包括以下步骤：
提供衬底结构，所述衬底结构包括：
衬底；
位于所述衬底上的有源区；
位于所述有源区中的至少一个电极；以及
至少覆盖所述有源区和所述电极的层间电介质层；
刻蚀所述层间电介质层以形成露出所述电极的接触孔；
在所述接触孔的底部和侧壁上形成导电粘合层；以及
在所述导电粘合层上形成填充所述接触孔的接触件。
2.如权利要求1所述的方法，其特征在于，
所述至少一个电极包括源极和漏极；
所述接触孔包括：露出所述源极的第一接触孔和露出所述漏极的第二接触孔；
所述接触件包括：填充所述第一接触孔的第一连接件和填充所述第二接触孔的第二接触件。
3.如权利要求1所述的方法，其特征在于，
所述有源区为半导体鳍片。
4.如权利要求1所述的方法，其特征在于，
所述接触孔包括在所述电极之上的第一部分和位于第一部分之上的第二部分，其中所述第一部分的横向宽度小于所述第二部分的横向宽度。
5.如权利要求4所述的方法，其特征在于，
刻蚀所述层间电介质层以形成露出所述电极的接触孔的步骤包括：
对所述层间电介质层进行刻蚀以形成露出所述电极的开口；
对所述开口的侧壁的一部分进行刻蚀，以便形成接触孔。
6.如权利要求2所述的方法，其特征在于，
所述衬底结构还包括：在所述有源区上的栅极结构，其中，所述源极和所述漏极分别在所述栅极结构两侧，所述层间电介质层覆盖所述栅极结构。
7.如权利要求6所述的方法，其特征在于，
所述栅极结构包括：在所述有源区表面的一部分上的栅极电介质层和在所述栅极电介质层上的栅极。
8.如权利要求7所述的方法，其特征在于，
在形成所述接触件之前，所述方法还包括：
在形成所述导电粘合层之后的衬底结构上形成牺牲层，所述牺牲层填充所述接触孔；
对所述牺牲层和所述层间电介质层进行刻蚀以形成露出所述栅极的连接孔；以及
去除所述牺牲层。
9.如权利要求8所述的方法，其特征在于，
在形成接触件的过程中，在所述连接孔中形成与所述栅极接触的连接件。
10.一种半导体装置，其特征在于，包括：
衬底结构，所述衬底结构包括：
衬底；
位于所述衬底上的有源区；
位于所述有源区中的至少一个电极；以及
至少覆盖所述有源区和所述电极的层间电介质层；
穿过所述层间电介质层以露出所述电极的接触孔；
在所述接触孔的底部和侧壁上的导电粘合层；以及
在所述导电粘合层上填充所述接触孔形成的接触件。
11.如权利要求10所述的装置，其特征在于，
所述至少一个电极包括源极和漏极；
所述接触孔包括：露出所述源极的第一接触孔和露出所述漏极的第二接触孔；
所述接触件包括：填充所述第一接触孔的第一连接件和填充所述第二接触孔的第二接触件。
12.如权利要求10所述的装置，其特征在于，
所述有源区为半导体鳍片。
13.如权利要求10所述的装置，其特征在于，
所述接触孔包括在所述电极之上的第一部分和位于第一部分之上的第二部分，其中所述第一部分的横向宽度小于所述第二部分的横向宽度。
14.如权利要求11所述的装置，其特征在于，
所述衬底结构还包括：在所述有源区上的栅极结构，其中，所述源极和所述漏极分别在所述栅极结构两侧，所述层间电介质层覆盖所述栅极结构。
15.如权利要求14所述的装置，其特征在于，
所述栅极结构包括：在所述有源区表面的一部分上的栅极电介质层和在所述栅极电介质层上的栅极。
16.如权利要求15所述的装置，其特征在于，还包括：
穿过所述层间电介质层以露出所述栅极的连接孔；
填充所述连接孔形成与所述栅极接触的连接件。
CN201710355400.8A 2017-05-19 2017-05-19 半导体装置及其制造方法 Pending CN108933173A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710355400.8A CN108933173A (zh) 2017-05-19 2017-05-19 半导体装置及其制造方法
US15/951,033 US10580694B2 (en) 2017-05-19 2018-04-11 Contact structure and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710355400.8A CN108933173A (zh) 2017-05-19 2017-05-19 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN108933173A true CN108933173A (zh) 2018-12-04

Family

ID=64272587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710355400.8A Pending CN108933173A (zh) 2017-05-19 2017-05-19 半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US10580694B2 (zh)
CN (1) CN108933173A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068394A (zh) * 2020-07-31 2022-02-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681508A (zh) * 2012-09-24 2014-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103811550A (zh) * 2012-11-08 2014-05-21 台湾积体电路制造股份有限公司 半导体器件的接触结构
CN105762148A (zh) * 2015-01-05 2016-07-13 三星电子株式会社 具有硅化物的半导体器件及其制造方法
US20170084713A1 (en) * 2015-09-17 2017-03-23 International Business Machines Corporation Fully silicided linerless middle-of-line (mol) contact
CN108231762A (zh) * 2016-12-22 2018-06-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005057076A1 (de) * 2005-11-30 2007-05-31 Advanced Micro Devices, Inc., Sunnyvale Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
KR101774298B1 (ko) * 2011-05-30 2017-09-20 삼성전자 주식회사 반도체 장치의 제조방법
US9390981B1 (en) * 2015-02-05 2016-07-12 Globalfoundries Inc. Method of forming a complementary metal oxide semiconductor structure with N-type and P-type field effect transistors having symmetric source/drain junctions and optional dual silicides
TWI766588B (zh) * 2015-10-30 2022-06-01 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
KR20170140495A (ko) * 2016-06-10 2017-12-21 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681508A (zh) * 2012-09-24 2014-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN103811550A (zh) * 2012-11-08 2014-05-21 台湾积体电路制造股份有限公司 半导体器件的接触结构
CN105762148A (zh) * 2015-01-05 2016-07-13 三星电子株式会社 具有硅化物的半导体器件及其制造方法
US20170084713A1 (en) * 2015-09-17 2017-03-23 International Business Machines Corporation Fully silicided linerless middle-of-line (mol) contact
CN108231762A (zh) * 2016-12-22 2018-06-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068394A (zh) * 2020-07-31 2022-02-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN114068394B (zh) * 2020-07-31 2024-04-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
US20180337086A1 (en) 2018-11-22
US10580694B2 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
JP6670319B2 (ja) 電子及び正孔移動度向上のためのデュアル・フィン集積
US9257505B2 (en) Structures and formation methods of finFET device
US10930517B2 (en) Method of forming fin-shaped structure
CN104701150B (zh) 晶体管的形成方法
US8741701B2 (en) Fin structure formation including partial spacer removal
TW201829293A (zh) 半導體元件
TWI662702B (zh) 半導體元件、鰭式場效電晶體元件及半導體元件的製造方法
TWI795378B (zh) 積體電路與其形成方法
CN107017257A (zh) 具有垂直fet器件的静态随机存取存储器件
JP2017045989A5 (zh)
US12027522B2 (en) Systems and methods for fabricating FinFETs with different threshold voltages
CN108369948A (zh) 用于改进的静电学的非平面igzo器件的制造
TWI593019B (zh) 減少重疊遮罩所造成之閘極高度變異之方法
CN104733299A (zh) 交错地形成镍硅和镍锗结构
US20150228746A1 (en) Modified self-aligned contact process and semiconductor device
US11121038B2 (en) Spacer structure and manufacturing method thereof
TWI626712B (zh) 半導體裝置及半導體裝置之隔離結構的製造方法
KR101780104B1 (ko) 금속 게이트 라인 단부에서 ｔ 형상을 가지는 반도체 디바이스를 제조하는 디바이스 및 방법
CN108933173A (zh) 半导体装置及其制造方法
CN109427880A (zh) 半导体装置及其制造方法
CN104681422B (zh) 半导体器件的形成方法
CN111463276B (zh) 半导体结构及其形成方法
CN107924831A (zh) 用于显露集成电路器件的背侧和相关配置的技术
TW201608673A (zh) 一種製作半導體元件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181204

RJ01 Rejection of invention patent application after publication