KR101773837B1 - Solar cell and the method of manufacturing the same - Google Patents
Solar cell and the method of manufacturing the same Download PDFInfo
- Publication number
- KR101773837B1 KR101773837B1 KR1020110006476A KR20110006476A KR101773837B1 KR 101773837 B1 KR101773837 B1 KR 101773837B1 KR 1020110006476 A KR1020110006476 A KR 1020110006476A KR 20110006476 A KR20110006476 A KR 20110006476A KR 101773837 B1 KR101773837 B1 KR 101773837B1
- Authority
- KR
- South Korea
- Prior art keywords
- electric field
- region
- contact
- substrate
- field region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 230000005684 electric field Effects 0.000 claims abstract description 129
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 238000002161 passivation Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 34
- 239000010408 film Substances 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 230000006798 recombination Effects 0.000 abstract description 15
- 238000005215 recombination Methods 0.000 abstract description 15
- 230000002829 reductive effect Effects 0.000 abstract description 8
- 239000000969 carrier Substances 0.000 abstract description 4
- 239000002800 charge carrier Substances 0.000 description 33
- 238000009792 diffusion process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0384—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including other non-monocrystalline materials, e.g. semiconductor particles embedded in an insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
- H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
- H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
- H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명의 실시예에 따르면, 후면 접촉형 태양전지 및 그 제조 방법이 제공된다. 본 발명의 실시예에 따른 태양전지는 제1 도전형을 가지는 결정형 반도체 기판; 상기 기판의 후면에 형성된 후면 전계 영역; 상기 후면 전계 영역과 전기적으로 분리되어 형성된 비접촉 후면 전계 영역; 상기 비접촉 후면 전계 영역 상에 형성되는 패시베이션 영역; 상기 패시베이션 영역 상에 형성된 비결정형 에미터 영역; 상기 후면 전계 영역과 접촉되는 제1 금속 전극; 및 상기 에미터 영역과 접촉되는 제2 금속 전극을 포함한다. 소수 캐리어의 재결합율을 감소시킬 수 있다. According to an embodiment of the present invention, a rear contact type solar cell and a manufacturing method thereof are provided. A solar cell according to an embodiment of the present invention includes : a crystalline semiconductor substrate having a first conductivity type; A rear electric field area formed on a rear surface of the substrate ; The rear contact back electric field area formed are separated by an electric field region and electrically; A passivation region formed on the non-contact rear surface electric field region; An amorphous emitter region formed on the passivation region; A first metal electrode in contact with the rear electric field region; And a second metal electrode in contact with the emitter region . The recombination rate of the minority carriers can be reduced.
Description
본 발명은 태양전지에 관한 것으로, 후면 전계 영역의 간격과 면적이 개선된태양전지 및 그 제조방법에 관련된다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell, and relates to a solar cell having improved spacing and area of a rear electric field region and a manufacturing method thereof.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 반도체 소자를 이용하여 태양광 에너지를 직접 전기 에너지로 변화시키는 차세대 전지로서 각광받고 있다. 그러나 태양전지는 제조 단가, 변환 효율 및 수명이 문제된다. 따라서 최근의 태양전지에 관한 연구는 태양전지의 효율 향상과 관련된 기술에 집중되고 있다.With the recent depletion of existing energy sources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells are attracting attention as a next-generation battery that converts solar energy directly into electrical energy using semiconductor devices. However, the manufacturing cost, conversion efficiency and lifetime of the solar cell are problematic. Therefore, recent researches on solar cells are concentrated on technologies related to the improvement of efficiency of solar cells.
효율은 전력을 발생시키는 태양 전지의 성능과 직접 연관되기 때문에 태양 전지의 중요한 특성이다. 따라서, 태양 전지의 효율을 증가시키기 위한 기술들이 일반적으로 선호된다. 본 발명은 종래의 태양 전지에 비해 더 높은 효율을 가능하게 하는 향상된 후면 접촉 태양 전지 구조물을 개시한다.Efficiency is an important characteristic of solar cells because it is directly related to the performance of solar cells that generate power. Thus, techniques for increasing the efficiency of solar cells are generally preferred. The present invention discloses an improved back-contacting solar cell structure that enables higher efficiency compared to conventional solar cells.
본 발명의 실시예에서는, 후면 접촉형 태양전지에 있어서 효율 향상을 위해 최적화된 후면 전계 영역의 면적비와 후면 접촉 면적비를 적용할 수 있는 태양전지 및 그 제조방법을 제공하고자 한다.In an embodiment of the present invention, a solar cell capable of applying an area ratio of a rear electric field area and a rear contact area ratio optimized for efficiency improvement in a rear contact solar cell and a manufacturing method thereof are provided.
본 발명의 일 양태에 따르면, 제1 도전형을 가지는 결정형 반도체 기판; 상기 기판의 후면에 형성된 후면 전계 영역; 상기 후면 전계 영역과 전기적으로 분리되어 형성된 비접촉 후면 전계 영역; 상기 비접촉 후면 전계 영역 상에 형성되는 패시베이션 영역; 상기 패시베이션 영역 상에 형성된 비결정형 에미터 영역; 상기 후면 전계 영역과 접촉되는 제1 금속 전극; 및 상기 에미터 영역과 접촉되는 제2 금속 전극을 포함하는 태양전지가 제공된다. According to an aspect of the present invention, there is provided a semiconductor device comprising: a crystalline semiconductor substrate having a first conductivity type; A rear electric field area formed on a rear surface of the substrate; A non-contact rear electric field region formed electrically separated from the rear electric field region; A passivation region formed on the non-contact rear surface electric field region; An amorphous emitter region formed on the passivation region; A first metal electrode in contact with the rear electric field region; And a second metal electrode in contact with the emitter region.
또한 본 발명의 다른 양태에 따르면, 제1 도전형을 가지는 결정형 반도체 기판의 후면에 후면 전계 영역을 형성하는 단계; 상기 후면 전계 영역과 전기적으로 분리되는 비접촉 후면 전계 영역을 형성하는 단계; 상기 비접촉 후면 전계 영역 상에 패시베이션 영역을 형성하는 단계; 상기 패시베이션 영역 상에 비결정형 에미터 영역을 형성하는 단계; 상기 후면 전계 영역과 접촉되는 제1 금속 전극을 형성하는 단계; 및 상기 에미터 영역과 접촉되는 제2 금속 전극을 형성하는 단계를 포함하는 태양전지 제조방법이 제공된다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a rear electric field region on a rear surface of a crystalline semiconductor substrate having a first conductive type; Forming a non-contact rear electric field region that is electrically separated from the rear electric field region; Forming a passivation region on the non-contact rear surface electric field region; Forming an amorphous emitter region on the passivation region; Forming a first metal electrode in contact with the rear field region; And forming a second metal electrode in contact with the emitter region.
본 발명의 실시예에 따르면, 태양전지의 후면 접촉 면적과 후면 전계 영역의 면적을 조절함으로써, 소수 캐리어의 재결합율을 감소시킴과 동시에 캐리어의 이동 경로가 너무 길어지지 않도록 하여 태양전지의 효율을 향상시킬 수 있다. According to the embodiment of the present invention, by regulating the rear contact area of the solar cell and the area of the rear electric field area, it is possible to reduce the recombination rate of the minority carriers and prevent the carrier movement path from becoming too long, .
도 1 내지 도 7는 본 발명의 실시예에 따른 태양전지의 제조 과정을 나타낸 도면.
도 8은 본 발명의 실시예에 따른 태양전지의 단면도.
도 9 내지 도 11는 본 발명의 실시예에 따른 태양전지의 투명 사시도. 1 to 7 illustrate a manufacturing process of a solar cell according to an embodiment of the present invention.
8 is a cross-sectional view of a solar cell according to an embodiment of the present invention.
9 to 11 are transparent perspective views of a solar cell according to an embodiment of the present invention.
후면 패시베이션층은 실리콘 기판과 금속 전극사이에 삽입됨으로써 표면 재결합속도를 낮추고, 후면 반사도를 높여 광흡수 경로를 증가시킬 수 있다. 사진식각기술 또는 레이저 식각기술을 사용하여 후면 패시베이션층에 균일하고 정렬된 공극 패턴을 형성할 수 있다. The rear passivation layer can be inserted between the silicon substrate and the metal electrode to lower the surface recombination speed and increase the back reflectivity to increase the light absorption path. Photo etch techniques or laser etch techniques can be used to form a uniform and aligned void pattern in the back passivation layer.
후면 표면 패시베이션과 국부적 후면 전극 형성을 통해서 후면 재결합 속도를 낮출 수 있다. 결과적으로 Voc가 상승하고, 후면에서 전류값 증가를 통해서 효율 향상의 결과를 얻을 수 있다. 또한 후면 알류미늄 전극 면적을 10% 이내로 줄임에 따라서 웨이퍼 휨(bowing) 현상을 개선하여 웨이퍼의 박형화를 가능하게 한다. 결론적으로 웨이퍼 두께 감소에 따른 저가화, Voc값 및 Isc값 상승에 따른 고효율화가 가능하다.Rear surface passivation and local back electrode formation can reduce the rear recombination rate. As a result, Voc rises and the efficiency increases through the increase of the current value at the backside. In addition, as the area of the rear aluminum electrode is reduced to within 10%, the bowing phenomenon of the wafer is improved to make the wafer thinner. As a result, it is possible to lower the thickness of the wafer, reduce the wafer thickness, and increase the Voc and Isc values.
태양전지에서 후면의 표면 재결합은 태양전지의 효율을 감소시키는 주요 요소 중에 하나이다. 후면 접촉의 면적을 줄임으로써 금속 접촉에 의한 높은 표면 재결합을 감소시킬 수 있다. 후면접촉 면적을 줄이기 위해서, 결정질 실리콘 태양전지에 적합한 스크린 프린트를 이용하여 패시베이션층, 에미터층 또는 후면전계층 상에 국부적 후면 접촉방식을 적용할 수 있다. 국부적 후면 접촉은 점 또는 격자 모양의 스크린 패턴으로 형성될 수 있다. In the solar cell, the rear surface recombination is one of the main factors reducing the efficiency of the solar cell. By reducing the area of the back contact, high surface recombination due to metal contact can be reduced. In order to reduce the back contact area, a local back contact method can be applied on the passivation layer, the emitter layer, or the entire backside layer using a screen print suitable for crystalline silicon solar cells. The local back contact may be formed in a point or grid screen pattern.
후면 접촉 태양전지의 경우, 후면 접촉 면적을 가변함으로써 태양전지의 효율을 증가시킬 수 있다. 특히 전극 간 간격(spacing) 또는 2 이상의 후면 전계층 간의 간격을 가변시킴으로써 후면 접촉 면적을 가변시킬 수 있으며, 이로 인하여 태양 전지의 효율을 높일 수 있을 것으로 전망된다. In the case of the rear-contact solar cell, the efficiency of the solar cell can be increased by varying the rear contact area. In particular, it is expected that the spacing between the electrodes or the spacing between two or more front-back layers may be varied to vary the rear contact area, thereby increasing the efficiency of the solar cell.
이하 본 발명의 실시예를 도면을 참조하여 설명하도록 한다. DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings.
도 1 내지 도 7는 본 발명의 실시예에 따른 태양전지의 후면 전극 형성 과정을 나타낸 도면이다. 그리고 도 8은 본 발명의 실시예에 따른 태양전지의 단면을 나타낸다. 1 to 7 are views illustrating a process of forming a rear electrode of a solar cell according to an embodiment of the present invention. And FIG. 8 is a cross-sectional view of a solar cell according to an embodiment of the present invention.
본 발명의 실시예에 있어서, 태양 전지는 배면에 형성되는 후면 전계 영역 및 에미터 영역 등을 갖는다. 에미터 영역은 태양 전지에서 소수 전하 캐리어들을 수집하도록 구성되는 한편, 후면 전계 영역은 다수 전하 캐리어들을 수집하도록 구성된다. In the embodiment of the present invention, the solar cell has a back electric field area and an emitter area formed on the back surface. The emitter region is configured to collect minority charge carriers in the solar cell while the rear field region is configured to collect multiple charge carriers.
또한 본 발명의 실시예에서, 후면 전계 영역은 국부 후면 전계 영역과 비접촉 후면 전계 영역으로 구분된다. 각각의 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)은, 다수 전하 캐리어들의 측방향 흐름으로 인한 직렬 저항 손실을 거의 증가시키지 않고 소수 전하 캐리어의 재결합 손실을 감소시키기 위해 축소된 영역을 가질 수 있다. 예컨대 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)은 도트 형태 또는 스트라이프 형태를 가질 수 있다. Further, in the embodiment of the present invention, the rear electric field area is divided into the local rear electric field area and the non-contact rear electric field area. Each of the local backside
도 1을 참조하면, 본 발명의 실시예에 따른 태양전지를 제조하기 위해, 우선 실리콘 기판(100)이 마련된다. 기판(100)은 제1 도전형으로 도핑된다. 그리고 기판(100)의 일면 상에 후면 전계 영역이 형성된다. 앞서 설명한 바와 같이, 본 발명의 실시예에서 후면 전계 영역은 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)을 포함한다. 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)은 동시에 또는 순차적으로 형성된다. Referring to FIG. 1, in order to manufacture a solar cell according to an embodiment of the present invention, a
고온 확산 프로세스를 사용하여 기판(100)에 국지적으로 주입된 불순물들을 확산시킴으로써 후면 전계 영역을 형성할 수 있다. 후면 전계 영역에는 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)이 포함된다. 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)은 기판(100) 상에 불연속적으로 분포하며, 서로 교번하여 배열될 수 있다. 이후, 국부 후면 전계 영역(110) 상에는 제1 금속 전극(130)이 형성되어 점 접촉을 이루며, 비접촉 후면 전계 영역(120) 상에는 패시베이션 영역(140)과 에미터 영역(150)이 차례로 증착된다. A high electric field diffusion process may be used to form the back electric field region by diffusing the locally injected impurities into the
도 2 내지 도 3을 참조하면, 패시베이션 영역(140)과 에미터 영역(150)이 형성된다. 패시베이션 영역(140)에 진성 비정질 실리콘 박막을 이용함으로써 저온에서의 접합 형성을 가능하게 하고, 전후면 패시베이션(passivation) 기능을 강화할 수 있다. 2 to 3, a
에미터 영역(150)은 제2 도전형으로 도핑되는데, 제2 도전형은 제1 도전형과 반대되는 도전형이다. 예컨대 기판(100)이 n형으로 도핑되면 에미터 영역(150)은 p형의 도전형을 가진다. The
도 2와 도 3을 참조하면, 에미터 영역(150)과 패시베이션 영역(140)을 형성하기 위해, 기판(100) 상에 실리콘 박막이 증착된다. 여기서, 에미터 영역(150)과 패시베이션 영역(140)은 결정질 기판과 이종접합을 이룬다. 패시베이션 영역(140)을 위해 진성 비정질 실리콘 박막(intrinsic amorphous silicon thin layer)이 증착되고, 그 위에 기판(100)과 반대되는 도전형의 비정질 실리콘 박막(amorphous silicon thin layer)이 형성된다. 상기의 두 실리콘 박막층을 편의상 이종접합층이라 지칭하도록 한다. Referring to FIGS. 2 and 3, a silicon thin film is deposited on the
그리고 도 5에서, 레이저 식각, 레이저 스크라이빙 등의 과정을 통해 상기의 이종접합층에 2 이상의 개구부가 형성된다. 개구부는 국부 후면 전계 영역(110) 상에 형성된다. 그리고 해당 개구부에는 이후, 제1 금속 전극(130)이 형성된다. 비접촉 후면 전계 영역(120) 상에는 개구부가 형성되지 않는다. 따라서 비접촉 후면 전계 영역(120)은 제1 금속 전극(130) 및 제2 금속 전극(135)과 직접 접촉하지 않게 된다. 이러한 과정을 통해 패시베이션 층(140)과 에미터 층(150)이 형성된다.In FIG. 5, two or more openings are formed in the heterojunction layer through laser etching, laser scribing, or the like. An opening is formed on the local back
정상 동작에서, 소수 전하 캐리어들은 태양 전지의 에미터 영역들에서 수집되고 다수 전하 캐리어들은 후면 전계 영역들에서 수집된다. N-형 기판을 구비한 후면 접촉 태양 전지의 경우에 있어서, 소수 전하 캐리어들은 P-형 확산 영역(이 경우에서는 "에미터 영역(150)")에 의해 수집되어, 금속 그리드를 통해 포지티브(positive) 단자로 도전된다. 다수 전하 캐리어들은 N-형 확산 영역(이 경우에서는 "후면 전계 영역(110, 120)")에 의해 수집되어 금속 그리드에 의해 네거티브(negative) 단자로 도전된다. In normal operation, the fractional charge carriers are collected in the emitter regions of the solar cell and the multiple charge carriers are collected in the rear field regions. In the case of a back-contacting solar cell with an N-type substrate, the minority charge carriers are collected by a P-type diffusion region (in this case "
캐리어의 생성이 대부분 태양 전지의 앞면에서 발생하는 경우, 다수 및 소수 전하 캐리어들 모두는 확산 영역들에 의해 수집되기 위해 생성 지점으로부터 배면으로 이동해야 한다. 이 거리는, "캐리어 경로 길이"라고도 하며, 후면 접촉 태양 전지의 성능을 결정하는 중요한 파라미터가 된다. When most of the generation of the carrier occurs at the front side of the solar cell, both the majority and the fractional charge carriers have to travel from the production point to the backside to be collected by the diffusion regions. This distance is also referred to as "carrier path length" and is an important parameter for determining the performance of the rear contact solar cell.
다수 및 소수 전하 캐리어 경로 길이는 태양 전지의 배면의 후면 전계 영역들의 피치(pitch)(즉, 간격)에 따라 결정된다. 후면 전계 영역들 간의 간격이 넓을 클수록, 전하 캐리어들은 수집되기 위해 생성 지점으로부터 측방향으로 더 이동해야 한다. The majority and minority charge carrier path lengths are determined by the pitch (i.e., spacing) of the rear field regions of the back surface of the solar cell. The wider the spacing between the rear field regions, the more charge carriers must move laterally away from the production point to be collected.
후면 전계 영역들 간의 간격 뿐만이 아니라, 그 면적 역시 태양전지 효율의 중요한 파라미터가 된다. 기존에도 후면 전계 영역의 면적을 조절하여 태양전지의 효율을 향상시키고자 하는 시도는 있었다. 후면 전계 영역의 면적을 축소함으로써 소수 캐리어의 후면 재결합을 줄일 수 있고, 개방전압(Voc)을 향상시킬 수 있다. 그런데 최적의 효율을 가지는 후면 전계 영역의 면적비와 제1 금속 전극(130)의 접촉 면적비 간에는 차이가 존재한다. 따라서 본 발명의 실시예에서는 국부 후면 전계 영역(110)을 형성함과 동시에, 비접촉 후면 전계 영역(120)도 형성하여 후면 전계 영역의 면적비에 따른 효율을 개선하고자 한다. Not only the spacing between the rear field regions, but also the area is an important parameter of solar cell efficiency. In the past, attempts have been made to improve the efficiency of the solar cell by adjusting the area of the rear electric field area. The rear surface recombination of the minority carriers can be reduced and the open-circuit voltage (Voc) can be improved by reducing the area of the rear electric field area. However, there is a difference between the area ratio of the rear electric field area having the optimum efficiency and the contact area ratio of the
여기서 전체 기판 면적 중 국부 후면 전계 영역(110)의 면적 비율은 0.1% 이상 5% 이하, 비접촉 후면 전계 영역(120)의 면적 비율은 0.1% 이상 5% 이하일 수 있다. 상술한 범위내에서, 최적화된 면적 비율이 채택될 수 있다. 국부 후면 전계 영역(110)의 면적비와 비접촉 후면 전계 영역(120)의 면적비는 각 구성 물질의 전기 전도도, 저항, 태양전지의 면적 등의 다양한 요인에 의해 가변될 수 있다. 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)은 스크린 프린팅 방법에 의해 최적화된 면적과 간격으로 형성될 수 있다.Here, an area ratio of the local back
앞서 설명한 바와 같이, 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)은 확산 공정을 통해 형성되는데, 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)이 기판() 상에 불연속적인 영역에 국부적으로 형성되도록 하기 위해 별도의 마스킹 레이어가 사용될 수 있다. As described above, the local rear
도 6를 참조하면, 패시베이션 영역(140)과 에미터 영역(150)으로 구성된 이종접합층의 양 끝단마다 절연층(160)이 생성된다. 분로(shunt) 손실을 방지하기 위해 제1 금속 전극(130)이 형성되는 에미터 영역(150)과 패시베이션 영역(140)의 개구부는 절연층(160)이 마련된다. 절연층(160)은 스퍼터링(sputtering)법, 화학 기상 증착(chemical vapor deposition)법, 잉크젯 인쇄(inkjet printing)법 등과 같은 다양한 막 적층법을 통해 형성된다.Referring to FIG. 6, an insulating
상기와 같은 방법을 통해 절연층(160)이 증착된 후, 패터닝 공정을 통해 복수의 개구부를 포함하게 된다. 즉 상기의 방법을 통해 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)이 형성된 기판(100), 그리고 에미터 영역(150) 상에 절연막이 증착된다. 그리고 레이저 등을 이용한 패터닝 공정을 거쳐 선택적으로 절연막의 일부분을 제거함으로써 절연층(160)의 개구부가 형성될 수 있다. After the insulating
절연층(160) 역시 패시베이션 기능을 가질 수 있다. 에미터 영역(150) 및 패시베이션 영역(140)과 추후 금속 전극이 형성될 부분의 접합 계면에 절연층(160)을 형성함으로써 전지의 역포화 밀도를 줄여 개방전압을 높이고 온도 증가에 의한 개방전압의 감소도 줄여주어 태양전지의 효율 저하를 일부 방지할 수 있다. The insulating
도 7를 참조하면, 에미터 영역(150) 및 패시베이션 영역(140)으로 이루어진 이종접합층들의 사이, 국부 후면 전계 영역(110) 상에 제1 금속 전극(130)이 형성된다. Referring to FIG. 7, a
본 발명의 실시예에서와 같이 후면 접촉형 태양전지는 기판의 후면에만 전극이 존재하여 전면 전극에 의한 음영 손실을 없앨 수 있는 장점을 가진다. 본 발명의 실시예에 따르면 후면 전계 영역은 국지적으로 형성되며, 특히 그 중에서도 제1 금속 전극(130)과 접촉되는 국부 후면 전계 영역(110)과 제1 금속 전극(130)과의 접촉면이 없는 비접촉 후면 전계 영역이 포함된다. As in the embodiment of the present invention, the rear contact type solar cell has an advantage that an electrode exists only on the rear surface of the substrate, thereby eliminating the shading loss due to the front electrode. According to an embodiment of the present invention, the rear electric field area is locally formed. Particularly, the contact area between the local rear
도 8은 본 발명의 실시예에 따른 태양전지의 단면도이다. 8 is a cross-sectional view of a solar cell according to an embodiment of the present invention.
도 1 내지 도 7를 참조하여 이미 설명한 바와 같이, 태양전지는 기판(100), 국부 후면 전계 영역(110), 비접촉 후면 전계 영역(120), 패시베이션 영역(140)과 후면 전계 영역(110, 120), 제1 금속 전극(130) 그리고 절연층(160) 등을 포함한다. 그리고 도 8에 도시된 단면도에 따르면 태양전지의 후면 구조와 함께 전면 구조가 도시되어 있다. 본 발명의 실시예에 따른 태양전지는 반사방지막(180), 전면 패시베이션층(미도시) 및 전면 전계 영역(170)을 전면에 포함할 수 있다. 그리고 태양전지 전면의 반사방지막(180), 전면 패시베이션층 및 전면 전계 영역(170)은 텍스처링된 구조를 가질 수 있다. 1 to 7, a solar cell includes a
전면 전계 영역(front surface field, FSF)(170)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물의 농도가 반도체 기판(100)보다 높은 고농도로 n형 불순물이 도핑된 막으로서, BSF(back surface field)와 유사한 역할을 하므로, 입사되는 빛에 의해 분리된 전자와 정공이 반도체 기판(100)의 상부 표면에서 재결합되어 소멸하는 것이 방지된다. The front surface field (FSF) 170 is formed by doping impurity of the pentavalent element such as phosphorus (P), arsenic (As), antimony (Sb) This doped film has a role similar to a BSF (back surface field), so that electrons and holes separated by incident light are prevented from recombining and disappearing on the upper surface of the
전면 전계 영역(170)의 전면에는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2) 등으로 이루어진 반사 방지막(180)이 형성되어 있다. 전면 전계 영역(170) 위에 형성된 반사 방지막(180)은 입사되는 태양 광의 반사율을 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지의 효율을 높인다. 전면 보호막(120)은 대략 70nm 내지 80nm의 두께를 가질 수 있다.An
도 9 내지 도 11는 본 발명의 실시예에 따른 태양전지의 후면을 나타내는 입체 사시도다. 도 9 내지 도 11를 통해서는 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)의 형상을 예시적으로 설명하도록 한다. 9 to 11 are perspective views showing a rear surface of a solar cell according to an embodiment of the present invention. 9 to 11, the shapes of the local rear
국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)은 다양한 형상을 가질 수 있다. 앞서 설명한 바와 마찬가지로, 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)의 면적 비율은 태양전지의 효율과 관련있는데, 해당 면적비를 달성하기 위한 형상은 다양하게 구현될 수 있다. 예컨대 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)은 도트 형상 또는 스트라이프, 격자 등의 형상을 가질 수 있다. 도트형 또는 스트라이프형으로 후면 전계 영역을 기판의 일부분 상에 설계하면, 후면 전계 영역이 차지하는 면적을 감소시키는 한편 후면 전계 영역들 사이의 거리를 일정 수준으로 유지하여, 다수 전하 캐리어들의 측방향 흐름과 연관된 직렬 저항 손실의 증가 없이 소수 전하 캐리어의 재결합 손실을 감소시킬 수 있다. The local back surface
다만 제1 금속 전극(130)이 스트라이프 형상으로 구현되는 경우, 이에 접촉되는 국부 후면 전계 영역(110)은 제1 금속 전극(130)과 같이 스트라이프의 형상을 가질 수 있다. 그러나 비접촉 후면 전계 영역(120)은 후면 전극의 형상에 구애되지 않고, 면적비에 따라 다양한 형상을 가질 수 있으며, 비접촉 후면 전계 영역(120)의 형상은 제조 공정 상의 편의에 따라 가변될 수 있다. When the
도 9은 스트라이프 형의 제1 금속 전극(130)과 스트라이프 형상의 국부 후면 전계 영역(110), 그리고 도트 형상의 비접촉 후면 전계 영역(120)이 형성된 태양전지를 나타낸다. 그리고 도 10은 제1 금속 전극(130), 국부 후면 전계 영역(110) 그리고 비접촉 후면 전계 영역(120)이 모두 스트라이프 형상을 가지는 경우를 예시한다. 마지막으로 도 11는 스트라이프 형의 제1 금속 전극(130)에 대하여 국부 후면 전계 영역(110)과 비접촉 후면 전계 영역(120)이 도트 형상을 가지는 경우를 예시한다. 각 도트의 크기는 면적비에 의존하여 상이할 수 있다. 9 shows a solar cell having a striped
여기서 스트라이프의 너비, 도트를 형성하는 원들의 지름은 이해와 설명의 편의를 위하여 극대화하여 표현된 것이며, 실제 구현된 태양전지에서의 제1 금속 전극(130)이나 국부 후면 전계 영역(110), 비접촉 후면 전계 영역의 실측 사이즈와는 무관하다. Here, the width of the stripe and the diameter of the circles forming the dot are maximized for the sake of convenience of explanation and description. The
본 발명의 실시예에서와 같이 국부 후면 전계 영역을 가지는 후면 접촉 태양전지의 경우, 후면 전계 영역들(110, 120) 간의 피치와 웨이퍼의 두께 간의 관계가 손실 여부에 영향을 끼친다. 소수 및 다수 전하 캐리어들이 측방향으로 수송되는 경우, 후면 접촉 태양 전지에 손실 메카니즘(mechanism)이 일어날 수 있다. 첫번째는 소수 전하 캐리어의 측방향 수송으로 인한 소수 전하 캐리어의 재결합의 증가이며 두번째는 다수 전하 캐리어의 측방향 수송으로 인한 직렬 저항의 증가가 일어날 수 있다. 피치가 웨이퍼의 두께보다 더 큰 경우, 전하 캐리어들의 측방향 수송 및 그것과 연관된 손실들이 중요하게 된다. 웨이퍼의 두께보다 몇 배 더 작은 경우, 전하 캐리어의 수송은 대부분 1차원적이고(종방향 수송), 전술된 측방향 손실 메카니즘들은 최소화될 수 있다. In the case of a back contact solar cell having a local back electric field region as in the embodiment of the present invention, the relationship between the pitch between the back
배면 접합 태양 전지에서의 주된 재결합 메카니즘은 실리콘 인터페이스, 즉 표면 재결합이다. 태양 전지의 후면 중 일부 영역에 한하여 후면 전계 영역이 형성되는데, 후면 전계 영역은 후면 전극과 접촉되는 국부 후면 전계 영역(110)과 후면 전극과 접촉되지 않는 비접촉 후면 전계 영역(120)으로 구성된다. 이로써 태양전지 후면 전체 영역에 후면 전계 영역이 형성됨으로 인한 소수 캐리어의 재결합률을 감소시킴과 동시에, 소수 및 다수 전하 캐리어 경로의 길이를 줄이고, 다수 캐리어 수집 성능을 최대한 유지할 수 있다. 따라서 제1 금속 전극(130)들의 간격을 정렬 한도(alignment tolerance)가 허용하는 한 후면 전계 영역 내의 간격을 작게 유지하는 것이 바람직하다. The main recombination mechanism in back-joining solar cells is the silicon interface, or surface recombination. A rear electric field area is formed in only a part of the rear surface of the solar cell. The rear electric field area includes a local rear
스트라이프형 후면접촉 태양 전지는 스크린-프린팅(screen-printing)과 같은 상대적으로 저비용의 패터닝 기술들을 사용하여 제조된다. 이러한 프린팅 기술들은 비용이 더 효과적으로 절감되지만, 포토리소그래피(photolithography)보다 훨씬 더 낮은 해상도 및 정렬 정확도를 가지며, 결과적으로 피치는 웨이퍼 두께보다 현저하게 크게 된다. 이에 따라 소수 전하 캐리어 및 다수 전하 캐리어의 측방향 수송 손실이 발생하여 태양전지의 성능이 저하된다. Striped back-contacting solar cells are fabricated using relatively low-cost patterning techniques such as screen-printing. While these printing techniques are more cost effective, they have much lower resolution and alignment accuracy than photolithography, resulting in a pitch that is significantly greater than the wafer thickness. As a result, the lateral transport loss of the minority charge carriers and the multiple charge carriers is generated, thereby deteriorating the performance of the solar cell.
이러한 저비용 패터닝 기술들의 사용으로, 스트립 패턴의 설계에서는 소수 전하 캐리어들의 측방향 수송 손실과 다수 전하 캐리어들의 측방향 수송 손실 사이의 절충이 필요하다. 셀 설계자는 (a) 소수 전하 캐리어들의 측방향 수송으로 인한 소수 전하 캐리어의 재결합과 (b) 다수 전하 캐리어들의 측방향 수송으로 인한 직렬 저항 손실을 밸런싱(balance)하도록 핑거 피치를 선택해야 한다. With the use of these low cost patterning techniques, a trade-off between the lateral transport loss of the minority charge carriers and the lateral transport loss of multiple charge carriers is required in the design of the strip pattern. The cell designer must select a finger pitch to balance the series resistance losses due to (a) the recombination of the minority charge carriers due to the lateral transport of the minority charge carriers and (b) the lateral transport of the multiple charge carriers.
후면 전계 영역(110, 120)들 간의 간격이 증가하는 경우, 소수 전하 캐리어의 수송이 대부분 종방향이기 때문에 소수 전하 캐리어의 확산 손실이 감소하지만, 이것은 다수 전하 캐리어들의 측방향 경로를 또한 증가시킴으로써 저항으로 인한 손실이 증가한다. 반면 후면 전계 영역(110, 120)들 간의 간격을 감소시키는 경우, 저항으로 인한 손실은 감소하지만, 소수 전하 캐리어들의 유효 경로가 증가하여, 소수 전하 캐리어의 재결합으로 인한 손실이 증가한다. When the spacing between the
따라서 본 발명의 실시예에서는 기판 상의 일부 영역에만 후면 전계 영역이 형성된 국부 후면 전계 영역(110) 및 제1 금속 전극(130)과 접촉하지 않게 형성된 비접촉 후면 전계 영역(120)을 적용하여 후면 전계 영역의 면적과 간격을 모두 줄임으로써, 소수 전하 캐리어의 재결합에 의한 손실을 줄임과 동시에, 국부 후면 전계 영역(110)의 사이에 비접촉 후면 전계 영역(120)을 배치시킴으로써, 그 이동 경로를 축소하여 태양전지의 효율 향상을 도모한다. 또한 에미터 영역(150)과 패시베이션 영역(140)을 이종접합의 형식을 응용한 구조로 후면 전계 영역과 다른 평면상에 형성함으로써, 에미터 영역(150)의 면적에 제한을 받지 않도록 하였다.Therefore, in the embodiment of the present invention, the local rear
본 발명의 실시예들은 베이스 확산 영역을 축소한 배면 접합 태양 전지 구조물을 사용함으로써 2차원 효과들의 악영향을 감소시킨다. 이하의 예시들에 있어서, 각각이 도트의 형태(예를 들어, 원, 타원)를 갖는다는 점에서 베이스 확산 영역들은 "도트형(dotted)"이다. 도트들은 또한 격자형 또는 스트라이프형으로 대체될 수 있다는 것에 유의해야 한다. 도트형 확산 영역들은 또한 본 발명의 이점을 떨어뜨리지 않는 그외의 형태들을 가질 수 있다.
Embodiments of the present invention reduce the adverse effects of two-dimensional effects by using a back-junction solar cell structure with a reduced base diffusion region. In the following examples, the base diffusion regions are "dotted" in that each has a dot shape (e.g., a circle, an ellipse). It should be noted that the dots may also be replaced by a lattice type or a stripe type. The dotted diffusion regions may also have other forms that do not detract from the advantages of the present invention.
100 : 기판 110 : 국부 후면 전계 영역
120 : 비접촉 후면 전계 영역 130 : 제1 금속 전극
135 : 제2 금속 전극 140 : 패시베이션 영역
150 : 에미터 영역 160 : 절연층
170 : 전면 전계 영역 180 : 반사 방지막100: substrate 110: local rear field region
120: non-contact rear surface electric field area 130: first metal electrode
135: second metal electrode 140: passivation region
150: Emitter region 160: Insulating layer
170: front electric field area 180: antireflection film
Claims (20)
상기 기판의 후면에 형성된 국부 후면 전계 영역;
상기 국부 후면 전계 영역과 전기적으로 분리되어 형성된 비접촉 후면 전계 영역;
상기 비접촉 후면 전계 영역 상에 형성되는 패시베이션 영역;
상기 패시베이션 영역 상에 형성된 비결정형 에미터 영역;
상기 국부 후면 전계 영역과 접촉되는 제1 금속 전극; 및
상기 에미터 영역과 접촉되는 제2 금속 전극을 포함하는 태양전지. A crystalline semiconductor substrate having a first conductivity type;
A local back electric field region formed on a back surface of the substrate;
A non-contact back electric field region formed electrically separated from the local back electric field region;
A passivation region formed on the non-contact rear surface electric field region;
An amorphous emitter region formed on the passivation region;
A first metal electrode in contact with the local backside field region; And
And a second metal electrode in contact with the emitter region.
상기 국부 후면 전계 영역의 면적은 상기 기판의 전체 면적 중에서 0.1% 이상 5% 이하인 것을 특징으로 하는 태양전지. The method according to claim 1,
Wherein the area of the local back surface electric field region is 0.1% or more and 5% or less of the total area of the substrate.
상기 비접촉 후면 전계 영역의 면적은 상기 기판의 전체 면적 중에서 0.1% 이상 5% 이하인 것을 특징으로 하는 태양전지. The method according to claim 1,
Wherein the area of the non-contact rear surface electric field region is 0.1% or more and 5% or less of the total area of the substrate.
상기 패시베이션 영역은 진성 비정질 실리콘 박막으로 형성되는 것을 특징으로 하는 태양전지. The method according to claim 1,
Wherein the passivation region is formed of an intrinsic amorphous silicon thin film.
상기 에미터 영역은 비정질 실리콘 박막으로 형성되는 것을 특징으로 하는 태양전지. The method according to claim 1,
Wherein the emitter region is formed of an amorphous silicon thin film.
상기 기판의 타면에 전면 전계 영역을 더 포함하는 태양전지.The method according to claim 1,
And a front electric field area on the other surface of the substrate.
상기 기판의 타면에 반사방지막을 더 포함하는 태양전지.The method according to claim 1,
And an antireflection film on the other surface of the substrate.
상기 기판의 타면은 텍스처링된 구조를 가지는 것을 특징으로 하는 태양전지. The method according to claim 1,
Wherein the other surface of the substrate has a textured structure.
상기 국부 후면 전계 영역 및 상기 비접촉 후면 전계 영역은 상기 기판과 반대의 도전성의 제2 도전형을 가지는 것을 특징으로 하는 태양전지. The method according to claim 1,
Wherein the local rear electric field region and the non-contact rear electric field region have a second conductivity type opposite to that of the substrate.
상기 금속 전극 및 상기 국부 후면 전계 영역은 상기 기판 상에 스트라이프 형상을 가지며, 상기 비접촉 후면 전계 영역은 상기 기판 상에 도트형의 형상으로 형성되는 것을 특징으로 하는 태양전지. The method according to claim 1,
Wherein the metal electrode and the local back surface electric field region have a stripe shape on the substrate and the non-contact back surface electric field region is formed in a dot shape on the substrate.
상기 국부 후면 전계 영역과 전기적으로 분리되는 비접촉 후면 전계 영역을 형성하는 단계;
상기 비접촉 후면 전계 영역 상에 패시베이션 영역을 형성하는 단계;
상기 패시베이션 영역 상에 비결정형 에미터 영역을 형성하는 단계;
상기 국부 후면 전계 영역과 접촉되는 제1 금속 전극을 형성하는 단계; 및
상기 에미터 영역과 접촉되는 제2 금속 전극을 형성하는 단계를 포함하는 태양전지 제조방법. Forming a local back electric field region on the back surface of the crystalline semiconductor substrate having the first conductivity type;
Forming a non-contact rear surface electric field region that is electrically isolated from the local rear surface electric field region;
Forming a passivation region on the non-contact rear surface electric field region;
Forming an amorphous emitter region on the passivation region;
Forming a first metal electrode in contact with the local backside field region; And
And forming a second metal electrode in contact with the emitter region.
상기 국부 후면 전계 영역의 면적은 상기 기판의 전체 면적 중에서 0.1% 이상 5% 이하인 것을 특징으로 하는 태양전지 제조방법. 12. The method of claim 11,
Wherein the area of the local back surface electric field region is 0.1% or more and 5% or less of the total area of the substrate.
상기 비접촉 후면 전계 영역의 면적은 상기 기판의 전체 면적 중에서 0.1% 이상 5% 이하인 것을 특징으로 하는 태양전지 제조방법. 12. The method of claim 11,
Wherein the area of the non-contact rear surface electric field region is 0.1% or more and 5% or less of the total area of the substrate.
상기 패시베이션 영역을 진성 비정질 실리콘 박막으로 형성하는 것을 특징으로 하는 태양전지 제조방법. 12. The method of claim 11,
Wherein the passivation region is formed of an intrinsic amorphous silicon thin film.
상기 에미터 영역을 비정질 실리콘 박막으로 형성하는 것을 특징으로 하는 태양전지 제조방법. 12. The method of claim 11,
Wherein the emitter region is formed of an amorphous silicon thin film.
상기 기판의 타면에 전면 전계 영역을 형성하는 단계를 더 포함하는 태양전지 제조방법.12. The method of claim 11,
And forming a front electric field region on the other surface of the substrate.
상기 기판의 타면에 반사방지막을 형성하는 단계를 더 포함하는 태양전지 제조방법.12. The method of claim 11,
And forming an antireflection film on the other surface of the substrate.
상기 기판의 타면을 텍스처링하는 단계를 더 포함하는 태양전지 제조방법. 12. The method of claim 11,
And texturing the other side of the substrate.
상기 제1 도전형과 반대의 도전성의 제2 도전형을 가지는 것을 상기 국부 후면 전계 영역 및 상기 비접촉 후면 전계 영역을 형성하는 것을 특징으로 하는 태양전지 제조방법. 12. The method of claim 11,
And the second backside electric field region and the non-contact backside electric field region have a second conductivity type opposite to the first conductivity type.
상기 금속 전극 및 상기 국부 후면 전계 영역을 상기 기판 상에 스트라이프 형상으로 형성하며, 상기 비접촉 후면 전계 영역은 상기 기판 상에 도트형의 형상으로 형성하는 것을 특징으로 하는 태양전지 제조방법.
12. The method of claim 11,
Wherein the metal electrode and the local rear electric field region are formed in a stripe shape on the substrate, and the non-contact rear electric field region is formed in a dot-like shape on the substrate.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110006476A KR101773837B1 (en) | 2011-01-21 | 2011-01-21 | Solar cell and the method of manufacturing the same |
US13/340,987 US20120167978A1 (en) | 2011-01-03 | 2011-12-30 | Solar cell and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110006476A KR101773837B1 (en) | 2011-01-21 | 2011-01-21 | Solar cell and the method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120085072A KR20120085072A (en) | 2012-07-31 |
KR101773837B1 true KR101773837B1 (en) | 2017-09-01 |
Family
ID=46715771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110006476A KR101773837B1 (en) | 2011-01-03 | 2011-01-21 | Solar cell and the method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101773837B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230120370A (en) | 2022-02-09 | 2023-08-17 | 한화솔루션 주식회사 | Solar cell, tandem solar cell containing conductive passibation layer and manufacturing method thereof |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101991791B1 (en) * | 2011-12-21 | 2019-06-21 | 선파워 코포레이션 | Hybrid polysilicon heterojunction back contact cell |
KR101882439B1 (en) * | 2012-08-08 | 2018-07-26 | 엘지전자 주식회사 | Solar cell and manufacturing method thereof |
KR20140135881A (en) * | 2013-05-16 | 2014-11-27 | 엘지전자 주식회사 | Solar cell and method for manufacturing the same |
CN108054223A (en) * | 2018-01-11 | 2018-05-18 | 天合光能股份有限公司 | Full back electrode solar cell based on passivation contact technology |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005310830A (en) | 2004-04-16 | 2005-11-04 | Sharp Corp | Solar cell and manufacturing method thereof |
US20080017243A1 (en) | 2006-07-24 | 2008-01-24 | Denis De Ceuster | Solar cell with reduced base diffusion area |
JP4155899B2 (en) | 2003-09-24 | 2008-09-24 | 三洋電機株式会社 | Photovoltaic element manufacturing method |
-
2011
- 2011-01-21 KR KR1020110006476A patent/KR101773837B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4155899B2 (en) | 2003-09-24 | 2008-09-24 | 三洋電機株式会社 | Photovoltaic element manufacturing method |
JP2005310830A (en) | 2004-04-16 | 2005-11-04 | Sharp Corp | Solar cell and manufacturing method thereof |
US20080017243A1 (en) | 2006-07-24 | 2008-01-24 | Denis De Ceuster | Solar cell with reduced base diffusion area |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230120370A (en) | 2022-02-09 | 2023-08-17 | 한화솔루션 주식회사 | Solar cell, tandem solar cell containing conductive passibation layer and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20120085072A (en) | 2012-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE47484E1 (en) | Solar cell | |
US10483409B2 (en) | Solar cell and method for manufacturing the same | |
US10833210B2 (en) | Solar cell and method for manufacturing the same | |
KR101613843B1 (en) | Solar cell and method for manufacturing the same | |
US20100229925A1 (en) | Solar cell and method for manufacturing the same, and method for forming impurity region | |
US20120085397A1 (en) | Solar cell | |
KR101918737B1 (en) | Solar cell | |
US20130160840A1 (en) | Solar cell | |
KR20160084261A (en) | Solar cell and manufacturing method thereof | |
KR101773837B1 (en) | Solar cell and the method of manufacturing the same | |
US9997647B2 (en) | Solar cells and manufacturing method thereof | |
KR20120086593A (en) | Solar cell and the method of manufacturing the same | |
CN103928567A (en) | Solar cell and method for manufacturing the same | |
KR101755624B1 (en) | Method for manufacturing solar cell | |
KR20150029203A (en) | Solar cell | |
KR102257485B1 (en) | Solar cell and method for manufacturing the same | |
KR101897168B1 (en) | Solar cell | |
KR101757877B1 (en) | Solar cell and manufacturing method thereof | |
KR101310518B1 (en) | Solar cell and method of manufacturing the same | |
KR20150061169A (en) | Solar cell and method for manufacturing the same | |
KR101889774B1 (en) | Solar cell | |
KR101579321B1 (en) | Method for manufacturing solar cell | |
KR20160064486A (en) | Solar cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |