KR101310518B1 - Solar cell and method of manufacturing the same - Google Patents

Solar cell and method of manufacturing the same Download PDF

Info

Publication number
KR101310518B1
KR101310518B1 KR1020110147729A KR20110147729A KR101310518B1 KR 101310518 B1 KR101310518 B1 KR 101310518B1 KR 1020110147729 A KR1020110147729 A KR 1020110147729A KR 20110147729 A KR20110147729 A KR 20110147729A KR 101310518 B1 KR101310518 B1 KR 101310518B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
electrode
layer
solar cell
via hole
Prior art date
Application number
KR1020110147729A
Other languages
Korean (ko)
Other versions
KR20130078662A (en
Inventor
심지명
신정은
김지수
서재근
문종혁
조경연
오동준
이현우
최준영
김성진
홍근기
이은주
이해석
공지현
Original Assignee
주식회사 신성솔라에너지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 신성솔라에너지 filed Critical 주식회사 신성솔라에너지
Priority to KR1020110147729A priority Critical patent/KR101310518B1/en
Publication of KR20130078662A publication Critical patent/KR20130078662A/en
Application granted granted Critical
Publication of KR101310518B1 publication Critical patent/KR101310518B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/02245—Electrode arrangements specially adapted for back-contact solar cells for metallisation wrap-through [MWT] type solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 태양전지 및 그 제조방법에 관한 것이다.
본 발명의 태양전지는, 수광면인 일면으로부터 대향하는 타면까지 관통하는 비아홀이 형성되고, 제1 도전형의 불순물이 도핑된 반도체 기판과; 상기 반도체 기판상에 배치되며, 상기 제1 도전형과 다른 제2 도전형의 불순물이 도핑된 에미터층과; 상기 에미터층 상에 형성되며, 상기 비아홀을 충진하도록 상기 반도체 기판의 상기 일면으로부터 상기 타면까지 연장 형성되는 제1 전극과; 상기 반도체 기판의 상기 타면에 배치되며, 상기 제1 전극과 전기적으로 분리된 제2 전극; 및 상기 비아홀 측벽의 상기 에미터층과 상기 제1 전극 사이에 형성된 절연층을 포함하는 것을 특징으로 한다. The present invention relates to a solar cell and a manufacturing method thereof.
According to an aspect of the present invention, there is provided a solar cell including: a semiconductor substrate having a via hole penetrating from one surface of a light receiving surface to the other surface thereof and doped with impurities of a first conductivity type; An emitter layer disposed on the semiconductor substrate and doped with impurities of a second conductivity type different from the first conductivity type; A first electrode formed on the emitter layer and extending from the one surface to the other surface of the semiconductor substrate to fill the via hole; A second electrode disposed on the other surface of the semiconductor substrate and electrically separated from the first electrode; And an insulating layer formed between the emitter layer on the sidewall of the via hole and the first electrode.

Description

태양전지 및 그 제조방법{SOLAR CELL AND METHOD OF MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a solar cell,

본 발명은 태양전지 및 그 제조방법에 관한 것으로, 특히 MWT(Metal Wrap Through) 구조를 포함하는 태양전지 및 그 제조방법에 관한 것이다.
The present invention relates to a solar cell and a method for manufacturing the same, and more particularly, to a solar cell including a MWT (Metal Wrap Through) structure and a method for manufacturing the same.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 특히 주목받고 있다. 태양전지에는 태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열 전지와, 반도체의 성질을 이용하여 광전자(photon)를 전기에너지로 변환시키는 태양광 전지가 있으며, 태양광 전지는 일반적으로 태양전지(이하, '태양전지'라 한다)를 일컫는다.With the recent depletion of existing energy resources such as oil and coal, interest in alternative energy to replace them is increasing. In particular, solar cells are attracting particular attention because they are rich in energy resources and have no problems with environmental pollution. Solar cells include solar cells that use steam to generate steam for rotating turbines, and solar cells that convert photons into electrical energy using the properties of semiconductors. (Hereinafter referred to as 'solar cell').

태양 전지(solar cell)는 태양에너지를 전기에너지로 변환시켜주는 반도체 소자로서 p-n 접합 형태를 가지며 기본 구조는 다이오드와 동일하다.A solar cell is a semiconductor device that converts solar energy into electrical energy and has a p-n junction. The basic structure is the same as that of a diode.

태양 전지에 빛이 입사되면 입사된 빛이 태양 전지에 흡수되어 태양 전지의 반도체를 구성하고 있는 물질과의 상호작용이 일어난다. 그 결과, 소수 캐리어(minority carrier)인 전자와 정공이 형성되고, 이들은 연결되어 있는 전극 양쪽으로 이동하여 기전력을 얻게 된며, 이를 광기전력효과(photovoltaic effect)라 한다. When light is incident on the solar cell, the incident light is absorbed by the solar cell to cause interaction with materials constituting the semiconductor of the solar cell. As a result, electrons and holes, which are minority carriers, are formed, and they move to both of the connected electrodes to obtain an electromotive force, which is called a photovoltaic effect.

한편, 일반적인 태양전지의 구조를 살펴보면 전면과 후면에 각각 전면전극과 후면전극이 구비되는 구조를 갖는데, 수광면인 전면에 전면전극이 구비됨에 따라, 전면전극의 면적만큼 수광면적이 줄어들게 된다. 이와 같이 수광면적이 축소되는 문제를 해결하기 위해 후면전극형 태양전지가 제안되었다. 후면전극형 태양전지는 태양전지의 후면 상에 (+)전극과 (-)전극을 구비시켜 태양전지 전면의 수광면적을 극대화하는 것을 특징으로 한다.On the other hand, the structure of the general solar cell has a structure in which the front electrode and the rear electrode is provided on the front and rear, respectively, as the front electrode is provided on the front of the light receiving surface, the light receiving area is reduced by the area of the front electrode. In order to solve the problem that the light receiving area is reduced, a back electrode solar cell has been proposed. The back electrode solar cell is characterized by maximizing the light receiving area of the solar cell by providing a (+) electrode and a (-) electrode on the back of the solar cell.

이와 같은 후면전극형 태양전지는 유형에 따라 IBC(interdigitated back contact), 포인트 콘택형, EWT(emitter wrap through), MWT(metal wrap through) 등으로 구분된다. 이 중 MWT형 태양전지는 전면의 그리드 핑거(grid finger)와 버스바(bus bar) 중 그리드 핑거는 전면에 그대로 두고 버스바를 후면에 옮긴 구조이며, 전면의 그리드 핑거와 후면의 버스바는 기판을 관통하는 비아홀(via hole)에 의해 연결된다.Such back-electrode type solar cells are classified into interdigitated back contact (IBC), point contact type, emitter wrap through (EWT), metal wrap through (MWT), and the like according to the type. The MWT type solar cell is a structure in which the front of the grid fingers and the bus bars of the bus bar are left in front and the bus bars are moved to the rear. It is connected by penetrating via holes.

도 1은 종래기술에 따른 MWT형 태양전지의 구조를 나타낸 도면이다. 1 is a view showing the structure of a MWT solar cell according to the prior art.

도 1에 도시된 바와 같이 종래의 MWT형 태양전지는 반도체 기판(10) 전체면 상에 에미터층(11)이 구비되며, 상기 기판(10) 전면 상에는 반사방지층(11) 및 전면 그리드 전극(12)이 구비된다. 또한, 기판(10)의 후면에는 p 전극(15)이 구비되며, 기판(10)을 관통하는 비아홀(14)을 통해 상기 그리드 전극(12)은 반도체 기판(10)의 후면까지 연결되어 있다. As shown in FIG. 1, the conventional MWT solar cell includes an emitter layer 11 on the entire surface of the semiconductor substrate 10, and an antireflection layer 11 and a front grid electrode 12 on the entire surface of the substrate 10. ) Is provided. In addition, a p electrode 15 is provided on a rear surface of the substrate 10, and the grid electrode 12 is connected to the rear surface of the semiconductor substrate 10 through a via hole 14 penetrating through the substrate 10.

한편, 상기 p 전극(15)의 하부 즉, 반도체 기판(10) 후면의 내부에는 전하 수집효율을 향상시키는 역할을 하는 후면전계층(back surface field)(p+)(16)이 구비되며, 후면전계층(16)과 p 전극(15)은 서로 접촉하는 구조이다. Meanwhile, a back surface field (p +) 16 is provided under the p electrode 15, that is, inside the rear surface of the semiconductor substrate 10 to improve charge collection efficiency. The layer 16 and the p electrode 15 are in contact with each other.

전술한 바와 같이 MWT형 태양전지의 경우, 차폐율(Shading Loss)을 줄여 전류 흐름이 개선되는 효과가 있다. As described above, in the case of the MWT-type solar cell, the current flow is improved by reducing the shading loss.

그러나, 상기 종래의 MWT형 태양전지의 경우, 반도체 기판의 전면에 형성되는 에미터층에 비해 비아홀 부분에 형성되는 에미터층이 얕게(저농도로) 도핑됨에 따라 션트가 쉽게 발생하여 광전변환효율이 저하되는 문제점이 있다. However, in the conventional MWT solar cell, as the emitter layer formed in the via hole portion is doped shallowly (low concentration), the shunt is easily generated and the photoelectric conversion efficiency is lowered compared to the emitter layer formed on the front surface of the semiconductor substrate. There is a problem.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 일반적인 목적은 종래 기술에서의 제한 및 단점에 의해 야기되는 하나 이상의 문제점을 실질적으로 제거할 수 있는 태양전지 및 그 제조방법을 제공하는 것이다. The present invention has been made to solve the problems of the prior art as described above, the general object of the present invention is a solar cell and its manufacture which can substantially eliminate one or more problems caused by the limitations and disadvantages in the prior art To provide a way.

본 발명의 보다 구체적인 다른 목적은, MWT 구조의 태양전지에서 비아홀 부분에서의 션트 발생을 억제할 수 있는 태양전지 및 그 제조방법을 제공하는 것이다.
Another specific object of the present invention is to provide a solar cell capable of suppressing shunt generation in a via hole portion in a solar cell of a MWT structure and a method of manufacturing the same.

이를 위해 본 발명의 일 실시예에 따른 태양전지는 수광면인 일면으로부터 대향하는 타면까지 관통하는 비아홀이 형성되고, 제1 도전형의 불순물이 도핑된 반도체 기판과; 상기 반도체 기판상에 배치되며, 상기 제1 도전형과 다른 제2 도전형의 불순물이 도핑된 에미터층과; 상기 비아홀 측벽의 상기 에미터층 상에 형성되는 절연층과; 상기 비아홀을 충진하도록 상기 반도체 기판의 상기 일면으로부터 상기 타면까지 연장 형성되는 제1 전극; 및 상기 반도체 기판의 상기 타면에 배치되며, 상기 제1 전극과 전기적으로 분리된 제2 전극을 포함하는 것을 특징으로 한다. To this end, a solar cell according to an embodiment of the present invention comprises a semiconductor substrate having a via hole penetrating from one surface, which is a light receiving surface to the other surface, and doped with impurities of a first conductivity type; An emitter layer disposed on the semiconductor substrate and doped with impurities of a second conductivity type different from the first conductivity type; An insulating layer formed on the emitter layer on the sidewalls of the via hole; A first electrode extending from the one surface of the semiconductor substrate to the other surface to fill the via hole; And a second electrode disposed on the other surface of the semiconductor substrate and electrically separated from the first electrode.

본 발명의 일 실시예에서, 상기 에미터층 상에 형성된 반사방지층을 더 포함할 수 있다. In one embodiment of the present invention, it may further include an antireflection layer formed on the emitter layer.

본 발명의 일 실시예에서, 상기 반사방지층은 굴절률이 서로 다른 복수의 층으로 구성될 수 있다. In one embodiment of the present invention, the anti-reflection layer may be composed of a plurality of layers having different refractive indices.

본 발명의 일 실시예에서, 상기 절연층은 상기 반사방지층과 동일 재질로 이루어질 수 있다. In one embodiment of the present invention, the insulating layer may be made of the same material as the anti-reflection layer.

본 발명의 일 실시예에서, 상기 반사방지층은 질화실리콘(SiXNY) 재질 또는 산화실리콘(SiXOY) 재질 중 적어도 하나를 포함하여 이루어질 수 있다. In one embodiment of the present invention, the anti-reflection layer may include at least one of silicon nitride (Si X N Y ) material or silicon oxide (Si X O Y ) material.

본 발명의 일 실시예에서, 상기 제2 전극과 접촉하도록 상기 반도체 기판 내에 형성되며, 상기 반도체 기판보다 더 높은 농도로 제1 도전형의 불순물이 도핑된 후면전계층을 더 포함할 수 있다. In an embodiment, the semiconductor device may further include a back surface layer formed in the semiconductor substrate to contact the second electrode and doped with impurities of a first conductivity type at a higher concentration than the semiconductor substrate.

본 발명의 일 실시예에서, 상기 반도체 기판은 텍스쳐링 표면을 가질 수 있다. In one embodiment of the invention, the semiconductor substrate may have a texturing surface.

본 발명의 일 실시예에서, 상기 반도체 기판은 다결정 실리콘 기판이 될 수 있다. In one embodiment of the present invention, the semiconductor substrate may be a polycrystalline silicon substrate.

또한, 본 발명의 일 실시예에 따른 태양전지 제조방법은 (a) 제1 도전형의 반도체 기판에 그 일면으로부터 대향하는 타면까지 관통하도록 비아홀을 형성하는 과정과; (b) 상기 반도체 기판상에 상기 제1 도전형과 다른 제2 도전형의 불순물이 도핑된 에미터층을 형성하는 과정과; (c) 상기 비아홀 측벽에 절연층을 형성하는 과정과; (d) 상기 비아홀을 충진하도록 상기 반도체 기판의 상기 일면으로부터 상기 타면까지 연장되는 제1 전극을 형성하는 과정; 및 (e) 상기 반도체 기판의 상기 타면에 상기 제1 전극과 전기적으로 분리되도록 제2 전극을 형성하는 과정을 포함하는 것을 특징으로 한다. In addition, the solar cell manufacturing method according to an embodiment of the present invention comprises the steps of (a) forming a via hole to penetrate through the first conductive semiconductor substrate from one surface to the other surface facing; (b) forming an emitter layer doped with impurities of a second conductivity type different from the first conductivity type on the semiconductor substrate; (c) forming an insulating layer on the sidewalls of the via holes; (d) forming a first electrode extending from the one surface to the other surface of the semiconductor substrate to fill the via hole; And (e) forming a second electrode on the other surface of the semiconductor substrate to be electrically separated from the first electrode.

본 발명의 일 실시예에서, 상기 (a) 과정 전에 상기 반도체 기판 표면을 식각하여 텍스처링을 형성하는 과정을 더 포함할 수 있다. In an embodiment of the present disclosure, the method may further include forming a texturing by etching the surface of the semiconductor substrate before the step (a).

본 발명의 일 실시예에서, 상기 (b) 과정 후 상기 에미터층 상에 반사방지층을 형성하는 과정을 더 포함할 수 있다. In one embodiment of the present invention, after the step (b) may further comprise the step of forming an anti-reflection layer on the emitter layer.

본 발명의 일 실시예에서, 상기 반사방지층은 굴절률이 서로 다른 복수의 층으로 형성될 수 있다. In one embodiment of the present invention, the anti-reflection layer may be formed of a plurality of layers having different refractive indices.

본 발명의 일 실시예에서, 상기 (e) 과정 후 상기 반도체 기판과 상기 제2 전극 사이에 후면전계층을 형성하는 과정을 더 포함할 수 있다. In one embodiment of the present invention, after the step (e) may further comprise the step of forming a backside field layer between the semiconductor substrate and the second electrode.

본 발명의 일 실시예에서, 상기 (a) 과정 후 상기 (b) 과정 전에 상기 비아홀 형성 공정에 의해 손상된 상기 반도체 기판의 표면 일부를 식각하여 손상층을 제거하는 과정을 더 포함할 수 있다. In an embodiment of the present disclosure, the method may further include removing a damaged layer by etching a part of the surface of the semiconductor substrate damaged by the via hole forming process after the (a) process and before the (b) process.

본 발명의 일 실시예에서, 상기 (b) 과정의 에미터층 형성 후 불순물 도핑에 의해 생성된 자연산화막을 제거하는 과정을 더 포함할 수 있다.
In an embodiment of the present invention, the method may further include removing the natural oxide film generated by the impurity doping after the emitter layer is formed in the process (b).

본 발명에 따른 태양전지 및 그 제조방법에 의하면, MWT 구조의 태양전지에서 비아홀 부분에서의 션트 발생을 방지하여 태양전지의 광전변환효율을 개선할 수 있다.
According to the solar cell and the manufacturing method according to the present invention, it is possible to improve the photoelectric conversion efficiency of the solar cell by preventing the shunt generation in the via hole portion of the solar cell of the MWT structure.

도 1은 종래기술에 따른 MWT형 태양전지의 구조를 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 태양전지의 구조를 나타낸 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 태양전지의 구조를 나타낸 단면도이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 태양전지 제조과정을 나타낸 흐름도이다. 1 is a cross-sectional view showing the structure of an MWT solar cell according to the prior art.
2 is a cross-sectional view showing the structure of a solar cell according to an embodiment of the present invention.
3 is a cross-sectional view showing the structure of a solar cell according to another embodiment of the present invention.
4A to 4F are flowcharts illustrating a solar cell manufacturing process according to an embodiment of the present invention.

이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, the terms described below are defined in consideration of the functions of the present invention, and these may vary depending on the intention of the user, the operator, or the precedent. Therefore, the definition should be based on the contents throughout this specification.

먼저, 도 2는 본 발명의 일 실시예에 따른 태양전지의 구조를 나타낸 단면도이다. First, Figure 2 is a cross-sectional view showing the structure of a solar cell according to an embodiment of the present invention.

도 2를 참조하면, 본 실시예에 따른 태양전지(100)는 반도체 기판(110)과, 제1 전극(130)과, 제2 전극(140) 및 절연층(150)을 포함한다. 또한, 에미터층(111)과, 반사방지층(112)과, 후면전계층(113)을 포함한다. 2, the solar cell 100 according to the present exemplary embodiment includes a semiconductor substrate 110, a first electrode 130, a second electrode 140, and an insulating layer 150. In addition, an emitter layer 111, an antireflection layer 112, and a back field layer 113 is included.

상기 반도체 기판(110)은 예를 들면, 제1 도전형의 불순물이 저농도로 도핑된(p-) 실리콘 기판으로서, 반도체 기판(10)의 전면으로부터 후면까지 관통하는 비아홀(120)을 구비하고 있다. 여기서, 제1 도전형의 불순물 및 제2 도전형의 불순물 중 어느 하나는 p형 불순물이고, 다른 하나는 n형 불순물일 수 있다.The semiconductor substrate 110 is, for example, a silicon substrate doped (p − ) with a low concentration of impurities of a first conductivity type, and has a via hole 120 penetrating from the front surface to the back surface of the semiconductor substrate 10. . Here, any one of the impurity of the first conductivity type and the impurity of the second conductivity type may be a p-type impurity, and the other may be an n-type impurity.

상기 에미터층(111)은 상기 반도체 기판(110)의 전면 및 상기 비아홀(120)의 측벽에 형성되며, 제2 도전형의 불순물이 도핑된 층이다. 이와 같이 제1 도전형의 불순물이 도핑된 반도체 기판(110) 상에 제2 도전형의 불순물이 도핑된 에미터층(111)을 형성함으로써 태양전지의 PN 접합이 형성된다. 예컨대, 반도체 기판(110)은 p형 반도체이고, 에미터층(111)은 n형 반도체일 수 있다. 또는, 반도체층(110)은 복수개의 n형 반도체층을 포함하거나, 혹은 복수개의 p형 반도체층을 포함할 수도 있다. 또는, 반도체 기판(110)은 n형 반도체이고, 에미터층(111)은 p형 반도체가 될 수도 있다. The emitter layer 111 is formed on the front surface of the semiconductor substrate 110 and the sidewalls of the via holes 120 and is doped with impurities of a second conductivity type. As such, the PN junction of the solar cell is formed by forming the emitter layer 111 doped with the impurity of the second conductivity type on the semiconductor substrate 110 doped with the impurity of the first conductivity type. For example, the semiconductor substrate 110 may be a p-type semiconductor, and the emitter layer 111 may be an n-type semiconductor. Alternatively, the semiconductor layer 110 may include a plurality of n-type semiconductor layers or may include a plurality of p-type semiconductor layers. Alternatively, the semiconductor substrate 110 may be an n-type semiconductor, and the emitter layer 111 may be a p-type semiconductor.

상기 반사방지층(112)은 상기 에미터층(111)의 상면에 형성되며, 외부로부터 반도체 기판(110)으로 입사되는 태양광의 반사를 억제함으로써 태양전지(100)의 광 반사율을 낮출 수 있고, 이에 따라 태양전지의 효율을 향상시키는 역할을 한다. The anti-reflection layer 112 is formed on the upper surface of the emitter layer 111, and by suppressing the reflection of the sunlight incident on the semiconductor substrate 110 from the outside, it is possible to lower the light reflectance of the solar cell 100, accordingly It improves the efficiency of solar cells.

이러한 반사방지층(112)는 단일층(single layer) 구조 또는 복수층(multi layer) 구조를 가질 수 있다. 예를 들면, 굴절률이 서로 다른 복수의 층으로 구현할 수 있으며, 제1 반사층 위에 형성되는 제2 반사층의 굴절률이 제1 반사층의 굴절률보다 낮게 되도록 형성하는 것이 바람직하다.The antireflection layer 112 may have a single layer structure or a multi layer structure. For example, the refractive index may be implemented as a plurality of layers having different refractive indices, and the refractive index of the second reflective layer formed on the first reflective layer is preferably lower than the refractive index of the first reflective layer.

또한, 제1 반사층의 굴절률은 반도체 기판(110)의 굴절률보다 낮은 것이 바람직하다. 즉, 외부로부터 태양광이 입사되는 순서에 따라, 즉, 제2 반사방지층, 제1 반사방지층, 반도체 기판의 순서로 굴절률이 증가할 수 있다. In addition, the refractive index of the first reflective layer is preferably lower than the refractive index of the semiconductor substrate 110. That is, the refractive index may increase according to the order in which sunlight is incident from the outside, that is, in the order of the second antireflection layer, the first antireflection layer, and the semiconductor substrate.

이와 같은 반사방지층의 굴절률 변화에 의해 외부로부터 입사되는 태양광의 진행방향이 광 반사율이 저감될 수 있는 방향으로 변경됨에 따라 태양전지의 반사율을 낮출 수 있다. By changing the refractive index of the anti-reflection layer, the traveling direction of solar light incident from the outside may be changed to a direction in which the light reflectance may be reduced, thereby reducing the reflectance of the solar cell.

상기 후면전계층(back surface field, 113)은 반도체 기판(110)의 후면 내부에 형성되어 캐리어 전달 저항을 감소시켜 전하 수집 효율을 향상시키는 역할을 하며, 반도체 기판(110)에 도핑된 불순물과 동일한 도전형의 불순물인 제1 도전형의 불순물이 고농도로 도핑된 층(p+)으로 이루어진다. The back surface field 113 is formed inside the back surface of the semiconductor substrate 110 to reduce carrier transfer resistance to improve charge collection efficiency, and is the same as impurities doped in the semiconductor substrate 110. The impurity of the first conductivity type, which is a conductivity type impurity, is composed of a highly doped layer p + .

상기 제1 전극(130)은 에미터층(111)와 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(130)은 입사되는 광에 의해 생성된 캐리어 중 하나, 예컨대 정공을 수집하여 출력할 수 있다. 이러한 제1 전극(130)은 광입사면에 배치되는 부분을 포함하기 때문에 제1 전극(130)을 전면전극이라고 할 수 있다. 또한, 제1 전극(130)이 반도체 기판(110)의 일면으로부터 타면까지 관통하도록 형성하면, 태양전지(100)의 광입사면(수광면) 중 제1 전극(130)에 의해 가려지는 부분의 면적을 줄일 수 있고 이에 따라 태양전지(100)가 태양광을 수광할 수 있는 부분의 면적이 증가함으로써 광효율을 증가시킬 수 있다. The first electrode 130 may be electrically connected to the emitter layer 111. Accordingly, the first electrode 130 may collect and output one of the carriers generated by the incident light, for example, holes. Since the first electrode 130 includes a portion disposed on the light incident surface, the first electrode 130 may be referred to as a front electrode. In addition, when the first electrode 130 is formed so as to penetrate from one surface to the other surface of the semiconductor substrate 110, the portion of the light incident surface (light receiving surface) of the solar cell 100 is covered by the first electrode 130. The area of the solar cell 100 can be reduced, thereby increasing the area of the portion where the solar cell 100 can receive sunlight, thereby increasing the light efficiency.

상기 제2 전극(140)은 반도체 기판(110)의 후면에 상기 후면전계층(113)과 접하도록 형성되어, 입사되는 광에 의해 생성된 캐리어 중 하나, 예컨대 전자를 수집하여 출력할 수 있다. 이러한 제2 전극(140)은 광입사면의 반대측에 배치되고, 이에 따라 제2 전극(140)을 후면전극이라고 할 수 있다. The second electrode 140 is formed on the rear surface of the semiconductor substrate 110 to be in contact with the rear field layer 113, and collects and outputs one of carriers generated by incident light, for example, electrons. The second electrode 140 is disposed on the opposite side of the light incident surface, and thus the second electrode 140 may be referred to as a rear electrode.

상기 절연층(150)은 비아홀 측벽의 에미터층(111)과 제1 전극(130) 사이에 형성되며, 비아홀(120) 부분에서 발생하는 션트를 방지하는 역할을 한다. 즉, 비아홀 부분에 형성되는 에미트층은 반도체 기판(110)의 전면(상면)에 형성되는 에미터층에 비해 저농도로(얕게) 도핑되기 때문에 에미트층(111)과 제1 전극(130) 간에 션트가 발생할 가능성이 높으므로 에미터층(111)과 제1 전극(130) 사이에 절연층(150)을 형성함으로써 션트를 방지할 수 있다. The insulating layer 150 is formed between the emitter layer 111 on the sidewalls of the via hole and the first electrode 130, and serves to prevent shunt occurring in the via hole 120. That is, since the emit layer formed in the via hole portion is doped at a lighter concentration (shallower) than the emitter layer formed on the front surface (upper surface) of the semiconductor substrate 110, a shunt is formed between the emit layer 111 and the first electrode 130. Since there is a high possibility of occurrence, the shunt can be prevented by forming the insulating layer 150 between the emitter layer 111 and the first electrode 130.

이와 같이 구성된 태양전지(100)의 전력 생산 원리를 간단히 설명하면, 외부로부터 광이 입사되면 반도체 기판(110)과 에미터층(111)의 접합면에서 광 에너지를 이용하여 전자와 정공을 형성하고, 이러한 전자와 정공을 제1 전극(130) 및 제2 전극(140)을 이용하여 수집한다. 각 전극에 전자 및 정공이 축적됨에 따라 전위차가 발생하게 되며, 이에 따라 태양광에 의한 전력을 생산할 수 있다.The power production principle of the solar cell 100 configured as described above is briefly described, when light is incident from the outside, electrons and holes are formed by using light energy at the junction surface of the semiconductor substrate 110 and the emitter layer 111. The electrons and holes are collected using the first electrode 130 and the second electrode 140. As the electrons and holes accumulate in each electrode, a potential difference is generated, thereby generating power by solar light.

도 3은 본 발명의 다른 실시예에 따른 태양전지의 구조를 나타낸 도면으로, 반도체 기판 표면이 텍스쳐링 구조를 갖는 경우를 도시한 것이다. 3 is a diagram illustrating a structure of a solar cell according to another embodiment of the present invention, which illustrates a case in which a surface of a semiconductor substrate has a texturing structure.

즉, 상기 반도체 기판(110) 표면은 텍스처링(texturing) 될 수 있다. 텍스처링은 반도체 기판 표면을 식각하여 요철을 형성하는 것으로, 이러한 표면 텍스처링에 의해 수광면의 면적이 증가뿐만 아니라 반도체 기판 표면에서의 광 반사율을 감소시킴으로써 태양전지의 효율을 향상시킬 수 있다. 또한, 텍스쳐링 방향과 경사각을 적절히 조절하여 태양전지의 효율을 향상시킬 수 있다. That is, the surface of the semiconductor substrate 110 may be textured. Texturing is to form an unevenness by etching the surface of the semiconductor substrate, the surface texturing can improve the efficiency of the solar cell by not only increase the area of the light receiving surface but also reduce the light reflectance on the surface of the semiconductor substrate. In addition, it is possible to improve the efficiency of the solar cell by appropriately adjusting the texturing direction and the inclination angle.

또한, 반도체 기판(110)이 텍스쳐링 구조를 가짐에 따라 그 위에 형성되는 에미터층(111), 반사방지층(112), 절연층(150) 또한 텍스쳐링 구조를 갖는다. In addition, as the semiconductor substrate 110 has a texturing structure, the emitter layer 111, the antireflection layer 112, and the insulating layer 150 formed thereon also have a texturing structure.

전술한 구성을 갖는 본 발명의 일 실시예에 따른 태양전지 제조방법에 대해 설명하면 다음과 같다. Referring to the solar cell manufacturing method according to an embodiment of the present invention having the above-described configuration as follows.

도 4는 본 발명의 일 실시예에 따른 태양전지 제조과정을 설명하기 위한 공정 단면도이다. 4 is a cross-sectional view illustrating a solar cell manufacturing process according to an embodiment of the present invention.

도 4를 참조하면, 먼저, 도 4a에 도시된 바와 같이, 반도체 기판(110) 표면에 텍스처링을 형성한다. 여기서, 텍스처링은 방응성 이온 식각법(reaction ion etching, RIE) 등과 같은 건식 식각법을 이용하여 반도체 기판(110)의 전면을 식각함으로써 복수의 돌출부를 갖는 텍스처링 표면을 형성한다. Referring to FIG. 4, first, as shown in FIG. 4A, texturing is formed on a surface of a semiconductor substrate 110. Here, the texturing may form a texturing surface having a plurality of protrusions by etching the entire surface of the semiconductor substrate 110 using a dry etching method such as reaction ion etching (RIE) or the like.

다음으로, 도 4b에 도시된 바와 같이, 반도체 기판(110)에 비아홀(120)을 형성한다. 이러한 비아홀(120)은 레이저를 이용한 드릴링 공정으로 형성할 수 있다. Next, as shown in FIG. 4B, a via hole 120 is formed in the semiconductor substrate 110. The via hole 120 may be formed by a drilling process using a laser.

반도체 기판(110)에 비아홀(120)을 형성한 이후에, 식각 공정에 의해 손상된 반도체 기판(110)의 일부를 제거하는 표면식각 공정이 더 추가될 수도 있다. 예를 들면, 레이저 드릴링 공정으로 반도체 기판(110)에 비아홀(120)을 형성한 이후에 KOH, NaOH, TMAH와 같은 염기 용액을 이용하여 레이저에 의해 반도체 기판(110)의 표면에 손상된 손상층을 제거할 수 있다. After the via hole 120 is formed in the semiconductor substrate 110, a surface etching process of removing a portion of the semiconductor substrate 110 damaged by the etching process may be further added. For example, after the via hole 120 is formed in the semiconductor substrate 110 by a laser drilling process, a damaged layer damaged on the surface of the semiconductor substrate 110 by a laser is removed using a base solution such as KOH, NaOH, or TMAH. Can be removed.

한편, 다른 실시예로 비아홀을 먼저 형성하고 텍스처링 공정을 진행할 수도 있다. 이 경우, 표면 식각공정은 생략될 수 있다. In another embodiment, the via hole may be first formed and the texturing process may be performed. In this case, the surface etching process may be omitted.

다음으로, 도 4c에 도시된 바와 같이, 반도체 기판(110)에 불순물을 도핑하여 에미터층(111)을 형성한다. 반도체 기판(110)이 p형 실리콘 기판인 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 물질, 예를 들어, POCl3이나 H3PO4 등을 고온에서 열처리하여 5가 원소의 불순물을 기판(110)에 확산시킴으로써 반도체 기판(110)에 에미터층(111)을 형성할 수 있다. Next, as shown in FIG. 4C, the emitter layer 111 is formed by doping impurities into the semiconductor substrate 110. When the semiconductor substrate 110 is a p-type silicon substrate, a material containing impurities of pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb), and the like, for example, POCl3 or H3PO4 may be used at high temperature. The emitter layer 111 may be formed on the semiconductor substrate 110 by performing heat treatment to diffuse impurities of the pentavalent element onto the substrate 110.

이와 같이, 손상 부분을 제거한 후 에미터층이 형성되므로, 에미터층의 동작 특성 변화가 없어 태양 전지의 동작 효율이 향상될 수 있다. As such, since the emitter layer is formed after removing the damaged portion, there is no change in operating characteristics of the emitter layer, so that the operating efficiency of the solar cell can be improved.

상기 불순물 도핑 공정 이후에 불순물 도핑에 따라 생성된 자연산화막인 PSG(Phospho Silicate Glass)를 제거하는 공정이 더 추가될 수 있다. After the impurity doping process, a process of removing the PSG (Phospho Silicate Glass), which is a natural oxide film generated by the impurity doping, may be further added.

다음으로, 도 4d에 도시된 바와 같이, 에미터층(111) 상에 반사방지층(112)을 형성한다. 여기서, 반사방지층(112)은 질화실리콘(SiXNY) 재질이나 산화실리콘(SiXOY) 재질로 형성할 수 있다. Next, as shown in FIG. 4D, an antireflection layer 112 is formed on the emitter layer 111. The antireflection layer 112 may be formed of silicon nitride (Si X N Y ) or silicon oxide (Si X O Y ).

다음으로, 도 4e에 도시된 바와 같이, 비아홀(120) 측벽의 에미터층(111) 상에 절연층(150)을 형성한다. 여기서, 절연층(150)은 반사방지층(112)과 동일한 재질의 층, 예를 들면, 질화실리콘(SiXNY)재질이나 산화실리콘(SiXOY) 재질로 형성할 수 있다. Next, as shown in FIG. 4E, an insulating layer 150 is formed on the emitter layer 111 of the sidewalls of the via hole 120. Here, the insulating layer 150 may be formed of a layer of the same material as the anti-reflection layer 112, for example, silicon nitride (Si X N Y ) or silicon oxide (Si X O Y ).

다음으로, 도 4f에 도시된 바와 같이, 스크린 프린팅(screen printing) 기법에 의해 비아홀(120)에 전극 재료를 충진하여 제1 전극(130)을 형성하고, 반도체 기판(110)의 후면에 제2 전극을 형성한다. 여기서, 제1 전극(130)은 은(Ag) 재질을 포함하는 도전성 재료로 형성하고, 제2 전극(140)은 알루미늄(Al)을 포함하는 도전성 재질로 형성할 수 있다. Next, as shown in FIG. 4F, the electrode material is filled in the via hole 120 by screen printing to form the first electrode 130, and the second electrode is formed on the rear surface of the semiconductor substrate 110. Form an electrode. Here, the first electrode 130 may be formed of a conductive material containing silver (Ag) material, and the second electrode 140 may be formed of a conductive material containing aluminum (Al).

다음으로, 도 4(g)에 도시된 바와 같이, 열처리 공정에 의해 반도체 기판(110)과 제2 전극(140) 사이에 후면전계층(113)을 형성한다. Next, as shown in FIG. 4G, a back surface field layer 113 is formed between the semiconductor substrate 110 and the second electrode 140 by a heat treatment process.

한편, 본 발명의 상세한 설명 및 첨부도면에서는 구체적인 실시예에 관해 설명하였으나, 본 발명은 개시된 실시예에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들을 포함하는 것으로 해석되어야 할 것이다.
While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and similarities. Accordingly, the scope of the present invention should be construed as being limited to the embodiments described, and it is intended that the scope of the present invention encompasses not only the following claims, but also equivalents thereto.

100 : 태양전지 110 : 반도체 기판
111 : 에미터층 112 : 반사방지층
113 : 후면전계층 120 : 비아홀
130 : 제1 전극 140 : 제2 전극
150 : 절연층100 solar cell 110 semiconductor substrate
111 emitter layer 112 antireflection layer
113: rear field layer 120: via hole
130: first electrode 140: second electrode
150: insulating layer

Claims (15)

수광면인 일면으로부터 대향하는 타면까지 관통하는 비아홀이 형성되고, 제1 도전형의 불순물이 도핑된 반도체 기판과;
상기 반도체 기판상에 배치되며, 상기 제1 도전형과 다른 제2 도전형의 불순물이 도핑된 에미터층과;
상기 비아홀 측벽의 상기 에미터층 상에 형성되되, 상기 비아홀 내부에서 상기 에미터층과 제1 전극이 접촉하지 않도록 상기 비아홀 측벽 전체에 형성되는 절연층과;
상기 비아홀을 충진하도록 상기 반도체 기판의 상기 일면으로부터 상기 타면까지 연장 형성되는 상기 제1 전극; 및
상기 반도체 기판의 상기 타면에 배치되며, 상기 제1 전극과 전기적으로 분리된 제2 전극을 포함하는 것을 특징으로 하는 태양전지.
A semiconductor substrate having a via hole penetrating from one light receiving surface to the other opposite surface and doped with impurities of a first conductivity type;
An emitter layer disposed on the semiconductor substrate and doped with impurities of a second conductivity type different from the first conductivity type;
An insulating layer formed on the emitter layer on the sidewalls of the via hole, the insulating layer being formed on the entire sidewall of the via hole such that the emitter layer and the first electrode do not contact inside the via hole;
The first electrode extending from the one surface of the semiconductor substrate to the other surface to fill the via hole; And
And a second electrode disposed on the other surface of the semiconductor substrate and electrically separated from the first electrode.
제 1 항에 있어서, 상기 에미터층 상에 형성된 반사방지층을 더 포함하는 것을 특징으로 하는 태양전지.
The solar cell of claim 1, further comprising an antireflection layer formed on the emitter layer.
제 2 항에 있어서, 상기 반사방지층은 굴절률이 서로 다른 복수의 층으로 구성된 것을 포함하는 것을 특징으로 하는 태양전지.
The solar cell of claim 2, wherein the antireflection layer comprises a plurality of layers having different refractive indices.
제 2 항에 있어서, 상기 절연층은 상기 반사방지층과 동일 재질로 이루어진 것을 특징으로 하는 태양전지.
The solar cell of claim 2, wherein the insulating layer is made of the same material as the anti-reflection layer.
제 2 항 내지 제 4 항 중 어느 하나의 항에 있어서, 상기 반사방지층은
질화실리콘(SiXNY) 재질 또는 산화실리콘(SiXOY) 재질 중 적어도 하나를 포함하여 이루어진 것을 특징으로 하는 태양전지.
The method according to any one of claims 2 to 4, wherein the antireflection layer
A solar cell comprising at least one of a silicon nitride (Si X N Y ) material or a silicon oxide (Si X O Y ) material.
제 1 항 또는 제 2 항에 있어서, 상기 제2 전극과 접촉하도록 상기 반도체 기판 내에 형성되며, 상기 반도체 기판보다 더 높은 농도로 제1 도전형의 불순물이 도핑된 후면전계층을 더 포함하는 것을 특징으로 하는 태양전지.
The semiconductor device of claim 1, further comprising a backside field layer formed in the semiconductor substrate to contact the second electrode and doped with a first conductivity type impurity at a higher concentration than the semiconductor substrate. Solar cell.
제 1 항에 있어서, 상기 반도체 기판은
텍스쳐링 표면을 갖는 것을 특징으로 하는 태양전지.
The method of claim 1, wherein the semiconductor substrate
A solar cell having a texturing surface.
제 1 항에 있어서, 상기 반도체 기판은
다결정 실리콘 기판인 것을 특징으로 하는 태양전지.
The method of claim 1, wherein the semiconductor substrate
A solar cell, which is a polycrystalline silicon substrate.
(a) 제1 도전형의 반도체 기판에 그 일면으로부터 대향하는 타면까지 관통하도록 비아홀을 형성하는 과정과;
(b) 상기 반도체 기판상에 상기 제1 도전형과 다른 제2 도전형의 불순물이 도핑된 에미터층을 형성하는 과정과;
(c) 상기 비아홀 측벽의 상기 에미터층 상에 절연층을 형성하되, 상기 비아홀 내부에서 상기 에미터층과 제1 전극이 접촉하지 않도록 상기 비아홀 측벽 전체에 절연층을 형성하는 과정과;
(d) 상기 비아홀을 충진하도록 상기 반도체 기판의 상기 일면으로부터 상기 타면까지 연장되는 상기 제1 전극을 형성하는 과정; 및
(e) 상기 반도체 기판의 상기 타면에 상기 제1 전극과 전기적으로 분리되도록 제2 전극을 형성하는 과정을 포함하는 것을 특징으로 하는 태양전지 제조방법.
(a) forming a via hole in the first conductive semiconductor substrate so as to penetrate from one surface thereof to the other surface thereof;
(b) forming an emitter layer doped with impurities of a second conductivity type different from the first conductivity type on the semiconductor substrate;
(c) forming an insulating layer on the emitter layer on the sidewall of the via hole, and forming an insulating layer on the entire sidewall of the via hole such that the emitter layer and the first electrode do not contact inside the via hole;
(d) forming the first electrode extending from the one surface to the other surface of the semiconductor substrate to fill the via hole; And
(e) forming a second electrode on the other surface of the semiconductor substrate to be electrically separated from the first electrode.
제 9 항에 있어서, 상기 (a) 과정 전 또는 후에 상기 반도체 기판 표면을 식각하여 텍스처링을 형성하는 과정을 더 포함하는 것을 특징으로 하는 테양전지 제조방법.
The method of claim 9, further comprising forming a texturing by etching the surface of the semiconductor substrate before or after the step (a).
제 9 항 또는 제 10 항에 있어서, 상기 (b) 과정 후 상기 에미터층 상에 반사방지층을 형성하는 과정을 더 포함하는 것을 특징으로 하는 태양전지 제조방법.
The method of claim 9 or 10, further comprising forming an anti-reflection layer on the emitter layer after the step (b).
제 11 항에 있어서, 상기 반사방지층은 굴절률이 서로 다른 복수의 층으로 형성되는 것을 특징으로 하는 태양전지 제조방법.
The method of claim 11, wherein the anti-reflection layer is formed of a plurality of layers having different refractive indices.
제 9 항에 있어서, 상기 (e) 과정 후 상기 반도체 기판과 상기 제2 전극 사이에 후면전계층을 형성하는 과정을 더 포함하는 것을 특징으로 하는 태양전지 제조방법.
The method of claim 9, further comprising forming a backside field layer between the semiconductor substrate and the second electrode after the step (e).
제 9 항에 있어서, 상기 (a) 과정 후 상기 (b) 과정 전에
상기 비아홀 형성 공정에 의해 손상된 상기 반도체 기판의 표면 일부를 식각하여 손상층을 제거하는 과정을 더 포함하는 것을 특징으로 하는 태양전지 제조방법.
The method of claim 9, wherein after step (a), before step (b)
And removing a damaged layer by etching a part of the surface of the semiconductor substrate damaged by the via hole forming process.
제 9 항에 있어서, 상기 (b) 과정의 에미터층 형성 후
불순물 도핑에 의해 생성된 자연산화막을 제거하는 과정을 더 포함하는 것을 특징으로 하는 태양전지 제조방법. 10. The method of claim 9, after forming the emitter layer of the process (b)
The method of manufacturing a solar cell further comprising the step of removing the natural oxide film generated by the impurity doping.
KR1020110147729A 2011-12-30 2011-12-30 Solar cell and method of manufacturing the same KR101310518B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110147729A KR101310518B1 (en) 2011-12-30 2011-12-30 Solar cell and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110147729A KR101310518B1 (en) 2011-12-30 2011-12-30 Solar cell and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130078662A KR20130078662A (en) 2013-07-10
KR101310518B1 true KR101310518B1 (en) 2013-09-25

Family

ID=48991561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110147729A KR101310518B1 (en) 2011-12-30 2011-12-30 Solar cell and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101310518B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594529A (en) * 2013-11-27 2014-02-19 奥特斯维能源（太仓）有限公司 MWT and passivation combined crystal silicon solar cell and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101943729B1 (en) * 2016-12-27 2019-01-30 세메스 주식회사 Via hole filling method and apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110089567A (en) * 2010-02-01 2011-08-09 엘지전자 주식회사 Solar cell
KR20110129084A (en) * 2010-05-25 2011-12-01 엘지전자 주식회사 Solar cell and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110089567A (en) * 2010-02-01 2011-08-09 엘지전자 주식회사 Solar cell
KR20110129084A (en) * 2010-05-25 2011-12-01 엘지전자 주식회사 Solar cell and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594529A (en) * 2013-11-27 2014-02-19 奥特斯维能源（太仓）有限公司 MWT and passivation combined crystal silicon solar cell and manufacturing method thereof

Also Published As

Publication number Publication date
KR20130078662A (en) 2013-07-10

Similar Documents

Publication Publication Date Title
KR101046219B1 (en) Solar cell having a selective emitter
EP2371009B1 (en) Solar cell and method of manufacturing the same
US8569614B2 (en) Solar cell and method of manufacturing the same
US20150007879A1 (en) Solar cell and method for manufacturing the same
KR101108474B1 (en) Solar cell
KR20120084104A (en) Solar cell
EP2816609B1 (en) Solar cell
KR20120034965A (en) Solar cell
KR101918737B1 (en) Solar cell
US20130160840A1 (en) Solar cell
KR101125435B1 (en) Metal Wrap Through type solar cell
KR101284278B1 (en) Solar cell module and interconnector used in solar cell module
KR101729745B1 (en) Solar cell and manufacturing method thereof
KR20140105064A (en) Solar cell
KR101180813B1 (en) Solar cell
KR20120086593A (en) Solar cell and the method of manufacturing the same
KR101310518B1 (en) Solar cell and method of manufacturing the same
KR101238988B1 (en) Back contact solar cell and method for fabricating the same
Lamers et al. Towards 21% efficient n-Cz IBC based on screen printing
KR101198430B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101363103B1 (en) Solar cell and method of manufacturing the same
KR101310510B1 (en) Solar cell and method of manufacturing the same
KR20130051623A (en) Bi-facial solar cell and the manufacturing mathod thereof
KR101544216B1 (en) Solar cell and method for manufacturing the same
KR20120095683A (en) Solar cell and method of manufacturing same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20160908

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee