KR20120086593A - Solar cell and the method of manufacturing the same - Google Patents

Solar cell and the method of manufacturing the same Download PDF

Info

Publication number
KR20120086593A
KR20120086593A KR1020110007925A KR20110007925A KR20120086593A KR 20120086593 A KR20120086593 A KR 20120086593A KR 1020110007925 A KR1020110007925 A KR 1020110007925A KR 20110007925 A KR20110007925 A KR 20110007925A KR 20120086593 A KR20120086593 A KR 20120086593A
Authority
KR
South Korea
Prior art keywords
substrate
solar cell
region
electrode
emitter
Prior art date
Application number
KR1020110007925A
Other languages
Korean (ko)
Inventor
신명준
조해종
최민호
곽계영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020110007925A priority Critical patent/KR20120086593A/en
Publication of KR20120086593A publication Critical patent/KR20120086593A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE: A solar cell and a manufacturing method thereof are provided to improve the efficiency of a solar cell by maximizing back surface passivation since a back surface field region is formed on a passivation region after the passivation region is formed. CONSTITUTION: A crystal semiconductor substrate(100) has a first conductivity type. An emitter region(110) is formed on the back surface of the substrate by doping impurities having a second conductivity type. A back surface field region(150) consists of an amorphous semiconductor layer of the same conductivity type as the substrate. A first electrode(130) is connected to the emitter region. A second electrode(180) is formed on the back surface field region.

Description

태양전지 및 그 제조방법{SOLAR CELL AND THE METHOD OF MANUFACTURING THE SAME}SOLAR CELL AND THE METHOD OF MANUFACTURING THE SAME

본 발명은 태양전지에 관한 것으로, 후면 접합 태양전지의 에미터의 면적이 개선된 태양전지 및 그 제조방법에 관련된다. The present invention relates to a solar cell, and relates to a solar cell having an improved area of an emitter of a back junction solar cell and a method of manufacturing the same.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 반도체 소자를 이용하여 태양광 에너지를 직접 전기 에너지로 변화시키는 차세대 전지로서 각광받고 있다. 그러나 태양전지는 제조 단가, 변환 효율 및 수명이 문제된다. 따라서 최근의 태양전지에 관한 연구는 태양전지의 효율 향상과 관련된 기술에 집중되고 있다.Recently, with the anticipation of depletion of existing energy sources such as oil and coal, there is increasing interest in alternative energy to replace them. Among them, solar cells are in the spotlight as next generation cells that directly convert solar energy into electrical energy using semiconductor devices. However, solar cells suffer from manufacturing cost, conversion efficiency and lifetime. Therefore, recent researches on solar cells have focused on technologies related to improving efficiency of solar cells.

효율은 전력을 발생시키는 태양 전지의 성능과 직접 연관되기 때문에 태양 전지의 중요한 특성이다. 따라서, 태양 전지의 효율을 증가시키기 위한 기술들이 일반적으로 선호된다. 본 발명은 종래의 태양 전지에 비해 더 높은 효율을 가능하게 하는 향상된 후면 접촉 태양 전지 구조물을 개시한다.Efficiency is an important characteristic of solar cells because it is directly related to the performance of solar cells to generate power. Therefore, techniques for increasing the efficiency of solar cells are generally preferred. The present invention discloses an improved back contact solar cell structure that enables higher efficiency compared to conventional solar cells.

본 발명의 실시예에서는, 후면 접촉형 태양전지에 있어서 효율 향상을 위해 에미터 면적을 최대화하고, 패시베이션 효과를 증가시킨 태양전지 및 그 제조방법을 제공하고자 한다. In the embodiment of the present invention, to provide a solar cell and a method of manufacturing the same to maximize the emitter area and increase the passivation effect in order to improve efficiency in the back-contact solar cell.

본 발명의 일 양태에 따르면 제1 도전형을 가지는 결정형 반도체 기판; 상기 기판의 후면상에 개구부를 가지고 제2 도전형을 가지는 불순물을 도핑하여 형성한 에미터 영역; 상기 기판의 후면상의 상기 개구부를 포함하여 형성되고 상기 기판과 동일한 도전형의 비정질 반도체층으로 이루어진 후면 전계 영역; 상기 에미터영역에 연결된 제1전극 및 상기 후면전계영역에 형성된 제2전극을 포함하는 태양전지가 제공된다.According to an aspect of the present invention, a crystalline semiconductor substrate having a first conductivity type; An emitter region formed by doping an impurity having a second conductivity type with an opening on a rear surface of the substrate; A rear field region including the opening on the rear surface of the substrate and formed of an amorphous semiconductor layer of the same conductivity type as the substrate; A solar cell is provided that includes a first electrode connected to the emitter region and a second electrode formed on the back field region.

본 발명의 다른 양태에 따르면 제1 도전형을 가지는 결정형 반도체 기판의 후면상에 개구부를 가지고 제2 도전형을 가지는 불순물을 도핑하여 에미터 영역을 형성하는 단계; 상기 기판의 후면상의 상기 개구부를 포함하여 형성되고 상기 기판과 동일한 도전형의 비정질 반도체층으로 이루어진 후면 전계 영역을 형성하는 단계; 상기 에미터영역에 연결된 제1전극을 형성하는 단계 및 상기 후면 전계 영역 상에 형성된 제2전극을 형성하는 단계를 포함하는 태양전지 제조방법이 제공된다.According to another aspect of the present invention, the method comprises: forming an emitter region by doping an impurity having a second conductivity type with an opening on a rear surface of a crystalline semiconductor substrate having a first conductivity type; Forming a rear field region including the opening on the rear surface of the substrate and formed of an amorphous semiconductor layer of the same conductivity type as the substrate; A method of manufacturing a solar cell is provided, including forming a first electrode connected to the emitter region, and forming a second electrode formed on the rear field region.

본 발명의 실시예에 따르면, 태양전지의 에미터 영역과 후면 전계 영역을 상이한 평면 상에 형성하고, 특히 패시베이션 영역을 형성한 후 그 위에 후면 전계 영역을 형성함으로써 에미터의 면적을 최대한으로 확보하고, 후면 패시베이션 효과를 극대화하여 태양전지의 효율을 향상시킬 수 있다. According to an embodiment of the present invention, the emitter region and the rear electric field region of the solar cell are formed on different planes, and in particular, after forming the passivation region, the rear electric field region is formed thereon to maximize the area of the emitter. In addition, the efficiency of the solar cell can be improved by maximizing the rear passivation effect.

도 1 내지 도 9은 본 발명의 실시예에 따른 태양전지의 제조 과정을 나타낸 도면.
도 10은 본 발명의 실시예에 따른 태양전지의 단면도.
도 11 내지 도 12은 본 발명의 실시예에 따른 태양전지의 투명 사시도. 1 to 9 are views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.
10 is a cross-sectional view of a solar cell according to an embodiment of the present invention.
11 to 12 are transparent perspective views of a solar cell according to an embodiment of the present invention.

일반적으로 후면 패시베이션층은 실리콘 기판과 금속 전극사이에 삽입됨으로써 표면 재결합속도를 낮추고, 후면 반사도를 높여 광흡수 경로를 증가시킬 수 있다. 사진식각기술 또는 레이저 식각기술을 사용하여 후면 패시베이션층에 균일하고 정렬된 공극 패턴을 형성할 수 있다. In general, the back passivation layer may be inserted between the silicon substrate and the metal electrode to reduce the surface recombination rate and increase the back reflectivity to increase the light absorption path. Photolithography or laser etching techniques can be used to form uniform and aligned pore patterns in the back passivation layer.

후면 전극형 태양전지의 경우, 후면 표면 패시베이션이나 국부적 후면 전극 형성 등을 통해서 후면 재결합 속도를 낮출 수 있다. 결과적으로 Voc가 상승하고, 후면에서 전류값 증가를 통해서 효율 향상의 결과를 얻을 수 있다. In the case of a back electrode solar cell, back surface recombination can be lowered through back surface passivation or localized back electrode formation. As a result, the Voc rises, and the increase of the current value at the rear side results in the improvement of the efficiency.

태양전지에서 후면의 표면 재결합은 태양전지의 효율을 감소시키는 주요 요소 중에 하나이다. 후면 접촉의 면적을 줄임으로써 금속 접촉에 의한 높은 표면 재결합을 감소시킬 수 있다. 후면접촉에 따른 후면 재결합의 문제를 줄이기 위해, 패시베이션 층을 적용하거나, 국부적 후면 접촉방식을 적용하기도 한다. Surface recombination on the back of a solar cell is one of the major factors reducing the efficiency of the solar cell. By reducing the area of back contact, high surface recombination by metal contact can be reduced. To reduce the problem of back contact due to back contact, a passivation layer may be applied or a local back contact may be used.

이하 본 발명의 실시예를 도면을 참조하여 설명하도록 한다. Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도면에서 명확한 표현 및 설명과 이해의 편의를 위하여 태양전지 구성부들의 두께나 간격을 확대 또는 축소하여 도시하였을 수 있으며, 각 구성부의 실제 형상이나 재질 등을 최대한 단순화하여 도시하였을 수 있다. 또한 명세서 전체를 통하여 동일하게 분류될 수 있는 부분에 대해서는 동일한 도면 부호를 병기한다. 또한 층, 막, 영역, 판 등의 요소가 다른 요소의 "위에" 또는 “상에” 있다는 기재는, 다른 요소의 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 요소가 삽입 또는 적층되어 있는 경우를 포함한다. 반대로 어떤 요석 이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness or spacing of solar cell components may be enlarged or reduced for clarity, convenience of explanation, and understanding, and the actual shape or material of each component may be simplified and illustrated as much as possible. In addition, the same reference numerals are denoted together for the parts that may be classified identically throughout the specification. In addition, the description that an element such as a layer, film, region, plate, etc. is "on" or "on" another element is not only when "is directly on" the other element, but also another element is inserted or stacked in between. Includes cases. On the contrary, when a certain stone is "just above" another part, it means that there is no other part in the middle. In addition, when a part is formed "overall" on another part, it means that not only is formed on the entire surface (or front) of the other part but also is not formed on the edge part.

또한, 각 구성요소는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한, 동일한 구성요소에 대하여서는 동일한 도번을 사용하여 설명하기로 한다.In addition, each component is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size. In addition, the same components will be described using the same drawings.

도 1 내지 도 9은 본 발명의 실시예에 따른 태양전지의 후면 전극 형성 과정을 나타낸 도면이다. 그리고 도 10은 본 발명의 실시예에 따른 태양전지의 단면을 나타낸다. 1 to 9 are diagrams illustrating a process of forming a back electrode of a solar cell according to an embodiment of the present invention. 10 shows a cross section of a solar cell according to an embodiment of the present invention.

본 발명의 실시예에 있어서, 태양 전지는 배면에 형성되는 후면 전계 영역 및 에미터 영역 등을 갖는다. 에미터 영역은 태양 전지에서 소수 전하 캐리어들을 수집하도록 구성되는 한편, 후면 전계 영역은 다수 전하 캐리어들을 수집하도록 구성된다. In an embodiment of the present invention, the solar cell has a backside electric field region and an emitter region formed on the rear surface. The emitter region is configured to collect minority charge carriers in the solar cell, while the backside field region is configured to collect majority charge carriers.

도 1을 참조하면, 본 발명의 실시예에 따른 태양전지를 제조하기 위해, 우선 실리콘 기판(100)이 마련된다. 기판(100)은 제1 도전형으로 도핑된다. 그리고 기판(100)의 일면 상에 에미터 영역(110)이 형성된다. 에미터 영역(110)은 제2 도전형으로 도핑되는데, 제2 도전형은 제1 도전형과 반대되는 도전형이다. 예컨대 기판(100)이 n형으로 도핑되면 에미터 영역(110)은 p형의 도전형을 가진다. Referring to FIG. 1, in order to manufacture a solar cell according to an embodiment of the present invention, a silicon substrate 100 is first provided. The substrate 100 is doped to the first conductivity type. The emitter region 110 is formed on one surface of the substrate 100. The emitter region 110 is doped with a second conductivity type, which is opposite to the first conductivity type. For example, when the substrate 100 is doped with n-type, emitter region 110 has a p-type conductivity.

고온 확산 프로세스를 사용하여 기판(100)에 국지적으로 주입된 불순물들을 확산시킴으로써 에미터 영역(110)을 형성할 수 있다. 국지적으로 형성된 에미터 영역(110)들 사이에는 개구부(120)가 형성된다. 개구부(120)의 면적은 에미터 영역(110) 또는 전체 영역의 면적 대비 0.1% 내지 5% 정도일 수 있다. The emitter region 110 may be formed by diffusing impurities implanted locally into the substrate 100 using a high temperature diffusion process. An opening 120 is formed between the locally formed emitter regions 110. The area of the opening 120 may be about 0.1% to about 5% of the area of the emitter region 110 or the entire region.

도 2를 참조하면, 에미터 영역(110)이 형성된 위에, 패시베이션 영역(140)이 형성된다. 패시베이션 영역(140)에 진성 비정질 실리콘 박막(intrinsic amorphous silicon thin-layer)을 이용하면 저온에서의 접합 형성을 가능하게 하고, 전후면 패시베이션(passivation) 기능을 강화할 수 있다. Referring to FIG. 2, a passivation region 140 is formed on the emitter region 110. The use of an intrinsic amorphous silicon thin-layer in the passivation region 140 enables the formation of junctions at low temperatures and enhances the front and back passivation functions.

도 3을 참조하면, 패시베이션 영역(140)상에 후면 전계 영역(150)이 증착된다. 에미터 영역(150)과 패시베이션 영역(140)은 이종접합을 이룬다. 즉, 결정질 기판과 비정질 박막의 후면전계영역이 접합을 이루게 되는데, 이때 패시베이션 영역(140)은 진성 비정질 실리콘 박막(intrinsic amorphous silicon thin layer), 후면 전계 영역(150)은 기판(100)과 동일한 도전형의 비정질 실리콘 박막(amorphous silicon thin layer)으로 형성될 수 있다. Referring to FIG. 3, a backside field region 150 is deposited on the passivation region 140. Emitter region 150 and passivation region 140 form a heterojunction. That is, the crystalline substrate and the backside field region of the amorphous thin film form a junction, wherein the passivation region 140 is an intrinsic amorphous silicon thin layer, and the backside field region 150 has the same conductivity as the substrate 100. It may be formed of an amorphous silicon thin layer.

이와 같이, 본 발명의 실시예에 따르면 기판(100) 상에 개구부(120)를 제외하고 에미터 영역(110)이 형성되며, 그 위에 패시베이션 영역(140)과 후면 전계 영역(150)이 이종접합과 유사한 형태로 형성된다. 이에 따라, 에미터 영역(110)과 후면 전계 영역(150)이 충분한 면적을 가지도록 형성될 수 있다. 이는 기판의 동일한 평면 상에 에미터와 bsf가 번갈아 배열된 기존의 구조에 비하여, 본 발명의 경우 기판 상에는 에미터와 개구부만이 형성되고, 그 위에 별도의 박막으로 bsf와 패시베이션이 형성된다는 점에서 에미터와 bsf의 면적이 충분히 확보되기 때문이다. 따라서 에미터 영역(110)과 후면 전계 영역(150)이 동일한 평면상에서 교번하지 않고 별도의 층으로 형성되어 오버랩되므로 각각의 면적이 기판의 한정된 면적을 최대한 활용할 수 있으며, 후면 패시베이션 기능이 극대화될 수 있다. 본 발명의 실시예에 따라 패시베이션 영역(140) 상에 후면 전계 영역(150)이 증착되어 결합된 층을 편의상 이종접합층이라고 지칭할 수 있다.As such, according to the exemplary embodiment of the present invention, the emitter region 110 is formed on the substrate 100 except for the opening 120, and the passivation region 140 and the rear electric field region 150 are heterojunction thereon. It is formed in the form similar to. Accordingly, the emitter region 110 and the rear electric field region 150 may be formed to have a sufficient area. This is in contrast to the conventional structure in which the emitter and bsf are alternately arranged on the same plane of the substrate, in the present invention, only the emitter and the opening are formed on the substrate, and bsf and passivation are formed on a separate thin film thereon. This is because the area of emitter and bsf is secured enough. Therefore, since the emitter region 110 and the rear electric field region 150 are formed in separate layers without overlapping on the same plane, each area can maximize the limited area of the substrate, and the rear passivation function can be maximized. have. According to an embodiment of the present invention, the layer in which the back surface field region 150 is deposited on the passivation region 140 may be referred to as a heterojunction layer for convenience.

그리고 도 4를 참조하면, 이종접합층에는 2 이상의 개구부(167)가 형성된다. 레이저를 이용한 패터닝 공정을 통해, 에미터 영역(110) 상에 개구부(167)가 형성될 수 있다. 4, at least two openings 167 are formed in the heterojunction layer. An opening 167 may be formed on the emitter region 110 through a patterning process using a laser.

그리고 도 5를 참조하면, 기판(100)의 전면, 즉 개구부(1670)로 인해 노출된 에미터 영역(110) 및 후면 전계 영역(150) 상에는 절연막(165)이 형성된다. 그리고 레이저를 이용하여 일부 영역의 절연막(165)을 제거함으로써 절연층(160)이 도 5에 도시된 바와 같은 형태로 형성된다. 개구부(167) 및 후면 전계 영역(150) 상의 절연막(165)이 일부 제거된 상태이며, 절연층(160)은 개구부(167)에 이후 개구부(167)에 형성될 제1 금속 전극(130)과 이종접합층(패시베이션 영역(140) 및 ) Referring to FIG. 5, an insulating film 165 is formed on the front surface of the substrate 100, that is, the emitter region 110 and the rear electric field region 150 exposed by the opening 1670. The insulating layer 160 is formed as shown in FIG. 5 by removing the insulating layer 165 of the partial region using a laser. The insulating layer 165 on the opening 167 and the rear electric field region 150 is partially removed, and the insulating layer 160 is formed on the opening 167 and the first metal electrode 130 to be formed in the opening 167. Heterojunction layers (passivation region 140 and)

도 6을 참조하면, 패시베이션 영역(140)과 후면 전계 영역(150)의 이종접합층의 양 끝단마다 절연층(160)이 도시된 바와 같은 형태로 생성된다. 분로(shunt) 손실을 방지하기 위해 후면 전극(130)이 형성되는 에미터 영역(150)과 패시베이션 영역(140)의 개구부에는 절연층(160)이 마련된다. 절연층(160)은 스퍼터링(sputtering)법, 화학 기상 증착(chemical vapor deposition)법, 잉크젯 인쇄(inkjet printing)법 등과 같은 다양한 막 적층법을 통해 형성된다.Referring to FIG. 6, the insulating layer 160 is formed at both ends of the heterojunction layer of the passivation region 140 and the back surface field region 150 as shown. In order to prevent shunt loss, an insulating layer 160 is provided in the opening of the emitter region 150 and the passivation region 140 in which the rear electrode 130 is formed. The insulating layer 160 is formed through various film lamination methods such as sputtering, chemical vapor deposition, inkjet printing, and the like.

절연층(160) 역시 패시베이션 기능을 가질 수 있다. 후면 전계 영역(150) 및 패시베이션 영역(140)과 추후 금속 전극이 형성될 부분의 접합 계면에 절연층(160)을 형성함으로써 전지의 역포화 밀도를 줄여 개방전압을 높이고 온도 증가에 의한 개방전압의 감소도 줄여주어 태양전지의 효율 저하를 일부 방지할 수 있다. The insulating layer 160 may also have a passivation function. The insulating layer 160 is formed at the junction interface between the rear electric field region 150 and the passivation region 140 and the portion where the metal electrode is to be formed later. It also reduces the reduction, which can prevent some of the solar cell efficiency decrease.

도 7를 참조하면, 후면 전계 영역(150) 및 패시베이션 영역(140)으로 이루어진 이종접합 영역들의 사이, 에미터 영역(110)들 사이의 개구부(120) 상의 태양전지 후면에 제1 전극(130)이 형성된다. 본 발명의 실시예에서와 같이 후면 접촉형 태양전지는 기판의 후면에만 전극이 존재하여 전면 전극에 의한 음영 손실을 없앨 수 있는 장점을 가진다. 본 발명의 실시예에 따르면 에미터 영역(110)과 후면 전계 영역(150)은 기판 상에 국지적으로 형성된다. 제1 전극(130)은 에미터(110) 상의 개구부에, 그리고 이후 설명할 제2 전극은 후면 전계 영역(150) 상의 개구부에 형성된다. 물론 여기서 개구부(120) 상에 형성된다 함은 개구부의 바로 위에 형성되는 것이 아닌 중간에 다른 층을 포함하여 그 위에 형성됨을 의미할 수 있다. Referring to FIG. 7, a first electrode 130 is disposed on a rear surface of a solar cell on an opening 120 between emitter regions 110 between heterojunction regions including a back surface field region 150 and a passivation region 140. Is formed. As in the embodiment of the present invention, the back contact type solar cell has an advantage of eliminating the shadow loss caused by the front electrode because the electrode exists only on the back of the substrate. According to an embodiment of the present invention, the emitter region 110 and the back field region 150 are locally formed on the substrate. The first electrode 130 is formed in the opening on the emitter 110, and the second electrode to be described later is formed in the opening on the back field region 150. Of course, the formed on the opening 120 may mean that the formed on the opening 120 is formed on and including another layer in the middle.

본 발명의 실시예에 따른 태양전지는 확산 공정에 의하여 에미터(110)를 형성하며, 에미터(110)는 패시베이션 영역(140) 및 후면 전계층(150)에 의해 매몰(buried) 형태를 가지고, 제1 전극(130)과 연결된다. 즉, 에미터(110)는 후면 전계층(150)과 동일한 평면 상에 형성되지 않으므로, 후면 전계 영역(150)과 에미터 영역(110)은 각각 기판(100) 상에서, 가능한 범위 내에서 최대의 면적을 가지도록 형성될 수 있다. In the solar cell according to the embodiment of the present invention, the emitter 110 is formed by a diffusion process, and the emitter 110 is formed by the passivation region 140 and the rear electric field layer 150. It has a buried form and is connected to the first electrode 130. That is, since the emitter 110 is not formed on the same plane as the rear electric field layer 150, the rear electric field region 150 and the emitter region 110 are respectively arranged on the substrate 100 in the maximum possible range. It may be formed to have an area.

도 8 및 도 9을 참조하면, 이종접합과 유사하게 형성된 패시베이션 영역(140)과 후면 전계 영역(150)의 위에 투명 전도(transparent conductive oxide, TCO)층(170)이 형성된다. 그리고 투명 전도층(170) 상에 금속성의 제2 전극(180)이 형성된다. 투명 전도층(170)은 제2 전극의 부착력을 향상시킨다. 8 and 9, a transparent conductive oxide (TCO) layer 170 is formed on the passivation region 140 and the backside electric field region 150 formed similarly to the heterojunction. The metal second electrode 180 is formed on the transparent conductive layer 170. The transparent conductive layer 170 improves the adhesion of the second electrode.

도 10은 본 발명의 실시예에 따른 태양전지의 단면도이다. 10 is a cross-sectional view of a solar cell according to an embodiment of the present invention.

도 1 내지 도 9을 참조하여 이미 설명한 바와 같이, 태양전지는 기판(100), 에미터 영역(110), 에미터 영역들 사이의 개구부(120), 패시베이션 영역(140)과 후면 전계 영역(150) 그리고 절연층(160), 제1 전극(130), 투명 전도층(170), 제2 전극(180) 등을 포함한다. 그리고 도 10에 도시된 단면도에 따르면 태양전지의 후면 구조와 함께 전면 구조가 도시되어 있다. 본 발명의 실시예에 따른 태양전지는 반사방지막(195), 전면 패시베이션층(미도시) 및 전면 전계 영역(front surface field, FSF)(190)을 전면에 포함할 수 있다. 그리고 태양전지 전면의 반사방지막(195), 전면 패시베이션층 및 전면 전계 영역(190)은 텍스처링된 구조를 가질 수 있다. As described above with reference to FIGS. 1 to 9, the solar cell includes the substrate 100, the emitter region 110, the opening 120 between the emitter regions, the passivation region 140, and the back field region 150. And an insulating layer 160, a first electrode 130, a transparent conductive layer 170, a second electrode 180, and the like. And according to the cross-sectional view shown in Figure 10 is shown a front structure with a back structure of the solar cell. The solar cell according to the exemplary embodiment of the present invention may include an antireflection film 195, a front passivation layer (not shown), and a front surface field (FSF) 190 on the front surface. In addition, the anti-reflection film 195, the front passivation layer, and the front electric field region 190 of the solar cell may have a textured structure.

전면 전계 영역(front surface field, FSF)(190)은 기판과 동일한 도전성을 갖는 불순물인 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(100)보다 높은 고농도로 도핑된 막으로서, BSF(back surface field)와 유사한 역할을 하므로, 입사되는 빛에 의해 분리된 전자와 정공이 반도체 기판(100)의 상부 표면에서 재결합되어 소멸하는 것이 방지된다. In the front surface field (FSF) 190, impurities of pentavalent elements, such as phosphorus (P), arsenic (As), and antimony (Sb), which are impurities having the same conductivity as that of the substrate, are less than those of the semiconductor substrate 100. As a highly doped film, it plays a role similar to a back surface field (BSF), thereby preventing electrons and holes separated by incident light from being recombined and extinguished at the upper surface of the semiconductor substrate 100.

전면 전계 영역(190)의 전면에는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2) 등으로 이루어진 반사 방지막(195)이 형성되어 있다. 전면 전계 영역(190) 위에 형성된 반사 방지막(195)은 입사되는 태양 광의 반사율을 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지의 효율을 높인다. 전면 보호막(120)은 대략 70nm 내지 80nm의 두께를 가질 수 있다.An anti-reflection film 195 made of a silicon nitride film (SiNx), a silicon oxide film (SiO 2), or the like is formed on the entire surface of the front electric field region 190. The anti-reflection film 195 formed on the front field region 190 reduces the reflectance of incident sunlight and increases the selectivity of a specific wavelength region, thereby increasing the efficiency of the solar cell. The front passivation layer 120 may have a thickness of about 70 nm to about 80 nm.

도 11 내지 도 12은 본 발명의 실시예에 따른 태양전지의 후면을 나타내는 입체 사시도이다. 도 11는 에미터 영역(110)과 제2 전극이 모두 스트라이프형으로 형성된 태양전지를, 도 12은 스트라이프형의 제2 전극(180) 그리고 도트형의 에미터 영역(110)이 형성된 태양전지를 나타낸다. 11 to 12 are three-dimensional perspective view showing the back of the solar cell according to an embodiment of the present invention. FIG. 11 illustrates a solar cell in which both the emitter region 110 and the second electrode are formed in a stripe shape, and FIG. 12 illustrates a solar cell in which the striped second electrode 180 and the dot emitter region 110 are formed. Indicates.

에미터 영역(110)은 기판(100) 상의 개구부(120)를 제외한 영역에 형성되며, 다양한 형상을 가질 수 있다. 에미터 영역(110)은 스트라이프 형상 도는 도트 형상 등을 가질 수 있다. The emitter region 110 is formed in a region other than the opening 120 on the substrate 100 and may have various shapes. The emitter region 110 may have a stripe shape or a dot shape.

에미터 영역(110)이 어떠한 형상을 가지는지는 에미터 형성을 위한 확산 공정 시 사용되는 마스크 레이어의 형상에 따라 결정될 수 있다. 또한 에미터(110)가 기판(100) 상에서 차지하는 면적비를 달성하기 위하여, 해당 면적비에 적합한 형상이 선택될 수 있다. 에미터(110)를 도트 형상으로 형성하는 경우 캐리어의 수송 방향에 무관하게 수집할 수 있다는 장점이 있고, 에미터(110)를 스트라이프 형상으로 형성하는 경우 제1 전극(130)과 연속적으로 접촉면을 가지며, 면적비에 따라 너비와 간격을 용이하게 조절이 가능하다는 장점이 있다. The shape of the emitter region 110 may be determined according to the shape of the mask layer used in the diffusion process for forming the emitter. In addition, in order to achieve the area ratio that the emitter 110 occupies on the substrate 100, a shape suitable for the area ratio may be selected. When the emitter 110 is formed in a dot shape, the emitter 110 may be collected regardless of the transport direction of the carrier. When the emitter 110 is formed in a stripe shape, the contact surface may be continuously connected to the first electrode 130. It has the advantage that the width and spacing can be easily adjusted according to the area ratio.

다만 제1 전극(130)이 스트라이프 형상으로 구현되는 경우, 에미터 영역(110)은 제1 전극(130)과 같이 스트라이프의 형상을 가질 수 있다. 그러나 에미터 영역(110)의 형상이 전극의 형상에 의해 반드시 좌우될 필요는 없고, 개구부(120)와 에미터 영역(110) 간의 면적비에 따라 다양한 형상을 가질 수 있으며, 에미터 영역(110) 형성에 상응하는 제조 공정 상의 편의에 따라 가변될 수 있다. However, when the first electrode 130 is implemented in a stripe shape, the emitter region 110 may have a stripe shape like the first electrode 130. However, the shape of the emitter region 110 does not necessarily depend on the shape of the electrode, and may have various shapes according to the area ratio between the opening 120 and the emitter region 110. It may vary depending on convenience in the manufacturing process corresponding to the formation.

여기서 스트라이프의 너비나 도트를 형성하는 원들의 지름은 이해와 설명의 편의를 위하여 극대화하여 표현된 것이며, 실제 구현된 태양전지에서의 제1 전극(130), 제2 전극(180)이나 에미터 영역(110) 등의 실측 사이즈와는 일치하지 않을 수도 있다.Here, the width of the stripe or the diameter of the circle forming the dot is maximized for convenience of understanding and explanation, and the first electrode 130, the second electrode 180 or the emitter region in the solar cell implemented in practice. It may not match with actual size, such as (110).

일반적으로 후면 전극형 태양전지의 경우 전면에 전극을 형성하지 않음으로써, 수광 면적 손실을 방지한다. 반면 전극이 모두 후면에 형성됨으로 인해, 에미터와 후면 전계층이 동일한 평면 상에 교번하여 배치되는 경우, 에미터와 후면 전계층이 충분한 면적을 확보하지 못한다는 단점이 발생할 수 있다. 그러나 본 발명의 실시예와 같이 기판(100)의 일면 상에 개구부(120)를 제외한 모든 영역에 에미터 영역(110)을 형성하고, 그 위에 패시베이션 영역(140)과 후면 전계 영역(150)을 이종 접합과 유사한 형식으로 적층하여 형성하면, 에미터 영역(110)은 물론 패시베이션 영역(140)과 후면 전계 영역(150)도 최대한의 면적을 확보할 수 있다는 장점이 있다. In general, in the case of a back electrode solar cell, an electrode is not formed on the front surface to prevent a loss of light receiving area. On the other hand, since all the electrodes are formed on the rear surface, when the emitter and the rear electric field layer are alternately disposed on the same plane, there may be a disadvantage that the emitter and the rear electric field layer do not secure a sufficient area. However, as in the embodiment of the present invention, the emitter region 110 is formed on all surfaces of the substrate 100 except for the opening 120, and the passivation region 140 and the rear electric field region 150 are formed thereon. When stacked and formed in a similar manner as the heterojunction, not only the emitter region 110 but also the passivation region 140 and the rear electric field region 150 can secure a maximum area.

본 발명의 실시예에 따른 태양전지는 상기한 바와 같이 설명된 실시예들의 구성에 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.The solar cell according to the embodiment of the present invention is not limited to the configuration of the embodiments described as described above, but the embodiments are a combination of all or part of each embodiment selectively so that various modifications can be made. It may be configured.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It should be understood that various modifications may be made by those skilled in the art without departing from the spirit and scope of the present invention.

100 : 기판 110 : 에미터 영역
120 : 개구부 130 : 제1 전극
140 : 패시베이션 영역 150 : 후면 전계 영역
160 : 절연층 170 : 투명 전도층
180 : 제2 전극 190 : 전면 전계 영역
195 : 반사 방지막100 substrate 110 emitter region
120: opening 130: first electrode
140: passivation area 150: rear electric field area
160: insulating layer 170: transparent conductive layer
180: second electrode 190: front electric field region
195: antireflection film

Claims (26)

제1 도전형을 가지는 결정형 반도체 기판;
상기 기판의 후면상에 개구부를 가지고 제2 도전형을 가지는 불순물을 도핑하여 형성한 에미터 영역;
상기 기판의 후면상의 상기 개구부를 포함하여 형성되고 상기 기판과 동일한 도전형의 비정질 반도체층으로 이루어진 후면 전계 영역;
상기 에미터영역에 연결된 제1 전극; 및
상기 후면전계영역에 형성된 제2 전극
을 포함하는 태양전지.A crystalline semiconductor substrate having a first conductivity type;
An emitter region formed by doping an impurity having a second conductivity type with an opening on a rear surface of the substrate;
A rear field region including the opening on the rear surface of the substrate and formed of an amorphous semiconductor layer of the same conductivity type as the substrate;
A first electrode connected to the emitter region; And
A second electrode formed in the back field region
Solar cell comprising a. 제1항에 있어서,
상기 후면 전계 영역은 상기 에미터 영역 상에서 상기 에미터 영역과 일부분이 오버랩되도록 배치되는 것을 특징으로 하는 태양전지.The method of claim 1,
And the rear electric field area is disposed on the emitter area so that a portion overlaps with the emitter area. 제1항에 있어서,
상기 후면 전계 영역과 상기 제2 전극 사이에 투명전극층을 더 포함하는 태양전지. The method of claim 1,
The solar cell further comprises a transparent electrode layer between the rear field region and the second electrode. 제1항에 있어서,
상기 후면 전계 영역과 상기 기판 사이에 패시베이션층을 더 포함하는 태양전지. The method of claim 1,
And a passivation layer between the rear field region and the substrate. 제1항에 있어서,
상기 개구부의 면적은 상기 기판의 전체 면적 중에서 0.1% 이상 5% 이하인 것을 특징으로 하는 태양전지. The method of claim 1,
The area of the opening is a solar cell, characterized in that from 0.1% to 5% of the total area of the substrate. 제1항에 있어서,
상기 패시베이션 영역은 진성 비정질 실리콘 박막으로 형성되는 것을 특징으로 하는 태양전지. The method of claim 1,
The passivation region is a solar cell, characterized in that formed of an intrinsic amorphous silicon thin film. 제1항에 있어서,
상기 후면 전계 영역은 비정질 실리콘 박막으로 형성되는 것을 특징으로 하는 태양전지. The method of claim 1,
The rear field region is a solar cell, characterized in that formed of an amorphous silicon thin film. 제1항에 있어서,
상기 기판의 타면에 전면 전계 영역을 더 포함하는 태양전지.The method of claim 1,
The solar cell further comprises a front field region on the other surface of the substrate. 제1항에 있어서,
상기 기판의 타면에 반사방지막을 더 포함하는 태양전지.The method of claim 1,
The solar cell further comprises an anti-reflection film on the other surface of the substrate. 제1항에 있어서,
상기 기판의 전면과 타면 중 하나 이상은 텍스처링된 구조를 가지는 것을 특징으로 하는 태양전지. The method of claim 1,
At least one of the front surface and the other surface of the substrate has a textured structure. 제1항에 있어서,
상기 후면 전계 영역은 상기 기판과 반대의 도전성의 제2 도전형을 가지는 것을 특징으로 하는 태양전지. The method of claim 1,
And the rear electric field region has a second conductivity type opposite to the substrate. 제1항에 있어서,
상기 개구부 및 상기 에미터 영역은 상호 교번하는 스트라이프 형상을 가지는 것을 특징으로 하는 태양전지. The method of claim 1,
And the opening and the emitter region have alternating stripe shapes. 제1항에 있어서,
상기 제1 전극 및 상기 제2 전극은 상호 교번하는 스트라이프 형상을 가지는 것을 특징으로 하는 태양전지. The method of claim 1,
And the first electrode and the second electrode have alternating stripe shapes. 제1 도전형을 가지는 결정형 반도체 기판의 후면상에 개구부를 가지고 제2 도전형을 가지는 불순물을 도핑하여 에미터 영역을 형성하는 단계;
상기 기판의 후면상의 상기 개구부를 포함하여 형성되고 상기 기판과 동일한 도전형의 비정질 반도체층으로 이루어진 후면 전계 영역을 형성하는 단계;
상기 에미터영역에 연결된 제1전극을 형성하는 단계; 및
상기 후면 전계 영역 상에 형성된 제2전극을 형성하는 단계
를 포함하는 태양전지 제조방법.Forming an emitter region by doping an impurity having a second conductivity type with an opening on a rear surface of the crystalline semiconductor substrate having the first conductivity type;
Forming a rear field region including the opening on the rear surface of the substrate and formed of an amorphous semiconductor layer of the same conductivity type as the substrate;
Forming a first electrode connected to the emitter region; And
Forming a second electrode formed on the rear electric field region
≪ / RTI > 제14항에 있어서,
상기 후면 전계 영역은 상기 에미터 영역 상에서 상기 에미터 영역과 일부분이 오버랩되도록 배치하는 것을 특징으로 하는 태양전지 제조방법.15. The method of claim 14,
And the rear electric field area is disposed to overlap a part of the emitter area on the emitter area. 제14항에 있어서,
상기 후면 전계 영역과 상기 제2 전극 사이에 투명전극층을 더 형성하는 태양전지 제조방법. 15. The method of claim 14,
And forming a transparent electrode layer between the rear field region and the second electrode. 제14항에 있어서,
상기 후면 전계 영역과 상기 기판 사이에 패시베이션층을 더 형성하는 태양전지 제조방법. 15. The method of claim 14,
And forming a passivation layer between the back field and the substrate. 제14항에 있어서,
상기 개구부의 면적은 상기 기판의 전체 면적 중에서 0.1% 이상 5% 이하인 것을 특징으로 하는 태양전지 제조방법. 15. The method of claim 14,
The area of the opening is a solar cell manufacturing method, characterized in that from 0.1% to 5% of the total area of the substrate. 제14항에 있어서,
상기 패시베이션 영역을 진성 비정질 실리콘 박막으로 형성하는 것을 특징으로 하는 태양전지 제조방법. 15. The method of claim 14,
The passivation region is formed of an intrinsic amorphous silicon thin film manufacturing method of a solar cell. 제14항에 있어서,
상기 후면 전계 영역을 비정질 실리콘 박막으로 형성하는 것을 특징으로 하는 태양전지 제조방법. 15. The method of claim 14,
The solar cell manufacturing method of claim 1, wherein the rear field region is formed of an amorphous silicon thin film. 제14항에 있어서,
상기 기판의 타면에 전면 전계 영역을 형성하는 단계를 더 포함하는 태양전지 제조방법. 15. The method of claim 14,
Forming a front field region on the other side of the substrate further comprises a solar cell manufacturing method. 제14항에 있어서,
상기 기판의 타면에 반사방지막을 형성하는 단계를 더 포함하는 태양전지 제조방법. 15. The method of claim 14,
The method of manufacturing a solar cell further comprising the step of forming an anti-reflection film on the other surface of the substrate. 제14항에 있어서,
상기 기판의 전면과 타면 중 하나 이상은 텍스처링된 구조를 가지는 것을 특징으로 하는 태양전지 제조방법. 15. The method of claim 14,
At least one of the front surface and the other surface of the substrate has a textured structure. 제14항에 있어서,
상기 후면 전계 영역은 상기 기판과 반대의 도전성의 제2 도전형을 가지는 것을 특징으로 하는 태양전지 제조방법. 15. The method of claim 14,
And the rear electric field region has a second conductivity type opposite to the substrate. 제14항에 있어서,
상기 개구부 및 상기 에미터 영역을 상호 교번하는 스트라이프 형상으로 형성하는 것을 특징으로 하는 태양전지 제조방법. 15. The method of claim 14,
And the openings and the emitter regions are alternately formed in a stripe shape. 제14항에 있어서,
상기 제1 전극 및 상기 제2 전극을 상호 교번하는 스트라이프 형상으로 형성하는 것을 특징으로 하는 태양전지 제조방법.

15. The method of claim 14,
The first electrode and the second electrode is a solar cell manufacturing method, characterized in that formed in a stripe shape alternately.

KR1020110007925A 2011-01-26 2011-01-26 Solar cell and the method of manufacturing the same KR20120086593A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110007925A KR20120086593A (en) 2011-01-26 2011-01-26 Solar cell and the method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110007925A KR20120086593A (en) 2011-01-26 2011-01-26 Solar cell and the method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20120086593A true KR20120086593A (en) 2012-08-03

Family

ID=46872366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110007925A KR20120086593A (en) 2011-01-26 2011-01-26 Solar cell and the method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20120086593A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140021730A (en) * 2012-08-08 2014-02-20 엘지전자 주식회사 Solar cell and manufacturing method thereof
KR101406950B1 (en) * 2014-03-21 2014-06-16 에스티엑스 솔라주식회사 Solar cell and method for manufacturing the same
KR101406955B1 (en) * 2014-03-21 2014-06-17 에스티엑스 솔라주식회사 Solar cell and method for manufacturing the same
CN104167454A (en) * 2013-05-16 2014-11-26 Lg电子株式会社 Solar cell and method for manufacturing the same
KR102023151B1 (en) * 2019-05-29 2019-09-19 (주)주광 Supporting assembly for photovoltaic array

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140021730A (en) * 2012-08-08 2014-02-20 엘지전자 주식회사 Solar cell and manufacturing method thereof
CN104167454A (en) * 2013-05-16 2014-11-26 Lg电子株式会社 Solar cell and method for manufacturing the same
US10566484B2 (en) 2013-05-16 2020-02-18 Lg Electronics Inc. Solar cell and method for manufacturing the same
KR101406950B1 (en) * 2014-03-21 2014-06-16 에스티엑스 솔라주식회사 Solar cell and method for manufacturing the same
KR101406955B1 (en) * 2014-03-21 2014-06-17 에스티엑스 솔라주식회사 Solar cell and method for manufacturing the same
KR102023151B1 (en) * 2019-05-29 2019-09-19 (주)주광 Supporting assembly for photovoltaic array

Similar Documents

Publication Publication Date Title
USRE47484E1 (en) Solar cell
US10833210B2 (en) Solar cell and method for manufacturing the same
KR101613843B1 (en) Solar cell and method for manufacturing the same
KR101295552B1 (en) Solar cell and method for manufacturing the same
KR101387718B1 (en) Solar cell and method for manufactruing the same
KR101918737B1 (en) Solar cell
JP5628952B2 (en) Solar cell
KR101868566B1 (en) Solar cell
KR20120140049A (en) Solar cell and method for manufacturing the same
US9997647B2 (en) Solar cells and manufacturing method thereof
KR20120086593A (en) Solar cell and the method of manufacturing the same
KR101773837B1 (en) Solar cell and the method of manufacturing the same
KR101714779B1 (en) Solar cell and manufacturing method thereof
KR101975580B1 (en) Solar cell
KR101135590B1 (en) Solar cell and method for manufacturing the same
KR101755624B1 (en) Method for manufacturing solar cell
KR102132741B1 (en) Solar cell and method for manufacturing the same
KR101828423B1 (en) Solar cell
KR101897168B1 (en) Solar cell
KR101661364B1 (en) Method for manufacturing solar cell
KR101199214B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101199649B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR20160064486A (en) Solar cell
KR102120120B1 (en) Solar cell and manufacturing method thereof
KR20120090553A (en) Solar cell and the method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application