KR101406950B1 - Solar cell and method for manufacturing the same - Google Patents

Solar cell and method for manufacturing the same Download PDF

Info

Publication number
KR101406950B1
KR101406950B1 KR1020140033610A KR20140033610A KR101406950B1 KR 101406950 B1 KR101406950 B1 KR 101406950B1 KR 1020140033610 A KR1020140033610 A KR 1020140033610A KR 20140033610 A KR20140033610 A KR 20140033610A KR 101406950 B1 KR101406950 B1 KR 101406950B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
silicon substrate
amorphous silicon
type
Prior art date
Application number
KR1020140033610A
Other languages
Korean (ko)
Inventor
백승엽
정세영
김덕열
최준영
박도혁
Original Assignee
에스티엑스 솔라주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티엑스 솔라주식회사 filed Critical 에스티엑스 솔라주식회사
Priority to KR1020140033610A priority Critical patent/KR101406950B1/en
Application granted granted Critical
Publication of KR101406950B1 publication Critical patent/KR101406950B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

The present invention relates to a solar cell and a method for manufacturing the same. The solar cell according to the present invention includes a silicon substrate (100) having a first pattern (P1) on the front surface thereof; a front insulting layer (200) including SiOx which is formed on the front surface of the silicon substrate (100) except the first pattern (P1); an anti-reflection layer (300) including SiNx which is formed on the front insulating layer (200); an emitter layer (130) which is formed by diffusing n-type or p-type impurities into the first pattern (P1); an intrinsic silicon layer (400) and a conductive amorphous silicon layer (500) which are successively formed on the back surface of the silicon substrate (100); a frontside electrode (700) which is formed in the first pattern (P1); and a backside electrode (800) which is formed in at least parts of the back surface of the conductive amorphous silicon layer (500).

Description

태양전지 및 그 제조방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME

본 발명은 태양전지 및 그 제조방법에 관한 것이다. 보다 상세하게는, 후면에 형성된 진성 비정질 실리콘층 및 도전형 비정질 실리콘층에 의해 개방 전압이 증가되어 광전 변환 효율이 향상된 태양전지 및 그 제조방법에 관한 것이다.The present invention relates to a solar cell and a manufacturing method thereof. More particularly, the present invention relates to a photovoltaic cell in which the open voltage is increased by the intrinsic amorphous silicon layer and the conductive amorphous silicon layer formed on the back surface to improve the photoelectric conversion efficiency, and a method of manufacturing the same.

태양전지는 태양광을 전기로 변환시키는 태양광 발전의 핵심 소자로 그 응용 범위가 매우 넓다. 이러한 태양전지는 광전 변환 효율이 우수한 경우에도 20% 내외에 그치며 그 외 대부분의 빛은 그대로 투과되거나 반사되어 소실된다. 이러한 태양전지의 효율을 높이기 위해서 태양전지에 도달하는 광전자(photon)의 수를 최대화하면서, 태양전지 표면에서 태양광의 반사를 최소화하는 것은 매우 중요하다.Solar cell is a core element of solar power generation that converts sunlight into electricity, and its application range is very wide. Even when the photoelectric conversion efficiency is excellent, such a solar cell is limited to about 20%, and most of the remaining light is transmitted or reflected and is lost. In order to increase the efficiency of such a solar cell, it is very important to minimize the reflection of sunlight on the surface of the solar cell while maximizing the number of photons reaching the solar cell.

광전자의 수를 최대화하는 방안 중 하나로서, 태양광의 수광 범위, 다시 말하여 넓은 파장대의 태양광을 흡수하여 광전 변환을 수행하는 방안이 주목을 받고 있다. 태양광 중에서 장파장 대역의 빛의 광전 변화에 기여하는 태양전지의 국부 후면 전계층(local back surface field layer)을 형성하는 것이 한 예이다.As one of the methods for maximizing the number of photoelectrons, a method of performing photoelectric conversion by absorbing sunlight of a wide range of sunlight, that is to say, a sunlight range, has attracted attention. An example is the formation of a local back surface field layer of a solar cell that contributes to photoelectric conversion of light in the long wavelength band of sunlight.

종래의 태양전지는, 결정질의 p형 기판의 후면에 Al 등을 프린팅 후 소성 과정을 거쳐 Al 불순물이 확산된 결정질의 p+ 층을 형성함에 따라 후면 전계층을 구비하였다. 종래의 후면 전계층은 후면을 부동태화(passivation)하는 효과는 있었으나, 에너지 밴드갭이 적은 결정질 실리콘을 기반으로 하기 때문에 개방 전압을 제어하는 효과는 미비하여 광전 변환 효율의 향상에 큰 영향을 주지는 못하는 문제점이 있었다.In a conventional solar cell, a back surface layer is formed by printing Al or the like on the rear surface of a crystalline p-type substrate and forming a crystalline p + layer in which Al impurity is diffused through a sintering process. The conventional backside front layer has the effect of passivating the backside, but since it is based on crystalline silicon having a small energy band gap, the effect of controlling the open-circuit voltage is insufficient, There was a problem.

따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 태양전지의 후면에 진성 비정질 실리콘층 및 도전형 비정질 실리콘층을 형성하여 개방 전압을 증가시킴과 동시에 태양전지의 후면을 부동태화 할 수 있는 태양전지 및 그 제조방법을 제공하는 것을 그 목적으로 한다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-mentioned problems occurring in the prior art, and it is an object of the present invention to provide a solar cell having an intrinsic amorphous silicon layer and a conductive amorphous silicon layer, And to provide a solar cell capable of passivating and a manufacturing method thereof.

본 발명의 상기의 목적은, 전면에 제1 패턴이 형성된 실리콘 기판; 상기 제1 패턴을 제외한 실리콘 기판의 전면 상에 형성된 실리콘 산화물(SiOx)을 포함하는 전면 절연층; 상기 전면 절연층 상에 형성된 실리콘 질화물(SiNx)을 포함하는 반사방지층; 상기 제1 패턴에 n형 또는 p형 불순물이 확산되어 형성된 에미터층; 실리콘 기판의 후면 상에 순차적으로 형성된 진성 비정질 실리콘층 및 도전형 비정질 실리콘층; 상기 제1 패턴 내에 형성된 전면 전극; 및 상기 도전형 비정질 실리콘층의 후면 상의 적어도 일부에 형성된 후면 전극을 포함하는 것을 태양전지에 의해 달성된다.The above-described object of the present invention can be achieved by a silicon substrate having a first pattern formed on a front surface thereof; A front insulating layer including silicon oxide (SiO x ) formed on a front surface of the silicon substrate excluding the first pattern; An antireflective layer comprising silicon nitride (SiN x ) formed on the front insulating layer; An emitter layer formed by diffusing an n-type or p-type impurity into the first pattern; An intrinsic amorphous silicon layer and a conductive amorphous silicon layer sequentially formed on the back surface of the silicon substrate; A front electrode formed in the first pattern; And a back electrode formed on at least a part of the rear surface of the conductive amorphous silicon layer.

상기 진성 비정질 실리콘층의 후면 상에 제2 패턴을 가지는 후면 절연층이 형성되고, 상기 제2 패턴 내에 상기 도전형 비정질 실리콘층이 형성될 수 있다.A back insulating layer having a second pattern may be formed on the back surface of the intrinsic amorphous silicon layer and the conductive amorphous silicon layer may be formed in the second pattern.

실리콘 기판 상에 n형 또는 p형 불순물이 주입되어 형성된 보조 에미터층을 더 포함할 수 있다.And a secondary emitter layer formed by implanting n-type or p-type impurities on the silicon substrate.

상기 도전형 비정질 실리콘층과 상기 후면 전극 사이에 TCO(transparent conductive oxide)를 포함하는 투명전도층을 더 포함할 수 있다.And a transparent conductive layer including a transparent conductive oxide (TCO) between the conductive amorphous silicon layer and the rear electrode.

상기 n형 불순물은 N, P, As, Sb, Bi, P2O5, POCl3, As(C2H5)3, As(CH3)3, Bi(C6H5)3, Bi(CH3)3 또는 Bi(tmhd)3 중에서 적어도 어느 하나를 포함하고, 상기 p형 불순물은 B, Al, Ga, In, Tl 중에서 적어도 어느 하나를 포함할 수 있다.The n-type impurity is N, P, As, Sb, Bi, P 2 O 5, POCl 3, As (C 2 H 5) 3, As (CH 3) 3, Bi (C 6 H 5) 3, Bi ( CH 3 ) 3 or Bi (tmhd) 3 , and the p-type impurity may include at least one of B, Al, Ga, In and Tl.

그리고, 본 발명의 상기의 목적은, (a) 실리콘 기판의 전면에 제1 레이저를 조사하여 제1 패턴을 형성하는 단계; (b) 실리콘 기판의 전면 표면 또는 후면 표면 중 적어도 한 표면에 텍스쳐링(texturing) 구조를 형성하는 단계; (c) 상기 제1 패턴에 n형 또는 p형 불순물을 주입하여 에미터층을 형성하는 단계; (d) 실리콘 기판의 전면 상에 실리콘 산화물(SiOx)을 포함하는 절연층을 형성하는 단계; (e) 상기 절연층 상에 실리콘 질화물(SiNx)을 포함하는 반사방지층을 형성하는 단계; (f) 제2 레이저를 조사하여 상기 제1 패턴에 형성된 상기 절연층 및 상기 반사방지층을 제거하는 단계; (g) 실리콘 기판의 후면 상에 진성 비정질 실리콘층 및 도전형 비정질 실리콘층을 순차적으로 형성하는 단계; 및 (h) 상기 제1 패턴 상에 전면 전극을 형성하고, 상기 도전형 비정질 실리콘층의 후면 상의 적어도 일부에 후면 전극을 형성하는 단계를 포함하는 태양전지 제조방법에 의해 달성된다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: (a) forming a first pattern by irradiating a first laser onto a front surface of a silicon substrate; (b) forming a texturing structure on at least one surface of a front surface or a back surface of the silicon substrate; (c) implanting an n-type or p-type impurity into the first pattern to form an emitter layer; (d) forming an insulating layer containing silicon oxide (SiO x ) on the entire surface of the silicon substrate; (e) forming an antireflective layer comprising silicon nitride (SiN x ) on the insulating layer; (f) irradiating a second laser to remove the insulating layer and the anti-reflection layer formed on the first pattern; (g) sequentially forming an intrinsic amorphous silicon layer and a conductive amorphous silicon layer on the back surface of the silicon substrate; And (h) forming a front electrode on the first pattern, and forming a rear electrode on at least a part of the rear surface of the conductive amorphous silicon layer.

본 발명에 따르면, 태양전지의 후면에 진성 비정질 실리콘층 및 도전형 비정질 실리콘층을 형성하여 개방 전압을 증가시킴과 동시에 태양전지의 후면을 부동태화 할 수 있다.According to the present invention, an intrinsic amorphous silicon layer and a conductive amorphous silicon layer are formed on the back surface of a solar cell to increase the open voltage and to passivate the back surface of the solar cell.

도 1 내지 도 8은 본 발명의 일 실시예에 따른 태양전지의 제조 과정을 순차적으로 나타내는 도면이다.
도 9은 본 발명의 다른 실시예에 따른 태양전지를 나타내는 도면이다.1 to 8 are views sequentially illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.
9 is a view illustrating a solar cell according to another embodiment of the present invention.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.The following detailed description of the invention refers to the accompanying drawings, which illustrate, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description is, therefore, not to be taken in a limiting sense, and the scope of the present invention is to be limited only by the appended claims, along with the full scope of equivalents to which such claims are entitled, if properly explained. In the drawings, like reference numerals refer to the same or similar functions throughout the several views, and length and area, thickness, and the like may be exaggerated for convenience.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

이하의 상세한 설명에서는 설명의 편의를 위해 태양전지 중 일부만을 단면으로 도시하여 설명하도록 한다.In the following detailed description, only a part of the solar cell is shown in cross section for convenience of explanation.

도 1 내지 도 8은 본 발명의 일 실시예에 따른 태양전지의 제조 과정을 순차적으로 나타내는 도면이다.1 to 8 are views sequentially illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.

우선, 도 8에 도시된 태양전지의 구조에 대하여 간략히 설명하고, 제조 방법을 설명한다.First, the structure of the solar cell shown in Fig. 8 will be briefly described and a manufacturing method will be described.

본 발명의 일 실시예에 따른 태양전지는, 실리콘 기판(100), 에미터층(emitter layer; 130), 전면 절연층(200), 반사방지층(300), 진성 비정질 실리콘층(intrinsic amorphous silicon layer; 400), 도전형 비정질 실리콘층(500), 후면 절연층(600), 전면 전극(700) 및 후면 전극(800)을 포함하여 구성될 수 있다.A solar cell according to an embodiment of the present invention includes a silicon substrate 100, an emitter layer 130, a front insulating layer 200, an anti-reflection layer 300, an intrinsic amorphous silicon layer 400, a conductive amorphous silicon layer 500, a rear insulating layer 600, a front electrode 700, and a rear electrode 800.

실리콘 기판(100)은 n형 실리콘 기판(100) 또는 p형 실리콘 기판(100) 일 수 있다. 이하에서는 p형 실리콘 기판(100)을 상정하여 설명한다. p형 실리콘 기판(100)의 표면에 텍스쳐링(texturing) 구조(110)가 형성될 수 있다.The silicon substrate 100 may be an n-type silicon substrate 100 or a p-type silicon substrate 100. Hereinafter, the p-type silicon substrate 100 will be described on the assumption. A texturing structure 110 may be formed on the surface of the p-type silicon substrate 100.

실리콘 기판(100)의 제1 패턴(P1)[도 7의 (a) 참조]에는 실리콘 기판(100)의 도전형과 반대의 도전형의 불순물이 확산된 에미터층(emitter layer; 130)이 형성될 수 있다. 즉, p형 실리콘 기판(100)의 경우에는 15족 원소를 n형 불순물로 주입하여 n형 에미터층(130)을 형성할 수 있고, n형 실리콘 기판(100)의 경우에는 13족 원소를 p형 불순물로 주입하여 p형 에미터층(130)을 형성할 수 있다.An emitter layer 130 in which a conductive impurity opposite to the conductive type of the silicon substrate 100 is diffused is formed in the first pattern P1 (see FIG. 7A) of the silicon substrate 100 . That is, in the case of the p-type silicon substrate 100, the n-type emitter layer 130 can be formed by injecting the Group 15 element as the n-type impurity. In the case of the n-type silicon substrate 100, Type impurity so as to form the p-type emitter layer 130.

제1 패턴(P1)을 제외한 실리콘 기판(100)의 전면 상에는 실리콘 산화물(SiOx)을 포함하는 전면 절연층(200) 및 실리콘 질화물(SiNx)을 포함하는 반사방지층(300)이 순차적으로 형성될 수 있다.A front insulating layer 200 including silicon oxide (SiO x ) and an antireflection layer 300 including silicon nitride (SiN x ) are sequentially formed on the front surface of the silicon substrate 100 except for the first pattern P1. .

실리콘 기판(100)의 후면에는 진성 비정질 실리콘층(400)이 형성될 수 있다. 진성 비정질 실리콘층(400)의 후면 상에는 도 8에 도시된 바와 같이, 제2 패턴(P2)[도 7의 (a) 참조]을 가지는 후면 절연층(600)이 형성되고, 제2 패턴(P2) 내에 도전형 비정질 실리콘층(500)이 형성될 수 있다. 도전형 비정질 실리콘층(500)은 실리콘 기판(100)과 도전형이 동일하게 도핑될 수 있고, 바람직하게는 고농도로 도핑될 수 있다. 즉, p형 실리콘 기판(100)의 경우에는 p+형의 비정질 실리콘층(500)을 형성할 수 있고, n형 실리콘 기판(100)의 경우에는 n+형의 비정질 실리콘층(500)을 형성할 수 있다.The intrinsic amorphous silicon layer 400 may be formed on the rear surface of the silicon substrate 100. A rear insulating layer 600 having a second pattern P2 (see FIG. 7A) is formed on the rear surface of the intrinsic amorphous silicon layer 400 and a second pattern P2 The conductive amorphous silicon layer 500 may be formed. The conductive amorphous silicon layer 500 may be doped with the same conductivity type as the silicon substrate 100, and preferably doped with a high concentration. That is, the p + -type amorphous silicon layer 500 can be formed in the case of the p-type silicon substrate 100, and the n + -type amorphous silicon layer 500 can be formed in the case of the n- can do.

한편, 후면 절연층(600)이 형성됨이 없이, 곧바로 진성 비정질 실리콘층(400) 및 도전형 비정질 실리콘층(500)이 순차적으로 형성될 수도 있다[도 7의 (b) 참조].The intrinsic amorphous silicon layer 400 and the conductive amorphous silicon layer 500 may be sequentially formed without forming the rear insulating layer 600 (refer to FIG. 7B).

제1 패턴(P1) 내에는 전면 전극(700)이 형성되고, 도전형 비정질 실리콘층(500)의 후면 상의 적어도 일부에는 후면 전극(800)이 형성될 수 있다. 후면 전극(800)은 제2 패턴(P2)의 폭과 동일한 폭을 가지도록 형성되거나, 적은 폭을 가지도록 형성될 수 있다.A front electrode 700 may be formed in the first pattern P1 and a rear electrode 800 may be formed on at least a portion of the rear surface of the conductive amorphous silicon layer 500. [ The rear electrode 800 may be formed to have the same width as the width of the second pattern P2 or to have a small width.

본 발명의 태양전지는, 후면에 진성 비정질 실리콘층(400) 및 도전형 비정질 실리콘층(500)을 형성함에 따라, 개방 전압(open circuit voltage)을 증가시킴과 동시에 태양전지의 후면을 부동태화 할 수 있는 것을 특징으로 한다. 결정질 실리콘은 에너지 밴드갭이 1.1eV 정도이나, 비정질 실리콘은 에너지 밴드갭이 1.7eV 정도로 결정질 실리콘보다 크므로, 태양전지의 개방 전압을 증가시킬 수 있다. 그리고, 실리콘 기판(100)에 비해 고농도로 도핑된 도전형 비정질 실리콘층(500)이 후면에 배치됨에 따라 소수 캐리어(minority carrier)가 태양전지의 후면으로 이동하여 재결합이 되는 것을 방해하며, 태양전지의 후면을 부동태화(passivation)하는 효과가 발생할 수 있다.In the solar cell of the present invention, since the intrinsic amorphous silicon layer 400 and the conductive amorphous silicon layer 500 are formed on the rear surface, the open circuit voltage is increased and the rear surface of the solar cell is passivated . The crystalline silicon has an energy band gap of about 1.1 eV, and the amorphous silicon has an energy band gap of about 1.7 eV, which is larger than that of crystalline silicon, so that the open circuit voltage of the solar cell can be increased. As the conductive amorphous silicon layer 500 doped at a higher concentration than the silicon substrate 100 is disposed on the rear surface, the minority carriers are prevented from moving to the rear surface of the solar cell to be recombined, It is possible to passivate the rear surface of the semiconductor device.

이하에서는, 도 1 내지 도 8을 참조하여, 본 발명의 태양전지의 제조 과정을 살펴본다.Hereinafter, a manufacturing process of the solar cell of the present invention will be described with reference to FIGS. 1 to 8. FIG.

도 1을 참조하면, p형 실리콘 기판(100) 또는 n형 실리콘 기판(100)을 준비한다. p형 실리콘 기판(100)은 실리콘 기판에 붕소(boron), 알루미늄(aluminium)과 같은 13족 원소를 불순물로 첨가하여 제조할 수 있고, n형 실리콘 기판(100)은 실리콘 기판에 인(phosphorus), 안티몬(antimony)과 같은 15족 원소를 불순물로 첨가하여 제조할 수 있다. 이하에서는 p형 실리콘 기판(100)을 상정하여 설명한다.Referring to FIG. 1, a p-type silicon substrate 100 or an n-type silicon substrate 100 is prepared. The p-type silicon substrate 100 may be manufactured by adding a Group 13 element such as boron or aluminum to the silicon substrate as an impurity and the n-type silicon substrate 100 may be formed by adding phosphorus to the silicon substrate. , And antimony, as an impurity. Hereinafter, the p-type silicon substrate 100 will be described on the assumption.

다음으로, 도 2를 참조하면, p형 실리콘 기판(100)의 전면에 제1 레이저(L1)를 조사하여 제1 패턴(P1)을 형성할 수 있다. 제1 패턴(P1)의 폭은 적어도 20㎛, 깊이는 10~40㎛인 것이 바람직하다. 제1 레이저(L1)가 실리콘 기판(100)의 특정 깊이만큼을 제거할 수 있도록, 제1 레이저(L1)는 펄스 레이저(pulsed laser)를 사용하는 것이 바람직하고, 펄스폭이 1~500ns인 적외선 펄스 레이저를 사용하는 것이 더욱 바람직하다.Next, referring to FIG. 2, a first pattern P1 may be formed by irradiating the entire surface of the p-type silicon substrate 100 with a first laser L1. The first pattern P1 preferably has a width of at least 20 mu m and a depth of 10 to 40 mu m. The first laser L1 preferably uses a pulsed laser so that the first laser L1 can remove a specific depth of the silicon substrate 100. The first laser L1 is preferably an infrared ray having a pulse width of 1 to 500 ns It is more preferable to use a pulsed laser.

다음으로, 도 3을 참조하면, 이어서 p형 실리콘 기판(100)의 표면에 텍스쳐링(texturing) 구조(110)를 형성할 수 있다. 도 3에서는 p형 실리콘 기판(100)의 전면 표면에만 텍스쳐링 구조(110)를 형성하는 것으로 도시되어 있으나, 공정 비용, 공정의 효율성 등을 고려하여 실리콘 기판(100)의 한 면에만 텍스쳐링 구조(110)를 형성하기 어려운 경우, p형 실리콘 기판(100)의 후면까지 텍스쳐링 구조(110)를 형성한 후에, 후면의 평탄화 작업을 추가로 수행할 수도 있다.Next, referring to FIG. 3, a texturing structure 110 may be formed on the surface of the p-type silicon substrate 100. 3, the texturing structure 110 is formed only on the front surface of the p-type silicon substrate 100. However, the texturing structure 110 may be formed only on one side of the silicon substrate 100 in consideration of the process cost, It is also possible to further perform the planarization of the rear surface after forming the texturing structure 110 to the rear surface of the p-type silicon substrate 100. [

본 발명에서 텍스쳐링이란, 태양전지의 p형 실리콘 기판(100) 표면에 입사되는 빛이 반사되어 광학적으로 손실됨으로써 그 특성이 저하되는 현상을 방지하지 위한 것이다. 즉, p형 실리콘 기판(100)의 표면을 거칠게 만드는 것으로서, p형 실리콘 기판(100) 표면에 피라미드(pyramid) 패턴(110) 또는 요철(凹凸) 패턴(110)을 형성하는 것을 말한다. 예를 들어, 텍스쳐링으로 p형 실리콘 기판(100)의 표면이 거칠어지면 표면에서 한번 반사된 빛이 태양전지 방향으로 재반사될 수 있으므로 빛이 손실되는 것을 감소시킬 수 있고, 광 포획량이 증가되어 태양전지의 광전 변환 효율을 향상시킬 수 있다. 이때, 텍스쳐링 방법으로는 화학적 에칭, 반응성 이온 에칭(reactive ion etching, RIE), 샌드 블래스팅 등 공지의 텍스쳐링 방법을 사용할 수 있다. 일 예로, 텍스쳐링 구조(110)는 2~10㎛의 크기를 가지는 피라미드 패턴일 수 있고, p형 실리콘 기판(100)의 표면뿐만 아니라, 제1 패턴(P1)의 내부에도 텍스쳐링 구조(110)가 형성될 수 있다.Texturing in the present invention is intended to prevent a phenomenon in which light incident on the surface of a p-type silicon substrate 100 of a solar cell is reflected and is optically lost, thereby deteriorating its characteristics. That is, the surface of the p-type silicon substrate 100 is roughened to form a pyramid pattern 110 or an irregular pattern 110 on the surface of the p-type silicon substrate 100. For example, if the surface of the p-type silicon substrate 100 is roughened by texturing, the light reflected once on the surface can be reflected again toward the solar cell, so that light loss can be reduced, The photoelectric conversion efficiency of the battery can be improved. At this time, known texturing methods such as chemical etching, reactive ion etching (RIE) and sandblasting may be used as the texturing method. For example, the texturing structure 110 may be a pyramid pattern having a size of 2 to 10 μm, and a texturing structure 110 may be formed on the surface of the p-type silicon substrate 100, .

한편, 도 3의 (b)를 참조하면, 실리콘 기판(100)의 제1 패턴(P1)에 에미터층(130)을 형성하는 다음 공정에 들어가기 전에, 보조 에미터층(120)을 더 형성할 수도 있다. 보조 에미터층(120)은 실리콘 기판(100)의 내부에서 포톤(photon)에 의해 생긴 전자-정공 쌍 중에서 소수 캐리어(minority carrier)[n형 실리콘 기판(100)의 경우에는 정공, p형 실리콘 기판(100)의 경우에는 전자]가 태양전지의 전면으로 이동하여 표면 또는 전면 전극(700)과의 경계에서 재결합이 되는 것을 막는 역할을 할 수 있다.3B, before the emitter layer 130 is formed in the first pattern P1 of the silicon substrate 100, the auxiliary emitter layer 120 may be further formed have. The auxiliary emitter layer 120 includes a minority carrier (a hole in the case of the n-type silicon substrate 100, a hole in the p-type silicon substrate 100, (Electrons in the case of the solar cell 100) moves to the front surface of the solar cell and is prevented from being recombined at the boundary with the surface or the front electrode 700.

보조 에미터층(120)은 실리콘 기판(100)의 도전형과 반대의 도전형의 불순물을 이온 주입(ion implantation)을 이용하여 형성할 수 있다. 즉, p형 실리콘 기판(100)의 경우에는 15족 원소를 n형 불순물로 주입하여 n형 보조 에미터층(120)을 형성하고, n형 실리콘 기판(100)의 경우에는 13족 원소를 p형 불순물로 주입하여 p형 보조 에미터층(120)을 형성할 수 있다. n형 불순물은 N, P, As, Sb, Bi, P2O5, POCl3, As(C2H5)3, As(CH3)3, Bi(C6H5)3, Bi(CH3)3 또는 Bi(tmhd)3 중에서 적어도 어느 하나를 포함하고, p형 불순물은 B, Al, Ga, In, Tl 중에서 적어도 어느 하나를 포함할 수 있다.The auxiliary emitter layer 120 may be formed by ion implantation of impurities of a conductive type opposite to the conductivity type of the silicon substrate 100. That is, in the case of the p-type silicon substrate 100, the n-type auxiliary emitter layer 120 is formed by injecting a Group 15 element as an n-type impurity. In the case of the n-type silicon substrate 100, And the p-type auxiliary emitter layer 120 can be formed by implanting impurities. n-type impurity is N, P, As, Sb, Bi, P 2 O 5, POCl 3, As (C 2 H 5) 3, As (CH 3) 3, Bi (C 6 H 5) 3, Bi (CH 3 ) 3 or Bi (tmhd) 3 , and the p-type impurity may include at least one of B, Al, Ga, In and Tl.

불순물을 주입한 후에 750~950℃의 퍼니스에서 어닐링을 거쳐 면저항 40~120ohm/sq의 n형 보조 에미터층(120) 또는 p형 보조 에미터층(120)을 형성할 수 있다. 이온 주입 방법 외에도 퍼니스를 이용하여 POCl3(n형 불순물), BBr3(p형 불순물) 가스로 보조 에미터층(120)을 형성하는 등, 공지된 불순물 주입 방법을 제한없이 사용할 수 있다.After impurities are implanted, an n-type auxiliary emitter layer 120 or a p-type auxiliary emitter layer 120 having a sheet resistance of 40 to 120 ohm / sq can be formed through annealing in a furnace at 750 to 950 캜. Known impurity injection methods such as forming the auxiliary emitter layer 120 with POCl 3 (n-type impurity) and BBr 3 (p-type impurity) gas using a furnace in addition to the ion implantation method can be used without limitation.

다음으로, 도 4를 참조하면, 제1 패턴(P1)에 n형 또는 p형 불순물을 주입하여 에미터층(130)을 형성할 수 있다. 에미터층(130)은 실리콘 기판(100) 내부에서 포톤(photon)에 의해 생긴 전자-정공 쌍 중에서 소수 캐리어(minority carrier)[n형 실리콘 기판(100)의 경우에는 정공, p형 실리콘 기판(100)의 경우에는 전자]가 태양전지의 전면으로 이동하여 표면 또는 전면 전극(700)과의 경계에서 재결합이 되는 것을 막는 역할을 할 수 있다.Next, referring to FIG. 4, an emitter layer 130 may be formed by implanting n-type or p-type impurity into the first pattern P1. The emitter layer 130 is formed of a minority carrier (a hole in the case of the n-type silicon substrate 100 and a hole in the p-type silicon substrate 100 The electrons may move to the front surface of the solar cell to prevent the electrons from recombining at the boundary with the surface or the front electrode 700.

에미터층(130)은 실리콘 기판(100)의 도전형과 반대의 도전형의 불순물을 이온 주입하여 형성할 수 있다. 즉, p형 실리콘 기판(100)의 경우에는 15족 원소를 n형 불순물로 주입하여 n형 에미터층(130)을 형성하고, n형 실리콘 기판(100)의 경우에는 13족 원소를 p형 불순물로 주입하여 p형 에미터층(130)을 형성할 수 있다. 만약, 도 3의 (b)에서 설명한 보조 에미터층(120)을 형성한 경우라면, 에미터층(130)은 보조 에미터층(120)보다 고농도로 불순물을 주입할 수 있다. 즉, 보조 에미터층(120)이 n형이면 에미터층(130)은 n+형으로, 보조 에미터층(120)이 p형이면 에미터층(130)은 p+형으로 형성할 수 있다. 에미터층(130)은 불순물을 이온 주입(ion implantation)하여 형성할 수 있다. n형 불순물은 N, P, As, Sb, Bi, P2O5, POCl3, As(C2H5)3, As(CH3)3, Bi(C6H5)3, Bi(CH3)3 또는 Bi(tmhd)3 중에서 적어도 어느 하나를 포함하고, p형 불순물은 B, Al, Ga, In, Tl 중에서 적어도 어느 하나를 포함할 수 있다.The emitter layer 130 can be formed by ion implanting a conductive impurity opposite to the conductive type of the silicon substrate 100. [ That is, in the case of the p-type silicon substrate 100, the Group 15 elements are injected as n-type impurities to form the n-type emitter layer 130. In the case of the n-type silicon substrate 100, The p-type emitter layer 130 can be formed. If the auxiliary emitter layer 120 described in FIG. 3 (b) is formed, the emitter layer 130 can inject impurities at a higher concentration than the auxiliary emitter layer 120. That is, if the auxiliary emitter layer 120 is n-type, the emitter layer 130 is n + -type. If the auxiliary emitter layer 120 is p-type, the emitter layer 130 can be formed as p + -type. The emitter layer 130 may be formed by ion implantation of impurities. n-type impurity is N, P, As, Sb, Bi, P 2 O 5, POCl 3, As (C 2 H 5) 3, As (CH 3) 3, Bi (C 6 H 5) 3, Bi (CH 3 ) 3 or Bi (tmhd) 3 , and the p-type impurity may include at least one of B, Al, Ga, In and Tl.

불순물을 주입한 후에 750~950℃의 퍼니스에서 어닐링을 거쳐 면저항 40~120ohm/sq의 에미터층(130)을 형성할 수 있다. 이온 주입 방법 외에도 퍼니스를 이용하여 POCl3(n형 불순물), BBr3(p형 불순물) 가스로 에미터층(130)을 형성하는 등, 공지된 불순물 주입 방법을 제한없이 사용할 수 있다.After the impurity is implanted, the emitter layer 130 of 40 to 120 ohm / sq can be formed by annealing in a furnace at 750 to 950 캜. Known impurity implantation methods such as forming the emitter layer 130 with POCl 3 (n-type impurity) and BBr 3 (p-type impurity) gas using a furnace in addition to the ion implantation method can be used without limitation.

그리고, 다음 공정에 들어가기 전에, 실리콘 기판(100) 상에 자연적으로 형성되어 있는 PSG, BSG 등의 절연막(미도시)을 HF가 포함된 수조 내에 디핑하여 제거하는 공정을 추가로 수행할 수도 있다.Before the next step, a step of dipping and removing an insulating film (not shown) such as PSG or BSG, which is formed naturally on the silicon substrate 100, in a water bath containing HF may be further performed.

다음으로, 도 5를 참조하면, p형 실리콘 기판(100)의 전면 상에 절연층(200) 및 반사방지층(300)을 순차적으로 형성할 수 있다.Next, referring to FIG. 5, an insulating layer 200 and an antireflection layer 300 may be sequentially formed on a front surface of a p-type silicon substrate 100.

절연층(200)은 실리콘 산화물(SiOx)을 포함할 수 있다. 절연층(200)은 HNO3, KCN, 오존 등의 산화용액을 이용하여, 공지의 박막 형성 방법을 통해 실리콘 기판(100)의 전면 상에 5~25nm의 두께로 형성할 수 있다. 경우에 따라서는 절연층(200)을 형성하는 공정은 생략할 수 있다.The insulating layer 200 may include silicon oxide (SiO x ). The insulating layer 200 may be formed to a thickness of 5 to 25 nm on the entire surface of the silicon substrate 100 by using a known thin film forming method using an oxidizing solution such as HNO 3 , KCN, ozone or the like. In some cases, the step of forming the insulating layer 200 may be omitted.

반사방지층(300)은 실리콘 질화물(SiNx)을 포함할 수 있다. 반사방지층(300)은 태양전지 표면을 보호하여 태양전지를 안정화하는 패시베이션 역할과 태양전지에 입사되는 광이 반사되지 않고 태양전지 내로 입사할 수 있도록 돕는 역할을 한다. 반사방지층(300)은 플라즈마 화학기상 증착법(plasma enhanced chemical vapor deposition, PECVD) 등의 박막 증착 방법을 이용하여 절연층(200) 상에 70~90nm의 두께로 형성할 수 있다.The antireflective layer 300 may comprise silicon nitride (SiN x ). The antireflection layer 300 serves as a passivation layer for protecting the surface of the solar cell and stabilizing the solar cell, and also helps the light incident on the solar cell to enter into the solar cell without being reflected. The antireflection layer 300 may be formed to a thickness of 70 to 90 nm on the insulating layer 200 using a thin film deposition method such as plasma enhanced chemical vapor deposition (PECVD).

다음으로, 도 6을 참조하면, 제1 패턴(P1) 내에 형성된 절연층(200) 및 반사방지층(300)을 제2 레이저(L2)를 조사하여 제거할 수 있다. 제2 레이저(L2)가 절연층(200) 및 반사방지층(300)만을 선택적으로 제거할 수 있도록, 제2 레이저(L2)는 펄스 레이저(pulsed laser)를 사용하는 것이 바람직하고, 펄스폭이 0.1~100ps인 그린 펄스 레이저를 사용하는 것이 더욱 바람직하다. 특히, 수 피코초(pico second) 이상의 펄스폭을 가지는 피코초 레이저는 비열적 반응인 광화학 반응이 주가 되므로 고정밀 가공이 가능한 특성이 있다.Next, referring to FIG. 6, the insulating layer 200 and the antireflection layer 300 formed in the first pattern P1 may be removed by irradiating the second laser L2. It is preferable that the second laser L2 uses a pulsed laser so that the second laser L2 can selectively remove only the insulating layer 200 and the antireflection layer 300. If the pulse width is 0.1 It is more preferable to use a green pulse laser having a wavelength of about 100 ps. In particular, a picosecond laser having a pulse width of more than a pico second has a characteristic of being capable of high-precision processing because it is mainly a photochemical reaction which is a non-thermal reaction.

다음으로, 도 7을 참조하면, 실리콘 기판(100)의 후면 상에 진성 비정질 실리콘층(400) 및 도전형 비정질 실리콘층(500)을 순차적으로 형성할 수 있다. 여기서 도전형 비정질 실리콘층(500)은 n형 또는 p형으로 도전된 비정질 실리콘층(500)을 의미하며, 실리콘 기판(100)의 도핑 농도와 동일한 농도로 도핑되어 있는 것이 바람직하고, 실리콘 기판(100)의 도핑 농도보다 고농도로 도핑되어 있는 것이 더욱 바람직하다. 즉, p형 실리콘 기판(100)을 사용할 경우 p형 또는 p+형의 비정질 실리콘층(500)을, n형 실리콘 기판(100)을 사용할 경우 n형 또는 n+형의 비정질 실리콘층(500)을 적층할 수 있다. 결정질 실리콘층보다 에너지 밴드갭이 큰 비정질 실리콘층을 형성함에 따라 개방전압(open circuit voltage)를 증가시켜 태양전지의 효율을 증가시킬 수 있으며, 실리콘 기판(100), 진성 비정질 실리콘층(400) 및 도전형 비정질 실리콘층(500)을 접합함에 따라 패시베이션(passivation) 효과를 향상시킬 수 있다.Next, referring to FIG. 7, an intrinsic amorphous silicon layer 400 and a conductive amorphous silicon layer 500 can be sequentially formed on the rear surface of the silicon substrate 100. Here, the conductive amorphous silicon layer 500 refers to an amorphous silicon layer 500 that is n-type or p-type conductivity and is preferably doped to the same concentration as the doping concentration of the silicon substrate 100, 100). ≪ / RTI > That is, the p-type or p + -type amorphous silicon layer 500 is used when the p-type silicon substrate 100 is used, and the n-type or n + -type amorphous silicon layer 500 is used when the n-type silicon substrate 100 is used. Can be stacked. As the amorphous silicon layer having a larger energy band gap than the crystalline silicon layer is formed, the open circuit voltage can be increased to increase the efficiency of the solar cell, and the silicon substrate 100, the intrinsic amorphous silicon layer 400, The passivation effect can be improved by bonding the conductive amorphous silicon layer 500.

진성 비정질 실리콘층(400)은 SiH4와 H2 가스를 1:1~1:20의 비율로 사용한 PECVD 공정으로 증착할 수 있으며, 2~20nm의 두께로 증착할 수 있다.The intrinsic amorphous silicon layer 400 can be deposited by a PECVD process using SiH 4 and H 2 gas at a ratio of 1: 1 to 1:20. The intrinsic amorphous silicon layer 400 can be deposited to a thickness of 2 to 20 nm.

도전형 비정질 실리콘층(500)은 SiH4와 H2 가스를 1:1~1:20의 비율로 사용하고 불순물을 0.1~5% 포함되도록 하여 PECVD 공정으로 증착할 수 있으며, 5~30nm의 두께로 증착할 수 있다.The conductive amorphous silicon layer 500 can be deposited by a PECVD process using SiH 4 and H 2 gases in a ratio of 1: 1 to 1:20 and containing 0.1 to 5% impurities, and a thickness of 5 to 30 nm . ≪ / RTI >

진성 비정질 실리콘층(400) 및 도전형 비정질 실리콘층(500)은 전면이 접합되도록 순차적으로 형성할 수 있는 한편[도 7의 (b) 참조], 진성 비정질 실리콘층(400)의 일부에 도전형 비정질 실리콘층(500)이 접합되도록 순차적으로 형성할 수 있다[도 7의 (a) 참조].The intrinsic amorphous silicon layer 400 and the conductive amorphous silicon layer 500 can be sequentially formed so that their front surfaces are joined together (see FIG. 7B) And the amorphous silicon layer 500 may be sequentially formed (refer to FIG. 7 (a)).

도 7의 (a)를 참조하면, 진성 비정질 실리콘층(400)의 후면 상에 후면 절연층(600)을 형성한 후, 후면 절연층(600)에 제1 레이저(L1)를 조사하여 제2 패턴(P2)을 형성하고, 제2 패턴(P2) 내에 도전형 비정질 실리콘층(500)을 형성할 수 있다.7A, a rear insulating layer 600 is formed on the rear surface of the intrinsic amorphous silicon layer 400, and then a first laser L1 is irradiated to the rear insulating layer 600 to form a second The pattern P2 may be formed and the conductive amorphous silicon layer 500 may be formed in the second pattern P2.

후면 절연층(600)은 진성 비정질 실리콘층(400)을 보호하고, 제2 패턴(P2) 내에 형성된 도전형 비정질 실리콘층(500)과 후면 전극(800)의 접촉 면적을 줄여 접촉 저항을 낮추는 역할을 한다. 후면 절연층(600)은 실리콘 질화물(SiNx), 알루미늄 산화물(AlxOy), 티타늄 산화물(TiOx) 등을 포함할 수 있고, PECVD, 원자층 증착(atomic layer deposition, ALD), 스핀코팅(spin coating), 졸겔(sol gel) 등의 공지의 절연막 형성 방법을 이용하여 형성할 수 있다.The rear insulating layer 600 protects the intrinsic amorphous silicon layer 400 and reduces the contact area between the conductive amorphous silicon layer 500 and the back electrode 800 formed in the second pattern P2, . The backside insulating layer 600 may include silicon nitride (SiN x ), aluminum oxide (Al x O y ), titanium oxide (TiO x ), and the like, and may include PECVD, atomic layer deposition A spin coating method, a sol gel method, or the like.

다음으로, 도 8을 참조하면, 전면 전극(700)과 후면 전극(800)을 형성할 수 있다.Next, referring to FIG. 8, a front electrode 700 and a rear electrode 800 may be formed.

전면 전극(700)은 제1 패턴(P1) 내부, 즉 에미터층(130) 상에 형성할 수 있다. 전면 전극(700)의 형성은 도금, 프린팅 등 공지의 여러 전극 형성 방법을 사용할 수 있고, 일 예로 스크린 프린팅법(screen printing)을 이용하여 니켈(Ni), 은(Ag), 알루미늄(Al), 금(Au), 구리(Cu), 아연(Zn), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd), 납(Pb) 등의 금속 및 이들의 합금을 포함하는 금속 페이스트를 도포한 후, 금속 페이스트를 소결하여 전면 전극(700)을 형성할 수 있다.The front electrode 700 may be formed in the first pattern P1, that is, on the emitter layer 130. The front electrode 700 may be formed by a variety of known electrode forming methods such as plating and printing. For example, the front electrode 700 may be formed of a metal such as nickel (Ni), silver (Ag), aluminum (Al) After a metal paste containing a metal such as gold (Au), copper (Cu), zinc (Zn), titanium (Ti), chromium (Cr), palladium (Pd), lead (Pb) , And the front electrode 700 can be formed by sintering the metal paste.

후면 전극(800)은 도전형 비정질 실리콘층(500) 상의 적어도 일부에 형성할 수 있고, 전면 전극(700)과 동일하게 공지의 여러 전극 형성 방법을 사용할 수 있다.The rear electrode 800 may be formed on at least a part of the conductive amorphous silicon layer 500 and may be formed by a known method such as the front electrode 700.

한편, 후면 전극(800)을 형성하기 전에 도전형 비정질 실리콘층(500)과 후면 전극(800) 사이에 TCO(transparent conductive oxide)를 포함하는 투명전도층(미도시)을 형성할 수도 있다. TCO는 AZO(ZnO:Al), ITO(Indium-Tin-Oxide), GZO(ZnO:Ga), BZO(ZnO:B) 및 SnO2(SnO2:F) 중 어느 하나일 수 있다.A transparent conductive layer (not shown) including a transparent conductive oxide (TCO) may be formed between the conductive amorphous silicon layer 500 and the rear electrode 800 before the rear electrode 800 is formed. The TCO may be any one of AZO (ZnO: Al), ITO (Indium-Tin-Oxide), GZO (ZnO: Ga), BZO (ZnO: B) and SnO 2 (SnO 2 : F).

이처럼, 본 발명은 태양전지의 후면에 진성 비정질 실리콘층(400) 및 도전형 비정질 실리콘층(500)을 형성하여 개방 전압을 증가시켜 광전 변환 효율을 향상시킴과 동시에 태양전지의 후면을 부동태화 할 수 있는 이점이 있다. 또한, 본 발명은 도전형 비정질 실리콘층(500)과 후면 전극(800)의 접촉 면적에 따른 접촉 저항을 제어하여 광전 변환 효율을 향상시킬 수 있는 이점이 있다.As described above, according to the present invention, the intrinsic amorphous silicon layer 400 and the conductive amorphous silicon layer 500 are formed on the rear surface of the solar cell to increase the open voltage, thereby improving the photoelectric conversion efficiency, There is an advantage to be able to. In addition, the present invention has an advantage that the photoelectric conversion efficiency can be improved by controlling the contact resistance according to the contact area between the conductive amorphous silicon layer 500 and the back electrode 800. [

도 9는 본 발명의 다른 실시예에 따른 태양전지를 나타내는 도면이다.9 is a view showing a solar cell according to another embodiment of the present invention.

도 3의 (b)에서 설명한 것처럼, 본 발명의 태양전지는 전면 상에 보조 에미터층(120)을 형성한 실리콘 기판(100)을 사용할 수 있다. 이 경우에는 보조 에미터층(120)이 저농도 도핑되고, 에미터층(130)이 고농도 도핑될 수 있다. 즉, 보조 에미터층(120)이 n형이면 에미터층(130)은 n+형으로, 보조 에미터층(120)이 p형이면 에미터층(130)은 p+형으로 형성하여, 실리콘 기판(100)의 소수 캐리어가 태양전지의 전면으로 이동하여 재결합이 되는 것을 더욱 효과적으로 막을 수 있고, 이에 따라 광전 변환 효율을 더욱 향상시킬 수 있다.As shown in FIG. 3 (b), the solar cell of the present invention can use the silicon substrate 100 having the auxiliary emitter layer 120 formed on the entire surface thereof. In this case, the auxiliary emitter layer 120 is lightly doped and the emitter layer 130 can be heavily doped. That is, if the auxiliary emitter layer 120 is an n-type, the emitter layer 130 is an n + -type and the auxiliary emitter layer 120 is a p-type, the emitter layer 130 is a p + Can be more effectively prevented from moving to the front surface of the solar cell to be recombined, thereby further improving the photoelectric conversion efficiency.

본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken in conjunction with the present invention. Variations and changes are possible. Such variations and modifications are to be considered as falling within the scope of the invention and the appended claims.

100: 실리콘 기판
110: 텍스쳐링 구조
120: 보조 에미터층
130: 에미터층
200: 전면 절연층
300: 반사방지층
400: 진성 비정질 실리콘층
500: 도전형 비정질 실리콘층
600: 후면 절연층
700: 전면 전극
800: 후면 전극
L1: 제1 레이저
L2: 제2 레이저
P1: 제1 패턴
P2: 제2 패턴100: silicon substrate
110: Texturing structure
120: secondary emitter layer
130: Emitter layer
200: front insulation layer
300: antireflection layer
400: intrinsic amorphous silicon layer
500: conductive amorphous silicon layer
600: rear insulating layer
700: front electrode
800: Rear electrode
L1: first laser
L2: second laser
P1: 1st pattern
P2: second pattern

Claims (7)

전면에 제1 패턴이 형성된 실리콘 기판;
상기 제1 패턴을 제외한 실리콘 기판의 전면 상에 형성된 실리콘 산화물(SiOx)을 포함하는 전면 절연층;
상기 전면 절연층 상에 형성된 실리콘 질화물(SiNx)을 포함하는 반사방지층;
상기 제1 패턴에 n형 또는 p형 불순물이 확산되어 형성된 에미터층;
실리콘 기판의 후면 상에 순차적으로 형성된 진성 비정질 실리콘층 및 도전형 비정질 실리콘층;
상기 제1 패턴 내에 형성된 전면 전극; 및
상기 도전형 비정질 실리콘층의 후면 상의 적어도 일부에 형성된 후면 전극
을 포함하는 것을 특징으로 하는 태양전지.A silicon substrate having a first pattern formed on a front surface thereof;
A front insulating layer including silicon oxide (SiO x ) formed on a front surface of the silicon substrate excluding the first pattern;
An antireflective layer comprising silicon nitride (SiN x ) formed on the front insulating layer;
An emitter layer formed by diffusing an n-type or p-type impurity into the first pattern;
An intrinsic amorphous silicon layer and a conductive amorphous silicon layer sequentially formed on the back surface of the silicon substrate;
A front electrode formed in the first pattern; And
A back electrode formed on at least a part of the rear surface of the conductive amorphous silicon layer,
And a second electrode. 제1항에 있어서,
상기 진성 비정질 실리콘층의 후면 상에 제2 패턴을 가지는 후면 절연층이 형성되고, 상기 제2 패턴 내에 상기 도전형 비정질 실리콘층이 형성된 것을 특징으로 하는 태양전지.The method according to claim 1,
Wherein a back insulating layer having a second pattern is formed on the back surface of the intrinsic amorphous silicon layer, and the conductive amorphous silicon layer is formed in the second pattern. 제1항에 있어서,
실리콘 기판 상에 n형 또는 p형 불순물이 주입되어 형성된 보조 에미터층을 더 포함하는 것을 특징으로 하는 태양전지.The method according to claim 1,
Further comprising an auxiliary emitter layer formed by implanting n-type or p-type impurities on the silicon substrate. 제1항에 있어서,
상기 도전형 비정질 실리콘층과 상기 후면 전극 사이에 TCO(transparent conductive oxide)를 포함하는 투명전도층을 더 포함하는 것을 특징으로 하는 태양전지.The method according to claim 1,
And a transparent conductive layer including a transparent conductive oxide (TCO) between the conductive amorphous silicon layer and the rear electrode. 제1항에 있어서,
상기 n형 불순물은 N, P, As, Sb, Bi, P2O5, POCl3, As(C2H5)3, As(CH3)3, Bi(C6H5)3, Bi(CH3)3 또는 Bi(tmhd)3 중에서 적어도 어느 하나를 포함하고,
상기 p형 불순물은 B, Al, Ga, In, Tl 중에서 적어도 어느 하나를 포함하는 것을 특징으로 하는 태양전지.The method according to claim 1,
The n-type impurity is N, P, As, Sb, Bi, P 2 O 5, POCl 3, As (C 2 H 5) 3, As (CH 3) 3, Bi (C 6 H 5) 3, Bi ( CH 3 ) 3 or Bi (tmhd) 3 ,
Wherein the p-type impurity includes at least one of B, Al, Ga, In, and Tl. (a) 실리콘 기판의 전면에 제1 레이저를 조사하여 제1 패턴을 형성하는 단계;
(b) 실리콘 기판의 전면 표면 또는 후면 표면 중 적어도 한 표면에 텍스쳐링(texturing) 구조를 형성하는 단계;
(c) 상기 제1 패턴에 n형 또는 p형 불순물을 주입하여 에미터층을 형성하는 단계;
(d) 실리콘 기판의 전면 상에 실리콘 산화물(SiOx)을 포함하는 절연층을 형성하는 단계
(e) 상기 절연층 상에 실리콘 질화물(SiNx)을 포함하는 반사방지층을 형성하는 단계;
(f) 제2 레이저를 조사하여 상기 제1 패턴에 형성된 상기 절연층 및 상기 반사방지층을 제거하는 단계;
(g) 실리콘 기판의 후면 상에 진성 비정질 실리콘층 및 도전형 비정질 실리콘층을 순차적으로 형성하는 단계; 및
(h) 상기 제1 패턴 상에 전면 전극을 형성하고, 상기 도전형 비정질 실리콘층의 후면 상의 적어도 일부에 후면 전극을 형성하는 단계
를 포함하는 것을 특징으로 하는 태양전지 제조방법.(a) forming a first pattern by irradiating a first laser onto a front surface of a silicon substrate;
(b) forming a texturing structure on at least one surface of a front surface or a back surface of the silicon substrate;
(c) implanting an n-type or p-type impurity into the first pattern to form an emitter layer;
(d) forming an insulating layer containing silicon oxide (SiO x ) on the entire surface of the silicon substrate
(e) forming an antireflective layer comprising silicon nitride (SiN x ) on the insulating layer;
(f) irradiating a second laser to remove the insulating layer and the anti-reflection layer formed on the first pattern;
(g) sequentially forming an intrinsic amorphous silicon layer and a conductive amorphous silicon layer on the back surface of the silicon substrate; And
(h) forming a front electrode on the first pattern, and forming a back electrode on at least a part of the rear surface of the conductive amorphous silicon layer
≪ / RTI > 제6항에 있어서,
상기 제1 레이저는 펄스폭이 1 ns 내지 500 ns인 적외선 펄스 레이저(pulsed infrared laser)이고, 상기 제2 레이저는 펄스폭이 0.1 ns 내지 100 ps인 그린 펄스 레이저(pulsed green laser)인 것을 특징으로 하는 태양전지 제조방법.The method according to claim 6,
Wherein the first laser is an infrared pulsed laser having a pulse width of 1 ns to 500 ns and the second laser is a pulsed green laser having a pulse width of 0.1 ns to 100 ps Gt;
KR1020140033610A 2014-03-21 2014-03-21 Solar cell and method for manufacturing the same KR101406950B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140033610A KR101406950B1 (en) 2014-03-21 2014-03-21 Solar cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140033610A KR101406950B1 (en) 2014-03-21 2014-03-21 Solar cell and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR101406950B1 true KR101406950B1 (en) 2014-06-16

Family

ID=51132749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140033610A KR101406950B1 (en) 2014-03-21 2014-03-21 Solar cell and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101406950B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100120927A (en) * 2009-05-07 2010-11-17 주식회사 효성 A fabricating method of buried contact solar cell
KR20100138565A (en) * 2009-06-25 2010-12-31 엘지전자 주식회사 Sollar cell and fabrication method thereof
KR20120051807A (en) * 2010-11-15 2012-05-23 현대중공업 주식회사 Metal wrap through type solar cell and method for fabricating the same
KR20120086593A (en) * 2011-01-26 2012-08-03 엘지전자 주식회사 Solar cell and the method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100120927A (en) * 2009-05-07 2010-11-17 주식회사 효성 A fabricating method of buried contact solar cell
KR20100138565A (en) * 2009-06-25 2010-12-31 엘지전자 주식회사 Sollar cell and fabrication method thereof
KR20120051807A (en) * 2010-11-15 2012-05-23 현대중공업 주식회사 Metal wrap through type solar cell and method for fabricating the same
KR20120086593A (en) * 2011-01-26 2012-08-03 엘지전자 주식회사 Solar cell and the method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR101032624B1 (en) Solar cell and mehtod for manufacturing the same
KR101969032B1 (en) Solar cell and manufacturing method thereof
US9608133B2 (en) Solar cell
KR101948206B1 (en) thin film type solar cell and the fabrication method thereof
US9825190B2 (en) Solar cell and method for manufacturing the same
KR20120068203A (en) Solar cell and method for manufacturing the same
KR20130082066A (en) Photovoltaic device
KR101128838B1 (en) Solar cell and manufacturing method thereof
KR20080105280A (en) Method of preparing solar cell and solar cell prepared by the same
US9728669B2 (en) Solar cell and method of manufacturing the same
JP5645734B2 (en) Solar cell element
KR101406955B1 (en) Solar cell and method for manufacturing the same
KR101588458B1 (en) Solar cell and manufacturing mehtod of the same
KR101406950B1 (en) Solar cell and method for manufacturing the same
KR20180127597A (en) Back contact silicon solar cell and method for manufacturing the same
KR20180098214A (en) Solar cell and manufacturing method thereof
KR101199649B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101153378B1 (en) Back junction solar cells using a Floating junction and method for manufacturing thereof
KR102087813B1 (en) Solar cell with enhanced passivation properties
KR20120026777A (en) Solar cell and method for manufacturing the same
KR102120120B1 (en) Solar cell and manufacturing method thereof
KR20120031693A (en) Solar cell and method for manufacturing the same
KR101173399B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR20120019936A (en) Method for manufacturing solar cell
KR20170091079A (en) Solar cell and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee