KR101890286B1 - Manufacturing method of bi-facial solar cell - Google Patents

Manufacturing method of bi-facial solar cell Download PDF

Info

Publication number
KR101890286B1
KR101890286B1 KR1020120076630A KR20120076630A KR101890286B1 KR 101890286 B1 KR101890286 B1 KR 101890286B1 KR 1020120076630 A KR1020120076630 A KR 1020120076630A KR 20120076630 A KR20120076630 A KR 20120076630A KR 101890286 B1 KR101890286 B1 KR 101890286B1
Authority
KR
South Korea
Prior art keywords
substrate
emitter
electric field
sheet resistance
dopant paste
Prior art date
Application number
KR1020120076630A
Other languages
Korean (ko)
Other versions
KR20140010555A (en
Inventor
김진아
양두환
남정범
정일형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120076630A priority Critical patent/KR101890286B1/en
Publication of KR20140010555A publication Critical patent/KR20140010555A/en
Application granted granted Critical
Publication of KR101890286B1 publication Critical patent/KR101890286B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0684Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells double emitter cells, e.g. bifacial solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 양면형 태양 전지의 제조 방법에 관한 것이다.
본 발명에 따른 양면형 태양 전지의 제조 방법은 제1 도전성 타입을 갖는 기판의 제1 면에 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물을 함유하는 제1 도펀트 페이스트를 도포하는 제1 도포 단계; 기판의 제2 면에 제1 도전성 타입의 불순물을 함유하는 제2 도펀트 페이스트를 도포하는 제2 도포 단계; 및 제1 도펀트 페이스트의 불순물을 기판의 제1 면으로 확산시켜 기판의 제1 면에 에미터부를 형성하고, 제2 도펀트 페이스트의 불순물을 기판의 제2 면으로 확산시켜 기판의 제2 면에 후면 전계부를 형성하는 확산 단계; 및 에미터부에 연결되는 제1 전극을 형성하고, 후면 전계부에 연결되는 제2 전극을 형성하는 전극 형성 단계;를 포함하고, 여기서, 확산 단계는, 제1 도펀트 페이스트와 제2 도펀트 페이스트를 동일한 열처리 공정에 의해 동시에 확산시켜, 기판의 제1 면에는 제1 면저항 값을 갖는 고농도 에미터부와 고농도 에미터부의 면저항 값보다 높은 제2 면저항 값을 갖는 저농도 에미터부, 기판의 제2 면에는 제1 면저항 값을 갖는 고농도 전계부와 고농도 전계부의 면저항값보다 높은 제2 면저항 값을 갖는 저농도 전계부를 동시에 형성시킨다.
The present invention relates to a method of manufacturing a double-sided solar cell.
A method of manufacturing a double-sided solar cell according to the present invention is a method for manufacturing a double-sided solar cell, comprising the steps of: applying, on a first surface of a substrate having a first conductivity type, a first dopant paste containing an impurity of a second conductivity type opposite to the first conductivity type step; A second applying step of applying a second dopant paste containing a dopant of the first conductivity type to the second surface of the substrate; And diffusing the impurity of the first dopant paste to the first surface of the substrate to form an emitter portion on the first surface of the substrate and diffusing impurities of the second dopant paste to the second surface of the substrate, A diffusion step of forming an electric field portion; And an electrode forming step of forming a first electrode connected to the emitter section and a second electrode connected to the back electroluminescent part, wherein the diffusing step includes the step of forming the first dopant paste and the second dopant paste in the same Concentration emitter section having a first sheet resistance value higher than a sheet resistance value of the high concentration emitter section and the high concentration emitter section having a first sheet resistance value on the first surface of the substrate, and a low concentration emitter section having a second sheet resistance value higher than the sheet resistance value of the high concentration emitter section, A high concentration electric field having a sheet resistance value and a low concentration electric field portion having a second sheet resistance value higher than the sheet resistance value of the high concentration electric field portion are simultaneously formed.

Description

양면형 태양 전지의 제조 방법{MANUFACTURING METHOD OF BI-FACIAL SOLAR CELL}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of manufacturing a double-

본 발명은 양면형 태양 전지의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a double-sided solar cell.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다. Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 입사된 빛에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor portion, and the generated electron-hole pairs are separated into electrons and holes which are charged by the incident light and electrons are separated toward the n- And the holes move toward the p-type semiconductor portion. The transferred electrons and holes are collected by different electrodes connected to the n-type semiconductor portion and the p-type semiconductor portion, respectively, and electric power is obtained by connecting these electrodes with electric wires.

최근에는 이와 같은 태양 전지의 효율을 높이기 위하여 빛을 반도체부의 전면과 후면에서 모두 입사 받는 구조의 양면형 태양 전지가 각광을 받고 있다.Recently, in order to increase the efficiency of such a solar cell, a double-sided solar cell having a structure in which light is incident on both the front and back sides of the semiconductor part is attracting attention.

본 발명은 제조 공정의 효율을 보다 향상시킬 수 있는 양면형 태양 전지의 제조 방법을 제공하는데 그 목적이 있다.It is an object of the present invention to provide a method of manufacturing a double-sided solar cell capable of further improving the efficiency of a manufacturing process.

본 발명에 따른 양면형 태양 전지의 제조 방법은 제1 도전성 타입을 갖는 기판의 제1 면에 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물을 함유하는 제1 도펀트 페이스트를 도포하는 제1 도포 단계; 기판의 제2 면에 제1 도전성 타입의 불순물을 함유하는 제2 도펀트 페이스트를 도포하는 제2 도포 단계; 및 제1 도펀트 페이스트의 불순물을 기판의 제1 면으로 확산시켜 기판의 제1 면에 에미터부를 형성하고, 제2 도펀트 페이스트의 불순물을 기판의 제2 면으로 확산시켜 기판의 제2 면에 후면 전계부를 형성하는 확산 단계; 및 에미터부에 연결되는 제1 전극을 형성하고, 후면 전계부에 연결되는 제2 전극을 형성하는 전극 형성 단계;를 포함하고, 여기서, 확산 단계는, 제1 도펀트 페이스트와 제2 도펀트 페이스트를 동일한 열처리 공정에 의해 동시에 확산시켜, 기판의 제1 면에는 제1 면저항 값을 갖는 고농도 에미터부와 고농도 에미터부의 면저항 값보다 높은 제2 면저항 값을 갖는 저농도 에미터부, 기판의 제2 면에는 제1 면저항 값을 갖는 고농도 전계부와 고농도 전계부의 면저항값보다 높은 제2 면저항 값을 갖는 저농도 전계부를 동시에 형성시킨다.A method of manufacturing a double-sided solar cell according to the present invention is a method for manufacturing a double-sided solar cell, comprising the steps of: applying, on a first surface of a substrate having a first conductivity type, a first dopant paste containing an impurity of a second conductivity type opposite to the first conductivity type step; A second applying step of applying a second dopant paste containing a dopant of the first conductivity type to the second surface of the substrate; And diffusing the impurity of the first dopant paste to the first surface of the substrate to form an emitter portion on the first surface of the substrate and diffusing impurities of the second dopant paste to the second surface of the substrate, A diffusion step of forming an electric field portion; And an electrode forming step of forming a first electrode connected to the emitter section and a second electrode connected to the back electroluminescent part, wherein the diffusing step includes the step of forming the first dopant paste and the second dopant paste in the same Concentration emitter section having a first sheet resistance value higher than a sheet resistance value of the high concentration emitter section and the high concentration emitter section having a first sheet resistance value on the first surface of the substrate, and a low concentration emitter section having a second sheet resistance value higher than the sheet resistance value of the high concentration emitter section, A high concentration electric field having a sheet resistance value and a low concentration electric field portion having a second sheet resistance value higher than the sheet resistance value of the high concentration electric field portion are simultaneously formed.

여기서, 제1 도펀트 페이스트는 기판의 제1 면 중 제1 영역 위에 도포되고, 제1 도펀트 페이스트의 불순물 확산에 의해 기판의 제1 면 중 제1 영역에는 고농도 에미터부가 형성되고, 기판의 제1 면 중 제1 영역을 제외한 나머지 제2 영역에는 저농도 에미터부가 형성될 수 있다.Here, the first dopant paste is applied on the first region of the first surface of the substrate, the high concentration emitter portion is formed in the first region of the first surface of the substrate by the impurity diffusion of the first dopant paste, The low concentration emitter portion may be formed in the second region except for the first region.

이때, 제1 도펀트가 도포되는 기판의 제1 면 중 제1 영역은 제1 전극의 패턴과 중첩될 수 있다.At this time, the first region of the first surface of the substrate to which the first dopant is applied may overlap with the pattern of the first electrode.

또한, 제2 도펀트 페이스트는 기판의 제2 면 중 제1 영역 위에 도포되고, 제2 도펀트 페이스트의 불순물 확산에 의해 기판의 제2 면 중 제1 영역에는 고농도 전계부가 형성되고, 기판의 제2 면 중 제1 영역을 제외한 나머지 제2 영역에는 저농도 전계부가 형성될 수 있다.Also, the second dopant paste is applied on the first area of the second surface of the substrate, the high concentration electric field portion is formed in the first area of the second surface of the substrate by the impurity diffusion of the second dopant paste, The low concentration electric field portion may be formed in the second region except the first region.

이때, 제2 도펀트가 도포되는 기판의 제2 면 중 제1 영역은 제2 전극의 패턴과 중첩될 수 있다.At this time, the first region of the second surface of the substrate to which the second dopant is applied may overlap the pattern of the second electrode.

또한, 확산 단계에서 제1 도펀트 페이스트의 불순물과 제2 도펀트 페이스트의 불순물은 불활성 가스 분위기에서 확산될 수 있다.Further, in the diffusion step, impurities of the first dopant paste and impurities of the second dopant paste can be diffused in an inert gas atmosphere.

또한, 확산 단계에서, 기판의 제1 면에 제1 도펀트 페이스트, 기판의 제2 면에 제2 도펀트 페이스트가 도포된 기판이 확산 챔버 내에 복수 개로 배치되며, 복수 개의 기판 각각은 기판의 제1 면이 서로 마주보도록 배치되거나, 기판의 제2 면이 서로 마주보도록 배치될 수 있다.Further, in the diffusion step, a substrate having a first dopant paste on the first surface of the substrate and a second dopant paste on the second surface of the substrate is disposed in the diffusion chamber in a plurality, and each of the plurality of substrates has a first surface May be arranged to face each other, or the second side of the substrate may face each other.

이때, 복수 개의 기판 중 서로 가장 인접한 각 기판 사이의 간격은 1.5mm ~ 3mm 사이일 수 있다.At this time, the distance between each substrate closest to each other among the plurality of substrates may be between 1.5 mm and 3 mm.

또한, 태양 전지 제조 방법은 확산 단계와 전극 형성 단계 사이에, 에미터부 및 후면 전계부 중 적어도 하나 위에 유전체층을 형성하는 단계를 더 포함할 수 있다.In addition, the solar cell manufacturing method may further include forming a dielectric layer on at least one of the emitter portion and the back surface electric portion between the diffusion step and the electrode formation step.

이때, 유전체층은 실리콘 질화(SiNx)막, 실리콘 산화(SiOx)막, 실리콘 질화 산화(SiNxOy)막 및 알루미늄 산화(AlOx)막 중 적어도 하나를 포함할 수 있다.At this time, the dielectric layer may include at least one of a silicon nitride (SiNx) film, a silicon oxide (SiOx) film, a silicon nitride oxide (SiNxOy) film and an aluminum oxide (AlOx) film.

또한, 유전체층을 형성하는 단계는 기판이 p-타입이고, 에미터부가 n-타입인 경우, 질화 실리콘(SiNx)막을 에미터부 위에 형성하는 단계; 산화 알루미늄(AlOx)막을 에미터부 위에 형성된 질화 실리콘(SiNx)막 및 후면 전계부의 위에 형성하는 단계; 및 질화 실리콘(SiNx)막을 후면 전계부 위에 형성된 산화 알루미늄(AlOx)막 위에 형성하는 단계;를 포함할 수 있다.In addition, the step of forming the dielectric layer may include forming a silicon nitride (SiNx) film on the emitter portion when the substrate is p-type and the emitter portion is n-type. Forming an aluminum oxide (AlOx) film on a silicon nitride (SiNx) film formed on the emitter portion and on a backside field portion; And forming a silicon nitride (SiNx) film on the aluminum oxide (AlOx) film formed on the rear electric field portion.

또한, 유전체층을 형성하는 단계는 기판이 n-타입이고, 에미터부가 p-타입인 경우, 질화 실리콘(SiNx)막을 후면 전계부 위에 형성하는 단계; 산화 알루미늄(AlOx)막을 후면 전계부 위에 형성된 질화 실리콘(SiNx)막 및 에미터부 위에 형성하는 단계; 및 질화 실리콘(SiNx)막을 에미터부 위에 형성된 산화 알루미늄(AlOx)막 위에 형성하는 단계;를 포함할 수 있다.In addition, the step of forming the dielectric layer may include forming a silicon nitride (SiNx) film on the rear electric field portion when the substrate is n-type and the emitter portion is p-type. Forming an aluminum oxide (AlOx) film on a silicon nitride (SiNx) film and an emitter portion formed on the rear electric field; And a silicon nitride (SiNx) film on an aluminum oxide (AlOx) film formed on the emitter portion.

여기서, 고농도 에미터부는 20Ω/sq. 내지 80Ω/ sq.의 면저항 값을 갖고, 저농도 에미터부는 80 Ω/sq. 내지 150Ω/sq. 면저항 값을 가질 수 있다.Here, the high concentration emitter portion is 20? / Sq. To 80 Ω / sq., And the low concentration emitter section has a sheet resistance of 80 Ω / sq. To 150 Ω / sq. It can have a sheet resistance value.

또한, 고농도 전계부는 20Ω/sq. 내지 80Ω/ sq.의 면저항 값을 갖고, 저농도 전계부는 80 Ω/sq. 내지 150Ω/sq. 면저항 값을 가질 수 있다.Also, the high-concentration electric field portion has a resistance of 20? / Sq. To 80? / Sq., And the low concentration electric field portion has a sheet resistance of 80? / Sq. To 150 Ω / sq. It can have a sheet resistance value.

본 발명에 따른 양면형 태양 전지의 제조 방법은 동일한 챔버 내에서 한번의 열처리 공정으로 기판의 제1 면에는 고농도 에미터부와 저농도 에미터부를 형성하고, 기판의 제2 면에는 고농도 전계부와 저농도 전계부를 모두 한 꺼번에 형성함으로써, 효율이 더욱 뛰어난 양면형 태양 전지의 제조 공정을 더욱 간소화시킬 수 있는 효과가 있다.A method of manufacturing a double-sided solar cell according to the present invention includes forming a high-concentration emitter portion and a low-concentration emitter portion on a first surface of a substrate in a single heat treatment process in the same chamber, forming a high- The manufacturing process of the double-sided solar cell having more excellent efficiency can be further simplified.

도 1 및 도 2는 본 발명에 따른 양면형 태양 전지의 일례를 설명하기 위한 도이다.
도 3a 내지 도 3i는 양면형 태양 전지를 제조하는 방법의 일례를 설명하기 위한 도이다.
도 4a 내지 도 4f는 양면형 태양 전지를 제조하는 방법의 다른 일례를 설명하기 위한 도이다.
1 and 2 are views for explaining an example of a double-sided solar cell according to the present invention.
3A to 3I are views for explaining an example of a method of manufacturing a double-sided solar cell.
4A to 4F are views for explaining another example of a method of manufacturing a double-sided solar cell.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thicknesses are enlarged to clearly indicate layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Also, when a part is formed as "whole" on the other part, it means not only that it is formed on the entire surface (or the front surface) of the other part but also not on the edge part.

도 1 및 도 2는 본 발명에 따른 양면형 태양 전지의 일례를 설명하기 위한 도이다.1 and 2 are views for explaining an example of a double-sided solar cell according to the present invention.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 한 실시예에 따른 양면형 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 양면형 태양 전지(1)를 II-II선을 따라 잘라 도시한 단면도이다.FIG. 1 is a partial perspective view of a double-sided solar cell according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II of the double-sided solar cell 1 shown in FIG.

도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 양면형 태양 전지(1)는 기판(110), 에미터부(120), 후면 전계부(130)(back surface field, BSF)(130), 제1 전극(140), 및 제2 전극(150)을 포함하고, 유전체층(160, 170)을 더 포함할 수 있다.1 and 2, a double-sided solar cell 1 according to an embodiment of the present invention includes a substrate 110, an emitter section 120, a back surface field (BSF) 130, The first electrode 140, and the second electrode 150, and may further include a dielectric layer 160,

여기서, 유전체층(160, 170)은 생략될 수도 있지만, 양면형 태양 전지(1)의 효율 향상에 더 유리하므로, 이하에서는 유전체층(160, 170)이 포함된 경우를 일례로 설명한다.Here, the dielectric layers 160 and 170 may be omitted, but they are more advantageous for improving the efficiency of the double-sided solar cell 1, and therefore, the case where the dielectric layers 160 and 170 are included will be described below as an example.

이와 같은 본 발명에 따른 양면형 태양 전지(1)는 기판(110)의 제1 면에는 제1 전극(140), 기판(110)의 제2 면에는 제2 전극(150)을 구비하여, 기판(110)의 제1 면 및 기판(110)의 제2 면으로 입사된 빛으로부터 전기를 생산하는 양면형 태양 전지(1)의 구조를 가지고 있다.In the double-sided solar cell 1 according to the present invention, the first electrode 140 is formed on the first surface of the substrate 110, and the second electrode 150 is formed on the second surface of the substrate 110, Sided solar cell 1 that produces electricity from light incident on the first surface of the substrate 110 and the second surface of the substrate 110.

기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입을 가질 수 있으며, 이와 같은 기판(110)은 결정질 실리콘 또는 다결정 실리콘을 포함할 수 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑될 수 있다.The substrate 110 may have a first conductivity type, for example a p-type conductivity type, and such a substrate 110 may comprise crystalline silicon or polycrystalline silicon. Impurities such as boron (B), gallium, indium, and the like are doped to the substrate 110 when the substrate 110 has a p-type conductivity type. Alternatively, however, the substrate 110 may be of the n-type conductivity type. Impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) may be doped to the substrate 110 when the substrate 110 has an n-type conductivity type.

이러한 기판(110)의 제1 면 및 제2 면은 텍스처링(texturing)되어 요철면인 텍스처링 표면(textured surface)을 가질 수 있다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 텍스처링 표면으로 도시하였으나, 실질적으로 기판(110)의 제1 면 및 제2 면 전체가 텍스처링 표면을 갖고 있으며, 이로 인해 기판(110)의 제1 면 위에 위치한 에미터부(120) 및 기판(110)의 제2 면에 위치한 후면 전계부(130) 역시 요철면을 갖는다. The first and second surfaces of the substrate 110 may be textured to have a textured surface that is an uneven surface. 1, only the edge portion of the substrate 110 is shown as a textured surface, but substantially the entire first and second sides of the substrate 110 have a textured surface, The emitter section 120 located on the surface of the substrate 110 and the rear electric section 130 located on the second surface of the substrate 110 also have an uneven surface.

이때, 텍스처링 표면을 습식 식각 또는 건식 식각 방법에 의해 형성될 수있으며, 이때, 형성되는 각 요철의 폭과 높이는 각 식각 방법에 따라 달라질 수 있다.At this time, the textured surface may be formed by wet etching or dry etching. At this time, the width and height of the concavities and convexities formed may vary depending on the etching method.

복수의 요철을 갖고 있는 텍스처링 표면에 의해, 기판(110)의 제1 면 및 후면 쪽으로 입사되는 빛은 기판(110)의 표면에 형성된 복수의 요철에 의해 복수 번의 반사 동작이 발생하면서 기판(110) 내부로 입사된다. 이로 인해, 기판(110)의 제1 면 및 제2 면에서 반사되는 빛의 양이 감소하여 기판(110) 내부로 입사되는 빛의 양이 증가한다. The light incident on the first surface and the rear surface of the substrate 110 is reflected by the texturing surface having a plurality of irregularities by a plurality of irregularities formed on the surface of the substrate 110, . As a result, the amount of light reflected from the first and second surfaces of the substrate 110 decreases and the amount of light incident into the substrate 110 increases.

에미터부(120)는 도 1 및 도 2에 도시된 바와 같이, 제1 도전성 타입의 반도체 기판(110)의 제1 면에 형성되며, 제1 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 기판(110)에 도핑된 영역으로, 기판(110)의 제1 면 내부에 위치할 수 있다. 따라서 제2 도전성 타입의 에미터부(120)는 기판(110)과 p-n 접합을 이룬다.The emitter portion 120 is formed on the first surface of the first conductive type semiconductor substrate 110, as shown in FIGS. 1 and 2, and is of a second conductive type opposite to the first conductive type, for example, , an n-type conductive type impurity may be located within the first surface of the substrate 110 as an area doped to the substrate 110. [ Thus, the emitter portion 120 of the second conductivity type forms a p-n junction with the substrate 110.

이와 같은 기판(110)과 에미터부(120)의 p-n 접합으로 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 기판(110) 후면 쪽으로 이동하고 분리된 전자는 에미터부(120) 쪽으로 이동한다.Due to the built-in potential difference caused by the pn junction between the substrate 110 and the emitter section 120, the electron-hole pairs generated by the light incident on the substrate 110 are electrically coupled with electrons Electrons move to the n-type and holes move to the p-type. Accordingly, when the substrate 110 is p-type and the emitter section 120 is n-type, the separated holes move toward the back surface of the substrate 110, and the separated electrons move toward the emitter section 120.

에미터부(120)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110) 후면 쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다.Since the emitter layer 120 forms a pn junction with the substrate 110, when the substrate 110 has an n-type conductivity type, the emitter layer 120 has a p-type conductivity type . In this case, the separated electrons move toward the back surface of the substrate 110, and the separated holes move toward the emitter section 120.

에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 3가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.When the emitter section 120 has an n-type conductivity type, the emitter section 120 can be formed by doping an impurity of a pentavalent element into the substrate 110. Conversely, when the emitter section 120 has a p-type conductivity type, May be formed by doping an impurity of the element into the substrate 110. [

이와 같은 에미터부(120)는 제2 도전성 타입의 불순물이 기판(110) 내부로 확산되어 형성될 수 있다.The emitter layer 120 may be formed by diffusing an impurity of the second conductivity type into the substrate 110.

후면 전계부(130)는 기판(110)의 제2 면에 위치할 수 있으며, 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다. The backside electrical section 130 may be located on the second side of the substrate 110 and may include regions of the same conductivity type as the substrate 110 that are heavily doped than the substrate 110, .

이러한 기판(110)의 제1 도전성 영역과 후면 전계부(130)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(130) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(130) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 제1 전극(140)로의 전하 이동량을 증가시킨다.Due to the difference in impurity concentration between the first conductive region of the substrate 110 and the rear electric field 130, a potential barrier is formed, thereby hindering electron movement toward the rear electric field 130, which is the direction of the hole movement Thereby facilitating hole transfer to the rear electric field 130. Accordingly, the amount of charges lost due to the recombination of electrons and holes at the back surface and the vicinity of the substrate 110 is reduced, and the movement of the desired charge (e.g., hole) is accelerated to increase the amount of charge transfer to the first electrode 140 .

유전체층(160, 170)은 에미터부(120)나 후면 전계부(130) 중 적어도 하나 위에 위치할 수 있다. 예를 들어, 에미터부(120) 위에만 위치할 수도 있고, 후면 전계부(130) 위에만 위치할 수도 있다. The dielectric layers 160 and 170 may be located on at least one of the emitter portion 120 and the backside electrical portion 130. For example, it may be located only on the emitter section 120, or may be located only on the rear electric section 130.

또는 도 1 및 도 2에 도시된 바와 같이, 에미터부(120) 위와 후면 전계부(130) 위에 모두 위치할 수도 있다. Or both on emitter portion 120 and on backside electrical portion 130, as shown in Figures 1 and 2.

이와 같은 유전체층(160, 170)은 실리콘 질화막(SiNx), 실리콘 산화막(SiOx), 실리콘 질화산화막(SiNxOy), 비정질실리콘(a-Si:H) 및 알루미늄 산화막(AlOx) 중 적어도 어느 하나를 포함할 수 있다.The dielectric layers 160 and 170 may include at least one of a silicon nitride film (SiNx), a silicon oxide film (SiOx), a silicon nitride oxide film (SiNxOy), an amorphous silicon (a-Si: H), and an aluminum oxide film .

또한, 이와 같은 유전체층(160, 170)은 하나의 층으로 형성될 수도 있으며, 도 1 및 도 2에 도시된 바와 같이, 복수의 층으로 형성될 수도 있다. In addition, the dielectric layers 160 and 170 may be formed of one layer, or may be formed of a plurality of layers, as shown in FIG. 1 and FIG.

예를 들어, 기판(110)이 n-type, 에미터부(120)가 p-type인 경우, 에미터부(120) 바로 위에 접하는 유전체층(160, 170) 중 160A 층은 에미터부(120)와의 전하 특성을 고려하여 알루미늄 산화막(AlOx)으로 형성할 수 있으며, 유전체층(160, 170) 중 160A 층 위에 접하는 170A 층은 실리콘 질화막(SiNx)으로 형성될 수 있다.For example, when the substrate 110 is an n-type and the emitter section 120 is a p-type, the 160A layer of the dielectric layers 160 and 170 directly contacting the emitter section 120 is electrically connected to the emitter section 120 (AlOx), and the 170A layer in contact with the 160A layer in the dielectric layers 160 and 170 may be formed of a silicon nitride film (SiNx).

또한, 유전체층(160, 170) 중 후면 전계부(130) 바로 아래에 접하는 170B 층은 기판(110)과의 전하 특성을 고려하여 실리콘 질화막(SiNx)으로 형성될 수 있으며, 170B 층 바로 아래에 접하는 160B 층은 알루미늄 산화막(AlOx)으로 형성될 수 있다.In addition, the 170B layer in contact with the lower surface of the rear electric part 130 of the dielectric layers 160 and 170 may be formed of a silicon nitride film (SiNx) in consideration of the charge characteristics with the substrate 110, The 160B layer may be formed of an aluminum oxide film (AlOx).

여기서, 실리콘 질화막(SiNx) 층으로 형성되는 170A 층 및 170B 층에 실리콘 질화막(SiNx)과 동일한 전하 특성을 가지는 실리콘 산화막(SiOx) 및 실리콘 질화산화막(SiNxOy)이 대신 사용될 수도 있다.Here, the silicon oxide film (SiOx) and the silicon nitride oxide film (SiNxOy) having the same charge characteristics as the silicon nitride film (SiNx) may be used instead of the silicon oxide film (SiNx) layer in the 170A layer and the 170B layer.

또한, 이와 반대로, 기판(110)이 p-type, 에미터부(120)가 n-type인 경우, 에미터부(120) 바로 위에 접하는 유전체층(160, 170) 중 160A 층은 에미터부(120)와의 전하 특성을 고려하여 실리콘 질화막(SiNx)으로 형성할 수 있으며, 유전체층(160, 170) 중 160A 층 위에 접하는 170A 층은 알루미늄 산화막(AlOx)으로 형성될 수 있다.When the substrate 110 is of the p-type and the emitter 120 is of the n-type, the 160A layer of the dielectric layers 160 and 170 directly contacting the emitter layer 120 contacts the emitter layer 120, A silicon nitride film (SiNx) may be formed in consideration of charge characteristics, and the 170A layer in contact with the 160A layer in the dielectric layers 160 and 170 may be formed of an aluminum oxide film (AlOx).

또한, 유전체층(160, 170) 중 후면 전계부(130) 바로 아래에 접하는 170B 층은 기판(110)과의 전하 특성을 고려하여 알루미늄 산화막(AlOx)으로 형성될 수 있으며, 170B 층 바로 아래에 접하는 160B 층은 실리콘 질화막(SiNx)으로 형성될 수 있다.The 170B layer in contact with the bottom of the rear electric portion 130 of the dielectric layers 160 and 170 may be formed of an aluminum oxide film (AlOx) in consideration of the charge characteristics with the substrate 110, The 160B layer may be formed of a silicon nitride film (SiNx).

아울러, 이와 같은 유전체층(160, 170)은 수소(H)를 포함할 수 있으며, 이로 인하여, 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 페시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킬 수 있다.In addition, the dielectric layers 160 and 170 may include hydrogen (H), which may cause defects such as dangling bonds mainly present on the surface of the substrate 110 and its vicinity, A passivation function is performed to reduce the loss of charges moving toward the surface of the substrate 110 due to the defects so as to reduce the charges accumulated on the surface of the substrate 110 or near the substrate 110 due to defects Can be reduced.

예를 들어, 도 1 및 도 2에서, 에미터부(120) 바로 위에 접하는 160A 및 후면 전계부(130) 바로 아래에 접하는 170B는 페시베이션 기능을 수행할 수 있다.For example, in FIGS. 1 and 2, 160A directly contacting the emitter portion 120 and 170B contacting directly below the backside electrical portion 130 may perform a passivation function.

또한, 이와 같은 유전체층(160, 170)의 굴절률 차이를 이용하여, 도 1 및 도 2에서 유전체층(160, 170) 중에서 170A 층 및 160B 층은 반사 방지막으로서 기능할 수도 있다.Also, using the refractive index difference of the dielectric layers 160 and 170, the 170A layer and the 160B layer in the dielectric layers 160 and 170 in FIGS. 1 and 2 may function as an anti-reflection film.

제1 전극(140)은 도 1 및 도 2에 도시된 바와 같이 기판(110)의 제1 면에 위치하며, 에미터부(120)에 연결될 수 있다. The first electrode 140 is located on the first surface of the substrate 110 as shown in FIGS. 1 and 2, and may be connected to the emitter section 120.

이와 같은 제1 전극(140)은 복수의 전면 핑거전극(141)과 복수의 전면 핑거전극(141)과 연결되어 있는 복수의 전면 버스바(142)를 구비한다.The first electrode 140 includes a plurality of front finger electrodes 141 and a plurality of front bus bars 142 connected to the plurality of front finger electrodes 141.

복수의 전면 핑거전극(141)은 에미터부(120)와 전기적 및 물리적으로 연결되어 있고, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 전면 핑거전극(141)은 에미터부(120) 쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.A plurality of front finger electrodes 141 are electrically and physically connected to the emitter section 120 and are spaced apart from each other and extend in a predetermined direction. A plurality of front finger electrodes 141 collects charges, for example, electrons, which have migrated toward the emitter section 120.

복수의 전면 버스바(142)는 에미터부(120)와 전기적 및 물리적으로 연결되어 있고 복수의 전면 핑거전극(141)과 교차하는 방향으로 나란하게 뻗어 있다.A plurality of front bus bars 142 are electrically and physically connected to the emitter section 120 and extend in a direction parallel to the plurality of front finger electrodes 141.

이때, 복수의 전면 버스바(142)는 복수의 전면 핑거전극(141)과 동일 층에 위치하여 각 전면 핑거전극(141)과 교차하는 지점에서 해당 전면 핑거전극(141)과 전기적 및 물리적으로 연결되어 있다. At this time, the plurality of front bus bars 142 are located on the same layer as the plurality of front finger electrodes 141 and are electrically and physically connected to the corresponding front finger electrodes 141 at the intersections of the front finger electrodes 141 .

따라서, 도 1에 도시한 것처럼, 복수의 전면 핑거전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 제1 전극(140)은 기판(110)의 제1 면에 격자 형태로 위치한다.1, the plurality of front finger electrodes 141 have a stripe shape extending in the horizontal or vertical direction, and the plurality of front bus bars 142 are arranged in a stripe shape extending in the vertical or horizontal direction Shape so that the first electrode 140 is located in a lattice form on the first surface of the substrate 110. [

복수의 전면 버스바(142)는 접촉된 에미터부(120)의 부분으로부터 이동하는 전하뿐만 아니라 복수의 전면 핑거전극(141)에 의해 수집되어 이동하는 전하를 수집한다. A plurality of front bus bars 142 collect the charge moving from the portion of the contacted emitter portion 120 as well as the charge collected and moved by the plurality of front finger electrodes 141.

각 전면 버스바(142)는 교차하는 복수의 전면 핑거전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 하므로, 각 전면 버스바(142)의 폭은 각 전면 핑거전극(141)의 폭보다 크게 할 수도 있다.Each front bus bar 142 has to collect the electric charges collected by the plurality of intersecting front finger electrodes 141 and move them in a desired direction so that the width of each front bus bar 142 is equal to the width of each front finger electrode 141 Width.

이와 같은 복수의 전면 버스바(142)는 외부 장치와 연결되어 수집된 전하(예, 전자)를 외부 장치로 출력된다. The plurality of front bus bars 142 are connected to an external device to output collected electric charges (e.g., electrons) to an external device.

이와 같은 제1 전극(140)의 복수의 전면 핑거전극(141)과 복수의 전면 버스바(142)는 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져 있다. The plurality of front finger electrodes 141 and the plurality of front bus bars 142 of the first electrode 140 are formed of at least one conductive material such as silver (Ag).

도 1에서, 기판(110)에 위치하는 전면 핑거전극(141)과 전면 버스바(142)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.In FIG. 1, the number of the front finger electrodes 141 and the front bus bars 142 located on the substrate 110 is only an example, and may be changed in some cases.

제2 전극(150)은 제1 전극(140)과 마찬가지로 복수의 후면 핑거전극(151)과 복수의 후면 핑거전극(151)과 연결되어 있는 복수의 후면 버스바(152)를 구비한다. 이와 같은 제2 전극(150)은 보호막(160, 170)을 관통하여 기판(110)의 제2 면에 위치한 후면 전계부(130)와 접촉하고 있고, 이와 같이 제2 전극(150)의 패턴은 제1 전극(140)과 동일한 패턴을 가지고 형성될 수 있다.The second electrode 150 includes a plurality of rear finger electrodes 151 and a plurality of rear bus bars 152 connected to the plurality of rear finger electrodes 151 in the same manner as the first electrode 140. The second electrode 150 is in contact with the rear electric part 130 disposed on the second surface of the substrate 110 through the protective films 160 and 170. Thus, May be formed in the same pattern as the first electrode 140.

이와 같은 제2 전극(150)은 제1 전극(140)과 동일한 재질인 은(Ag)을 포함하거나 알루미늄(Al)과 같은 도전성 물질을 포함할 수도 있다.The second electrode 150 may include silver (Ag), which is the same material as the first electrode 140, or may include a conductive material such as aluminum (Al).

이러한 제2 전극(150)은 후면 전계부(130)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.The second electrode 150 collects charge, for example, holes, moving from the rear electric field 130 side.

이때, 제2 전극(150)이 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(130)와 접촉하고 있으므로, 기판(110), 즉 후면 전계부(130)와 제2 전극(150) 간의 접촉 저항이 감소하여 기판(110)으로부터 제2 전극(150)으로의 전하 전송 효율이 향상된다.The second electrode 150 is in contact with the rear electric part 130 which is maintained at a higher impurity concentration than the substrate 110. The substrate 110, that is, the rear electric part 130 and the second electrode 150, The charge transfer efficiency from the substrate 110 to the second electrode 150 is improved.

이와 같은 구조를 갖는 본 실시예에 따른 양면형 태양 전지(1)의 동작은 다음과 같다.The operation of the double-sided solar cell 1 according to this embodiment having such a structure is as follows.

양면형 태양 전지(1)의 제1 면으로 빛이 조사되어 투명 전극층(125)을 통해 반도체부인 에미터부(120)와 기판(110)으로 입사되고, 태양 전지(1) 모듈의 외부에 배치된 반사경 등에 의해 빛이 반사되어 태양 전지(1)의 제2 면으로 빛이 조사되어 후면 전계부(130)와 기판(110)으로 빛이 입사되면, 빛 에너지에 의해 반도체부에서 전자-정공 쌍이 발생한다. The first surface of the double-sided solar cell 1 is irradiated with light and is incident on the emitter section 120 which is a semiconductor part and the substrate 110 through the transparent electrode layer 125 and is disposed outside the solar cell module 1 When light is reflected by a reflector or the like and light is irradiated to the second surface of the solar cell 1 and light is incident on the rear electric unit 130 and the substrate 110, electron-hole pairs are generated in the semiconductor unit due to light energy do.

이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 기판(110) 쪽으로 각각 이동한다. 이처럼, 에미터부(120) 쪽으로 이동한 전자는 복수의 전면 핑거전극(141)과 복수의 전면 버스바(142)에 의해 수집되어 복수의 전면 버스바(142)를 따라 이동하고, 기판(110) 쪽으로 이동한 정공은 후면 전계부(130)를 통하여 인접한 후면 핑거전극(151)과 복수의 후면 버스바(152)에 의해 수집되어 복수의 후면 버스바(152)를 따라 이동한다. 이러한 전면 버스바(142)와 후면 버스바(152)를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.These electron-hole pairs are separated from each other by the pn junction of the substrate 110 and the emitter section 120, and the electrons and the holes are separated from each other by, for example, the emitter section 120 having the n-type conductivity type and the p- Type substrate 110, respectively. The electrons moved toward the emitter section 120 are collected by the plurality of front finger electrodes 141 and the plurality of front bus bars 142 and travel along the plurality of front bus bars 142, Holes are collected by the rear finger electrodes 151 and the plurality of rear bus bars 152 through the rear electric unit 130 and moved along the plurality of rear bus bars 152. [ When the front bus bar 142 and the rear bus bar 152 are connected to each other by a wire, a current flows and is used as electric power from the outside.

한편, 이와 같은 양면형 태양 전지(1)에서, 본 발명에 따른 양면형 태양 전지(1)는 에미터부(120)가 고농도 에미터부(120H)와 저농도 에미터부(120L)를 포함할 수 있으며, 후면 전계부(130)가 고농도 전계부(130H) 및 저농도 전계부(130L)를 포함할 수 있다.In the double-sided solar cell 1, the double-sided solar cell 1 according to the present invention may include the emitter section 120 including the high concentration emitter section 120H and the low concentration emitter section 120L, The rear electric power unit 130 may include a high-concentration electric field unit 130H and a low-concentration electric field unit 130L.

보다 구체적으로, 제2 도전성 타입의 불순물을 함유하는 에미터부(120)는 제1 면저항 값을 갖는 고농도 에미터부(120H)와 고농도 에미터부(120H)의 면저항 값보다 높은 제2 면저항 값을 갖는 저농도 에미터부(120L)를 포함할 수 있다.More specifically, the emitter section 120 containing impurities of the second conductivity type has a low sheet resistance value having a second sheet resistance value higher than that of the high concentration emitter section 120H having the first sheet resistance value and the sheet resistance value of the high concentration emitter section 120H Emitter portion 120L.

여기서, 고농도 에미터부(120H)의 제1 면저항 값은 20Ω/sq. 내지 80Ω/ sq.일 수 있으며, 저농도 에미터부(120L)의 제2 면저항 값은 80 Ω/sq. 내지 150Ω/sq. 면저항 값을 가질 수 있다.Here, the first sheet resistance value of the high concentration emitter section 120H is 20? / Sq. And 80 Ω / sq., And the second sheet resistance value of the low concentration emitter section 120L is 80 Ω / sq. To 150 Ω / sq. It can have a sheet resistance value.

여기서, 고농도 에미터부(120H)는 기판(110)의 제1 면 중에서 제1 전극(140)이 형성되어, 에미터부(120)와 제1 전극(140)이 접촉하는 제1 영역에 형성될 수 있으며, 저농도 에미터부(120L)는 기판(110)의 제1 면 중에서 전술한 제1 영역을 제외한 나머지 제2 영역, 즉 기판(110)의 제1 면 중에서 제1 전극(140)이 형성되지 않은 영역에 형성될 수 있다.The high concentration emitter section 120H may be formed in a first region where the emitter section 120 and the first electrode 140 are in contact with the first electrode 140 in the first surface of the substrate 110 The low concentration emitter layer 120L is formed on the first surface of the substrate 110 in a second region other than the first region described above, that is, the first electrode 140 is not formed on the first surface of the substrate 110 Lt; / RTI > region.

따라서, 고농도 에미터부(120H)의 패턴 형태는 제1 전극(140)의 복수의 전면 핑거전극(141) 및 복수의 전면 버스바(142)의 배열 형태와 동일할 수 있다.Therefore, the pattern shape of the high concentration emitter section 120H may be the same as the arrangement of the plurality of front finger electrodes 141 and the plurality of front bus bars 142 of the first electrode 140.

아울러, 저농도 에미터부(120L)의 두께(T120L)는 고농도 에미터부(120H)의 두께(T120H)보다 작을 수 있다. 따라서, 제1 전극(140)과 직접 접촉하는 고농도 에미터부(120H)에서 제1 전극(140)과 기판(110)이 접촉하는 단락(shunt)을 방지할 수 있으며, 케리어가 제1 전극(140)이 형성되지 않는 에미터부(120)의 표면, 즉 제2 영역에 형성된 저농도 에미터부(120L)를 따라 이동할 때에, 불순물의 양이 상대적으로 작아 전하의 손실을 최소화할 수 있다. 따라서 태양 전지(1)의 효율을 보다 향상시킬 수 있다.The thickness T120L of the low concentration emitter section 120L may be smaller than the thickness T120H of the high concentration emitter section 120H. Therefore, it is possible to prevent a shunt in which the first electrode 140 and the substrate 110 are in contact with each other in the high concentration emitter section 120H which is in direct contact with the first electrode 140, Concentration emitter portion 120L formed on the surface of the emitter portion 120, that is, the second region, on which no impurity is formed, the amount of the impurity is relatively small, so that the loss of charge can be minimized. Therefore, the efficiency of the solar cell 1 can be further improved.

다음, 후면 전계부(130)는 에미터부(120)와 반대로 제1 도전성 타입의 불순물을 함유할 뿐 면저항 값, 패턴의 형태, 형성 두께가 에미터부(120)와 동일할 수 있다.Next, the rear electric field 130 contains impurities of the first conductivity type as opposed to the emitter 120, and may have the same sheet resistance value, pattern shape, and formed thickness as the emitter layer 120.

보다 구체적으로, 후면 전계부(130)는 제1 면저항 값을 갖는 고농도 전계부(130H)와 고농도 전계부(130H)의 면저항 값보다 높은 제2 면저항 값을 갖는 저농도 전계부(130L)를 포함할 수 있다.More specifically, the backside electrical section 130 includes a high concentration electrical section 130H having a first sheet resistance value and a low concentration electrical section 130L having a second sheet resistance value higher than the sheet resistance value of the high concentration electrical section 130H .

여기서, 고농도 전계부(130H)의 제1 면저항 값은 20Ω/sq. 내지 80Ω/ sq.일 수 있으며, 저농도 전계부(130L)의 제2 면저항 값은 80 Ω/sq. 내지 150Ω/sq. 면저항 값을 가질 수 있다.Here, the first sheet resistance value of the high-concentration electric field section 130H is 20? / Sq. And the second sheet resistance value of the low concentration electric field 130L may be 80? / Sq. To 150 Ω / sq. It can have a sheet resistance value.

여기서, 고농도 전계부(130H)는 기판(110)의 제2 면 중에서 제2 전극(150)이 형성되어, 후면 전계부(130)와 제2 전극(150)이 접촉하는 제1 영역에 형성될 수 있으며, 저농도 전계부(130L)는 기판(110)의 제2 면 중에서 전술한 제1 영역을 제외한 나머지 제2 영역, 즉 기판(110)의 제2 면 중에서 제2 전극(150)이 형성되지 않은 영역에 형성될 수 있다.Here, the high-concentration electric field portion 130H is formed in the first region of the substrate 110 in which the second electrode 150 is formed and the rear electric portion 130 and the second electrode 150 are in contact with each other And the low concentration electric field 130L is formed on the second surface of the substrate 110 except for the first region, that is, the second electrode 150 is formed on the second surface of the substrate 110 Or the like.

따라서, 고농도 전계부(130H)의 패턴 형태는 제2 전극(150)의 핑거전극(151) 및 후면 버스바(152)의 배열 형태와 동일할 수 있다.Therefore, the pattern shape of the high-concentration electric field 130H may be the same as the arrangement of the finger electrode 151 and the rear bus bar 152 of the second electrode 150. [

아울러, 저농도 전계부(130L)의 두께(T130L)는 고농도 전계부(130H)의 두께(T130H)보다 작을 수 있다. 따라서, 제2 전극(150)과 직접 접촉하는 고농도 전계부(130H)에서 제2 전극(150)과 기판(110)이 접촉하는 단락(shunt)을 방지할 수 있으며, 케리어가 제2 전극(150)이 형성되지 않는 후면 전계부(130)의 표면, 즉 제2 영역에 형성된 저농도 전계부(130L)를 따라 이동할 때에, 불순물의 양이 상대적으로 작아 전하의 손실을 최소화할 수 있다. 따라서 태양 전지(1)의 효율을 보다 향상시킬 수 있다.In addition, the thickness T130L of the low-concentration electric field portion 130L may be smaller than the thickness T130H of the high-concentration electric field portion 130H. Therefore, it is possible to prevent a shunt that the second electrode 150 and the substrate 110 are in contact with each other in the high-concentration electric field portion 130H which is in direct contact with the second electrode 150, The amount of impurities is relatively small when moving along the low-concentration electric field portion 130L formed on the surface of the rear electric section 130 where the light-emitting section 130 is not formed, that is, the second region. Therefore, the efficiency of the solar cell 1 can be further improved.

이와 같이, 본 발명에 따른 양면형 태양 전지(1)는 에미터부(120) 뿐만 아니라, 후면 전계부(130)도 농도 차이가 서로 다른 영역을 구비함으로써, 태양 전지(1)의 효율을 보다 극대화할 수 있다.As described above, in the double-sided solar cell 1 according to the present invention, not only the emitter section 120 but also the rear electric section 130 have regions with different concentration differences, thereby maximizing the efficiency of the solar cell 1 can do.

이하의 도 3a 내지 도 3i는 앞서 전술한 도 1 및 도 2에 도시된 양면형 태양 전지를 제조하는 방법의 일례를 설명하기 위한 도이다.3A to 3I are diagrams for explaining an example of a method of manufacturing the double-sided solar cell shown in Figs. 1 and 2 described above.

먼저 도 3a에 도시된 바와 같이, 제1 도전성 타입의 기판(110)을 준비한다. 이때, 기판(110)의 표면은 도시된 바와 같이, 텍스쳐링 처리가 되어 복수의 요철이 형성될 수 있다. First, as shown in FIG. 3A, a substrate 110 of a first conductivity type is prepared. At this time, the surface of the substrate 110 may be textured to form a plurality of irregularities.

여기서, 제1 도전성 타입은 앞서 도 1 및 2에서 설명한 바와 같이, p형 도전성 타입이거나 n형 도전성 타입일 수 있다.Here, the first conductive type may be a p-type conductive type or an n-type conductive type, as described in FIGS. 1 and 2.

따라서, 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 기판(110)이 함유할 수 있으며, 이와는 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 기판(110)이 함유할 수 있다.Accordingly, when the substrate 110 has a p-type conductivity type, the substrate 110 may contain an impurity of a trivalent element such as boron (B), gallium, indium, etc. Alternatively, the substrate 110 may contain an impurity of a pentavalent element such as phosphorus (P), arsenic (As), antimony (Sb) or the like.

이하에서는, 기판(110)이 p형의 도전성 타입을 가질 경우를 일례로 설명한다.Hereinafter, a case where the substrate 110 has a p-type conductivity type will be described as an example.

다음, 도 3b에 도시된 바와 같이, 제1 도전성 타입의 기판(110)의 제1 면에 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물을 함유하는 제1 도펀트 페이스트(120P)를 도포한다. 여기서, 제2 도전성 타입은 제1 도전성 타입과 반대인 경우를 의미한다.Next, as shown in FIG. 3B, a first dopant paste 120P containing an impurity of a second conductivity type opposite to the first conductivity type is applied to the first surface of the substrate 110 of the first conductivity type . Here, the second conductivity type means the opposite of the first conductivity type.

따라서, 기판(110)이 p형의 도전성 타입을 가질 경우, 제1 도펀트 페이스트(120P)는 5가 원소의 불순물을 함유할 수 있고, 기판(110)이 n형의 도전성 타입을 가질 경우, 제1 도펀트 페이스트(120P)는 3가 원소의 불순물을 함유할 수 있다.Therefore, when the substrate 110 has a p-type conductivity type, the first dopant paste 120P may contain an impurity of a pentavalent element, and when the substrate 110 has an n-type conductivity type, 1 dopant paste 120P may contain an impurity of a trivalent element.

따라서, 도 3a에서 기판(110)이 p형의 도전성 타입을 가질 경우를 일례로 설명하고 있으므로, 도 3b에서의 제1 도펀트 페이스트(120P)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.3A, the first dopant paste 120P shown in FIG. 3B includes phosphorus (P), arsenic (As), antimony (Sb), and the like. ), And the like.

이와 같은 제1 도펀트 페이스트(120P)는 앞서 전술한 바와 같이, 제1 전극(140)의 패턴과 동일하게 기판(110)의 제1 영역에 도포될 수 있다. 즉, 기판(110)의 제1 면 중 제1 영역 위에 형성될 전면 핑거전극(141) 및 전면 버스바(142)의 패턴과 중첩되는 동일한 패턴으로 도포될 수 있다.The first dopant paste 120P may be applied to the first region of the substrate 110 in the same manner as the pattern of the first electrode 140, as described above. In other words, it may be applied in the same pattern overlapping the patterns of the front finger electrode 141 and the front bus bar 142 to be formed on the first area of the first surface of the substrate 110.

따라서, 제1 전극(140)의 패턴이 격자형 패턴을 갖는 경우, 제1 도펀트 페이스트(120P)도 격자형 패턴으로 도포될 수 있다.Therefore, when the pattern of the first electrode 140 has a lattice-like pattern, the first dopant paste 120P can also be applied in a lattice pattern.

이후, 도 3c에 도시된 바와 같이, 기판(110)의 제2 면에 제1 도전성 타입의 불순물을 제2 도펀트 페이스트(130P)를 도포한다. 따라서, 제2 도펀트 페이스트(130P)는 기판(110)과 동일한 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유할 수 있다.Next, as shown in FIG. 3C, a second dopant paste 130P is applied to the second surface of the substrate 110 with an impurity of the first conductivity type. Accordingly, the second dopant paste 130P may contain the same impurity as the substrate 110, such as boron (B), gallium, indium, or the like.

이와 같은 제2 도펀트 페이스트(130P)는 앞서 전술한 바와 같이, 제2 전극(150)의 패턴과 동일하게 기판(110)의 제2 면 중 제1 영역에 도포될 수 있다. 즉, 기판(110)의 제2 면 중 제1 영역 위에 형성될 후면 핑거전극(151) 및 후면 버스바(152)의 패턴과 중첩되는 동일한 패턴으로 도포될 수 있다.The second dopant paste 130P may be applied to the first region of the second surface of the substrate 110 in the same manner as the pattern of the second electrode 150, as described above. That is, the same pattern that overlaps the pattern of the rear finger electrode 151 and the rear bus bar 152 to be formed on the first area of the second side of the substrate 110.

따라서, 제2 전극(150)의 패턴이 격자형 패턴을 갖는 경우, 제2 도펀트 페이스트(130P)도 격자형 패턴으로 도포될 수 있다.Therefore, when the pattern of the second electrode 150 has a lattice pattern, the second dopant paste 130P can also be applied in a lattice pattern.

이후, 도 3d의 (a)에 도시된 바와 같이, 제1 도펀트 페이스트(120P)의 불순물을 기판(110)의 제1 면으로 확산시켜 기판(110)의 제1 면에 에미터부(120)를 형성하고, 제2 도펀트 페이스트(130P)의 불순물을 기판(110)의 제2 면으로 확산시켜 기판(110)의 제2 면에 후면 전계부(130)를 형성한다. 이때에, 기판(110)의 제1 면에 도포된 제1 도펀트 페이스트(120P)의 불순물과 기판(110)의 제2 면에 도포된 제2 도펀트 페이스트(130P)의 불순물은 동일한 챔버 내에서 동일한 열처리 공정에 의해 동시에 확산된다.3 (a), impurities of the first dopant paste 120P are diffused to the first surface of the substrate 110, and the emitter portion 120 is formed on the first surface of the substrate 110 And the impurities of the second dopant paste 130P are diffused to the second surface of the substrate 110 to form the rear surface electric conductor 130 on the second surface of the substrate 110. [ At this time, the impurities of the first dopant paste 120P applied to the first surface of the substrate 110 and the impurities of the second dopant paste 130P applied to the second surface of the substrate 110 are the same in the same chamber And is simultaneously diffused by the heat treatment process.

이에 의해, 도 3e에 도시된 바와 같이, 기판(110)의 제1 면에는 제1 면저항 값을 갖는 고농도 에미터부(120H)와 고농도 에미터부(120H)의 면저항 값보다 높은 제2 면저항 값을 갖는 저농도 에미터부(120L), 기판(110)의 제2 면에는 제1 면저항 값을 갖는 고농도 전계부(130H)와 고농도 전계부(130H)의 면저항값보다 높은 제2 면저항 값을 갖는 저농도 전계부(130L)를 동시에 형성시킬 수 있다.3E, the first surface of the substrate 110 has a second sheet resistance value higher than that of the high concentration emitter section 120H having the first sheet resistance value and the sheet resistance value of the high concentration emitter section 120H The low concentration emitter section 120L and the low concentration conductive section 130H having the second sheet resistance value higher than the sheet resistance value of the high concentration electric field section 130H and the high concentration electric field section 130H having the first sheet resistance value are formed on the second surface of the substrate 110 130L can be simultaneously formed.

이때, 도 3d의 (a)에 도시된 바와 같이, 동일한 챔버 내에서 동일한 열처리 공정에 의해 제1 도펀트 페이스트(120P)의 불순물과 제2 도펀트 페이스트(130P)의 불순물이 동시에 확산하여 각각 기판(110)의 제1 면에 에미터부(120)와 기판(110)의 제2 면에 후면 전계부(130)를 형성해야 하므로, 불활성 가스 분위기에서 제1 도펀트 페이스트(120P)의 불순물과 제2 도펀트 페이스트(130P)의 불순물을 확산시킬 수 있다. 예를 들어, N2 가스 분위기에서 확산을 진행할 수 있고, 이때의 확산 온도는 대략 900℃ ~ 950℃일 수 있다.At this time, impurities of the first dopant paste 120P and impurities of the second dopant paste 130P are simultaneously diffused by the same heat treatment process in the same chamber, as shown in FIG. 3D (a) The impurity of the first dopant paste 120P and the impurity of the second dopant paste 120P in the inert gas atmosphere have to be formed on the first surface of the emitter layer 120 and the second surface of the substrate 110, It is possible to diffuse impurities of the impurity 130P. For example, the diffusion can proceed in an N 2 gas atmosphere, and the diffusion temperature at this time may be approximately 900 ° C to 950 ° C.

이와 같은 확산 공정을 진행할 때에, 공정 시간 및 공정의 효율성을 향상시키기 위해, 도 3d의 (b)에 도시된 바와 같이, 기판(110)의 제1 면에 제1 도펀트 페이스트(120P), 기판(110)의 제2 면에 제2 도펀트 페이스트(130P)가 도포된 기판(110)을 확산 챔버 내에 복수 개로 배치시킬 수 있다. In order to improve the process time and the efficiency of the process in the diffusion process, the first dopant paste 120P, the substrate (not shown) The substrate 110 on which the second dopant paste 130P is applied may be disposed on the second surface of the diffusion chamber 110 in a plurality of diffusion chambers.

아울러, 도 3d의 (c)에 도시된 바와 같이, 복수 개의 기판(110) 각각은 기판(110)의 제1 면이 서로 마주보도록 배치되거나, 기판(110)의 제2 면이 서로 마주보도록 배치될 수 있다. 즉, 예를 들어, 도 3d의 (c)에 도시된 바와 같이, 제1 면에 제1 도펀트 페이스트(120P)가 도포되고, 제2 면에 제2 도펀트 페이스트(130P)가 도포된 기판(110)이 110a,110b, 110c인 경우, 110a 기판 및 110b 기판에서 제2 도펀트 페이스트(130P)가 도포된 면이 서로 마주 보도록 배치되고, 110b 기판 및 110c 기판에서 제1 도펀트 페이스트(120P)가 도포된 면이 서로 마주 보도록 배치될 수 있다.As shown in FIG. 3D, each of the plurality of substrates 110 may be disposed such that the first surfaces of the substrates 110 face each other, or the second surfaces of the substrates 110 face each other . That is, for example, as shown in FIG. 3D, a first dopant paste 120P is applied to the first surface and a second dopant paste 130P is applied to the second surface of the substrate 110 The first dopant paste 120P is coated on the substrates 110a and 110b so that the surfaces coated with the second dopant paste 130P are opposed to each other on the substrates 110a and 110b and the first dopant paste 120P is coated on the substrates 110b and 110c So that the surfaces face each other.

이에 따라, 제1 도펀트 페이스트(120P) 및 제2 도펀트 페이스트(130P)의 각 불순물이 확산할 때에, 각 불순물이 서로 혼합되지 않도록 하면서, 에미터부(120)와 후면 전계부(130)를 보다 안정적으로 형성시킬 수 있다.This allows the emitter section 120 and the rear electric section 130 to be more stably disposed so that the respective impurities of the first dopant paste 120P and the second dopant paste 130P diffuse, .

이때에, 복수 개의 기판(110) 중 서로 가장 인접한 각 기판(110) 사이의 간격(DW)은 1.5mm ~ 3mm 사이일 수 있다. At this time, the interval DW between the substrates 110 closest to each other among the plurality of substrates 110 may be between 1.5 mm and 3 mm.

이와 같은 제1 도펀트 페이스트(120P)의 불순물과 제2 도펀트 페이스트(130P)의 불순물이 동시에 확산되어 도 3E에 도시된 바와 같이, 기판(110)의 제1 면에는 에미터부(120)와 기판(110)의 제2 면에는 후면 전계부(130)가 형성된다.The impurity of the first dopant paste 120P and the impurity of the second dopant paste 130P are simultaneously diffused so that the emitter portion 120 and the substrate (not shown) are formed on the first surface of the substrate 110, 110 are formed on the second surface.

이때에, 기판(110)이 p-type이므로, 에미터부(120)는 n-type이 되고, 후면 전계부(130)는 p+이 된다.At this time, since the substrate 110 is p-type, the emitter section 120 becomes n-type and the rear electric section 130 becomes p +.

여기서, 제1 도펀트 페이스트(120P)의 불순물 확산에 의해 도 3E와 같이, 기판(110)의 제1 면 중 제1 도펀트 페이스트(120P)가 도포된 제1 영역에는 고농도 에미터부(120H)가 형성되고, 기판(110)의 제1 면 중 제1 영역을 제외한 나머지 제2 영역, 즉 제1 도펀트 페이스트(120P)가 도포되지 않은 영역에는 저농도 에미터부(120L)가 형성될 수 있다.3E, a high concentration emitter section 120H is formed in the first region of the first surface of the substrate 110, to which the first dopant paste 120P is applied, by the impurity diffusion of the first dopant paste 120P. And the low concentration emitter layer 120L may be formed in the second region of the first surface of the substrate 110 except for the first region, that is, the region where the first dopant paste 120P is not applied.

따라서, 제1 전극(140)이 후속 공정에 의해 기판(110)의 제1 면 중 제1 영역에 형성되므로, 고농도 에미터부(120H)가 형성되는 패턴은 제1 전극(140)의 형성 패턴과 동일하게 격자 형태일 수 있고, 저농도 에미터부(120L)는 제1 전극(140)이 형성되지 않은 영역에 형성될 수 있다.Therefore, since the first electrode 140 is formed in the first region of the first surface of the substrate 110 by a subsequent process, the pattern in which the high concentration emitter portion 120H is formed is formed in a pattern of the first electrode 140 And the low concentration emitter layer 120L may be formed in a region where the first electrode 140 is not formed.

여기서, 고농도 에미터부(120H)는 20Ω/sq. 내지 80Ω/ sq.의 면저항 값을 갖고, 저농도 에미터부(120L)는 80 Ω/sq. 내지 150Ω/sq. 면저항 값을 가질 수 있다.Here, the high concentration emitter section 120H has a resistance of 20? / Sq. And 80 Ω / sq., And the low concentration emitter section 120L has a sheet resistance of 80 Ω / sq. To 150 Ω / sq. It can have a sheet resistance value.

아울러, 제2 도펀트 페이스트(130P)의 불순물 확산에 의해 도 3e와 같이, 기판(110)의 제2 면 중 제2 도펀트 페이스트(130P)가 도포된 제1 영역에는 고농도 전계부(130H)가 형성되고, 기판(110)의 제2 면 중 제1 영역을 제외한 나머지 제2 영역, 즉 제2 도펀트 페이스트(130P)가 도포되지 않은 영역에는 저농도 전계부(130L)가 형성될 수 있다.As shown in FIG. 3E, by the impurity diffusion of the second dopant paste 130P, a high concentration electric field 130H is formed in the first region of the second surface of the substrate 110, to which the second dopant paste 130P is applied And a low concentration electric field portion 130L may be formed in a second region of the second surface of the substrate 110 excluding the first region, that is, a region where the second dopant paste 130P is not applied.

따라서, 제2 전극(150)이 후속 공정에 의해 기판(110)의 제2 면 중 제1 영역에 형성되므로, 고농도 전계부(130H)가 형성되는 패턴은 제2 전극(150)의 형성 패턴과 동일하게 격자 형태일 수 있고, 저농도 전계부(130L)는 제2 전극(150)이 형성되지 않은 영역에 형성될 수 있다.Accordingly, since the second electrode 150 is formed in the first region of the second surface of the substrate 110 by a subsequent process, the pattern in which the high-concentration electric field portion 130H is formed is formed in a pattern of the second electrode 150 And the low concentration electric field portion 130L may be formed in an area where the second electrode 150 is not formed.

여기서, 고농도 전계부(130H)는 20Ω/sq. 내지 80Ω/ sq.의 면저항 값을 갖고, 저농도 전계부(130L)는 80 Ω/sq. 내지 150Ω/sq. 면저항 값을 가질 수 있다.Here, the high-concentration electric field portion 130H has a resistance value of 20? / Sq. And the low concentration electric field portion 130L has a sheet resistance of 80? / Sq. To 150 Ω / sq. It can have a sheet resistance value.

다음, 전극을 형성하기 이전에, 에미터부(120) 및 후면 전계부(130) 중 적어도 하나 위에 도 1 및 도 2에 도시된 유전체층(160, 170)을 형성하는 단계를 더 포함할 수 있다.Next, the method may further include forming the dielectric layers 160 and 170 shown in FIGS. 1 and 2 on at least one of the emitter portion 120 and the rear electric portion 130 before forming the electrode.

여기서, 유전체층(160, 170)은 실리콘 질화(SiNx)막, 실리콘 산화(SiOx)막, 실리콘 질화 산화(SiNxOy)막 및 알루미늄 산화(AlOx)막 중 적어도 하나를 포함하여 형성시킬 수 있다.Here, the dielectric layers 160 and 170 may include at least one of a silicon nitride (SiNx) film, a silicon oxide (SiOx) film, a silicon nitride oxide (SiNxOy) film, and an aluminum oxide (AlOx) film.

예를 들어, 기판(110)이 p-타입, 에미터부(120)가 n-타입인 경우, 도 3f와 같이, (-) 전하 특성을 가지는 에미터부(120)의 저하 특성을 고려하여, 먼저, (+) 전하 특성을 가지는 질화 실리콘(SiNx)막(160A)을 에미터부(120) 위에 형성할 수 있다. 이에 따라, 케리어를 끌어당기는 기생 션트(parastic shunt)를 방지할 수 있다.For example, when the substrate 110 is a p-type and the emitter section 120 is an n-type, considering the degradation characteristics of the emitter section 120 having a negative charge characteristic, as shown in FIG. 3F, A silicon nitride (SiNx) film 160A having positive (+) charge characteristics can be formed on the emitter section 120. [ Thus, a parasitic shunt that attracts the carrier can be prevented.

이후, 도 3g에 도시된 바와 같이, (-) 전하 특성을 가지는 산화 알루미늄(AlOx)막(170A)을 에미터부(120) 위에 형성된 질화 실리콘(SiNx)막(160a) 위에 형성하고, 산화 알루미늄(AlOx)막(170B)을 후면 전계부(130)의 위에 형성할 수 있다.3G, an aluminum oxide (AlOx) film 170A having negative (-) charge characteristics is formed on a silicon nitride (SiNx) film 160a formed on the emitter section 120, AlOx) film 170B may be formed on the rear electric section 130. [

그 이후, 도 3h에 도시된 바와 같이, 질화 실리콘(SiNx)막(160B)을 후면 전계부(130) 위에 형성된 산화 알루미늄(AlOx)막(170B) 위에 더 형성할 수 있다.Thereafter, a silicon nitride (SiNx) film 160B may further be formed on the aluminum oxide (AlOx) film 170B formed on the rear electric section 130, as shown in FIG. 3H.

이와 같이, 에미터부(120)와 후면 전계부(130) 각각 위에 패시베이션 기능과 반사 방지막 기능을 하는 유전체층(160, 170)을 모두 형성시킬 수 있다.As described above, the dielectric layers 160 and 170 having the passivation function and the antireflection film function can be formed on the emitter layer 120 and the back electric layer 130, respectively.

여기서, 유전체층(160, 170)의 형성 순서는 각 유전체층(160, 170)의 전하 특성과 에미터부(120) 및 후면 전계부(130)의 전하 특성을 모두 고려하여 이외에도 다양하게 변화될 수 있다. 예를 들어, (-) 전하 특성을 가지는 산화 알루미늄(AlOx)막을 후면 전계부(130)의 위에 가장 먼저 형성하는 것도 가능하고, (+) 전하 특성을 가지는 질화 실리콘(SiNx)막(160A, 160B) 대신에, 실리콘 산화(SiOx)막, 실리콘 질화 산화(SiNxOy)막을 사용할 수도 있으며, 이들을 함께 사용하는 것도 가능하다.Here, the formation order of the dielectric layers 160 and 170 can be variously changed in addition to the charge characteristics of the dielectric layers 160 and 170 and the charge characteristics of the emitter section 120 and the rear electric section 130. For example, an aluminum oxide (AlOx) film having (-) charge characteristics may be formed first on the rear electric conductor 130, and a silicon nitride (SiNx) film 160A, 160B ), A silicon oxide (SiOx) film, a silicon nitride oxide (SiNxOy) film, or the like may be used together.

다음, 도 3i에 도시된 바와 같이, 기판(110)의 제1 면 중에서 고농도 에미터부(120H)가 형성된 제1 영역에 제1 전극(140)을 형성하고, 제판의 제2 면 중에서 고농도 전계부(130H)가 형성된 제1 영역에 제2 전극(150)을 형성할 수 있다.Next, as shown in FIG. 3I, a first electrode 140 is formed on a first area of the first surface of the substrate 110 where the high concentration emitter section 120H is formed, and a first electrode 140 is formed on the second surface of the substrate 110, The second electrode 150 may be formed in the first region where the first electrode 130H is formed.

보다 구체적으로, 기판(110)의 제1 면 중에서 고농도 에미터부(120H)가 형성된 제1 영역 위의 170A 유전체층 위에 제1 전극(140)을 형성하는 페이스트를 도포 및 건조시킨 후, 기판(110)의 제2 면 중에서 고농도 전계부(130H)가 형성된 제1 영역 위의 160B 유전체층 위에 제2 전극(150)을 형성하는 페이스트를 도포 및 건조시킨 후, 고온의 열처리 공정을 통해 제1 전극(140) 및 제2 전극(150) 각각이 유전체층(160, 170)을 뚫고 제1 전극(140)은 고농도 에미터부(120H)에 제2 전극(150)은 고농도 전계부(130H)에 도 3i에 도시된 바와 같이, 각각 연결될 수 있다.More specifically, a paste for forming the first electrode 140 is applied on the 170A dielectric layer on the first area where the high concentration emitter section 120H is formed on the first surface of the substrate 110, A paste for forming the second electrode 150 is applied and dried on the 160B dielectric layer on the first area where the high concentration electric field 130H is formed on the second surface of the first electrode 140, And the second electrode 150 penetrate the dielectric layers 160 and 170 so that the first electrode 140 is connected to the high concentration emitter section 120H and the second electrode 150 is connected to the high concentration electric field section 130H, As shown in FIG.

지금까지는 기판이 p-type인 경우를 일례로 설명하였지만, 이하의 도 4A 내지 도 4F에서는 기판이 n-type인 경우를 일례로 간략하게 설명하고, 중복되는 내용은 생략한다.Although the case where the substrate is a p-type has been described above as an example, in the following Figs. 4A to 4F, the case where the substrate is n-type will be briefly described as an example, and redundant contents will be omitted.

먼저 도 4a에 도시된 바와 같이, 기판(110’)이 n-type인 경우, 기판(110’)의 제1 면에는 p-type의 불순물을 가지는 제1 도펀트 페이스트(120P’)가 도포될 수 있다. 예를 들어, 제1 도펀트 페이스트(120P’)는 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유할 수 있다.As shown in FIG. 4A, when the substrate 110 'is of n-type, a first dopant paste 120P' having a p-type impurity may be applied to the first surface of the substrate 110 ' have. For example, the first dopant paste 120P 'may contain an impurity of a trivalent element such as boron (B), gallium, indium, and the like.

또한, 기판(110’)의 제2 면에는 기판(110’)과 동일한 n-type의 불순물을 가지는 제2 도펀트 페이스트(130P’)가 도포될 수 있다. 예를 들어, 제2 도펀트 페이스트(130P’)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.In addition, a second dopant paste 130P 'having the same n-type impurity as the substrate 110' may be applied to the second surface of the substrate 110 '. For example, the second dopant paste 130P 'may contain impurities of pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb), and the like.

이후, 기판(110’)의 제1 면에 도포된 제1 도펀트 페이스트(120P’)와 기판(110’)의 제2 면에 도포된 제2 도펀트 페이스트(130P’)를 동일한 챔버 내의 불활성 가스 분위기 상태에서 동일한 열처리 공정에 의해 동시에 확산될 수 있다.Thereafter, the first dopant paste 120P 'applied to the first surface of the substrate 110' and the second dopant paste 130P 'applied to the second surface of the substrate 110' are injected into an inert gas atmosphere Can be simultaneously diffused by the same heat treatment process.

여기서의 확산 방법은 도 3d에서 설명한 바와 동일한 방법이 적용될 수 있다.Here, the same method as described in Fig. 3D can be applied to the diffusion method.

이에 따라, 도 4b에 도시된 바와 같이, 기판(110’)의 제1 면에 형성되는 고농도 에미터부(120H’)와 저농도 에미터부(120L’)는 p-type, 기판(110’)의 제2 면에 형성되는 고농도 전계부(130H’)와 저농도 전계부(130L’)는 n+로 동시에 형성될 수 있다. Accordingly, as shown in FIG. 4B, the high-concentration emitter section 120H 'and the low-concentration emitter section 120L' formed on the first surface of the substrate 110 'are p-type, The high-concentration electric field 130H 'and the low-concentration electric field 130L' formed on the two surfaces can be simultaneously formed with n +.

따라서, 고농도 에미터부(120H’)와 저농도 에미터부(120L’)를 포함하는 에미터부(120’)는 (+) 전하 특성을 가지고, 고농도 전계부(130H’)와 저농도 전계부(130L’)를 포함하는 후면 전계부(130’)는 (-) 전하 특성을 가지게 된다.Therefore, the emitter section 120 'including the high concentration emitter section 120H' and the low concentration emitter section 120L 'has positive charge characteristics and the high concentration electric field section 130H' and the low concentration electric field section 130L ' (-) charge characteristic of the back electromotive section 130 '.

따라서, 유전체층을 형성한 단계는 앞선 도 3f 내지 도 3h에서 설명한 바와 다르게 형성될 수 있다. Therefore, the step of forming the dielectric layer can be formed differently from that described in FIGS. 3F to 3H.

구체적인 일례로, 도 4c에 도시된 바와 같이, 기판(110’)이 n-타입이고, 에미터부(120’)가 (+) 전하 특성을 갖는 p-타입, 후면 전계부(130’)가 (-) 전하 특성을 갖는 n+인 경우, (+) 전하 특성을 갖는 질화 실리콘(SiNx)막(160B’)을 후면 전계부(130’) 위에 먼저 형성할 수 있다.As a specific example, as shown in FIG. 4C, a p-type substrate 110 'having an n-type and an emitter portion 120' having positive (+) charge characteristics, a backside electrical portion 130 ' -) charge characteristics, the silicon nitride (SiNx) film 160B 'having (+) charge characteristics can be formed first on the rear electric section 130'.

이후, 도 4d에 도시된 바와 같이, (-) 전하 특성을 갖는 산화 알루미늄(AlOx)막(170B’)을 후면 전계부(130’) 위에 형성된 질화 실리콘(SiNx)막(160B’) 위에 형성하고, 산화 알루미늄(AlOx)막(170A’)을 에미터부(120’) 위에 형성할 수 있다.4D, an aluminum oxide (AlOx) film 170B 'having (-) charge characteristics is formed on a silicon nitride (SiNx) film 160B' formed on the rear electric field portion 130 ' , An aluminum oxide (AlOx) film 170A 'may be formed on the emitter section 120'.

그 다음, 도 4e에 도시된 바와 같이, 다시 (+) 전하 특성을 갖는 질화 실리콘(SiNx)막(160A’)을 에미터부(120’) 위에 형성된 산화 알루미늄(AlOx)막(170A’) 위에 형성할 수 있다. 4E, a silicon nitride (SiNx) film 160A 'having (+) charge characteristics is formed on the aluminum oxide (AlOx) film 170A' formed on the emitter section 120 ' can do.

이후, 도 4f에 도시된 바와 같이, 에미터부(120’)에 연결되는 제1 전극(140)과 후면 전계부(130’)에 연결되는 제2 전극(150)을 형성할 수 있다. 여기서의 제1 전극(140)과 제2 전극(150)의 형성 방법은 도 3i에서 설명한 바와 동일할 수 있다.4F, a first electrode 140 connected to the emitter section 120 'and a second electrode 150 connected to the rear electric section 130' may be formed. Here, the method of forming the first electrode 140 and the second electrode 150 may be the same as that described with reference to FIG. 3I.

이와 같이, 본 발명에 따른 태양 전지는 기판(110’)의 제1 면에 도포된 제1 도펀트 페이스트(120P’)와 기판(110’)의 제2 면에 도포된 제2 도펀트 페이스트(130P’)를 동시에 확산시켜, 기판(110’)의 제1 면에는 저농도 에미터부(120L’)와 고농도 에미터부(120H’), 기판(110’)의 제2 면에는 저농도 전계부(130L’)와 고농도 전계부(130H’)를 한번의 열처리 공정에 의해 동시에 형성시킬 수 있어, 태양 전지 제조 공정의 단계 및 시간을 보다 단축할 수 있다.As described above, the solar cell according to the present invention includes a first dopant paste 120P 'applied on a first surface of a substrate 110' and a second dopant paste 130P 'applied on a second surface of the substrate 110' The low concentration emitter section 120L 'and the high concentration emitter section 120H' are formed on the first surface of the substrate 110 'and the low concentration electric field section 130L' is formed on the second surface of the substrate 110 ' The high-concentration electric field 130H 'can be formed at the same time by a single heat treatment process, so that the step and time of the solar cell manufacturing process can be further shortened.

아울러, 도 3d의 (c)에 도시된 바와 같이, 복수의 기판(110’)을 동시에 한번의 열처리 공정으로 복수의 기판(110’) 각각의 제1 면에 저농도 에미터부(120L’)와 고농도 에미터부(120H’), 기판(110’) 각각의 제2 면에는 저농도 전계부(130L’)와 고농도 전계부(130H’)를 한번의 열처리 공정에 의해 동시에 형성시킬 수 있어, 제조 공정의 효율을 더욱 향상시킬 수 있다.As shown in FIG. 3D (c), a plurality of substrates 110 'are simultaneously subjected to a heat treatment process to form a low-concentration emitter section 120L' and a high-concentration emitter section 120L 'on the first surface of each of the plurality of substrates 110' The low concentration electric field portion 130L 'and the high concentration electric field portion 130H' can be simultaneously formed on the second surface of each of the emitter portion 120H 'and the substrate 110' by a single heat treatment process, Can be further improved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.

Claims (14)

제1 도전성 기판의 제1 면 및 제2 면에 각각 제2 도전성의 제1 도펀트 페이스트와 제1 도전성의 제2 도펀트 페이스트를 도포하는, 도포 단계;
상기 제1 및 제2 도전성 페이스트를 동시에 열 확산시켜 상기 기판의 제1 면 및 제2 면에 각각 에미터부 및 후면 전계부를 형성하는, 확산 단계; 그리고,
상기 에미터부에 연결되는 제1 전극, 상기 후면 전계부에 연결되는 제2 전극을 각각 형성하는 전극 형성 단계;를 포함하고,
상기 확산 단계에서, 상기 제1 도펀트 페이스트와 상기 제2 도펀트 페이스트는 동시에 상기 기판의 제1 면 및 제2면으로 각각 열 확산되고,
상기 에미터부는, 상기 제1 도펀트 페이스트가 도포된 제1 영역에 형성된 제1 면저항 값의 고농도 에미터부와, 상기 제1 영역을 제외한 나머지 제2 영역에 형성된 상기 제1 면저항 값보다 높은 제2 면저항 값을 갖는 저농도 에미터부를 포함하고,
상기 후면 전계부는, 상기 제2 도펀트 페이스트가 도포된 제1 영역에 형성된 제1 면저항 값의 고농도 전계부와, 상기 제1 영역을 제외한 나머지 제2 영역 사이로 형성된 상기 제1 면저항 값보다 높은 제2 면저항 값을 갖는 저농도 전계부를 포함하고,
상기 고농도 에미터부, 상기 저농도 에미터부, 상기 고농도 전계부, 상기 저농도 전계부는 상기 확산 단계에서 다 같이 형성되고,
상기 확산 단계에서,
상기 기판의 제1 면 및 제2 면에 각각 제1 도펀트 페이스트와 제2 도펀트 페이스트가 도포된 기판이 확산 챔버 내에 복수 개로 배치되며,
상기 복수 개의 기판들은 상기 제1 도펀트 페이스트가 도포된 제1 면끼리 마주하고, 상기 제2 도펀트 페이스트가 도포된 제2 면끼리 마주하게 배치된 양면형 태양 전지의 제조 방법.
Applying a first dopant paste of a second conductivity and a second dopant paste of a first conductivity to the first and second surfaces of the first conductive substrate, respectively;
A diffusion step of simultaneously heat-diffusing the first and second conductive pastes to form emitter portions and a rear surface electric field portion on the first and second surfaces of the substrate, respectively; And,
An electrode forming step of forming a first electrode connected to the emitter section and a second electrode connected to the rear electric section,
In the diffusion step, the first dopant paste and the second dopant paste are simultaneously thermally diffused to the first and second surfaces of the substrate,
Wherein the emitter portion includes a high concentration emitter portion having a first sheet resistance value formed in a first region coated with the first dopant paste and a second sheet resistance portion having a second sheet resistance higher than the first sheet resistance value formed in the second region except for the first region, Concentration emitter portion having a value of < RTI ID = 0.0 >
Wherein the rear surface electric field portion has a second sheet resistance higher than the first sheet resistance value formed between the high concentration electric field portion having the first sheet resistance value formed in the first region coated with the second dopant paste and the second region except for the first region, And a low-concentration electric field portion having a value of < RTI ID =
The high-concentration emitter portion, the low-concentration emitter portion, the high-concentration electric field portion, and the low-concentration electric field portion are all formed in the diffusion step,
In the diffusion step,
A plurality of substrates having first and second dopant pastes and second dopant pastes respectively disposed on the first and second surfaces of the substrate are disposed in the diffusion chamber,
Wherein the plurality of substrates are disposed so that first surfaces of the first dopant paste are opposed to each other and second surfaces of the second dopant paste are opposed to each other.
삭제delete 제1 항에서,
상기 제1 도펀트 페이스트가 도포된 제1 영역은 상기 제1 전극의 패턴과 중첩되는 양면형 태양 전지의 제조 방법.
The method of claim 1,
Wherein the first region to which the first dopant paste is applied overlaps the pattern of the first electrode.
삭제delete 제1 항에서,
상기 제2 도펀트 페이스트가 도포된 제1 영역은 상기 제2 전극의 패턴과 중첩되는 양면형 태양 전지의 제조 방법.
The method of claim 1,
Wherein the first region to which the second dopant paste is applied overlaps the pattern of the second electrode.
제1 항에서,
상기 확산 단계에서
상기 제1 도펀트 페이스트의 불순물과 상기 제2 도펀트 페이스트의 불순물은 불활성 가스 분위기에서 확산되는 양면형 태양 전지의 제조 방법.
The method of claim 1,
In the diffusion step
Wherein the impurity of the first dopant paste and the impurity of the second dopant paste are diffused in an inert gas atmosphere.
삭제delete 제1 항에서,
상기 복수 개의 기판 중 서로 마주한 서로 가장 인접한 각 기판 사이의 간격은 1.5mm ~ 3mm 사이인 양면형 태양 전지의 제조 방법.
The method of claim 1,
Wherein a distance between each of the substrates closest to each other among the plurality of substrates is between 1.5 mm and 3 mm.
제1 항에서,
상기 확산 단계와 상기 전극 형성 단계 사이에, 상기 에미터부 및 상기 후면 전계부 중 적어도 하나 위에 유전체층을 형성하는 단계를 더 포함하는 양면형 태양 전지의 제조 방법.
The method of claim 1,
Further comprising forming a dielectric layer on at least one of the emitter portion and the rear electrode portion between the diffusion step and the electrode formation step.
제9 항에서,
상기 유전체층은 실리콘 질화막, 실리콘 산화막, 실리콘 질화 산화막 및 알루미늄 산화막 중 적어도 하나를 포함하는 양면형 태양 전지의 제조 방법.
The method of claim 9,
Wherein the dielectric layer comprises at least one of a silicon nitride film, a silicon oxide film, a silicon nitride oxide film, and an aluminum oxide film.
제9 항에서,
상기 유전체층을 형성하는 단계는
상기 기판이 p-타입이고, 상기 에미터부가 n-타입인 경우,
질화 실리콘막을 상기 에미터부 위에 형성하는 단계;
산화 알루미늄막을 상기 에미터부 위에 형성된 질화 실리콘(SiNx)막 및 상기 후면 전계부의 위에 형성하는 단계; 및
질화 실리콘막을 상기 후면 전계부 위에 형성된 상기 산화 알루미늄막 위에 형성하는 단계;
를 포함하는 양면형 태양 전지의 제조 방법.
The method of claim 9,
The step of forming the dielectric layer
If the substrate is a p-type and the emitter is n-type,
Forming a silicon nitride film on the emitter portion;
Forming an aluminum oxide film on the silicon nitride (SiNx) film formed on the emitter portion and on the rear surface electric field portion; And
Forming a silicon nitride film on the aluminum oxide film formed on the rear electric field portion;
Lt; RTI ID = 0.0 > 1, < / RTI >
제9 항에서,
상기 유전체층을 형성하는 단계는
상기 기판이 n-타입이고, 상기 에미터부가 p-타입인 경우,
질화 실리콘막을 상기 후면 전계부 위에 형성하는 단계;
산화 알루미늄막을 상기 후면 전계부 위에 형성된 질화 실리콘막 및 상기 에미터부 위에 형성하는 단계; 및
질화 실리콘막을 상기 에미터부 위에 형성된 산화 알루미늄막 위에 형성하는 단계;
를 포함하는 양면형 태양 전지의 제조 방법.
The method of claim 9,
The step of forming the dielectric layer
If the substrate is n-type and the emitter is p-type,
Forming a silicon nitride film on the rear electric field portion;
Forming an aluminum oxide film on the silicon nitride film formed on the rear electric field portion and on the emitter portion; And
Forming a silicon nitride film on the aluminum oxide film formed on the emitter portion;
Lt; RTI ID = 0.0 > 1, < / RTI >
제1 항에서,
상기 고농도 에미터부는 20 Ω/sq. 내지 80 Ω/sq.의 면저항 값을 갖고,
상기 저농도 에미터부는 80 Ω/sq. 내지 150 Ω/sq. 면저항 값을 갖는 양면형 태양 전지의 제조 방법.
The method of claim 1,
The heavily doped emitter portion has a resistivity of 20 Ω / sq. To 80 < RTI ID = 0.0 > ohm / sq.
The low concentration emitter portion has a conductivity of 80 Ω / sq. To 150 Ω / sq. A method of manufacturing a double-sided solar cell having a sheet resistance value.
제1 항에서,
상기 고농도 전계부는 20 Ω/sq. 내지 80 Ω/sq.의 면저항 값을 갖고,
상기 저농도 전계부는 80 Ω/sq. 내지 150 Ω/sq. 면저항 값을 갖는 양면형 태양 전지의 제조 방법.
The method of claim 1,
The high-concentration field portion has a thickness of 20 Ω / sq. To 80 < RTI ID = 0.0 > ohm / sq.
The low-concentration electric field portion has an electric conductivity of 80 Ω / sq. To 150 Ω / sq. A method of manufacturing a double-sided solar cell having a sheet resistance value.
KR1020120076630A 2012-07-13 2012-07-13 Manufacturing method of bi-facial solar cell KR101890286B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120076630A KR101890286B1 (en) 2012-07-13 2012-07-13 Manufacturing method of bi-facial solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120076630A KR101890286B1 (en) 2012-07-13 2012-07-13 Manufacturing method of bi-facial solar cell

Publications (2)

Publication Number Publication Date
KR20140010555A KR20140010555A (en) 2014-01-27
KR101890286B1 true KR101890286B1 (en) 2018-08-22

Family

ID=50143119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120076630A KR101890286B1 (en) 2012-07-13 2012-07-13 Manufacturing method of bi-facial solar cell

Country Status (1)

Country Link
KR (1) KR101890286B1 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507855A (en) * 2008-10-29 2012-03-29 イノヴァライト インコーポレイテッド Method for forming a multi-doped junction on a substrate
KR101543767B1 (en) * 2008-12-30 2015-08-12 엘지전자 주식회사 Method For Forming Selective Emitter Of Solar Cell Solar Cell and Fabricating Method Thereof
JP5379767B2 (en) * 2010-09-02 2013-12-25 PVG Solutions株式会社 Solar cell and manufacturing method thereof
KR101699301B1 (en) * 2010-09-28 2017-01-24 엘지전자 주식회사 Bifacial solar cell module
KR101165915B1 (en) * 2010-12-06 2012-07-19 주식회사 신성솔라에너지 Method for fabricating solar cell
KR101198430B1 (en) * 2010-12-31 2012-11-06 현대중공업 주식회사 Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101198438B1 (en) * 2010-12-31 2012-11-06 현대중공업 주식회사 Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof

Also Published As

Publication number Publication date
KR20140010555A (en) 2014-01-27

Similar Documents

Publication Publication Date Title
US11056598B2 (en) Solar cell
KR101387718B1 (en) Solar cell and method for manufactruing the same
JP5628952B2 (en) Solar cell
KR101918737B1 (en) Solar cell
KR101630526B1 (en) Solar cell
KR101284278B1 (en) Solar cell module and interconnector used in solar cell module
KR20130073346A (en) Solar cell
KR101612133B1 (en) Metal Wrap Through type solar cell and method for fabricating the same
KR101925928B1 (en) Solar cell and manufacturing method thereof
KR101699312B1 (en) Solar cell and manufacturing method thereof
KR20160052271A (en) Solar cell
KR101092468B1 (en) Solar cell and manufacturing mehtod of the same
KR101045859B1 (en) Solar cell and manufacturing method thereof
KR20130126301A (en) Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell
KR20110138649A (en) Solar cell and method for manufacturing the same
KR101959410B1 (en) Solar cell and solar cell module with the same
KR101828423B1 (en) Solar cell
KR101890286B1 (en) Manufacturing method of bi-facial solar cell
KR20150061169A (en) Solar cell and method for manufacturing the same
KR101579321B1 (en) Method for manufacturing solar cell
KR20130051623A (en) Bi-facial solar cell and the manufacturing mathod thereof
KR20180064265A (en) Solar cell manufacturing method and solar cell
KR20170090781A (en) Solar cell and manufacturing method thereof
KR20140020372A (en) Solar cell having a selective emitter and fabricting method thereof
KR20130068787A (en) Solar cell and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant