KR101661364B1 - Method for manufacturing solar cell - Google Patents

Method for manufacturing solar cell Download PDF

Info

Publication number
KR101661364B1
KR101661364B1 KR1020100096446A KR20100096446A KR101661364B1 KR 101661364 B1 KR101661364 B1 KR 101661364B1 KR 1020100096446 A KR1020100096446 A KR 1020100096446A KR 20100096446 A KR20100096446 A KR 20100096446A KR 101661364 B1 KR101661364 B1 KR 101661364B1
Authority
KR
South Korea
Prior art keywords
substrate
emitter
electric field
electrode
depressed
Prior art date
Application number
KR1020100096446A
Other languages
Korean (ko)
Other versions
KR20120035003A (en
Inventor
고화영
김형석
이헌민
최정훈
김철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100096446A priority Critical patent/KR101661364B1/en
Publication of KR20120035003A publication Critical patent/KR20120035003A/en
Application granted granted Critical
Publication of KR101661364B1 publication Critical patent/KR101661364B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것이다. 태양 전지는 제1 도전성 타입의 기판, 상기 기판의 제1 면 위에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖고 있으며, 함몰부를 구비하고 있는 에미터부, 상기 에미터부 위에 위치하고, 상기 에미터부와 인접한 하부면에 상기 함몰부와 대응하는 돌출부를 구비한 제1 전극, 그리고, 상기 기판과 연결되어 있는 제2 전극을 포함한다. 이로 인해, 에미터부의 표면적이 증가하여, 그 위에 위치하는 제1 전극과의 접촉 면적이 증가하므로, 에미터부로부터 제1 전극으로의 전하 전송율이 증가하여 태양 전지의 효율이 향상된다.The present invention relates to a solar cell. A solar cell comprises: a substrate of a first conductivity type; an emitter section located on a first side of the substrate and having a second conductivity type opposite to the first conductivity type, the emitter section having a depression; A first electrode having a protrusion corresponding to the depression on a lower surface adjacent to the tab, and a second electrode connected to the substrate. As a result, the surface area of the emitter portion increases and the contact area with the first electrode located on the emitter portion increases. Thus, the charge transfer rate from the emitter portion to the first electrode increases, thereby improving the efficiency of the solar cell.

Description

태양 전지의 제조 방법{METHOD FOR MANUFACTURING SOLAR CELL}[0001] METHOD FOR MANUFACTURING SOLAR CELL [0002]

본 발명은 태양 전지의 제조 방법에 관한 것이다The present invention relates to a method of manufacturing a solar cell

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다. Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor, and the generated electron-hole pairs are separated into electrons and holes which are charged by the photovoltaic effect, The electrons move toward the semiconductor portion and the holes move toward the p-type semiconductor portion. The transferred electrons and holes are collected by the different electrodes connected to the p-type semiconductor portion and the n-type semiconductor portion, respectively, and the electrodes are connected by a wire to obtain electric power.

본 발명이 이루고자 하는 기술적 과제는 태양 전지의 제조를 용이하게 하기 위한 것이다. The technical problem to be solved by the present invention is to facilitate manufacture of a solar cell.

본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 제조 시간을 단축하기 위한 것이다.Another technical problem to be solved by the present invention is to shorten the manufacturing time of the solar cell.

본 발명의 한 특징에 따른 태양 전지는 제1 도전성 타입의 기판, 상기 기판의 제1 면 위에 위치하고 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖고 있으며, 함몰부를 구비하고 있는 에미터부, 상기 에미터부 위에 위치하고, 상기 에미터부와 인접한 하부면에 상기 함몰부와 대응하는 돌출부를 구비한 제1 전극, 그리고, 상기 기판과 연결되어 있는 제2 전극을 포함한다. A solar cell according to one aspect of the present invention includes a substrate of a first conductivity type, an emitter section having a second conductivity type located on a first surface of the substrate and opposite to the first conductivity type and having a depression, A first electrode located on the emitter portion and having a protrusion corresponding to the depression on a lower surface adjacent to the emitter portion and a second electrode connected to the substrate.

상기 함몰부의 최대 지름은 상기 제1 전극의 폭의 70%에 해당하는 값을 갖는 것이 좋다. It is preferable that the maximum diameter of the depressed portion has a value corresponding to 70% of the width of the first electrode.

상기 함몰부의 표면 형상은 곡면일 수 있다. The surface shape of the depressed portion may be a curved surface.

상기 제1 전극은 상기 하부면과 대향하는 상부면에 함몰부를 더 구비하고 있고, 상기 함몰부의 형성 위치는 상기 에미터부의 함몰부의 위치에 대응할 수 있다.The first electrode may further include a depressed portion on an upper surface facing the lower surface, and the depressed portion may correspond to a position of the depressed portion of the emitter portion.

상기 특징에 따른 태양 전지는 상기 기판의 상기 제1 면 위에 상기 에미터부와 이격되게 위치하고 상기 제1 도전성 타입을 갖고 있으며, 함몰부를 구비하고 있는 후면 전계부를 더 포함할 수 있고, 상기 제2 전극은 상기 후면 전계부 위에 위치하고, 상기 후면 전계부와 인접한 하부면에 상기 후면 전계부의 함몰부와 대응하는 돌출부를 구비할 수 있다.The solar cell according to the above feature may further include a rear surface electric field portion disposed on the first surface of the substrate so as to be spaced apart from the emitter portion and having the first conductive type and having a depression, And a protruding portion located on the rear electric field portion and corresponding to a depression of the rear electric field portion on a lower surface adjacent to the rear electric field portion.

상기 후면 전계부의 상기 함몰부의 최대 지름은 상기 제2 전극의 폭의 70%에 해당하는 값을 가질 수 있다. The maximum diameter of the depressed portion of the rear surface electric field portion may have a value corresponding to 70% of the width of the second electrode.

상기 후면 전계부의 상기 함몰부의 표면 형상은 곡면일 수 있다. The surface shape of the depressed portion of the rear electric field portion may be a curved surface.

상기 제2 전극은 상기 하부면과 대향하는 상부면에 함몰부를 더 구비하고 있고, 상기 함몰부의 형성 위치는 상기 후면 전계부의 함몰부의 위치에 대응할 수 있다. The second electrode may further include a depressed portion on an upper surface facing the lower surface, and the depressed portion may correspond to a position of the depressed portion of the rear surface electric field portion.

상기 특징에 따른 태양 전지는 상기 기판과 상기 후면 전계부 사이에 보호부를 더 포함할 수 있다. The solar cell according to the above feature may further include a protection portion between the substrate and the rear electric field portion.

상기 특징에 따른 태양 전지는 상기 기판과 상기 에미터부 사이에 보호부를 더 포함할 수 있다. The solar cell according to the above feature may further include a protective portion between the substrate and the emitter portion.

상기 특징에 따른 태양 전지는 상기 기판의 상기 제1 면과 마주하는 상기 기판의 제2 면 위에 위치하는 보호부를 더 포함할 수 있다. The solar cell according to the above feature may further include a protection portion located on the second surface of the substrate facing the first surface of the substrate.

상기 특징에 따른 태양 전지는 상기 기판의 상기 제1 면과 마주하는 상기 기판의 제2 면 위에 위치하는 반사 방지부를 더 포함할 수 있다. The solar cell according to the above feature may further include an antireflective portion located on the second surface of the substrate facing the first surface of the substrate.

상기 기판의 상기 제1 면은 빛이 입사되지 않은 면인 것이 좋다. It is preferable that the first surface of the substrate is a surface on which no light is incident.

상기 기판은 결정질 반도체로 이루어져 있고, 상기 에미터부는 비결정질 반도체로 이루어지는 것이 바람직하다.Preferably, the substrate is made of a crystalline semiconductor, and the emitter section is made of an amorphous semiconductor.

본 발명의 다른 특징에 따른 태양 전지의 제조 방법은, 기판의 제1 면 위에 제1 불순물을 함유한 에미터부를 형성하는 단계, 상기 에미터부 위에 에칭 페이스트를 도포한 후 열처리하여 상기 에칭 페이스트가 도포된 부분의 상기 에미터부를 식각하여, 상기 에미터부의 상부면에 함몰부를 형성하는 단계, 상기 에칭 페이스트를 세정하는 단계, 그리고 상기 함몰부를 구비한 상기 에미터부의 상부면 위에 제1 전극을 형성하고, 상기 기판과 연결되는 제2 전극을 형성하는 단계를 포함한다. A method for manufacturing a solar cell according to another aspect of the present invention includes the steps of forming an emitter section containing a first impurity on a first surface of a substrate, applying an etching paste on the emitter section, Forming a depression on an upper surface of the emitter portion, cleaning the etching paste, and forming a first electrode on the upper surface of the emitter portion having the depression, And forming a second electrode connected to the substrate.

상기 특징에 따른 태양 전지의 제조 방법은 상기 기판의 제1 면 위에 상기 제2 불순물을 함유한 후면 전계부를 형성하는 단계를 포함하고, 상기 제2 전극은 상기 후면 전계부의 상부면 위에 형성될 수 있다.The method of manufacturing a solar cell according to the above feature may include forming a rear surface electric field portion containing the second impurity on a first surface of the substrate and the second electrode may be formed on a top surface of the rear electric field portion .

상기 특징에 따른 태양 전지의 제조 방법은 상기 후면 전계부 위에 상기 에칭 페이스트를 도포한 후 열처리하여 상기 에칭 페이스트가 도포된 부분의 상기 후면 전계부를 식각하여, 상기 후면 전계부의 상부면에 함몰부를 형성하는 단계, 그리고 상기 에칭 페이스트를 세정하는 단계를 더 포함할 수 있다.In the method of manufacturing a solar cell according to the above feature, the etching paste is applied on the rear electric field portion, and then the heat conductive paste is applied to the rear surface electric field portion of the portion to which the etching paste is applied to form a depressed portion on the upper surface of the rear electric field portion And a step of cleaning the etching paste.

상기 특징에 따른 태양 전지의 제조 방법은 상기 제1 면과 마주하고 있는 상기 기판의 제2 면 위에 보호부를 형성하는 단계를 더 포함할 수 있다.The method of manufacturing a solar cell according to the above feature may further include forming a protection portion on a second surface of the substrate facing the first surface.

상기 특징에 따른 태양 전지의 제조 방법은 상기 제1 면과 마주하고 있는 상기 기판의 제2 면 위에 반사 방지막을 형성하는 단계를 더 포함할 수 있다.The method may further include forming an antireflection film on the second surface of the substrate facing the first surface.

상기 제1 면은 빛이 입사되지 않은 면인 것이 좋다.It is preferable that the first surface is a surface on which no light is incident.

상기 기판은 결정질 반도체로 이루어져 있고, 상기 에미터부는 비결정질 반도체로 이루어지는 것이 바람직하다.Preferably, the substrate is made of a crystalline semiconductor, and the emitter section is made of an amorphous semiconductor.

상기 제1 불순물과 상기 제2 불순물은 서로 다른 도전성 타입을 갖는 것이 좋다.It is preferable that the first impurity and the second impurity have different conductivity types.

본 발명의 특징에 따르면, 에미터부와 후면 전계부의 표면적이 증가하므로, 그 위에 위치하는 전극들과의 접촉 면적이 증가한다. 이로 인해, 에미터부 및 후면 전계부로부터 전극들로의 전하 전송율이 증가하여 태양 전지의 효율이 향상된다.According to the feature of the present invention, the surface area of the emitter portion and the rear surface electric portion is increased, so that the contact area with the electrodes positioned thereon increases. As a result, the charge transfer rate from the emitter portion and the rear electric field portion to the electrodes increases, thereby improving the efficiency of the solar cell.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 3l은 본 발명의 한 실시예에 따른 태양 전지의 제조 공정을 순차적으로 나타낸 도면이다.1 is a partial perspective view of a solar cell according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the solar cell shown in FIG. 1 taken along line II-II.
3A to 3L are views sequentially illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Also, when a part is formed as "whole" on the other part, it means not only that it is formed on the entire surface (or the front surface) of the other part but also not on the edge part.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예인 태양 전지 및 그 제조 방법에 대하여 설명한다.Hereinafter, a solar cell and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.First, a solar cell according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2. FIG.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.FIG. 1 is a partial perspective view of a solar cell according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II of the solar cell shown in FIG.

도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(11)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함] 위에 위치하는 전면 보호부(191), 전면 보호부(191) 위에 위치하는 반사 방지부(130), 빛이 입사되지 않고 입사면의 반대쪽에 위치한 기판(110)의 비입사면[이하, '후면(rear surface)'라 함] 위에 위치하는 후면 보호부(192), 후면 보호부(192) 위에 위치하는 복수의 에미터부(emitter region)(121), 후면 보호부(192) 위에 위치하고 복수의 에미터부(121)와 이격되어 있는 복수의 후면 전계부[back surface field (BSF) region](172), 복수의 에미터부(121) 위에 각각 위치하는 복수의 제1 전극(141), 그리고 복수의 후면 전계부(172) 위에 각각 위치하는 복수의 제2 전극(142)을 포함한다.1 and 2, a solar cell 11 according to an embodiment of the present invention includes a substrate 110, an incident surface (hereinafter referred to as a front surface) that is a surface of the substrate 110 on which light is incident, The reflection preventing part 130 located on the front protective part 191 and the non-incident surface 130 of the substrate 110 positioned on the opposite side of the incident surface without light incident thereon, A plurality of emitter regions 121 located on the rear surface protection portion 192 and a rear surface protection portion 192 located on the rear surface 192 A plurality of first electrodes 141 located on the plurality of emitter portions 121 and a plurality of second electrode portions 141 disposed on the plurality of emitter portions 121, And a plurality of second electrodes 142 located on the plurality of rear electric fields 172, respectively.

기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘(silicon)으로 이루어진 반도체 기판이다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 실리콘이다. 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 기판(110)에 도핑된다. The substrate 110 is a semiconductor substrate made of silicon of a first conductivity type, for example, n-type conductivity type. Here, the silicon is crystalline silicon such as monocrystalline silicon or polycrystalline silicon. Impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) are doped to the substrate 110 when the substrate 110 has an n-type conductivity type. Alternatively, however, the substrate 110 may be of the p-type conductivity type and may be made of a semiconductor material other than silicon. When the substrate 110 has a p-type conductivity type, the substrate 110 is doped with an impurity of a trivalent element such as boron (B), gallium (Ga), indium (In)

이러한 기판(110)은 불규칙한 표면을 갖는 요철면(uneven surface)을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 요철면으로 도시하여 그 위에 위치하는 전면 보호부(191)와 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 기판(110)의 전면 위에 위치한 전면 보호부(191)와 반사 방지부(130) 역시 요철면을 갖는다.Such a substrate 110 has an uneven surface with an irregular surface. In FIG. 1, only the edge portion of the substrate 110 is shown as an uneven surface, and the front protective portion 191 and the anti-reflection portion 130, which are positioned thereon, are also shown with only the edge portion thereof as an uneven surface. However, the entire front surface of the substrate 110 substantially has an uneven surface, so that the front surface protective portion 191 and the anti-reflection portion 130, which are located on the front surface of the substrate 110, also have uneven surfaces.

또한, 기판(110)은 전면뿐만 아니라 후면에도 요철면을 가질 수 있다. 이 경우, 기판(110)의 후면에 위치하는 후면 보호부(192), 복수의 에미터부(121), 후면 전계부(172), 그리고 제1 및 제2 전극(141, 142) 역시 요철면을 가질 수 있다. In addition, the substrate 110 may have an uneven surface on the rear surface as well as on the front surface. In this case, the rear surface protection part 192, the plurality of emitter parts 121, the rear electric part 172, and the first and second electrodes 141 and 142 located on the rear surface of the substrate 110 are also provided with the irregular surface Lt; / RTI >

기판(110)의 전면 위에 위치한 전면 보호부(191)는 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면 및 그 근처에서 손실되는 전하의 양을 감소시킨다. The front surface protection unit 191 located on the front surface of the substrate 110 changes a defect such as a dangling bond mainly present on the surface of the substrate 110 and its vicinity to a stable bond, A passivation function is performed to reduce the amount of charge lost on the surface of the substrate 110 and the vicinity thereof due to the defect.

본 실시예에서, 전면 보호부(191)는 진성 비정질 실리콘[intrinsic amorphous silicon (a-Si)]으로 이루어져 있고, 약 1㎚ 내지 10㎚의 두께를 가질 수 있다. In this embodiment, the front surface protection portion 191 is made of intrinsic amorphous silicon (a-Si) and may have a thickness of about 1 nm to 10 nm.

전면 보호부(191)의 두께가 약 1nm 이상이면 기판(110) 전면에 전면 보호부(191)가 좀더 균일하게 도포되므로 패시베이션 기능을 좀더 양호하게 수행할 수 있으며, 전면 보호부(191)의 두께가 약 10nm 이하이면 전면 보호부(191) 내에서 흡수되는 빛의 양을 좀더 감소시켜 기판(110) 내로 입사되는 빛의 양을 좀더 증가시킬 수 있다. 반사 방지부(191)는 필요에 따라 생략 가능하다.If the thickness of the front protective part 191 is about 1 nm or more, the front protective part 191 is more uniformly coated on the entire surface of the substrate 110, so that the passivation function can be performed more satisfactorily. The amount of light absorbed in the front protective portion 191 may be further reduced to further increase the amount of light incident into the substrate 110. [ The antireflection portion 191 may be omitted if necessary.

전면 보호부(191) 위에 위치한 반사 방지부(130)는 태양 전지(11)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(11)의 효율을 높인다. 이러한 반사 방지부(130)는 실리콘 질화막(SiNx), 비정질 실리콘 질화막(a-SiNx), 실리콘 산화막(SiOx) 등으로 이루어지고, 약 70㎚ 내지 90㎚의 두께를 가질 수 있다. 이러한 반사 방지부(130)는 필요에 따라 생략 가능하다.The antireflection part 130 located on the front surface protection part 191 reduces the reflectivity of light incident on the solar cell 11 and increases the selectivity of a specific wavelength area to increase the efficiency of the solar cell 11. The antireflective portion 130 is made of a silicon nitride film (SiNx), an amorphous silicon nitride film (a-SiNx), a silicon oxide film (SiOx) or the like, and may have a thickness of about 70 nm to 90 nm. The antireflection portion 130 may be omitted if necessary.

기판(110)의 후면에 위치한 후면 보호부(192)는 서로 이격되어 있는 복수의 제1 후면 보호 부분(1921)과 복수의 제2 후면 보호 부분(1922)을 구비한다. 제1 후면 보호 부분(1921)과 제2 후면 보호 부분(1922)은 기판(110) 위에서 번갈아 위치하며 서로 나란히 정해진 방향으로 뻗어 있다. The rear surface protection portion 192 located on the rear surface of the substrate 110 includes a plurality of first rear surface protection portions 1921 and a plurality of second rear surface protection portions 1922 which are spaced apart from each other. The first rear surface protection portion 1921 and the second rear surface protection portion 1922 are alternately arranged on the substrate 110 and extend in a predetermined direction in parallel with each other.

도 1 및 도 2에 도시한 한 것처럼, 기판(110)의 후면 위에 위치하는 제1 및 제2 후면 보호 부분(1921, 1922)는 평탄한 하부면과 상부면을 갖고 있다. 이때, 각 제1 및 제2 후면 보호 부분(1921, 1922)의 하부면은 기판(110)과 접해 있는 면이고, 상부면은 하부면과 마주하고 있는 면이다. As shown in Figs. 1 and 2, the first and second rear surface protecting portions 1921 and 1922 located on the rear surface of the substrate 110 have a flat lower surface and an upper surface. At this time, the lower surfaces of the first and second rear surface protecting portions 1921 and 1922 are in contact with the substrate 110, and the upper surface is a surface facing the lower surface.

후면 보호부(192)는 전면 보호부(191)와 동일하게, 비정질 실리콘으로 이루어지고 패시베이션 기능을 수행하여, 기판(110)의 후면 쪽으로 이동한 전하가 불안정한 결합에 의해 소멸되는 것을 감소한다. Like the front surface protection unit 191, the rear surface protection unit 192 is made of amorphous silicon and performs a passivation function, thereby reducing the disappearance of charges due to unstable coupling to the rear surface of the substrate 110.

후면 보호부(192)의 제1 및 제2 후면 보호 부분(1921, 1922)은 기판(110)의 후면 쪽으로 이동한 전하가 각각 제1 및 제2 후면 보호 부분(1921, 1922)을 통과하여 복수의 에미터부(121)와 복수의 후면 전계부(172)로 이동할 수 있는 두께를 갖는다. 예를 들어, 각 제1 및 제2 후면 보호 부분(1921, 1922)의 두께는 약 1㎚ 내지 10㎚일 수 있다. The first and second rear surface protection portions 1921 and 1922 of the rear surface protection portion 192 are formed so that the charges moved toward the rear surface of the substrate 110 pass through the first and second rear surface protection portions 1921 and 1922, To the emitter section (121) and the plurality of rear electric sections (172). For example, the thickness of each of the first and second back protection portions 1921, 1922 may be about 1 nm to 10 nm.

각 제1 및 제2 후면 보호 부분(1921, 1922)의 두께가 약 1nm 이상이면 기판(110) 후면에 제1 및 제2 후면 보호 부분(1921, 1922)이 좀더 균일하게 도포되므로 패시베이션 기능을 좀더 양호하게 수행할 수 있으며, 제1 및 제2 후면 보호 부분(1921, 1922) 각각의 두께가 약 10nm 이하이면 전하의 이동을 좀더 용이하게 하고 제1 및 제2 후면 보호 부분(1921, 1922) 내에서 기판(110)을 통과한 빛이 흡수되는 양을 좀더 감소시켜 기판(110) 내로 재입사되는 빛의 양을 좀더 증가시킬 수 있다. 전면 보호부(191)와 유사하게, 후면 보호부(192) 역시 필요에 따라 생략 가능하다.When the thickness of each of the first and second rear surface protection parts 1921 and 1922 is about 1 nm or more, the first and second rear surface protection parts 1921 and 1922 are more uniformly coated on the rear surface of the substrate 110, And if the thickness of each of the first and second rear surface protection portions 1921 and 1922 is about 10 nm or less, it is possible to facilitate the movement of the charge and to prevent the first and second rear surface protection portions 1921 and 1922 The amount of light absorbed by the substrate 110 can be further reduced and the amount of light incident on the substrate 110 can be further increased. Similarly to the front surface protection portion 191, the rear surface protection portion 192 may also be omitted if necessary.

복수의 에미터부(121)는 후면 보호부(192)의 제1 후면 보호 부분(1921) 위에 존재하고 제1 후면 보호 부분(1921)을 따라 길게 뻗어 있다. A plurality of emitter portions 121 are present on the first rear surface protection portion 1921 of the rear surface protection portion 192 and extend along the first rear surface protection portion 1921.

제1 후면 보호 부분(1921)의 상부면이 평탄면을 갖고 있으므로, 각 제1 후면 보호 부분(1921) 위에 위치하여 각 제1 후면 보호 부분(1921)의 상부면과 접해 있는 각 에미터부(121)의 하부면 역시 평탄면을 갖고 있다. Since the upper surface of the first rear surface protection portion 1921 has a flat surface, each emitter portion 121 located above each first rear surface protection portion 1921 and in contact with the upper surface of each first rear surface protection portion 1921 ) Also have a flat surface.

하지만, 자신의 하부면과 마주하고 있는 각 에미터부(121)의 상부면에 오목한 함몰부(1211)를 구비하고 있다. 이때, 함몰부(1211)는 각 에미터부(121)의 상부면의 폭의 가운데 부분에 위치할 수 있고, 함몰부(1211)의 표면 형상은 곡면 형상을 갖고 있고 이 함몰부(1211)의 단면 형상은 반원 형상을 갖고 있다.However, each of the emitter portions 121 facing the lower surface thereof has a recessed depression 1211 on the upper surface thereof. At this time, the depressed portion 1211 may be located at the center of the width of the upper surface of each emitter portion 121, the surface shape of the depressed portion 1211 has a curved surface shape, and the cross section of the depressed portion 1211 The shape has a semicircular shape.

또한, 각 함몰부(1211)의 최대 깊이는 각 에미터부(121)의 두께의 약 70%에 해당하는 값을 가질 수 있다. 이때, 함몰부(1211)의 최대 깊이는 함몰부(1211)가 위치한 부분에 형성되는 에미터부(121)의 가상의 평평한 상부면에서 가장 깊은 곳까지의 최단 거리를 의미한다.In addition, the maximum depth of each depression 1211 may have a value corresponding to about 70% of the thickness of each emitter section 121. At this time, the maximum depth of the depressed portion 1211 means the shortest distance from the imaginary flat top surface of the emitter portion 121 formed at the portion where the depression 1211 is located to the deepest portion.

추가로, 각 함몰부(1211)의 최대 지름(B1)은 에미터부(121) 위에 위치하는 제1 전극(141)의 폭의 약 70%에 해당하는 값을 가질 수 있다.In addition, the maximum diameter B1 of each depression 1211 may have a value corresponding to about 70% of the width of the first electrode 141 located on the emitter portion 121.

이와 같이, 각 에미터부(121)의 상부면에 함몰부(121)가 형성됨에 따라, 각 에미터부(121)의 두께는 위치에 따라 상이하다. 즉, 각 에미터부(121)에서, 함몰부(1211)가 위치한 부분의 두께가 함몰부(1211)가 위치하지 않는 부분보다 작은 두께를 갖고 있고, 함몰부(1211) 내에서도 함몰부(1211)의 가장자리부에서 가운데 부분으로 갈수록 두께는 감소한다. As the depression 121 is formed on the upper surface of each emitter section 121, the thickness of each emitter section 121 differs depending on the position. That is, in each emitter portion 121, the thickness of the portion where the depression 1211 is located is smaller than the portion where the depression 1211 is not located, and the thickness of the depression 1211 The thickness decreases from the edge to the center.

이와 같이, 각 에미터부(121)에 함몰부(121)가 위치하므로, 각 에미터부의 상부면 전체가 평탄면을 갖고 있는 경우와 비교할 때, 본 실시예의 각 에미터부(121)의 상부면의 표면적은 증가한다.Since the depressed portions 121 are located in the respective emitter portions 121 as described above, as compared with the case where the entire upper surface of each emitter portion has a flat surface, the upper surface of each emitter portion 121 of the present embodiment Surface area increases.

각 에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입을 갖고 있고, 기판(110)과 다른 반도체, 예를 들어, 비정질 실리콘으로 이루어져 있는 불순물부다. 따라서, 에미터부(121)는 결정질 반도체로 이루어진 기판(110)과 이종 접합(hetero junction)을 형성하고 또한 p-n 접합을 형성한다.Each emitter section 121 has a second conductivity type, for example, a p-type conductivity type opposite to the conductivity type of the substrate 110, and is formed of a semiconductor different from the substrate 110, for example, amorphous silicon It is an impurity part made up. Therefore, the emitter layer 121 forms a hetero junction with the substrate 110 made of a crystalline semiconductor and also forms a p-n junction.

기판(110)과 복수의 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 n형이고 복수의 에미터부(121)가 p형일 경우, 분리된 정공은 후면 보호부(192)의 제1 후면 보호 부분(1921)을 관통하여 각 에미터부(121) 쪽으로 이동하고 분리된 전자는 후면 보호부(192)의 제2 후면 보호 부분(1922) 쪽으로 이동한다.Hole pairs that are charges generated by the light incident on the substrate 110 due to the built-in potential difference due to the pn junction formed between the substrate 110 and the plurality of emitter portions 121, And electrons move to the n-type and the holes move to the p-type. Therefore, when the substrate 110 is n-type and the plurality of emitter portions 121 are p-type, the separated holes pass through the first rear surface protection portion 1921 of the rear surface protection portion 192 to form the emitter portions 121, And the separated electrons move toward the second rear surface protection portion 1922 of the rear surface protection portion 192.

각 에미터부(121)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)는 n형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 후면 보호부(192)의 제1 후면 보호 부분(1921)을 통해 복수의 에미터부(121) 쪽으로 이동하고 분리된 정공은 후면 보호부(192)의 제2 후면 보호 부분(1922) 쪽으로 이동한다.Each emitter section 121 forms a pn junction with the substrate 110. Thus, unlike the present embodiment, when the substrate 110 has a p-type conductivity type, the emitter section 121 is an n-type conductivity type I have. In this case, the separated electrons are moved toward the plurality of emitter portions 121 through the first rear surface protection portion 1921 of the rear surface protection portion 192 and the separated holes are guided to the second rear surface protection portion 192 of the rear surface protection portion 192, (1922).

복수의 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있고, 반대로 복수의 에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있다.When the plurality of emitter sections 121 have a p-type conductivity type, the emitter section 121 can be doped with an impurity of a trivalent element. Conversely, when the plurality of emitter sections 121 have an n-type conductivity type , The emitter portion 121 may be doped with an impurity of a pentavalent element.

이들 복수의 에미터부(121)는 제1 후면 보호 부분(1921)과 함께 패시베이션 기능을 수행할 수 있고, 이 경우 결함에 의해 기판(110)의 후면에서 소멸되는 전하의 양이 감소하여 태양 전지(11)의 효율이 향상된다.The plurality of emitter sections 121 can perform a passivation function together with the first rear surface protection section 1921. In this case, the amount of charge that is extinguished at the rear surface of the substrate 110 due to the defect is reduced, 11 is improved.

복수의 후면 전계부(172)는 후면 보호부(192)의 제2 후면 보호 부분(1922) 위에 존재하고, 제2 후면 보호 부분(1922)을 따라 길게 뻗어 있다. 따라서, 도 1 및 도 2에 도시한 것처럼, 기판(110)의 후면 위에는 서로 이격되어 있는 후면 전계부(172)와 에미터부(121)가 번갈아 위치한다. A plurality of rear electric components 172 are present on the second rear surface protection portion 1922 of the rear surface protection portion 192 and extend along the second rear surface protection portion 1922. Accordingly, as shown in FIGS. 1 and 2, on the rear surface of the substrate 110, the rear electric section 172 and the emitter section 121 are alternately located.

제2 후면 보호 부분(1922)의 상부면이 평탄면을 갖고 있으므로, 각 제2 후면 보호 부분(1922) 위에 위치하여 각 제2 후면 보호 부분(1922)의 상부면과 접해 있는 각 후면 전계부(172)의 하부면 역시 평탄면을 갖고 있다. Since the upper surface of the second rear surface protection portion 1922 has a flat surface, each rear surface protection portion 1922 is located above each second rear surface protection portion 1922, 172 also have flat surfaces.

하지만, 자신의 하부면과 마주하고 있는 각 후면 전계부(172)의 상부면에 오목한 오목한 함몰부(1721)를 구비하고 있다. 이때, 이 함몰부(1721)는 각 후면 전계부(172)의 상부면의 폭의 가운데 부분에 위치할 수 있고, 함몰부(1721)의 표면 형상은 곡면 형상을 갖고 있고 이 함몰부(1721)의 단면 형상은 반원 형상을 갖고 있다. However, it has a concave depression 1721 on the upper surface of each rear electrical conductor 172 facing its lower surface. At this time, the depressed portion 1721 may be located in the middle of the width of the upper surface of each rear electric portion 172, and the surface shape of the depressed portion 1721 is curved, Sectional shape has a semicircular shape.

또한, 각 함몰부(1721)의 최대 깊이는 각 후면 전계부(172)의 두께의 약 70%에 해당하는 값을 가질 수 있다. 이때, 함몰부(1721)의 최대 깊이는 함몰부(1721)가 위치한 부분에 형성되는 후면 전계부(172)의 가상의 평평한 상부면에서 가장 깊은 곳까지의 최단 거리를 의미한다.In addition, the maximum depth of each depression 1721 may have a value corresponding to about 70% of the thickness of each backside electrical portion 172. At this time, the maximum depth of the depression 1721 means the shortest distance from the imaginary flat upper surface of the rear electric portion 172 formed at the portion where the depression 1721 is located to the deepest portion.

각 함몰부(1721)의 최대 지름(B2)은 후면 전계부(172) 위에 위치하는 제2 전극(142)의 폭의 약 70%에 해당하는 값을 가질 수 있다.The maximum diameter B2 of each depression 1721 may have a value corresponding to about 70% of the width of the second electrode 142 located on the rear electric section 172. [

이와 같이, 각 에미터부(121)와 유사하게, 각 후면 전계부(172)의 상부면에 함몰부(1721)가 형성됨에 따라, 각 후면 전계부(172)의 두께 역시 위치에 따라 변한다. 즉, 각 후면 전계부(172)에서, 함몰부(1721)가 위치한 부분의 두께가 함몰부(1721)가 위치하지 않는 부분보다 작은 두께를 갖고 있고, 함몰부(1721) 내에서도 함몰부(1721)의 가장자리부에서 가운데 부분으로 갈수록 두께는 감소한다. Similarly to each emitter section 121, the thickness of each rear electric section 172 also changes depending on the position, as the depressions 1721 are formed on the upper surface of each rear electric section 172. That is, the thickness of the portion where the depressed portion 1721 is located is smaller than the portion where the depressed portion 1721 is not located in each of the rear electric field portions 172, and the depressed portion 1721 is formed in the depressed portion 1721, The thickness decreases from the edge portion to the middle portion of the edge portion.

이와 같이, 각 후면 전계부(172)에 함몰부(1721)가 위치하므로, 각 후면 전계부의 상부면 전체가 평탄면을 갖고 있는 경우와 비교할 때, 본 실시예의 각 후면 전계부(172)의 상부면의 표면적은 증가한다.Since the depressions 1721 are located in the rear electric field sections 172 as described above, compared with the case where the entire upper surface of each rear electric field section has a flat surface, the upper surface of each rear electric field section 172 of the present embodiment The surface area of the surface increases.

이러한 복수의 후면 전계부(172)는 기판(110) 위에 위치하며 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 불순물부이다. 예를 들어, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다.The plurality of backside electric lines 172 are disposed on the substrate 110 and are doped with impurities of the same conductivity type as that of the substrate 110 at a higher concentration than the substrate 110. For example, the plurality of backside electrical sections 172 may be n + impurity regions.

본 실시예에서, 복수의 후면 전계부(172)는 비정질 실리콘(a-Si)과 같은 비결정질 반도체로 이루어져, 기판(110)과 이종 접합을 형성한다.In the present embodiment, the plurality of rear electric sections 172 are made of an amorphous semiconductor such as amorphous silicon (a-Si) to form a heterojunction with the substrate 110. [

이러한 후면 전계부(172)는 기판(110)과 후면 전계부(172)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 후면 전계부(172) 쪽으로의 정공 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 전하(예, 전자) 이동을 용이하게 한다. 따라서, 제2 후면 보호 부분(1922)을 통과한 전하, 예를 들어, 전자가 후면 전계부(172) 및 그 부근에서 정공과 재결합되어 손실되는 양을 감소시키고, 제2 후면 보호 부분(1922)으로부터 후면 전계부(172)로의 전자 이동을 가속화시켜 후면 전계부(172)로의 전자 이동량을 증가시킨다. This rear electric field 172 prevents the hole movement toward the rear electric field 172, which is the direction of movement of the electrons, due to the potential barrier due to the difference in impurity concentration between the substrate 110 and the rear electric field 172, (E. G., Electrons) to the electrical system 172. The < / RTI > Thus, the amount of charge, e. G., Electrons, that has passed through the second rear surface protection portion 1922 is reduced by recombining with the holes in the rear electric < / RTI & To the rear electric section 172, thereby increasing the amount of electron movement to the rear electric section 172.

이들 복수의 후면 전계부(172)는 제2 후면 보호 부분(1922)과 함께 패시베이션 기능을 수행할 수 있고, 이 경우 결함에 의해 기판(110)의 후면에서 소멸되는 전하의 양이 감소하여 태양 전지(11)의 효율이 향상된다. 이러한 후면 전계부(172)는 필요에 따라 생략 가능하다.The plurality of rear electric fields 172 can perform the passivation function together with the second rear surface protection portion 1922. In this case, the amount of electric charges disappearing from the rear surface of the substrate 110 due to the defects is reduced, (11) is improved. This rear electric section 172 can be omitted if necessary.

본 실시예의 경우, 복수의 에미터부(121)와 복수의 후면 전계부(172) 하부에 위치하고 불순물이 존재하지 않거나 거의 없는 진성 반도체 물질(진성 a-Si)의 후면 보호부(192)로 인해, 결정질 반도체 물질로 이루어진 기판(110) 위에 바로 복수의 에미터부(121)와 복수의 후면 전계부(172)가 위치할 때보다 복수의 에미터부(121)와 복수의 후면 전계부(172) 형성 시 결정화 현상이 줄어든다. 이로 인해, 비정질 실리콘 위에 위치하는 복수의 에미터부(121)와 복수의 후면 전계부(172)의 특성이 향상된다.In the present embodiment, due to the rear protective portion 192 of the intrinsic semiconductor material (intrinsic a-Si) located below the plurality of emitter portions 121 and the plurality of rear electric sections 172 and having no or little impurities, When a plurality of emitter portions 121 and a plurality of rear electric fields 172 are formed on a substrate 110 made of a crystalline semiconductor material rather than a plurality of emitter portions 121 and a plurality of rear electric fields 172, The crystallization phenomenon is reduced. As a result, the characteristics of the plurality of emitter portions 121 and the plurality of rear electric sections 172 located on the amorphous silicon are improved.

본 실시예에서, 각 에미터부(121)와 각 후면 전계부(172)의 폭(W1, W2)은 서로 상이하다. 예를 들어, 에미터부(121)의 폭(W1)이 후면 전계부(172)의 폭(W2)보다 크다. 이때, 에미터부(121) 하부에 존재하는 제1 후면 보호 부분(1921)의 폭 역시 후면 전계부(172) 하부에 존재하는 제2 후면 보호 부분(1922)의 폭 보다 크다. 이 경우, 에미터부(121)의 폭(W1)과 후면 전계부(172)의 폭(W2)의 비율은 약 2:8일 수 있다. In the present embodiment, the widths W1 and W2 of the respective emitter portions 121 and the rear electric field portions 172 are different from each other. For example, the width W1 of the emitter section 121 is larger than the width W2 of the rear electric section 172. At this time, the width of the first rear surface protection portion 1921 located under the emitter portion 121 is also larger than the width of the second rear surface protection portion 1922 underlying the rear electric portion 172. In this case, the ratio of the width W1 of the emitter section 121 to the width W2 of the rear electric section 172 may be about 2: 8.

이로 인해, p-n 접합 영역이 증가하므로 전자-정공 쌍의 발생량이 증가하고, p-n 접합 부분에서의 전류 손실을 줄일 수 있으며, 전자에 비해 이동도가 낮은 정공의 수집에 유리하다. As a result, the amount of electron-hole pairs generated increases, the current loss at the p-n junction portion can be reduced, and it is advantageous to collect holes having a lower mobility than electrons.

하지만, 이와는 달리, 후면 전계부(172)의 폭(W2)이 에미터부(121)의 폭(W1)보다 클 수 있다. 이 경우, 후면 전계부(172)로 덮어지는 기판(110)의 표면 면적이 증가하여, 후면 전계부(172)로 인한 후면 전계 효과가 증가한다.Alternatively, however, the width W2 of the rear electric section 172 may be greater than the width W1 of the emitter section 121. [ In this case, the surface area of the substrate 110 covered with the rear electric section 172 increases, and the rear electric field effect due to the rear electric section 172 increases.

복수의 에미터부(121) 위에 위치하는 복수의 제1 전극(141)은 복수의 에미터부(121)를 따라서 길게 연장되어 있고, 복수의 에미터부(121)와 물리적 및 전기적으로 연결되어 있다. The plurality of first electrodes 141 located on the plurality of emitter sections 121 extend long along the plurality of emitter sections 121 and are physically and electrically connected to the plurality of emitter sections 121.

각 제1 전극(141)은 해당 에미터부(121) 쪽으로 이동하는 전하, 예를 들어, 정공을 수집한다.Each first electrode 141 collects charges, for example, holes, which move toward the corresponding emitter section 121.

이미 설명한 것처럼, 각 제1 전극(141)과 접하고 있는 각 에미터부(121)의 상부면이 함몰부(1211)를 구비하고 있으므로, 각 에미터부(121)의 상부면과 접하고 있는 각 제1 전극(141)의 하부면은 함몰부(1211)와 접하고 있는 부분에 돌출부를 갖고 있고, 제1 전극(141)의 하부면과 마주보고 있는 각 제1 전극(141)의 상부면은 각 에미터부(121)의 상부면과 유시하게 함몰부(1411)를 갖고 있다. Since the upper surface of each emitter section 121 in contact with each of the first electrodes 141 is provided with the depressions 1211 as described above, the first electrodes 141, which are in contact with the upper surface of each emitter section 121, The lower surface of the first electrode 141 has a protrusion at a portion in contact with the depression 1211 and the upper surface of each first electrode 141 facing the lower surface of the first electrode 141 is connected to each emitter portion 121 and a recessed portion 1411 invisibly.

이로 인해, 각 제1 전극(141)은 상부면뿐만 아니라 하부면도 곡면 형상을 갖고 있다. 이 곡면 형상은 각 제1 전극(141)의 하부면과 상부면의 가운데 부분에 위치하므로, 각 제1 전극(141)의 하부면과 상부면의 가장장리 부분은 평탄면을 갖고 있다.As a result, each first electrode 141 has a curved surface shape as well as an upper surface. Since the curved surface is located on the lower surface of each first electrode 141 and the middle portion of the upper surface, the longest portion of the lower surface and the upper surface of each of the first electrodes 141 has a flat surface.

따라서, 각 에미터부가 평탄한 상부면을 갖고 있는 경우와 비교할 때, 각 에미터부(121)의 상부면과 접하고 있는 각 제1 전극(141)의 하부면의 접촉 면적이 각 에미터부(121)의 함몰부(1211)에 의해 증가한 표면적만큼 증가하므로, 에미터부(121)와 제1 전극(141)과의 접촉 면적이 증가한다. 이로 인해, 에미터부(121)과 그 위에 위치하는 제1 전극(141)과의 접촉 저항이 감소하여, 각 에미터부(121)로부터 그 위에 위치하는 각 제1 전극(141)으로의 전하 전송율, 예를 들어, 정공의 전송율이 증가한다.Therefore, the contact area of the lower surface of each first electrode 141, which is in contact with the upper surface of each emitter section 121, is smaller than that of each emitter section 121, as compared with the case where each emitter section has a flat upper surface. The contact area between the emitter section 121 and the first electrode 141 is increased because the surface area increased by the depression 1211 is increased. This reduces the contact resistance between the emitter section 121 and the first electrode 141 disposed thereon and reduces the charge transfer rate from each emitter section 121 to each of the first electrodes 141 located thereon, For example, the transmission rate of holes increases.

복수의 후면 전계부(172) 위에 위치하는 복수의 제2 전극(142)은 복수의 후면 전계부(172)를 따라서 길게 연장되어 있고, 복수의 후면 전계부(172)와 전기적 및 물리적으로 연결되어 있다. A plurality of second electrodes 142 positioned over the plurality of backside electrical components 172 extend elongate along the plurality of backside electrical components 172 and are electrically and physically connected to the plurality of backside electrical components 172 have.

각 제2 전극(142)은 해당 후면 전계부(172) 쪽으로 이동한 전하, 예를 들어, 전자를 수집한다.Each second electrode 142 collects an electric charge, e. G., Electrons, that has migrated toward the rear electric field 172.

각 제1 전극(141)과 동일하게, 각 제2 전극(142)과 접하고 있는 각 후면 전계부(172)의 상부면이 함몰부(1721)를 구비하고 있으므로, 각 후면 전계부(172)의 상부면과 접하고 있는 각 제2 전극(142)의 하부면은 함몰부(1721)와 접하고 있는 부분에 돌출부를 갖고 있고, 제2 전극(142)의 하부면과 마주보고 있는 각 제2 전극(142)의 상부면은 각 후면 전계부(172)의 상부면과 유사하게 함몰부(1421)를 갖고 있다. Since the upper surface of each of the rear electric sections 172 contacting each second electrode 142 includes the depressions 1721 in the same manner as the first electrodes 141, The lower surface of each second electrode 142 in contact with the upper surface has a protrusion at a portion in contact with the recessed portion 1721 and each of the second electrodes 142 facing the lower surface of the second electrode 142 Has a depression 1421 similar to the top surface of each backside electrical portion 172. The top surface of each backside electrical portion 172 has a depression 1421,

이로 인해, 각 제2 전극(142)은 상부면뿐만 아니라 하부면도 곡면 형상을 갖고 있다. 이 곡면 형상은 각 제2 전극(142)의 하부면과 상부면의 가운데 부분에 위치하므로, 각 제2 전극(142)의 하부면과 상부면의 가장자리 부분은 평탄면을 갖고 있다.As a result, each second electrode 142 has a curved shape as well as an upper surface as well as a lower surface. Since the curved shape is located on the lower surface of each second electrode 142 and the middle portion of the upper surface, the lower surface of each second electrode 142 and the edge portion of the upper surface have a flat surface.

따라서, 각 후면 전계부가 평탄한 상부면을 갖고 있는 경우와 비교할 때, 각 후면 전계부(172)의 상부면과 접하고 있는 각 제2 전극(142)의 하부면의 접촉 면적이 각 후면 전계부(172)의 함몰부(1721)에 의해 증가한 표면적만큼 증가하므로, 후면 전계부(172)와 제2 전극(142)과의 접촉 면적이 증가한다. 이로 인해, 후면 전계부(172)와 그 위에 위치하는 제2 전극(142)과의 접촉 저항이 감소하여, 각 후면 전계부(172)로부터 그 위에 위치하는 각 제2 전극(142)으로의 전하 전송율, 예를 들어, 전자의 전송율이 증가한다.The contact area of the lower surface of each second electrode 142 that is in contact with the upper surface of each rear electric section 172 is smaller than the contact area of each rear electric section 172 The contact area between the rear electric section 172 and the second electrode 142 is increased. This reduces the contact resistance between the rear electric field portion 172 and the second electrode 142 located thereon so that the electric charge from each rear electric field portion 172 to each second electrode 142 located thereon The transmission rate, for example, the transmission rate of the former, increases.

이미 설명한 것처럼, 에미터부(121)와 후면 전계부(172)에 위치한 함몰부(1211, 1721)의 최대 폭이 제1 및 제2 전극(141, 142)의 폭의 약 70%에 해당하는 크기를 갖고 있으므로, 에미터부(121)와 후면 전계부(172) 위에 각각 위치하는 제1 및 제2 전극(141, 142)은 함몰부(1211, 1721)의 적어도 일부와 접하게 된다. 따라서, 상부면 전체가 평탄한 면을 갖고 있는 에미터부와 후면 전계부의 경우와 비교할 때, 제1 및 제2 전극(141, 142)은 접해 있는 함몰부(1211, 1721)만큼 에미터부(121) 및 후면 전계부와의 접촉 면적이 증가하므로, 불순물부(121, 172)와 전극(141, 142) 간의 접촉 저항이 감소한다. The maximum width of the depressions 1211 and 1721 located in the emitter section 121 and the rear electric section 172 is about 70% of the width of the first and second electrodes 141 and 142 The first and second electrodes 141 and 142 located on the emitter section 121 and the rear electric section 172 are brought into contact with at least a part of the depressions 1211 and 1721, respectively. The first and second electrodes 141 and 142 are exposed to the emitter portions 121 and 132 as much as the depressions 1211 and 1721 which are in contact with the emitter portion and the rear surface portion, The contact area between the impurity portions 121 and 172 and the electrodes 141 and 142 is reduced because the contact area with the rear electric field portion is increased.

복수의 제1 및 제2 전극(141, 142)은 알루미늄(Al)이나 은(Ag)과 같은 금속 물질을 함유하고 있지만, 니켈(Ni), 구리(Cu), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 금속 물질 또는 이외의 다른 도전성 금속 물질로 이루어질 수 있다. The first and second electrodes 141 and 142 may be formed of a metal such as aluminum (Al) or silver (Ag), but may be formed of a metal such as nickel (Ni), copper (Cu), tin ), Indium (In), titanium (Ti), gold (Au), and combinations thereof, or other conductive metal materials.

이처럼, 복수의 제1 및 제2 전극(141, 142)이 금속 물질로 이루어져 있으므로, 복수의 제1 및 제2 전극(141, 142)은 복수의 에미터부(121)와 복수의 후면 전계부(172)를 각각 통과한 빛을 기판(110) 쪽으로 반사시킨다.Since the plurality of first and second electrodes 141 and 142 are made of a metal material, the plurality of first and second electrodes 141 and 142 are electrically connected to the plurality of emitter portions 121 and the plurality of rear electrical parts 172 to the substrate 110 side.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(11)는 복수의 제1 전극(141)과 복수의 제2 전극(142)이 빛이 입사되지 않은 기판(110)의 후면에 위치하고, 기판(110)과 복수의 에미터부(121)가 서로 다른 종류의 반도체로 이루어져 있는 태양 전지로서, 그 동작은 다음과 같다.The solar cell 11 according to the present embodiment having such a structure has a structure in which a plurality of first electrodes 141 and a plurality of second electrodes 142 are positioned on the rear surface of a substrate 110 on which light is not incident, 110 and a plurality of emitter portions 121 are made of different kinds of semiconductors. The operation of the solar cell is as follows.

태양 전지(11)로 빛이 조사되어 반사 방지부(130) 및 전면 보호부(191)를 순차적으로 통과한 후 기판(110)으로 입사되면 빛 에너지에 의해 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 반사 방지부(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱더 증가한다.When the solar cell 11 is irradiated with light and sequentially passes through the antireflection portion 130 and the front surface protection portion 191 and then is incident on the substrate 110, an electron-hole pair is generated in the substrate 110 by light energy do. At this time, the reflection loss of light incident on the substrate 110 is reduced by the anti-reflection unit 130, and the amount of light incident on the substrate 110 is further increased.

이들 전자-정공 쌍은 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어, 정공은 p형의 도전성 타입을 갖는 에미터부(121)쪽으로 이동하고 전자는 n형의 도전성 타입을 갖는 후면 전계부(172)쪽으로 이동하여 각각 제1 전극(141)과 제2 전극(142)으로 전달됨으로써, 제1 및 제2 전극(141, 142)에 의해 수집된다. 이러한 제1 전극(141)과 제2 전극(142)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.These electron-hole pairs are separated from each other by the pn junction of the substrate 110 and the emitter section 121, and the holes move to the emitter section 121 having the p-type conductivity type, and electrons move to the n- And is collected by the first and second electrodes 141 and 142 by being transferred to the first electrode 141 and the second electrode 142, respectively. When the first electrode 141 and the second electrode 142 are connected to each other by a conductor, a current flows and the external power is utilized.

이때, 기판(110)의 후면뿐만 아니라 기판(110)의 전면에 보호부(192, 191)가 위치하므로, 기판(110)의 전면 및 후면의 표면 그리고 그 근처에 존재하는 결함으로 인한 전하 손실량이 줄어들어 태양 전지(11)의 효율이 향상된다.At this time, since the protective portions 192 and 191 are located on the front surface of the substrate 110 as well as the rear surface of the substrate 110, the amount of charge loss due to defects existing on the front surface and the rear surface of the substrate 110, The efficiency of the solar cell 11 is improved.

또한, 기판(110)의 후면에 기판(110)과 동일한 도전성 타입의 불순물을 고농도로 함유한 전계부(172)가 위치하므로, 기판(110) 후면으로의 정공 이동이 방해된다. 이로 인해, 기판(110)의 후면 및 그 부근에서 전자와 정공이 재결합되어 소멸되는 것이 줄어들어, 태양 전지(11)의 효율은 향상된다. In addition, since the electric field portion 172 containing the impurity of the same conductivity type as the substrate 110 is located at the rear surface of the substrate 110, the hole movement to the rear surface of the substrate 110 is hindered. Thus, the recombination of electrons and holes at the back surface and the vicinity of the substrate 110 and the disappearance thereof are reduced, and the efficiency of the solar cell 11 is improved.

추가로, 각 에미터부(121)과 각 후면 전계부(172)의 상부면이 함몰부(1211, 1721)를 구비하고 있으므로, 각 에미터부(121)와 그 위에 위치하는 각 제1 전극(141)과의 접촉 면적이 증가하고 각 후면 전계부(172)와 그 위에 위치하는 각 제2 전극(142)과의 접촉 면적이 증가하여, 에미터부(121)과 제1 전극(141)과의 접촉 저항 그리고 후면 전계부(172)와 제2 전극(142)과의 접촉 저항이 감소하여, 에미터부(121) 및 후면 전계부(172)로부터 제1 및 제2 전극(141, 142)으로의 전하 전송량이 증가한다. 이로 인해, 태양 전지(11)의 효율이 향상된다.In addition, since the upper surfaces of the respective emitter portions 121 and the rear electric portions 172 are provided with the depressions 1211 and 1721, the respective emitter portions 121 and the first electrodes 141 The contact area between the emitter layer 121 and the first electrode 141 increases so that the contact area between each rear electric field 172 and each of the second electrodes 142 located thereon is increased, The resistance between the first and second electrodes 141 and 142 from the emitter portion 121 and the rear electric portion 172 decreases due to a decrease in the contact resistance between the first electrode 141 and the second electrode 142, The amount of transmission increases. As a result, the efficiency of the solar cell 11 is improved.

또한, 본 실시예에 따른 태양 전지(11)는 기판(110)과 복수의 에미터부(121)간의 이종 접합을 이용한 태양 전지이므로, 기판(110)과 에미터부 간의 밴드갭 에너지(band gap energy, Eg)로 인한 높은 개방 전압(Voc)이 얻어진다. 이로 인해, 태양 전지(11)는 동종 접합을 이용한 태양 전지보다 높은 효율이 얻어진다.Since the solar cell 11 according to the present embodiment is a solar cell using the heterojunction between the substrate 110 and the plurality of emitter portions 121, the band gap energy between the substrate 110 and the emitter portion can be reduced, Eg) is obtained. As a result, the efficiency of the solar cell 11 is higher than that of the solar cell using the homogeneous junction.

다음, 도 3a 내지 도 3l를 참고로 하여, 본 발명의 한 실시예에 따른 태양 전지(11)의 제조 방법에 대하여 설명한다.Next, a method of manufacturing the solar cell 11 according to one embodiment of the present invention will be described with reference to FIGS. 3A to 3L. FIG.

도 3a 내지 도 3l은 본 발명의 한 실시예에 따른 태양 전지의 제조 공정을 순차적으로 나타낸 도면이다.3A to 3L are views sequentially illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.

도 3a를 참고로 하면, 먼저, n형의 다결정 실리콘으로 이루어진 기판(110)의 후면에 실리콘 산화막(SiOx) 등으로 이루어진 식각 방지막(60)을 적층한다. 3A, first, an etch stopping layer 60 made of a silicon oxide (SiOx) or the like is stacked on the rear surface of a substrate 110 made of n-type polycrystalline silicon.

그런 다음, 도 3b에 도시한 것처럼, 식각 방지막(60)을 마스크로 하여, 식각 방지막(60)이 형성되지 않은 기판(110)의 면을 식각한 후 세정한 다음, 식각 방지막(60)을 제거한다. 이로 인해, 실리콘 잉곳(ingot)에서 태양 전지용 기판을 얻기 위한 슬라이싱(slicing) 공정 시 발생한 기판(110) 표면의 손상 부분(saw damage portion)이 제거되고 노출된 기판(110)의 면에 요철면을 형성된다. 3B, the surface of the substrate 110 on which the etch stopping layer 60 is not formed is etched and cleaned using the etch stopping layer 60 as a mask. Then, the etch stopping layer 60 is removed do. Therefore, a saw damage portion of the surface of the substrate 110, which is generated in a slicing process for obtaining a substrate for a solar cell in a silicon ingot, is removed, and an uneven surface is formed on the surface of the exposed substrate 110 .

대안적인 예에서, 별도의 식각 방지막(60)을 형성하지 않고 식각을 원하는 기판(110)의 표면만 또는 기판(110) 전체를 식각액 등에 노출시켜 원하는 기판(110)의 면에 요철면을 형성할 수 있다. 또한, 대안적인 예에서, 슬라이싱 공정 시 손상 부분이 제거된 후, 습식 식각법 또는 건식 식각법 등을 통해 기판(110)의 표면에 복수의 돌출부를 갖는 텍스처링 표면을 형성할 수 있다. 이러한 텍스처링 표면에 의해 빛의 반사율이 감소하여 기판(110)으로 입사되는 빛의 양은 더욱 증가한다. In an alternative embodiment, the surface of the substrate 110 to be etched or the entire surface of the substrate 110 may be exposed to an etchant or the like without forming a separate etch stopping layer 60 to form an uneven surface on the surface of the desired substrate 110 . Also, in an alternative example, after the damaged portion is removed in the slicing process, a textured surface having a plurality of projections on the surface of the substrate 110 may be formed through a wet etching method, a dry etching method, or the like. This texturing surface reduces the reflectance of light and increases the amount of light incident on the substrate 110 further.

그런 다음, 도 3c에 도시한 것처럼, 요철면인 기판(110)의 전면과 기판(110)의 후면에 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD) 등과 같은 증착법을 이용하여 진성 비정질 실리콘으로 이루어진 전면 보호부(191)와 제1 후면 보호막(921)을 형성한다. 이때, 증착 물질에 노출되는 기판(110)의 면 위치를 변경하여 기판(110)의 전면과 후면에 동일한 물질로 이루어진 전면 보호막(191)과 제1 후면 보호막(921)을 형성하며, 전면 보호부(191)와 제1 후면 보호막(921)의 형성 순서는 변경 가능하다. Then, as shown in FIG. 3C, the surface of the substrate 110, which is an uneven surface, and the rear surface of the substrate 110 are patterned by using a vapor deposition method such as plasma enhanced chemical vapor deposition (PECVD) Thereby forming a front protective portion 191 and a first rear protective film 921. At this time, the front surface protection layer 191 and the first rear surface protection layer 921 made of the same material are formed on the front surface and the rear surface of the substrate 110 by changing the surface position of the substrate 110 exposed to the deposition material, The order of forming the first rear surface protective film 921 and the first rear surface protective film 921 can be changed.

다음, 도 3d에 도시한 것처럼, PECVD 등을 이용하여 제1 후면 보호막(921) 위에 실란 가스(SiH4), 수소(H2), 5가 원소의 도펀트(dopant) 등을 이용하여 비정질 실리콘으로 이루어지고 5가 원소의 불순물을 기판(110)보다 높은 농도로 함유하는 비정질 실리콘층(예, n+-a-Si)을 형성하여 후면 전계막(72)을 형성한다. Next, as shown in FIG. 3D, an amorphous silicon film is formed on the first rear surface protective film 921 by using PECVD or the like using silane gas (SiH 4 ), hydrogen (H 2 ), a dopant of a pentavalent element, An amorphous silicon layer (e.g., n + -a-Si) containing impurities of the pentavalent element at a higher concentration than the substrate 110 is formed to form the rear electric field film 72.

다음, 도 3e에 도시한 것처럼, 식각 방지막(61)을 후면 전계막(72) 위에 형성하고, 도 3f에 도시한 것처럼, 식각 방지막(61)을 마스크로 하여 습식 식각법이나 건식 식각법 등으로 노출된 후면 전계막(72)과 그 하부에 위치하는 제1 후면 보호막(921) 부분을 차례로 제거한다. 이로 인해, 복수의 제2 후면 보호 부분(1922)과 그 위에 위치하는 복수의 후면 전계부(172)가 완성된다.Next, as shown in FIG. 3E, an etch stopping film 61 is formed on the rear surface electric field film 72, and the wet etch process or dry etching process is performed using the etch stopping film 61 as a mask as shown in FIG. 3F The exposed rear surface electric field film 72 and the portion of the first rear surface protective film 921 located below the rear electric field film 72 are sequentially removed. As a result, a plurality of second back surface protection portions 1922 and a plurality of rear surface electric elements 172 disposed thereon are completed.

다음, 도 3g에 도시한 것처럼, PECVD 등으로 기판(110)의 후면에 제1 후면 보호막(921)와 동일한 물질인 진성 비정질 실리콘으로 제2 후면 보호막(922)을 형성하고, 그 위에 차례로, 실란 가스(SiH4), 수소(H2), 3가 원소의 도펀트 등을 이용하여 비정질 실리콘으로 이루어지고 3가 원소의 불순물을 함유하는 비정질 실리콘층을 형성하여 에미터막(211)을 형성한다. Next, as shown in FIG. 3G, a second rear protective film 922 is formed on the rear surface of the substrate 110 by PECVD or the like with intrinsic amorphous silicon, which is the same material as the first rear protective film 921, An emitter layer 211 is formed by forming an amorphous silicon layer made of amorphous silicon and containing an impurity of a trivalent element by using a gas (SiH 4 ), hydrogen (H 2 ), a dopant of a trivalent element or the like.

다음, 도 3h를 참고로 하여, 식각 방지막(62)을 에미터막(211) 위에 형성하고, 도 3i에 도시한 것처럼, 식각 방지막(62)을 마스크로 하여 습식 에칭법이나 건식 에칭법 등으로 노출된 에미터막(211) 부분과 그 하부에 위치하는 제2 후면 보호막(922) 부분을 차례로 제거한다. 이로 인해, 복수의 제1 후면 보호 부분(1921)과 그 위에 위치하는 복수의 에미터부(121)가 완성된다.Referring to FIG. 3H, an etch stopping layer 62 is formed on the emitter layer 211 and exposed using a wet etching method or a dry etching method using the etch stopping layer 62 as a mask, as shown in FIG. 3I. The portion of the emitter layer 211 and the portion of the second rear surface protection layer 922 located below the emitter layer 211 are removed in order. As a result, a plurality of first rear surface protection portions 1921 and a plurality of emitter portions 121 disposed thereon are completed.

이때, 복수의 후면 전계부(172) 및 그 하부의 제2 후면 보호 부분(1922) 그리고 복수의 에미터부(121) 및 그 하부의 제1 후면 보호 부분(1921)의 형성 순서는 변경 가능하다. At this time, the order of forming the plurality of rear electric parts 172, the second rear surface protection parts 1922 thereunder, and the plurality of emitter parts 121 and the first rear surface protection part 1921 under the rear electric part 172 can be changed.

다음, 도 3j에 도시한 것처럼, 복수의 에미터부(121)와 복수의 후면 전계부(172) 위에 에칭 페이스트(71)를 도포하고 정해진 시간 동안 열처리한 후, 물 등을 이용하여 복수의 에미터부(121)와 복수의 후면 전계부(172) 위에 위치한 에칭 페이스트(71)를 세정하여, 복수의 에미터부(121)의 일부 및 복수의 후면 전계부(172)의 일부 그리고 이들 위에 위치한 에칭 페이스트(71)를 제거한다. Next, as shown in FIG. 3J, an etching paste 71 is applied on the plurality of emitter portions 121 and the plurality of rear electric field portions 172, and heat treatment is performed for a predetermined time. Thereafter, A portion of the plurality of emitter portions 121 and a portion of the plurality of backside electrical portions 172 and an etching paste (not shown) disposed on the plurality of backside electrical portions 172, 71).

이때, 에칭 페이스트(71)는 인(P)을 기반으로 하는 에칭 페이스트일 수 있다. 또한 에칭 페이스트(71)는 각 에미터부(121)과 후면 전계부(172)의 가운데 부분 위에 위치할 수 있으며, 각 에미터부(121)과 후면 전계부(172)의 상부면의 폭보다 좁은 폭으로 도포된다.At this time, the etching paste 71 may be an etching paste based on phosphorus (P). The etchant paste 71 may be positioned on the center portion of each emitter portion 121 and the rear electrical conductor portion 172 and may have a width narrower than the width of the upper surface of each emitter portion 121 and the rear electrical conductor portion 172 .

에칭 페이스트(71)는 접해있는 비정질 실리콘막인 복수의 에미터부(121)와 복수의 후면 전계부(172)의 일부를 제거한다.The etching paste 71 removes a plurality of emitter portions 121 and a plurality of rear electric field portions 172 which are amorphous silicon films that are in contact with each other.

이때, 에칭 페이스트(71)는 도핑 두께, 열처리 온도와 열처리 시간 등에 따라 에미터부(121)와 후면 전계부(172)의 식각 정도가 달라진다. At this time, the degree of etching of the emitter layer 121 and the rear electric conductor 172 varies depending on the doping thickness, the annealing temperature, and the annealing time.

이로 인해, 에칭 페이스트(71)과 접해 있는 에미터부(121)의 부분과 후면 전계부(172)의 부분은 에칭 페이스트(71)의 식각 동작에 의해 일부가 제거되어, 도 3k에 도시한 것과 같이, 에칭 페이스트(71)가 도포된 부분에는 함몰부(1211, 1721)가 형성된다.The portion of the emitter portion 121 and the portion of the rear electric portion 172 which are in contact with the etching paste 71 are partially removed by the etching operation of the etching paste 71, Depressions 1211 and 1721 are formed in the portion to which the etching paste 71 is applied.

다음, 도 3l에 도시한 것처럼, 복수의 에미터부(121)와 복수의 후면 전계부(172) 위에 스크린 인쇄법을 이용하여 알루미늄(Al)이나 은(Ag)과 같은 금속 물질이 함유된 금속 페이스트를 도포한 후 건조한다. 이로 인해, 복수의 에미터부(121) 위에 위치하고 복수의 에미터부(121)를 연장하는 복수의 제1 전극(141)과 복수의 후면 전계부(172) 위에 위치하고 복수의 후면 전계부(172)를 따라 연장하는 복수의 제2 전극(142)이 형성된다. 이 경우, 제1 및 제2 전극(141, 142)의 하부면과 상부면의 표면 형상은 에미터부(121) 및 후면 전계부(172)의 상부면의 표면 형상에 따라 정해지므로, 에미터부(121) 및 후면 전계부(172)의 함몰부(1211, 1722)와 접해있는 제1 및 제2 전극(141, 142)의 하부면에는 함몰부(1211, 1721)의 형상과 반대 형상인 돌출부가 형성되고 함몰부(1211, 1721)와 각각 대응되는 제1 전극(141)의 상부면에는 함몰부(1211, 1721)의 형상과 유사한 함몰부(1411, 1421)가 형성된다. Next, as shown in FIG. 31, a metal paste containing a metal material such as aluminum (Al) or silver (Ag) is formed on a plurality of emitter portions 121 and a plurality of rear electric field portions 172 by screen printing, And then dried. A plurality of first electrodes 141 positioned on the plurality of emitter sections 121 and extending a plurality of emitter sections 121 and a plurality of rear electric sections 172 located on the plurality of rear electric sections 172, A plurality of second electrodes 142 are formed to extend along the first direction. In this case, the surface shapes of the lower surface and the upper surface of the first and second electrodes 141 and 142 are determined according to the surface shape of the upper surface of the emitter portion 121 and the rear surface electric portion 172, Protrusions opposite to the shapes of the depressions 1211 and 1721 are formed on the lower surfaces of the first and second electrodes 141 and 142 which are in contact with the depressions 1211 and 1722 of the rear electric path portion 172 Depressions 1411 and 1421 similar to the shapes of the depressions 1211 and 1721 are formed on the upper surface of the first electrode 141 corresponding to the depressions 1211 and 1721, respectively.

그런 다음, 전면 보호부(191) 위에 반사 방지부(130)를 형성하여 태양 전지(11)를 완성한다(도 1 및 도 2). 이때, 반사 방지부(130)는 기판(110)의 후면에 형성된 구성 요소들을 보호하기 위해 저온에서 행해지는 공정, 예를 들어, 스퍼터링법 등으로 행해질 수 있지만, PECVD 등과 같은 다양한 막 적층법으로 형성될 수 있다. Then, the antireflective portion 130 is formed on the front protective portion 191 to complete the solar cell 11 (FIGS. 1 and 2). The anti-reflection part 130 may be formed by a process that is performed at a low temperature to protect the components formed on the rear surface of the substrate 110, for example, a sputtering method. However, the reflection preventing part 130 may be formed by various film deposition methods such as PECVD .

본 실시예에서, 기판(110)은 n형이고 복수의 에미터부(121)는 p형인 것을 기초로 하여 설명하였지만, 이미 설명한 것처럼, 기판(110)은 p형이고 복수의 에미터부(121)는 n형일 수 있다. 이 경우, 복수의 후면 전계부(172)는 기판(110)과 동일한 p형의 불순물 영역이 된다.
In the present embodiment, the substrate 110 is an n-type and the plurality of emitter portions 121 are p-type. However, as described above, the substrate 110 is p-type and the plurality of emitter portions 121 n-type. In this case, the plurality of rear electric sections 172 become p-type impurity regions which are the same as the substrate 110.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.

211: 에미터막 61, 62: 식각 방지막
71: 에칭 페이스트 72: 후면 전계막
110: 기판 121: 에미터부
130: 반사 방지부 141, 142: 전극
172: 전계부 191, 192: 보호부
921, 922: 후면 보호막211: Emitter film 61, 62:
71: etching paste 72: rear surface electric field film
110: substrate 121: emitter portion
130: antireflection part 141, 142: electrode
172: electrical part 191, 192: protection part
921, 922: rear shield

Claims (22)

제1 도전성 타입의 기판,
상기 기판의 제1 면 위에 위치하는 보호막,
상기 보호막 위에 위치하고, 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖고 있으며, 상기 보호막과 인접한 하부면의 반대쪽에 위치하는 상부면의 소정 부위가 제거된 함몰부를 구비하고, 상기 기판과 이종 접합을 형성하는 에미터부,
상기 보호막 위에 위치하고, 상기 기판에 비해 고농도의 제1 도전성 타입을 갖고 있으며, 상기 보호막과 인접한 하부면의 반대쪽에 위치하는 상부면의 소정 부위가 제거된 함몰부를 구비하고, 상기 기판과 이종 접합을 형성하는 후면 전계부,
상기 에미터부의 상기 함몰부와 대응하여 상기 에미터부와 접촉하는 제1 전극, 그리고,
상기 후면 전계부의 상기 함몰부와 대응하여 상기 후면 전계부와 접촉하는 제2 전극
을 포함하며,
상기 에미터부에서, 상기 함몰부가 위치한 부분의 두께는 상기 함몰부가 위치하지 않는 부분의 두께보다 작게 형성되는 태양 전지.A substrate of a first conductivity type,
A protective film disposed on the first surface of the substrate,
A second conductive type opposite to the first conductive type positioned on the protective film and having a depressed portion on a top surface opposite to the lower surface adjacent to the protective film to remove a predetermined portion, An emitter section for forming a light-
And a recess formed in the upper surface of the substrate opposite to the lower surface adjacent to the protective film to remove a predetermined portion of the substrate, the substrate having a first conductivity type higher in concentration than the substrate and forming a heterojunction with the substrate, The rear fascia,
A first electrode which is in contact with the emitter portion in correspondence with the depression of the emitter portion,
And a second electrode that is in contact with the recessed portion of the rear surface electric field portion and contacts the rear electric field portion,
/ RTI >
In the emitter portion, the thickness of the portion on which the depression is formed is smaller than the thickness of the portion on which the depression is not located. 제1항에서,
상기 함몰부의 최대 지름은 상기 제1 전극의 폭의 70%에 해당하는 값을 갖는 태양 전지.The method of claim 1,
And the maximum diameter of the depressed portion has a value corresponding to 70% of the width of the first electrode. 제1항에서,
상기 함몰부의 표면 형상은 곡면인 태양 전지.The method of claim 1,
Wherein the surface shape of the depressed portion is a curved surface. 제1항 내지 제3항 중 어느 한 항에서,
상기 제1 전극은 상기 하부면과 대향하는 상부면에 함몰부를 더 구비하고 있고, 상기 함몰부의 형성 위치는 상기 에미터부의 함몰부의 위치에 대응하는 태양 전지.4. The method according to any one of claims 1 to 3,
Wherein the first electrode further comprises a depressed portion on an upper surface facing the lower surface, and the depressed portion corresponds to a position of the depressed portion of the emitter portion. 제1항에서,
상기 에미터부와 상기 후면 전계부는 서로 이격되게 위치하는 태양 전지. The method of claim 1,
Wherein the emitter portion and the rear surface electric field portion are positioned apart from each other. 제5항에서,
상기 후면 전계부의 상기 함몰부의 최대 지름은 상기 제2 전극의 폭의 70%에 해당하는 값을 갖는 태양 전지.The method of claim 5,
And the maximum diameter of the depressed portion of the rear electric field portion has a value corresponding to 70% of the width of the second electrode. 제5항에서,
상기 후면 전계부의 상기 함몰부의 표면 형상은 곡면인 태양 전지.The method of claim 5,
Wherein the surface shape of the depressed portion of the rear surface electric field portion is a curved surface. 제5항에서,
상기 제2 전극은 상기 하부면과 대향하는 상부면에 함몰부를 더 구비하고 있고, 상기 함몰부의 형성 위치는 상기 후면 전계부의 함몰부의 위치에 대응하는 태양 전지.The method of claim 5,
Wherein the second electrode further comprises a depressed portion on an upper surface facing the lower surface, and the depressed portion corresponds to a position of the depressed portion of the rear surface electric field portion. 제5항에서,
상기 기판과 상기 후면 전계부 사이에 위치하는 보호막과 상기 기판과 상기 에미터부 사이에 위치하는 보호막은 서로 이격되게 위치하는 태양 전지.The method of claim 5,
Wherein a protective film located between the substrate and the rear electric field portion and a protective film located between the substrate and the emitter portion are spaced apart from each other. 삭제delete 제1항에서,
상기 기판의 상기 제1 면과 마주하는 상기 기판의 제2 면 위에 위치하는 보호부를 더 포함하는 태양 전지.The method of claim 1,
And a protective portion located on a second surface of the substrate facing the first surface of the substrate. 제1항에서,
상기 기판의 상기 제1 면과 마주하는 상기 기판의 제2 면 위에 위치하는 반사 방지부를 더 포함하는 태양 전지.The method of claim 1,
And an antireflective portion located on a second side of the substrate facing the first side of the substrate. 제1항에서,
상기 기판의 상기 제1 면은 빛이 입사되지 않은 면인 태양 전지.The method of claim 1,
Wherein the first surface of the substrate is a surface on which light is not incident. 제1항에서,
상기 기판은 결정질 반도체로 이루어져 있고, 상기 에미터부는 비결정질 반도체로 이루어져 있는 태양 전지.The method of claim 1,
Wherein the substrate is made of a crystalline semiconductor, and the emitter is made of an amorphous semiconductor. 제1 도전성 타입의 불순물을 갖는 기판의 제1 면 위에 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 불순물을 함유한 에미터부를 형성하는 단계,
상기 에미터부 위에 에칭 페이스트를 도포한 후 열처리하여 상기 에칭 페이스트가 도포된 부분의 상기 에미터부를 식각하여, 상기 에미터부의 상부면에 함몰부를 형성하는 단계,
상기 에칭 페이스트를 세정하는 단계, 그리고
상기 함몰부를 구비한 상기 에미터부의 상부면 위에 제1 전극을 형성하고, 상기 기판과 연결되는 제2 전극을 형성하는 단계
를 포함하는 태양 전지의 제조 방법.Forming an emitter portion on the first surface of the substrate having the impurity of the first conductivity type and containing an impurity of the second conductivity type opposite to the first conductivity type;
Etching the emitter portion of the portion to which the etching paste is applied to form a depression on the upper surface of the emitter portion by applying an etching paste on the emitter portion,
Cleaning the etch paste, and
Forming a first electrode on an upper surface of the emitter portion having the depressed portion and forming a second electrode connected to the substrate;
Wherein the method comprises the steps of: 제15항에서,
상기 기판의 제1 면 위에 상기 제1 도전성 타입의 불순물을 함유한 후면 전계부를 형성하는 단계를 포함하고,
상기 제2 전극은 상기 후면 전계부의 상부면 위에 형성되는
태양 전지의 제조 방법.16. The method of claim 15,
Forming a rear surface electric field portion containing an impurity of the first conductive type on a first surface of the substrate,
And the second electrode is formed on the upper surface of the rear electric field portion
A method of manufacturing a solar cell. 제16항에서,
상기 후면 전계부 위에 상기 에칭 페이스트를 도포한 후 열처리하여 상기 에칭 페이스트가 도포된 부분의 상기 후면 전계부를 식각하여, 상기 후면 전계부의 상부면에 함몰부를 형성하는 단계, 그리고
상기 에칭 페이스트를 세정하는 단계
를 더 포함하는 태양 전지의 제조 방법.17. The method of claim 16,
Etching the rear surface electric field portion of the portion to which the etching paste is applied to form a depression on the upper surface of the rear surface electric field portion by applying the etching paste on the rear electric field portion,
The step of cleaning the etching paste
Further comprising the steps of: 제15항에서,
상기 제1 면과 마주하고 있는 상기 기판의 제2 면 위에 보호부를 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.16. The method of claim 15,
Forming a protective portion on the second surface of the substrate facing the first surface. 제15항에서,
상기 제1 면과 마주하고 있는 상기 기판의 제2 면 위에 반사 방지막을 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.16. The method of claim 15,
And forming an antireflection film on the second surface of the substrate facing the first surface. 제15항에서,
상기 제1 면은 빛이 입사되지 않은 면인 태양 전지의 제조 방법.16. The method of claim 15,
Wherein the first surface is a surface on which no light is incident. 제15항에서,
상기 기판은 결정질 반도체로 이루어져 있고, 상기 에미터부는 비결정질 반도체로 이루어져 있는 태양 전지의 제조 방법.16. The method of claim 15,
Wherein the substrate is made of a crystalline semiconductor and the emitter is made of an amorphous semiconductor. 삭제delete
KR1020100096446A 2010-10-04 2010-10-04 Method for manufacturing solar cell KR101661364B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100096446A KR101661364B1 (en) 2010-10-04 2010-10-04 Method for manufacturing solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100096446A KR101661364B1 (en) 2010-10-04 2010-10-04 Method for manufacturing solar cell

Publications (2)

Publication Number Publication Date
KR20120035003A KR20120035003A (en) 2012-04-13
KR101661364B1 true KR101661364B1 (en) 2016-09-29

Family

ID=46137078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100096446A KR101661364B1 (en) 2010-10-04 2010-10-04 Method for manufacturing solar cell

Country Status (1)

Country Link
KR (1) KR101661364B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366740B1 (en) * 2012-10-25 2014-02-26 한국생산기술연구원 Method for fabricating nano/micro composite solar cell formed by pocl_3 doping and solar cell thereof
KR101366737B1 (en) * 2012-10-25 2014-02-26 한국생산기술연구원 Method for fabricating solar cell with increased reflection characteristic of silicon nano and micro structure through removing bundle and solar cell thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116906A (en) * 2003-10-10 2005-04-28 Hitachi Ltd Silicon solar battery cell and its manufacturing method
JP2006286822A (en) 2005-03-31 2006-10-19 Sanyo Electric Co Ltd Photovoltaic element and its fabrication process
WO2009096539A1 (en) * 2008-01-30 2009-08-06 Kyocera Corporation Solar battery element and solar battery element manufacturing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033517B1 (en) * 2008-11-21 2011-05-09 주식회사 밀레니엄투자 Solar cell, method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116906A (en) * 2003-10-10 2005-04-28 Hitachi Ltd Silicon solar battery cell and its manufacturing method
JP2006286822A (en) 2005-03-31 2006-10-19 Sanyo Electric Co Ltd Photovoltaic element and its fabrication process
WO2009096539A1 (en) * 2008-01-30 2009-08-06 Kyocera Corporation Solar battery element and solar battery element manufacturing method

Also Published As

Publication number Publication date
KR20120035003A (en) 2012-04-13

Similar Documents

Publication Publication Date Title
USRE47484E1 (en) Solar cell
US10680122B2 (en) Solar cell and method for manufacturing the same
US8552520B2 (en) Semiconductor devices and methods for manufacturing the same
KR101142861B1 (en) Solar cell and manufacturing method of the same
EP2680313B1 (en) Solar cell
US9997647B2 (en) Solar cells and manufacturing method thereof
KR20120086593A (en) Solar cell and the method of manufacturing the same
KR101661364B1 (en) Method for manufacturing solar cell
KR101755624B1 (en) Method for manufacturing solar cell
KR20120035291A (en) Method for manufacturing solar cell
KR101149543B1 (en) Solar cell and method for manufacturing the same
KR101788163B1 (en) Solar cell and manufacturing method thereof
KR101890282B1 (en) Solar cell having a selective emitter and fabricting method thereof
KR101141219B1 (en) Solar cell and method for manufacturing the same
KR101665139B1 (en) Solar cell and method for manufacturing the same
KR101699297B1 (en) Method for manufacturing solar cell
KR101752404B1 (en) Solar cell and method for manufacturing the same
KR101729310B1 (en) Solar cell and method for manufacturing the same
KR101197210B1 (en) Solar cell
KR101588456B1 (en) Solar cell and manufacturing mehtod of the same
KR20120022008A (en) Method for manufacturing solar cell
KR20120037120A (en) Solar cell and method for manufacturing the same
KR20120128926A (en) Solar cell and method for manufacturing the same
KR20120033570A (en) Solar cell and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant