KR20120037120A

KR20120037120A - Solar cell and method for manufacturing the same

Info

Publication number: KR20120037120A
Application number: KR1020100098689A
Authority: KR
Inventors: 지광선; 이헌민; 최원석; 최정훈; 김철
Original assignee: 엘지전자 주식회사
Priority date: 2010-10-11
Filing date: 2010-10-11
Publication date: 2012-04-19

Abstract

PURPOSE: A solar battery and a manufacturing method thereof are provided to multiply amount of light which is entered in a substrate by reducing the amount of the light absorbed in a front side protection unit. CONSTITUTION: A front side protection unit(191) is formed on the front surface of a substrate(110). The substrate contains a first foreign matter of a first conductive type and is composed of a crystalline semiconductor. A front side protective film(190a1) equipped with an emitter unit(121) is formed on the front side protection unit. An anti-reflection unit(130) is formed on the emitter part. A front electrode unit(140) is formed on the anti-reflection part. A back side protection unit(192) is formed on the back surface of the substrate. A back side protective film(190a2) equipped with a back side electric field unit(172) is formed on the back side protection unit.

Description

SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME

본 발명은 태양 전지 및 그 제조 방법에 관한 것이다The present invention relates to a solar cell and a method of manufacturing the same.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다. Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on the solar cell, a plurality of electron-hole pairs are generated in the semiconductor, and the generated electron-hole pairs are separated into electrons and holes charged by the photovoltaic effect, respectively, and the electrons are n-type. It moves toward the semiconductor portion and holes move toward the p-type semiconductor portion. The transferred electrons and holes are collected by the different electrodes connected to the p-type semiconductor portion and the n-type semiconductor portion, respectively, and the electrodes are connected by a wire to obtain electric power.

본 발명이 이루고자 하는 기술적 과제는 태양 전지의 제조 비용을 줄이기 위한 것이다.The technical problem to be achieved by the present invention is to reduce the manufacturing cost of the solar cell.

본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 생산 효율을 향상시키기 위한 것이다. Another technical problem to be achieved by the present invention is to improve the production efficiency of solar cells.

본 발명의 한 특징에 따른 태양 전지는 제1 도전성 타입의 제1 불순물을 함유하고 있고, 결정질 반도체로 이루어진 기판, 상기 기판의 제1 면 위에 위치하고 비결정질 반도체 재료로 이루어진 제1 보호막, 상기 제1 보호막에 상기 제1 도전성 타입과 반대인 제2 불순물을 확산시켜 상기 제1 보호막 내에 상기 제2 불순물이 확산된 적어도 하나의 에미터부, 상기 에미터부에 전기적으로 연결되어 있는 제1 전극, 그리고 상기 기판에 전기적으로 연결되어 있는 제2 전극을 포함한다.A solar cell according to an aspect of the present invention contains a first impurity of a first conductivity type, a substrate made of a crystalline semiconductor, a first protective film made of an amorphous semiconductor material located on a first surface of the substrate, and the first protective film. At least one emitter portion in which the second impurity is diffused in the first passivation layer by diffusing a second impurity opposite to the first conductivity type, a first electrode electrically connected to the emitter portion, and the substrate And a second electrode that is electrically connected.

상기 제1 보호막은 상기 제2 불순물이 확산되지 않은 영역을 구비할 수 있다.The first passivation layer may include a region where the second impurity is not diffused.

상기 불순물이 확산되지 않은 영역은 상기 기판과 상기 적어도 하나의 에미터부 사이에 위치할 수 있다.The region where the impurities are not diffused may be located between the substrate and the at least one emitter portion.

상기 특징에 따른 태양 전지는 상기 기판의 제1 면의 반대편에 위치하는 상기 기판의 제2 면 위에 위치하고 상기 비결정질 반도체 재료로 이루어진 제2 보호막, 그리고 상기 제2 보호막에 상기 제1 불순물을 확산시켜 상기 제2 보호막 내에 상기 제1 불순물이 확산된 제1 전계부를 더 포함할 수 있다.The solar cell according to the above aspect is disposed on a second surface of the substrate opposite to the first surface of the substrate, and the second impurity film is made of the amorphous semiconductor material, and the first impurity is diffused to the second protective film. The display device may further include a first electric field unit in which the first impurity is diffused in the second passivation layer.

상기 제2 보호막은 상기 제1 불순물이 확산되지 않은 영역을 구비할 수 있고, 상기 제1 불순물이 확산되지 않은 영역은 상기 기판과 상기 적어도 하나의 제1 전계부 사이에 위치할 수 있다.The second passivation layer may include a region where the first impurity is not diffused, and a region where the first impurity is not diffused may be located between the substrate and the at least one first electric field portion.

상기 제1 면은 빛이 입사되는 입사면이고, 상기 제2 면은 빛이 입사되지 않는 비입사면일 수 있다.The first surface may be an incident surface to which light is incident, and the second surface may be a non-incident surface to which light is not incident.

상기 특징에 따른 태양 전지는 상기 제1 보호막에 상기 제1 불순물을 확산시켜 상기 제1 보호막 내에 상기 제1 불순물이 확산된 적어도 하나의 제1 전계부를 더 포함할 수 있다.The solar cell may further include at least one first electric field in which the first impurity is diffused in the first passivation layer to diffuse the first impurity.

상기 적어도 하나의 제1 전계부는 상기 적어도 하나의 에미터부와 이격될 수 있다.The at least one first electric field part may be spaced apart from the at least one emitter part.

상기 제1 보호막은 상기 제1 불순물이 확산되지 않은 영역을 구비할 수 있고, 상기 제1 불순물이 확산되지 않은 영역은 상기 기판과 상기 적어도 하나의 제1 전계부 사이에 위치할 수 있다.The first passivation layer may include a region where the first impurity is not diffused, and a region where the first impurity is not diffused may be positioned between the substrate and the at least one first electric field portion.

상기 적어도 하나의 제1 전계부는 상기 적어도 하나의 에미터부와 접해 있을 수 있다.The at least one first electric field part may be in contact with the at least one emitter part.

상기 특징에 따른 태양 전지는 상기 제1 보호막에 상기 제1 불순물과 상기 제2 불순물이 혼합되어 있는 적어도 하나의 혼합부를 더 포함할 수 있다.The solar cell according to the above feature may further include at least one mixing unit in which the first impurity and the second impurity are mixed in the first passivation layer.

상기 특징에 따른 태양 전지는 상기 기판의 제1 면의 반대편에 위치하는 상기 기판의 제2 면 위에 위치하는 제2 보호부를 더 포함할 수 있다.The solar cell according to the above feature may further include a second protection part disposed on the second surface of the substrate positioned opposite to the first surface of the substrate.

상기 특징에 따른 태양 전지는 상기 제2 보호부 위에 위치하는 반사 방지부를 더 포함할 수 있다.The solar cell according to the above feature may further include an anti-reflection portion positioned on the second protection portion.

상기 특징에 따른 태양 전지는 상기 제2 보호부와 상기 반사 방지부 사이에 위치하고, 상기 제1 불순물을 함유하고 있는 제2 전계부를 더 포함할 수 있다.The solar cell according to the above feature may further include a second electric field part disposed between the second protection part and the anti-reflection part and containing the first impurity.

상기 제1 면은 빛이 입사되지 않는 비입사면이고, 상기 제2 면은 빛이 입사되는 입사면일 수 있다.The first surface may be a non-incident surface in which light is not incident, and the second surface may be an incident surface in which light is incident.

상기 특징에 따른 태양 전지는 상기 기판의 제1 면의 반대편에 위치하는 상기 기판의 제2 면 위에 위치하고 상기 비결정질 반도체 재료로 이루어진 제2 보호막, 그리고 상기 제2 보호막에 상기 제1 불순물을 확산시켜 상기 제2 보호막 내에 상기 제1 불순물이 확산된 제2 전계부를 더 포함할 수 있다.The solar cell according to the above aspect is disposed on a second surface of the substrate opposite to the first surface of the substrate, and the second impurity film is made of the amorphous semiconductor material, and the first impurity is diffused to the second protective film. The second protective layer may further include a second electric field part in which the first impurity is diffused.

상기 제2 보호막은 상기 제1 불순물이 확산되지 않은 영역을 구비할 수 있고, 상기 제1 불순물이 확산되지 않은 영역은 상기 기판과 상기 제2 전계부 사이에 위치할 수 있다.The second passivation layer may include a region where the first impurity is not diffused, and a region where the first impurity is not diffused may be located between the substrate and the second electric field portion.

상기 특징에 따른 태양 전지는 상기 제2 전계부 위에 반사 방지부를 더 포함할 수 있다.The solar cell according to the above feature may further include an anti-reflection portion on the second electric field portion.

본 발명의 다른 특징에 따른 태양 전지의 불순물부 형성 방법은 제1 불순물을 함유한 기판의 위에 비결정질 반도체 재료로 이루어진 보호막을 형성하는 단계, 상기 보호막 위에 제2 불순물을 함유한 불순물막을 형성하는 단계, 그리고 상기 보호막과 상기 불순물막을 구비한 상기 기판을 열처리하여, 상기 불순물막에 함유된 상기 불순물을 상기 보호막 내부로 확산시켜, 적어도 하나의 불순물부와 보호부를 형성하는 단계를 포함하고, 상기 적어도 하나의 불순물부는 상기 보호막 중 상기 제2 불순물이 확산된 부분이고, 상기 보호부는 상기 보호막 중 상기 제2 불순물이 확산되지 않은 부분이다.According to another aspect of the present invention, a method of forming an impurity portion of a solar cell includes forming a protective film made of an amorphous semiconductor material on a substrate containing a first impurity, forming an impurity film containing a second impurity on the protective film, And heat-treating the substrate having the protective film and the impurity film to diffuse the impurities contained in the impurity film into the protective film to form at least one impurity portion and a protection portion. The impurity portion is a portion in which the second impurity is diffused in the protective film, and the protection portion is a portion in which the second impurity is not diffused in the protective film.

상기 제1 불순물과 상기 제2 불순물은 서로 다른 도전성 타입을 가지거나 동일한 도전성 타입을 가질 수 있다.The first impurity and the second impurity may have different conductivity types or the same conductivity type.

상기 기판의 상기 제1 불순물의 농도는 상기 적어도 하나의 불순물부의 상기 제2 불순물의 농도보다 낮을 수 있다. The concentration of the first impurity in the substrate may be lower than the concentration of the second impurity in the at least one impurity portion.

상기 제1 불순물막은 상기 제1 보호막의 전체면 위에 형성되거나 상기 제1 보호막 위에 선택적으로 형성될 수 있다.The first impurity layer may be formed on the entire surface of the first passivation layer or selectively formed on the first passivation layer.

본 발명의 또 다른 특징에 따른 태양 전지의 제조 방법은 제1 도전성 타입의 기판의 제1 면 위에 비전도성 반도체 재료로 이루어진 제1 보호막을 형성하는 단계, 상기 제1 보호막 위에 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 제1 불순물을 함유한 제1 불순물막을 형성하는 단계, 상기 제1 보호막과 상기 제1 불순물막을 구비한 상기 기판을 열처리하여, 상기 제1 불순물막에 함유된 상기 제1 불순물을 상기 제1 보호막 내부로 확산시켜, 적어도 하나의 에미터부와 제1 보호부를 형성하는 단계, 그리고 상기 적어도 하나의 에미터부와 전기적으로 연결되어 있는 제1 전극과 상기 기판과 전기적으로 연결되어 있는 제2 전극을 형성하는 단계를 포함하고, 상기 적어도 하나의 에미터부는 상기 제1 보호막 중 상기 제1 불순물이 확산된 부분이고, 상기 제1 보호부는 상기 제1 보호막 중 상기 제1 불순물이 확산되지 않은 부분이다.According to still another aspect of the present invention, there is provided a method of manufacturing a solar cell, including forming a first passivation layer formed of a nonconductive semiconductor material on a first surface of a substrate of a first conductivity type, and forming the first passivation layer on the first passivation layer. Forming a first impurity film containing a first impurity of a second conductivity type opposite to the other, and heat treating the substrate having the first passivation film and the first impurity film, thereby forming the first impurity film contained in the first impurity film. Diffusing impurities into the first passivation layer to form at least one emitter portion and a first passivation portion, and a first electrode electrically connected to the at least one emitter portion and electrically connected to the substrate And forming a second electrode, wherein the at least one emitter part is a portion in which the first impurity is diffused in the first passivation layer, and the first Arc portion is a portion not diffuse the first dopant of the first protective film.

상기 특징에 따른 태양 전지의 제조 방법은 상기 제1 보호막 위에 상기 제1 불순물막과 이격되게, 상기 제1 도전성 타입의 제2 불순물을 함유한 제2 불순물막을 형성하는 단계를 더 포함하고, 상기 적어도 하나의 에미터부와 상기 제1 보호부 형성 단계는 상기 열처리 시 상기 제2 불순물막에 함유된 상기 제2 불순물을 상기 제1 보호막 내부로 확산시켜, 상기 적어도 하나의 에미터부와 함께 적어도 하나의 제1 전계부를 형성할 수 있다. The method of manufacturing a solar cell according to the above feature further includes forming a second impurity film containing a second impurity of the first conductivity type on the first passivation film, the second impurity film being spaced apart from the first impurity film. The forming of one emitter part and the first protective part may diffuse the second impurity contained in the second impurity film into the first protective film during the heat treatment, thereby forming at least one first material together with the at least one emitter part. One electric field part can be formed.

상기 특징에 따른 태양 전지의 제조 방법은 상기 제1 면의 반대편인 상기 기판의 제2 면 위에 비결정질 반도체로 이루어진 제2 보호부를 형성하는 단계를 더 포함할 수 있다. The method of manufacturing a solar cell according to the above feature may further include forming a second protective part made of an amorphous semiconductor on a second surface of the substrate opposite to the first surface.

상기 특징에 따른 태양 전지의 제조 방법은 상기 제2 보호부 위에 반사 방지부를 형성하는 단계를 더 포함할 수 있다. The method of manufacturing a solar cell according to the above feature may further include forming an anti-reflection portion on the second protection portion.

상기 특징에 따른 태양 전지의 제조 방법은 상기 제1 면의 반대편인 상기 기판의 제2 면 위에 상기 비결정질 반도체 재료로 이루어진 제2 보호막을 형성하는 단계, 상기 제2 보호막 위에 상기 제2 불순물을 함유한 제2 불순물막을 형성하는 단계, 상기 제2 보호막과 상기 제2 불순물막을 구비한 상기 기판을 열처리하여, 상기 제2 불순물막에 함유된 상기 제2 불순물을 상기 제2 보호막 내부로 확산시켜, 상기 제2 불순물이 확산된 전계부와 제2 보호부를 형성하는 단계를 더 포함할 수 있고, 상기 전계부는 상기 제2 보호막 중 상기 제2 불순물이 확산된 부분이고, 상기 제2 보호부는 상기 제2 보호막 중 상기 제2 불순물이 확산되지 않은 부분일 수 있다. A method of manufacturing a solar cell according to the above aspect comprises forming a second protective film made of the amorphous semiconductor material on a second surface of the substrate opposite to the first surface, and containing the second impurity on the second protective film. Forming a second impurity film, heat treating the substrate having the second passivation film and the second impurity film to diffuse the second impurity contained in the second impurity film into the second passivation film, and The method may further include forming an electric field portion and a second protection portion in which impurities are diffused, wherein the electric field portion is a portion in which the second impurity is diffused in the second protection layer, and the second protection portion is in the second protection layer. The second impurity may not be diffused.

상기 특징에 따른 태양 전지의 제조 방법은 상기 전계부 위에 반사 방지부를 형성하는 단계를 더 포함할 수 있다.The method of manufacturing a solar cell according to the above feature may further include forming an anti-reflection portion on the electric field portion.

상기 특징에 따른 태양 전지의 제조 방법은 상기 제1 면의 반대편인 상기 기판의 제2 면 위에 상기 비결정질 반도체 재료로 이루어진 제2 보호막을 형성하는 단계, 그리고 상기 제2 보호막 위에 상기 제1 도전성 타입의 제2 불순물을 함유한 제2 불순물막을 형성하는 단계를 더 포함할 수 있고, 상기 적어도 하나의 에미터부와 상기 제1 보호부 형성 단계는 상기 열처리 시 상기 제2 불순물막에 함유된 상기 제2 불순물을 상기 제2 보호막 내부로 확산시켜, 전계부와 상기 제1 보호부를 형성하고, 상기 전계부는 상기 제2 보호막 중 상기 제2 불순물이 확산된 부분이고, 상기 제2 보호부는 상기 제2 보호막 중 상기 제2 불순물이 확산되지 않은 부분이고, 상기 제2 전극은 상기 전계부를 통해 상기 기판과 전기적으로 연결되어 있을 수 있다.A method of manufacturing a solar cell according to the above aspect comprises forming a second protective film made of the amorphous semiconductor material on a second surface of the substrate opposite to the first surface, and on the second protective film of the first conductive type. The method may further include forming a second impurity film containing a second impurity, and the forming of the at least one emitter part and the first protection part may include the second impurity contained in the second impurity film during the heat treatment. Diffusing into the second passivation layer to form an electric field portion and the first passivation portion, wherein the electric field portion is a portion in which the second impurity is diffused in the second passivation layer, and the second passivation portion is formed in the second passivation layer. The second impurity is a portion not diffused, and the second electrode may be electrically connected to the substrate through the electric field part.

상기 특징에 따른 태양 전지의 제조 방법은 상기 적어도 하나의 에미터부 위에 투명한 도전막으로 이루어진 반사 방지부를 더 형성하는 단계를 포함할 수 있고, 상기 제1 전극은 상기 반사 방지부를 통해 상기 적어도 하나의 에미터부와 전기적으로 연결될 수 있다. The method of manufacturing a solar cell according to the above feature may further include forming an anti-reflection portion formed of a transparent conductive film on the at least one emitter portion, wherein the first electrode is formed through the anti-reflection portion. It may be electrically connected with the tab.

상기 제1 면은 빛이 입사되는 입사면이고, 상기 제2 면은 빛이 입사되지 않은 비입사면일 수 있다.The first surface may be an incident surface to which light is incident, and the second surface may be a non-incident surface to which light is not incident.

본 발명의 특징에 따르면, 태양 전지의 제조 비용과 제조 시간이 줄어든다. According to a feature of the invention, the manufacturing cost and manufacturing time of the solar cell is reduced.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 3g는 도 1 및 도 2에 도시한 태양 전지의 제조 방법을 순차적으로 나타낸 공정도이다.
도 4는 본 발명의 다른 실시예에 따른 태양 전지의 일부 사시도이다.
도 5는 도 4에 도시한 태양 전지를 V-V선을 따라 잘라 도시한 단면도이다.
도 6a 내지 도 6h는 도 4 및 도 5에 도시한 태양 전지의 제조 방법을 순차적으로 나타낸 공정도이다.
도 7 및 도 8은 각각 본 발명의 또 다른 실시예에 따른 태양 전지의 일부 단면도이다. 1 is a partial perspective view of a solar cell according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the solar cell shown in FIG. 1 taken along line II-II.
3A to 3G are process diagrams sequentially illustrating a method of manufacturing the solar cell shown in FIGS. 1 and 2.
4 is a partial perspective view of a solar cell according to another embodiment of the present invention.
5 is a cross-sectional view of the solar cell illustrated in FIG. 4 taken along the line VV.
6A to 6H are process diagrams sequentially showing the method of manufacturing the solar cells shown in FIGS. 4 and 5.
7 and 8 are partial cross-sectional views of solar cells according to still another embodiment of the present invention, respectively.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. On the contrary, when a part is "just above" another part, there is no other part in the middle. Also, when a part is formed as "whole" on the other part, it means not only that it is formed on the entire surface (or the front surface) of the other part but also not on the edge part.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예인 태양 전지 및 그 제조 방법에 대하여 설명한다.Next, a solar cell and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.First, a solar cell according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

도 1 및 도 2에 도시한 것처럼, 본 발명의 한 실시예에 따른 태양 전지(11)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함] 위에 위치하고 전면 보호부(191)와 전면 보호부(191) 위에 위치하는 에미터부(121)를 구비한 전면 보호막(190a1), 에미터부(121) 위에 위치하는 반사 방지부(130), 반사 방지부(130) 위에 위치하는 전면 전극부(140), 빛이 입사되지 않고 입사면의 반대쪽 면인 기판(110)의 비입사면[이하, '후면(rear surface)'라 함] 위에 위치하고후면 보호부(192)와 후면 보호부(192) 위에 위치하는 후면 전계부(172)를 구비한 후면 보호막(190a), 그리고 후면 전계부(172) 위에 위치하는 후면 전극(151)을 구비한다.1 and 2, the solar cell 11 according to the exemplary embodiment of the present invention has an incident surface (hereinafter, referred to as a 'front surface') that is a surface of the substrate 110 and the substrate 110 to which light is incident. A front protective layer 190a1 having an emitter portion 121 positioned on the front protective portion 191 and the front protective portion 191 and an anti-reflection portion 130 positioned on the emitter portion 121. , Located on the non-incidence surface (hereinafter, referred to as a 'rear surface') of the front electrode portion 140 positioned on the anti-reflection portion 130 and the substrate 110 that is opposite to the incident surface without being incident on light. A rear passivation layer 190a including a rear passivation unit 192 and a rear electric field unit 172 positioned on the rear passivation unit 192, and a rear electrode 151 positioned on the rear electric field unit 172 are provided.

기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘으로 이루어진 반도체 기판이다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 실리콘이다. The substrate 110 is a semiconductor substrate made of silicon of a first conductivity type, for example, an n-type conductivity type. At this time, the silicon is crystalline silicon such as monocrystalline silicon or polycrystalline silicon.

기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑(doping)된다. When the substrate 110 has an n-type conductivity type, impurities of pentavalent elements, such as phosphorus (P), arsenic (As), and antimony (Sb), are doped to the substrate 110.

하지만, 이와는 달리, 기판(110)은 p형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 기판(110)은 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 기판(110)에 도핑된다. Alternatively, the substrate 110 may be of a p-type conductivity type and may be made of a semiconductor material other than silicon. When the substrate 110 has a p-type conductivity type, the substrate 110 is doped with impurities of trivalent elements such as boron (B), gallium (Ga), indium (In), and the like.

이러한 기판(110)은 전면에 요철면인 텍스처링 표면을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 요철면으로 도시하여 그 위에 위치하는 전면 보호부(191), 에미터부(121), 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 기판(110)의 전면 전체가 요철면을 갖고 있으며, 이로 인해 기판(110)의 전면 위에 위치한 전면 보호부(191), 에미터부(121) 및 반사 방지부(130) 역시 전체가 요철면을 갖는다. 대안적인 예에서, 기판(110)의 전면뿐만 아니라 후면에도 텍스처링 표면을 가질 수 있다.This substrate 110 has a textured surface that is an uneven surface on the front surface. For convenience, in FIG. 1, only the edge portion of the substrate 110 is shown as the uneven surface, and the front protection part 191, the emitter portion 121, and the anti-reflection portion 130 positioned thereon also show only the edge portion as the uneven surface. do. However, substantially the entire front surface of the substrate 110 has a concave-convex surface, and as a result, the front protection part 191, the emitter portion 121, and the anti-reflection portion 130, which are located on the front surface of the substrate 110, may be entirely formed. Has uneven surface In an alternative example, the substrate 110 may have a texturing surface on the front as well as on the back.

기판(110)의 전면 위에 위치한 전면 보호부(191)는 전면 보호막(190a1) 중 에미터부(121)가 위치하지 않은 영역이고, 비결정질의 반도체 재료로 이루어져 있다. 이때, 전면 보호막(190a1)의 기판(110)의 전면에 전체적으로 위치하거나 가장 자리 부분을 제외한 기판(110)의 전면에 위치할 수 있다.The front protection part 191 disposed on the front surface of the substrate 110 is an area where the emitter part 121 is not located in the front protection layer 190a1 and is made of an amorphous semiconductor material. In this case, the front passivation layer 190a1 may be disposed on the entire surface of the substrate 110 or may be positioned on the entire surface of the substrate 110 except for the edge portion.

비결정질의 반도체는 비정질 실리콘(amorphous silicon, a-Si), 실리콘 산화물(SiOx), 비정질 실리콘 산화물(amorphous SiOx, a-SiOx), 수소화된 실리콘 산화물(SiOx:H) 및 이들의 화합물, 수소화된 비정질 실리콘 산화물(a-SiOx:H), 실리콘 질화물(SiNx), 수소화된 실리콘 질화물(SiNx:H), 비정질 실리콘 질화물(amorphous SiNx), 수소화된 비정질 실리콘 질화물(a-SiNx:H) 및 이들의 화합물일 수 있다. Amorphous semiconductors include amorphous silicon (a-Si), silicon oxide (SiOx), amorphous silicon oxide (amorphous SiOx, a-SiOx), hydrogenated silicon oxide (SiOx: H) and compounds thereof, hydrogenated amorphous Silicon oxide (a-SiOx: H), silicon nitride (SiNx), hydrogenated silicon nitride (SiNx: H), amorphous silicon nitride (amorphous SiNx), hydrogenated amorphous silicon nitride (a-SiNx: H) and compounds thereof Can be.

이때, 비결정질의 반도체 재료는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, p형의 도전성 타입의 불순물이 도핑되지 않은 진성(intrinsic) 반도체 재료이거나 제2 도전성 타입의 불순물이 도핑된 반도체 재료이다. 이때, 반도체 재료에 도핑된 제2 도전성 타입의 불순물 도핑 농도는 기판(110)의 불순물 도핑 농도보다 낮다. In this case, the amorphous semiconductor material is an intrinsic semiconductor material that is not doped with a second conductive type, for example, a p-type conductive type, which is opposite to the conductive type of the substrate 110, or an impurity of the second conductive type. This is a doped semiconductor material. At this time, the impurity doping concentration of the second conductivity type doped in the semiconductor material is lower than the impurity doping concentration of the substrate 110.

이러한 전면 보호부(191)는 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 페시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면 및 그 근처에서 손실되는 전하의 양을 감소시킨다. The front protection part 191 shifts a defect such as a dangling bond mainly existing on and near the surface of the substrate 110 to a stable bond and moves toward the surface of the substrate 110 by the defect. A passivation function is performed to reduce the disappearance of one charge to reduce the amount of charge lost on and near the surface of the substrate 110 by the defect.

본 실시예에서, 전면 보호부(191)는 약 2㎚ 내지 5㎚의 두께를 가질 수 있다. In the present embodiment, the front protective part 191 may have a thickness of about 2 nm to 5 nm.

전면 보호부(191)의 두께가 약 2nm 이상이면 기판(110) 전면에 전면 보호부(191)가 균일하게 도포되므로 패시베이션 기능을 양호하게 수행할 수 있으며, 약 5nm 이하이면 기판(110)에서부터 상부에 위치한 에미터부(121)로의 전하 이동이 좀더 원활하게 행해지고 전면 보호부(191) 내에서 흡수되는 빛의 양을 감소시켜 기판(110) 내로 입사되는 빛의 양을 증가시킬 수 있다. If the thickness of the front protective part 191 is about 2 nm or more, the front protective part 191 is uniformly applied to the entire surface of the substrate 110, so that the passivation function can be satisfactorily performed. The charge transfer to the emitter unit 121 positioned at may be performed more smoothly, and the amount of light absorbed in the front protection unit 191 may be reduced to increase the amount of light incident into the substrate 110.

기판(110)의 전면 위의 전면 보호부(191) 위에 위치하는 에미터부(121)는 제2 도전성 타입(예를 들어, p형의 도전성 타입)을 갖고 있고, 기판(110)과 다른 비결정질 반도체로 이루어져 있다. 따라서, 에미터부(121)는 기판(110)과 p-n 접합뿐만 아니라 이종 접합(hetero junction)을 형성한다. The emitter portion 121 positioned on the front surface protection portion 191 on the front surface of the substrate 110 has a second conductivity type (for example, a p-type conductivity type), and is different from the substrate 110. Consists of Accordingly, the emitter part 121 forms a hetero junction as well as a p-n junction with the substrate 110.

기판(110)과 복수의 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 n형이고 에미터부(121)가 p형일 경우, 분리된 정공은 에미터부(121)쪽으로 이동하고 분리된 전자는 기판(110)의 후면 쪽으로 이동한다.The electron-hole pair, which is a charge generated by light incident on the substrate 110 due to a built-in potential difference due to a pn junction formed between the substrate 110 and the plurality of emitter portions 121, is formed of electrons. And electrons move toward n-type and holes move toward p-type. Accordingly, when the substrate 110 is n-type and the emitter portion 121 is p-type, the separated holes move toward the emitter portion 121 and the separated electrons move toward the rear surface of the substrate 110.

에미터부(121)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 p형의 도전성 타입을 가질 경우, 에미터부(121)은 n형의 도전성 타입을 가진다. 이 경우, 분리된 정공은 기판(110)의 후면 쪽으로 이동하고 분리된 전자는 에미터부(121) 쪽으로 이동한다.Since the emitter portion 121 forms a pn junction with the substrate 110, unlike the present embodiment, when the substrate 110 has a p-type conductivity type, the emitter portion 121 has an n-type conductivity type. . In this case, the separated holes move toward the rear surface of the substrate 110 and the separated electrons move toward the emitter portion 121.

에미터부(121)가 p형의 도전성 타입을 가질 경우, 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있고, 반대로 에미터부(121)가 n형의 도전성 타입을 가질 경우 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있다. When the emitter portion 121 has a p-type conductivity type, impurities of the trivalent element may be doped into the emitter portion 121, and conversely, when the emitter portion 121 has an n-type conductivity type, the emitter portion ( 121) may be doped with impurities of the pentavalent element.

본 실시예에서, 에미터부(121)는 제2 도전성 타입의 불순물 도핑 상태를 제외하면, 전면 보호부(191)와 동일한 재료로 이루어져 있다.In the present embodiment, the emitter portion 121 is made of the same material as the front protective portion 191 except for the impurity doped state of the second conductivity type.

이러한 에미터부(121)는 약 10㎚ 내지 15㎚의 두께를 가질 수 있다. The emitter portion 121 may have a thickness of about 10 nm to 15 nm.

에미터부(121)의 두께가 약 10㎚ 이상이면 p-n 접합이 좀더 안정적으로 형성되어 좀더 안정적인 에미터부(121)의 기능이 이루어질 수 있고, 에미터부(121)의 두께가 약 15㎚ 이하이면 입사되는 빛의 흡수 없이 에미터부(121)의 기능을 실행하여 기판(110)으로 입사되는 빛의 양을 좀더 증가시킬 수 있다. When the thickness of the emitter portion 121 is about 10 nm or more, the pn junction may be more stably formed, and thus the function of the emitter portion 121 may be more stable. When the thickness of the emitter portion 121 is about 15 nm or less, the incident The amount of light incident on the substrate 110 may be further increased by executing the function of the emitter unit 121 without absorbing light.

본 실시예에서, 에미터부(121)의 불순물 도핑 농도는 에미터부(121)의 상부면, 즉 반사 방지부(130)와 접해 있는 에미터부(121)의 면에서부터 에미터부(121)의 하부면, 즉 상부면의 반대편에 위치하고 전면 보호부(191)와 접해 있는 면으로 갈수록 불순물의 도핑 농도는 감소한다. 이로 인해, 전면 전극부(140)와 접해 있는 반사 방지부(130) 쪽으로 갈수록 불순물의 도핑 농도가 증가하므로 에미터부(121)의 전도도가 증가하고, 이로 인해, 에미터부(121)에서 전면 전극부(140)로의 전하 전송율이 향상되고, 패시베이션 기능을 수행하는 전면 보호부(191) 쪽으로 갈수록 불순물의 도핑 농도가 감소하므로, 불순물로 인한 결함 발생이 감소하여 페시베이션 효과가 향상된다. In this embodiment, the impurity doping concentration of the emitter portion 121 is the upper surface of the emitter portion 121, that is, the lower surface of the emitter portion 121 from the surface of the emitter portion 121 in contact with the anti-reflection portion 130 That is, the doping concentration of impurities decreases toward the surface opposite to the upper surface and in contact with the front protective part 191. As a result, the doping concentration of the impurities increases toward the anti-reflection portion 130 in contact with the front electrode portion 140, so that the conductivity of the emitter portion 121 increases. As a result, the front electrode portion of the emitter portion 121 is increased. Since the charge transfer rate to 140 is improved, and the doping concentration of impurities decreases toward the front protection part 191 that performs the passivation function, defects caused by impurities are reduced, thereby improving the passivation effect.

에미터부(121) 위에 위치한 반사 방지부(130)은 태양 전지(11)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(11)의 효율을 높인다.The anti-reflection unit 130 disposed on the emitter unit 121 reduces the reflectance of light incident on the solar cell 11 and increases the selectivity of a specific wavelength region, thereby increasing the efficiency of the solar cell 11.

반사 방지부(130)는 비저항값이 낮고 전도도(conductivity)가 좋은 투명한 재료로 이루어져 있다. 예를 들어, 반사 방지부(130)는 ITO, ZnO 등의 투명한 도전성 산화물(transparent conductive oxide, TCO)과 같은 투명한 도전 물질로 이루어져 있다. The anti-reflection unit 130 is made of a transparent material having a low resistivity value and good conductivity. For example, the anti-reflection unit 130 is made of a transparent conductive material such as transparent conductive oxide (TCO) such as ITO or ZnO.

이러한 반사 방지부(130)가 도전성 물질로 이루어져 있으므로, 반사 방지부(130)는 하부에 위치한 에미터부(121)와 전기적으로 연결되어 있다.Since the anti-reflection unit 130 is made of a conductive material, the anti-reflection unit 130 is electrically connected to the emitter unit 121 disposed below.

전면 전극부(140)는 복수의 전면 전극(141)과 복수의 전면 전극(141)과 연결되어 있는 복수의 전면 버스바(142)를 구비한다.The front electrode unit 140 includes a plurality of front electrodes 141 and a plurality of front bus bars 142 connected to the plurality of front electrodes 141.

복수의 전면 전극(141)은 반사 방지부(130) 위에 위치하고, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 전면 전극(141)은 에미터부(121)쪽으로 이동한 전하, 예를 들면, 정공을 연결된 반사 방지부(130)를 통해 수집한다.The front electrodes 141 are positioned on the anti-reflection portion 130 and are spaced apart from each other and extend in parallel in a predetermined direction. The plurality of front electrodes 141 collects charges, for example, holes moved toward the emitter unit 121 through the anti-reflective unit 130 connected thereto.

복수의 전면 버스바(142)는 반사 방지부(130) 위에 위치하고, 복수의 전면 전극(141)과 교차하는 방향으로 나란하게 뻗어 있다.The plurality of front bus bars 142 are positioned on the anti-reflection portion 130 and extend side by side in a direction crossing the plurality of front electrodes 141.

이때, 복수의 전면 버스바(142)는 복수의 전면 전극(141)과 동일 층에 위치하여 각 전면 전극(141)과 교차하는 지점에서 해당 전면 전극(141)과 전기적 및 물리적으로 연결되어 있다. In this case, the plurality of front bus bars 142 are positioned on the same layer as the plurality of front electrodes 141 and are electrically and physically connected to the corresponding front electrodes 141 at points crossing the front electrodes 141.

따라서, 도 1에 도시한 것처럼, 복수의 전면 전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 전면 전극부(140)는 기판(110)의 전면에 격자 형태로 위치한다.Accordingly, as shown in FIG. 1, the plurality of front electrodes 141 have a stripe shape extending in the horizontal or vertical direction, and the plurality of front busbars 142 have a stripe shape extending in the vertical or horizontal direction. The front electrode 140 is positioned in a lattice shape on the entire surface of the substrate 110.

복수의 전면 버스바(142)는 에미터부(121)으로 이동하여 반사 방지부(130)를 통해 전달된 이동한 전하(예, 정공)뿐만 아니라 복수의 전면 전극(141)에 의해 수집되어 이동하는 전하(예, 정공)를 수집한다. The plurality of front busbars 142 may move to the emitter part 121 to be collected and moved by the plurality of front electrodes 141 as well as moved charges (eg, holes) transferred through the anti-reflection part 130. Collect charges (eg holes).

각 전면 버스바(142)는 교차하는 복수의 전면 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 되므로, 각 전면 버스바(142)의 폭은 각 전면 전극(141)의 폭보다 크다.Since each front busbar 142 must collect charges collected by the plurality of front electrodes 141 that cross each other and move in a desired direction, the width of each front busbar 142 is greater than the width of each front electrode 141. Big.

복수의 전면 버스바(142)는 외부 장치와 연결되어, 수집된 전하(예, 정공)를 외부 장치로 출력한다. The plurality of front busbars 142 are connected to an external device and output the collected charges (eg, holes) to the external device.

복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140)는 은(Ag)과 같은 적어도 하나의 도전 물질로 이루어져 있다. 하지만, 대안적인 실시예에서, 도전 물질은 니켈(Ni), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전 물질로 이루어질 수 있다.The front electrode part 140 including the plurality of front electrodes 141 and the plurality of front bus bars 142 is made of at least one conductive material such as silver (Ag). However, in alternative embodiments, the conductive material may be nickel (Ni), copper (Cu), aluminum (Al), tin (Sn), zinc (Zn), indium (In), titanium (Ti), gold (Au) And at least one selected from the group consisting of a combination thereof, but may be made of other conductive materials other than.

도 1에서, 기판(110)에 위치하는 전면 전극(141)과 전면 버스바(142)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.In FIG. 1, the number of front electrodes 141 and front busbars 142 disposed on the substrate 110 is only one example, and may be changed in some cases.

반도체 물질로 이루어진 에미터부(121)와 금속 물질로 이루어진 전면 전극부(140) 사이에 투명한 도전성 물질로 이루어진 반사 방지부(130)가 존재하여 접착력(접촉 특성)이 약한 반도체 물질과 금속 물질 간의 접착력이 향상된다. 이로 인해, 에미터부(121)와 전면 전극부(140) 사이에 오믹 콘택(ohmic contact)이 형성되어 접촉 저항이 감소하고, 후면 전계부(172)과 후면 전극(151) 사이의 전기 전도도가 향상되어, 태양 전지(11)의 직렬 저항이 감소하여 기판(110)에서 후면 전극(151)으로의 전하의 전송 효율이 증가한다. 이러한 반사 방지부(130)는 필요에 따라 생략 가능하다.Between the emitter portion 121 made of a semiconductor material and the front electrode portion 140 made of a metal material, an anti-reflection portion 130 made of a transparent conductive material is present, so that the adhesive force between the semiconductor material and the metal material having weak adhesive force (contact characteristics) is present. This is improved. As a result, ohmic contacts are formed between the emitter unit 121 and the front electrode unit 140 to reduce contact resistance, and improve electrical conductivity between the rear electric field unit 172 and the rear electrode 151. As a result, the series resistance of the solar cell 11 decreases to increase the transfer efficiency of the charge from the substrate 110 to the back electrode 151. The anti-reflection portion 130 may be omitted as necessary.

기판(110)의 후면 위에 위치한 후면 보호부(192)는 후면 보호막(190a2) 중 후면 전계부(172)가 위치하지 않은 영역이고, 전면 보호부(191)와 동일하게 패시베이션 기능을 수행하여, 기판(110)의 후면 쪽으로 이동한 전하가 결함에 의해 소멸되는 것을 감소한다. 대안적인 예에서, 후면 보호부(192)는 기판(110) 후면의 가장 자리 부분에는 위치하지 않을 수 있다. The rear protective part 192 disposed on the rear surface of the substrate 110 is an area where the rear electric field part 172 is not located among the rear protective layer 190a2, and performs a passivation function in the same manner as the front protective part 191. Reduced dissipation by the defects of the charges traveling towards the back of 110. In an alternative example, the backside protection 192 may not be located at the edge of the backside of the substrate 110.

후면 보호부(192)는 전면 보호부(191)와 동일하게 비결정질의 반도체 재료로 이루어진다. The back protector 192 is made of an amorphous semiconductor material in the same manner as the front protector 191.

이 경우, 전면 보호부(191)의 경우와 유사하게, 비결정질의 반도체 재료는 기판(110)의 도전성 타입과 동일한 제1 도전성 타입(예, p형의 도전성 타입)의 불순물이 도핑되지 않은 진성 반도체 재료이거나 제1 도전성 타입의 불순물이 도핑된 반도체 재료이다. 이때, 반도체 재료에 도핑된 제1 도전성 타입의 불순물 도핑 농도는 기판(110)의 불순물 도핑 농도보다 낮다. In this case, similar to the case of the front protective part 191, the amorphous semiconductor material is an intrinsic semiconductor that is not doped with impurities of the same first conductivity type (eg, p-type conductivity type) as that of the substrate 110. Material or a semiconductor material doped with impurities of the first conductivity type. At this time, the impurity doping concentration of the first conductivity type doped in the semiconductor material is lower than the impurity doping concentration of the substrate 110.

후면 보호부(192)는 기판(110)의 후면 쪽으로 이동한 전하가 후면 보호부(192)를 통과하여 후면 전계부(172)로 이동할 수 있는 두께를 갖는다. 본 실시예에서, 후면 보호부(192)의 두께의 한 예는 약 2㎚ 내지 5㎚일 수 있다. The rear protection unit 192 has a thickness such that charges moved toward the rear surface of the substrate 110 may move to the rear electric field unit 172 through the rear protection unit 192. In this embodiment, one example of the thickness of the rear protective portion 192 may be about 2 nm to 5 nm.

후면 보호부(192)의 두께가 약 2nm 이상이면 기판(110) 후면에 후면 보호부(192)가 균일하게 도포되므로 패시베이션 효과를 좀더 안정적으로 얻을 수 있고, 약 5nm 이하이면, 기판(110)에서부터 후면 전계부(172)로의 전하 이동이 좀더 용이하게 이루어지고, 기판(110)을 통과한 빛이 후면 보호부(192) 내에서 흡수되는 빛의 양이 감소시켜 기판(110) 내로 재입사되는 빛의 양을 더욱 증가시킬 수 있다.If the thickness of the rear protective part 192 is about 2 nm or more, the rear protective part 192 is uniformly applied to the rear surface of the substrate 110, so that the passivation effect may be more stably obtained. The charge transfer to the rear electric field 172 is more easily performed, and the light passing through the substrate 110 is reduced in the amount of light absorbed in the rear protection 192, thereby re-incident into the substrate 110. The amount of can be further increased.

후면 전계부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 불순물 영역이다. 예를 들어, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다. 에미터부(121)와 유사하게, 후면 전계부(172)가 n형의 도전성 타입을 가질 경우, 후면 전계부(172)에는 5가 원소의 불순물이 도핑될 수 있고, 후면 전계부(172)가 p형의 도전성 타입을 가질 경우 후면 전계부(172)에는 3가 원소의 불순물이 도핑될 수 있다. The back surface field part 172 is an impurity region in which impurities of the same conductivity type as the substrate 110 are doped at a higher concentration than the substrate 110. For example, the plurality of backside electric fields 172 may be n + impurity regions. Similar to the emitter portion 121, when the rear electric field 172 has an n-type conductivity type, impurities in the pentavalent element may be doped into the rear electric field 172, and the rear electric field 172 may be doped. In the case of the p-type conductive type, the rear electric field part 172 may be doped with impurities of trivalent elements.

따라서, 본 실시예의 태양 전지(11)에서, n형 또는 p형의 불순물 도핑 상태를 제외하면, 전면 보호부(191), 후면 보호부(192), 에미터부(121) 및 후면 전계부(172)는 같은 재료로 이루어져 있다. Therefore, in the solar cell 11 of the present embodiment, except for the n-type or p-type impurity doping state, the front protective portion 191, the rear protective portion 192, the emitter portion 121 and the rear electric field portion 172 ) Is made of the same material.

이러한 후면 전계부(172)와 기판(110)과의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이 전위 장벽에 의해 전자와 정공 중 하나(예, 전자)의 이동 방향인 후면 전계부(172) 쪽으로 나머지 전하(예, 정공)의 이동은 방해되는 반면, 후면 전계부(172) 쪽으로의 전하(예, 전자) 이동은 용이하게 된다. 따라서, 후면 전계부(172) 및 그 부근 또는 후면 전극(151)에서 전자와 정공의 재결합으로 손실되는 전하의 양은 감소하고, 기판(110)에서 후면 전계부(172)로의 전자 이동은 가속화되어 후면 전계부(172)로의 전자 이동량은 증가한다. Due to the impurity concentration difference between the backside electric field 172 and the substrate 110, a potential barrier is formed, and the backside electric field 172 which is a moving direction of one of electrons and holes (eg, electrons) is formed by the potential barrier. Movement of the rest of the charge (eg, holes) toward the side is hindered, while movement of charge (eg, electrons) toward the back field 172 is facilitated. Accordingly, the amount of electric charge lost due to the recombination of electrons and holes in the rear electric field 172 and its vicinity or the rear electrode 151 is reduced, and the movement of electrons from the substrate 110 to the rear electric field 172 is accelerated to the rear surface. The amount of electrons moving to the electric field unit 172 increases.

후면 전계부(172)는 약 15㎚ 내지 18㎚의 두께를 가질 수 있다. 후면 전계부(172)의 두께가 약 15nm 이상이면 정공의 이동을 방해하는 전위 장벽을 좀더 양호하게 형성할 수 있어 전하 손실을 좀더 감소시킬 수 있고, 후면 전계부(172)의 두께가 약 18nm 이하이면 후면 전계부(172) 내에서 흡수되는 빛의 양을 더욱 감소시켜 기판(110) 내로 재입사되는 빛의 양을 좀더 증가시킬 수 있다. The back field 172 may have a thickness of about 15 nm to 18 nm. If the thickness of the rear electric field 172 is about 15 nm or more, a potential barrier that prevents hole movement may be better formed, thereby further reducing charge loss, and the thickness of the rear electric field 172 of about 18 nm or less. The amount of light absorbed in the rear electric field part 172 may be further reduced to further increase the amount of light re-incident into the substrate 110.

이미 설명한 것에 기초하면, 전면 보호부(191)와 그 위에 에미터부(121)를 합한 두께인 전면 보호막(190a1)의 두께는 약 15nm이고, 후면 보호부(192)와 그 위에 후면 전계부(172)를 합한 두께인 후면 보호막(190a2)의 두께는 약 20nm로서, 입사면인 기판(110)의 전면에 위치하는 전면 보호부(191)와 에미터부(121)의 두께가 비입사면인 기판(110)의 후면에 위치하는 후면 보호부(192)와 후면 전계부(172)의 두께보다 작다. 따라서, 기판(110) 전면에서의 두께 감소로 인해 전면 보호부(191)와 에미터부(121)에 의해 흡수되는 빛의 양이 감소하고, 기판(110) 후면에서의 두께 증가로 인해, 후면 전계부(172)로 인한 전계 세기가 증가하여 전계 효과가 좀더 효율적이 된다.Based on what has already been described, the thickness of the front passivation layer 190a1, which is the thickness of the front passivation portion 191 and the emitter portion 121 thereon, is about 15 nm, and the back passivation portion 192 and the back electric field portion 172 thereon. The thickness of the rear passivation layer 190a2, which is the sum of the thicknesses, is about 20 nm, and the thickness of the front passivation portion 191 and the emitter portion 121 located on the front surface of the substrate 110, which is the incident surface, is non-incident. It is smaller than the thickness of the rear protection unit 192 and rear electric field unit 172 located at the rear of 110. Therefore, the amount of light absorbed by the front protection part 191 and the emitter part 121 decreases due to the decrease in the thickness of the front surface of the substrate 110, and due to the increase in the thickness of the back surface of the substrate 110. The electric field strength due to the step 172 is increased to make the electric field effect more efficient.

에미터부(121)와 유사하게, 후면 전계부(172)의 불순물 도핑 농도는 후면 전계부(172)의 상부면, 즉 보조 전극(161)과 접해 있는 후면 전계부(172)의 면에서부터 후면 전계부(172)의 하부면, 즉 상부면의 반대편에 위치하고 후면 보호부(192)와 접해 있는 면으로 갈수록 불순물의 도핑 농도는 감소한다. 이로 인해, 보조 전극(161)과 접해 있는 면으로 갈수록 불순물의 도핑 농도가 증가하므로 후면 전계부(172)의 전도도가 증가하여 기판(110)에서 보조 전극(161)으로의 전하 전송율이 향상되고, 패시베이션 기능을 수행하는 후면 보호부(192) 쪽으로 갈수록 불순물의 도핑 농도가 감소하여 불순물로 인한 결함 발생이 감소하여 페시베이션 효과가 향상된다. Similar to the emitter portion 121, the impurity doping concentration of the rear electric field 172 is increased from the upper surface of the rear electric field 172, that is, the surface of the rear electric field 172 in contact with the auxiliary electrode 161. The doping concentration of impurities decreases toward the lower surface of the system portion 172, that is, the surface opposite to the upper surface and in contact with the rear protective portion 192. As a result, the doping concentration of the impurities increases toward the surface in contact with the auxiliary electrode 161, so that the conductivity of the rear electric field part 172 increases to improve the charge transfer rate from the substrate 110 to the auxiliary electrode 161. As the doping concentration of the impurities decreases toward the rear protection unit 192 that performs the passivation function, defects caused by the impurities are reduced, thereby improving the passivation effect.

후면 전계부(172) 위에 위치한 보조 전극(161)은 반사 방지부(130)와 유사하게, ITO, IZO 등과 같이 저항이 낮고 전도도가 좋은 투명한 도전성 물질로 이루어져 있다. 이로 인해, 보조 전극(161)은 하부에 위치한 후면 전계부(172)와 전기적으로 연결되어 있다. 따라서, 보조 전극(161)은 후면 전계부(172) 쪽으로 이동한 전하(예, 전자)를 후면 전극(151) 쪽으로 전달하고, 또한, 기판(110), 후면 보호부(192) 및 후면 전계부(172)를 통과한 빛을 기판(110) 쪽으로 반사시켜 기판(110)으로 입사되는 빛의 양을 증가시킨다. Similar to the anti-reflection unit 130, the auxiliary electrode 161 positioned on the rear electric field unit 172 is made of a transparent conductive material having low resistance and good conductivity, such as ITO and IZO. As a result, the auxiliary electrode 161 is electrically connected to the rear electric field part 172 located below. Accordingly, the auxiliary electrode 161 transfers the charge (eg, electrons) moved toward the rear electric field 172 toward the rear electrode 151, and further, the substrate 110, the rear protective part 192, and the rear electric field part. The light passing through 172 is reflected toward the substrate 110 to increase the amount of light incident on the substrate 110.

이처럼, 반도체 물질로 이루어진 후면 전계부(172)와 금속 물질로 이루어진 후면 전극(151) 사이에 투명한 금속 물질로 이루어진 보조 전극(161)이 존재하여 접착력(접촉 특성)이 약한 반도체 물질과 금속 물질 간의 접착력이 향상된다. 이로 인해, 후면 전계부(172)와 후면 전극(151) 사이의 접착력이 향상되고, 후면 전계부(172)과 후면 전극(151) 사이에 오믹 콘택(ohmic contact)이 형성되어, 후면 전계부(172)과 후면 전극(151) 사이의 전기 전도도가 향상되고, 이로 인해, 후면 전극(151)으로의 전하의 전송 효율이 증가한다. 이러한 보조 전극(161)은 생략 가능하다.As such, an auxiliary electrode 161 made of a transparent metal material is present between the rear electric field part 172 made of a semiconductor material and the back electrode 151 made of a metal material, so that the adhesion between the semiconductor material and the metal material having a weak adhesive force (contact property) is present. Adhesion is improved. As a result, the adhesive force between the rear electric field unit 172 and the rear electrode 151 is improved, and an ohmic contact is formed between the rear electric field unit 172 and the rear electrode 151 to form a rear electric field unit ( Electrical conductivity between the 172 and the back electrode 151 is improved, thereby increasing the transfer efficiency of charge to the back electrode 151. The auxiliary electrode 161 may be omitted.

보조 전극(161) 위에 위치한 후면 전극(151)은 알루미늄(Al)과 같은 적어도 하나의 도전 물질로 이루어져 있다. 하지만, 대안적인 실시예에서, 도전 물질은 니켈(Ni), 구리(Cu), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 은(Ag), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전 물질로 이루어질 수 있다.The rear electrode 151 positioned on the auxiliary electrode 161 is made of at least one conductive material such as aluminum (Al). However, in alternative embodiments, the conductive material may be nickel (Ni), copper (Cu), tin (Sn), zinc (Zn), indium (In), titanium (Ti), silver (Ag), gold (Au) And at least one selected from the group consisting of a combination thereof, but may be made of other conductive materials other than.

이처럼, 후면 전극(151)이 금속 물질로 이루어져 있으므로, 보조 전극(161)과 유사하게, 후면 전극(151)은 기판(110)을 통과한 빛을 기판(110)쪽으로 반사시킨다.As such, since the back electrode 151 is made of a metal material, similar to the auxiliary electrode 161, the back electrode 151 reflects light passing through the substrate 110 toward the substrate 110.

본 실시예와 달리, 태양 전지(11)는 후면 전극(151) 위에 또는 후면 전극(151)이 위치하지 않은 보조 전극(161) 위에 복수의 후면 버스바를 더 구비할 수 있다. 복수의 후면 버스바는 복수의 전면 버스바(142)와 대응하게 위치하고, 후면 전극(151)과 전기적 및 물리적으로 연결되어 있다. 이러한 복수의 후면 버스바는 복수의 전면 버스바(142)와 동일하게 외부 장치와 연결되어 있으므로, 인접한 후면 전극(151) 부분으로부터 전달되는 전하(예, 전자)를 외부 장치로 전달한다. 복수의 전면 버스바(142)와 유사하게 후면 전극(151)에 수집된 전하를 외부 장치로 전달해야 하므로, 복수의 후면 버스바는 은(Ag)과 같이 후면 전극(151)보다 전도도가 양호한 재료로 이루어질 수 있다. Unlike the present exemplary embodiment, the solar cell 11 may further include a plurality of rear busbars on the rear electrode 151 or on the auxiliary electrode 161 on which the rear electrode 151 is not located. The plurality of rear busbars are disposed to correspond to the plurality of front busbars 142 and are electrically and physically connected to the rear electrodes 151. Since the plurality of rear busbars are connected to the external device in the same manner as the plurality of front busbars 142, the plurality of rear busbars transfer charges (for example, electrons) transferred from the adjacent rear electrode 151 to the external device. Similar to the plurality of front busbars 142, since the charges collected at the rear electrode 151 must be transferred to an external device, the plurality of rear busbars have a better conductivity than the rear electrode 151 such as silver (Ag). It may be made of.

이와 같은 구조를 갖는 태양 전지(11)는 기판(110)과 에미터부(121)가 서로 다른 종류의 반도체로 이루어져 있는 태양 전지로서, 그 동작은 다음과 같다.The solar cell 11 having such a structure is a solar cell in which the substrate 110 and the emitter portion 121 are made of different kinds of semiconductors, and the operation thereof is as follows.

태양 전지(11)로 빛이 조사되어 보조 전극(161)과 전면 보호부(191)를 통과한 후 기판(110)으로 입사되면 빛 에너지에 의해 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 기판(110)의 표면이 텍스처링 표면을 갖고 있고 반사 방지부(130)를 구비하고 있으므로, 기판(110) 전면에서의 빛 반사 손실이 감소하여 기판(110) 내로 입사되는 빛의 양이 증가하고, 이로 인해 태양 전지(11)의 효율이 향상된다. When light is irradiated to the solar cell 11 and passes through the auxiliary electrode 161 and the front protective part 191 and then enters the substrate 110, electron-hole pairs are generated in the substrate 110 by light energy. At this time, since the surface of the substrate 110 has a texturing surface and includes the anti-reflection portion 130, the light reflection loss on the entire surface of the substrate 110 is reduced, thereby increasing the amount of light incident into the substrate 110. As a result, the efficiency of the solar cell 11 is improved.

이들 전자-정공 쌍은 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어, 정공은 p형의 도전성 타입을 갖는 에미터부(121) 쪽으로 이동하고 전자는 n형의 도전성 타입을 갖는 후면 전계부(172) 쪽으로 이동하며, 이동한 정공은 반사 방지부(130)를 통해 복수의 전면 전극(141)과 복수의 전면 버스바(142)로 전달되고, 이동한 전자는 보조 전극(161)을 통해 후면 전극(151)으로 전달되어, 복수의 전면 버스바(142)와 후면 전극(151)에 의해 수집된다. 이러한 복수의 전면 버스바(142)와 후면 전극(151)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.These electron-hole pairs are separated from each other by the pn junction of the substrate 110 and the emitter portion 121, so that the holes move toward the emitter portion 121 having the p-type conductivity type and the electrons form the n-type conductivity type. It moves toward the rear electric field 172 having, the moved hole is transmitted to the plurality of front electrode 141 and the plurality of front bus bar 142 through the anti-reflection portion 130, the moved electrons (Auxiliary electrode ( It is delivered to the rear electrode 151 through 161, and is collected by the plurality of front busbars 142 and the rear electrode 151. When the plurality of front busbars 142 and the rear electrode 151 are connected with a conductive wire, a current flows, which is used as power from the outside.

이때, 기판(110)의 후면뿐만 아니라 기판(110)의 전면에 보호부(192, 191)가 위치하므로, 기판(110)의 전면 및 후면 표면 그리고 그 근처에 존재하는 결함으로 인한 전하 손실량이 줄어들어 태양 전지(11)의 효율이 향상된다.In this case, since the protection parts 192 and 191 are positioned not only on the rear surface of the substrate 110 but also on the front surface of the substrate 110, the amount of charge loss due to defects existing on and near the front and rear surfaces of the substrate 110 is reduced. The efficiency of the solar cell 11 is improved.

이때, 에미터부(121)와 후면 전계부(172)의 불순물 도핑 농도가 전면 전극부(140)와 후면 전극(151) 쪽에 가까워질수록 증가하므로, 전하의 전송 효율은 더욱더 향상된다. At this time, since the impurity doping concentrations of the emitter unit 121 and the rear electric field unit 172 increase closer to the front electrode unit 140 and the rear electrode 151, the transfer efficiency of charge is further improved.

이러한 태양 전지(11)를 제조하는 제조 방법에 대하여 도 3a 내지 도 3g를 참고로 하여 설명한다.A manufacturing method of manufacturing such a solar cell 11 will be described with reference to FIGS. 3A to 3G.

도 3a를 참고로 하면, 예를 들어 n형의 단결정 실리콘으로 이루어진 기판(110)의 한 면에 식각 방지막(60)을 형성하고, 이 식각 방지막(60)을 마스크로 하여 식각 방지막(60)이 형성되지 않은 기판(110)의 면(예, 입사면)을 식각하여, 입사면인 기판(110)의 전면에 복수의 돌출부를 구비한 텍스처링 표면(textured surface)을 형성한 후, 식각 방지막(60)을 제거한다. Referring to FIG. 3A, an etch stop layer 60 is formed on one surface of a substrate 110 formed of, for example, n-type single crystal silicon, and the etch stop layer 60 is used as a mask. After etching the surface (eg, incident surface) of the substrate 110 that is not formed, a textured surface having a plurality of protrusions is formed on the front surface of the substrate 110, which is the incident surface, and then the etch stop layer 60. ).

대안적인 예에서, 식각 방지막(60)을 형성하지 않고 식각을 원하는 기판(110)의 면을 식각액이나 식각 가스에 노출시켜, 기판(110)의 전면과 후면 중 적어도 하나의 면에 텍스처링 표면을 형성할 수 있다.In an alternative example, the surface of the substrate 110 to be etched without forming the etch stop layer 60 is exposed to an etchant or an etching gas to form a texturing surface on at least one of the front and rear surfaces of the substrate 110. can do.

그런 다음, 도 3b에 도시한 것처럼, 기판(110)의 전면과 후면에 플라즈마 기상 증착법(plasma enhanced vapor deposition, PECVD) 등과 같은 막 형성법을 이용하여 반도체 재료로 이루어진 보호막(190)을 형성한다. 이때, 반도체 재료는 비정질 실리콘(amorphous silicon, a-Si), 실리콘 산화물(SiOx), 비정질 실리콘 산화물(amorphous SiOx, a-SiOx), 수소화된 실리콘 산화물(SiOx:H) 및 이들의 화합물, 수소화된 비정질 실리콘 산화물(a-SiOx:H), 실리콘 질화물(SiNx), 수소화된 실리콘 질화물(SiNx:H), 비정질 실리콘 질화물(amorphous SiNx, a-SiNx), 수소화된 비정질 실리콘 질화물(a-SiNx:H) 및 이들의 화합물일 수 있다. 이때, 보호막(190)은 p형 또는 n형의 불순물이 도핑된 막이거나 진성 반도체 막일 수 있다. 불순물이 도핑된 막일 경우, 불순물의 도핑 농도는 기판(110)의 불순물 도핑 농도보다 작다. Next, as shown in FIG. 3B, a protective film 190 made of a semiconductor material is formed on the front and rear surfaces of the substrate 110 using a film formation method such as plasma enhanced vapor deposition (PECVD). At this time, the semiconductor material may be amorphous silicon (a-Si), silicon oxide (SiOx), amorphous silicon oxide (amorphous SiOx, a-SiOx), hydrogenated silicon oxide (SiOx: H) and compounds thereof, hydrogenated Amorphous silicon oxide (a-SiOx: H), silicon nitride (SiNx), hydrogenated silicon nitride (SiNx: H), amorphous silicon nitride (amorphous SiNx, a-SiNx), hydrogenated amorphous silicon nitride (a-SiNx: H ) And compounds thereof. In this case, the passivation layer 190 may be a layer doped with p-type or n-type impurities or an intrinsic semiconductor layer. In the case where the impurity is doped, the doping concentration of the impurity is smaller than the impurity doping concentration of the substrate 110.

이때, 기판(110)의 전면 위에 형성되는 보호막(190)의 두께는 약 15nm일 수 있고, 기판(110)의 후면 위에 형성되는 보호막(190)의 두께는 약 20nm일 수 있다.In this case, the thickness of the passivation layer 190 formed on the front surface of the substrate 110 may be about 15 nm, and the thickness of the passivation layer 190 formed on the rear surface of the substrate 110 may be about 20 nm.

기판(110)의 전면과 후면에 보호막(190)을 형성할 경우, 기판(110)의 전면 또는 후면을 공정실에 노출시켜 기판(110)의 전면 또는 후면 위에 보호막(190)을 형성한 후, 다시 기판(110)의 후면 또는 전면을 동일한 공정실에 노출시켜 기판(110)의 후면 또는 전면 위에 보호막(190)을 형성한다. 이때, 기판(110)의 전면과 후면에 형성되는 보호막(190)의 형성 순서는 변경 가능하다.When the protective film 190 is formed on the front and rear surfaces of the substrate 110, the protective film 190 is formed on the front or rear surface of the substrate 110 by exposing the front or rear surface of the substrate 110 to a process chamber. The protective layer 190 is formed on the rear surface or the front surface of the substrate 110 by exposing the rear surface or the front surface of the substrate 110 to the same process chamber. In this case, the formation order of the passivation layer 190 formed on the front and rear surfaces of the substrate 110 may be changed.

그런 다음, 도 3c에 도시한 것처럼, 기판(110)의 전면에 위치한 보호막(190) 위에 제2 도전성 타입의 불순물, 예를 들어, 붕소(B)와 같은 3가 원소의 불순물이 함유된 도핑 페이스트(doping paste)를 스크린 인쇄법(screen printing)이나 직접 인쇄법(direct printing) 등을 이용하여 도포한 후 건조시키고, 기판(110)의 후면에 위치한 보호막(190) 위에 제1 도전성 타입의 불순물, 예를 들어, 인(P)와 같은 5가 원소의 불순물이 함유된 도핑 페이스트를 스크린 인쇄법이나 직접 인쇄법 등을 이용하여 도포한 후 건조시켜, 기판(110)의 전면에 제2 도전성 타입의 불순물막(120)과 기판(110)의 후면에 제1 도전성 타입의 불순물막(170)을 형성한다. 이때, 제2 도전성 타입의 불순물막(120)과 제1 도전성 타입의 불순물막(170)의 형성 순서는 변경 가능하다. Then, as illustrated in FIG. 3C, a doping paste containing impurities of the second conductivity type, for example, trivalent elements such as boron (B), is formed on the passivation layer 190 located on the front surface of the substrate 110. (doping paste) is applied by using a screen printing method (direct printing) or a direct printing method (direct printing), and then dried, and the impurity of the first conductivity type on the protective film 190 located on the back of the substrate 110, For example, a doping paste containing impurity of pentavalent element such as phosphorus (P) is applied by using a screen printing method or a direct printing method, followed by drying, and then dried to form a second conductive type on the entire surface of the substrate 110. An impurity film 170 of the first conductivity type is formed on the impurity film 120 and the back surface of the substrate 110. At this time, the formation order of the impurity film 120 of the second conductivity type and the impurity film 170 of the first conductivity type may be changed.

다음, 도 3d를 참고로 하여, 불순물막(120, 170)이 형성된 기판(110)을 정해진 공정 조건에 맞게 열처리하여, 불순물막(120)에 함유된 제2 도전성 타입의 불순물을 기판(110)의 전면에 위치한 보호막(190) 내부로 확산시켜 기판(110)의 전면에 제2 도전성 타입의 불순물이 도핑된 에미터부(121)를 형성하고, 불순물막(170)에 함유된 제1 도전성 타입의 불순물을 기판(110)의 후면에 위치한 보호막(190) 내부로 확산시켜 기판(110)의 후면에 제1 도전성 타입의 불순물이 도핑된 후면 전계부(172)를 형성한다. 그런 다음, 기판(110) 위에 남아있는 불순물막(120, 170)의 잔여물을 습식 식각법 등으로 제거한다. 이때, 물(water), 아세톤(acetone), 알코올(alcohol) 등을 이용하여 잔여물을 제거할 수 있다.Next, referring to FIG. 3D, the substrate 110 on which the impurity films 120 and 170 are formed is heat-treated according to a predetermined process condition, and the impurity of the second conductivity type contained in the impurity film 120 is included in the substrate 110. Diffused into the passivation layer 190 located on the front surface of the substrate 110 to form an emitter portion 121 doped with impurities of the second conductivity type on the entire surface of the substrate 110, and the first conductivity type contained in the impurity film 170. The impurity is diffused into the passivation layer 190 positioned on the rear surface of the substrate 110 to form a rear electric field portion 172 doped with impurities of the first conductivity type on the rear surface of the substrate 110. Then, the residues of the impurity films 120 and 170 remaining on the substrate 110 are removed by wet etching or the like. At this time, the residue may be removed using water, acetone, alcohol, and the like.

이때, 에미터부(121)와 접해 있는 에미터부(121)의 표면 및 부근에 위치하고 제2 도전성 타입의 불순물이 도핑되지 않은 기판(110) 전면에 위치한 보호막(190)의 부분은 전면 보호부(191)가 되고, 후면 전계부(172)와 접해 있는 후면 전계부(172)의 표면 및 부근에 위치하고 제2 도전성 타입의 불순물이 도핑되지 않은 기판(110) 후면에 위치한 보호막(190)의 부분은 후면 보호부(192)가 되어, 에미터부(121)와 전면 보호부(191)를 구비한 전면 보호막(190a1)과 후면 전계부(172)와 후면 보호부(192)를 구비한 후면 보호막(190a2)를 형성한다. In this case, the portion of the passivation layer 190 positioned on the surface of the emitter portion 121 in contact with the emitter portion 121 and in front of the substrate 110 that is not doped with the impurity of the second conductivity type is the front protection portion 191. And a portion of the passivation layer 190 positioned on the surface of the rear electric field 172 which is in contact with the rear electric field 172 and located on the back of the substrate 110 which is not doped with impurities of the second conductivity type. Being a protective part 192, the front protective film 190a1 having an emitter part 121 and the front protective part 191, and a rear protective film 190a2 having a rear electric field part 172 and a rear protective part 192. To form.

이와 같이, 보호막(190)을 형성한 후 확산 공정을 통해 전면 보호부(191) 및 후면 보호부(192)와 에미터부(121) 및 후면 전계부(172)가 형성되므로, 태양 전지(11)의 제조 공정이 단순해지고, 이로 인해, 태양 전지(11)의 제조 시간이 줄어든다. 즉, 별도의 막 형성 공정을 통해 전면 보호부(191), 에미터부(121), 후면 보호부(192) 및 후면 전계부(172)를 형성하는 대신, 하나의 공정실에서 동일한 재료로 기판(110)의 전면과 후면에 보호막(190)을 형성한 후, 도핑 페이스트를 이용한 열 확산 공정을 통해 전면 전면 보호부(191)와 에미터부(121) 그리고 후면 보호부(192)와 후면 전계부(172)가 형성되므로, 태양 전지(11)의 제조 공정이 단순해진다.As such, after forming the protective layer 190, the front protective part 191 and the rear protective part 192, the emitter part 121, and the rear electric field part 172 are formed through the diffusion process, and thus, the solar cell 11 is formed. The manufacturing process of is simplified, and the manufacturing time of the solar cell 11 is reduced by this. That is, instead of forming the front protective part 191, the emitter part 121, the rear protective part 192, and the rear electric field part 172 through a separate film forming process, the substrates may be formed of the same material in one process chamber. After the protective film 190 is formed on the front and rear of the 110, the front front protection part 191 and the emitter part 121 and the rear protection part 192 and the rear electric field part through a heat diffusion process using a doping paste ( Since 172 is formed, the manufacturing process of the solar cell 11 is simplified.

이때, 제1 및 제2 도전성 타입의 불순물의 확산 상태(예, 확산 속도 등)는 보호막(190) 위에 도포되는 도핑 페이스트의 양, 열처리 시간, 열처리 온도 등에 따라 달라진다. 본 실시예에서, 열처리 온도는 결정질 반도체로 이루어진 기판(110) 내부에 불순물을 확산시키는 경우(예, 약 400℃ 내지 500℃)에 비해 낮은 온도, 예를 들어, 약 150℃ 내지 300℃에서 행해진다. 즉, 에미터부(121)와 후면 전계부(172)는 결정질 기판(110)이 아닌 비결정질 반도체로 이루어진 보호막(190)에 형성된다. 따라서 결정질 기판(110) 내부로 불순물이 확산될 때보다 비결정질 반도체 내부로 불순물이 확산될 때 불순물의 확산이 용이하게 행해지고, 기판(110) 내부까지 불순물의 확산이 불필요하므로, 약 400℃ 내지 약 500℃의 높은 온도에서의 확산 동작이 불필요하다. 이로 인해, 약 400℃ 내지 약 500℃보다 훨씬 낮은 약 150℃ 내지 약 300℃의 저온에서 열 확산 동작이 이루어지므로, 고온에서의 열처리 공정으로 인한 기판(110) 등의 열화 현상이 줄어든다.In this case, the diffusion state (eg, diffusion rate, etc.) of the impurities of the first and second conductivity types may vary depending on the amount of the doping paste applied on the protective layer 190, the heat treatment time, and the heat treatment temperature. In the present embodiment, the heat treatment temperature is performed at a lower temperature, for example, about 150 to 300 ° C than when the impurities are diffused into the substrate 110 made of the crystalline semiconductor (for example, about 400 to 500 ° C). All. That is, the emitter unit 121 and the rear electric field unit 172 are formed on the passivation layer 190 made of an amorphous semiconductor instead of the crystalline substrate 110. Therefore, when impurities are diffused into the amorphous semiconductor rather than when the impurities are diffused into the crystalline substrate 110, the diffusion of impurities is more easily performed, and the diffusion of impurities to the inside of the substrate 110 is not necessary. Diffusion at high temperatures of degrees Celsius is unnecessary. As a result, the heat diffusion operation is performed at a low temperature of about 150 ° C to about 300 ° C, which is much lower than about 400 ° C to about 500 ° C, thereby reducing the degradation of the substrate 110 due to the heat treatment at a high temperature.

불순물 확산을 위한 열처리 온도가 약 150℃ 이상이면, 불순물의 확산 동작이 좀더 안정적으로 이루어져 에미터부(121)와 후면 전계부(172)의 안정적인 불순물 확산 두께가 얻어지고, 불순물 확산을 위한 열처리 온도가 약 300℃ 이하이면, 열화 현상 없이 보호막(190)에만 불순물의 확산 동작이 좀더 안정적으로 행해진다.When the heat treatment temperature for impurity diffusion is about 150 ° C. or more, the diffusion operation of impurities is more stable to obtain a stable impurity diffusion thickness of the emitter unit 121 and the rear electric field unit 172, and the heat treatment temperature for impurity diffusion is When the temperature is about 300 ° C. or less, the diffusion operation of impurities is performed more stably only on the protective film 190 without deterioration.

대안적인 예에서, 에미터부(121)와 후면 전계부(172)의 형성 공정은 별개로 이루어질 수 있다. In an alternative example, the process of forming the emitter portion 121 and the backside electric field portion 172 may be performed separately.

이 경우, 기판(110)의 전면 위에 형성된 보호막(190) 위에, 제2 도전성 타입의 불순물막(120)을 형성한 후 열처리 하여, 기판(110) 전면의 보호막(190) 내에 불순물을 확산시켜 에미터부(121)와 전면 보호부(191)를 형성하고, 기판(110)의 후면 위에 형성된 보호막(190) 위에, 제1 도전성 타입의 불순물막(170)을 형성한 후 열처리 하여, 기판(110) 후면의 보호막(190) 내에 불순물을 확산시켜 후면 전계부(172)와 후면 보호부(192)를 형성한 후, 기판(110)의 표면에 남아 있는 보호막(190)의 잔여물을 제거한다.In this case, the impurity film 120 of the second conductivity type is formed on the passivation layer 190 formed on the entire surface of the substrate 110 and then heat-treated to diffuse impurities into the passivation layer 190 of the entire surface of the substrate 110. The terminator 121 and the front protective part 191 are formed, and the impurity film 170 of the first conductivity type is formed on the passivation layer 190 formed on the rear surface of the substrate 110 and then heat treated to form the substrate 110. After the impurities are diffused in the rear passivation layer 190 to form the rear electric field unit 172 and the rear passivation unit 192, residues of the passivation layer 190 remaining on the surface of the substrate 110 are removed.

이때, 전면 보호부(191)에는 두 번의 열처리 동작이 행해지므로, 전면 보호부(191)를 위한 1차 열처리 시 열처리 시간이나 열처리 온도 등을 정상적인 열처리 공정 시보다 좀더 낮게 제어할 수 있다. 이 경우, 열처리 공정에 기판(110)이 노출되는 온도나 시간이 줄어들기 때문에, 기판(110)의 열화 현상이 좀더 줄어든다. 이 경우, 에미터부(121)와 후면 전계부(121)의 형성 순서는 변경 가능하다.In this case, since the two heat treatment operations are performed on the front protection unit 191, the heat treatment time or the heat treatment temperature during the first heat treatment for the front protection unit 191 may be controlled to be lower than that during the normal heat treatment process. In this case, since the temperature or time at which the substrate 110 is exposed to the heat treatment process is reduced, the degradation of the substrate 110 is further reduced. In this case, the formation order of the emitter part 121 and the back electric field part 121 can be changed.

이 경우, 별도의 열처리 공정에 의해, 에미터부(121)와 후면 전계부(172)의 특성 차이 그리고, 기판(110)의 전면과 후면에 형성되는 보호막(190)의 두께 차이 등과 같은 특성 차이 등에 맞게 열처리 조건이 정해지므로, 에미터부(121)와 후면 전계부(172)의 확산 정도 등의 제어가 용이하고, 이로 인해, 에미터부(121)와 후면 전계부(172) 그리고 전/후면 보호부(191, 192)의 동작 특성이 좀더 안정되고 향상된다. In this case, due to a separate heat treatment process, a difference in characteristics between the emitter unit 121 and the rear electric field unit 172 and a difference in characteristics, such as a difference in thickness of the protective layer 190 formed on the front and rear surfaces of the substrate 110, and the like. Since the heat treatment conditions are determined accordingly, it is easy to control the degree of diffusion of the emitter unit 121 and the rear electric field unit 172, and thus, the emitter unit 121 and the rear electric field unit 172 and the front / rear protection unit The operating characteristics of 191 and 192 are more stable and improved.

도 3e에 도시한 것처럼, 에미터부(121) 위에 PECVD 등으로 ITO나 IZO와 같은 투명한 도전막을 형성하여, 반사 방지부(130)를 형성하고, 다음, 도 3f에 도시한 것처럼, PECVD 등으로 ITO나 IZO와 같은 투명한 도전막을 형성하여 기판(110)의 후면 전계부(172) 위에 보조 전극(161)을 형성한다.As shown in FIG. 3E, a transparent conductive film such as ITO or IZO is formed on the emitter portion 121 by PECVD to form an antireflection portion 130, and then, as shown in FIG. 3F, ITO by PECVD or the like. The auxiliary electrode 161 is formed on the rear electric field part 172 of the substrate 110 by forming a transparent conductive film such as IZO.

이때, 반사 방지부(130)와 보조 전극(161)의 형성 순서는 변경 가능하며, 반사 방지부(130)와 보조 전극(161)은 스퍼터링법(sputtering) 등과 같이 다른 막 형성법으로 형성 가능하다.In this case, the order of forming the anti-reflection unit 130 and the auxiliary electrode 161 may be changed, and the anti-reflection unit 130 and the auxiliary electrode 161 may be formed by another film forming method such as sputtering.

다음, 도 3g에 도시한 것처럼, 스크린 인쇄법을 이용하여, 반사 방지부(130) 위에 은(Ag)이 함유된 도전성 페이스트(paste)인 전면전극부용 페이스트(40)를 도포한 후 건조시키고 보조 전극(161) 위에 알루미늄(Al)이나 은(Ag)을 함유한 도전성 페이스트인 후면전극용 페이스트(50)를 도포한 후 건조시켜, 반사 방지부(130) 위에 위치하는 복수의 전면 전극(141) 및 복수의 전면 버스바(142)와 보조 전극(161) 위에 위치하는 후면 전극(151)을 형성하여, 태양 전지(11)를 완성한다(도 1 및 도 2).Next, as illustrated in FIG. 3G, the front electrode paste 40, which is a conductive paste containing silver (Ag), is coated on the antireflection portion 130 using a screen printing method, followed by drying and auxiliary. The plurality of front electrodes 141 disposed on the anti-reflection portion 130 are coated on the electrode 161 and then dried by applying a back electrode paste 50, which is a conductive paste containing aluminum (Al) or silver (Ag). And a plurality of front bus bars 142 and rear electrodes 151 positioned on the auxiliary electrodes 161 to complete the solar cell 11 (FIGS. 1 and 2).

보조 전극(161) 위에 도포된 전면전극부용 페이스트(40)는, 도 3g에 도시한 것처럼, 전면전극용 부분(41)과 전면버스바용 부분(42)을 구비하고 있고, 전면전극부용 페이스트(40)의 건조 동작에 의해, 전면전극용 부분(41)은 복수의 전면 전극(141)이 되고, 전면버스바용 부분(42)은 복수의 전면 버스바(142)가 된다.The front electrode portion paste 40 coated on the auxiliary electrode 161 includes a front electrode portion 41 and a front bus bar portion 42, as shown in FIG. 3G, and the front electrode portion paste 40 ), The front electrode portion 41 becomes the plurality of front electrodes 141, and the front bus bar portion 42 becomes the plurality of front bus bars 142.

다음, 도 4 및 도 5를 참고로 하여, 본 발명의 다른 실시예에 따른 태양 전지(12)에 대하여 설명한다.Next, the solar cell 12 according to another embodiment of the present invention will be described with reference to FIGS. 4 and 5.

도 1 및 도 2와 비교하여, 동일한 기능을 수행하는 구성요소에 대해서는 같은 도면 부호를 부여하고, 그에 대한 자세한 설명은 생략한다.In comparison with FIGS. 1 and 2, the same reference numerals are assigned to components that perform the same function, and detailed description thereof will be omitted.

도 1 및 도 2에 도시한 태양 전지(11)와 비교할 때, 도 4 및 도 5에 도시한 태양 전지(12)는 에미터부와 이 에미터부에 연결된 전극이 빛이 입사되지 않는 기판의 후면에 위치한다.Compared with the solar cell 11 shown in Figs. 1 and 2, the solar cell 12 shown in Figs. 4 and 5 has an emitter portion and an electrode connected to the emitter portion on the back of the substrate on which no light is incident. Located.

이러한 태양 전지(12)의 구조는 다음과 같다.The structure of such a solar cell 12 is as follows.

도 4 및 도 5에 도시한 것처럼, 본 실시예에 따른 태양 전지(12)는 기판(110), 기판(110)의 전면 위에 위치하는 전면 보호부(191a), 전면 보호부(191a) 위에 위치하는 반사 방지부(130), 기판(110)의 후면 위에 위치하는 후면 보호부(192a), 후면 보호부(192a) 위에 위치하는 복수의 에미터부(121a), 그리고 후면 보호부(192a) 위에 위치하고 복수의 에미터부(121a)와 이격되어 있는 복수의 후면 전계부(172a)를 구비한 보호막(190b), 복수의 에미터부(121a) 위에 각각 위치하는 복수의 제1 전극(141a), 그리고 복수의 후면 전계부(172a) 위에 각각 위치하는 복수의 제2 전극(151a)을 포함한다. As shown in FIGS. 4 and 5, the solar cell 12 according to the present exemplary embodiment is positioned on the substrate 110, the front protective part 191a and the front protective part 191a positioned on the front surface of the substrate 110. Located on the anti-reflection portion 130, the rear protective portion 192a positioned on the rear surface of the substrate 110, the plurality of emitter portions 121a positioned on the rear protective portion 192a, and the rear protective portion 192a. A protective film 190b having a plurality of rear electric field portions 172a spaced apart from the plurality of emitter portions 121a, a plurality of first electrodes 141a respectively positioned on the plurality of emitter portions 121a, and a plurality of The plurality of second electrodes 151a are respectively disposed on the rear electric field part 172a.

도 1 및 도 2를 참고로 하여 설명한 것처럼, 기판(110)은 제1 도전성 타입(예, n형)의 결정질 반도체로 이루어진다.As described with reference to FIGS. 1 and 2, the substrate 110 is made of a crystalline semiconductor of a first conductivity type (eg, n-type).

기판(110)의 전면에 위치한 표면이 요철면이므로, 기판(110)의 전면 위에 위치한 전면 보호부(191a)와 반사 방지부(130) 역시 요철면을 갖는다.Since the surface disposed on the front surface of the substrate 110 is an uneven surface, the front protection part 191a and the anti-reflection portion 130 located on the front surface of the substrate 110 also have an uneven surface.

기판(110)의 전면 위에 위치한 전면 보호부(191a)는 보호막(190b) 중에서 복수의 에미터부(121a)와 복수의 후면 전계부(172a)를 제외한 영역으로서, 비정질 실리콘(a-Si)과 같은 비결정질 반도체로 이루어져 있고 패시베이션 기능을 수행하여 결함에 의해 기판(110)의 표면 및 그 근처에서 손실되는 전하의 양을 감소시킨다. 이때, 전면 보호부(191a)의 두께는 약 1nm 내지 10nm일 수 있다.The front protection part 191a disposed on the front surface of the substrate 110 is an area excluding the plurality of emitter parts 121a and the plurality of rear electric field parts 172a among the protection film 190b and may be formed of amorphous silicon (a-Si). It consists of an amorphous semiconductor and performs a passivation function to reduce the amount of charge lost on and near the surface of the substrate 110 by defects. In this case, the thickness of the front protective part 191a may be about 1 nm to 10 nm.

전면 보호부(191a)의 두께가 약 1nm 이상이면 기판(110) 전면에 전면 보호부(191a)가 좀더 균일하게 도포되므로 패시베이션 기능을 좀더 양호하게 수행할 수 있으며, 전면 보호부(191a)의 두께가 약 10nm 이하이면 전면 보호부(191a) 내에서 흡수되는 빛의 양을 좀더 감소시켜 기판(110) 내로 입사되는 빛의 양을 좀더 증가시킬 수 있다. 전면 보호부(191a)는 필요에 따라 생략 가능하다.If the thickness of the front protection part 191a is about 1 nm or more, the front protection part 191a is more uniformly applied to the entire surface of the substrate 110, so that the passivation function may be better performed, and the thickness of the front protection part 191a may be improved. Is less than or equal to about 10 nm, the amount of light absorbed in the front protection part 191a may be further reduced to increase the amount of light incident into the substrate 110. The front protection part 191a can be omitted as needed.

전면 보호부(191a) 위에 위치한 반사 방지부(130)는 태양 전지(12)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(12)의 효율을 높인다. 이러한 반사 방지부(130)는 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등으로 이루어지고, 약 70㎚ 내지 90㎚의 두께를 가질 수 있다. 이러한 반사 방지부(130)는 필요에 따라 생략 가능하다.The anti-reflection unit 130 disposed on the front protective part 191a reduces the reflectance of light incident on the solar cell 12 and increases the selectivity of a specific wavelength region, thereby increasing the efficiency of the solar cell 12. The anti-reflection portion 130 may be formed of a silicon nitride layer (SiNx), a silicon oxide layer (SiOx), or the like, and may have a thickness of about 70 nm to 90 nm. The anti-reflection portion 130 may be omitted as necessary.

후면 보호부(192a)는, 도 1 및 도 2의 후면 보호부(192)와 동일하게, 기판(110)의 후면에 전체적으로 위치하고 비결정질 반도체 재료로 이루어진다. 경우에 따라, 후면 보호부(192a) 역시 기판(110)의 후면 가장 자리 부분에는 위치하지 않을 수 있다.The back protection 192a is positioned entirely on the back of the substrate 110 and made of amorphous semiconductor material, similar to the back protection 192 of FIGS. 1 and 2. In some cases, the rear protection unit 192a may not be positioned at the rear edge portion of the substrate 110.

기판(110)과 접해 있는 후면 보호부(192a)의 면인 후면 보호부(192a)의 하부면은 기판(110)의 표면과 동일한 형상을 갖고 있어, 기판(110)과 동일하게 평탄면을 갖고 있고, 하부면의 반대 편에 위치하는 후면 보호부(192a)의 상부면은 복수의 함몰부(1921, 1922)를 갖고 있다.The lower surface of the rear protective portion 192a, which is the surface of the rear protective portion 192a in contact with the substrate 110, has the same shape as the surface of the substrate 110, and has the same flat surface as the substrate 110. The upper surface of the rear protective part 192a located on the opposite side of the lower surface has a plurality of recesses 1921 and 1922.

함몰부들(1921)의 위치는 복수의 에미터부(121a)의 형성 위치에 대응하고, 함몰부들(1922)의 위치는 복수의 후면 전계부(172a)의 형성 위치에 대응한다. 이때, 함몰부(1921)와 함몰부(1922)는 번갈아 위치하고 서로 나란해 정해진 방향으로 뻗어 있다. The positions of the depressions 1921 correspond to the formation positions of the plurality of emitter portions 121a, and the positions of the depressions 1922 correspond to the formation positions of the plurality of rear electric field portions 172a. At this time, the depression 1921 and the depression 1922 are alternately positioned in parallel with each other and extend in a predetermined direction.

함몰부(1921, 1922)의 영향으로 후면 보호부(192a)는 제1 부분(1923)과 제1 부분(1923)보다 두께가 낮은 제2 부분(1924a, 1924b)을 갖고 있다. 제2 부분(1924a)은 에미터부(121a) 하부에 위치한 후면 보호부(192a)의 제2 부분이고, 제2 부분(1924b)은 후면 전계부(172a) 하부에 위치한 후면 보호부(192a)의 제2 부분이다. Under the influence of the depressions 1921 and 1922, the rear protection 192a has a first portion 1923 and second portions 1924a and 1924b having a lower thickness than the first portion 1923. The second part 1924a is the second part of the rear protection part 192a located under the emitter part 121a, and the second part 1924b is the second part of the rear protection part 192a located under the rear electric field part 172a. The second part.

이때, 제1 부분(1923)의 두께는 약 20nm 내지 약 40nm이고, 제2 부분(1924a, 1924b)의 최대 두께는 약 5nm이다.At this time, the thickness of the first portion 1923 is about 20 nm to about 40 nm, and the maximum thickness of the second portions 1924a and 1924b is about 5 nm.

후면 보호부(192a)는, 도 1 및 도 2의 후면 보호부(192)와 동일하게, 비결정질 반도체 재료로 이루어져 있고, 후면 보호부(192a)는 불순물이 도핑되지 않은 진성 반도체 재료일 수 있다. The back protection 192a may be made of an amorphous semiconductor material, similar to the back protection 192 of FIGS. 1 and 2, and the back protection 192a may be an intrinsic semiconductor material that is not doped with impurities.

이러한 후면 보호부(192a)는 패시베이션 기능을 수행하여, 기판(110)의 후면 쪽으로 이동한 전하가 불안정한 결합에 의해 소멸되는 것을 감소한다.The rear protective part 192a performs a passivation function, thereby reducing the dissipation of charges transferred to the rear surface of the substrate 110 by unstable coupling.

복수의 에미터부(121a)는 후면 보호부(192a)의 복수의 함몰부(1921) 위에 각각 위치하고, 복수의 함몰부(1921)를 따라 길게 뻗어 있다.The plurality of emitters 121a are respectively positioned on the plurality of recesses 1921 of the rear protective part 192a and extend along the plurality of recesses 1921.

도 1 및 도 2의 에미터부(121)와 유사하게, 각 에미터부(121a)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입(예, p형)을 갖고 있고 비결정질의 반도체 재료로 이루어져 있는 불순물부이다. 따라서, 복수의 에미터부(121a)는 기판(110)과 이종 접합 및 p-n 접합을 형성한다.Similar to the emitter portion 121 of FIGS. 1 and 2, each emitter portion 121a has a second conductivity type (eg, p-type) opposite to the conductivity type of the substrate 110 and is formed of an amorphous semiconductor material. It is an impurity part. Accordingly, the plurality of emitter portions 121a form heterojunctions and p-n junctions with the substrate 110.

따라서, 기판(110)과 에미터부(121a)와의 p-n 접합에 의해 전자와 전하가 생성되어, 후면 보호부(192a) 쪽으로 이동한다.Accordingly, electrons and charges are generated by the p-n junction between the substrate 110 and the emitter portion 121a, and move toward the rear protective portion 192a.

각 에미터부(121a)의 하부면은 후면 보호부(192a)의 각 함몰부(1921)의 표면과 접해 있고, 각 하부면의 반대편에 위치하는 각 에미터부(121a)의 상부면은, 후면 보호부(192a)의 제1 부분(1923)과 동일한 높이에 위치하다.The lower surface of each emitter portion 121a is in contact with the surface of each depression 1921 of the rear protective portion 192a, and the upper surface of each emitter portion 121a located on the opposite side of each lower surface is protected from the rear surface. It is located at the same height as the first portion 1923 of the portion 192a.

이들 복수의 에미터부(121a)는 후면 보호부(192a)와 함께 패시베이션 기능을 수행할 수 있고, 이 경우 결함에 의해 기판(110)의 후면에서 소멸되는 전하의 양이 감소하여 태양 전지(12)의 효율이 향상된다.The plurality of emitter portions 121a may perform a passivation function together with the rear protection portion 192a. In this case, the amount of electric charges dissipated in the rear surface of the substrate 110 due to a defect decreases, so that the solar cell 12 The efficiency of the is improved.

복수의 후면 전계부(172a)는 후면 보호부(192a)의 복수의 함몰부(1922) 위에 각각 위치하고, 복수의 함몰부(1922)를 따라 길게 뻗어 있다. 따라서, 도 4 및 도 5에 도시한 것처럼, 기판(110)의 후면 위에는 서로 이격되어 있는 후면 전계부(172a)와 에미터부(121a)가 번갈아 위치한다.The plurality of rear electric fields 172a are respectively positioned on the plurality of recesses 1922 of the rear protective unit 192a and extend along the plurality of recesses 1922. Therefore, as shown in FIGS. 4 and 5, the rear electric field parts 172a and the emitter part 121a which are spaced apart from each other are alternately positioned on the rear surface of the substrate 110.

이러한 복수의 후면 전계부(172a)는 기판(110)과 동일한 도전성 타입(예, n형)의 불순물이 기판(110)보다 고농도로 도핑된 불순물부이다. 예를 들어, 복수의 후면 전계부(172)는 n+의 불순물 영역일 수 있다.The plurality of rear electric field parts 172a are impurity parts doped at a higher concentration than the substrate 110 with impurities of the same conductivity type (eg, n-type) as the substrate 110. For example, the plurality of backside electric fields 172 may be n + impurity regions.

본 실시예에서, 복수의 후면 전계부(172a)는 비결정질의 반도체 재료로 이루어져, 기판(110)과 이종 접합을 형성한다.In the present embodiment, the plurality of backside electric fields 172a are made of an amorphous semiconductor material to form a heterojunction with the substrate 110.

이러한 후면 전계부(172a)는, 도 1 및 도 2의 후면 전계부(172)와 동일하게, 기판(110)과 후면 전계부(172a)와의 불순물 농도 차이로 인한 전위 장벽에 의해 전자의 이동 방향인 후면 전계부(172a) 쪽으로의 정공 이동을 방해하는 반면, 후면 전계부(172a) 쪽으로의 전하(예, 전자) 이동을 용이하게 한다. 따라서, 후면 보호부(192a)를 통과한 전하, 예를 들어, 전자가 후면 전계부(172a) 및 그 부근에서 정공과 재결합되어 손실되는 양을 감소시키고, 후면 보호부(192a)로부터 후면 전계부(172a)로의 전자 이동을 가속화시켜 기판(110)에서부터 후면 전계부(172a)로의 전자 이동량을 증가시킨다.The rear electric field 172a is the same as the rear electric field 172 of FIGS. 1 and 2, and the movement direction of electrons is caused by a potential barrier due to a difference in impurity concentration between the substrate 110 and the rear electric field 172a. While interfering with hole movement toward the backside electric field 172a, it facilitates charge (eg, electron) movement toward the backside electric field 172a. Thus, the amount of charge that passes through the rear protective portion 192a, for example, electrons, is recombined with holes in and around the rear electric field portion 172a and is lost, and the rear electric field portion from the rear protective portion 192a is reduced. The movement of electrons to 172a is accelerated to increase the amount of electrons moving from the substrate 110 to the back field 172a.

각 후면 전계부(172a)의 하부면은 후면 보호부(192a)의 각 함몰부(1922)의 표면과 접해 있고, 각 하부면의 반대편에 위치하는 각 후면 전계부(172a)의 상부면은 후면 보호부(192a)의 제1 부분(1923)과 동일한 높이에 위치하다. The lower surface of each rear electric field 172a is in contact with the surface of each recess 1922 of the rear protection 192a, and the upper surface of each rear electric field 172a positioned opposite the lower surface is It is located at the same height as the first portion 1923 of the protective portion 192a.

복수의 후면 전계부(172a) 역시 후면 보호부(192a)와 함께 패시베이션 기능을 수행할 수 있고, 이 경우 결함에 의해 기판(110)의 후면에서 소멸되는 전하의 양이 감소하여 태양 전지(12)의 효율이 향상된다. 이러한 후면 전계부(172a)는 필요에 따라 생략 가능하다.The plurality of rear electric field units 172a may also perform a passivation function together with the rear protective unit 192a. In this case, the amount of electric charges dissipated in the rear surface of the substrate 110 due to defects decreases, so that the solar cell 12 The efficiency of the is improved. The rear electric field unit 172a may be omitted as necessary.

각 에미터부(121a)와 각 후면 전계부(172a)의 두께는 동일할 수 있지만, 서로 다를 수 있다.The thickness of each emitter part 121a and each rear electric field part 172a may be the same, but may be different from each other.

예를 들어, 원하는 전하의 이동을 방해하기 위한 전계의 생성을 원활히 하기 위해, 각 후면 전계부(172a)의 두께가 각 에미터부(121a)의 두께보다 더 클 수 있다. 이로 인해, 각 후면 전계부(172a) 하부에 위치하는 후면 보호부(192a)의 제2 부분(1924b)은 약 2.5nm 내지 5nm일 수 있고, 각 에미터부(121a) 하부에 위치하는 후면 보호부(192a)의 제2 부분(1924a)은 약 3.5nm 내지 5nm일 수 있다.For example, in order to facilitate generation of an electric field to hinder the movement of a desired charge, the thickness of each backside electric field 172a may be greater than the thickness of each emitter portion 121a. As a result, the second portion 1924b of the rear protective portion 192a positioned below each rear electric field portion 172a may be about 2.5 nm to 5 nm, and the rear protective portion positioned under each emitter portion 121a. The second portion 1924a of 192a may be about 3.5 nm to 5 nm.

본 예에서, 각 에미터부(121a)의 두께는 양호한 p-n 접합의 형성과 각 에미터부(121a) 자체에서의 빛 흡수 정도를 고려하여 정해지고, 각 후면 전계부(172a)의 두께는 양호한 크기의 전계 생성과 각 에미터부(121a) 자체에서의 빛 흡수 정도를 고려하여 정해진다. In this example, the thickness of each emitter portion 121a is determined in consideration of the formation of a good pn junction and the degree of light absorption in each emitter portion 121a itself, and the thickness of each rear electric field portion 172a is of good size. It is determined in consideration of the electric field generation and the degree of light absorption in each emitter part 121a itself.

후면 보호부(192a)의 제1 부분(1923)의 두께가 약 20nm이면 안정적으로 원하는 두께를 갖는 후면 전계부(172a)와 에미터부(121a)를 형성하면서 패시베이션 기능을 수행할 있고, 제1 부분(1923)의 두께가 약 40nm 이하이면 재료의 낭비와 공정 시간을 좀더 줄일 수 있으며 후면 보호부(192a) 내에 흡수되는 빛의 양을 좀더 감소시킬 수 있다. 후면 보호부(192a)의 제2 부분(1924a, 1924b)의 두께가 약 5nm이하이면, 후면 보호부(192a)의 제2 부분(1924a, 1924b)을 통과하여 좀더 안정적으로 전하가 에미터부(121a)와 후면 전계부(172a) 쪽으로 이동할 수 있다.If the thickness of the first portion 1923 of the rear protective portion 192a is about 20 nm, the passivation function may be performed while stably forming the rear electric field portion 172a and the emitter portion 121a having a desired thickness. When the thickness of the 1923 is about 40 nm or less, material waste and processing time may be further reduced, and the amount of light absorbed in the rear protection part 192a may be further reduced. When the thicknesses of the second portions 1924a and 1924b of the rear protective part 192a are about 5 nm or less, the charge passes through the second portions 1924a and 1924b of the rear protective part 192a to more stably charge the emitter portion 121a. ) And the rear electric field unit 172a.

본 실시예에서, 각 에미터부(121a)와 각 후면 전계부(172a)의 최대 폭(W1, W2)은 서로 상이하다. 즉, 에미터부(121a)의 최대 폭(W1)이 후면 전계부(172a)의 최대 폭(W2)보다 크다. 이로 인해, p-n 접합 영역이 증가하므로 전자-정공 쌍의 발생량이 증가하고, p-n 접합 부분에서의 전류 손실을 줄일 수 있으며, 전자에 비해 이동도가 낮은 정공의 수집에 유리하다. In this embodiment, the maximum widths W1 and W2 of each emitter portion 121a and each rear electric field portion 172a are different from each other. That is, the maximum width W1 of the emitter portion 121a is larger than the maximum width W2 of the rear electric field portion 172a. As a result, the p-n junction region is increased, so that the generation amount of the electron-hole pair is increased, the current loss at the p-n junction is reduced, and it is advantageous for the collection of holes with low mobility compared to the electrons.

하지만, 이와는 달리, 후면 전계부(172a)의 최대 폭(W2)이 에미터부(121a)의 최대 폭(W1)보다 클 수 있다. 이 경우, 후면 전계부(172a)의 면적이 증가하여, 후면 전계부(172a)로 인한 후면 전계 효과가 증가한다.However, alternatively, the maximum width W2 of the rear electric field part 172a may be greater than the maximum width W1 of the emitter part 121a. In this case, the area of the rear electric field unit 172a is increased, and the rear electric field effect due to the rear electric field unit 172a is increased.

이미 설명한 것처럼, 후면 보호부(192a), 복수의 에미터부(121a) 및 복수의 후면 전계부(172a)는 모두 비결정질 반도체 재료로 이루어져 있고, 에미터부(121a)와 후면 전계부(172a)에 도핑된 불순물을 제외하면 후면 보호부(192a), 복수의 에미터부(121a) 및 복수의 후면 전계부(172a)는 동일한 재료로 이루어져 있다.As described above, the rear protective portion 192a, the plurality of emitter portions 121a, and the plurality of rear electric field portions 172a are all made of an amorphous semiconductor material, and doped to the emitter portion 121a and the rear electric field portion 172a. Except for the impurities, the rear protective part 192a, the plurality of emitter parts 121a, and the plurality of rear electric field parts 172a are made of the same material.

복수의 에미터부(121a) 위에 위치하는 복수의 제1 보조 전극(162)은 각 에미터부(121a)를 따라서 연장되어 있고, 복수의 에미터부(121a)와 전기적으로 연결되어 있다. 이로 인해, 각 에미터부(121a)는 그 상부에 위치한 제1 보조 전극(162)에 의해 대기 중의 산소로부터 보호되어, 산화 현상 등으로 인한 특성 변화가 방지된다. The plurality of first auxiliary electrodes 162 positioned on the plurality of emitter portions 121a extend along each emitter portion 121a and are electrically connected to the plurality of emitter portions 121a. As a result, each emitter part 121a is protected from oxygen in the air by the first auxiliary electrode 162 located thereon, thereby preventing a change in characteristics due to oxidation or the like.

복수의 후면 전계부(172a) 위에 위치하는 복수의 제2 보조 전극(163)은 각 후면 전계부(172a)를 따라서 연장되어 있고, 복수의 후면 전계부(172a)와 전기적으로 연결되어 있다. 각 에미터부(121a)와 유사하게, 각 후면 전계부(172a)는 제2 보조 전극(163)에 의해 대기 중의 산소로부터 보호되어, 산화 현상 등으로 인한 특성 변화가 방지된다. The plurality of second auxiliary electrodes 163 positioned on the plurality of rear electric field units 172a extend along each rear electric field unit 172a and are electrically connected to the plurality of rear electric field units 172a. Similar to each emitter portion 121a, each backside electric field portion 172a is protected from oxygen in the air by the second auxiliary electrode 163, thereby preventing a change in characteristics due to oxidation or the like.

복수의 제1 및 제2 보조 전극(162, 163)은 도전성이 있는 투명한 도전 물질로 이루어진다. 투명한 도전 물질의 예는 ITO나, ZnO 등일 수 있다.The plurality of first and second auxiliary electrodes 162 and 163 are made of a conductive transparent conductive material. Examples of the transparent conductive material may be ITO, ZnO, or the like.

복수의 제1 및 제2 보조 전극(162, 163)은 복수의 에미터부(121a)와 복수의 후면 전계부(172a) 쪽으로 각각 이동한 전하, 예를 들어 정공과 전자를 각각 전달하고, 기판(110)과 후면 보호부(192a)를 통과한 빛을 기판(110) 쪽으로 반사시켜 기판(110)으로 입사되는 빛의 양을 증가시키는 반사막(reflector)으로서 기능한다. 하지만, 대안적인 실시예에서, 복수의 제1 및 제2 보조 전극(162, 163)은 생략 가능하다.The plurality of first and second auxiliary electrodes 162 and 163 transfer charges, for example, holes and electrons, respectively, which are moved toward the plurality of emitter portions 121a and the plurality of rear electric field portions 172a, respectively, and the substrate ( The light passing through the 110 and the rear protective part 192a is reflected toward the substrate 110 to function as a reflector to increase the amount of light incident on the substrate 110. However, in alternative embodiments, the plurality of first and second auxiliary electrodes 162, 163 may be omitted.

도 4 및 도 5에서, 제1 보조 전극(162) 및 제2 보조 전극(163) 각각의 최대 폭(W21, W22)은 에미터부(121a)와 후면 전계부(172a) 각각의 최대 폭(W1, W2)보다 작지만 동일할 수 있다. 각 제1 및 제2 보조 전극(162, 163)의 최대 폭(W21, W22)이 각 에미터부(121a)와 후면 전계부(172a)의 최대 폭(W1, W2)보다 작을 경우, 에미터부(121a)와 후면 전계부(172a)의 영역 내에 안정적으로 제1 및 제2 보조 전극(162, 163)이 각각 위치하여, 전하의 손실을 방지할 수 있다. 이때, 제1 및 제2 보조 전극(162, 163)과 에미터부(121a) 및 후면 전계부(172a)와의 접촉 면적이 증가할수록 제1 및 제2 보조 전극(162, 163)과 에미터부(121a) 및 후면 전계부(172a) 간의 접촉 저항이 감소하여, 에미터부(121a) 및 후면 전계부(172a)에서 제1 및 제2 보조 전극(162, 163)으로 이동하는 전하의 양이 증가하고, 이로 인해 제1 및 제2 보조 전극(162, 163)으로 이동하는 전하의 전송율이 향상된다. 4 and 5, the maximum widths W21 and W22 of the first auxiliary electrode 162 and the second auxiliary electrode 163 are the maximum widths W1 of the emitter portion 121a and the rear electric field portion 172a, respectively. , W2), but may be the same. When the maximum widths W21 and W22 of the first and second auxiliary electrodes 162 and 163 are smaller than the maximum widths W1 and W2 of the emitter portion 121a and the rear electric field portion 172a, the emitter portion ( The first and second auxiliary electrodes 162 and 163 are stably positioned in the regions of 121a) and the rear electric field part 172a, respectively, to prevent loss of charge. In this case, as the contact area between the first and second auxiliary electrodes 162 and 163 and the emitter part 121a and the rear electric field part 172a increases, the first and second auxiliary electrodes 162 and 163 and the emitter part 121a are increased. ) And the contact resistance between the rear electric field part 172a decreases, thereby increasing the amount of charges transferred from the emitter part 121a and the rear electric field part 172a to the first and second auxiliary electrodes 162 and 163. This improves the transfer rates of charges traveling to the first and second auxiliary electrodes 162 and 163.

복수의 제1 보조 전극(162) 위에 위치하는 복수의 제1 전극(141a)과 복수의 제2 보조 전극(163) 위에 위치하는 복수의 제2 전극(151a)은 도 1 및 도 2에 위치한 복수의 전면 전극(141) 및 후면 전극(151)과 비교할 때, 형성 위치와 개수를 제외하면 동일하다.The plurality of first electrodes 141a positioned on the plurality of first auxiliary electrodes 162 and the plurality of second electrodes 151a positioned on the plurality of second auxiliary electrodes 163 are disposed in FIGS. 1 and 2. Compared with the front electrode 141 and the rear electrode 151 of the, except for the formation position and the number is the same.

예를 들어, 복수의 제1 전극(141a)은 복수의 제1 보조 전극(162) 위에서 복수의 제1 보조 전극(162)을 따라서 길게 연장되어 있고, 복수의 제1 보조 전극(162)과 물리적 및 전기적으로 연결되어 있다. For example, the plurality of first electrodes 141a extend along the plurality of first auxiliary electrodes 162 on the plurality of first auxiliary electrodes 162 and are physically connected to the plurality of first auxiliary electrodes 162. And electrically connected.

각 제1 전극(141a)은 해당 제1 보조 전극(162) 쪽으로 이동하는 전하, 예를 들어, 정공을 수집한다.Each first electrode 141a collects charge, for example, holes, moving toward the corresponding first auxiliary electrode 162.

복수의 제2 보조 전극(163) 위에 위치하는 복수의 제2 전극(152a)은 복수의 제2 보조 전극(163)을 따라서 길게 연장되어 있고, 복수의 제2 보조 전극(163)과 전기적 및 물리적으로 연결되어 있다. The plurality of second electrodes 152a positioned on the plurality of second auxiliary electrodes 163 extend along the plurality of second auxiliary electrodes 163 and are electrically and physically connected to the plurality of second auxiliary electrodes 163. Is connected.

각 제2 전극(151a)은 해당 제2 보조 전극(163) 쪽으로 이동한 전하, 예를 들어, 전자를 수집한다.Each second electrode 151a collects charge, for example, electrons, which have moved toward the corresponding second auxiliary electrode 163.

복수의 제1 및 제2 전극(141a, 151a)은 알루미늄(Al)이나 은(Ag)과 같은 적어도 하나의 금속 물질을 함유하고 있지만, 니켈(Ni), 구리(Cu), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 금속 물질 또는 이외의 다른 도전성 금속 물질로 이루어질 수 있다.The plurality of first and second electrodes 141a and 151a contain at least one metal material such as aluminum (Al) or silver (Ag), but nickel (Ni), copper (Cu), tin (Sn), It may be made of at least one conductive metal material selected from the group consisting of zinc (Zn), indium (In), titanium (Ti), gold (Au), and combinations thereof or other conductive metal materials.

이처럼, 복수의 제1 및 제2 전극(141a, 152a)이 금속 물질로 이루어져 있으므로, 복수의 제1 및 제2 전극(141a, 151a)은 복수의 제1 및 제2 보조 전극(162, 163)을 각각 통과한 빛을 기판(110) 쪽으로 반사시킨다.As described above, since the plurality of first and second electrodes 141a and 152a are made of a metal material, the plurality of first and second electrodes 141a and 151a may include the plurality of first and second auxiliary electrodes 162 and 163. Reflected light passes through the substrate 110 toward each other.

도 4 및 도 5에서, 제1 전극(141a) 및 제2 전극(151a)은 하부에 각각 위치하는 제1 및 제2 보조 전극(162, 163)과 동일한 폭을 갖고 있어, 제1 및 제2 보조 전극(162, 163)과 동일한 평면 형상을 갖고 있다. 하지만, 제1 전극(141a) 및 제2 전극(151a)은 제1 및 제1 보조 전극(162, 163)의 위에 선택적으로 위치하여, 제1 및 제1 보조 전극(162, 163)의 폭보다 적은 폭을 가질 수 있다. 이때, 제1 및 제2 전극(141a, 151a)과 제1 및 제2 보조 전극(162, 163)과의 접촉 면적이 증가할수록 제1 및 제2 전극(141a, 151a)과 제1 및 제2 보조 전극(162, 163) 간의 접촉 저항이 감소하여, 제1 및 제2 보조 전극(162, 163)으로부터 제1 및 제2 전극(141a, 151a)으로 각각 이동하는 전하의 양이 증가한다. In FIGS. 4 and 5, the first electrode 141a and the second electrode 151a have the same width as the first and second auxiliary electrodes 162 and 163 positioned below the first and second electrodes 141a and 163, respectively. It has the same planar shape as the auxiliary electrodes 162 and 163. However, the first electrode 141a and the second electrode 151a are selectively positioned on the first and first auxiliary electrodes 162 and 163, and thus, are larger than the widths of the first and first auxiliary electrodes 162 and 163. It can have a small width. In this case, as the contact area between the first and second electrodes 141a and 151a and the first and second auxiliary electrodes 162 and 163 increases, the first and second electrodes 141a and 151a and the first and second electrodes are increased. The contact resistance between the auxiliary electrodes 162 and 163 decreases, thereby increasing the amount of electric charge moving from the first and second auxiliary electrodes 162 and 163 to the first and second electrodes 141a and 151a, respectively.

이미 설명한 것처럼, 반도체 물질로 이루어진 복수의 에미터부(121a)와 후면 전계부(172a) 그리고 금속 물질로 이루어진 복수의 제1 및 제2 전극(141a, 151a) 사이에 투명한 금속 물질로 이루어진 복수의 제1 및 제2 보조 전극(162, 163)이 존재하므로, 복수의 에미터부(121a)와 복수의 제1 전극(141a) 사이 그리고 복수의 후면 전계부(172a)와 복수의 제2 전극(151a) 사이에 오믹 콘택이 형성되어, 복수의 에미터부(121a)와 복수의 제1 전극(141a) 사이 그리고 복수의 후면 전계부(172a)과 복수의 제2 전극(151a) 사이의 전기 전도도가 향상된다. As described above, the plurality of emitters made of a transparent metal material is formed between the emitter part 121a made of a semiconductor material and the rear electric field part 172a and the plurality of first and second electrodes 141a and 151a made of a metal material. Since the first and second auxiliary electrodes 162 and 163 exist, a plurality of emitter portions 121a and a plurality of first electrodes 141a and a plurality of rear electric field portions 172a and a plurality of second electrodes 151a are provided. An ohmic contact is formed between the plurality of emitter portions 121a and the plurality of first electrodes 141a, and the electrical conductivity between the plurality of rear electric field portions 172a and the plurality of second electrodes 151a is improved. .

도 1 및 도 2에 도시한 태양 전지(11)과 비교할 때, 본 실시예의 태양 전지(12)는 복수의 제1 전극(141a)과 복수의 제2 전극(151a)이 빛이 입사되지 않는 기판(110)의 후면에 위치하므로, 기판(110) 내로 입사되는 빛의 양이 증가하여, 태양 전지(11)의 효율이 향상된다.Compared with the solar cell 11 shown in FIGS. 1 and 2, the solar cell 12 of the present embodiment has a substrate in which light is not incident on the plurality of first electrodes 141a and the plurality of second electrodes 151a. Since it is located at the back of the 110, the amount of light incident into the substrate 110 is increased, the efficiency of the solar cell 11 is improved.

다음, 도 6a 내지 도 6f를 참고로 하여, 이러한 태양 전지(12)를 제조하는 방법에 대하여 설명한다.Next, with reference to FIGS. 6A to 6F, a method of manufacturing the solar cell 12 will be described.

도 3a를 참고로 하여 설명한 것처럼, 기판(110)을 식각하여 기판(110)의 표면에 요철면을 형성하다(도 6a).As described with reference to FIG. 3A, the substrate 110 is etched to form an uneven surface on the surface of the substrate 110 (FIG. 6A).

그런 다음, 도 6b에 도시한 것처럼, 비결정질 반도체 재료로 이루어진 보호막(190)을 기판(110)의 후면으로 작용할 기판(110)의 한 면에만 형성한다. 이미 도 3b를 참고로 하여 설명한 것처럼, 보호막(190)은 플라즈마 기상 증착법 등으로 형성되며, 비결정질 반도체 재료는 비정질 실리콘(a-Si), 실리콘 산화물(SiOx), 비정질 실리콘 산화물(a-SiOx), 수소화된 실리콘 산화물(SiOx:H) 및 이들의 화합물, 수소화된 비정질 실리콘 산화물(a-SiOx:H), 실리콘 질화물(SiNx), 수소화된 실리콘 질화물(SiNx:H), 비정질 실리콘 질화물(a-SiNx), 수소화된 비정질 실리콘 질화물(a-SiNx:H) 및 이들의 화합물일 수 있다. Then, as shown in FIG. 6B, a protective film 190 made of an amorphous semiconductor material is formed only on one side of the substrate 110 to serve as the rear surface of the substrate 110. As described above with reference to FIG. 3B, the passivation layer 190 is formed by plasma vapor deposition or the like, and the amorphous semiconductor material may be formed of amorphous silicon (a-Si), silicon oxide (SiOx), amorphous silicon oxide (a-SiOx), Hydrogenated silicon oxide (SiOx: H) and compounds thereof, hydrogenated amorphous silicon oxide (a-SiOx: H), silicon nitride (SiNx), hydrogenated silicon nitride (SiNx: H), amorphous silicon nitride (a-SiNx ), Hydrogenated amorphous silicon nitride (a-SiNx: H) and compounds thereof.

이때, 형성되는 보호막(190)의 두께는 약 20nm 내지 약 40nm일 수 있다.In this case, the thickness of the passivation layer 190 may be about 20 nm to about 40 nm.

다음, 도 6c에 도시한 것처럼, 제1 도전성 타입의 불순물을 함유한 도핑 페이스트를 스크린 인쇄법이나 직접 인쇄법 등을 이용하여 보호막(190) 위에 선택적으로 도포한 후 건조시켜 제1 도전성 타입의 불순물막인 불순물부(170a)를 형성하고, 제2 도전성 타입의 불순물을 함유한 도핑 페이스트를 스크린 인쇄법이나 직접 인쇄법 등으로 보호막(190) 위에 선택적으로 도포한 후 건조시켜 제2 도전성 타입의 불순물막인 불순물부(120a)를 형성한다.Next, as illustrated in FIG. 6C, a doping paste containing an impurity of the first conductivity type is selectively coated on the passivation layer 190 by using a screen printing method or a direct printing method and then dried to dry the impurity of the first conductivity type. The impurity portion 170a, which is a film, is formed, and a doping paste containing an impurity of the second conductivity type is selectively coated on the protective film 190 by screen printing, direct printing, or the like, and then dried to dry it. An impurity portion 120a as a film is formed.

이때, 보호막(190a) 위에 도포되는 제1 도전성 타입의 불순물부(170a)은 일정한 간격으로 이격되어 있고 정해진 방향으로 길게 뻗어 있고, 제2 도전성 타입의 불순물부(120a)은 제1 도전성 타입의 불순물부(170a)와 이격되어 있으며 제1 도전성 타입의 불순물부(170a)를 따라 나란하게 뻗어 있다. 이로 인해, 보호막(190a) 위에는 제1 도전성 타입의 불순물부(170a)와 제2 도전성 타입의 불순물부(120a)가 번갈아 위치한다.In this case, the impurity portions 170a of the first conductivity type applied on the passivation layer 190a are spaced at regular intervals and extend in a predetermined direction, and the impurity portions 120a of the second conductivity type are impurities of the first conductivity type. It is spaced apart from the portion 170a and extends side by side along the impurity portion 170a of the first conductivity type. Thus, the impurity portion 170a of the first conductivity type and the impurity portion 120a of the second conductivity type are alternately positioned on the passivation layer 190a.

보호막(190a) 위에 도포되는 제1 도전성 타입의 불순물부(170a)의 최대 폭(W31)은 제2 도전성 타입의 불순물부(120a)의 최대폭(W32)보다 적다.The maximum width W31 of the impurity portion 170a of the first conductivity type applied on the passivation layer 190a is smaller than the maximum width W32 of the impurity portion 120a of the second conductivity type.

제1 도전성 타입의 불순물부(170a)와 제2 도전성 타입의 불순물부(120a)의 도포 순서는 변경 가능하다.The application order of the impurity portion 170a of the first conductivity type and the impurity portion 120a of the second conductivity type can be changed.

다음, 도 6d에 도시한 것처럼, 제1 도전성 타입의 불순물부(170a)와 제2 도전성 타입의 불순물부(120a)를 구비한 기판(110)을 열처리하여, 불순물부(170a)에 함유된 제1 도전성 타입의 불순물과 불순물부(120a)에 함유된 제2 도전성 타입의 불순물을 보호막(190) 내부로 확산시킨다. 그런 다음, 습식 식각법 등으로 보호막(190) 위에 남아있는 잔여물을 제거한다. Next, as illustrated in FIG. 6D, the substrate 110 including the impurity portion 170a of the first conductivity type and the impurity portion 120a of the second conductivity type is subjected to heat treatment, so that the impurity portion 170a contains the agent. The impurity of the first conductivity type and the impurity of the second conductivity type contained in the impurity portion 120a are diffused into the protective film 190. Then, the residue remaining on the passivation layer 190 is removed by a wet etching method.

이로 인해, 불순물부(120a)와 접해 있는 보호막(190)의 부분에 제2 도전성 타입의 불순물이 확산되어 제2 도전성 타입의 불순물이 도핑된 부분이 형성되고 이 불순물이 도핑된 부분은 복수의 에미터부(121a)가 되고, 유사하게, 불순물부(170a)와 접해 있는 보호막(190)의 부분에 제1 도전성 타입의 불순물이 확산되어 제1 도전성 타입의 불순물이 도핑된 부분이 형성되고 이 불순물이 도핑된 부분은 복수의 후면 전계부(172a)가 된다.As a result, impurities of the second conductivity type are diffused into portions of the passivation layer 190 that are in contact with the impurity portion 120a to form portions doped with impurities of the second conductivity type, and the portions doped with the impurities are formed of a plurality of EMI. Similarly, impurities of the first conductivity type are diffused into portions of the passivation layer 190 in contact with the impurity portion 170a to form portions doped with impurities of the first conductivity type. The doped portion becomes a plurality of rear electric field portions 172a.

이러한 불순물 확산 동작에 의해, 보호막(190)의 일부가 복수의 에미터부(121a)와 복수의 후면 전계부(172a)가 되면, 제1 및 제2 도전성 타입의 불순물이 확산되지 않은 보호막(190)의 나머지 부분은 후면 보호부(192a)가 되어, 후면 보호부(192a), 복수의 에미터부(121a) 및 복수의 후면 전계부(172a)를 구비한 보호막(190b)을 형성한다.When a part of the protective film 190 becomes the plurality of emitter portions 121a and the plurality of rear electric field portions 172a by the impurity diffusion operation, the protective film 190 in which impurities of the first and second conductivity types are not diffused. The remaining part of the substrate becomes a rear protective part 192a to form a protective film 190b having a rear protective part 192a, a plurality of emitter parts 121a, and a plurality of rear electric field parts 172a.

도 3d를 참고로 하여 이미 설명한 것처럼, 제1 및 제2 도전성 타입의 불순물의 확산 동작을 위한 열처리 온도는 약 150℃ 내지 250℃의 저온에서 행해진다. 이로 인해, 고온의 열처리 공정으로 인한 기판(110) 등의 열화 현상이 줄어든다.As already described with reference to FIG. 3D, the heat treatment temperature for the diffusion operation of the impurities of the first and second conductivity types is performed at a low temperature of about 150 ° C to 250 ° C. As a result, deterioration of the substrate 110 due to the high temperature heat treatment process is reduced.

이와 같이, 한 번의 열 확산 동작에 의해, 복수의 에미터부(121a), 복수의 후면 전계부(172a) 및 후면 보호부(192a)가 동시에 형성되므로, 태양 전지(12)의 제조 공정이 줄어들고 이로 인해, 태양 전지(12)의 제조 시간이 단축된다.As described above, since the plurality of emitter portions 121a, the plurality of rear electric field portions 172a, and the rear protective portion 192a are simultaneously formed by one heat diffusion operation, the manufacturing process of the solar cell 12 is reduced and thus. As a result, the manufacturing time of the solar cell 12 is shortened.

대안적인 실시예에 따른 태양 전지가 복수의 후면 전계부(172a)를 구비하지 않을 경우, 도 6d를 참고로 하여 설명한 공정 중에서, 보호막(190) 위에 제1 도전성 타입의 불순물을 함유한 도핑 페이스트의 도포 및 건조 공정은 생략된다. When the solar cell according to an alternative embodiment does not include the plurality of backside electric fields 172a, during the process described with reference to FIG. 6D, the doping paste containing impurities of the first conductivity type on the passivation layer 190 may be used. Application and drying processes are omitted.

다음, 도 6e 및 도 6f에 도시한 것처럼, PECVD 등을 이용하여 기판(110) 전면 위에 비정질 실리콘으로 이루어진 전면 보호부(191a)를 형성하고, 전면 부호부(191a) 위에 실리콘 질화물이나 실리콘 산화물 등으로 이루어진 반사 방지부(130)를 형성한다. 이때, 전면 보호부(191)와 반사 방지부(130)는 동일한 공정실에서 형성되거나 별개의 공정실에서 형성될 수 있다. Next, as shown in FIGS. 6E and 6F, a front protective part 191a made of amorphous silicon is formed on the entire surface of the substrate 110 by using PECVD, and the like, such as silicon nitride, silicon oxide, or the like, on the front sign 191a. The anti-reflection portion 130 is formed. In this case, the front protection part 191 and the anti-reflection part 130 may be formed in the same process chamber or may be formed in separate process chambers.

다음, 도 6g에 도시한 것처럼, 복수의 후면 전계부(172a)와 복수의 에미터부(121a)를 구비한 기판(110)의 후면 전체에 PECVD 등으로 투명한 도전막을 형성한 후 투명 도전막의 일부를 습식 식각 공정 등으로 제거하여, 복수의 에미터부(121a)와 연결되는 복수의 제1 보조 전극(162)과 복수의 후면 전계부(172a)와 연결되는 복수의 제2 보조 전극(163)을 형성한다. Next, as illustrated in FIG. 6G, a transparent conductive film is formed on the entire rear surface of the substrate 110 including the plurality of backside electric fields 172a and the plurality of emitters 121a by PECVD, and then a part of the transparent conductive film is removed. The plurality of first auxiliary electrodes 162 connected to the plurality of emitter parts 121a and the plurality of second auxiliary electrodes 163 connected to the plurality of rear electric field parts 172a are formed by a wet etching process or the like. do.

그런 다음, 도 6h에 도시한 것처럼, 복수의 제1 보조 전극(162)과 복수의 제2 보조 전극(163) 위에 스크린 인쇄법을 이용하여 전극 페이스트(paste)(51)를 도포한 후 열처리하여 복수의 제1 보조 전극(162)을 따라 길게 연장하는 복수의 제1 전극(141a)과 복수의 제2 보조 전극(163)을 따라 길게 연장하는 복수의 제2 전극(151a)을 형성한다. 이때, 전극 페이스트(51)는 알루미늄(Al)과 같은 도전성 물질을 함유한다. 이로 인해, 도 4 및 도 5에 도시한 태양 전지(12)가 완성된다. 다른 예에서, 복수의 제1 및 제2 보조 전극(162, 163)과 복수의 제1 및 제2 전극(141a, 151a)을 형성한 후, 전면 보호부(191a)와 반사 방지부(130)를 형성할 수도 있다.Then, as illustrated in FIG. 6H, the electrode paste 51 is coated on the plurality of first auxiliary electrodes 162 and the plurality of second auxiliary electrodes 163 by screen printing, and then heat-treated. A plurality of first electrodes 141a extending along the plurality of first auxiliary electrodes 162 and a plurality of second electrodes 151a extending along the plurality of second auxiliary electrodes 163 are formed. At this time, the electrode paste 51 contains a conductive material such as aluminum (Al). For this reason, the solar cell 12 shown in FIG. 4 and FIG. 5 is completed. In another example, after the plurality of first and second auxiliary electrodes 162 and 163 and the plurality of first and second electrodes 141a and 151a are formed, the front protection part 191a and the anti-reflection part 130 are formed. May be formed.

본 발명의 또 다른 실시예에 따른 태양 전지(13)가 도 7에 도시한다.A solar cell 13 according to another embodiment of the invention is shown in FIG. 7.

도 7에 도시한 태양 전지(13)는, 도 4 및 도 5에 도시한 태양 전지(12)와 비교할 때, 기판(110)의 전면에 위치한 전면 보호부(191a)와 반사 방지부(130) 사이에 위치한 전면 전계부(171)를 구비하고 있는 것을 제외하면, 도 4 및 도 5의 태양 전지(12)와 동일한 구조를 갖고 있다. 이때, 보호막(190c)은 전면 보호부(191a)와 전면 전계부(171)를 구비하고, 보호막(190c) 중 불순물이 도핑된 부분은 전면 전계부(171)를 이루고 나머지 부분은 전면 보호부(191a)를 형성한다.The solar cell 13 illustrated in FIG. 7 has a front protective portion 191a and an antireflection portion 130 disposed on the front surface of the substrate 110 as compared with the solar cells 12 illustrated in FIGS. 4 and 5. Except having the front electric field part 171 located in between, it has the same structure as the solar cell 12 of FIG. In this case, the passivation layer 190c includes the front passivation unit 191a and the front electric field unit 171, and the portion doped with impurities in the passivation layer 190c forms the front field unit 171 and the remaining portion is the front passivation unit ( 191a).

따라서, 동일한 구성요소에 대해서는 같은 도면 부호를 부여하였고, 그에 대한 자세한 설명은 생략한다. Therefore, like reference numerals refer to like elements, and a detailed description thereof will be omitted.

전면 전계부(171)는, 복수의 후면 전계부(172a)와 유사하게, 기판(110)과 동일한 도전성 타입의 불순물(예, n형)이 기판(110)보다 높은 농도로 함유된 불순물부이다. The front electric field part 171 is an impurity part in which impurities (eg, n-type) of the same conductivity type as the substrate 110 are contained at a higher concentration than the substrate 110, similar to the plurality of rear electric field parts 172a. .

따라서 이러한 전면 전계부(171)는 기판(110)과의 불순물 농도 차이로 인한 전위 장벽이 형상되어, 기판(110)의 전면 쪽으로 전자와 정공 중 하나(예, 정공)의 이동을 방해하여, 기판(110)의 전면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시켜, 태양 전지(13)의 효율을 향상시킨다.Therefore, the front electric field part 171 has a potential barrier due to a difference in impurity concentration with the substrate 110, thereby preventing the movement of one of electrons and holes (for example, holes) toward the front surface of the substrate 110. The amount of electric charge lost due to the recombination of electrons and holes in the front and the vicinity of the 110 is reduced, thereby improving the efficiency of the solar cell 13.

이러한 태양 전지(13)는 이러한 전면 전계부(171)는 이미 도 3b 내지 도 3d를 참고로 하여 설명한 에미터부(121) 형성 방법과 유사하게 형성될 수 있다. 예를 들어, 기판(110)의 전면 위에 비결정질의 반도체 재료로 이루어진 보호막을 형성하고, 그 보호막 위에 기판(110)과 동일한 도전성 타입의 불순물을 함유한 도핑 페이스트를 도포한 후 건조시킨다. 이미 설명한 것처럼, 보호막은 진성 반도체이거나 기판(110)과 동일한 도전성 타입의 불순물이 기판(110) 보다 낮은 농도로 도핑된 반도체일 수 있다.In the solar cell 13, the front electric field part 171 may be formed similarly to the method of forming the emitter part 121 described with reference to FIGS. 3B to 3D. For example, a protective film made of an amorphous semiconductor material is formed on the entire surface of the substrate 110, and a doping paste containing the same conductivity type impurity as the substrate 110 is applied on the protective film and then dried. As described above, the passivation layer may be an intrinsic semiconductor or a semiconductor doped with impurities of the same conductivity type as the substrate 110 at a lower concentration than the substrate 110.

그런 다음, 약 150℃ 내지 약 300℃의 온도에서 열처리 공정을 실시하여, 도핑 페이스트에 함유된 불순물을 보호막 내부로 확산시켜, 기판(110)과 동일한 제1 도전성 타입의 불순물이 기판(110)보다 높은 농도를 갖는 불순물부를 형성하여 전면 전계부(171)를 형성하고, 불순물이 도핑되지 않고 전면 전계부(171) 하부에 위치한 보호막 부분은 전면 보호부(191a)가 되어, 보호막(190c)은 전면 보호부(191a)와 전면 전계부(171)를 구비한다. 이 경우, 한 번의 열처리 공정으로, 전면 보호부(191a)와 전면 전계부(171)가 형성되고 하나의 공정실이 사용되므로, 태양 전지(13)의 제조 시간과 제조 비용이 절감된다. 이때, 열처리 확산이 행해지는 횟수에 따라 열처리 온도나 열처리 시간 등이 제어된다. 즉, 두 번의 열 확산 공정이 행해지는 기판(110)의 전면이나 후면 쪽에 형성되는 불순물부의 열처리 온도나 열처리 시간 등은 한번의 열처리 확산 공정이 행해지는 기판(110)의 후면이나 전면 쪽에 형성되는 불순물부의 열처리 온도나 열처리 시간 등보다 적을 수 있다. Then, a heat treatment process is performed at a temperature of about 150 ° C. to about 300 ° C. to diffuse impurities contained in the doping paste into the protective film, so that impurities of the first conductivity type that are the same as those of the substrate 110 are larger than those of the substrate 110. The impurity portion having a high concentration is formed to form the front electric field portion 171, and the protective film portion positioned below the front electric field portion 171 without being doped with impurities becomes the front protective portion 191a, and the protective film 190c is formed on the front surface. The protection unit 191a and the front electric field unit 171 are provided. In this case, in one heat treatment process, the front protective part 191a and the front electric field part 171 are formed, and one process chamber is used, thereby reducing the manufacturing time and manufacturing cost of the solar cell 13. At this time, the heat treatment temperature, the heat treatment time and the like are controlled according to the number of times the heat treatment diffusion is performed. That is, the heat treatment temperature or the heat treatment time of the impurity portion formed on the front or rear side of the substrate 110 where two heat diffusion processes are performed are impurities formed on the back or front side of the substrate 110 where one heat treatment diffusion process is performed. It may be less than the negative heat treatment temperature or heat treatment time.

대안적인 예에서, 한번의 열 확산 공정을 통해, 기판(110)의 전면에 전면 보호부(191a) 및 전면 전계부(171)와 기판(110)의 후면에 후면 보호부(192a)와 복수의 후면 전계부(172a) 및 복수의 에미터부(121a)를 형성할 수 있다. 즉, 기판(110)의 전면과 후면에 보호막(190)을 형성한 후, 기판(110)의 전면에 전면 전계부(171)용 도핑 페이스트와 기판(110)의 후면에 후면 전계부(172a)용 도핑 페이스트 그리고 에미터부(121a)용 도핑 페이스트를 도포한 후 한번의 열 확산 공정을 실시할 수 있다.In an alternative example, through one heat diffusion process, the front protective portion 191a and the front electric field 171 on the front surface of the substrate 110 and the rear protective portion 192a and the plurality of rear surfaces of the substrate 110 are provided. The rear electric field part 172a and the plurality of emitter parts 121a may be formed. That is, after the protective film 190 is formed on the front and rear surfaces of the substrate 110, the doping paste for the front electric field portion 171 on the front surface of the substrate 110 and the rear electric field portion 172a on the rear surface of the substrate 110. After coating the doping paste for the emitter and the emitter portion 121a, one heat diffusion process may be performed.

하지만, 이와는 달리, 기판(110)의 전면 위에 비정질 실리콘 등으로 이루어진 전면 보호부(191a)를 PECVD 등으로 형성한 후, PECVD 등으로 전면 보호부(191a) 위에 비정질 실리콘 등으로 이루어진 전면 전계부(171)를 형성한다. 이 경우, 전면 전계부(171)를 형성하는 공정실에 제1 도전성 타입을 갖는 불순물, 예를 들어, 인(P) 등과 같은 5가 원소의 불순물을 포함하는 불순물 도핑 물질(예, POCl₃나 PH₃)을 주입하여, 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 높은 농도로 전면 전계부(171)에 도핑될 수 있도록 한다. 이 경우, 전면 전계부(171)의 불순물 도핑 농도의 제어가 정확하게 이루어질 수 있으므로, 전면 전계부(171)의 특성이 좀더 향상될 수 있다. However, unlike this, after forming the front protective part 191a made of amorphous silicon or the like on the front surface of the substrate 110 by PECVD, the front electric field part made of amorphous silicon or the like on the front protective part 191a by PECVD or the like ( 171 is formed. In this case, an impurity doping material (for example, POCl ₃ or PH ₃ ) may be implanted to allow dopants of the same conductivity type as the substrate 110 to be doped into the front surface field portion 171 at a higher concentration than the substrate 110. In this case, since the impurity doping concentration of the front field unit 171 can be accurately controlled, the characteristics of the front field unit 171 can be further improved.

이때, 전면 전계부(171)는 기판(110)의 후면에 복수의 에미터부(121a)와 복수의 후면 전계부(172a)를 형성 후 또는 형성 전에 형성될 수 있다.In this case, the front electric field unit 171 may be formed after or before forming the plurality of emitter units 121a and the plurality of rear electric field units 172a on the rear surface of the substrate 110.

복수의 에미터부(121a)와 복수의 후면 전계부(172a)를 형성하기 전에 전면 전계부(171)를 형성할 경우, 동일한 공정실에서 PECVD 공정을 통해 전면 전계부(192a)와 기판(110) 후면의 보호막(90)을 형성할 수 있다. 이로 인해, 태양 전지(13)의 공정 시간과 제조 비용이 단축된다.When the front field unit 171 is formed before the plurality of emitter units 121a and the plurality of rear field units 172a are formed, the front field unit 192a and the substrate 110 may be formed through a PECVD process in the same process chamber. A protective film 90 on the back side may be formed. For this reason, the process time and manufacturing cost of the solar cell 13 are shortened.

반면, 복수의 에미터부(121a)와 복수의 후면 전계부(172a)를 형성한 후 전면 전계부(171)를 형성할 경우, 전면 전계부(171)를 형성하기 전에 기판(110)의 전면에 세정 공정을 실시한 후 PECVD 공정 등을 통해 전면 전계부(171)를 형성한다. 이럴 경우, 세정 공정 후 전면 전계부(171)가 형성되므로, 전면 전계부(171)의 특성이 향상된다.On the other hand, when the front electric field unit 171 is formed after the plurality of emitter units 121a and the plurality of rear electric field units 172a are formed, the front surface of the substrate 110 is formed before the front electric field unit 171 is formed. After performing the cleaning process, the front field unit 171 is formed through a PECVD process. In this case, since the front electric field unit 171 is formed after the cleaning process, the characteristics of the front electric field unit 171 are improved.

이처럼, 전면 전계부(171)를 제외한 나머지 구성 요소는 이미 도 6a 내지 도 6f를 참고로 하여 설명한 것과 동일하므로, 자세한 설명은 생략한다. As described above, other components except for the front electric field unit 171 are the same as those described with reference to FIGS. 6A to 6F, and thus, detailed descriptions thereof will be omitted.

도 8에 도시한 또 다른 실시예에 따른 태양 전지(14)는 기판(110)의 후면에 위치한 복수의 에미터부(121b)와 후면 전계부(172b)의 형상을 제외하면 도 7에 도시한 태양 전지(13)와 동일하다. The solar cell 14 according to another exemplary embodiment illustrated in FIG. 8 has the aspects illustrated in FIG. 7 except for the shapes of the plurality of emitter portions 121b and the rear electric field portion 172b disposed on the rear surface of the substrate 110. Same as the battery 13.

즉, 도 8의 태양 전지(14)는 후면의 보호막(190d) 내에 복수의 에미터부(121b)와 복수의 후면 전계부(172b)가 위치하고, 인접한 에미터부(121b)와 후면 전계부(172b)가 서로 붙여 있다. 따라서, 인접한 인접한 에미터부(121b)와 후면 전계부(172b) 사이에 제1 및 제2 도전성 타입의 불순물이 혼합되어 있는 혼합부(181)가 존재하다. 이러한 혼합부(181)의 존재로 인해, p-n 접합 영역이 증가하고, 이 부분에서의 전하 재결합이 발생하지 않아 태양 전지(14)의 효율은 향상된다. That is, in the solar cell 14 of FIG. 8, a plurality of emitter portions 121b and a plurality of rear electric field portions 172b are positioned in the passivation layer 190d on the rear surface thereof, and adjacent emitter portions 121b and rear electric field portions 172b are disposed. Are attached to each other. Accordingly, there is a mixing part 181 in which impurities of the first and second conductivity types are mixed between the adjacent adjacent emitter part 121b and the rear electric field part 172b. Due to the presence of this mixing portion 181, the p-n junction region increases, and no charge recombination occurs in this portion, so that the efficiency of the solar cell 14 is improved.

이 경우, 도 7과는 달리, 기판(110)의 후면 전체에 에미터부(121b)와 후면 전계부(172b)가 형성되므로, p-n 접합의 영역과 후면 전계 형성 영역이 증가하여, 태양 전지(14)의 효율이 향상된다. 이 경우, 후면 전계부(172b)의 전계 효과에 의해, 후면 전계부(172b)와 에미터부(121b)의 접촉 부분에서의 전하 손실을 발생하지 않는다. 이러한 에미터부(121b)와 후면 전계부(172b)의 형성은, 도 6a 내지 도 6h의 공정에서, 열 확산 횟수나 시간의 증가시켜 용이하게 달성될 수 있으므로, 이에 대한 자세한 설명은 생략한다. In this case, unlike FIG. 7, since the emitter portion 121b and the rear electric field portion 172b are formed on the entire rear surface of the substrate 110, the region of the pn junction and the rear electric field formation region are increased, thereby providing a solar cell 14. ) Efficiency is improved. In this case, due to the electric field effect of the rear electric field part 172b, the electric charge loss in the contact part of the rear electric field part 172b and the emitter part 121b does not generate | occur | produce. The formation of the emitter portion 121b and the backside electric field portion 172b may be easily achieved by increasing the number of times or the time of heat diffusion in the processes of FIGS. 6A to 6H, and thus, detailed description thereof will be omitted.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

110: 기판 121, 121a, 121b: 에미터부
130: 반사 방지부 140: 전극부,
141, 141a, 151, 151a: 전극 142: 전면 버스바
171: 전면 전계부 172, 172a, 172b: 후면 전계부
181: 혼합부 191, 192, 191a, 192a: 보호부110: substrate 121, 121a, 121b: emitter portion
130: antireflection portion 140: electrode portion,
141, 141a, 151, 151a: electrode 142: front busbar
171: front electric field 172, 172a, 172b: rear electric field
181: mixing unit 191, 192, 191a, 192a: protection unit

Claims

A substrate containing a first impurity of a first conductivity type and comprising a crystalline semiconductor,
A first passivation film disposed on the first surface of the substrate and made of an amorphous semiconductor material,
At least one emitter portion in which the second impurity is diffused in the first passivation layer by diffusing a second impurity opposite to the first conductivity type in the first passivation layer;
A first electrode electrically connected to the emitter unit, and
A second electrode electrically connected to the substrate
Solar cell comprising a.

In claim 1,
The first protective film is a solar cell having a region in which the second impurity is not diffused.

In claim 2,
The region in which the impurities are not diffused is located between the substrate and the at least one emitter portion.

In claim 1,
A second passivation film made of the amorphous semiconductor material and positioned on the second face of the substrate opposite the first face of the substrate, and
And a first electric field part in which the first impurity is diffused in the second passivation layer and the first impurity is diffused in the second passivation layer.

5. The method of claim 4,
The second protective film has a region in which the first impurity is not diffused.

The method of claim 5,
The region in which the first impurity is not diffused is positioned between the substrate and the at least one first electric field part.

5. The method of claim 4,
The first surface is an incident surface to which light is incident, and the second surface is a non-incident surface to which light is not incident.

In claim 1,
At least one first electric field part in which the first impurity is diffused in the first passivation layer to diffuse the first impurity in the first passivation layer.
Solar cell comprising more.

9. The method of claim 8,
The at least one first electric field part is spaced apart from the at least one emitter part.

In claim 9,
The first protective film has a region in which the first impurity is not diffused.

11. The method of claim 10,
The region in which the first impurity is not diffused is positioned between the substrate and the at least one first electric field part.

9. The method of claim 8,
The at least one first electric field portion is in contact with the at least one emitter portion.

The method of claim 12,
And at least one mixing unit in which the first impurity and the second impurity are mixed in the first passivation layer.

The method according to any one of claims 8 to 13,
And a protector positioned on the second side of the substrate opposite the first side of the substrate.

The method of claim 14,
The solar cell further comprises an anti-reflection portion positioned on the protection portion.

16. The method of claim 15,
And a second electric field portion disposed between the protection portion and the anti-reflection portion and containing the first impurity.

The method of claim 14,
The first surface is a non-incident surface to which light is not incident, and the second surface is an incident surface to which light is incident.

The method according to any one of claims 8 to 13,
A second passivation film made of the amorphous semiconductor material and positioned on the second face of the substrate opposite the first face of the substrate, and
And a second electric field part in which the first impurity is diffused in the second passivation layer, and the first impurity is diffused in the second passivation layer.

The method of claim 18,
The second protective film has a region in which the first impurity is not diffused.

The method of claim 19,
The region in which the first impurity is not diffused is located between the substrate and the second electric field part.

The method of claim 18,
The solar cell further comprises an anti-reflection portion on the second electric field portion.

The method of claim 18,
The first surface is a non-incident surface to which light is not incident, and the second surface is an incident surface to which light is incident.

Forming a protective film made of an amorphous semiconductor material on the substrate containing the first impurity,
Forming an impurity film containing a second impurity on the protective film, and
Heat-treating the substrate including the protective film and the impurity film to diffuse the impurities contained in the impurity film into the protective film to form at least one impurity portion and a protective portion
Including,
The at least one impurity portion is a portion in which the second impurity is diffused in the passivation layer, and the passivation portion is a portion in which the second impurity is not diffused in the passivation layer.
Impurity part formation method of a solar cell.

The method of claim 23,
The method of claim 1, wherein the first impurity and the second impurity have different conductivity types.

The method of claim 23,
The impurity portion forming method of a solar cell having the first impurity and the second impurity have the same conductivity type.

26. The method of claim 25,
And a concentration of the first impurity in the substrate is lower than that of the second impurity in the at least one impurity.

27. The method of any of claims 23 to 26,
And the first impurity film is formed on the entire surface of the first passivation film.

27. The method of any of claims 23 to 26,
And the first impurity layer is selectively formed on the first passivation layer.

Forming a first passivation film made of a nonconductive semiconductor material on the first surface of the substrate of the first conductivity type,
Forming a first impurity film containing a first impurity of a second conductivity type opposite to the first conductivity type on the first passivation film,
The substrate including the first passivation layer and the first impurity layer is heat-treated to diffuse the first impurity contained in the first impurity layer into the first passivation layer, thereby forming at least one emitter portion and the first passivation portion. Forming step, and
Forming a first electrode electrically connected to the at least one emitter portion and a second electrode electrically connected to the substrate
Including,
The at least one emitter part is a portion in which the first impurity is diffused in the first passivation layer, and the first passivation part is a portion in which the first impurity is not diffused in the first passivation layer.
Method for manufacturing a solar cell.

The method of claim 29,
Forming a second impurity film containing the second impurity of the first conductivity type on the first passivation film, the second impurity film being spaced apart from the first impurity film;
The forming of the at least one emitter part and the first protective part may include diffusing the second impurity contained in the second impurity film into the first protective film during the heat treatment, thereby forming at least one emitter part together with the at least one emitter part. Forming the first electric field of
Method for manufacturing a solar cell.

The method of claim 29,
And forming a second protective part made of an amorphous semiconductor on the second side of the substrate opposite to the first side.

The method of claim 31,
And forming an anti-reflection portion over the second protection portion.

The method of claim 29,
Forming a second passivation film made of the amorphous semiconductor material on the second surface of the substrate opposite the first surface,
Forming a second impurity film containing the second impurity on the second passivation film,
Heat-treating the substrate including the second passivation layer and the second impurity layer to diffuse the second impurity contained in the second impurity layer into the second passivation layer to diffuse the second impurity; Further comprising forming a second protective part,
The electric field part is a portion in which the second impurity is diffused in the second passivation layer, and the second protection part is a portion in which the second impurity is not diffused in the second passivation layer.
Method for manufacturing a solar cell.

The method of claim 33,
And forming an anti-reflection portion over the electric field portion.

35. The method of any of claims 29-34,
The first surface is a non-incident surface to which no light is incident, and the second surface is an incident surface to which light is incident.

The method of claim 29,
Forming a second passivation film made of the amorphous semiconductor material on the second face of the substrate opposite the first face, and
Forming a second impurity film containing the second impurity of the first conductivity type on the second passivation film
Further comprising:
In the forming of the at least one emitter part and the first protective part, the second impurity contained in the second impurity film is diffused into the second protective film during the heat treatment to form an electric field part and the first protective part. ,
The electric field portion is a portion in which the second impurity is diffused in the second passivation layer, and the second protection portion is a portion in which the second impurity is not diffused in the second passivation layer,
The second electrode is electrically connected to the substrate through the electric field portion
Method for manufacturing a solar cell.

The method of claim 36,
Forming an anti-reflection portion made of a transparent conductive film on the at least one emitter portion,
The first electrode is electrically connected to the at least one emitter portion through the anti-reflection portion.
Method for manufacturing a solar cell.

38. The method of claim 36 or 37,
The first surface is an incident surface to which light is incident, and the second surface is a non-incident surface to which light is not incident.