KR101773283B1 - 듀얼 레일 메모리, 메모리 매크로 및 관련 하이브리드 전원 공급 방법 - Google Patents

듀얼 레일 메모리, 메모리 매크로 및 관련 하이브리드 전원 공급 방법 Download PDF

Info

Publication number
KR101773283B1
KR101773283B1 KR1020160011649A KR20160011649A KR101773283B1 KR 101773283 B1 KR101773283 B1 KR 101773283B1 KR 1020160011649 A KR1020160011649 A KR 1020160011649A KR 20160011649 A KR20160011649 A KR 20160011649A KR 101773283 B1 KR101773283 B1 KR 101773283B1
Authority
KR
South Korea
Prior art keywords
voltage
memory
word line
dual rail
operate
Prior art date
Application number
KR1020160011649A
Other languages
English (en)
Other versions
KR20170034293A (ko
Inventor
쳉헝 리
치팅 쳉
헝젠 리아오
마이클 클린턴
조나단 성융 창
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170034293A publication Critical patent/KR20170034293A/ko
Application granted granted Critical
Publication of KR101773283B1 publication Critical patent/KR101773283B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

제1 전압 및 제2 전압에서 동작가능한 듀얼 레일 메모리로서, 듀얼 레일 메모리는, 제1 전압에서 동작하는 메모리 어레이; 메모리 어레이의 워드 라인을 제1 전압으로 구동하도록 구성된 워드 라인 드라이버 회로; 입력 데이터 신호 또는 출력 데이터 신호를 전송하도록 구성된 데이터 경로; 및 메모리 어레이, 워드 라인 드라이버 회로 및 데이터 경로에 제어 신호를 발생시키도록 구성된 제어 회로들을 포함하고, 데이터 경로 및 제어 회로는 제1 전압과 제2 전압 둘 다에서 동작하도록 구성된다. 관련된 메모리 매크로 및 방법도 또한 개시된다.

Description

듀얼 레일 메모리, 메모리 매크로 및 관련 하이브리드 전원 공급 방법{DUAL RAIL MEMORY, MEMORY MACRO AND ASSOCIATED HYBRID POWER SUPPLY METHOD}
관련 출원에 대한 상호 참조
본 출원은 2015년 9월 18일 출원된 미국 가출원 번호 제62/220,546호의 이점을 주장하며, 이는 그 전체가 참조에 의해 포함된다.
메모리 디바이스는 누설 전력(leakage power)으로 알려진 현상을 겪는다. 누설 전력은 통상적으로 메모리가 전원이 켜질 때마다 주변장치 및 코어 메모리 어레이에서의 로직에 의해 소모된다(dissipated). 기술이 디바이스 특징부를 서브나노미터(sub-nanometer) 형상치수 이하로 계속해서 축소시킴에 따라, 메모리 디바이스에서의 누설 전력 소모는 증가한다. 이 누설 전력은 메모리의 총 전력 소모의 상당한 요인이 되고 있다.
누설 전력을 감소시키기 위한 한 가지 방식은, 메모리 디바이스에 대한 전원 공급 전압을 감소시키는 것이다. 그러나, 메모리에서의 비트 셀의 전압 레벨은 보유(retention)를 위한 최소 전압 사양으로 유지될 필요가 있는 반면, 메모리 디바이스의 주변장치 구역은 지정된 전압 이하에서 동작할 수 있다. 그 결과, 누설 전력을 감소시키기 위한 노력으로, 메모리의 코어 및 주변장치가 상이한 전압으로 상이한 전원 공급장치를 이용해 동작하는, 듀얼 레일(dual rail) 메모리 전원 공급장치가 개발되었다. 듀얼 레일 메모리 전원 공급장치를 갖는 메모리는, 하나의 회로 그룹에 대한 고전압 도메인(예를 들어, VDDM)을 또다른 회로 그룹에 대한 저전압 도메인(예를 들어, VDD)으로부터 격리하도록 레벨 시프터(level shifter)를 사용하고, 레벨 시프터에 의해 신호 전압을 적절한 도메인으로 변환한다.
제1 전압 및 제2 전압에서 동작가능한 듀얼 레일 메모리로서, 듀얼 레일 메모리는, 제1 전압에서 동작하는 메모리 어레이; 메모리 어레이의 워드 라인을 제1 전압으로 구동하도록 구성된 워드 라인 드라이버 회로; 입력 데이터 신호 또는 출력 데이터 신호를 전송하도록 구성된 데이터 경로; 및 메모리 어레이, 워드 라인 드라이버 회로 및 데이터 경로에 제어 신호를 발생시키도록 구성된 제어 회로들을 포함하고, 데이터 경로 및 제어 회로는 제1 전압과 제2 전압 둘 다에서 동작하도록 구성된다. 관련된 메모리 매크로 및 방법도 또한 개시된다.
본 개시의 양상은 첨부 도면과 함께 볼 때 다음의 상세한 설명으로부터 가장 잘 이해된다. 산업계에서의 표준 실시에 따라, 다양한 특징부들이 축척대로 도시된 것은 아님을 유의하여야 한다. 사실상, 다양한 특징부들의 치수는 설명을 명확하게 하기 위해 임의로 증가되거나 감소될 수 있다.
도 1은 본 개시의 예시적인 실시예에 따른 메모리 매크로(memory macro)에 대한 하이브리드(hybrid) 듀얼 레일 메모리 전원 공급 방식을 개념적으로 예시한 블록도이다.
도 2는 본 개시의 예시적인 실시예에 따른 도 1의 메모리 매크로를 예시한 보다 상세한 개략도이다.
도 3은 본 개시의 예시적인 실시예에 따른 제어 회로의 일부를 예시한 개략도이다.
도 4는 본 개시의 실시예에 따른 기록 드라이버를 예시한 개략도이다.
도 5는 판독 동작 동안 하이브리드 듀얼 레일 메모리 전원 공급 방식 및 기존의 듀얼 레일 메모리 전원 공급 방식의 파형들을 예시한 타이밍 도이다.
도 6은 본 개시의 예시적인 실시예에 따라 메모리 매크로에 대한 억제된 워드 라인 전압을 이용하는 하이브리드 듀얼 레일 메모리 전원 공급 방식을 개념적으로 예시한 블록도이다.
도 7은 본 개시의 실시예에 따른 워드 라인 억제 회로를 예시한 회로도이다.
도 8은 판독 동작 동안 억제된 워드 라인 전압을 이용하는 하이브리드 듀얼 레일 메모리 전원 공급 방식의 파형을 예시한 타이밍 도이다.
도 9는 제2 전압의 상이한 구성들에 의해 속도 및 전력 소비의 성능에 관련하여 하이브리드 전원 공급 방식 및 기존의 전원 공급 방식의 측정된 곡선들을 예시한 도면이다.
다음의 개시는 본 발명의 상이한 특징들을 구현하기 위한 많은 다양한 실시예 또는 예를 제공하는 것이다. 컴포넌트 및 구성의 구체적 예가 본 개시를 단순화하도록 아래에 기재된다. 이들은 물론 단지 예일 뿐이고 한정하고자 하는 것이 아니다. 예를 들어, 이어지는 다음의 기재에서 제2 특징부 상에 또는 위에 제1 특징부를 형성하는 것은, 제1 및 제2 특징부가 직접 접촉하여 형성되는 실시예를 포함할 수 있고, 또한 제1 및 제2 특징부가 직접 접촉하지 않도록 제1 특징부와 제2 특징부 사이에 추가의 특징부가 형성될 수 있는 실시예도 포함할 수 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 단순하고 명확하게 하기 위한 목적인 것이며, 그 자체가, 설명되는 다양한 실시예 및/또는 구성 간의 관계를 나타내는 것은 아니다.
또한, "밑에", "아래에", "하부", "위에", "상부" 등과 같은 공간적으로 상대적인 용어는, 도면에 예시된 바와 같이 하나의 구성요소 또는 특징부의, 또다른 구성요소(들) 또는 특징부(들)에 대한 관계를 설명하고자 기재를 용이하게 하기 위해 여기에서 사용될 수 있다. 공간적으로 상대적인 용어는, 도면에 도시된 배향에 더하여, 사용시 또는 동작시 디바이스의 상이한 배향을 포함하는 것으로 의도된다. 장치는 달리 배향될 수 있고(90도 회전 또는 다른 배향), 여기에서 사용되는 공간적으로 상대적인 기술자는 마찬가지로 그에 따라 해석될 수 있다.
본 개시의 넓은 범위를 제시하는 수치 범위 및 파라미터는 근사치이지만, 구체적 예에서 제시되는 수치 값은 가능한 정확하게 보고된다. 그러나, 어떠한 수치 값이든, 각자의 테스트 측정에서 발견되는 표준 편차로부터 반드시 생기는 특정 오차를 본질적으로 포함한다. 또한, 여기에서 사용될 때, 용어 "약(about)"은 일반적으로, 주어진 값 또는 범위의 10%, 5%, 1%, 또는 0.5% 내를 의미한다. 대안으로서, 용어 "약"은, 당해 기술 분야에서의 통상의 지식을 가진 자에 의해 고려될 때, 그 수단의 수락가능한 표준 오차 내를 의미한다. 동작/작업 예 외에 또는 달리 명시적으로 지정되지 않는 한, 여기에 개시된 재료의 양, 시간의 지속기간, 온도, 동작 조건, 양의 비율, 및 기타와 같은 모든 수치 범위, 양, 값 또는 퍼센티지는 모든 경우에 용어 "약"에 의해 수정되는 것으로 이해되어야 한다. 따라서, 반대로 나타내지 않는 한, 본 개시 및 첨부된 청구항에 제시된 수치 파라미터는 원하는 바에 따라 달라질 수 있는 근사치이다. 적어도, 각각의 수치 파라미터는 적어도 보고된 유효 숫자의 수를 고려하여 그리고 통상의 반올림 기술을 적용함으로써 해석되어야 한다. 범위는, 여기에서 하나의 종점 내지 또다른 종점으로 또는 2개의 종점 사이로 표현될 수 있다. 여기에 개시된 모든 범위는, 달리 명시되지 않는 한, 종점을 포함한다.
본 발명의 실시예는 메모리에 대한 예시적인 하이브리드(hybrid) 듀얼 레일 메모리 전원 공급 방식에 관련하여 여기에 기재될 것이다. 그러나, 본 발명은 여기에 예시적으로 도시되고 기재된 특정 회로 및 시스템에 한정되지 않는다는 것을 알아야 할 것이다. 오히려, 본 발명의 실시예는, 메모리가 내장형인지 아님 단독형인지 관계없이, 고밀도 메모리에서 하이브리드 듀얼 레일 메모리 전원 공급 방식의 특징들을 유리하게 통합하기 위한 기술에 광범위하게 관련된다. 이 방식에서, 본 발명의 실시예는, 예를 들어 RAM(random access memory), SRAM(static random access memory), ROM(read-only memory), CAM(content addressable memory), 플래시 메모리, 레지스터 파일 등과 같은 다양한 메모리 구성 및 타입에 유리하게 사용될 수 있는 하이브리드 듀얼 레일 메모리 전원 공급 방식을 제공한다. 더욱이, 여기에서의 교시를 고려해볼 때, 도시된 실시예에 본 발명의 범위 내에서 다수의 수정이 이루어질 수 있다는 것이 당해 기술 분야에서의 숙련자에게 명백하게 될 것이다. 즉, 여기에 기재된 특정 실시예에 관련하여 어떠한 한정도 의도되거나 추론되어서도 안 된다.
도 1은 본 개시의 예시적인 실시예에 따른 메모리 매크로(memory macro)(100)에 대한 하이브리드 듀얼 레일 메모리 전원 공급 방식을 개념적으로 예시한 블록도이다. 메모리 매크로(100)는 SRAM일 수 있고, 컴퓨터 또는 다른 전자 시스템에 위치될 수 있다. 도 1을 참조하면, 메모리 매크로(100)는, 각자의 로직 상태들, 즉 로직 하이(high)(논리 "1") 또는 로직 로우(low)(논리 "0")를 저장하도록 구성된 메모리 비트 셀들의, 통상적으로 2차원인 복수의 메모리 어레이들(150)을 포함한다. 메모리 비트 셀들은 종종 하나 이상의 평행 컬럼들(columns)(130)(각각 1차원 서브어레이(130))로 배열된다.
예시적인 실시예에서, 메모리 매크로(100)는 대칭 구조를 갖는다. 예를 들어, 메모리 매크로(100)의 좌측은 메모리 매크로(100)의 우측과 유사한 구성요소들을 갖는다. 메모리 매크로(100)의 좌측과 우측 둘 다에 배치된 복수의 메모리 서브어레이들(130)이 도 1에 도시된다. 2개의 데이터 경로(110)도 또한 대칭 방식으로, 즉 좌측에 하나 그리고 우측에 하나 배치된다.
데이터 경로(110)는, 대응하는 메모리 서브어레이들(130)과 메모리 매크로(100) 외부의 회로들 사이에 데이터를 전달할 회로를 포함한다. 예를 들어, 일부 실시예에서, 데이터 경로(110)는, 기록 마스크 동작을 수행할 회로, 컬럼 리던던시(column redundancy)를 제어할 회로, 오류 정정 코드(ECC; error correction code)를 인코딩하고 디코딩할 회로, 글로벌 비트 라인에 대한 감지 증폭기 회로, 글로벌 비트 라인에 대한 기록 드라이버 회로 등을 포함한다. 그러나, 이는 본 개시의 한정이 아니다.
2개의 대칭 메모리 어레이들(150) 사이에 위치된 워드 라인 드라이버 회로(140)는 메모리 어레이들(150)의 워드 라인을 지정된 전압 레벨의 워드 라인 구동 전압으로 구동하기 위해 이용된다. 제어 회로(120)는 좌측 및 우측 메모리 어레이들(150)의 데이터 경로(110) 및 복수의 서브어레이들(130)에 대한 제어 신호들을 제공한다. 일부 실시예에서, 제어 회로(120)는 메모리 어레이(150)의 비트 셀들을 감지하는데 사용되는 감지 증폭기에 대한 제어 및 타이밍 신호를 발생시킨다. 제어 회로(120)는 또한, 메모리 셀들의 뱅크들을 선택할 회로, 워드 라인을 디코딩할 회로 및 워드 라인 드라이버 등을 포함한다.
이 실시예에서, 제1 전압, 즉 VDDM을 갖는 제1 전원 공급이 채용되고, 제1 전압(VDDM)보다 낮은 제2 전압, 즉 VDD를 갖는 제2 전원 공급이 채용된다. 제1 전압(VDDM) 및 제2 전압(VDD)의 전력 도메인 할당이 도 1에 예시되어 있다. 메모리 어레이(150) 및 워드 라인 드라이버 회로(140)는 실질적으로 제1 전압(VDDM)에서 동작하는 반면, 데이터 경로(110) 및 제어 회로(120)는 제1 전압(VDDM)과 제2 전압(VDD) 둘 다에서 동작하도록 구성되도록, 메모리 매크로(100)가 구조화된다. 구체적으로, 데이터 경로(110)의 일부와 제어 회로(120)의 일부는 제1 전압(VDDM)에서 동작하도록 구성되고, 데이터 경로(110)의 나머지 부분과 제어 회로(120)의 나머지 부분은 더 낮은 제2 전압(VDD)에서 동작하도록 구성된다.
도 1의 하이브리드 듀얼 레일 메모리 전원 공급 방식은, 특히 기존의 인터페이스 레벨 시프터 듀얼 레일 메모리 및 트루(true) 듀얼 레일 메모리 전원 공급 방식에 비교하여, 속도와 전력 소비 둘 다에 대해 균형잡힌 성능이 달성될 수 있다는 점에서 이점을 갖는다. 듀얼 레일 메모리 매크로는, 전체 메모리 매크로가 메모리 매크로 외부의 제2 전압 도메인보다 더 높은 전원 공급의 제1 전압 도메인에서 동작할 때에 인터페이스 레벨 시프터 듀얼 레일 메모리라 불리며, 레벨 시프터는 메모리 매크로의 핀 경계에 배치된다. 트루 듀얼 레일 메모리 전원 공급 방식에 대하여, 메모리 매크로의 메모리 어레이 및 워드 라인 드라이버의 일부만 제1 전압에서 동작하고, 메모리 매크로의 나머지 회로는 제1 전압보다 더 낮은 제2 전압의 또다른 도메인에서 동작한다.
단순화를 위해, 데이터 경로(110), 제어 회로(120), 메모리 어레이(150) 및 워드 라인 드라이버 회로(140) 각각의 다양한 회로는 블록도에 도시되지 않는다. 다양한 회로에 관한 세부사항은 다음 도면들에 제공되고 다음 문단들에서 설명된다. 여기에서의 교시를 고려해볼 때, 도시된 실시예에 본 발명의 범위 내에서 다수의 수정이 이루어질 수 있다는 것이 당해 기술 분야에서의 숙련자에게 명백하게 될 것이다.
도 2는 본 개시의 예시적인 실시예에 따른 도 1의 메모리 매크로(100)를 예시한 보다 상세한 개략도이다. 도 1에 관련하여, 도 2의 유사한 구성요소들은 이해를 쉽게 하기 위해 동일한 참조 번호로 나타나 있다. 도 2의 상단 우측에서, 메모리 어레이(150)는 오로지 설명을 위한 목적으로 도시되어 있는 복수의 비트 셀들(1502-1508)을 포함한다. 상기 언급된 바와 같이, 전체 메모리 어레이(150)는 판독/기록 동작 동안 오류 발생을 감소시키기 위해 제2 전압(VDD)보다 더 높은 제1 전압(VDDM)에서 동작한다. 또한, 메모리 어레이(150)의 전원 공급 전압의 감소는 메모리 어레이(150)를 소프트 오류율(soft error rate) 효과에 더 민감하게 할 수 있다. 소프트 오류율은, 알파(α) 입자와 같은 환경 잡음의 존재시 데이터 상태를 유지할 수 있는 각각의 비트 셀의 능력의 측정치이다. 알파 입자는 환경에서 일반적으로 발견되는 방사선 에너지의 형태이다. 알파 입자는, 환경에서 많은 물체들을 투과하는 것이 매우 가능한 매우 높은 에너지 입자들이다.
도 2의 하단 좌측에서, 제어 회로(120)는 어드레스 래치(1202), 워드 라인 컬럼 디코더(1204), 펄스 발생기(1206), 판독/기록 제어부(1208) 및 궤적 경로(tracking path)(1210)를 포함한다. 제어 회로(120)의 제어 입력은 예를 들어, 어드레스, 판독/기능 인에이블(enable) 및 칩 선택 인에이블을 포함할 수 있다. 어드레스 래치(1202), 워드 라인 컬럼 디코더(1204), 판독/기록 제어부(1208) 및 펄스 발생기(1206)는 제1 전압(VDDM)에서 동작한다. 궤적 경로(1210)는 제1 전압(VDDM)과 제2 전압(VDD) 둘 다에서 동작한다. 입력 레벨 시프터(도 2에 도시되지 않음)는 제어 입력을 래치하는 어드레스 래치(1202) 앞에 위치되고, 제어 입력을, 메모리 매크로(100) 외부의 주변장치 전압(예를 들어, 제2 전압(VDD))으로부터 제1 전압(VDDM)으로 전환한다. 그리하여, 메모리 어레이(150)의 액세스 시간은 영향받지 않는다. 그에 비해, 기존의 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식에서는, 워드 라인 레벨 시프터가 어드레스 래치 후에 위치되어 있고, 레벨 시프터 지연으로 인해 메모리 액세스 시간은 악영향을 받는다.
워드 라인 컬럼 디코더(1204)는 메모리 어레이(150)의 특정 컬럼에 대한 인터페이스로서 작용한다. 펄스 발생기(1206)는 펄스 폭을 갖는 펄스를 발생한다. 펄스의 폭은, 데이터 값이 그 비트 셀에 기록되기에 충분하면서 여전히 컬럼 내의 다른 비트 셀들이 불안정하게 되는 것을 피할 만큼 충분히 짧은 기간 동안 메모리 어레이(150)에서의 지정된 비트 셀의 전압 레벨이 감소되도록, 선택된다.
도 3은 본 개시의 예시적인 실시예에 따른 제어 회로(120)의 일부를 예시한 개략도이다. 도 3에 도시된 바와 같이, 궤적 경로(1210)는 궤적 어레이(1212), p 채널 금속-산화물-반도체 전계-효과 트랜지스터(이하, "PMOS" 디바이스라 불림)(1214) 및 NMOS 디바이스(1216)를 포함한다. 제1 전압(VDDM)에서 동작하는 인버터(1218)를 사용함으로써, 궤적 경로(1210)의 반전된 출력은, 지정된 비트 셀의 전압 레벨이 펄스 발생기(1206)의 출력 폭에 응답하여 감소될 수 있게 하도록, 메모리 어레이(150)의 비트 셀들에 연결된다. 그리하여, 메모리 어레이(150)와 마찬가지로, 펄스 발생기(1206), 궤적 어레이(1212), 및 PMOS 디바이스(1214)는 제1 전압(VDDM)에서 동작하도록 구성된다. NMOS(1216)는 메모리 어레이(150)의 비트 셀들과 궤적 어레이(1212) 사이에 연결된 전송 게이트로서 사용된다. NMOS(1216)의 게이트는 제2 전압(VDD)에 연결된다. 제2 전압(VDD)이 제1 전압(VDDM)보다 더 낮지만, NMOS는 여전히 신호가 통과할 수 있도록 턴온될 수 있다.
다시 도 2를 참조하면, 상단 좌측에서, 워드 라인 드라이버 회로(140)는 두 개의 워드 라인 드라이버(1402 및 1404)를 포함한다. 도 2의 하단 우측에서, 데이터 경로(110)는 한 쌍의 데이터 경로를 포함한다. 좌측 데이터 경로는, 기록 데이터 경로 및 판독 데이터 경로에 연결된 비트 라인 프리차저(pre-charger)(1102)를 포함한다. 좌측 데이터 경로의 기록 데이터 경로는 기록 컬럼 멀티플렉서(mux)(1106), 기록 드라이버(1108) 및 데이터 인 래치(data in latch)(1110)를 포함한다. 좌측 데이터 경로의 판독 데이터 경로는 판독 컬럼 멀티플렉서(1112), 감지 증폭기(1114) 및 출력 드라이버(1116)를 포함한다. 마찬가지로, 우측 데이터 경로는, 기록 데이터 경로 및 판독 데이터 경로에 연결된 비트 라인 프리차저(1104)를 포함한다. 우측 데이터 경로의 기록 데이터 경로는 기록 컬럼 멀티플렉서(1118), 기록 드라이버(1120) 및 데이터 인 래치(1122)를 포함한다. 우측 데이터 경로의 판독 데이터 경로는 판독 컬럼 멀티플렉서(1124), 감지 증폭기(1126) 및 출력 드라이버(1128)를 포함한다.
기록 드라이버(1108)는 기록 동작 동안 CPU 또는 또다른 프로세서로부터 수신된 데이터 인 래치(1110)에 의해 래치된 입력 데이터를 구동하도록 이용되며, 입력 데이터는 상보 데이터일 수 있다. 입력 데이터는 제어 회로(120)에 의해 식별되는 메모리 어레이(150)의 지정된 비트 셀로 기록될 필요가 있다. 기록 드라이버(1108)의 출력 신호는, 제어 회로(120)의 워드 라인 컬럼 디코더(1204)의 디코딩 결과에 응답하여, 대응하는 기록 컬럼 멀티플렉서(1106)를 선택적으로 통과한다. 기록 드라이버(1108)의 출력 신호는 비트 라인 프리차저(1102)를 통해 프리차지된다(pre-charged).
비트 라인 프리차저(1102) 및 데이터 인 래치(1110)는 제2 전압(VDD)에서 동작하도록 구성되는 반면, 기록 드라이버(1108)는 제1 전압(VDDM)과 제2 전압(VDD) 둘 다에서 동작하도록 구성된다. 도 4를 참조하자. 도 4는 본 개시의 실시예에 따른 기록 드라이버(1108)를 예시한 개략도이다. 기록 드라이버(1108)는 기록 드라이버 전단(pre-stage)(1130) 및 기록 드라이버 후단(post-stage)(1132)을 포함한다. 기록 드라이버 전단(1130)은, 둘 다 제1 전압(VDDM)에서 동작하도록 구성되는 인버터들(1134 및 1136)을 포함한다. 기록 드라이버 전단(1130)은 레벨 시프터(도 4에는 도시되지 않음)를 통해 데이터 인 래치(1110)로부터 기록 데이터를 수신한다. 데이터 인 래치(1110)와 기록 드라이버 전단(1130)은 상이한 전압 도메인에서 동작하므로, 레벨 시프터는 기록 데이터를 제2 전압(VDD) 도메인으로부터 제1 전압(VDDM) 도메인으로 전환한다.
기록 드라이버 후단(1132)은 교차 연결된 PMOS 디바이스(1138-1144) 및 NMOS 디바이스(1146 및 1148)를 포함한다. 하이브리드 듀얼 레일 메모리 전원 공급 방식에 따라, 기록 드라이버 후단(1132)은 도입되는 임의의 DC 전류를 제거하도록 제2 전압(VDD)에서 동작하도록 구성된다.
다시 도 2를 참조하면, 좌측 데이터 경로의 판독 데이터 경로는 판독 컬럼 멀티플렉서(1112), 감지 증폭기(1114) 및 출력 드라이버(1116)를 포함한다. 판독 동작 동안, 전압 차이는 대응하는 비트 라인들에 걸쳐 발전하며, 대응하는 판독 컬럼 멀티플렉서(1112)를 통해 감지 증폭기(1114)로 전달된다. 충분한 전압 차동에 이를 때, 감지 증폭기(1114)가 턴온된다. 판독 컬럼 멀티플렉서(1112), 감지 증폭기(1114) 및 출력 드라이버(1116)는 제2 전압(VDD)에서 동작하도록 구성될 수 있으며, 그리하여 레벨 시프터가 판독 데이터 경로의 인터페이스에서 생략될 수 있다. 데이터 경로(110)의 우측 데이터 경로는 좌측 데이터 경로와 실질적으로 동일하고, 단순화를 위해 세부사항은 여기에서 생략된다.
도 5는 판독 동작 동안 하이브리드 듀얼 레일 메모리 전원 공급 방식 및 기존의 듀얼 레일 메모리 전원 공급 방식의 파형들을 예시한 타이밍 도이다. 도 5에 도시된 바와 같이, 3가지 상이한 방식들, 즉 본 개시의 하이브리드 듀얼 레일 메모리 전원 공급 방식, 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식 및 트루 듀얼 레일 메모리 전원 공급 방식에 관련하여 판독 동작 중의 신호들이 타이밍 시퀀스의 비교를 용이하게 하도록 예시되어 있다. 가장 위의 클록 신호(CK)는 3가지 상이한 전원 공급 방식에 대한 기준 타이밍 인덱스로서 사용된다. 각각의 전원 공급 방식은, 워드 라인 신호(WL), 비트 라인 신호(BL), 및 그의 상보 신호(complementary signal)(BLB), 및 감지 증폭기에 의해 감지된 신호(Q)를 갖는다.
상기 언급된 바와 같이, 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식을 채용한 메모리 매크로는 순전히, 메모리 어레이 전압 도메인과 동일한 전압 도메인(예를 들어, 제1 전압(VDDM))에서 동작하는 제어 회로 및 판독 데이터 경로를 갖는 반면; 트루 듀얼 레일 메모리 전원 공급 방식을 채용한 메모리 매크로는, 메모리 어레이가 동작하는 전압 도메인(예를 들어, 제1 전압(VDDM))보다 더 낮은 전압 도메인(예를 들어, 제2 전압(VDD))에서 동작하는 제어 회로 및 판독 데이터 경로를 갖는다. 본 개시의 하이브리드 듀얼 레일 메모리 전원 공급 방식에 대해, 제어 회로(120)는 제1 전압(VDDM) 및 제2 전압(VDD)에서 동작하며, 판독 데이터 경로는 제2 전압(VDD)에서 동작한다.
도 5로부터 볼 수 있듯이, 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식은, 시간 T1에서의 클록 신호(CK)의 어서션(assertion) 후에 시간 T2에서 워드 라인 신호(WL)의 가장 빠른 상승 타이밍을 갖는다. 시간 T3에서 하이브리드 듀얼 레일 메모리 전원 공급 방식의 워드 라인 신호(WL)의 상승 타이밍은, 제어 회로가 워드 라인 신호(WL)의 상승 속도에 영향을 더 또는 덜 미치는 제2 전압(VDD)에서 부분적으로 동작한다는 사실로 인해, 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식의 약간 뒤에 있다. 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식 및 하이브리드 듀얼 레일 메모리 전원 공급 방식의 워드 라인 신호(WL)는 둘 다 제1 전압(VDDM)에서 동작하는 워드 라인 드라이버에 의해 제1 전압(VDDM)으로 풀업되는 반면; 트루 듀얼 레일 메모리 전원 공급 방식에서는, 워드 라인 신호(WL)가 제2 전압(VDD)에 이를 때까지 상승하는데, 워드 라인 드라이버가 제2 전압(VDD)에서 동작하도록 구성되기 때문이다. 그 결과, 시간 T4에서 트루 듀얼 레일 메모리 전원 공급 방식의 워드 라인 신호(WL)의 상승 타이밍은, 타이밍 도에 도시된 바와 같이, 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식 및 하이브리드 듀얼 레일 메모리 전원 공급 방식의 한참 뒤에 있다. 워드 라인 신호(WL)의 폭도 또한, 비트 라인(BL) 및 그의 상보 신호(BLB)를 방전하기 위한 더 긴 시간을 보유하기 위해, 다른 2개의 전원 공급 방식보다 훨씬 더 길다.
인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식에 대하여, 비트 라인(BL) 및 그의 상보 신호(BLB)는 제1 전압(VDDM)으로 미리 프리차지되는 반면; 하이브리드 듀얼 레일 메모리 전원 공급 방식 및 트루 듀얼 레일 메모리 전원 공급 방식에서는 비트 라인(BL) 및 그의 상보 신호(BLB)가 제2 전압(VDD)으로 미리 프리차지된다. 판독 동작이 시작한 후에 워드 라인(WL)이 상승할 때, 비트 라인(BL) 및 그의 상보 신호(BLB) 중의 하나가 약간 방전되고, 타이밍도에서 볼 수 있듯이, 비트 라인(BL) 및 그의 상보 신호(BLB)에 대한 전압은 벌어지기 시작한다. 차동 비트 라인 전압은 비트 라인(BL)과 그의 상보 신호(BLB) 사이에 발전되고; 앞의 문단들에서 언급된 바와 같이, 그 다음 이 차동 전압은 비트 라인 쌍에 연결된 감지 증폭기에 의해 감지되어 증폭될 수 있고, 감지 증폭기로부터의 판독 데이터가 그 다음 메모리 어레이로부터 출력된다.
인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식에서, 차동 비트 라인 전압은 시간 T5에서 감지 증폭기에 의해 성공적으로 감지된다. 하이브리드 듀얼 레일 메모리 전원 공급 방식의 감지는 시간 T6에서 완료되며 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식의 약간 뒤에 있는 반면; 트루 듀얼 레일 메모리 전원 공급 방식의 감지는 시간 T7에서 완료되며, 이는 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식 및 하이브리드 듀얼 레일 메모리 전원 공급 방식의 감지 속도보다 훨씬 더 느리다. 타이밍 도에서 볼 수 있듯이, 하이브리드 듀얼 레일 메모리 전원 공급 방식의 감지 속도는 대략 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식과 트루 듀얼 레일 메모리 전원 공급 방식의 감지 속도 사이이다. 구체적으로, 하이브리드 듀얼 레일 메모리 전원 공급 방식의 감지 속도 성능은 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식에 비교적 더 가깝다.
주변장치 전압(즉, 제2 전압(VDD))이 계속해서 저하할 때에, 메모리 어레이 전압(즉, 제1 전압(VDDM))과 주변장치 전압 사이의 갭은 벌어진다. 이러한 갭은 판독/기록 방해와 같은 판독 동작 중의 부정확한 기능을 초래할 수 있다. 이 쟁점을 고려하여, 이들 셀에서 기록 및 판독 동작이 수행될 때 개별 메모리 셀들이 정확하게 동작하는 것을 돕도록 추구하는 다양한 보조 메커니즘이 개발되었다. 일부 실시예에서, 억제된(suppressed) 워드 라인 전압을 구현하기 위한 기술이 메모리 매크로(100)에 포함될 수 있다. 도 6은 본 개시의 예시적인 실시예에 따라 메모리 매크로(600)에 대한 억제된 워드 라인 전압을 이용하는 하이브리드 듀얼 레일 메모리 전원 공급 방식을 개념적으로 예시한 블록도이다. 메모리 매크로(600)는 워드 라인 드라이버 회로(640)를 제외한 메모리 매크로(100)와 동일하다. 워드 라인 드라이버 회로(640)에서, 워드 라인 억제 제어 회로(6406), 워드 라인 억제 회로(6408) 및 워드 라인 억제 회로(6410)는, 워드 라인 드라이버(1402 및 1404)에 의해 구동된 워드 라인 전압을 제1 전압(VDDM)으로부터 제1 전압(VDDM)보다 더 낮은 억제된 전압 레벨로 조정하도록 사용된다. 일부 실시예에서, 억제된 전압은 제1 전압(VDDM)보다 낮고 제2 전압(VDD)보다 높다.
도 7은 본 개시의 실시예에 따른 워드 라인 억제 회로를 예시한 개략도이다. 도 7에서 볼 수 있듯이, 워드 라인 억제 회로(6408)는 워드 라인 억제 제어 회로(6406)에 연결된 게이트 단자 및 워드 라인에 연결된 소스 단자를 갖는 PMOS 디바이스이다. 일부 실시예에서, 워드 라인 억제 회로(6408)는 NMOS 디바이스에 의해 구현될 수 있다. 도 8은 판독 동작 동안 억제된 워드 라인 전압을 이용하는 하이브리드 듀얼 레일 메모리 전원 공급 방식의 파형들을 예시한 타이밍도이다.
도 9는 제2 전압(VDD)의 상이한 구성들에 의해 속도 및 전력 소비의 성능에 관련하여 하이브리드 전원 공급 방식 및 기존의 전원 공급 방식의 측정된 곡선들을 예시한 도면이다. 도 9를 참조하면, x 축은 인터페이스 레벨 시프터 듀얼 레일 메모리 방식과의 양자화된 비교 결과를 나타내고, y 축은 제2 전압(VDD)을 나타낸다. 도 9의 상단 곡선(D)은 트루 듀얼 레일 메모리 전원 공급 방식의 판독 레이턴시(read latency)에 관련된 것이다. 도면에서 볼 수 있듯이, 제2 전압(VDD)이 제1 전압(VDDM)과 동일할 때, 트루 듀얼 레일 메모리 전원 공급 방식의 판독 레이턴시는 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식과 실질적으로 동일하다. 그러나, 제2 전압(VDD)이 0.8 VDDM에 이를 때, 트루 듀얼 레일 메모리 전원 공급 방식의 판독 레이턴시는 인터페이스 레벨 시프터 듀얼 레일 메모리 전원 공급 방식의 판독 레이턴시의 약 180%로 증가된다.
당해 기술 분야에서의 통상의 지식을 가진 자에게, IR 드롭, 열 효과 또는 공정 변화와 같은 일부 비이상적인 요인으로 인해 제1 전압(VDDM) 및/또는 제2 전압(VDD)에 변동이 존재할 수 있다는 것이 명백하다는 것을 유의하자. 사실상, 제1 전압(VDDM) 및 제2 전압(VDD)의 각각은 변동 범위, 예를 들어 ± 10%를 갖는 실질적인 전압 값일 수 있다. 그러나, 이는 본 개시의 한정이 아니다.
상단 곡선(D) 아래에, 위에서 아래로, 도 9의 곡선 A는 하이브리드 듀얼 레일 메모리 전원 공급 방식의 판독 레이턴시에 관련된 것이고, 곡선 B는 하이브리드 듀얼 레일 메모리 전원 공급 방식의 대기 전력에 관련된 것이고, 곡선 C는 하이브리드 듀얼 레일 메모리 전원 공급 방식의 유효 전력(active power)에 관련된 것이고, 곡선 F는 트루 듀얼 레일 메모리 전원 공급 방식의 유효 전력에 관련된 것이고, 곡선 E는 트루 듀얼 레일 메모리 전원 공급 방식의 대기 전력에 관련된 것이다. 측정된 곡선들로부터 알 수 있듯이, 하이브리드 듀얼 레일 메모리 전원 공급 방식은 트루 듀얼 레일 메모리 전원 공급 방식에 비교하여 속도 및 전력 소비에 관련하여 보다 나은 성능을 갖는다.
일부 실시예에서, 하이브리드 듀얼 레일 메모리 전원 공급 방식은 단일 포트 SRAM, 2포트 SRAM, 듀얼포트 SRAM 및 멀티포트 SRAM과 같은 다양한 메모리 구성 및 타입에 유리하게 적용될 수 있다. 메모리 매크로의 메모리 어레이의 비트 셀들은 8-T(8 트랜지스터) 비트 셀들일 수 있다. 그러나, 여기에서의 교시를 고려해볼 때, 도시된 실시예에 본 발명의 범위 내에서 다수의 수정이 이루어질 수 있다는 것이 당해 기술 분야에서의 숙련자에게 명백하게 될 것이다.
본 개시의 일부 실시예는 제1 전압 및 제2 전압에서 동작 가능한 듀얼 레일 메모리를 제공하고, 듀얼 레일 메모리는, 제1 전압에서 동작하는 메모리 어레이; 메모리 어레이의 워드 라인을 제1 전압으로 구동하도록 구성된 워드 라인 드라이버 회로; 입력 데이터 신호 또는 출력 데이터 신호를 전송하도록 구성된 데이터 경로; 및 메모리 어레이, 워드 라인 드라이버 회로 및 데이터 경로에 제어 신호들을 발생시키도록 구성된 제어 회로를 포함하고, 데이터 경로 및 제어 회로는 제1 전압과 제2 전압 둘 다에서 동작하도록 구성된다.
본 개시의 일부 실시예에서, 제1 전압은 제2 전압보다 더 높다.
본 개시의 일부 실시예에서, 데이터 경로는, 입력 데이터 신호를 전송하기 위한 기록 회로, 출력 데이터 신호를 전송하기 위한 판독 회로, 및 비트 라인 프리차저를 포함한다.
본 개시의 일부 실시예에서, 기록 회로는 데이터 인 래치, 기록 드라이버 및 기록 컬럼 멀티플렉서를 포함한다.
본 개시의 일부 실시예에서, 데이터 인 래치는 제2 전압에 관련된 입력 데이터 신호를 래치하도록 구성된다.
본 개시의 일부 실시예에서, 기록 드라이버는 래치된 입력 데이터를 구동하도록 구성되며, 기록 드라이버의 전단은 제2 전압에서 동작하도록 구성되고 기록 드라이버의 후단은 제1 전압에서 동작하도록 구성된다.
본 개시의 일부 실시예에서, 비트 라인 프리차저는, 메모리 어레이의 비트 셀에 대응하는 비트 라인 및 상보 비트 라인을 제2 전압으로 프리차지한다.
본 개시의 일부 실시예에서, 판독 회로는 판독 컬럼 멀티플렉서, 감지 증폭기 및 출력 드라이버를 포함한다.
본 개시의 일부 실시예에서, 감지 증폭기는 제2 전압에서 동작하도록 구성된다.
본 개시의 일부 실시예에서, 출력 드라이버는 제2 전압에서 동작하도록 구성된다.
본 개시의 일부 실시예는, 메모리 매크로로서, 제1 전압에서 동작하도록 구성된 복수의 메모리 어레이들; 제2 전압에서 동작하도록 구성된 판독 경로; 제1 전압과 제2 전압 둘 다에서 동작하도록 구성된 기록 경로; 복수의 메모리 어레이들에 대응하는 복수의 워드 라인들을 제3 전압으로 구동하도록 구성된 워드 라인 드라이버 회로; 및 메모리 어레이들, 판독 경로, 기록 경로 및 워드 라인 드라이버들에 제어 신호들을 발생시키도록 구성된 제어 회로를 포함하는 메모리 매크로를 제공하며, 판독 경로는 제2 전압에서 동작하도록 구성되고, 기록 경로 및 제어 회로는 제1 전압과 제2 전압 둘 다에서 동작하도록 구성된다.
본 개시의 일부 실시예에서, 워드 라인 드라이버 회로는 복수의 워드 라인 드라이버들 및 워드 라인 억제 회로를 포함한다.
본 개시의 일부 실시예에서, 워드 라인 억제 회로는, 복수의 워드 라인 드라이버들의 구동 전압 레벨을 제3 전압으로 억제하도록 구성되며, 제3 전압은 제1 전압보다 더 낮다.
본 개시의 일부 실시예에서, 제3 전압은 제2 전압보다 더 높다.
본 개시의 일부 실시예에서, 제어 회로는 어드레스 래치, 워드 라인 컬럼 디코더, 펄스 발생기, 판독/기록 제어부, 및 궤적 경로를 포함한다.
본 개시의 일부 실시예에서, 어드레스 래치, 워드 라인 컬럼 디코더, 펄스 발생기 및 판독/기록 제어부는 제1 전압에서 동작하도록 구성된다.
본 개시의 일부 실시예에서, 궤적 경로는 궤적 어레이 및 전송 게이트를 포함하며, 궤적 어레이는 제1 전압에서 동작하도록 구성되고 전송 게이트는 제2 전압에서 동작하도록 구성된다.
본 개시의 일부 실시예는, 제1 전압 및 제2 전압에서 동작하도록 듀얼 레일 메모리를 구성하기 위한 하이브리드 전원 공급 방법을 제공하며, 듀얼 레일 메모리의 메모리 어레이는 제1 전압에서 동작가능하고, 방법은, 메모리 어레이의 워드 라인을 제1 전압으로 구동하는 단계; 및 제2 전압에서 동작가능한 판독 회로를 통해 메모리 어레이에 저장된 출력 데이터를 판독하는 단계를 포함한다.
본 개시의 일부 실시예에서, 제1 전압은 제2 전압보다 더 높다.
본 개시의 일부 실시예에서, 방법은, 제1 전압과 제2 전압 둘 다에서 동작가능한 기록 회로를 통해 입력 데이터를 메모리 어레이에 기록하는 단계를 더 포함한다.
전술한 바는 당해 기술 분야에서의 숙련자들이 본 개시의 양상들을 보다 잘 이해할 수 있도록 여러 실시예들의 특징을 나타낸 것이다. 당해 기술 분야에서의 숙련자들은, 여기에 소개된 실시예와 동일한 목적을 수행하고 그리고/또는 동일한 이점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기반으로서 본 개시를 용이하게 사용할 수 있다는 것을 알아야 한다. 당해 기술 분야에서의 숙련자라면 또한, 이러한 등가의 구성은 본 개시의 사상 및 범위에서 벗어나지 않으며, 본 개시의 사상 및 범위에서 벗어나지 않고서 여기에 다양한 변경, 치환, 및 대안을 행할 수 있다는 것을 알아야 한다.

Claims (10)

  1. 제1 전압 및 제2 전압에서 동작가능한 듀얼 레일 메모리(dual rail memory)에 있어서,
    상기 제1 전압에서 동작하는 메모리 어레이;
    상기 메모리 어레이의 워드 라인을 상기 제1 전압으로 구동하도록 구성된 워드 라인 드라이버 회로;
    입력 데이터 신호 또는 출력 데이터 신호를 전송하도록 구성된 데이터 경로; 및
    상기 메모리 어레이, 상기 워드 라인 드라이버 회로 및 상기 데이터 경로에 제어 신호들을 발생시키도록 구성된 제어 회로를 포함하고,
    상기 데이터 경로 및 상기 제어 회로는 상기 제1 전압과 상기 제2 전압 둘 다에서 동작하도록 구성되며,
    상기 데이터 경로는 상기 입력 데이터 신호를 구동하도록 구성되는 기록 드라이버를 포함하고,
    상기 기록 드라이버의 전단은 상기 제2 전압에서 동작하도록 구성되며, 상기 기록 드라이버의 후단은 상기 제1 전압에서 동작하도록 구성되는 것인 듀얼 레일 메모리.
  2. 청구항 1에 있어서, 상기 제1 전압은 상기 제2 전압보다 더 높은 것인 듀얼 레일 메모리.
  3. 청구항 1에 있어서, 상기 데이터 경로는, 상기 입력 데이터 신호를 전송하기 위한 기록 회로, 상기 출력 데이터 신호를 전송하기 위한 판독 회로, 및 비트 라인 프리차저(pre-charger)를 포함하는 것인 듀얼 레일 메모리.
  4. 청구항 3에 있어서, 상기 기록 회로는 데이터 인 래치(data in latch), 상기 기록 드라이버 및 기록 컬럼 멀티플렉서(column mux)를 포함하는 것인 듀얼 레일 메모리.
  5. 청구항 3에 있어서, 상기 비트 라인 프리차저는, 상기 메모리 어레이의 비트 셀에 대응하는 비트 라인 및 상보 비트 라인을 상기 제2 전압으로 프리차지(pre-charge)하는 것인 듀얼 레일 메모리.
  6. 청구항 3에 있어서, 상기 판독 회로는 판독 컬럼 멀티플렉서, 감지 증폭기 및 출력 드라이버를 포함하는 것인 듀얼 레일 메모리.
  7. 메모리 매크로(memory macro)에 있어서,
    제1 전압에서 동작하도록 구성된 복수의 메모리 어레이들;
    제2 전압에서 동작하도록 구성된 판독 경로;
    상기 제1 전압과 상기 제2 전압 둘 다에서 동작하도록 구성된 기록 경로;
    상기 복수의 메모리 어레이들에 대응하는 복수의 워드 라인들을 제3 전압으로 구동하도록 구성된 워드 라인 드라이버 회로; 및
    상기 메모리 어레이들, 상기 판독 경로, 상기 기록 경로 및 상기 워드 라인 드라이버들에 제어 신호들을 발생시키도록 구성된 제어 회로를 포함하고,
    상기 판독 경로는 상기 제2 전압에서 동작하도록 구성되고, 상기 기록 경로 및 상기 제어 회로는 상기 제1 전압과 상기 제2 전압 둘 다에서 동작하도록 구성되며,
    상기 제어 회로는 상기 제1 전압에서 동작하도록 구성된, 어드레스 래치, 워드 라인 컬럼 디코더, 펄스 발생기, 판독/기록 제어부를 포함하는 것인 메모리 매크로.
  8. 청구항 7에 있어서, 상기 워드 라인 드라이버 회로는 복수의 워드 라인 드라이버들 및 워드 라인 억제 회로를 포함하는 것인 메모리 매크로.
  9. 청구항 7에 있어서, 상기 제어 회로는 궤적 경로(tracking path)를 더 포함하는 것인 메모리 매크로.
  10. 제1 전압 및 제2 전압에서 동작하도록 듀얼 레일 메모리를 구성하기 위한 하이브리드 전원 공급 방법에 있어서, 상기 듀얼 레일 메모리의 메모리 어레이는 상기 제1 전압에서 동작가능하고, 상기 방법은,
    상기 메모리 어레이의 워드 라인을 상기 제1 전압으로 구동하는 단계;
    상기 제2 전압에서 동작가능한 판독 회로를 통해 상기 메모리 어레이에 저장된 출력 데이터를 판독하는 단계; 및
    상기 제1 전압과 상기 제2 전압 둘 다에서 동작가능한 기록 회로를 통해 상기 메모리 어레이 내에 입력 데이터 신호를 기록하는 단계를 포함하며,
    상기 입력 데이터 신호를 기록하는 단계는,
    상기 제2 전압으로 참조된(referenced) 상기 입력 데이터 신호를 래치하는 단계; 및
    상기 제2 전압에서 동작하는 전단 및 상기 제1 전압에서 동작하는 후단을 이용함으로써 래치된 입력 데이터를 구동하는 단계를 포함하는,
    하이브리드 전원 공급 방법.
KR1020160011649A 2015-09-18 2016-01-29 듀얼 레일 메모리, 메모리 매크로 및 관련 하이브리드 전원 공급 방법 KR101773283B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562220546P 2015-09-18 2015-09-18
US62/220,546 2015-09-18
US14/924,069 US9666253B2 (en) 2015-09-18 2015-10-27 Dual rail memory, memory macro and associated hybrid power supply method
US14/924,069 2015-10-27

Publications (2)

Publication Number Publication Date
KR20170034293A KR20170034293A (ko) 2017-03-28
KR101773283B1 true KR101773283B1 (ko) 2017-08-31

Family

ID=58224731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160011649A KR101773283B1 (ko) 2015-09-18 2016-01-29 듀얼 레일 메모리, 메모리 매크로 및 관련 하이브리드 전원 공급 방법

Country Status (5)

Country Link
US (2) US9666253B2 (ko)
KR (1) KR101773283B1 (ko)
CN (1) CN107045878B (ko)
DE (1) DE102016100015A1 (ko)
TW (1) TWI628664B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102392665B1 (ko) 2017-11-29 2022-04-29 삼성전자주식회사 메모리 장치, 이를 포함하는 시스템 온 칩 및 메모리 장치의 동작 방법
US10580479B2 (en) * 2018-06-26 2020-03-03 Mediatek Singapore Pte. Ltd. Self-time scheme for optimizing performance and power in dual rail power supplies memories
CN109671456B (zh) * 2018-12-24 2023-09-22 北京时代全芯存储技术股份有限公司 记忆体装置
CN113707196B (zh) * 2021-07-22 2023-10-31 平头哥(上海)半导体技术有限公司 调压控制器、相关装置和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060232321A1 (en) 2005-04-15 2006-10-19 Ibm Corporation High-density low-power data retention power gating with double-gate devices
US20080143417A1 (en) 2006-12-13 2008-06-19 Campbell Brian J Low Latency, Power-Down Safe Level Shifter
US20130135946A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dual rail memory architecture
US20140204656A1 (en) 2013-01-22 2014-07-24 Stmicroelectronics International N.V. Low voltage dual supply memory cell with two word lines and activation circuitry
US20150194190A1 (en) 2012-01-27 2015-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for switching power in a dual rail memory

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
US5544342A (en) * 1993-06-30 1996-08-06 International Business Machines Corporation System and method for prefetching information in a processing system
US5936892A (en) * 1996-09-30 1999-08-10 Advanced Micro Devices, Inc. Memory cell DC characterization apparatus and method
WO2000051184A1 (fr) * 1999-02-23 2000-08-31 Hitachi, Ltd Dispositif a circuit integre en semiconducteur
JP4530464B2 (ja) 2000-03-09 2010-08-25 ルネサスエレクトロニクス株式会社 半導体集積回路
JP3908493B2 (ja) * 2001-08-30 2007-04-25 株式会社東芝 電子回路及び半導体記憶装置
KR100456595B1 (ko) * 2002-04-25 2004-11-09 삼성전자주식회사 이중 전압 포트를 갖는 메모리 장치 및 이를 포함하는메모리 시스템
US7027346B2 (en) * 2003-01-06 2006-04-11 Texas Instruments Incorporated Bit line control for low power in standby
US6952116B2 (en) * 2003-09-29 2005-10-04 Micron Technology, Inc. Non-cascading charge pump circuit and method
FR2871281B1 (fr) 2004-04-01 2008-06-13 Atmel Corp Procede et dispositif d'alimentation de puissance duale pour une memoire non-volatile embarquee
US7193886B2 (en) * 2004-12-13 2007-03-20 Dolfin Integration Integrated circuit with a memory of reduced consumption
US7355905B2 (en) * 2005-07-01 2008-04-08 P.A. Semi, Inc. Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage
KR100915387B1 (ko) * 2006-06-22 2009-09-03 삼성전자주식회사 병렬 인터페이스의 데이터 신호와 클럭 신호 간의 스큐를보상하는 방법 및 장치
US7558145B2 (en) * 2006-08-31 2009-07-07 Infineon Technologies Ag Word line control for improving read and write margins
JP5057757B2 (ja) * 2006-11-30 2012-10-24 株式会社東芝 半導体集積回路
US7639540B2 (en) * 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
JP4951786B2 (ja) * 2007-05-10 2012-06-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5352077B2 (ja) * 2007-11-12 2013-11-27 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5150936B2 (ja) * 2007-12-28 2013-02-27 ルネサスエレクトロニクス株式会社 半導体装置
CN102576236B (zh) * 2009-09-09 2015-03-25 马维尔国际贸易有限公司 具有多个电源和/或多个低功率模式的存储器
US8174911B2 (en) * 2009-12-31 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-power domain design
US8488396B2 (en) * 2010-02-04 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dual rail static random access memory
US8270241B2 (en) * 2010-02-16 2012-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Y-decode controlled dual rail memory
US8228745B2 (en) * 2010-07-14 2012-07-24 Arm Limited Two stage voltage level shifting
US8331132B2 (en) 2010-08-03 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Adaptive write bit line and word line adjusting mechanism for memory
US8570791B2 (en) * 2011-10-05 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit and method of word line suppression
US8724421B2 (en) 2012-07-18 2014-05-13 Lsi Corporation Dual rail power supply scheme for memories
US8792288B1 (en) 2013-01-30 2014-07-29 Texas Instruments Incorporation Nonvolatile logic array with built-in test drivers
US8897088B2 (en) * 2013-01-30 2014-11-25 Texas Instrument Incorporated Nonvolatile logic array with built-in test result signal
KR102088808B1 (ko) * 2013-04-19 2020-03-13 삼성전자주식회사 듀얼 파워 레일을 포함하는 시스템 온 칩 및 그것의 전압 공급 방법
US9647453B2 (en) 2013-08-02 2017-05-09 Samsung Electronics Co., Ltd. Dual supply memory
US9508405B2 (en) 2013-10-03 2016-11-29 Stmicroelectronics International N.V. Method and circuit to enable wide supply voltage difference in multi-supply memory
KR102171261B1 (ko) * 2013-12-27 2020-10-28 삼성전자 주식회사 다수의 전압 발생부들을 갖는 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060232321A1 (en) 2005-04-15 2006-10-19 Ibm Corporation High-density low-power data retention power gating with double-gate devices
US20080143417A1 (en) 2006-12-13 2008-06-19 Campbell Brian J Low Latency, Power-Down Safe Level Shifter
US20130135946A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dual rail memory architecture
US20150194190A1 (en) 2012-01-27 2015-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for switching power in a dual rail memory
US20140204656A1 (en) 2013-01-22 2014-07-24 Stmicroelectronics International N.V. Low voltage dual supply memory cell with two word lines and activation circuitry

Also Published As

Publication number Publication date
TW201712679A (zh) 2017-04-01
US9666253B2 (en) 2017-05-30
DE102016100015A1 (de) 2017-03-23
CN107045878B (zh) 2019-08-30
US9959916B2 (en) 2018-05-01
TWI628664B (zh) 2018-07-01
US20170243620A1 (en) 2017-08-24
US20170084317A1 (en) 2017-03-23
KR20170034293A (ko) 2017-03-28
CN107045878A (zh) 2017-08-15

Similar Documents

Publication Publication Date Title
US11200926B2 (en) Dual rail memory, memory macro and associated hybrid power supply method
US10176864B2 (en) Static random access memory circuits
US9183897B2 (en) Circuits and methods of a self-timed high speed SRAM
US10431269B2 (en) Methods and apparatus for reducing power consumption in memory circuitry by controlling precharge duration
US9875788B2 (en) Low-power 5T SRAM with improved stability and reduced bitcell size
US8427896B1 (en) Dynamic wordline assist scheme to improve performance tradeoff in SRAM
CN108352175B (zh) 低功率高性能sram中的感测放大器
KR101991167B1 (ko) 듀얼 레일 메모리, 메모리 매크로 및 관련 하이브리드 전원 공급 방법
US20140119103A1 (en) SRAM Cells Suitable for Fin Field-Effect Transistor (FinFET) Process
US20110317508A1 (en) Memory write operation methods and circuits
KR101773283B1 (ko) 듀얼 레일 메모리, 메모리 매크로 및 관련 하이브리드 전원 공급 방법
WO2016196963A1 (en) Low-power row-oriented memory write assist circuit
US8923069B2 (en) Memory having self-timed edge-detection write tracking
US10283191B1 (en) Method and circuit for adaptive read-write operation in self-timed memory
US10790013B1 (en) Read-write architecture for low voltage SRAMs
US9990985B1 (en) Memory device with determined time window
Nautiyal et al. Charge recycled low power SRAM with integrated write and read assist, for wearable electronics, designed in 7nm FinFET
KR20240026485A (ko) 기록 듀얼 레일 sram 기록 최적화 전 약한 프리차지
JP2010287266A (ja) ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、及びＳＲＡＭへのアクセス方法
CN111557031A (zh) 位线驱动的读出放大器时钟方案

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant