KR20240026485A - 기록 듀얼 레일 sram 기록 최적화 전 약한 프리차지 - Google Patents

기록 듀얼 레일 sram 기록 최적화 전 약한 프리차지 Download PDF

Info

Publication number
KR20240026485A
KR20240026485A KR1020247001046A KR20247001046A KR20240026485A KR 20240026485 A KR20240026485 A KR 20240026485A KR 1020247001046 A KR1020247001046 A KR 1020247001046A KR 20247001046 A KR20247001046 A KR 20247001046A KR 20240026485 A KR20240026485 A KR 20240026485A
Authority
KR
South Korea
Prior art keywords
memory cell
bit line
control signal
write
interval
Prior art date
Application number
KR1020247001046A
Other languages
English (en)
Inventor
타위픽 아흐메드
앤드류 제이. 로빈슨
러셀 제이. 슈라이버
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20240026485A publication Critical patent/KR20240026485A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

메모리 셀에 액세스하기 위한 방법은 메모리 셀의 다음 액세스 전에 메모리 셀의 비트 라인의 프리차징을 인에이블하는 단계를 포함한다. 방법은 다음 액세스가 기록인 경우 제1 간격 후에 프리차징을 디스에이블하는 단계를 포함한다. 방법은 다음 액세스가 판독인 경우 제2 간격 후에 프리차징을 디스에이블하는 단계를 포함한다. 제1 간격은 제2 간격보다 짧다.

Description

기록 듀얼 레일 SRAM 기록 최적화 전 약한 프리차지
도 1을 참조하면, 메모리 셀(140)은 연관된 회로부에 결합된 예시적인 6 트랜지스터, 듀얼 레일 정적 랜덤 액세스 메모리(SRAM) 셀이다. 메모리 셀(140)은 워드 라인(WL)에 의해 구동되는 게이트들을 갖는 패스 트랜지스터(101) 및 패스 트랜지스터(103)를 포함한다. 메모리 셀(140)은 패스 트랜지스터들을 통해 비트 라인(BLT) 및 비트 라인(BLC)에 결합된 2개의 교차 결합된 인버터들을 더 포함한다. 비트 라인들(BLT 및 BLC)은 많은 메모리 셀들이 밀도 목적으로 비트 라인들에 결합되기 때문에 프리차지(precharg)되고 상당한 커패시턴스를 갖는다. 워드 라인 드라이버(113)는 전하가 비트 라인들로부터 메모리 셀로 전달되게 하는 판독 동작들을 위해 워드 라인(WL) 상의 신호를 어서트(assert)(즉, 활성 레벨로 설정)한다.
프리차지 트랜지스터들(134 및 138)은, 메모리 셀 동작(즉, 판독 또는 기록)에 대한 준비 시에 제어기 및 어드레스 디코더(130)에 의한 프리차지 신호(BLPCX)의 어서션(assertion)에 응답하여, 비트 라인(BLT) 및 비트 라인(BLC)을 VDD(예컨대, 메모리 셀(140)의 전원 전압 또는 제어기 및 어드레스 디코더(130)의 전원 전압)로 프리차지한다. 프리차지 신호(BLPCX)는 "X"로 표시된 바와 같이 활성 로우(active low)이다.등화기 트랜지스터(Equalizer transistor)(136)는 BLPCX에 결합되고, 프리차지 신호(BLPCX)가 활성인 동안 비트 라인(BLT) 및 비트 라인(BLC)을 함께 단락시킨다.
감지 증폭기 회로(120)는 감지 증폭기 회로(120)에 결합할 원하는 비트 라인 쌍을 선택하도록 기능하는 판독 열(column) 선택 트랜지스터(102) 및 판독 열 선택 트랜지스터(104)를 포함한다. 판독 열 선택 트랜지스터(102)는 비트 라인 진수(bit line true) BLT와 감지 증폭기 진수 라인(sense amplifier true line) SAT를 결합(또는 분리)한다. 판독 열 선택 트랜지스터(104)는 비트 라인 보수(bit line complement) BLC와 감지 증폭기 보수 라인(sense amplifier complement line) SAC를 결합(또는 분리)한다. 판독 열 선택 제어 신호(RDCSX)는 "X"로 표시된 바와 같이 활성 로우이다.프리차지 트랜지스터(114) 및 프리차지 트랜지스터(116)는 판독 동작을 준비하기 위해 액티브 로우 감지 증폭기 프리차지 신호(SAPCX)의 어서션에 응답하여 감지 증폭기 진수 라인(SAT) 및 감지 증폭기 보수 라인(SAC)을 VDD로 프리차지한다.. 등화기 트랜지스터(118)는 또한 감지 증폭기 프리차지 신호(SAPCX)에 결합되고, 프리차지가 활성인 동안 감지 증폭기 진수 라인(SAT) 및 감지 증폭기 보수 라인(SAC)을 함께 단락시킨다. 감지 증폭기 진수 라인(SAT) 및 감지 증폭기 보수 라인(SAC)이 프리차지되고, 비트 라인들(BLT 및 BLC)이 상술된 별도의 프리차지 회로에 의해 프리차지되면, 프리차지 트랜지스터들(114 및 116) 및 등화기 트랜지스터(118)가 턴 오프되고, 비트 라인들(BLT 및 BLC)을 감지 증폭기 진수 라인(SAT) 및 감지 증폭기 보수 라인(SAC)에 결합하기 위해 판독 열 선택들이 턴 온된다. 차동 전하(differential charge)는 판독되는 메모리 셀의 값에 대응하는 감지 증폭기 진수 라인(SAT) 및 감지 증폭기 보수 라인(SAC) 상에 빌드업(build up)된다. 일단 차동 전하가 빌드업되면, 차동 감지 증폭기 회로(120)는 테일 트랜지스터(126)가 판독되는 메모리 셀의 값을 래치할 수 있게 인에이블하기 위해 감지 증폭기 인에이블 신호(SAEN)를 사용하여 턴온된다.
기록 드라이버(170)는 기록 열 선택 라인(WRCS)에 의해 구동되는 게이트를 갖는 패스 트랜지스터(150) 및 패스 트랜지스터(152)를 포함한다. 실시예에서, 기록 드라이버(170)는 패스 트랜지스터(150) 및 패스 트랜지스터(152)를 통해 각각 비트 라인(BLT) 및 비트 라인(BLC)에 결합된 풀다운(pull-down) 트랜지스터(154) 및 풀다운 트랜지스터(156)를 포함한다. 기록 동작들에 대해, 제어기 및 어드레스 디코더(130)는 "X"에 의해 표시된 바와 같이, 활성 로우인 기록 데이터 신호(WDT_X) 및 기록 데이터 신호(WDC_X)에 따라 메모리 셀이 비트 라인들로부터 방전(discharged)되게 하기 위해 기록 열 선택 라인(WRCS)을 어서트한다.
도 1 및 도 2를 참조하면, 메모리 셀(140)의 예시적인 기록 동작에서, 비트 라인들(BLT 및 BLC)은 제1 메모리 동작 이후 및 다음 메모리 동작 이전에 VDD로 프리차지된다. 다음 동작이 판독인 경우, 비트 라인들 상의 차동(예를 들어, 대략 5 mV 내지 10 mV의 차동)을 발생(develop)시키기 시작하기 전에 비트 라인들 둘 모두가 VDD로 완전히 프리차지될 필요가 있다. 다음 액세스가 기록인 경우, 기록 드라이버(170)는 비트 라인들을 프리차지한 후에 그리고 워드 라인(WL)을 어서트하기 전에 기록 데이터(WDT_X 및 WDC_X)에 따라 비트 라인들(BLT 및 BLC) 상의 데이터를 구동할 필요가 있다. 워드 라인(WL)의 어서션은 하이-노드가 n-타입 트랜지스터들을 통해 방전되게 한다. n-타입 트랜지스터들은 메모리 셀(140)의 풀업(pull-up)을 극복하기에 충분한 강도를 갖는다. 약한(weak) '1'은 소스-팔로워 n-타입 트랜지스터 전송(transfer) 디바이스를 통해 메모리 셀(140)에 기록된다. 적어도 하나의 실시예에서, 새로운 데이터가 도달할 때(예를 들어, 비트 라인(BLC)을 VDD로 구동하기 위해), 기록 드라이버가 n-타입 트랜지스터들만을 사용하기 때문에 VDD에 대한 강한 경로가 존재하지 않는다. 기록 드라이버(170)가 워드 라인(WL)을 어서트하기 전에 또는 어서트하는 것과 동시에 비트 라인들(BLT 및 BLC) 상의 데이터를 완전히 구동하지 않으면, 메모리 셀(140)은 판독 동작을 시작하고, 예를 들어, 비트 라인(BLC)을 접지로 구동하고 비트 라인(BLT)은 VDD에 머무르며, 도 3에 도시된 바와 같이, 기록은 실패한다. 따라서, 메모리 셀을 기록하기 위한 개선된 기술이 요구된다.
본 발명의 적어도 하나의 실시예에서, 메모리 셀에 액세스하기 위한 방법은 메모리 셀의 다음 액세스 전에 메모리 셀의 비트 라인의 프리차징을 인에이블하는 단계를 포함한다. 방법은 다음 액세스가 기록인 경우 제1 간격(interval) 후에 프리차징을 디스에이블하는 단계를 포함한다. 방법은 다음 액세스가 판독인 경우 제2 간격 후에 프리차징을 디스에이블하는 단계를 포함한다. 제1 간격은 제2 간격보다 짧다.
본 발명의 적어도 하나의 실시예에서, 메모리는 비트 라인에 결합되고 비트 라인 프리차지 제어 신호, 메모리 셀 선택 신호, 및 메모리 셀 기록 제어 신호에 응답하는 메모리 셀을 포함한다. 메모리는 비트 라인 프리차지 제어 신호, 메모리 셀 선택 신호, 및 메모리 셀 기록 제어 신호를 생성하여 메모리 셀의 다음 액세스 전에 비트 라인의 프리차징을 인에이블하고, 다음 액세스가 기록인 경우 제1 간격 후에 프리차징을 디스에이블하고, 다음 액세스가 판독인 경우 제2 간격 후에 프리차징을 디스에이블하도록 구성되는 제어 회로를 포함한다. 제1 간격은 제2 간격보다 짧다.
본 발명은 첨부된 도면을 참조함으로써 당업자에게 더 잘 이해될 수 있으며, 많은 목적, 특징 및 장점이 명백해진다.
도 1은 예시적인 메모리 셀 및 연관된 회로부에 대한 회로도를 예시한다.
도 2는 도 1의 메모리 셀로의 기록을 위한 예시적인 파형들을 예시한다.
도 3은 도 1의 메모리 셀에 대한 기록의 실패에 대한 예시적인 파형들을 예시한다.
도 4는 본 발명의 적어도 하나의 실시예와 일치하는 제어기 및 어드레스 디코더에 의해 제어되는 메모리 셀의 기능 블록도를 예시한다.
도 5는 본 발명의 적어도 하나의 실시예와 일치하는 도 4의 제어기 및 어드레스 디코더에 의해 생성된 예시적인 파형들을 예시한다.
도 6은 본 발명의 적어도 하나의 실시예와 일치하는 도 4의 제어기 및 어드레스 디코더의 실시예에 대한 예시적인 정보 및 제어 흐름들을 예시한다.
도 7은 본 발명의 적어도 하나의 실시예와 일치하는 메모리 어레이의 기능 블록도를 예시한다.
도 8은 도 4의 메모리 셀에 대한 대안적인 기록 드라이버의 회로도를 예시한다.
다른 도면에서 동일한 참조 기호를 사용하는 것은 유사하거나 동일한 항목을 나타낸다.
듀얼 레일 SRAM 메모리 셀의 기록 실패들을 감소 또는 제거하기 위한 기술은 메모리 셀에 기록하기 전에 메모리 셀의 비트 라인들을 전원 전압(VDD)으로 약하게 프리차지하고, 메모리 셀의 판독 전에 비트 라인들을 VDD로 정규(regular) 프리차지를 수행한다. 적어도 하나의 실시예에서, 프리차지 제어 신호가 메모리 셀의 비트 라인들의 프리차징을 인에이블할 때 프리차지 간격이 시작되고, 프리차지 제어 신호가 비트 라인들의 프리차징을 디스에이블할 때 프리차지 간격이 종료된다. 적어도 하나의 실시예에서, 기록 이전의 프리차지 간격의 지속기간은 판독 이전의 프리차지 간격의 지속기간과 상이하다. 적어도 하나의 실시예에서, 약하게 프리차지하는 것은 정규 프리차지의 프리차지 간격보다 실질적으로 더 짧은 프리차지 간격을 사용한다. 적어도 하나의 실시예에서, 기록 이전의 더 짧은 프리차지 간격은 기록을 위한 워드 라인이 어서트되기 전에 기록 드라이버가 비트 라인들에 데이터를 구동하기 위한 추가 시간을 제공한다. 적어도 하나의 실시예에서, 제어기는 판독을 위해 워드 라인을 어서트하는 것보다 메모리 동작 사이클에서 나중에 기록을 위해 워드 라인을 어서트하는데, 즉 제어기는 기록을 위해 워드 라인 어서트를 지연시킨다.
도 4 및 도 5를 참조하면, 제어기 및 어드레스 디코더(401)는 클록 신호(CLK)의 천이(transition)들에 따라 조정된 메모리 제어 신호들을 생성한다. 예를 들어, 메모리 동작(READ1)에서, 제어기 및 어드레스 디코더(401)는 메모리 셀(140)의 판독을 위한 메모리 제어 신호들을 생성한다. 파형 섹션(502)에서, 제어기 및 어드레스 디코더(401)는 판독 전에 비트 라인들(BLT 및 BLC)을 VDD(예를 들어, 1.4 V)로 완전히 프리차지한 후에 비트 라인 프리차지 신호(BLPCX)를 비활성 레벨(예를 들어, '1')로 리셋하고, 워드 라인 드라이버(113)는 워드 라인(WL)을 활성 레벨(예를 들어, '1')로 설정함으로써 메모리 셀(140)을 선택한다. 적어도 하나의 실시예에서, VDD는 메모리 셀(140)의 전원 전압이다. 다른 실시예들에서, VDD는 제어기 및 어드레스 디코더(130)의 전원 전압이다. 제어기 및 어드레스 디코더(130)는 제1 양의 전압 범위를 갖는 전원 전압을 수신하고, 메모리 셀(140)은 제2 양의 전압 범위를 갖는 제2 전원 전압을 수신한다. 적어도 하나의 실시예에서, 제1 양의 전압 범위 및 제2 양의 전압 범위는 상이하지만, 다른 실시예들에서, 제1 양의 전압 범위 및 제2 양의 전압 범위는 동일하다. 파형 섹션(502)에서의 천이는 클록 신호(CLK)의 상승 에지 후에 동기적으로 발생한다. 메모리 동작(READ1)에서, 메모리 셀(140)은 파형 섹션(504)에 예시된 바와 같이 비트 라인(BLT 및 BLC) 상에 상대적으로 낮은 차동 신호를 발생한다. 감지 증폭기(120)는 상대적으로 낮은 차동 신호를 감지하고 그에 따라 READ DATA 신호를 생성한다. 제어기 및 어드레스 디코더(401)는 워드 라인(WL)을 비활성 레벨로 리셋하고, 비트 라인 프리차지 신호(BLPCX)를 활성 레벨(예를 들어, '0')로 설정함으로써 프리차징을 인에이블한다. 일반적으로, 기록 전의 프리차지는 판독 전의 프리차지에 비해 덜 엄격하고, 따라서 제어기 및 어드레스 디코더(401)는 기록 전에 프리차징을 조기에 종료하여, 비트 라인들(BLT 및 BLC)을 약하게 프리차지한다. 메모리 동작(READ1) 이후 및 메모리 동작(WRITE1) 이전의 프리차지는, 제어기 및 어드레스 디코더(401)가 기록 열 선택 라인(WRCS)을 활성 레벨(예를 들어, '1')로 설정하고 비트 라인 프리차지 신호(BLPCX)를 비활성 레벨로 리셋함으로써 비트 라인들(BLT 및 BLC) 상의 기록 데이터를 셋업하기 전에 제1 간격(t 1 )을 사용하여 비트 라인들(BLT 및 BLC)을 프리차지한다.
파형 섹션(506)에서, 제어기 및 어드레스 디코더(401)는 메모리 셀(140)에 대한 메모리 동작(WRITE1)을 위한 메모리 제어 신호를 생성한다. 제어기 및 어드레스 디코더(401)는 비트 라인 프리차지 신호(BLPCX)를 조기에, 즉, 워드 라인(WL)의 어서션 이전에 리셋하여, 기록 이전의 프리차지가 지속 기간(t 1 )을 갖게 한다. 기록 시간이 비트 라인의 시상수(time constant)에 의해 지배(dominated)되기 때문에, 데이터를 비트 라인 상으로 조기에 구동하는 것은 성능을 향상시킨다. 프리차지의 종료에 응답하여, 기록 열 선택 라인(WRCS)은 종래의 메모리 액세스에서보다 더 일찍 비트 라인들(BLT 및 BLC) 상의 데이터를 구동하도록 기록 드라이버(170)를 활성화시킴으로써, 위에서 설명된 도전 과제(challenge)들(예를 들어, 잘못된 판독들(false reads))을 완화시킨다. 예를 들어, 기록 드라이버(170)는 프리차지가 종료된 후 그리고 기록 라인을 어서트하기 전에 다른 비트 라인을 VDD에서 유지하면서 비트 라인(BLT) 또는 비트 라인(BLC)을 접지까지 계속 구동한다.
메모리 동작(WRITE1)의 파형 섹션(508)은 메모리 셀(140)에 대한 기록 직후의 기록을 위한 프리차지를 예시한다. 하나의 비트 라인은 프리차지 회로(160) 내의 등화기 트랜지스터로 인해 약간 하강한다. 다른 비트 라인은 상승하지만, 프리차지 디바이스 롤오프(rolloff)는 프리차징의 마지막 대략 10%(예를 들어, 대략 100 mV)를 프리차징의 나머지(예를 들어, 처음 90%)보다 더 느리게 하고, 하이 VDS로 하고 비트 라인들은 단지 약하게 프리차지되기 때문에(예를 들어, 비트 라인 프리차지 신호(BLPCX)는 간격 t 1 이후에 조기에 리셋됨), 비트 라인(BLT) 또는 비트 라인(BLC)은 메모리 동작(WRITE2)의 다음 기록 전에 VDD까지 계속 프리차지하지 않을 수 있다. 그러나, 일부 조건들 하에서, 비트 라인(BLT) 또는 비트 라인(BLC)은 메모리 동작(WRITE2)의 다음 기록 전에 VDD까지 계속 프리차지된다.
간격(t 1 )에 걸친 메모리 동작(WRITE1)과 메모리 동작(WRITE2) 사이의 약한 프리차지는 제어기 및 어드레스 디코더(401)가 기록 열 선택 신호(WRCS)를 프리차징을 차단(cut off)하는 활성 레벨로 설정하기 전에 종료된다. 적어도 하나의 실시예에서, 기록 열 선택 신호(WRCS) 및 기록 데이터 신호들(WDT_X 및 WDC_X)은 기록 드라이버(170)가 하나의 비트 라인을 접지로 구동하게 한다. 적어도 하나의 실시예에서, 교차 결합된 키퍼 트랜지스터들(180)은 제어기 및 어드레스 디코더(401)가 교차 결합 인에이블 신호(XCENX)를 어서트하는 것에 응답하여 다른 비트 라인을 VDD로 느리게 리턴한다. 기록 이전의 프리차지가 판독 이전의 프리차지보다 덜 엄격하기 때문에, 제어기 및 어드레스 디코더(401)는 프리차징을 조기에(예를 들어, 간격 t 1 의 끝에서) 종료하고, 비트 라인들은 약하게 프리차되고, VDD보다 작은 레벨(예를 들어, VDD의 90%)에만 도달할 수 있다. 그러나 어떤 조건에서는 비트라인이 VDD에 도달한다.
메모리 셀(140)로의 기록은 워드 라인 신호(WL)의 어서션 전에 데이터가 비트 라인들(BLT 및 BLC) 상에 셋업될 것을 요구한다. 비트 라인 프리차지 신호(BLPCX)를 비활성 레벨로 리셋하는 것과 동시에 워드 라인(WL)을 어서트하기 보다는, 비트 라인 프리차지 신호(BLPCX)는 기록에 대해 조기에 리셋되어, 데이터가 비트 라인들 상으로 조기에 구동되게 하여 듀얼 레일 SRAM에서 기록-전-판독(read-before-write) 도전 과제들을 감소시킨다. 제어기 및 어드레스 디코더(401)는 워드 라인(WL)의 어서션 전에 데이터를 셋업하기 위해 가능한 한 빠르게 기록 열 선택 신호(WRCS)를 구동한다. 기록 드라이버(170)는 워드 라인(WL)을 어서트하기 전에 비트 라인들(BLT 및 BLC) 상에서 메모리 셀(140)에 기록될 데이터를 구동한다. 적어도 하나의 실시예에서, 워드 라인(WL)의 어서션은 비트 라인들(BLT 및 BLC) 상에서 데이터를 셋업하기 위한 추가적인 시간을 제공하기 위해 기록을 위해 지연된다. 적어도 하나의 실시예에서, 도 4에 예시된 회로 대신에, 기록 드라이버(170)는, 기록 데이터를 셋업하는 동안 VDD에 대한 나머지 경로에서 적절한 비트 라인을 풀업함으로써 프리차지를 끝내는 푸시-풀 드라이버를 포함한다. 예를 들어, 메모리 셀(140)은 이전 클록 사이클 및 다음 기록 사이클의 다음 데이터에 반대되는 데이터와 연관된 메모리 액세스로부터 프리 차지의 절반(예를 들어, 50% VDD)으로 복구한다.
메모리 동작(WRITE2)에서 기록 열 선택 신호(WRCS)를 비활성 레벨로 리셋한 후, 제어기 및 어드레스 디코더(401)는 워드 라인(WL)을 리셋하고, 간격(t 1 )보다 긴 간격(t 2 ) 동안 비트 라인 프리차지 신호(BLPCX)를 활성 레벨로 설정하며, 판독 전에 비트 라인들을 VDD로 등화(equalize)하기에 충분한 시간을 제공한다. 즉, 제어기 및 어드레스 디코더(401)는 비트 라인 프리차지 신호(BLPCX)를 리셋하지 않고, 기록 전과 같이 조기에 프리차징을 디스에이블한다. 제어기 및 어드레스 디코더(401)의 적어도 하나의 실시예에서, 간격(t 1 )은 실질적으로 더 짧다(예를 들어, 간격(t 2 )보다 30% 내지 40% 더 짧다). 적어도 하나의 실시예에서, CLK는 제품(예를 들어, 프로세서)의 나머지와 동일한 주파수(예를 들어, 5 ㎓)를 갖는다. 파형 섹션(510)은 메모리 동작(WRITE2) 직후에 메모리 동작(READ2)에 대한 프리차지를 예시한다. 비트 라인들(BLT 및 BLC)은 판독 전에 VDD까지 계속 프리차지한다.
기록 이전에 의도하지 않은 판독이 발생하는 것을 방지하기 위해, 비트 라인(BLT 및 BLC)을 VDD로 프리차지하고 비트 라인들(BLT 및 BLC)의 프리차지를 디스에이블하는 것과 동시에 워드 라인을 어서트하기보다는, 비트 라인들(BLT 및 BLC)은 약하게 프리차지된다. 비트 라인 프리차지는 판독에 대한 것보다 더 일찍 디스에이블되어(예를 들어, VDD로 프리차지되지 않고, VDD의 최대 90%로 프리차지될 수 있음), 데이터가 비트 라인들 상에서 조기에 구동될 수 있게 하고, 워드 라인(WL)을 어서트하기 전에 데이터가 셋업되는 시간을 증가시킨다. 기록 동작 이전의 비트 라인 프리차지는 워드 라인의 어서션 전에 디스에이블된다. 그 결과, 기록 이전의 프리차지 간격은 판독 이전의 프리차지 간격보다 짧다.
적어도 하나의 실시예에서, 제어기 및 어드레스 디코더(401)는 선택된 프리차지 간격에 대응하는 디지털 값을 비트 라인 프리차지 신호(BLPCX)의 대응하는 에지들로 변환하는 디지털-대-시간 변환기(예를 들어, 카운터, 타이머, 또는 다른 적합한 회로)를 포함한다. 비트 라인 프리차지 신호(BLPCX)는 기록 명령 이전에 간격(t 1 ) 동안 활성 레벨을 갖고, 판독 명령(instruction) 이전에 간격(t 2 ) 동안 활성 레벨을 갖는다. 제어기 및 어드레스 디코더(401)의 적어도 하나의 실시예에서, 간격 t 1 및 간격 t 2 는 시뮬레이션에 의해 결정되는 미리 결정된 값들을 갖는다. 제어기 및 어드레스 디코더(401)의 다른 실시예에서, 간격 t 1 및 간격 t 2 는 시스템의 초기화 동안 또는 생산 테스트 동안 제어기 및 어드레스 디코더(401)에 제공된 값에 기초하여 구성된 프로그래밍 가능한 값을 갖는다. 제어기 및 어드레스 디코더(401)는 다음 액세스가 판독인지 또는 다음 액세스가 기록인지에 기초하여 간격 값을 선택하고, 그에 따라 비트 라인 프리차지 신호(BLPCX)를 생성한다.
적어도 하나의 실시예에서, 제어기 및 어드레스 디코더(401)는 워드 라인(WL)을 비활성 레벨로 리셋하는 것에 동기하여 비트 라인 프리차지 신호(BLPCX)를 활성 레벨로 설정하도록 구성된 제어 로직을 포함한다(402). 제어기 및 어드레스 디코더(401)는 메모리 셀에 대한 다음 액세스가 기록인지 여부를 결정한다(404). 다음 액세스가 판독이면, 간격 t 2 후에 제어기 및 어드레스 디코더(401)는 비트 라인 프리차지 신호(BLPCX)를 리셋하고 워드 라인(WL)을 활성 레벨로 설정한다(414). 판독의 끝에서, 제어기 및 어드레스 디코더(401)는 워드 라인(WL)을 비활성 레벨로 리셋하고(416), 메모리 액세스를 종료한다(418). 다음 액세스가 기록이면(404), 제어기 및 어드레스 디코더(401)는 간격 t 1 후에 비트 라인 프리차지 신호(BLPCX)를 비활성 레벨로 리셋하고(406), 비트 라인 프리차지 신호(BLPCX)를 리셋한 후에 WRCS를 어서트하고(408), 기록을 활성화하도록 워드 라인(WL)을 어서트하고(410), 기록을 종료하기 위해 비활성 레벨로 워드 라인(WL)을 리셋하고(412), 메모리 액세스를 종료한다(418). 도 5의 파형 및 도 6의 제어 흐름은 단지 예시적인 것에 유의한다.
도 7은 메모리 셀, 제어기 및 어드레스 디코더, 및 관련 회로부를 맥락에 맞게 배치하는 메모리 뱅크(600)의 일부분의 하이 레벨 블록도를 예시한다. 제어기 및 어드레스 디코더(601)는 행(row) 어드레스를 디코딩하도록 결합된 행 디코더(602)를 포함하고, 행 어드레스에 기초하여 워드 라인들(WL0 내지 WLM)을 구동하는 워드 라인 드라이버들을 포함한다. 워드 라인들은 메모리 셀들(603)에 결합된다. 기록 데이터는 기록 열 선택 신호들(WRCS[])에 따라 보수(complementary) 비트 라인들(BLT0, BLC0, BLT1, BLC1, 및 BLTN, BLCN)을 통해 메모리 셀들(603)로 구동된다. 보수 비트 라인들(BLT0, BLC0, BLT1, BLC1, 및 BLTN, BLCN)은 또한 RDCSX[]에 의해 제어되는 판독 열 선택 트랜지스터들(도시되지 않음)을 통해 메모리 셀들(603), 회로부(615), 및 감지 증폭기(617)에 결합된다. 열 디코더(616)는 열 어드레스를 수신하고, RDCSX[] 신호들을 사용하여 감지 증폭기(617)에 결합될 적절한 비트 라인 쌍을 선택한다. 일 실시예에서, SA 제어(618)에 의해 제어되는 감지 증폭기(617)는 감지 증폭기 회로(120) 또는 다른 실시예로서 도시된 실시예이다. 기록 동작들 동안 제어기 및 어드레스 디코더(601)에 의해 또한 제어되는, 프리차지 회로부, 키퍼들, 기록 드라이버, 연관된 열 선택 회로부, 및 기록 열 선택 신호들은 설명의 편의를 위해 연관된 회로부(615)에 포함된다는 점에 유의한다.
따라서, 정규 프리차지 간격을 사용하여 판독 전에 비트라인들을 프리차지하고, 기록 전 보다 짧은 간격을 사용하여 비트 라인들을 약하게 프리차지하는 메모리 셀을 제어하는 기술이 개시된다. 본 명세서에 설명된 본 발명의 설명은 예시적인 것이며, 다음의 청구항들에 설명된 본 발명의 범위를 제한하도록 의도되지 않는다. 예를 들어, 본 발명이 6-트랜지스터 메모리 셀이 사용되는 실시예에서 설명되었지만, 당업자는 본 명세서의 교시들이 다른 수의 트랜지스터들을 포함하는 메모리 셀들과 함께 이용될 수 있다는 것을 이해할 것이다. 또한, 본 발명이 n-타입 트랜지스터들만을 포함하는 기록 드라이버가 사용되는 실시예에서 설명되었지만, 당업자는 본 명세서의 교시들이 다른 타입들의 트랜지스터들을 포함하는 다른 기록 드라이버들(예를 들어, 노드(WDT) 및 노드(WDC) 상의 커패시턴스가 비교적 높은 실시예들에서 사용되는 도 8의 기록 드라이버)과 함께 이용될 수 있음을 이해할 것이다. 청구항들에서 사용되는 용어 "제1", "제2", "제3" 등은, 문맥에 의해 달리 명확하지 않는 한, 청구항들에서 상이한 아이템들 사이를 구별하기 위한 것이고, 달리 시간, 위치 또는 품질의 임의의 순서를 나타내거나 암시하지 않는다.예를 들어, "제1 메모리 액세스" 및 "제2 메모리 액세스"는 제1 메모리 액세스가 제2 메모리 액세스 전에 시간적으로 발생한다는 것을 나타내거나 암시하지 않는다. 본 명세서에 개시된 실시예들의 변형들 및 수정들은 다음의 청구항들에 제시된 바와 같은 본 발명의 범위를 벗어나지 않고, 본 명세서에 제시된 설명에 기초하여 이루어질 수 있다.

Claims (18)

  1. 메모리 셀에 액세스하기 위한 방법으로서, 상기 방법은,
    상기 메모리 셀의 다음 액세스(next access) 전에 상기 메모리 셀의 비트 라인의 프리차징을 인에이블하는 단계;
    상기 다음 액세스가 기록(write)인 경우 제1 간격 후에 상기 프리차징을 디스에이블하는 단계; 및
    상기 다음 액세스가 판독(read)인 경우 제2 간격 후에 상기 프리차징을 디스에이블하는 단계를 포함하고, 상기 제1 간격은 상기 제2 간격보다 짧은, 방법.
  2. 제1항에 있어서,
    프리차징을 인에이블하는 단계는 상기 메모리 셀의 상기 다음 액세스 전에 상기 메모리 셀의 비트 라인 프리차지 제어 신호를 활성 레벨로 설정하는 단계를 포함하고,
    상기 메모리 셀의 상기 다음 액세스는 기록이고, 상기 프리차징은 상기 제1 간격 후에 디스에이블되고, 디스에이블하는 단계는 워드 라인 제어 신호의 어서션 전에 상기 비트 라인 프리차지 제어 신호를 비활성 레벨로 리셋하는 단계를 포함하는, 방법.
  3. 제1항에 있어서,
    프리차징을 인에이블하는 단계는 상기 메모리 셀의 상기 다음 액세스 전에 상기 메모리 셀의 비트 라인 프리차지 제어 신호를 활성 레벨로 설정하는 단계를 포함하고,
    상기 메모리 셀의 상기 다음 액세스는 판독이고, 상기 프리차징은 상기 제1 간격 후에 디스에이블되고, 디스에이블하는 단계는 워드 라인 제어 신호를 제2 활성 레벨로 설정하는 것과 동시에 상기 비트 라인 프리차지 제어 신호를 비활성 레벨로 리셋하는 단계를 포함하는, 방법.
  4. 제1항에 있어서, 이전 액세스는 판독이고, 상기 다음 액세스는 기록이고, 상기 비트 라인은 전원 전압으로 프리차지되는, 방법.
  5. 제1항에 있어서, 이전 액세스는 기록이고, 상기 다음 액세스는 기록이며, 상기 비트 라인은 전원 전압의 최대 90%까지 약하게 프리차지되는, 방법.
  6. 제1항, 제2항, 제3항, 제4항 또는 제5항에 있어서, 상기 제1 간격은 상기 제2 간격보다 실질적으로 짧은, 방법.
  7. 제1항, 제2항, 제3항, 제4항 또는 제5항에 있어서, 메모리 셀 제어 회로는 제1 양의 전압 범위를 갖는 전원 전압을 수신하고, 상기 메모리 셀은 제2 양의 전압 범위를 갖는 제2 전원 전압을 수신하는, 방법.
  8. 제1항, 제2항, 제3항, 제4항 또는 제5항에 있어서, 상기 기록은 상기 메모리 셀을 포함하는 메모리 어레이에 액세스하는 프로세서의 제2 클록 신호와 동일한 주파수를 갖는 클록 신호에 동기되는, 방법.
  9. 제1항, 제2항, 제3항, 제4항 또는 제5항에 있어서, 비트 라인 프리차지 제어 신호는 워드 라인 제어 신호를 비활성 레벨로 리셋하는 것과 동시에 어서트(asserted)되는, 방법.
  10. 메모리로서,
    비트 라인에 결합되고 비트 라인 프리차지 제어 신호, 메모리 셀 선택 신호 및 메모리 셀 기록 제어 신호에 응답하는 메모리 셀; 및
    상기 비트 라인 프리차지 제어 신호, 상기 메모리 셀 선택 신호, 및 상기 메모리 셀 기록 제어 신호를 생성하여 상기 메모리 셀의 다음 액세스 전에 상기 비트 라인을 프리차지하고, 상기 다음 액세스가 기록인 경우 제1 간격 후에 상기 프리차징을 디스에이블하고, 상기 다음 액세스가 판독인 경우 제2 간격 후에 상기 프리차징을 디스에이블하도록 구성되는 제어 회로로서, 상기 제1 간격은 상기 제2 간격보다 짧은, 상기 제어 회로를 포함하는, 메모리.
  11. 제10항에 있어서,
    상기 제어 회로는 상기 메모리 셀의 상기 다음 액세스 전에 상기 메모리 셀의 상기 비트 라인 프리차지 제어 신호를 어서트하고,
    상기 메모리 셀의 상기 다음 액세스는 기록이고, 상기 제어 회로는 워드 라인 제어 신호의 어서션 전에 상기 비트 라인 프리차지 제어 신호를 클리어하는, 메모리.
  12. 제10항에 있어서,
    상기 제어 회로는 상기 메모리 셀의 상기 다음 액세스 전에 상기 메모리 셀의 상기 비트 라인 프리차지 제어 신호를 어서트하고,
    상기 메모리 셀의 상기 다음 액세스는 판독이고, 상기 제어 회로는 워드 라인 제어 신호의 어서션과 동시에 상기 비트 라인 프리차지 제어 신호를 클리어하는, 메모리.
  13. 제10항에 있어서, 이전 액세스는 판독이고, 상기 다음 액세스는 기록이고, 상기 비트 라인은 전원 전압으로 프리차지되는, 메모리.
  14. 제10항에 있어서, 이전 액세스는 기록이고, 상기 다음 액세스는 기록이며, 상기 비트 라인은 전원 전압의 최대 90%까지 약하게 프리차지되는, 메모리.
  15. 제10항, 제11항, 제12항, 제13항 또는 제14항에 있어서, 상기 제1 간격은 상기 제2 간격보다 짧은, 메모리.
  16. 제10항, 제11항, 제12항, 제13항 또는 제14항에 있어서, 상기 제어 회로는 워드 라인 제어 신호를 어서트하고 동시에 판독 액세스를 위해 상기 비트 라인 프리차지 제어 신호를 비활성 레벨로 리셋하는, 메모리.
  17. 제10항, 제11항, 제12항, 제13항 또는 제14항에 있어서, 상기 제어 회로는 기록 액세스를 위해 상기 비트 라인 프리차지 제어 신호를 비활성 레벨로 리셋한 후 워드 라인 제어 신호를 어서트하는, 메모리.
  18. 제10항, 제11항, 제12항, 제13항 또는 제14항에 있어서, 상기 제어 회로는 제1 양의 전압 범위를 갖는 전원 전압을 수신하고, 상기 메모리 셀은 제2 양의 전압 범위를 갖는 제2 전원 전압을 수신하는, 메모리.
KR1020247001046A 2021-06-25 2022-06-14 기록 듀얼 레일 sram 기록 최적화 전 약한 프리차지 KR20240026485A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/358,527 US12009025B2 (en) 2021-06-25 2021-06-25 Weak precharge before write dual-rail SRAM write optimization
US17/358,527 2021-06-25
PCT/US2022/033402 WO2022271484A1 (en) 2021-06-25 2022-06-14 Weak precharge before write dual-rail sram write optimization

Publications (1)

Publication Number Publication Date
KR20240026485A true KR20240026485A (ko) 2024-02-28

Family

ID=84541172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247001046A KR20240026485A (ko) 2021-06-25 2022-06-14 기록 듀얼 레일 sram 기록 최적화 전 약한 프리차지

Country Status (6)

Country Link
US (1) US12009025B2 (ko)
EP (1) EP4360091A1 (ko)
JP (1) JP2024523160A (ko)
KR (1) KR20240026485A (ko)
CN (1) CN117441207A (ko)
WO (1) WO2022271484A1 (ko)

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5752045A (en) 1995-07-14 1998-05-12 United Microelectronics Corporation Power conservation in synchronous SRAM cache memory blocks of a computer system
US5828612A (en) * 1997-10-27 1998-10-27 Motorola, Inc. Method and circuit for controlling a precharge cycle of a memory device
CA2526467C (en) 2003-05-20 2015-03-03 Kagutech Ltd. Digital backplane recursive feedback control
US7016211B2 (en) 2003-08-18 2006-03-21 Integrated Device Technology, Inc. DRAM-based CAM cell with shared bitlines
JP4646106B2 (ja) 2004-05-25 2011-03-09 株式会社日立製作所 半導体集積回路装置
US7203100B2 (en) 2004-11-01 2007-04-10 Sun Mircosystems, Inc. Efficient implementation of a read scheme for multi-threaded register file
US8427891B2 (en) 2007-04-17 2013-04-23 Rambus Inc. Hybrid volatile and non-volatile memory device with a shared interface circuit
US8874831B2 (en) 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US7928761B2 (en) 2007-09-06 2011-04-19 Tabula, Inc. Configuration context switcher with a latch
US7835175B2 (en) 2008-10-13 2010-11-16 Mediatek Inc. Static random access memories and access methods thereof
US8441842B2 (en) 2010-12-21 2013-05-14 Lsi Corporation Memory device having memory cells with enhanced low voltage write capability
KR20130033230A (ko) 2011-09-26 2013-04-03 삼성전자주식회사 하이브리드 메모리 장치, 이를 포함하는 시스템, 및 하이브리드 메모리장치의 데이터 기입 및 독출 방법
US8971097B2 (en) 2012-12-27 2015-03-03 Intel Corporation SRAM bit-line and write assist apparatus and method for lowering dynamic power and peak current, and a dual input level-shifter
US9171634B2 (en) 2013-03-14 2015-10-27 Arm Limited Memory device and method of controlling leakage current within such a memory device
US9921980B2 (en) 2013-08-12 2018-03-20 Micron Technology, Inc. Apparatuses and methods for configuring I/Os of memory for hybrid memory modules
US9508405B2 (en) 2013-10-03 2016-11-29 Stmicroelectronics International N.V. Method and circuit to enable wide supply voltage difference in multi-supply memory
US9064556B2 (en) * 2013-10-23 2015-06-23 Qualcomm Incorporated High frequency pseudo dual port memory
US9202538B2 (en) 2013-12-05 2015-12-01 Infineon Technologies Ag Wordline activation
US9281056B2 (en) 2014-06-18 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory and method of using the same
US9711194B2 (en) 2015-01-28 2017-07-18 Xilinx, Inc. Circuits for and methods of controlling the operation of a hybrid memory system
US10431269B2 (en) 2015-02-04 2019-10-01 Altera Corporation Methods and apparatus for reducing power consumption in memory circuitry by controlling precharge duration
US10860318B2 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10867665B1 (en) 2017-02-16 2020-12-15 Synopsys, Inc. Reset before write architecture and method
US9928889B1 (en) * 2017-03-21 2018-03-27 Qualcomm Incorporation Bitline precharge control and tracking scheme providing increased memory cycle speed for pseudo-dual-port memories
US10790013B1 (en) 2017-06-30 2020-09-29 Synopsys, Inc. Read-write architecture for low voltage SRAMs
US10043572B1 (en) 2017-07-28 2018-08-07 Advanced Micro Devices, Inc. VSS bitcell sleep scheme involving modified bitcell for terminating sleep regions
US10147483B1 (en) 2017-09-19 2018-12-04 Qualcomm Incorporated Robust write driver scheme for static random access memory compilers
US11005669B2 (en) 2017-11-14 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. PUF generators based on SRAM bit cells
US10438636B2 (en) 2017-12-07 2019-10-08 Advanced Micro Devices, Inc. Capacitive structure for memory write assist
US10332570B1 (en) 2017-12-12 2019-06-25 Advanced Micro Devices, Inc. Capacitive lines and multi-voltage negative bitline write assist driver
US10395700B1 (en) 2018-03-20 2019-08-27 Globalfoundries Inc. Integrated level translator
US10541013B1 (en) 2018-11-13 2020-01-21 Advanced Micro Devices, Inc. Headerless word line driver with shared wordline underdrive control
US10878893B1 (en) 2019-06-04 2020-12-29 Arm Limited Control architecture for column decoder circuitry
US11183234B2 (en) 2019-11-25 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Bitcell supporting bit-write-mask function
CN114067863A (zh) 2020-10-12 2022-02-18 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11676656B2 (en) * 2021-02-05 2023-06-13 Arm Limited Memory architecture with DC biasing

Also Published As

Publication number Publication date
CN117441207A (zh) 2024-01-23
US12009025B2 (en) 2024-06-11
EP4360091A1 (en) 2024-05-01
WO2022271484A1 (en) 2022-12-29
US20220415386A1 (en) 2022-12-29
JP2024523160A (ja) 2024-06-28

Similar Documents

Publication Publication Date Title
CN109416919B (zh) 重叠的预充电和数据写入
TWI694454B (zh) 自時序電路和相應地自時序方法
US20070268764A1 (en) Low voltage sense amplifier and sensing method
US20130100730A1 (en) Method and apparatus for word line suppression
JPH07118196B2 (ja) スタティック型半導体メモリ
JP2003036678A (ja) セルフタイミング回路を有するスタティックメモリ
JP2001266576A (ja) 半導体メモリセル及び半導体メモリ装置
US7684274B2 (en) High performance, area efficient direct bitline sensing circuit
JP2004039204A (ja) ワードライン駆動回路
KR20180019571A (ko) 별개의 프리차지 제어들을 갖는 고속 의사-듀얼-포트 메모리
US8854901B2 (en) Read self timing circuitry for self-timed memory
KR101773283B1 (ko) 듀얼 레일 메모리, 메모리 매크로 및 관련 하이브리드 전원 공급 방법
KR20180069656A (ko) 듀얼 레일 메모리, 메모리 매크로 및 관련 하이브리드 전원 공급 방법
US9990985B1 (en) Memory device with determined time window
KR101184517B1 (ko) 메모리 장치의 동적 리프레시를 개선하는 장치 및 방법
US8854902B2 (en) Write self timing circuitry for self-timed memory
US7440312B2 (en) Memory write timing system
US8437204B2 (en) Memory array with corresponding row and column control signals
JP2003051189A (ja) 小電圧信号の注入により、メモリへの早期書込みを行うシステム及び方法
US9324414B2 (en) Selective dual cycle write operation for a self-timed memory
US12009025B2 (en) Weak precharge before write dual-rail SRAM write optimization
JP2008047180A (ja) 半導体記憶装置
US20070165447A1 (en) Asymmetrical Random Access Memory Cell, A Memory Comprising Asymmetrical Memory Cells And A Method To Operate Such A Memory
US6240026B1 (en) Bit line sense circuit and method for dynamic random access memories
US12033719B2 (en) Semiconductor device and method of operating the same