KR20130033230A - 하이브리드 메모리 장치, 이를 포함하는 시스템, 및 하이브리드 메모리장치의 데이터 기입 및 독출 방법 - Google Patents

하이브리드 메모리 장치, 이를 포함하는 시스템, 및 하이브리드 메모리장치의 데이터 기입 및 독출 방법 Download PDF

Info

Publication number
KR20130033230A
KR20130033230A KR1020110097186A KR20110097186A KR20130033230A KR 20130033230 A KR20130033230 A KR 20130033230A KR 1020110097186 A KR1020110097186 A KR 1020110097186A KR 20110097186 A KR20110097186 A KR 20110097186A KR 20130033230 A KR20130033230 A KR 20130033230A
Authority
KR
South Korea
Prior art keywords
data
dram
memory device
received
nonvolatile memory
Prior art date
Application number
KR1020110097186A
Other languages
English (en)
Inventor
조근희
듀크 은구엔
김동휘
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110097186A priority Critical patent/KR20130033230A/ko
Priority to US13/616,398 priority patent/US8824221B2/en
Publication of KR20130033230A publication Critical patent/KR20130033230A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

동작 속도가 빠른 하이브리드 메모리 장치가 개시된다. 하이브리드 메모리 장치는 디램(DRAM), 비휘발성 메모리 및 제어 회로를 포함한다. 제어 회로는 독출(read) 모드에서, 디램의 출력 데이터와 비휘발성 메모리의 출력 데이터 중에서 하나를 선택하여 출력한다. 제어 회로는 비휘발성 메모리의 출력 데이터를 출력하는 경우, 비휘발성 메모리의 출력 데이터를 디램에 저장하지 않고 바로 외부로 출력한다. 따라서, 하이브리드 메모리 장치는 동작속도가 빠르고 전력 소모가 적다.

Description

하이브리드 메모리 장치, 이를 포함하는 시스템, 및 하이브리드 메모리장치의 데이터 기입 및 독출 방법{HYBRID MEMORY DEVICE, SYSTEM INCLUDING THE SAME, AND METHOD OF READING AND WRITING DATA IN THE HYBRID MEMORY DEVICE}
본 발명은 하이브리드 메모리 장치 및 이를 포함하는 시스템에 관한 것이다.
최근, 메모리 장치는 휘발성 메모리 장치와 비휘발성 메모리 장치가 하나의 패키지에 포함된 멀티 칩 패키지 형태로 개발되고 있다.
본 발명의 목적은 데이터의 독출/기입 동작이 빠르고 소형의 패키지를 갖는 하이브리드 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 하이브리드 메모리 장치를 포함하는 시스템을 제공하는 것이다.
본 발명의 또 다른 목적은 데이터의 독출/기입 동작이 빠른 하이브리드 메모리 장치의 데이터 기입 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 하이브리드메모리 장치는 디램(DRAM), 비휘발성 메모리 및 제어 회로를 포함한다.
제어 회로는 모드 선택신호에 응답하여 상기 디램의 출력 데이터와 상기 비휘발성 메모리의 출력 데이터 중에서 하나를 선택하여 출력하며, 출력 요청을 받은 데이터가 상기 디램 내에 존재하면, 상기 디램으로부터 상기 출력 요청을 받은 데이터를 출력하고, 상기 출력 요청을 받은 데이터가 상기 디램 내에 존재하지 않으면, 상기 비휘발성 메모리로부터 상기 출력 요청을 받은 데이터를 출력한다.
본 발명의 하나의 실시예에 의하면, 상기 제어 회로는 상기 비휘발성 메모리의 출력 데이터를 출력하는 경우, 상기 비휘발성 메모리의 출력 데이터를 상기 디램에 저장하지 않고 바로 외부로 출력할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제어 회로는 상기 디램의 출력 데이터와 상기 비휘발성 메모리의 출력 데이터에 기초하여 상기 모드 선택신호를 발생할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제어 회로는 어드레스 테이블의 값들에 기초하여 상기 모드 선택신호를 발생할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 하이브리드 메모리 장치는 기입(write) 모드에서, 기입 요청을 받은 데이터를 무조건 상기 디램에 저장할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 하이브리드 메모리 장치는 호스트로부터 기입 요청을 받은 경우, 상기 DRAM 내에 상기 기입 요청을 받은 데이터를 저장할 공간이 부족한 경우, 상기 DRAM 내에 있는 일부의 데이터를 상기 비휘발성 메모리로 이동시킨(write-back) 후에 상기 기입 요청을 받은 데이터를 상기 디램에 저장할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 하이브리드 메모리 장치는 상기 디램 내에 있는 데이터 중 가장 오랫동안 사용하지 않은 데이터를 상기 비휘발성 메모리로 이동시킬 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제어 회로는 모드 선택 회로 및 멀티플렉서를 포함할 수 있다.
모드 선택 회로는 상기 디램의 출력 데이터와 상기 비휘발성 메모리의 출력 데이터에 기초하여 모드 선택신호를 발생한다. 멀티플렉서는 상기 모드 선택신호에 응답하여 상기 디램의 출력 데이터와 상기 비휘발성 메모리의 출력 데이터 중에서 하나를 선택한다.
본 발명의 하나의 실시예에 의하면, 상기 제어 회로는 모드 선택 회로 및 멀티플렉서를 포함할 수 있다.
모드 선택 회로는 어드레스 테이블의 값들에 기초하여 모드 선택신호를 발생한다. 멀티플렉서는 상기 모드 선택신호에 응답하여 상기 디램의 출력 데이터와 상기 비휘발성 메모리의 출력 데이터 중에서 하나를 선택한다.
본 발명의 하나의 실시예에 의하면, 상기 제어 회로는 호스트로부터 수신한 어드레스에 기초하여 상기 어드레스 테이블의 값들을 결정하는 어드레스 버퍼를 더 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 비휘발성 메모리는 PRAM 또는 RRAM일 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 하이브리드 메모리 장치는 멀티 칩 패키지(MCP)로 구현된 메모리 모듈일 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 하이브리드 메모리 장치는 상기 디램, 상기 비휘발성 메모리 및 상기 제어 회로가 3차원적으로 적층된 스택 메모리 장치일 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 디램, 상기 비휘발성 메모리 및 상기 제어 회로는 관통전극(TSV)을 통해 서로 전기적으로 연결될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 디램, 상기 비휘발성 메모리 및 상기 제어 회로는 각각 독립적인 반도체 칩일 수 있다.
본 발명의 하나의 실시형태에 따른 시스템은 호스트 및 하이브리드 메모리 장치를 포함한다.
하이브리드 메모리 장치는 모드 선택신호에 응답하여 상기 디램의 출력 데이터와 상기 비휘발성 메모리의 출력 데이터 중에서 하나를 선택하여 출력하며, 출력 요청을 받은 데이터가 상기 디램 내에 존재하면, 상기 디램으로부터 상기 출력 요청을 받은 데이터를 출력하고, 상기 출력 요청을 받은 데이터가 상기 디램 내에 존재하지 않으면, 상기 비휘발성 메모리로부터 상기 출력 요청을 받은 데이터를 출력하는 제어 회로를 포함한다.
본 발명의 하나의 실시예에 의하면, 상기 호스트는 커맨드, 어드레스 및 클럭신호를 상기 하이브리드 메모리 장치에 제공할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 커맨드와 상기 어드레스는 패킷(packet) 형태로 결합된 패킷 데이터일 수 있다.
본 발명의 하나의 실시형태에 따른 하이브리드 메모리 장치의 데이터 독출(read) 방법은 호스트로부터 데이터 독출 요청(read request)을 수신하는 단계, 독출 요청을 받은 데이터가 디램에 있는지 판단하는 단계, 독출 요청을 받은 데이터가 디램에 있으면, 상기 호스트로부터 수신한 어드레스에 대응하는 상기 디램의 영역으로부터 데이터를 읽는 단계, 독출 요청을 받은 데이터가 디램에 없으면, 상기 호스트로부터 수신한 어드레스에 대응하는 상기 비휘발성 메모리의 영역으로부터 데이터를 읽고, 상기 데이터를 상기 디램에 저장하지 않고 바로 외부로 출력하는 단계, 및 독출한 데이터를 상기 호스트에 전송하는 단계를 포함할 수 있다.
본 발명의 하나의 실시형태에 따른 하이브리드 메모리 장치의 데이터 기입(write) 방법은 호스트로부터 데이터 기입 요청(write request)을 수신하는 단계, 기입 요청을 받은 데이터를 저장할 공간이 디램에 있는지 판단하는 단계, 상기 기입 요청을 받은 데이터를 저장할 공간이 디램에 있으면, 상기 호스트로부터 수신한 어드레스에 대응하는 상기 디램의 영역에 데이터를 기입하는 단계, 및 상기 기입 요청을 받은 데이터를 저장할 공간이 디램에 없으면, 상기 디램 내에 있는 일부의 데이터를 상기 비휘발성 메모리로 이동시키고, 상기 호스트로부터 수신한 어드레스에 대응하는 상기 디램의 영역에 데이터를 기입하는 단계를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 하이브리드 메모리 장치의 데이터 기입 방법은 상기 디램 내에 있는 데이터 중 가장 오랫동안 사용하지 않은 데이터를 상기 비휘발성 메모리로 이동시키는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 하이브리드 메모리 장치는 디램(DRAM), 비휘발성 메모리 및 제어 회로를 포함하고, 제어 회로는 디램(DRAM)의 출력 데이터와 비휘발성 메모리의 출력 데이터 중에서 하나를 선택하여 출력한다. 또한, 제어 회로는 비휘발성 메모리의 출력 데이터를 출력하는 경우, 비휘발성 메모리의 출력 데이터를 디램에 저장하지 않고 바로 외부로 출력한다.
따라서, 본 발명의 실시예에 따른 하이브리드 메모리 장치는 데이터의 읽기와 쓰기 동작이 빠르고, 전력 소모가 적다.
도 1은 본 발명의 하나의 실시 예에 따른 하이브리드(hybrid) 메모리 장치를 포함하는 시스템을 나타내는 블록도이다.
도 2는 도 1의 시스템에 포함된 하이브리드 메모리 장치의 하나의 예를 나타내는 블록도이다.
도 3은 도 2의 하이브리드 메모리 장치에 포함된 제어 회로의 하나의 예를 나타내는 회로도이다.
도 4는 도 2의 하이브리드 메모리 장치에 포함된 제어 회로의 다른 하나의 예를 나타내는 회로도이다.
도 5는 도 1의 시스템에 포함된 하이브리드 메모리 장치의 다른 하나의 예를 나타내는 블록도이다.
도 6은 도 1의 시스템에 포함된 하이브리드 메모리 장치의 또 다른 하나의 예를 나타내는 블록도이다.
도 7은 도 1의 시스템에 포함된 하이브리드 메모리 장치의 또 다른 하나의 예를 나타내는 블록도이다.
도 8은 도 1의 시스템에 포함된 하이브리드 메모리 장치의 또 다른 하나의 예를 나타내는 블록도이다.
도 9는 본 발명의 다른 하나의 실시 예에 따른 하이브리드 메모리 장치를 포함하는 시스템을 나타내는 블록도이다.
도 10은 본 발명의 하나의 실시예에 따른 하이브리드 메모리 장치의 데이터 독출 방법을 나타내는 흐름도이다.
도 11은 본 발명의 하나의 실시예에 따른 하이브리드 메모리 장치의 데이터 기입 방법을 나타내는 흐름도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 하나의 실시 예에 따른 하이브리드(hybrid) 메모리 장치를 포함하는 시스템(100)을 나타내는 블록도이다.
도 1을 참조하면, 시스템(100)은 호스트(110) 및 하이브리드 메모리 장치(120)를 포함한다.
호스트(110)는 커맨드(CMD), 어드레스(ADDR), 데이터(DATA) 및 클럭신호(CLK)를 발생한다. 메모리 장치(120)는 호스트(110)로부터 커맨드 버스(BUS_C), 어드레스 버스(BUS_A), 데이터 버스(BUS_D) 및 클럭 버스(BUS_CLK)를 통해 커맨드(CMD), 어드레스(ADDR), 데이터(DATA) 및 클럭신호(CLK)를 각각 수신하고, 어드레스(ADDR)에 대응하는 메모리 공간에 데이터(DATA)를 기입(write)하거나 어드레스(ADDR)에 대응하는 메모리 공간으로부터 데이터를 읽어서 호스트(110)로 전송한다. 하이브리드 메모리 장치(120)는 DRAM, 비휘발성 메모리(NVM), 독출(read) 모드에서 상기 DRAM의 출력 데이터와 상기 NVM의 출력 데이터 중에서 하나를 선택하여 출력하는 제어 회로를 포함할 수 있다.
도 2는 도 1의 시스템에 포함된 하이브리드 메모리 장치(120)의 하나의 예를 나타내는 블록도이다.
도 2를 참조하면, 하이브리드 메모리 장치(120)는 제어 회로(121), DRAM(126) 및 NVM(127)를 포함할 수 있다. 제어 회로(121), DRAM(126) 및 NVM(127)는 각각 독립된 반도체 칩(chip)일 수 있으며, 하이브리드 메모리 장치(120)는 멀티 칩 패키지(Multi-Chip Package; MCP)일 수 있다. DRAM(126)은 휘발성 반도체 메모리이며, NVM은 비휘발성 반도체 메모리이다. 제어 회로(121)는 ASIC(Application Specific Integrated Circuit) 칩일 수 있다.
제어 회로는 독출(read) 모드에서, DRAM(126)의 출력 데이터(DOUT_DRAM)와 NVM(127)의 출력 데이터(DOUT_NVM) 중에서 하나를 선택하여 출력한다. NVM(127)의 출력 데이터를 출력하는 경우, NVM(127)의 출력 데이터(DOUT_NVM)를 DRAM(126)에 저장 또는 업데이트(update)하지 않고 바로 외부로 출력할 수 있다.
제어 회로(121)는 커맨드 버스(BUS_C), 어드레스 버스(BUS_A), 데이터 버스(BUS_D) 및 클럭 버스(BUS_CLK)를 통해 커맨드(CMD), 어드레스(ADDR), 데이터(DATA) 및 클럭신호(CLK)를 각각 수신하고, 수신된 커맨드(CMD), 어드레스(ADDR), 데이터(DATA) 및 클럭신호(CLK)를 DRAM(126)에 제공한다. 또한, 제어 회로(121)는 어드레스(ADDR) 및 클럭신호(CLK)를 NVM(127)에 제공하고, NVM(127)의 출력 데이터(DOUT_NVM)를 호스트(도 1의 110)에 출력하고 DRAM(126)의 저장 공간이 부족할 때 DRAM(126)에 저장되어 있던 데이터 중 일부(DIN_NVM)를 NVM(127)에 이동시킨다(write-back).
도 3은 도 2의 하이브리드 메모리 장치(120)에 포함된 제어 회로(121)의 하나의 예를 나타내는 회로도이다.
도 3을 참조하면, 제어 회로(121)는 모드 선택 회로(122) 및 멀티플렉서(123)를 포함할 수 있다.
모드 선택 회로(122)는 DRAM(126)의 출력 데이터와 NVM(127)의 출력 데이터에 기초하여 모드 선택신호(SEL_MOD)를 발생한다. 멀티플렉서(123)는 모드 선택신호((SEL_MOD)에 응답하여 DRAM(126)의 출력 데이터(DOUT_DRAM)와 NVM(127)의 출력 데이터(DOUT_NVM) 중에서 하나를 선택한다.
또한, 제어 회로(121)는 호스트(110)로부터 수신한 커맨드(CMD)를 버퍼링하여 출력하는 커맨드 버퍼(125)를 더 포함할 수 있다.
도 4는 도 2의 하이브리드 메모리 장치(120)에 포함된 제어 회로(121)의 다른 하나의 예를 나타내는 회로도이다.
도 4를 참조하면, 제어 회로(121a)는 모드 선택 회로(122), 멀티플렉서(123)및 어드레스 버퍼(124)를 포함할 수 있다.
어드레스 버퍼(124)는 어드레스 테이블(129)을 포함할 수 있으며, 호스트(110)로부터 수신한 어드레스(ADDR)에 기초하여 어드레스 테이블(129)의 값들을 결정한다. 즉, 어드레스 버퍼(124)는 데이터를 저장하거나 데이터를 출력할 DRAM(126)의 영역의 어드레스(ADD_DRAM) 및 NVM(127)의 영역의 어드레스(ADD_NVM)를 결정한다.
모드 선택 회로(122)는 어드레스 테이블의 값들(ADD_DRAM, ADD_NVM)에 기초하여 모드 선택신호(SEL_MOD)를 발생한다. 멀티플렉서(123)는 모드 선택신호(SEL_MOD)에 응답하여 DRAM(126)의 출력 데이터(DOUT_DRAM)와 NVM(127)의 출력 데이터(DOUT_NVM) 중에서 하나를 선택한다.
또한, 제어 회로(121a)는 호스트(110)로부터 수신한 커맨드(CMD)를 버퍼링하여 출력하는 커맨드 버퍼(125)를 더 포함할 수 있다.
이하, 도 1 내지 도 4를 참조하여 도 1에 도시된 하이브리드(hybrid) 메모리 장치(120)를 포함하는 시스템(100)의 동작에 대해 설명한다.
하이브리드 메모리 장치(120)는 제어 회로(121), DRAM(126) 및 NVM(127)를 포함할 수 있다.
제어 회로(121)는 독출(read) 모드에서, DRAM(126)의 출력 데이터와 NVM(127)의 출력 데이터 중에서 하나를 선택하여 출력한다. 제어 회로(121)는 NVM(127)의 출력 데이터를 출력하는 경우, NVM(127)의 출력 데이터를 DRAM(126)에 저장 또는 갱신하지 않고 바로 외부로 출력할 수 있다.
제어 회로(121)는 DRAM(126)의 출력 데이터와 NVM(127)의 출력 데이터에 기초하여 모드 선택신호(SEL_MOD)를 발생하고, 모드 선택신호(SEL_MOD)에 응답하여 DRAM(126)의 출력 데이터와 NVM(127)의 출력 데이터 중에서 하나를 선택하여 출력할 수 있다.
또한, 제어 회로(121)는 어드레스 테이블의 값들(ADD_DRAM, ADD_NVM)에 기초하여 모드 선택신호를 발생하고, 모드 선택신호(SEL_MOD)에 응답하여 DRAM(126)의 출력 데이터와 NVM(127)의 출력 데이터 중에서 하나를 선택하여 출력할 수 있다.
또한, 제어 회로(121)는 출력 요청을 받은 데이터가 DRAM(126) 내에 존재하면, DRAM(126)으로부터 상기 출력 요청을 받은 데이터를 출력하고, 상기 출력 요청을 받은 데이터가 DRAM(126) 내에 존재하지 않으면, NVM(127)로부터 출력 요청을 받은 데이터를 출력할 수 있다.
또한, 하이브리드 메모리 장치(120)는 기입(write) 모드에서, 기입 요청을 받은 데이터를 무조건 DRAM(126)에 저장할 수 있다.
또한, 하이브리드 메모리 장치(120)는 호스트(110)로부터 기입 요청을 받은 경우, DRAM(126) 내에 상기 기입 요청을 받은 데이터를 저장할 공간이 부족한 경우, DRAM(126) 내에 있는 일부의 데이터를 NVM(127)으로 이동시킨(write-back) 후에 상기 기입 요청을 받은 데이터를 DRAM(126)에 저장할 수 있다.
또한, 하이브리드 메모리 장치(120)는 DRAM(126) 내에 있는 데이터 중 가장 오랫동안 사용하지 않은 데이터를 NVM(127)으로 이동시킬 수 있다.
도 5는 도 1의 시스템에 포함된 하이브리드 메모리 장치(120)의 다른 하나의 예를 나타내는 블록도이다.
도 5를 참조하면, 하이브리드 메모리 장치(120a)는 제어 회로(121), DRAM(126) 및 PRAM(127a)를 포함할 수 있다. 제어 회로(121), DRAM(126) 및 PRAM(127a)는 각각 독립된 반도체 칩(chip)일 수 있으며, 하이브리드 메모리 장치(120a)는 멀티 칩 패키지(Multi-Chip Package; MCP)일 수 있다. DRAM(126)은 휘발성 반도체 메모리이며, PRAM(127a)는 상변화 물질을 가변 저항 소자로 사용하는 저항성 메모리 장치이다. PRAM(127a)은 일종의 비휘발성 메모리 장치이다.
도 6은 도 1의 시스템에 포함된 하이브리드 메모리 장치(120)의 또 다른 하나의 예를 나타내는 블록도이다.
도 6을 참조하면, 하이브리드 메모리 장치(120b)는 제어 회로(121), DRAM(126) 및 RRAM(127b)를 포함할 수 있다. 제어 회로(121), DRAM(126) 및 RRAM(127b)는 각각 독립된 반도체 칩(chip)일 수 있으며, 하이브리드 메모리 장치(120a)는 멀티 칩 패키지(Multi-Chip Package; MCP)일 수 있다. DRAM(126)은 휘발성 반도체 메모리이며, RRAM(127b)는 전이금속 산화물을 가변 저항 소자로 사용하는 저항성 메모리 장치이다. RRAM(127b)은 일종의 비휘발성 메모리 장치이다.
도 7은 도 1의 시스템에 포함된 하이브리드 메모리 장치(120)의 또 다른 하나의 예를 나타내는 블록도이다.
도 7을 참조하면, 하이브리드 메모리 장치(120c)는 제어 회로(121), DRAM(126) 및 플래시 메모리(127c)를 포함할 수 있다. 제어 회로(121), DRAM(126) 및 플래시 메모리(127c)는 각각 독립된 반도체 칩(chip)일 수 있으며, 하이브리드 메모리 장치(120c)는 멀티 칩 패키지(Multi-Chip Package; MCP)일 수 있다. DRAM(126)은 휘발성 반도체 메모리이며, 플래시 메모리(127c)는 플로팅 게이트를 가지며 제어 게이트에 인가되는 전압을 조절하여 문턱 전압을 변경하는 일종의 비휘발성 메모리 장치이다.
도 8은 도 1의 시스템(100)에 포함된 하이브리드 메모리 장치(120)의 또 다른 하나의 예를 나타내는 블록도이다.
도 8을 참조하면, 하이브리드 메모리 장치(130)는 제어 회로(133), DRAM(134), 비휘발성 메모리(NVM)(135) 및 기판(132)을 포함할 수 있다.
도 8의 하이브리드 메모리 장치(130)는 제어 회로(133), DRAM(134), 비휘발성 메모리(NVM)(135)가 기판(132) 위에 3차원으로 적층된 스택 메모리(stacked memory) 장치이다. 하이브리드 메모리 장치(130)를 구성하는 각 층들(반도체 칩들)은 층간 연결 유닛인 관통전극(Through Silicon Via; TSV)(131)을 통해 전기적으로 연결될 수 있다.
도 8에 도시된 바와 같이, 반도체 칩들을 3차원적으로 적층하면, 시스템에서 반도체 장치가 차지하는 면적을 줄일 수 있다.
도 9는 본 발명의 다른 하나의 실시 예에 따른 하이브리드 메모리 장치를 포함하는 시스템(200)을 나타내는 블록도이다.
도 9을 참조하면, 시스템(200)은 호스트(210) 및 하이브리드 메모리 장치(220)를 포함한다.
호스트(210)는 커맨드(CMD)와 어드레스(ADDR)가 결합된 커맨드/어드레스 패킷(C/A PACKET), 데이터(DATA) 및 클럭신호(CLK)를 발생한다. 하이브리드 메모리 장치(220)는 호스트(210)로부터 커맨드/어드레스 버스(BUS_CA) 및 데이터 버스(BUS_D)를 통해 커맨드/어드레스 패킷(C/A PACKET) 및 데이터(DATA)를 각각 수신하고, 어드레스(ADDR)에 대응하는 메모리 공간에 데이터(DATA)를 기입(write)하거나 어드레스(ADDR)에 대응하는 메모리 공간으로부터 데이터를 읽어서 호스트(110)로 전송한다. 하이브리드 메모리 장치(220) 도 2에 도시된 바와 같이 제어 회로(121), DRAM(126) 및 NVM(127)을 포함할 수 있다.
도 10은 본 발명의 하나의 실시예에 따른 메모리 장치의 데이터 독출 방법을 나타내는 흐름도이다.
도 10의 메모리 장치의 데이터 독출 방법은 다음의 동작들을 포함한다.
1) 호스트로부터 데이터 독출 요청(read request)을 수신한다(S1).
2) 독출 요청을 받은 데이터가 디램에 있는지 판단한다(S2).
3) 독출 요청을 받은 데이터가 디램에 있으면, 상기 호스트로부터 수신한 어드레스에 대응하는 상기 디램의 영역으로부터 데이터를 읽는다(S3).
4) 독출 요청을 받은 데이터가 디램에 없으면, 상기 호스트로부터 수신한 어드레스에 대응하는 상기 비휘발성 메모리의 영역으로부터 데이터를 읽는다(S4).
5) 독출한 데이터를 상기 호스트에 전송한다(S5).
상기 비휘발성 메모리의 영역으로부터 데이터를 읽는 단계는 상기 비휘발성 메모리의 출력 데이터를 상기 디램에 저장하지 않고 바로 외부로 출력하는 단계를 포함할 수 있다.
도 11은 본 발명의 하나의 실시예에 따른 메모리 장치의 데이터 기입 방법을 나타내는 흐름도이다.
도 11의 메모리 장치의 데이터 기입 방법은 다음의 동작들을 포함한다.
1) 호스트로부터 데이터 기입 요청을 수신한다(S11).
2) 기입 요청을 받은 데이터를 저장할 공간이 디램에 있는지 판단한다 (S12).
3) 상기 기입 요청을 받은 데이터를 저장할 공간이 디램에 있으면, 상기 호스트로부터 수신한 어드레스에 대응하는 상기 디램의 영역에 데이터를 기입한다 (S14).
4) 상기 기입 요청을 받은 데이터를 저장할 공간이 디램에 없으면, 상기 디램 내에 있는 일부의 데이터를 상기 비휘발성 메모리로 이동시키고, 상기 호스트로부터 수신한 어드레스에 대응하는 상기 디램의 영역에 데이터를 기입한다(S13).
상기 하이브리드 메모리 장치의 데이터 기입 방법은 상기 디램 내에 있는 데이터 중 가장 오랫동안 사용하지 않은 데이터를 상기 비휘발성 메모리로 이동시키는 단계를 포함할 수 있다.
본 발명은 멀티칩 패키지(MCP)를 사용하는 메모리 장치 및 시스템에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (23)

  1. 디램(DRAM);
    비휘발성 메모리; 및
    모드 선택신호에 응답하여 상기 디램의 출력 데이터와 상기 비휘발성 메모리의 출력 데이터 중에서 하나를 선택하여 출력하며, 출력 요청을 받은 데이터가 상기 디램 내에 존재하면, 상기 디램으로부터 상기 출력 요청을 받은 데이터를 출력하고, 상기 출력 요청을 받은 데이터가 상기 디램 내에 존재하지 않으면, 상기 비휘발성 메모리로부터 상기 출력 요청을 받은 데이터를 출력하는 제어 회로를 포함하는 하이브리드 메모리 장치.
  2. 제 1 항에 있어서, 상기 제어 회로는
    상기 비휘발성 메모리의 출력 데이터를 출력하는 경우, 상기 비휘발성 메모리의 출력 데이터를 상기 디램에 저장하지 않고 바로 외부로 출력하는 것을 특징으로 하는 하이브리드 메모리 장치.
  3. 제 1 항에 있어서, 상기 제어 회로는
    상기 디램의 출력 데이터와 상기 비휘발성 메모리의 출력 데이터에 기초하여 상기 모드 선택신호를 발생하는 것을 특징으로 하는 하이브리드 메모리 장치.
  4. 제 1 항에 있어서, 상기 제어 회로는
    어드레스 테이블의 값들에 기초하여 상기 모드 선택신호를 발생하는 것을 특징으로 하는 하이브리드 메모리 장치.
  5. 제 1 항에 있어서, 상기 하이브리드 메모리 장치는
    기입(write) 모드에서, 기입 요청을 받은 데이터를 무조건 상기 디램에 저장하는 것을 특징으로 하는 하이브리드 메모리 장치.
  6. 제 1 항에 있어서, 상기 하이브리드 메모리 장치는
    호스트로부터 기입 요청을 받은 경우, 상기 DRAM 내에 상기 기입 요청을 받은 데이터를 저장할 공간이 부족한 경우, 상기 DRAM 내에 있는 일부의 데이터를 상기 비휘발성 메모리로 이동시킨(write-back) 후에 상기 기입 요청을 받은 데이터를 상기 디램에 저장하는 것을 특징으로 하는 하이브리드 메모리 장치.
  7. 제 6 항에 있어서, 상기 하이브리드 메모리 장치는
    상기 디램 내에 있는 데이터 중 가장 오랫동안 사용하지 않은 데이터를 상기 비휘발성 메모리로 이동시키는 것을 특징으로 하는 하이브리드 메모리 장치의 데이터 기입 방법.
  8. 제 1 항에 있어서, 상기 제어 회로는
    상기 디램의 출력 데이터와 상기 비휘발성 메모리의 출력 데이터에 기초하여 상기 모드 선택신호를 발생하는 모드 선택 회로; 및
    상기 모드 선택신호에 응답하여 상기 디램의 출력 데이터와 상기 비휘발성 메모리의 출력 데이터 중에서 하나를 선택하는 멀티플렉서를 포함하는 것을 특징으로 하는 하이브리드 메모리 장치.
  9. 제 1 항에 있어서, 상기 제어 회로는
    어드레스 테이블의 값들에 기초하여 상기 모드 선택신호를 발생하는 모드 선택 회로; 및
    상기 모드 선택신호에 응답하여 상기 디램의 출력 데이터와 상기 비휘발성 메모리의 출력 데이터 중에서 하나를 선택하는 멀티플렉서를 포함하는 것을 특징으로 하는 하이브리드 메모리 장치.
  10. 제 9항에 있어서, 상기 제어 회로는
    호스트로부터 수신한 어드레스에 기초하여 상기 어드레스 테이블의 값들을 결정하는 어드레스 버퍼를 더 포함하는 것을 특징으로 하는 하이브리드 메모리 장치.
  11. 제 1항에 있어서, 상기 비휘발성 메모리는
    PRAM 또는 RRAM인 것을 특징으로 하는 하이브리드 메모리 장치.
  12. 제 1 항에 있어서, 상기 하이브리드 메모리 장치는
    멀티 칩 패키지(MCP)로 구현된 메모리 모듈인 것을 특징으로 하는 하이브리드 메모리 장치.
  13. 제 1 항에 있어서, 상기 하이브리드 메모리 장치는
    상기 디램, 상기 비휘발성 메모리 및 상기 제어 회로가 3차원적으로 적층된 스택 메모리 장치인 것을 특징으로 하는 하이브리드 메모리 장치.
  14. 제 13 항에 있어서,
    상기 디램, 상기 비휘발성 메모리 및 상기 제어 회로는 관통전극(TSV)을 통해 서로 전기적으로 연결되는 것을 특징으로 하는 하이브리드 메모리 장치.
  15. 제 13 항에 있어서,
    상기 디램, 상기 비휘발성 메모리 및 상기 제어 회로는 각각 독립적인 반도체 칩인 것을 특징으로 하는 하이브리드 메모리 장치.
  16. 호스트; 및
    모드 선택신호에 응답하여 디램의 출력 데이터와 비휘발성 메모리의 출력 데이터 중에서 하나를 선택하여 출력하며, 출력 요청을 받은 데이터가 상기 디램 내에 존재하면, 상기 디램으로부터 상기 출력 요청을 받은 데이터를 출력하고, 상기 출력 요청을 받은 데이터가 상기 디램 내에 존재하지 않으면, 상기 비휘발성 메모리로부터 상기 출력 요청을 받은 데이터를 출력하는 제어 회로를 포함하는 하이브리드 메모리 장치를 포함하는 시스템.
  17. 제 16 항에 있어서, 상기 제어 회로는
    상기 비휘발성 메모리의 출력 데이터를 출력하는 경우, 상기 비휘발성 메모리의 출력 데이터를 상기 디램에 저장하지 않고 바로 외부로 출력하는 것을 특징으로 하는 시스템.
  18. 제 16 항에 있어서,
    상기 호스트는 커맨드, 어드레스 및 클럭신호를 상기 하이브리드 메모리 장치에 제공하는 것을 특징으로 하는 시스템.
  19. 제 18 항에 있어서,
    상기 커맨드와 상기 어드레스는 패킷(packet) 형태로 결합된 패킷 데이터인 것을 특징으로 하는 시스템.
  20. 제 16 항에 있어서, 상기 하이브리드 메모리 장치는
    호스트로부터 기입 요청을 받은 경우, 상기 DRAM 내에 상기 기입 요청을 받은 데이터를 저장할 공간이 부족한 경우, 상기 DRAM 내에 있는 일부의 데이터를 상기 비휘발성 메모리로 이동시킨(write-back) 후에 상기 기입 요청을 받은 데이터를 상기 디램에 저장하는 것을 특징으로 하는 시스템.
  21. 호스트로부터 데이터 독출 요청(read request)을 수신하는 단계;
    독출 요청을 받은 데이터가 디램에 있는지 판단하는 단계;
    독출 요청을 받은 데이터가 디램에 있으면, 상기 호스트로부터 수신한 어드레스에 대응하는 상기 디램의 영역으로부터 데이터를 읽는 단계;
    독출 요청을 받은 데이터가 디램에 없으면, 상기 호스트로부터 수신한 어드레스에 대응하는 상기 비휘발성 메모리의 영역으로부터 데이터를 읽고, 상기 데이터를 상기 디램에 저장하지 않고 바로 외부로 출력하는 단계; 및
    독출한 데이터를 상기 호스트에 전송하는 단계를 포함하는 하이브리드 메모리 장치의 데이터 독출 방법.
  22. 호스트로부터 데이터 기입 요청(write request)을 수신하는 단계;
    기입 요청을 받은 데이터를 저장할 공간이 디램에 있는지 판단하는 단계;
    상기 기입 요청을 받은 데이터를 저장할 공간이 디램에 있으면, 상기 호스트로부터 수신한 어드레스에 대응하는 상기 디램의 영역에 데이터를 기입하는 단계; 및
    상기 기입 요청을 받은 데이터를 저장할 공간이 디램에 없으면, 상기 디램 내에 있는 일부의 데이터를 상기 비휘발성 메모리로 이동시키고, 상기 호스트로부터 수신한 어드레스에 대응하는 상기 디램의 영역에 데이터를 기입하는 단계를 포함하는 하이브리드 메모리 장치의 데이터 기입 방법.
  23. 제 22 항에 있어서, 상기 하이브리드 메모리 장치의 데이터 기입 방법은
    상기 디램 내에 있는 데이터 중 가장 오랫동안 사용하지 않은 데이터를 상기 비휘발성 메모리로 이동시키는 단계를 포함하는 것을 특징으로 하는 하이브리드 메모리 장치의 데이터 기입 방법.
KR1020110097186A 2011-09-26 2011-09-26 하이브리드 메모리 장치, 이를 포함하는 시스템, 및 하이브리드 메모리장치의 데이터 기입 및 독출 방법 KR20130033230A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110097186A KR20130033230A (ko) 2011-09-26 2011-09-26 하이브리드 메모리 장치, 이를 포함하는 시스템, 및 하이브리드 메모리장치의 데이터 기입 및 독출 방법
US13/616,398 US8824221B2 (en) 2011-09-26 2012-09-14 Hybrid memory device, system including the same, and method of reading and writing data in the hybrid memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110097186A KR20130033230A (ko) 2011-09-26 2011-09-26 하이브리드 메모리 장치, 이를 포함하는 시스템, 및 하이브리드 메모리장치의 데이터 기입 및 독출 방법

Publications (1)

Publication Number Publication Date
KR20130033230A true KR20130033230A (ko) 2013-04-03

Family

ID=47911140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097186A KR20130033230A (ko) 2011-09-26 2011-09-26 하이브리드 메모리 장치, 이를 포함하는 시스템, 및 하이브리드 메모리장치의 데이터 기입 및 독출 방법

Country Status (2)

Country Link
US (1) US8824221B2 (ko)
KR (1) KR20130033230A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022235879A1 (en) * 2021-05-06 2022-11-10 Advanced Micro Devices, Inc. Hybrid library latch array
US11610627B2 (en) 2021-05-06 2023-03-21 Advanced Micro Devices, Inc. Write masked latch bit cell
US12009025B2 (en) 2021-06-25 2024-06-11 Advanced Micro Devices, Inc. Weak precharge before write dual-rail SRAM write optimization

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3020047A1 (en) * 2013-07-09 2016-05-18 Hewlett Packard Enterprise Development LP Write flow control for memory modules that include or interface with non-compliant memory technologies
JP5901698B2 (ja) * 2014-06-17 2016-04-13 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ メモリ管理方法
US9761310B2 (en) * 2014-09-06 2017-09-12 NEO Semiconductor, Inc. Method and apparatus for storing information using a memory able to perform both NVM and DRAM functions
KR102169634B1 (ko) 2014-09-30 2020-10-23 삼성전자주식회사 비휘발성 메모리 소자
US10446608B2 (en) 2014-09-30 2019-10-15 Nxp Usa, Inc. Non-volatile random access memory (NVRAM)
US9851902B2 (en) 2014-10-09 2017-12-26 Memobit Technologies Ab Searching memory for a search key
CN104834482A (zh) * 2015-04-30 2015-08-12 上海新储集成电路有限公司 一种混合缓存器
US9607663B2 (en) 2015-08-11 2017-03-28 Nxp Usa, Inc. Non-volatile dynamic random access memory (NVDRAM) with programming line
US20170068304A1 (en) * 2015-09-09 2017-03-09 Mediatek Inc. Low-power memory-access method and associated apparatus
US9460791B1 (en) * 2015-12-08 2016-10-04 Inphi Corporation Data clock synchronization in hybrid memory modules
US9847105B2 (en) 2016-02-01 2017-12-19 Samsung Electric Co., Ltd. Memory package, memory module including the same, and operation method of memory package
CN107039059B (zh) * 2016-02-01 2022-05-10 三星电子株式会社 存储器封装，包括其的存储器模块及存储器封装操作方法
US10373658B2 (en) * 2017-06-30 2019-08-06 SK Hynix Inc. Semiconductor modules
WO2020076718A1 (en) * 2018-10-12 2020-04-16 Rambus Inc. Command buffer chip with dual configurations
US10860491B2 (en) * 2019-05-03 2020-12-08 Mediate Inc. Cache management method using object-oriented manner and associated microcontroller
US11205680B2 (en) 2019-09-03 2021-12-21 Nxp Usa, Inc. Non-volatile random access memory (NVRAM)
US20200327041A1 (en) * 2020-06-25 2020-10-15 Gilad Shayevitz Closed chassis debugging through tunneling
US11664057B2 (en) 2020-07-14 2023-05-30 Micron Technology, Inc. Multiplexed memory device interface and method
EP4002471A1 (en) * 2020-11-12 2022-05-25 Commissariat à l'Energie Atomique et aux Energies Alternatives Hybrid resistive memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1408406B1 (en) 2002-10-09 2007-03-14 Matsushita Electric Industrial Co., Ltd. Arithmetic unit with reduced startup time and method of loading data
JP4334312B2 (ja) 2002-10-09 2009-09-30 パナソニック株式会社 起動時間短縮演算装置およびデータロード方法
JP2007034431A (ja) 2005-07-22 2007-02-08 Fuji Xerox Co Ltd メモリ制御装置
KR100699893B1 (ko) 2006-01-23 2007-03-28 삼성전자주식회사 하이브리드 디스크 드라이브 및 하이브리드 디스크드라이브의 데이터 제어방법
WO2008131058A2 (en) * 2007-04-17 2008-10-30 Rambus Inc. Hybrid volatile and non-volatile memory device
JP2010176305A (ja) 2009-01-28 2010-08-12 Toshiba Corp 情報処理装置およびデータ記憶装置
JP5399094B2 (ja) 2009-02-25 2014-01-29 株式会社日立情報通信エンジニアリング 補助記憶装置用フィルタドライバ手段を備えた電子計算機、補助記憶装置用フィルタドライバプログラム、及び、補助記憶装置用フィルタドライバプログラムの記録媒体
KR20100133710A (ko) 2009-06-12 2010-12-22 삼성전자주식회사 메모리 시스템 및 그것의 코드 데이터 로딩 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022235879A1 (en) * 2021-05-06 2022-11-10 Advanced Micro Devices, Inc. Hybrid library latch array
US11527270B2 (en) 2021-05-06 2022-12-13 Advanced Micro Devices, Inc. Hybrid library latch array
US11610627B2 (en) 2021-05-06 2023-03-21 Advanced Micro Devices, Inc. Write masked latch bit cell
US11715514B2 (en) 2021-05-06 2023-08-01 Advanced Micro Devices, Inc. Latch bit cells
US12009025B2 (en) 2021-06-25 2024-06-11 Advanced Micro Devices, Inc. Weak precharge before write dual-rail SRAM write optimization

Also Published As

Publication number Publication date
US20130077382A1 (en) 2013-03-28
US8824221B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
KR20130033230A (ko) 하이브리드 메모리 장치, 이를 포함하는 시스템, 및 하이브리드 메모리장치의 데이터 기입 및 독출 방법
KR102084553B1 (ko) 메모리 시스템
USRE49783E1 (en) Nonvolatile semiconductor memory device and memory system having termination circuit with variable resistor
US11500770B2 (en) Memory device controlling including reading from a first memory and writing to a second memory based on timing and control signals
US8174115B2 (en) Multi-chip package memory device
KR20120079682A (ko) 디램 캐시를 포함하는 메모리 장치 및 이를 포함하는 시스템
KR101529291B1 (ko) 플래시 메모리 장치 및 그것을 포함한 플래시 메모리시스템
US7818527B2 (en) Wrapper circuit and method for interfacing between non-muxed type memory controller and muxed type memory
US10838662B2 (en) Memory system and method of operating the same
KR20130032772A (ko) 하이브리드 메모리 장치, 이를 포함하는 컴퓨터 시스템, 및 하이브리드 메모리장치의 데이터 기입 및 독출 방법
US9396766B2 (en) Semiconductor device having memory chip stacks with TSV
US9093138B2 (en) Non-volatile semiconductor memory device
US10082961B2 (en) Memory system having multiple host channel and performing a cache operation and method of operating the same
JP2007310680A (ja) 不揮発性記憶装置およびそのデータ転送方法
JP6856691B2 (ja) 不揮発性半導体記憶装置及びメモリシステム
US11049542B2 (en) Semiconductor device with multiple chips and weak cell address storage circuit
US20190130949A1 (en) Semiconductor memory apparatus and semiconductor system including the same
US9128511B2 (en) Semiconductor device and operation method thereof
CN109478162B (zh) 半导体存储装置
KR20170075202A (ko) 전자 장치
KR20230077594A (ko) 메모리 시스템
KR20130130621A (ko) 반도체 장치, 이를 제조하는 방법, 및 이를 포함하는 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application