KR101756333B1 - A light emitting device and a light emitting device package - Google Patents

A light emitting device and a light emitting device package Download PDF

Info

Publication number
KR101756333B1
KR101756333B1 KR1020100099214A KR20100099214A KR101756333B1 KR 101756333 B1 KR101756333 B1 KR 101756333B1 KR 1020100099214 A KR1020100099214 A KR 1020100099214A KR 20100099214 A KR20100099214 A KR 20100099214A KR 101756333 B1 KR101756333 B1 KR 101756333B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
conductive
type semiconductor
electrode
Prior art date
Application number
KR1020100099214A
Other languages
Korean (ko)
Other versions
KR20120037636A (en
Inventor
임우식
정영규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100099214A priority Critical patent/KR101756333B1/en
Publication of KR20120037636A publication Critical patent/KR20120037636A/en
Application granted granted Critical
Publication of KR101756333B1 publication Critical patent/KR101756333B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

발광 소자는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제1 도전형 반도체층 상의 제1 전극, 상기 제2 도전형 반도체층과 접하는 제2 전극층, 상기 제2 전극층과 상기 제2 도전형 반도체층 사이에 배치되는 전류 차단층을 포함하며, 상기 제2 전극층은 상기 전류 차단층을 관통하여 상기 제2 도전형 반도체층과 접촉한다.The light emitting device includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, a first electrode on the first conductive semiconductor layer, a second electrode layer in contact with the second conductive semiconductor layer, And a current blocking layer disposed between the second electrode layer and the second conductivity type semiconductor layer, and the second electrode layer penetrates the current blocking layer to contact the second conductivity type semiconductor layer.

Description

발광 소자 및 발광 소자 패키지{A light emitting device and a light emitting device package}[0001] The present invention relates to a light emitting device and a light emitting device package,

본 발명은 발광 소자 및 발광 소자 패키지에 관한 것이다.The present invention relates to a light emitting device and a light emitting device package.

일반적으로, 발광 다이오드(Light Emitting Diode : 이하, 'LED'라 칭함)는 전자와 홀의 재결합이라는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는데 사용되는 반도체 소자이다.2. Description of the Related Art Generally, a light emitting diode (LED) converts an electric signal into an infrared ray, a visible ray, or a light by using a compound semiconductor characteristic of recombination of electrons and holes. Semiconductor device.

일반적으로 LED는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화기기, 광통신 등에 사용되며, 그 종류는 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나누어진다.In general, LEDs are used for home appliances, remote controls, display boards, displays, various automation devices, and optical communication. The types of LEDs are divided into IRED (Infrared Emitting Diode) and VLED (Visible Light Emitting Diode).

LED에 있어서, 발광되는 광의 주파수(혹은 파장)는 반도체 재료의 밴드 갭(band gap)에 관한 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생되고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생된다. 따라서, 발광하고자 하는 빛의 종류에 따라서 소자의 반도체 재료가 선택된다.In the LED, the frequency (or wavelength) of the emitted light is a function of the band gap of the semiconductor material. When a semiconductor material having a small band gap is used, photons of low energy and long wavelength are generated, When a semiconductor material having a bandgap is used, short wavelength photons are generated. Therefore, the semiconductor material of the device is selected depending on the type of light to be emitted.

실시예는 공정 수율 및 신뢰성을 향상시킬 수 있는 발광 소자 및 발광 소자 패키지, 및 조명 시스템을 제공한다.Embodiments provide a light emitting device, a light emitting device package, and an illumination system capable of improving process yield and reliability.

실시예는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 제1 도전형 반도체층 상의 제1 전극, 상기 제2 도전형 반도체층과 접하는 제2 전극층, 상기 제2 전극층과 상기 제2 도전형 반도체층 사이에 배치되는 전류 차단층을 포함하며, 상기 제2 전극층은 상기 전류 차단층을 관통하여 상기 제2 도전형 반도체층과 접촉한다. 상기 전류 차단층을 관통하여 상기 제2 도전형 반도체층과 접촉하는 부분은 상기 제2 도전형 반도체층과 쇼트키 접촉(Schottky contact)한다. 상기 전류 차단층은 상기 제2 도전형 반도체층의 일부를 노출하는 적어도 하나의 제1 개구부를 가지며, 상기 제2 전극층은 상기 제1 개구부를 통하여 상기 제2 도전형 반도체층과 접촉할 수 있다. The present invention provides a light emitting structure including a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, a first electrode on the first conductive semiconductor layer, a second electrode layer in contact with the second conductive semiconductor layer, And a current blocking layer disposed between the second electrode layer and the second conductivity type semiconductor layer, and the second electrode layer penetrates the current blocking layer to contact the second conductivity type semiconductor layer. A portion of the current blocking layer that is in contact with the second conductivity type semiconductor layer is Schottky contact with the second conductivity type semiconductor layer. The current blocking layer may have at least one first opening exposing a portion of the second conductivity type semiconductor layer, and the second electrode layer may contact the second conductivity type semiconductor layer through the first opening.

상기 발광 소자는 기판을 더 포함하며, 상기 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층은 상기 기판 상에 순차로 적층될 수 있다. 상기 발광 소자는 상기 제1 개구부를 노출하는 제2 개구부를 갖는 상기 제2 도전형 반도체층 상의 전도층을 더 포함하며, 상기 제2 전극층은 상기 전도층 상에 배치되며, 상기 제1 개구부 및 제2 개구부에 충진되어 상기 제2 도전형 반도체층과 접촉할 수 있다. 상기 전류 차단층은 SiO2, SiNx, TiO2, Ta2O3, SiON, SiCN 중 적어도 어느 하나로 형성되는 절연층일 수 있다. 상기 적어도 하나의 개구부는 세 개 이상의 선분으로 둘러싸인 평면 도형, 원형 또는 나이테 형상일 수 있다.The light emitting device may further include a substrate, and the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer may be sequentially stacked on the substrate. The light emitting device further includes a conductive layer on the second conductive type semiconductor layer having a second opening exposing the first opening, the second electrode layer is disposed on the conductive layer, and the first opening and the 2 openings to be in contact with the second conductivity type semiconductor layer. The current blocking layer may be an insulating layer formed of at least one of SiO2, SiNx, TiO2, Ta2O3, SiON, and SiCN. The at least one opening may be a planar shape, a circle, or a ring shape surrounded by three or more line segments.

또는 상기 발광 소자는 상기 제2 전극층 상에 상기 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 순차로 적층될 수 있다. 상기 제2 전극층은 지지 기판, 상기 지지 기판 상의 반사층, 상기 반사층과 상기 제2 도전형 반도체층 사이의 오믹 접촉층, 및 상기 전류 차단층과 상기 오믹 접촉층 사이에 배치되며, 상기 전류 차단층을 관통하여 상기 제2 도전형 반도체층과 쇼트키 접촉하는 쇼트키 접촉층을 포함할 수 있다.Alternatively, the second conductivity type semiconductor layer, the active layer, and the first conductivity type semiconductor layer may be sequentially stacked on the second electrode layer. Wherein the second electrode layer includes a support substrate, a reflection layer on the support substrate, an ohmic contact layer between the reflection layer and the second conductivity type semiconductor layer, and a current blocking layer between the current blocking layer and the ohmic contact layer, And a Schottky contact layer passing through and in Schottky contact with the second conductivity type semiconductor layer.

또는 제8항에 있어서, 상기 제2 전극층은 지지 기판, 상기 지지 기판 상의 반사층, 및 상기 반사층과 상기 제2 도전형 반도체층 사이의 오믹 접촉층을 포함하며, 상기 반사층은 상기 오믹 접촉층 및 상기 전류 차단층을 관통하여 상기 제2 도전형 반도체층과 접촉하여 상기 제2 도전형 반도체층과 쇼트키 접촉하는 쇼트키 접촉부를 가질 수 있다.The semiconductor light emitting device according to claim 8, wherein the second electrode layer comprises a support substrate, a reflection layer on the support substrate, and an ohmic contact layer between the reflection layer and the second conductivity type semiconductor layer, And a Schottky contact portion which is in contact with the second conductivity type semiconductor layer through Schottky contact with the second conductivity type semiconductor layer through the current blocking layer.

또는 상기 제2 전극층은 지지 기판, 상기 지지 기판의 금속 이온 확산을 방지하는 상기 지지 기판 상의 확산 방지층, 상기 확산 방지층 상의 반사층, 및 상기 반사층과 상기 제2 도전형 반도체층 사이의 오믹 접촉층을 포함하며, 상기 확산 방지층은 상기 반사층, 상기 오믹 접촉층 및 상기 전류 차단층을 관통하여 상기 제2 도전형 반도체층과 접촉하여 상기 제2 도전형 반도체층과 쇼트키 접촉하는 쇼트키 접촉부를 가질 수 있다.Or the second electrode layer includes a support substrate, a diffusion prevention layer on the support substrate for preventing metal ion diffusion of the support substrate, a reflection layer on the diffusion prevention layer, and an ohmic contact layer between the reflection layer and the second conductivity type semiconductor layer And the diffusion preventing layer may have a Schottky contact portion which is in contact with the second conductivity type semiconductor layer through Schottky contact with the second conductivity type semiconductor layer through the reflection layer, the ohmic contact layer, and the current blocking layer .

또는 상기 제2 전극층은 지지 기판, 상기 지지 기판의 금속 이온 확산을 방지하는 상기 지지 기판 상의 확산 방지층, 상기 확산 방지층 상의 반사층, 및 상기 반사층과 상기 제2 도전형 반도체층 사이의 오믹 접촉층을 포함하며, 상기 오믹 접촉층은 상기 전류 차단층을 관통하여 상기 제2 도전형 반도체층과 쇼트키 접촉하는 쇼트키 접촉부를 가지며, 상기 쇼트키 접촉부를 제외한 부분은 상기 제2 도전형 반도체층과 오믹 접촉할 수 있다.Or the second electrode layer includes a support substrate, a diffusion prevention layer on the support substrate for preventing metal ion diffusion of the support substrate, a reflection layer on the diffusion prevention layer, and an ohmic contact layer between the reflection layer and the second conductivity type semiconductor layer Wherein the ohmic contact layer has a Schottky contact portion passing through the current blocking layer and in Schottky contact with the second conductivity type semiconductor layer, and a portion except for the Schottky contact portion is in ohmic contact with the second conductivity type semiconductor layer can do.

실시예는 공정 수율 및 신뢰성을 향상시킬 수 있다.Embodiments can improve process yield and reliability.

도 1은 실시예에 따른 발광 소자를 나타낸다.
도 2는 다른 실시예에 따른 발광 소자를 나타낸다.
도 3은 다른 실시예에 따른 발광 소자를 나타낸다.
도 4는 다른 실시예에 따른 발광 소자를 나타낸다.
도 5는 다른 실시예에 따른 발광 소자를 나타낸다.
도 6는 실시예에 따른 발광 소자 패키지를 나타낸다.
도 7은 다른 실시예에 따른 발광 소자 패키지를 나타낸다.
도 8a 내지 도 8f는 실시예에 따른 전류 차단층 패턴을 나타낸다.
도 9a 내지 도 9b는 다른 실시예에 따른 전류 차단층 패턴을 나타낸다.1 shows a light emitting device according to an embodiment.
2 shows a light emitting device according to another embodiment.
3 shows a light emitting device according to another embodiment.
4 shows a light emitting device according to another embodiment.
5 shows a light emitting device according to another embodiment.
6 shows a light emitting device package according to an embodiment.
7 shows a light emitting device package according to another embodiment.
8A to 8F show the current blocking layer pattern according to the embodiment.
9A to 9B show a current blocking layer pattern according to another embodiment.

이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 및 발광 소자 패키지에 대하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings. Hereinafter, a light emitting device and a light emitting device package according to embodiments will be described with reference to the accompanying drawings.

도 1은 실시예에 따른 발광 소자를 나타낸다. 도 1을 참조하면, 발광 소자는 기판(110), 발광 구조물(120), 전류 차단층(130), 전도층(135), 제1 전극(150), 및 제2 전극(160)을 포함한다. 1 shows a light emitting device according to an embodiment. 1, the light emitting device includes a substrate 110, a light emitting structure 120, a current blocking layer 130, a conductive layer 135, a first electrode 150, and a second electrode 160 .

기판(110)은 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, InAlGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.The substrate 110 may be a template substrate on which at least one of a sapphire substrate, a silicon substrate, a zinc oxide (ZnO) substrate, and a nitride semiconductor substrate or at least one of GaN, InGaN, AlGaN, and InAlGaN is stacked. have.

발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)을 포함한다. 예컨대, 발광 구조물(120)은 기판(110) 상에 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 순차로 적층될 수 있다. 이때 기판(110)과 제1 도전형 반도체층(122) 사이에 도핑되지 않은 반도체층(미도시, 예컨대, undoped GaN))이 개재될 수 있다. 제1 도전형은 n형이고, 제2 도전형은 p형일 수 있다.The light emitting structure 120 includes a first conductive semiconductor layer 122, an active layer 124, and a second conductive semiconductor layer 126. For example, the light emitting structure 120 may include a first conductive semiconductor layer 122, an active layer 124, and a second conductive semiconductor layer 126 sequentially stacked on a substrate 110. At this time, an undoped semiconductor layer (not shown, for example, undoped GaN) may be interposed between the substrate 110 and the first conductivity type semiconductor layer 122. The first conductivity type may be n-type and the second conductivity type may be p-type.

제1 도전형 반도체층(122)은 질화물계 반도체층일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.The first conductive semiconductor layer 122 may be a nitride semiconductor layer. For example, the first conductive semiconductor layer 122 may be selected from among InAlGaN, GaN, AlGaN, InGaN, AlN, and InN, and may be doped with an n-type dopant such as Si, Ge, or Sn.

활성층(124)은 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 예컨대, 활성층(124)은 GaN 또는 InGaN 등의 GaN계 물질로 이루어진 단일 또는 다중 양자 우물 구조일 수 있다.The active layer 124 may be formed in a single or multiple quantum well structure. For example, the active layer 124 may be a single or multiple quantum well structure made of a GaN-based material such as GaN or InGaN.

예컨대, 활성층(124)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하며, 양자선(Quantum wire) 구조, 양자점(Quantum dot) 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well) 중 적어도 하나의 구조를 포함하는 형태일 수 있다.For example, the active layer 124 includes a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1) A structure including at least one of a quantum wire structure, a quantum dot structure, a single quantum well structure or a multi quantum well (MQW) structure.

제2 도전형 반도체층(126)은 질화물계 반도체층일 수 있다. 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, p형 도펀트(예: Mg, Zn,Ca,Sr,Ba 등)가 도핑될 수 있다.The second conductivity type semiconductor layer 126 may be a nitride-based semiconductor layer. For example, it may be selected from InAlGaN, GaN, AlGaN, InGaN, AlN and InN, and may be doped with a p-type dopant such as Mg, Zn, Ca, Sr, Ba and the like.

발광 구조물(120)는 제1 도전형 반도체층(122)의 일부를 노출하도록 다층 구조체의 일 측의 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)이 식각된 구조이다. 이때 제1 도전형 반도체층(122)의 일부를 노출하는 식각을 메사 식각(mesa etching)이라 하며, 메사 식각에 의하여 노출되는 제1 도전형 반도체층(122)의 일부 영역을 제1 식각 영역(180)이라 하며, 제1 식각 영역(180)은 활성층(124)보다 낮다.The light emitting structure 120 may include a second conductive semiconductor layer 126, an active layer 124, and a first conductive semiconductor layer 122 on one side of the multilayer structure to expose a portion of the first conductive semiconductor layer 122, Is an etched structure. At this time, the etching for exposing a part of the first conductive type semiconductor layer 122 is referred to as mesa etching, and a part of the first conductive type semiconductor layer 122 exposed by the mesa etching is referred to as a first etching region 180), and the first etching region 180 is lower than the active layer 124.

전류 차단층(130)은 제2 도전형 반도체층(126) 상에 형성된다. 전류 차단층(130)은 활성층(124)의 어느 한 부위로 전류가 집중되는 것을 방지하고, 전류가 발광 구조물(120)의 각 영역으로 넓게 퍼져 흐르도록 한다. 이로써 발광 소자가 안정적인 동작 전압으로 구동 가능하며 발광 소자의 광도가 향상될 수 있다.The current blocking layer 130 is formed on the second conductivity type semiconductor layer 126. The current blocking layer 130 prevents a current from concentrating on one portion of the active layer 124 and allows the current to spread widely to each region of the light emitting structure 120. As a result, the light emitting element can be driven with a stable operation voltage and the luminous intensity of the light emitting element can be improved.

전류 차단층(130)은 활성층(124)의 어느 한 부위로 전류가 집중되는 것을 방지하기 위하여 제2 도전형 반도체층(126)의 일부 영역 상에 형성될 수 있다.The current blocking layer 130 may be formed on a portion of the second conductive semiconductor layer 126 to prevent current from concentrating on a portion of the active layer 124.

전류 차단층(130)은 전류 차단을 위하여 산화막(oxide layer)와 같은 절연 물질로 형성될 수 있다. 예컨대, 전류 차단층(130)은 SiO2, SiNx, TiO2, Ta2O3, SiON, SiCN 중 적어도 어느 하나로 형성될 수 있다.The current blocking layer 130 may be formed of an insulating material such as an oxide layer for current blocking. For example, the current blocking layer 130 may be formed of at least one of SiO2, SiNx, TiO2, Ta2O3, SiON, and SiCN.

전류 차단층(130)은 추후에 설명할 제2 전극(160)과 일부 오버랩될 수 있다. 즉 제2 전극(160)에 대응하는 제2 도전형 반도체층(126) 상에 형성될 수 있다. 전류 차단층(130)은 제2 도전형 반도체층(126)을 노출시키는 적어도 하나의 제1 개구부(140)를 갖는다. 이때 제2 도전형 반도체층(126)을 노출시키는 적어도 하나의 제1 개구부(140)를 갖는 전류 차단층(130)을 "전류 차단층 패턴"이라 한다.The current blocking layer 130 may partially overlap the second electrode 160 to be described later. That is, on the second conductivity type semiconductor layer 126 corresponding to the second electrode 160. The current blocking layer 130 has at least one first opening 140 exposing the second conductivity type semiconductor layer 126. The current blocking layer 130 having at least one first opening 140 for exposing the second conductive semiconductor layer 126 is referred to as a "current blocking layer pattern ".

도 8a 내지 도 8f는 실시예에 따른 전류 차단층 패턴을 나타낸다. 도 8a 내지 도 8f는 발광 구조물(720) 상에 형성되는 다양한 형태의 전류 차단층 패턴(710)을 나타낸다. 8A to 8F show the current blocking layer pattern according to the embodiment. 8A to 8F show various types of current blocking layer patterns 710 formed on the light emitting structure 720. FIG.

전류 차단층 패턴(710) 중에서 제2 전극(160)의 패드(PAD) 부분(A)에 대응하는 전류 차단층 패턴 부분(A, 이하 "패드 대응 영역"이라 한다)은 발광 구조물(720), 예컨대, 제2 도전형 반도체층을 노출시키는 적어도 하나의 개구부가 형성될 수 있다.The current blocking layer pattern portion A (hereinafter, referred to as "pad corresponding region") corresponding to the pad (PAD) portion A of the second electrode 160 among the current blocking layer patterns 710 is formed by the light emitting structure 720, For example, at least one opening for exposing the second conductivity type semiconductor layer may be formed.

도 8a, 도 8c, 및 도 8f를 참조하면, 패드 대응 영역(A)에 형성되는 제2 도전형 반도체층(126)을 노출하는 적어도 하나의 개구부는 사각형 형태일 수 있다. 또한 도 8b, 도 8d, 도 8e를 참조하면, 패드 대응 영역(A)에 형성되는 제2 도전형 반도체층(126)을 노출하는 적어도 하나의 개구부는 나이테 형태일 수 있다. 이때 나이테를 이루는 개구부들은 서로 대칭적으로 분할될 수 있다. 8A, 8C, and 8F, at least one opening exposing the second conductive semiconductor layer 126 formed in the pad-corresponding region A may be in a rectangular shape. 8B, 8D, and 8E, at least one opening exposing the second conductive semiconductor layer 126 formed in the pad-corresponding region A may be in the form of a ring. At this time, the openings constituting the ring can be divided symmetrically with respect to each other.

제2 전극(160)의 패드(PAD) 부분(A)에 대응하는 전류 차단층 패턴 부분(A)을 제외한 부분에는 서로 이격하는 사각형 형태의 개구부들(712)이 형성될 수 있으며, 개구부들(712)의 형태는 사각형에 한정되는 것은 아니며 다양한 형태로 구현될 수 있다.Rectangular opening portions 712 may be formed at portions except for the current blocking layer pattern portion A corresponding to the pad portion A of the second electrode 160, 712 are not limited to a rectangle but may be implemented in various forms.

도 9a 내지 도 9b는 다른 실시예에 따른 전류 차단층 패턴을 나타낸다. 도 9a 내지 도 9b를 참조하면, 패드 대응 영역(A)에 형성되는 적어도 하나의 개구부는 원형일 수 있다. 또한 제2 전극(160)의 패드(PAD) 부분(A)에 대응하는 전류 차단층 패턴 부분(A)을 제외한 부분에는 서로 이격하는 원형의 개구부들(812)이 형성될 수 있으며, 개구부들(812)의 형태는 원형에 한정되는 것은 아니며 다양한 형태로 구현될 수 있다.9A to 9B show a current blocking layer pattern according to another embodiment. 9A to 9B, at least one opening formed in the pad-corresponding region A may be circular. In addition, circular opening portions 812 spaced apart from each other may be formed in portions except the current blocking layer pattern portion A corresponding to the pad (PAD) portion A of the second electrode 160, 812 are not limited to a circular shape but may be embodied in various forms.

전도층(135)은 제2 도전형 반도체층(126) 표면에 형성된다. 전도층(135)은 전류 차단층 패턴(130)을 노출시키는 제2 개구부(145)를 갖는다. 제2 개구부(145)는 전류 차단층 패턴(130)의 적어도 하나의 제1 개구부(140)를 노출시킨다.The conductive layer 135 is formed on the surface of the second conductive type semiconductor layer 126. The conductive layer 135 has a second opening 145 for exposing the current blocking layer pattern 130. The second opening 145 exposes at least one first opening 140 of the current blocking layer pattern 130.

전도층(135)은 메사 식각에 의하여 식각되지 않은 제2 도전형 반도체층(126) 표면에 형성될 수 있다. 전도층(135)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 도전형 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.The conductive layer 135 may be formed on the surface of the second conductive type semiconductor layer 126 that is not etched by the mesa etching. The conductive layer 135 not only reduces the total reflection but also increases light extraction efficiency of the light emitted from the active layer 124 to the second conductivity type semiconductor layer 126 because of its good translucency.

전도층(135)은 투명 전도성 산화물층일 수 있다. 예컨대, 전도층(135)은 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 중 적어도 어느 하나의 물질로 이루어질 수 있다.Conductive layer 135 may be a transparent conductive oxide layer. For example, the conductive layer 135 may be made of at least one of ITO (Indium Tin Oxide), TO (Tin Oxide), IZO (Indium Zinc Oxide), ITZO (Indium Tin Zinc Oxide) have.

제1 전극(150)은 제1 도전형 반도체층(122)의 제1 식각 영역(180)에 형성된다. 제2 전극(160)은 전류 차단층 패턴(130) 상에 형성된다. 제2 전극(160)은 전류 차단층 패턴(130)과 일부 오버랩될 수 있다. 또한 제2 전극(160)은 제2 개구부(145)와 이웃하는 전도층(135) 표면에도 형성될 수 있다.The first electrode 150 is formed in the first etching region 180 of the first conductive type semiconductor layer 122. The second electrode 160 is formed on the current blocking layer pattern 130. The second electrode 160 may partially overlap the current blocking layer pattern 130. The second electrode 160 may also be formed on the surface of the conductive layer 135 adjacent to the second opening 145.

제1 전극(150) 및 제2 전극(160)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au) 중 적어도 어느 하나로 형성될 수 있다.The first electrode 150 and the second electrode 160 may be formed of at least one of titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt) have.

제2 전극(160)은 전도층(135)의 제2 개구부(145) 및 전류 차단층 패턴(130)의 제1 개구부(140)를 통하여 제2 도전형 반도체층(126)과 직접 접촉한다. 제2 전극(160)은 제2 도전형 반도체층(126)과 직접 접촉하도록 전도층(135)의 제2 개구부(145) 및 전류 차단층 패턴(130)의 제1 개구부(140)를 충진(gap-fill)하도록 형성될 수 있다.The second electrode 160 directly contacts the second conductive semiconductor layer 126 through the second opening 145 of the conductive layer 135 and the first opening 140 of the current blocking layer pattern 130. The second electrode 160 may fill the second opening 145 of the conductive layer 135 and the first opening 140 of the current blocking layer pattern 130 so as to be in direct contact with the second conductive semiconductor layer 126 gap-fill).

이때 제2 도전형 반도층(126)과 직접 접촉하는 제2 전극(160) 부분은 제2 도전형 반도체층(126)과 쇼트키 접촉(Schottky contact)한다.At this time, the portion of the second electrode 160, which is in direct contact with the second conductivity type semiconductor layer 126, undergoes Schottky contact with the second conductivity type semiconductor layer 126.

제2 도전형 반도층(126)과 쇼트키 접촉하는 제2 전극(160) 부분으로는 전류는 차단되기 때문에 전류 분산을 위한 전류 차단층(130)의 기능은 영향을 받지 않는다.The function of the current blocking layer 130 for current dispersion is not affected because the current is cut off at the portion of the second electrode 160 which is in schottky contact with the second conductivity type semiconducting layer 126.

일반적으로 전극이 전류 차단층 및 전도층하고만 직접 접촉하는 수평형 발광 소자에서는 전류 차단층과 전극 사이 그리고 전도층과 전극 사이의 접착력이 좋지 않기 때문에 전극의 리프트 오프(lift off)가 발생되어 공정 수율 및 발광 소자의 신뢰성이 악화될 수 있다.Generally, in the horizontal type light emitting device in which the electrode is in direct contact only with the current blocking layer and the conductive layer, since the adhesive force between the current blocking layer and the electrode and between the conductive layer and the electrode is poor, lift off of the electrode occurs, The yield and the reliability of the light emitting device may deteriorate.

실시예는 전도층(135)의 제2 개구부(145)와 전류 차단층 패턴(130)의 제1 개구부에 의하여 노출되는 제2 도전형 반도체층(126)에 제2 전극(160)의 일부가 직접 접촉하기 때문에 접착력이 향상될 수 있으며, 이로 인하여 제2 전극(160)의 리프트 오프(Lift off)에 의한 발광 소자의 공정 수율 및 신뢰성 악화를 방지할 수 있다.A part of the second electrode 160 is formed on the second conductive type semiconductor layer 126 exposed by the second opening 145 of the conductive layer 135 and the first opening of the current blocking layer pattern 130 The adhesive force can be improved because of the direct contact, thereby preventing the process yield and reliability of the light emitting device due to lift off of the second electrode 160 from being deteriorated.

도 2는 다른 실시예에 따른 발광 소자를 나타낸다. 도 2를 참조하면, 발광 소자는 제2 전극층(201), 전류 차단층(240), 발광 구조물(250), 및 제1 전극(260)을 포함한다.2 shows a light emitting device according to another embodiment. Referring to FIG. 2, the light emitting device includes a second electrode layer 201, a current blocking layer 240, a light emitting structure 250, and a first electrode 260.

제2 전극층(201)은 발광 구조물을 지지하며, 발광 구조물(250)에 전원을 제공한다. 제2 전극층(201)은 지지 기판(210), 확산 방지층(215), 반사층(reflector layer, 220), 쇼트키 접촉층(Schottky contact layer, 230), 오믹 접촉층(ohmic contact layer, 235)을 포함한다.The second electrode layer 201 supports the light emitting structure and provides power to the light emitting structure 250. The second electrode layer 201 includes a support substrate 210, a diffusion prevention layer 215, a reflector layer 220, a Schottky contact layer 230, and an ohmic contact layer 235 .

지지 기판(210)은 전도성 기판 또는 절연 기판일 수 있으며, 발광 구조물(250)을 지지한다. 예를 들어 지지 기판(210)은 베이스 기판(base substrate)로서 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC), 및 전도성 시트 중 적어도 하나를 포함할 수 있다.The supporting substrate 210 may be a conductive substrate or an insulating substrate and supports the light emitting structure 250. For example, the supporting substrate 210 may be formed of a metal such as copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper- For example, Si, Ge, GaAs, ZnO, SiC), and a conductive sheet.

확산 방지층(215)은 지지 기판(210) 상에 형성되며, 지지 기판(210)의 금속 이온의 확산을 방지하는 역할을 한다. 확산 방지층(215)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au) 중 적어도 어느 하나로 형성될 수 있다. 확산 방지층(215)은 반사층(220)에 접촉되어 반사층(220)이 지지 기판(210)에 접합되도록 하는 접합층을 포함할 수 있다.The diffusion preventing layer 215 is formed on the supporting substrate 210 and serves to prevent diffusion of metal ions of the supporting substrate 210. The diffusion barrier layer 215 may be formed of at least one of titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), and gold (Au). The diffusion preventing layer 215 may include a bonding layer that is in contact with the reflective layer 220 to bond the reflective layer 220 to the supporting substrate 210.

반사층(220)은 발광 구조물(250)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 반사층(220)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.The reflective layer 220 reflects light incident from the light emitting structure 250, thereby improving light extraction efficiency. The reflective layer 220 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and Hf.

발광 구조물(250)는 반사층(220) 상에 형성된다. 오믹 접촉층(235)은 반사층(220)과 발광 구조물(250) 사이의 오믹 접촉을 위하여 반사층(220)과 발광 구조물(250) 사이에 위치한다. 이때 오믹 접촉층(215)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.The light emitting structure 250 is formed on the reflective layer 220. The ohmic contact layer 235 is positioned between the reflective layer 220 and the light emitting structure 250 for ohmic contact between the reflective layer 220 and the light emitting structure 250. At this time, the ohmic contact layer 215 can selectively use a transparent conductive layer and a metal. The ohmic contact layer 215 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO) IGTO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrO x , RuO x , RuO x / Ag, Ni / IrO x / Au, and Ni / IrO x / Au / ITO.

발광 구조물(250)는 제2 도전형 반도체층(252), 활성층(254), 및 제1 도전형 반도체층(256)이 오믹 접촉층(235) 상에 순차로 적층된 구조를 갖는다. 이때 제2 도전형은 p형이고, 제1 도전형은 n형일 수 있다.The light emitting structure 250 has a structure in which the second conductive semiconductor layer 252, the active layer 254 and the first conductive semiconductor layer 256 are sequentially stacked on the ohmic contact layer 235. The second conductivity type may be p-type and the first conductivity type may be n-type.

제2 도전형 반도체층(252)은 오믹 접촉층(235)과 접촉한다. 즉 오믹 접촉층(235)은 반사층(220)과 제2 도전형 반도체층(252) 사이에 위치한다. 제2 도전형 반도체층(252)은 p형 질화물계 반도체층, 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택된 질화물계 반도체층일 수 있으며 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 252 is in contact with the ohmic contact layer 235. That is, the ohmic contact layer 235 is located between the reflective layer 220 and the second conductive semiconductor layer 252. The second conductive semiconductor layer 252 may be a nitride semiconductor layer selected from the group consisting of p-type nitride semiconductor layers such as InAlGaN, GaN, AlGaN, InGaN, AlN, InN and AlInN. Type dopant can be doped.

활성층(254)은 제2 도전형 반도체층(252) 상에 위치하며, 제1 반도체층(222) 및 제2 도전형 반도체층(252)으로부터 제공되는 정공 및 전자의 재결합(recombination) 과정에서 생성되는 에너지에 의해 빛을 발생할 수 있다.The active layer 254 is formed on the second conductive type semiconductor layer 252 and is formed in the recombination process of holes and electrons provided from the first semiconductor layer 222 and the second conductive type semiconductor layer 252 It is possible to generate light by energy.

활성층(254)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하며, 양자선(Quantum wire) 구조, 양자점(Quantum dot) 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well) 중 적어도 하나의 구조를 포함하는 형태일 수 있다.The active layer 254 includes a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1) A quantum wire structure, a quantum dot structure, a single quantum well structure, or a multi quantum well (MQW) structure.

제1 도전형 반도체층(256)은 활성층(254) 상에 위치하며, n형 질화물계 반도체층, 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 중에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. The first conductive semiconductor layer 256 is located on the active layer 254 and may be an n-type nitride semiconductor layer such as InAlGaN, GaN, AlGaN, InGaN, AlN, InN, , Sn, or the like may be doped.

제1 도전형의 반도체층(256)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(미도시)이 형성될 수 있다. 제1 전극(260)은 제1 도전형 반도체층(256)과 접촉하도록 제1 도전형 반도체층(256) 상에 배치된다. A roughness pattern (not shown) may be formed on the upper surface of the first conductive semiconductor layer 256 to increase light extraction efficiency. The first electrode 260 is disposed on the first conductive semiconductor layer 256 to be in contact with the first conductive semiconductor layer 256.

전류 차단층(240)은 오믹 접촉층(235)과 제2 도전형 반도체층(252) 사이에 위치하며, 오믹 접촉층(235)과 제1 전극(260) 사이의 최단 경로 사이에 전류가 집중되는 것을 방지한다.The current blocking layer 240 is positioned between the ohmic contact layer 235 and the second conductive semiconductor layer 252 and the current is concentrated between the shortest path between the ohmic contact layer 235 and the first electrode 260 .

전류 차단층(240)은 오믹 접촉층(235)의 일부 및 이와 상응하는 제2 도전형 반도체층(252)의 일부와 오버랩될 수 있다. 구체적으로 전류 차단층(140)은 제1 전극(260)과 수직 방향으로 오버랩되도록 오믹 접촉층(235)와 제2 도전형 반도체층(252) 사이에 형성될 수 있다. 여기서 수직 방향은 제2 도전형 반도체층으로부터 제1 도전형 반도체층으로 향하는 방향일 수 있다. 즉 전류 차단층(140)은 제1 전극(260)과 일부 오버랩되도록 오믹 접촉층(235)과 제2 도전형 반도체층(252) 사이에 배치될 수 있다.The current blocking layer 240 may overlap a portion of the ohmic contact layer 235 and a portion of the corresponding second conductive semiconductor layer 252. The current blocking layer 140 may be formed between the ohmic contact layer 235 and the second conductive semiconductor layer 252 so as to overlap with the first electrode 260 in the vertical direction. Here, the vertical direction may be a direction from the second conductive type semiconductor layer to the first conductive type semiconductor layer. That is, the current blocking layer 140 may be disposed between the ohmic contact layer 235 and the second conductive semiconductor layer 252 to partially overlap the first electrode 260.

전류 차단층(240)은 제2 도전형 반도체층(252)을 노출시키는 적어도 하나의 제1 개구부(242)를 갖는다. 여기서 제1 개구부(242)는 전류 차단층(240)을 관통하여 제2 도전형 반도체층(252)의 일부를 노출하도록 패터닝될 수 있다.The current blocking layer 240 has at least one first opening 242 for exposing the second conductivity type semiconductor layer 252. The first opening 242 may be patterned to expose a portion of the second conductive semiconductor layer 252 through the current blocking layer 240.

이때 제2 도전형 반도체층(252)을 노출시키는 적어도 하나의 제1 개구부(242)를 갖는 전류 차단층(240)을 "전류 차단층 패턴"이라 한다. 전류 차단층 패턴에 형성되는 제1 개구부(242)는 원형, 세 개 이상의 선분으로 둘러싸인 평면 도형(예컨대, 삼각형, 사각형, 오각형) 등과 같은 다양한 형태로 구현될 수 있다. 예컨대, 전류 차단층 패턴의 형태는 도 7a 내지 도 7f, 및 도 8a 내지 도 8b에 도시된 형태일 수 있다.The current blocking layer 240 having at least one first opening 242 for exposing the second conductive semiconductor layer 252 is referred to as a "current blocking layer pattern ". The first opening 242 formed in the current blocking layer pattern may be formed in various shapes such as a circular shape, a planar shape surrounded by three or more line segments (e.g., a triangle, a rectangle, and a pentagon). For example, the shape of the current blocking layer pattern may be as shown in Figs. 7A to 7F and Figs. 8A to 8B.

쇼트키 접촉층(230)은 전류 차단층 패턴(240)과 오믹 접촉층(235) 사이 또는 전류 차단층 패턴(240)과 반사층(220) 사이에 형성된다. 쇼트키 접촉층(230)은 전류 차단층(240)을 관통하여 제2 도전형 반도체층(252)에 접촉한다.A Schottky contact layer 230 is formed between the current blocking layer pattern 240 and the ohmic contact layer 235 or between the current blocking layer pattern 240 and the reflective layer 220. The Schottky contact layer 230 contacts the second conductive type semiconductor layer 252 through the current blocking layer 240.

예컨대, 쇼트키 접촉층(230)은 전류 차단층 패턴(240)과 오믹 접촉층(235) 사이에 배치되며, 전류 차단층 패턴(240)의 제1 개구부(242)에 충진되어 제2 도전형 반도체층(252)과 쇼트키 접촉(Schottky contact)하는 쇼트키 접촉 부분(245)을 갖는다.For example, the Schottky contact layer 230 is disposed between the current blocking layer pattern 240 and the ohmic contact layer 235, and is filled in the first opening 242 of the current blocking layer pattern 240, And a Schottky contact portion 245 that is in Schottky contact with the semiconductor layer 252.

쇼트키 접촉층(230)의 쇼트키 접촉 부분(245)은 제2 도전형 반도체(252)와 쇼트키 접촉(Schottky contact)을 형성한다. 이때 쇼트키 접촉층(230)은 쇼트키 금속(예컨대, Al, Au 등)으로 이루어질 수 있다.The Schottky contact portion 245 of the Schottky contact layer 230 forms a Schottky contact with the second conductivity type semiconductor 252. At this time, the Schottky contact layer 230 may be made of a Schottky metal (e.g., Al, Au, etc.).

일반적으로 금속과 반도체를 접촉시킨 구조를 쇼트키 접촉이라 하며 그러한 구조의 다이오드를 쇼트키 배리어(Schottky Barrier) 다이오드라 하며, 쇼트키 접촉에 의한 쇼트키 장벽에 의하여 역방향의 전류는 차단된다.Generally, a structure in which a metal and a semiconductor are in contact with each other is referred to as a Schottky contact, and a diode having such a structure is referred to as a Schottky barrier diode, and a Schottky barrier caused by a Schottky contact blocks the reverse current.

쇼트키 접촉층(230)은 전류 차단층(240)을 관통하여 제2 도전형 반도체층(252)과 직접 접촉하는 적어도 하나의 쇼트키 접촉 부분(245)을 갖는다.The Schottky contact layer 230 has at least one Schottky contact portion 245 that is in direct contact with the second conductive semiconductor layer 252 through the current blocking layer 240.

이때 적어도 하나의 쇼트키 접촉 부분(245)을 통과하여 오믹 접촉층(235)으로부터 제1 전극(260)으로 흐르는 전류는 차단된다. 쇼트키 접촉 부분(245)을 통하는 전류가 흐르지 않기 때문에 전류 분산을 위한 전류 차단층의 기능은 영향을 받지 않는다.At this time, the current flowing from the ohmic contact layer 235 to the first electrode 260 through the at least one Schottky contact portion 245 is cut off. The current through the Schottky contact portion 245 does not flow, so the function of the current blocking layer for current dispersion is not affected.

실시예는 적어도 하나의 쇼트키 접촉 부분(245)에 의하여 오믹 접촉층(235)에 대한 제2 도전형 반도체층(252)의 접착력이 향상될 수 있으며, 이로 인하여 오믹 접촉층(235)의 리프트 오프에 의한 발광 소자의 공정 수율 및 신뢰성 악화를 방지할 수 있다. 제1 전극(260)은 제1 도전형 반도체층(260) 표면에 형성되며, 수직 방향으로 전류 차단층(240)과 일부 오버랩되도록 형성될 수 있다.The embodiment can improve the adhesion of the second conductivity type semiconductor layer 252 to the ohmic contact layer 235 by the at least one Schottky contact portion 245, It is possible to prevent the process yield and reliability of the light emitting device from being deteriorated. The first electrode 260 may be formed on the surface of the first conductivity type semiconductor layer 260 and partially overlap the current blocking layer 240 in the vertical direction.

도 2에는 도시되지 않지만, 발광 구조물(250)의 측면을 덮는 패시베이션층(passivation layer)이 형성될 수 있으며,패시베이션층은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4) 또는 AlN으로 이루어질 수 있다.Although not shown in FIG. 2, a passivation layer may be formed to cover the side surface of the light emitting structure 250, and the passivation layer may be formed of a silicon oxide film (SiO 2), a silicon nitride film (Si 3 N 4), or AlN.

도 3은 다른 실시예에 따른 발광 소자를 나타낸다. 도 2에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.3 shows a light emitting device according to another embodiment. The same components as those in the embodiment shown in FIG. 2 are denoted by the same reference numerals, and redundant description will be omitted.

도 3을 참조하면, 발광 소자는 제2 전극층(202), 전류 차단층(240), 발광 구조물(250), 및 제1 전극(260)을 포함한다. 제2 전극층은 지지 기판(210), 확산 방지층(215), 반사층(310), 오믹 접촉층(320)을 포함한다.Referring to FIG. 3, the light emitting device includes a second electrode layer 202, a current blocking layer 240, a light emitting structure 250, and a first electrode 260. The second electrode layer includes a support substrate 210, a diffusion prevention layer 215, a reflection layer 310, and an ohmic contact layer 320.

확산 방지층(215)은 지지 기판(210) 상에 형성되며, 반사층(310)은 확산 방지층(215) 상에 형성되고, 오믹 접촉층(320)은 확산 방지층(215) 상에 형성된다.The diffusion barrier layer 215 is formed on the support substrate 210 and the reflection layer 310 is formed on the diffusion barrier layer 215 and the ohmic contact layer 320 is formed on the diffusion barrier layer 215.

그리고 발광 구조물(250)는 오믹 접촉층(320) 상에 제2 도전형 반도체층(252), 활성층(254), 및 제1 도전형 반도체층(256)이 순차로 적층된 구조이며, 전류 차단층(240)은 오믹 접촉층(320)과 제2 도전형 반도체층(252) 사이 영역 중 일부 영역에 형성된다. The light emitting structure 250 has a structure in which the second conductive semiconductor layer 252, the active layer 254 and the first conductive semiconductor layer 256 are sequentially stacked on the ohmic contact layer 320, The layer 240 is formed in a part of the region between the ohmic contact layer 320 and the second conductive type semiconductor layer 252.

제1 전극(260)은 제1 도전형 반도체층(256) 표면에 형성된다. 상술한 바와 같이, 전류 차단층(240)은 제2 도전형 반도체층(252)을 노출시키는 적어도 하나의 제1 개구부(242)를 갖는 전류 차단층 패턴이다.The first electrode 260 is formed on the surface of the first conductive semiconductor layer 256. As described above, the current blocking layer 240 is a current blocking layer pattern having at least one first opening portion 242 for exposing the second conductivity type semiconductor layer 252.

반사층(310)은 그 상부에 위치하는 오믹 접촉층(320) 및 전류 차단층(240)을 관통하여 제2 도전형 반도체층(252)과 직접 접촉하는 접촉 부분(350)을 갖는다.The reflective layer 310 has a contact portion 350 that directly contacts the second conductive type semiconductor layer 252 through the ohmic contact layer 320 and the current blocking layer 240 located on the ohmic contact layer 320.

오믹 접촉층(320)은 전류 차단층 패턴(240)의 제1 개구부(242)를 노출하는 제2 개구부(322)가 형성되며, 반사층(310)은 오믹 접촉층(320)에 형성된 제2 개구부(322) 및 전류 차단층 패턴(240)에 형성되는 제1 개구부(242)를 통하여 제2 도전형 반도체층(252)과 직접 접촉하여 쇼트키 접촉하는 적어도 하나의 쇼트키 접촉 부분(350)을 갖는다. The ohmic contact layer 320 includes a second opening 322 exposing the first opening 242 of the current blocking layer pattern 240 and a reflective layer 310 covering the second opening 322 formed in the ohmic contact layer 320. [ At least one schottky contact portion 350 which is in direct contact with and in Schottky contact with the second conductive type semiconductor layer 252 through the first opening portion 242 formed in the current blocking layer pattern 240 .

즉 반사층(310)은 오믹 접촉층(320)의 제2 개구부(322) 및 전류 차단층 패턴(240)의 제1 개구부(242)에 충진되어 제2 도전형 반도체층(252)과 직접 접촉하는 적어도 하나의 쇼트키 접촉 부분을 갖는다.The reflective layer 310 is filled in the second opening 322 of the ohmic contact layer 320 and the first opening 242 of the current blocking layer pattern 240 and is in direct contact with the second conductive semiconductor layer 252 And at least one Schottky contact portion.

도 2와 비교할 때, 도 3의 실시예에서는 반사층(310)이 제2 도전형 반도체층(252)과 직접 접촉하는 쇼트키 접촉 부분을 갖는다는 점에 차이가 있으나, 오믹 접촉층(320)과 발광 구조물(250) 사이의 접착력이 향상된다는 점에서는 동일하다.3, the reflective layer 310 has a Schottky contact portion that is in direct contact with the second conductive type semiconductor layer 252. However, the ohmic contact layer 320 and And the adhesion between the light emitting structures 250 is improved.

도 4는 다른 실시예에 따른 발광 소자를 나타낸다. 도 2에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.4 shows a light emitting device according to another embodiment. The same components as those in the embodiment shown in FIG. 2 are denoted by the same reference numerals, and redundant description will be omitted.

도 4를 참조하면, 발광 소자는 제2 전극층(203), 전류 차단층 패턴(240), 발광 구조물(250), 및 제1 전극(260)을 포함한다.Referring to FIG. 4, the light emitting device includes a second electrode layer 203, a current blocking layer pattern 240, a light emitting structure 250, and a first electrode 260.

제2 전극층(203)은 지지 기판(210), 확산 방지층(410), 반사층(420), 및 오믹 접촉층(430)을 포함한다. 확산 방지층(410)은 지지 기판(210) 상에 형성되며, 반사층(420)은 확산 방지층(410) 상에 형성되고, 오믹 접촉층(430)은 확산 방지층(410) 상에 형성된다.The second electrode layer 203 includes a support substrate 210, a diffusion prevention layer 410, a reflection layer 420, and an ohmic contact layer 430. The diffusion barrier layer 410 is formed on the support substrate 210 and the reflection layer 420 is formed on the diffusion barrier layer 410 and the ohmic contact layer 430 is formed on the diffusion barrier layer 410.

그리고 발광 구조물(250)는 오믹 접촉층(430) 상에 제2 도전형 반도체층(252), 활성층(254), 및 제1 도전형 반도체층(256)이 순차로 적층된 구조이다.The light emitting structure 250 has a structure in which a second conductive semiconductor layer 252, an active layer 254, and a first conductive semiconductor layer 256 are sequentially stacked on the ohmic contact layer 430.

전류 차단층 패턴(240)은 오믹 접촉층(430)과 제2 도전형 반도체층(252) 사이 영역 중 일부 영역에 형성된다. 제1 전극(260)은 제1 도전형 반도체층(252) 표면에 형성된다. The current blocking layer pattern 240 is formed in a part of the region between the ohmic contact layer 430 and the second conductivity type semiconductor layer 252. The first electrode 260 is formed on the surface of the first conductive semiconductor layer 252.

확산 방지층(410)은 그 상부에 위치하는 반사층(420), 및 오믹 접촉층(430) 을 관통하며, 전류 차단층 패턴(240)을 통하여 제2 도전형 반도체층(252)과 직접 접촉하는 부분(450)을 갖는다.The diffusion preventing layer 410 is formed on the upper surface of the reflective layer 420 and the portion directly contacting the second conductive semiconductor layer 252 through the ohmic contact layer 430 and through the current blocking layer pattern 240. [ (450).

전류 차단층(240)은 제2 도전형 반도체층(252)을 노출시키는 적어도 하나의 제1 개구부(242)를 가지며, 오믹 접촉층(430)은 전류 차단층(240)을 노출시키는 제2 개구부(322)가 형성되며, 반사층(420)은 오믹 접촉층(430)의 제2 개구부(322)와 전류 차단층(240)의 제1 개구부(242)를 노출하는 제3 개구부(412)가 형성된다. 이때 제2 개구부(322) 및 제3 개구부(412)는 제1 개구부(242)보다 크며, 제2 개구부(322)와 제3 개구부(412)는 서로 일치할 수 있다.The current blocking layer 240 has at least one first opening 242 for exposing the second conductivity type semiconductor layer 252 and an ohmic contact layer 430 for exposing the current blocking layer 240, The reflective layer 420 is formed with a third opening 412 exposing the second opening 322 of the ohmic contact layer 430 and the first opening 242 of the current blocking layer 240 do. At this time, the second opening 322 and the third opening 412 are larger than the first opening 242, and the second opening 322 and the third opening 412 may coincide with each other.

확산 방지층(410)은 반사층(420)의 제3 개구부(412), 오믹 접촉층(430)의 제2 개구부(322), 전류 차단층(240)의 제1 개구부(242)를 통하여 제2 도전형 반도체층(252)과 직접 접하여 쇼트키 접촉하는 적어도 하나의 쇼트키 접촉 부분(450)을 갖는다. The diffusion preventing layer 410 is formed on the second opening 322 of the current blocking layer 240 through the third opening 412 of the reflecting layer 420, the second opening 322 of the ohmic contact layer 430, Type semiconductor layer 252 and at least one Schottky contact portion 450 that is in direct contact with and in Schottky contact therewith.

즉 확산 방지층(410)은 반사층(420)의 제3 개구부(412), 오믹 접촉층(430)의 제2 개구부(322) 및 전류 차단층(240)의 제1 개구부(242)에 충진되는 제2 도전형 반도체층과 직접 접촉하는 적어도 하나의 쇼트키 접촉 부분(450)을 가질 수 있다.That is, the diffusion preventing layer 410 is formed to cover the third opening 412 of the reflection layer 420, the second opening 322 of the ohmic contact layer 430, and the first opening 242 of the current blocking layer 240 And at least one Schottky contact portion 450 in direct contact with the two-conductivity-type semiconductor layer.

도 5는 다른 실시예에 따른 발광 소자를 나타낸다. 도 2에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.5 shows a light emitting device according to another embodiment. The same components as those in the embodiment shown in FIG. 2 are denoted by the same reference numerals, and redundant description will be omitted.

도 5를 참조하면, 발광 소자는 제2 전극층(204), 전류 차단층 패턴(240), 발광 구조물(250), 및 제1 전극(260)을 포함한다. Referring to FIG. 5, the light emitting device includes a second electrode layer 204, a current blocking layer pattern 240, a light emitting structure 250, and a first electrode 260.

제2 전극층(204)은 지지 기판(210), 확산 방지층(215), 반사층(220), 및 오믹 접촉층(235-1)을 포함한다. 확산 방지층(410)은 지지 기판(210) 상에 형성되며, 반사층(220)은 확산 방지층(215) 상에 형성되고, 오믹 접촉층(235-1)은 확산 방지층(215) 상에 형성된다.The second electrode layer 204 includes a support substrate 210, a diffusion prevention layer 215, a reflection layer 220, and an ohmic contact layer 235-1. The diffusion preventing layer 410 is formed on the supporting substrate 210 and the reflecting layer 220 is formed on the diffusion preventing layer 215 and the ohmic contact layer 235-1 is formed on the diffusion preventing layer 215.

그리고 발광 구조물(250)는 오믹 접촉층(235-1) 상에 제2 도전형 반도체층(252), 활성층(254), 및 제1 도전형 반도체층(256)이 순차로 적층된 구조이다.The light emitting structure 250 has a structure in which a second conductive semiconductor layer 252, an active layer 254, and a first conductive semiconductor layer 256 are sequentially stacked on the ohmic contact layer 235-1.

전류 차단층 패턴(240)은 오믹 접촉층(235-1)과 제2 도전형 반도체층(252) 사이 영역 중 일부 영역에 형성된다. 제1 전극(260)은 제1 도전형 반도체층(252) 표면에 형성된다.The current blocking layer pattern 240 is formed in a part of the region between the ohmic contact layer 235-1 and the second conductivity type semiconductor layer 252. [ The first electrode 260 is formed on the surface of the first conductive semiconductor layer 252.

오믹 접촉층(235-1)은 전류 차단층 패턴(240)의 제1 개구부를 통하여 노출되는 제2 도전형 반도체층(252)과 쇼트키 접촉하는 쇼트키 접촉 부분(910)을 갖는다.The ohmic contact layer 235-1 has a Schottky contact portion 910 which is in Schottky contact with the second conductive type semiconductor layer 252 exposed through the first opening of the current blocking layer pattern 240.

즉 오믹 접촉층(235-1)은 전류 차단층 패턴(240)의 제1 개구부(242)를 통하여 노출되는 제2 도전형 반도체층(252) 부분과는 쇼트키 접촉을 하는 쇼트키 접촉 부분(910)을 가지며, 쇼트키 접촉 부분(910)을 제외한 나머지 부분은 제2 도전형 반도체층(252)과 오믹 접촉을 한다.That is, the ohmic contact layer 235-1 has a Schottky contact portion (Schottky contact portion) that makes a Schottky contact with the portion of the second conductivity type semiconductor layer 252 exposed through the first opening portion 242 of the current blocking layer pattern 240 910, and the remaining portion except for the Schottky contact portion 910 makes an ohmic contact with the second conductive type semiconductor layer 252.

오믹 접촉층(235-1)이 쇼트키 접촉 부분(910)을 갖도록 하기 위하여 전류 차단층 패턴(240)의 제1 개구부(242)를 통하여 노출되는 제2 도전형 반도체층(252) 부분만을 플라즈마에 의한 데미지(damage)를 주거나 이온(예컨대, 질소 이온) 임플란테이션을 수행한 후에 오믹 접촉층을 형성한다. Only the portion of the second conductive type semiconductor layer 252 exposed through the first opening 242 of the current blocking layer pattern 240 in order to allow the ohmic contact layer 235-1 to have the Schottky contact portion 910, Or an ion (e.g., nitrogen ion) implantation is performed to form an ohmic contact layer.

예컨대, 플라즈마에 의한 데미지는 플라즈마에 의해 3족과 질화물 사이의 결합을 끊어 불규칙하게 댕글링 본드(dangling bond) 및 격자 왜곡(lattice distortion)을 야기함으로써 제2 도전형 반도체 층에 손상을 주는 것일 수 있다.For example, the damage caused by the plasma may cause irregular dangling bond and lattice distortion by damaging the bond between group III and nitride by plasma, thereby damaging the second conductivity type semiconductor layer have.

플라즈마에 의한 데미지 또는 이온 임플란테이션을 받은 제2 도전형 반도체층(252) 부분은 손상에 의하여 캐리어가 줄어들게 됨에 따라 오믹 접촉층 형성시 콘택 저항이 증가한다. 따라서 전류 차단층 패턴(240)의 제1 개구부(242)를 통하여 노출되는 제2 도전형 반도체층(252)은 쇼트키 접촉을 갖게 될 수 있다.The contact resistance of the second conductive type semiconductor layer 252 which is damaged by the plasma or the ion implantation is reduced due to the damage due to the damage, and thus the ohmic contact layer is formed. Therefore, the second conductive type semiconductor layer 252 exposed through the first opening portion 242 of the current blocking layer pattern 240 may have Schottky contact.

도 5의 실시예는 오믹 접촉층(235-1)이 제2 도전형 반도체층(252)과 직접 접촉하는 쇼트키 접촉 부분(910)을 가짐으로써 전류 분산을 위한 전류 차단층(240)의 기능은 해치지 않고, 오믹 접촉층(235-1)과 발광 구조물(250) 사이의 접착력이 향상시킬 수 있다.5, the ohmic contact layer 235-1 has a Schottky contact portion 910 in direct contact with the second conductive semiconductor layer 252, so that the function of the current blocking layer 240 for current dispersion The adhesion between the ohmic contact layer 235-1 and the light emitting structure 250 can be improved.

도 6는 실시예에 따른 발광 소자 패키지를 나타낸다. 도 6을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 제1 와이어(522), 제2 와이어(524), 반사판(530) 및 봉지층(540)을 포함한다.6 shows a light emitting device package according to an embodiment. Referring to FIG. 6, the light emitting device package includes a package body 510, a first metal layer 512, a second metal layer 514, a light emitting device 520, a first wire 522, a second wire 524, Reflective plate 530 and encapsulant layer 540. [

패키지 몸체(510)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The package body 510 is a structure in which a cavity is formed in one side region. At this time, the side wall of the cavity may be formed to be inclined. The package body 510 may be formed of a substrate having good insulating or thermal conductivity, such as a silicon based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN) Or may be a structure in which a plurality of substrates are stacked. The embodiments are not limited to the material, structure, and shape of the body described above.

제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 와이어(522) 및 제2 와이어(524)를 통하여 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다.The first metal layer 512 and the second metal layer 514 are disposed on the surface of the package body 510 so as to be electrically separated from each other in consideration of heat discharge or mounting of the light emitting device. The light emitting device 520 is electrically connected to the first metal layer 512 and the second metal layer 514 through the first wire 522 and the second wire 524.

예컨대, 제1 와이어(522)는 도 1에 도시된 발광 소자의 제2 전극(160)과 제1 금속층(512)을 전기적으로 연결하고, 제2 와이어(524)는 제1 전극(150)과 제2 금속층(514)을 전기적으로 연결할 수 있다.For example, the first wire 522 electrically connects the second electrode 160 of the light emitting device shown in FIG. 1 and the first metal layer 512, the second wire 524 electrically connects the first electrode 150, The second metal layer 514 may be electrically connected.

반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐버티 측벽에 형성된다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflection plate 530 is formed on the cavity sidewall of the package body 510 to direct the light emitted from the light emitting element 520 in a predetermined direction. The reflection plate 530 is made of a light reflection material, and may be, for example, a metal coating or a metal flake.

봉지층(540)은 패키지 몸체(510)의 캐버티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 봉지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.The encapsulation layer 540 surrounds the light emitting device 520 located in the cavity of the package body 510 to protect the light emitting device 520 from the external environment. The sealing layer 540 is made of a colorless transparent polymer resin material such as epoxy or silicone. The sealing layer 540 may include a phosphor to change the wavelength of light emitted from the light emitting device 520.

도 7은 다른 실시예에 따른 발광 소자 패키지를 나타낸다. 도 7을 참조하면, 발광 소자 패키지는 패키지 몸체(610), 제1 금속층(612), 제2 금속층(614), 발광 소자(620), 반사판(625), 와이어(630), 및 봉지층(640)을 포함한다. 패키지 몸체(610), 제1 금속층(612), 제2 금속층(614), 발광 소자(620), 반사판(625), 및 및 봉지층(640)은 도 5에서 설명한 바와 동일하므로 중복을 피하기 위하여 설명을 생략한다.7 shows a light emitting device package according to another embodiment. 7, the light emitting device package includes a package body 610, a first metal layer 612, a second metal layer 614, a light emitting device 620, a reflector 625, a wire 630, 640). Since the package body 610, the first metal layer 612, the second metal layer 614, the light emitting element 620, the reflection plate 625, and the sealing layer 640 are the same as those described in FIG. 5, The description will be omitted.

발광 소자(620)는 제1 금속층(612) 및 제2 금속층(614)과 전기적으로 연결된다. 예컨대, 도 2 내지 도 4에 도시된 각각의 발광 소자의 지지 기판(210)은 제2 금속층(614)에 전기적으로 접속하고, 제1 전극(260)은 와이어(630)의 일측과 접합되고, 와이어(630)의 타측은 제1 금속층(612)에 접속될 수 있다. The light emitting device 620 is electrically connected to the first metal layer 612 and the second metal layer 614. For example, the support substrate 210 of each light emitting device shown in FIGS. 2 to 4 is electrically connected to the second metal layer 614, the first electrode 260 is bonded to one side of the wire 630, The other side of the wire 630 may be connected to the first metal layer 612.

도 6 및 도 7에 도시된 실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to the embodiments shown in FIGS. 6 and 7 are arrayed on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on a light path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.

실시예는 제2 도전형 반도체층을 노출하는 적어도 하나의 개구부가 형성되는 전류 차단층 패턴을 가지며, 전류 차단층 패턴의 적어도 하나의 개구부를 통하여 발광 소자의 금속층(예컨대, 쇼트키 접촉층, 반사층, 또는 확산 방지층)이 제2 도전형 반도체층에 직접 접촉하는 적어도 하나의 쇼트키 접촉 부분을 갖도록 함으로써, 오믹 접촉층(235), 또는 반사층(220)의 리프트 오프에 의한 발광 소자의 공정 수율 및 신뢰성 악화를 방지할 수 있다.The embodiment has a current blocking layer pattern in which at least one opening for exposing the second conductivity type semiconductor layer is formed, and a metal layer (for example, a Schottky contact layer, a reflective layer Or the diffusion preventing layer) has at least one Schottky contact portion directly contacting the second conductivity type semiconductor layer, the process yield of the light emitting device due to the lift-off of the ohmic contact layer 235 or the reflection layer 220 and / And deterioration in reliability can be prevented.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

110: 기판, 120,250: 발광 구조물,
122: 제1 도전형 반도체층, 124: 활성층,
126: 제2 도전형 반도체층,
130,240: 전류 차단층, 135: 전도층,
150,260: 제1 전극, 160: 제2 전극,
210: 지지 기판, 215: 확산 방지층
220: 반사층, 230: 쇼트키 접촉층,
235: 오믹 접촉층.110: substrate, 120,250: light emitting structure,
122: first conductivity type semiconductor layer, 124: active layer,
126: a second conductivity type semiconductor layer,
130,240 current blocking layer, 135 conductive layer,
150, 160: first electrode, 160: second electrode,
210: supporting substrate, 215: diffusion preventing layer
220: reflection layer, 230: Schottky contact layer,
235: ohmic contact layer.

Claims (12)

기판;
상기 기판 상에 배치되고, 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 및
상기 제2 도전형 반도체층 상에 배치되고, 상기 제2 도전형 반도체층의 일부를 노출하는 제1 개구부를 갖는 전류 차단층;
상기 전류 차단층 및 상기 제2 도전형 반도체층 상에 배치되고, 상기 제1 개구부를 노출하는 제2 개구부를 갖는 전도층; 및
상기 전류 차단층 상에 배치되는 제2 전극을 포함하고,
상기 제2 전극은 상기 전도층의 제2 개구부 및 상기 전류 차단층의 제1 개구부 내에 배치되고, 상기 제1 개구부 및 상기 제2 개구부를 관통하여 상기 제2 도전형 반도체층에 접촉하는 제1 영역을 가지며,
상기 제2 전극의 제1 영역의 전부는 상기 제1 개구부에 의하여 노출된 상기 제2 도전형 반도체층의 일부와 쇼트키 접촉하는 발광 소자.Board;
A light emitting structure disposed on the substrate, the light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A first electrode disposed on the first conductive semiconductor layer; And
A current blocking layer disposed on the second conductivity type semiconductor layer and having a first opening exposing a part of the second conductivity type semiconductor layer;
A conductive layer disposed on the current blocking layer and the second conductivity type semiconductor layer, the conductive layer having a second opening exposing the first opening; And
And a second electrode disposed on the current blocking layer,
The second electrode is disposed in the second opening of the conductive layer and the first opening of the current blocking layer, and the second electrode is in contact with the second conductive semiconductor layer through the first opening and the second opening, Lt; / RTI >
Wherein all of the first region of the second electrode is in Schottky contact with a part of the second conductive type semiconductor layer exposed by the first opening. 제1항에 있어서,
상기 전류 차단층은 SiO2, SiNx, TiO2, Ta2O3, SiON, SiCN 중 적어도 어느 하나를 포함하는 절연층인 발광 소자.The method according to claim 1,
Wherein the current blocking layer is an insulating layer containing at least one of SiO2, SiNx, TiO2, Ta2O3, SiON, and SiCN. 제1항에 있어서, 상기 제1 개구부는,
세 개 이상의 선분으로 둘러싸인 평면 도형, 원형 또는 나이테 형상인 발광 소자.The light emitting device according to claim 1,
A light emitting device having a planar shape, a circle, or a ring shape surrounded by three or more line segments. 제1항에 있어서,
상기 제2 전극의 일부는 상기 전도층의 제2 개구부와 이웃하는 상기 전도층의 상면에 배치되는 발광 소자.The method according to claim 1,
And a portion of the second electrode is disposed on an upper surface of the conductive layer which is adjacent to the second opening of the conductive layer. 제1항에 있어서,
상기 전류 차단층은 상기 제2 전극과 수직 방향으로 오버랩되는 발광 소자.The method according to claim 1,
And the current blocking layer overlaps with the second electrode in a vertical direction. 제2 전극;
상기 제2 전극 상에 배치되는 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층을 포함하는 발광 구조물;
상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 및
상기 제2 도전형 반도체층과 상기 제2 전극 사이에 배치되고, 상기 제2 도전형 반도체층의 일부를 노출하는 제1 개구부를 갖는 전류 차단층을 포함하고,
상기 제2 전극은 상기 제1 개구부를 관통하여 상기 제1 개구부에 의하여 노출된 상기 제2 도전형 반도체층의 일부와 접촉하는 제1 영역을 가지며,
상기 제2 전극의 제1 영역의 전부는 상기 제1 개구부에 의하여 노출된 상기 제2 도전형 반도체층의 일부와 쇼트키 접촉하는 발광 소자.A second electrode;
A light emitting structure including a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer disposed on the second electrode;
A first electrode disposed on the first conductive semiconductor layer; And
And a current blocking layer disposed between the second conductivity type semiconductor layer and the second electrode and having a first opening exposing a part of the second conductivity type semiconductor layer,
The second electrode has a first region penetrating the first opening and contacting a part of the second conductive type semiconductor layer exposed by the first opening,
Wherein all of the first region of the second electrode is in Schottky contact with a part of the second conductive type semiconductor layer exposed by the first opening. 제6항에 있어서,
상기 전류 차단층은 상기 제1 전극과 수직 방향으로 오버랩되는 발광 소자. The method according to claim 6,
And the current blocking layer overlaps with the first electrode in a vertical direction. 제6항에 있어서, 상기 제2 전극은,
지지 기판;
상기 지지 기판 상에 배치되는 반사층;
상기 반사층과 상기 제2 도전형 반도체층 사이에 배치되는 오믹 접촉층; 및
상기 전류 차단층과 상기 오믹 접촉층 사이에 배치되고, 상기 전류 차단층의 제1 개구부를 관통하여 상기 제2 도전형 반도체층의 일부와 쇼트키 접촉하는 쇼트키 접촉층을 포함하는 발광 소자.7. The plasma display panel of claim 6,
A support substrate;
A reflective layer disposed on the supporting substrate;
An ohmic contact layer disposed between the reflective layer and the second conductive semiconductor layer; And
And a Schottky contact layer which is disposed between the current blocking layer and the ohmic contact layer and which is in Schottky contact with a part of the second conductivity type semiconductor layer through the first opening of the current blocking layer. 제6항에 있어서, 상기 제2 전극은,
지지 기판;
상기 지지 기판 상에 배치되는 반사층; 및
상기 반사층과 상기 제2 도전형 반도체층 사이에 배치되는 오믹 접촉층을 포함하며,
상기 반사층은,
상기 오믹 접촉층 및 상기 전류 차단층의 제1 개구부를 관통하여 상기 제2 도전형 반도체층의 일부와 쇼트키 접촉하는 쇼트키 접촉부를 갖는 발광 소자.7. The plasma display panel of claim 6,
A support substrate;
A reflective layer disposed on the supporting substrate; And
And an ohmic contact layer disposed between the reflective layer and the second conductive type semiconductor layer,
Wherein,
And a Schottky contact portion which is in Schottky contact with a part of the second conductivity type semiconductor layer through the first opening of the ohmic contact layer and the current blocking layer. 제6항에 있어서, 상기 제2 전극은,
지지 기판;
상기 지지 기판 상에 배치되는 확산 방지층;
상기 확산 방지층 상에 배치되는 반사층; 및
상기 반사층과 상기 제2 도전형 반도체층 사이에 배치되는 오믹 접촉층을 포함하며,
상기 확산 방지층은,
상기 반사층, 상기 오믹 접촉층 및 상기 전류 차단층의 제1 개구부를 관통하여 상기 제2 도전형 반도체층의 일부와 쇼트키 접촉하는 쇼트키 접촉부를 갖는 발광 소자.7. The plasma display panel of claim 6,
A support substrate;
A diffusion barrier layer disposed on the support substrate;
A reflection layer disposed on the diffusion preventing layer; And
And an ohmic contact layer disposed between the reflective layer and the second conductive type semiconductor layer,
The diffusion preventing layer
And a Schottky contact portion which is in Schottky contact with a part of the second conductivity type semiconductor layer through the first opening of the reflection layer, the ohmic contact layer and the current blocking layer. 제6항에 있어서, 상기 제2 전극은,
지지 기판;
상기 지지 기판 상에 배치되는 확산 방지층;
상기 확산 방지층 상에 배치되는 반사층; 및
상기 반사층과 상기 제2 도전형 반도체층 사이에 배치되는 오믹 접촉층을 포함하며,
상기 오믹 접촉층은,
상기 전류 차단층의 제1 개구부를 관통하여 상기 제2 도전형 반도체층의 일부와 쇼트키 접촉하는 쇼트키 접촉부를 가지며, 상기 쇼트키 접촉부를 제외한 부분은 상기 제2 도전형 반도체층의 나머지 부분과 오믹 접촉하는 발광 소자.7. The plasma display panel of claim 6,
A support substrate;
A diffusion barrier layer disposed on the support substrate;
A reflection layer disposed on the diffusion preventing layer; And
And an ohmic contact layer disposed between the reflective layer and the second conductive type semiconductor layer,
The ohmic contact layer may be formed,
And a Schottky contact portion that passes through the first opening of the current blocking layer and is in Schottky contact with a portion of the second conductive type semiconductor layer, and a portion except for the Schottky contact portion is connected to the remaining portion of the second conductive type semiconductor layer The light emitting element contacting the ohmic contact. 패키지 몸체;
상기 패키지 몸체 상에 배치되는 제1 금속층 및 제2 금속층; 및
상기 제1 금속층 및 상기 제2 금속층과 전기적으로 연결되는 제1항 내지 제11항 중 어느 한 항에 기재된 발광 소자를 포함하는 발광 소자 패키지.A package body;
A first metal layer and a second metal layer disposed on the package body; And
The light emitting device package according to any one of claims 1 to 11, which is electrically connected to the first metal layer and the second metal layer.
KR1020100099214A 2010-10-12 2010-10-12 A light emitting device and a light emitting device package KR101756333B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100099214A KR101756333B1 (en) 2010-10-12 2010-10-12 A light emitting device and a light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100099214A KR101756333B1 (en) 2010-10-12 2010-10-12 A light emitting device and a light emitting device package

Publications (2)

Publication Number Publication Date
KR20120037636A KR20120037636A (en) 2012-04-20
KR101756333B1 true KR101756333B1 (en) 2017-07-11

Family

ID=46138688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100099214A KR101756333B1 (en) 2010-10-12 2010-10-12 A light emitting device and a light emitting device package

Country Status (1)

Country Link
KR (1) KR101756333B1 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102075059B1 (en) * 2012-10-18 2020-02-10 엘지이노텍 주식회사 Light emitting device and light emitting device package
CN103078027A (en) * 2013-01-31 2013-05-01 武汉迪源光电科技有限公司 Light emitting diode with current barrier layer
KR102357289B1 (en) * 2014-07-01 2022-02-03 서울바이오시스 주식회사 Light emitting device
KR20160027730A (en) * 2014-09-02 2016-03-10 서울바이오시스 주식회사 Light emitting diode
KR102332839B1 (en) * 2015-01-29 2021-11-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device and light emitting device package
KR101761835B1 (en) 2015-05-22 2017-07-26 서울바이오시스 주식회사 Light-emitting diode with high efficiency
WO2016190569A1 (en) * 2015-05-22 2016-12-01 Seoul Viosys Co., Ltd. Light emitting diode with high efficiency
KR20160143430A (en) 2015-06-05 2016-12-14 서울바이오시스 주식회사 Light-emitting diode
CN105261684A (en) * 2015-11-11 2016-01-20 海迪科（南通）光电科技有限公司 LED structure possessing intermittent CBL
KR102465406B1 (en) * 2016-01-07 2022-11-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device
KR102501191B1 (en) * 2016-01-13 2023-02-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 light emitting device
CN105720156B (en) * 2016-02-03 2018-07-31 华灿光电(苏州）有限公司 A kind of light emitting diode and preparation method thereof
CN105720155B (en) * 2016-02-03 2018-07-31 华灿光电(苏州）有限公司 A kind of Light-emitting diode LED and preparation method thereof
CN105826439B (en) * 2016-03-16 2019-02-05 华灿光电(苏州）有限公司 A kind of light-emitting diode chip for backlight unit and preparation method thereof
CN106784218B (en) * 2016-12-13 2019-10-29 华灿光电（浙江）有限公司 A kind of LED chip and preparation method thereof
CN106784192B (en) * 2016-12-28 2019-10-29 湘能华磊光电股份有限公司 A kind of light-emitting diode chip for backlight unit and preparation method thereof
CN108231961B (en) * 2018-01-30 2019-05-14 厦门乾照光电股份有限公司 A kind of production method of LED chip structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721515B1 (en) 2006-01-09 2007-05-23 서울옵토디바이스주식회사 Light emitting diode having ito layer and method for manufacturing the same diode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721515B1 (en) 2006-01-09 2007-05-23 서울옵토디바이스주식회사 Light emitting diode having ito layer and method for manufacturing the same diode

Also Published As

Publication number Publication date
KR20120037636A (en) 2012-04-20

Similar Documents

Publication Publication Date Title
KR101756333B1 (en) A light emitting device and a light emitting device package
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101154320B1 (en) Light emitting device, light emitting device package, and lighting device with the same
US7928464B2 (en) Light emitting device and light emitting device package
KR100999733B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
US8324649B2 (en) Light emitting device
KR101666442B1 (en) Light emitting diode and Light emitting device comprising the same
JP2019004161A (en) Light-emitting element
KR101014071B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
KR101182920B1 (en) Light emitting device and fabrication method thereof
KR101769048B1 (en) Light emitting device, light emitting device package and lighting installation having the same
KR20120031340A (en) Light emitting device
KR102413447B1 (en) Light emitting device
KR101689164B1 (en) Light-Emitting device
KR20150052513A (en) LED device and package having the same
KR102075059B1 (en) Light emitting device and light emitting device package
KR101063907B1 (en) A light emitting device
KR20120006257A (en) Electrode, light emitting device, light emitting device package, and lighting system
KR101777262B1 (en) A light emitting device
KR102338140B1 (en) Semiconductor device
KR101679760B1 (en) A light emitting device
KR101785646B1 (en) Light emitting device
KR20120069616A (en) Light emitting device
KR101692508B1 (en) A light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant