KR20150052513A

KR20150052513A - LED device and package having the same

Info

Publication number: KR20150052513A
Application number: KR1020130133974A
Authority: KR
Inventors: 채종현
Original assignee: 서울바이오시스 주식회사
Priority date: 2013-11-06
Filing date: 2013-11-06
Publication date: 2015-05-14

Abstract

An light emitting device according to the present disclosure includes a substrate; a light emitting structure which includes a first semiconductor layer on the substrate; an active layer formed on the first semiconductor layer and a second semiconductor layer and emits light; a first electrode pad formed on the first semiconductor layer; a first connection electrode which is formed on the first semiconductor layer and is connected to the first electrode pad; a guard pattern part which is arranged on the substrate and surrounds the edge of the light emitting structure; and a substrate which includes a dummy bonding pad which surrounds the edge. The dummy bonding pad of the substrate is bonded to the guard pattern of the light emitting structure.

Description

TECHNICAL FIELD [0001] The present invention relates to a light emitting device,

본 개시(disclosure)는 발광 소자에 관한 것으로서, 보다 상세하게는 발광 소자 및 그 제조 방법에 관한 것이다.The disclosure relates to a light emitting element, and more particularly, to a light emitting element and a method of manufacturing the same.

발광 다이오드(LED: Light Emitting Diode)는 전기 에너지를 빛 에너지로 변환시켜 빛을 발생시키는 소자로서, 일반적으로 p형 반도체와 n형 반도체의 이종접합 구조를 가지고, 다양한 광을 방출하는 활성층을 포함하여 구성된다. 발광 다이오드에 포함된 반도체로 전달되는 전류의 흐름에 따라 여분의 전자와 정공이 발광성 재결합에 의해 빛을 발생시키게 된다. 발광 다이오드(LED)가 개발된 이래, 디스플레이, 조명 장치, 백라이트등의 광원으로 사용되는 등 그 활용 범위가 점차 확대되고 있다. 특히 정보 통신기기가 소형화 및 슬림화되는 추세에 따라 발광 다이오드를 포함하는 기기의 각종 부품들은 더욱 소형화되는 반면, 높은 광 효율에 대한 요구는 더욱 높아지고 있다. 이러한 다양한 광원들에 적용되고 있는 발광 소자는 빛의 균일성 및 발광 면적, 신뢰성 등이 중요한 요소로 작용하고 있으며, 최근 플립칩(flip chip) 형태의 발광 소자에 대한 관심이 높아지고 있다. 플립칩 형태의 발광 소자는, 기판 상에 광을 방출하는 활성층을 포함하는 발광 구조체를 인쇄회로기판 등에 전극 패드를 이용하여 플립칩 본딩하여 제작되고 있다. BACKGROUND ART Light emitting diodes (LEDs) are devices that convert electrical energy into light energy to generate light. Generally, the light emitting diode has a heterojunction structure of a p-type semiconductor and an n-type semiconductor and includes an active layer . The excess electrons and holes generate light by electroluminescence recombination according to the flow of electric current to the semiconductor included in the light emitting diode. Since the development of light emitting diodes (LEDs), they have been widely used as light sources for displays, lighting devices, and backlights. Particularly, as information communication devices are becoming smaller and slimmer, various components of devices including light emitting diodes are further miniaturized, while demands for higher light efficiency are further increasing. The uniformity of the light, the light emitting area, and the reliability are important factors in the light emitting device applied to various light sources. Recently, attention has been paid to a flip chip type light emitting device. A flip chip type light emitting device is manufactured by flip chip bonding a light emitting structure including an active layer that emits light onto a substrate to a printed circuit board or the like using an electrode pad.

그런데 플립칩 실장 기술에 있어서, 발광 구조체의 표면, 특히 인쇄회로기판과 접합되는 전극 패드는 대기 중에 항상 노출되어 있고, 경우에 따라서는 고습 환경에 노출되는 경우가 있다. 구체적으로, 살균 및 정화 작용을 하는 자외선(UV)을 광원으로 제공하는 발광 다이오드를 포함하는 기기는 정수기 등과 같은 수중 환경에 노출되고 있다. 그런데 전극 패드가 대기 또는 수중 환경에 노출되어 있으면, 노출된 부분을 통해 수분이 흡수되는 흡습(moisture absorption) 현상이 이루어져 신뢰성이 저하되고 특히, 수중 환경을 포함하는 고온 고습한 환경에서 신뢰성이 취약한 문제가 있다.
However, in the flip chip mounting technique, the surface of the light emitting structure, in particular, the electrode pad bonded to the printed circuit board is always exposed to the atmosphere, and in some cases, is exposed to a high humidity environment. Specifically, a device including a light emitting diode that provides ultraviolet rays (UV) serving as a sterilizing and purifying function as a light source is exposed to an underwater environment such as a water purifier. However, if the electrode pad is exposed to the atmosphere or underwater environment, the moisture absorption phenomenon occurs in which the moisture is absorbed through the exposed portion, thereby decreasing the reliability of the electrode pad. Particularly, in the high temperature and high humidity environment including the underwater environment, .

본 개시의 실시예는, 발광 구조체의 표면 및 전극 패드가 대기 중에 노출되어 수분이 흡수되는 흡습 현상에 의해 신뢰성이 저하되는 것을 방지할 수 있는 발광 소자 및 그 제조 방법을 제공한다.
The embodiment of the present disclosure provides a light emitting device and a method of manufacturing the same that can prevent the reliability of the surface of the light emitting structure and the electrode pad from being deteriorated by the moisture absorption phenomenon in which moisture is absorbed by exposure to the atmosphere.

본 개시의 일 관점에 따른 발광 소자는, 기판; 상기 기판 상에 제1 반도체층과, 상기 제1 반도체층 상에 형성된 활성층 및 제2 반도체층을 포함하며 광원을 방출하는 발광 구조체; 상기 제1 반도체층 상에 형성된 제1 전극 패드; 상기 제1 반도체층 상에 형성되어 상기 제1 전극 패드에 연결되는 제1 연결전극; 상기 기판 상에 배치되고 상기 발광 구조체의 가장자리를 둘러싸게 형성된 가드 패턴부; 및 가장자리를 둘러싸게 형성된 더미 본딩 패드를 포함하는 기판을 포함하되, 상기 기판의 더미 본딩 패드가 상기 발광 구조체의 가드 패턴에 접합된다.According to one aspect of the present disclosure, a light emitting device includes: a substrate; A light emitting structure including a first semiconductor layer on the substrate, an active layer and a second semiconductor layer formed on the first semiconductor layer and emitting a light source; A first electrode pad formed on the first semiconductor layer; A first connection electrode formed on the first semiconductor layer and connected to the first electrode pad; A guard pattern portion disposed on the substrate and surrounding the edge of the light emitting structure; And a dummy bonding pad formed to surround the edge, wherein a dummy bonding pad of the substrate is bonded to the guard pattern of the light emitting structure.

본 개시에 있어서, 상기 발광 구조체는 상기 기판 상에 적어도 둘 이상의 복수 개의 발광 구조체가 소정 간격만큼 서로 이격하여 배치될 수 있다.In the present disclosure, the light emitting structure may include at least two or more light emitting structures spaced apart from each other by a predetermined distance on the substrate.

상기 가드 패턴은 상기 제1 연결전극 또는 제1 전극 패드와 동일한 물질이며, 전기적으로 연결되어 있지 않다.The guard pattern is the same material as the first connection electrode or the first electrode pad and is not electrically connected.

상기 가드 패턴은 상기 제1 반도체층 상에 형성되어 있으며 상기 제1 전극 패드와 연결된 제1 반도체층과 상기 가드 패턴에 연결된 제1 반도체층이 서로 이격되어 있다.The guard pattern is formed on the first semiconductor layer, and the first semiconductor layer connected to the first electrode pad and the first semiconductor layer connected to the guard pattern are spaced apart from each other.

상기 발광 구조체는, 상기 발광 구조체의 제2 반도체층과 연결되는 제2 전극 패드; 및 상기 발광 구조체의 제2 반도체층 상에 형성되어 상기 제2 전극 패드에 연결되는 제2 연결전극을 더 포함한다.The light emitting structure includes a second electrode pad connected to a second semiconductor layer of the light emitting structure; And a second connection electrode formed on the second semiconductor layer of the light emitting structure and connected to the second electrode pad.

상기 제1 연결전극은 상기 발광 구조체 사이에 노출된 공간상에 배치되고, 상기 기판의 길이 방향으로 연장된 라인(line) 형상으로 형성된다.The first connection electrode is disposed on a space exposed between the light emitting structures and is formed in a line shape extending in the longitudinal direction of the substrate.

상기 발광 구조체는 상기 기판의 길이 방향으로 연장된 직사각형의 형상으로 형성된다.The light emitting structure is formed in a rectangular shape extending in the longitudinal direction of the substrate.

상기 발광 구조체는, 상기 제1 연결전극과 상기 제2 전극 패드 사이에 삽입되고, 상기 기판 상에 상기 발광 구조체의 제2 연결전극의 표면 일부를 노출시키는 제1 개구부, 상기 제1 연결전극의 표면을 일부 노출시키는 제2 개구부 및 제3 개구부를 포함하는 절연층을 더 포함하여 형성된다.The light emitting structure may include a first opening inserted between the first connection electrode and the second electrode pad and exposing a part of the surface of the second connection electrode of the light emitting structure on the substrate, And an insulating layer including a second opening portion and a third opening portion that partially expose the first insulating layer.

상기 제1 개구부는 상기 기판의 가장자리에 위치한 상기 제2 연결전극을 부분적으로 노출시키고, 상기 가장자리 부분을 제외한 나머지 영역의 제2 연결전극은 차단하게 형성된다.The first opening partially exposes the second connection electrode located at the edge of the substrate and the second connection electrode of the remaining region except the edge is blocked.

상기 제2 개구부 또는 제3 개구부는 상기 제1 개구부에 의해 노출된 상기 제2 연결전극과 상기 기판의 수평 방향으로 교차하지 않게 상기 발광 구조체 사이의 상기 제1 연결전극을 노출시키게 형성된다.The second opening or the third opening is formed to expose the first connection electrode between the light emitting structure and the second connection electrode exposed by the first opening so as not to intersect with the horizontal direction of the substrate.

상기 절연층은, 산화막, 질화막, 유기박막의 단일막 또는 하나 이상의 물질을 포함하는 적층막으로 형성된다.The insulating layer is formed of a single film of an oxide film, a nitride film, an organic thin film, or a laminated film including at least one substance.

상기 기판은 인쇄회로기판 또는 서브 마운트 기판 및 상기 서브 마운트 기판의 하부에 배치된 인쇄회로기판을 포함한다.The substrate includes a printed circuit board or a submount substrate and a printed circuit board disposed below the submount substrate.

본 개시의 일 관점에 따른 발광 소자의 제조방법은, 기판 상에 각각 제1 반도체층과, 상기 제1 반도체층 상에 형성된 활성층 및 제2 반도체층을 포함하며 광원을 방출하는 발광 구조체 및 상기 발광 구조체의 가장자리를 둘러싸게 형성된 가드 패턴부를 형성하는 단계를 포함한다.According to an aspect of the present disclosure, there is provided a method of manufacturing a light emitting device including a first semiconductor layer, a light emitting structure including an active layer and a second semiconductor layer formed on the first semiconductor layer, And forming a guard pattern portion formed to surround the edge of the structure.

본 개시에 있어서, 상기 발광 구조체를 형성하는 단계는 상기 제1 반도체층의 노출면 상에 제1 연결전극을 형성하고, 상기 제2 반도체층 상에 제2 연결전극을 형성하는 단계; 상기 기판 상에 상기 발광 구조체의 제2 연결전극의 표면 일부를 노출시키는 제1 개구부, 상기 제1 연결전극의 표면을 일부 노출시키는 제2 개구부 및 제3 개구부를 포함하는 절연층을 형성하는 단계; 상기 기판 상에 상기 발광 구조체의 제2 연결전극을 연결하는 제1 전극 패드, 상기 제1 연결전극을 연결하는 제2 전극 패드를 형성하는 단계; 가장자리를 둘러싸게 형성된 더미 본딩 패드를 포함하는 기판을 준비하는 단계; 및 상기 기판의 더미 본딩 패드와 상기 발광 구조체의 가드 패턴부를 접속시키는 단계를 더 포함한다.The forming of the light emitting structure may include forming a first connecting electrode on the exposed surface of the first semiconductor layer and a second connecting electrode on the second semiconductor layer, Forming an insulating layer on the substrate, the insulating layer including a first opening exposing a part of the surface of the second connection electrode of the light emitting structure, a second opening exposing a part of the surface of the first connection electrode, and a third opening; Forming a first electrode pad connecting the second connection electrode of the light emitting structure on the substrate, and a second electrode pad connecting the first connection electrode; Preparing a substrate comprising a dummy bonding pad formed to surround the edge; And connecting a dummy bonding pad of the substrate and a guard pattern portion of the light emitting structure.

상기 발광 구조체는 상기 기판 상에 적어도 둘 이상의 복수 개의 발광 구조체가 소정 간격만큼 이격하여 배치하여 형성할 수 있다.The light emitting structure may include at least two or more light emitting structures spaced apart from each other by a predetermined distance on the substrate.

상기 발광 구조체는 각각 소정 간격만큼 이격하여 배치되고, 상기 기판의 길이 방향으로 연장된 직사각형의 형상으로 형성한다.The light emitting structure is spaced apart from each other by a predetermined distance, and is formed in a rectangular shape extending in the longitudinal direction of the substrate.

상기 제1 연결전극은 상기 발광 구조체 사이에 노출된 공간상에 배치되고, 상기 기판의 길이 방향으로 연장된 라인(line) 형상으로 형성한다.The first connection electrode is disposed on a space exposed between the light emitting structures and is formed in a line shape extending in the longitudinal direction of the substrate.

상기 발광 구조체로부터 방출되는 광원은 자외선(UV)이다. The light source emitted from the light emitting structure is ultraviolet (UV).

상기 제1 연결전극은 티타늄/알루미늄/티타늄/금(Ti/Al/Ti/Au) 구조로 형성한다. The first connection electrode is formed of a titanium / aluminum / titanium / gold (Ti / Al / Ti / Au) structure.

상기 제1 전극패드 또는 제2 전극패드를 형성하는 단계는, 상기 가드 패턴부 상에 더미 전극 패드를 형성하는 단계를 더 포함할 수 있다.The forming of the first electrode pad or the second electrode pad may further include forming a dummy electrode pad on the guard pattern portion.

상기 기판과 상기 발광 구조체를 접속시키는 단계 이후에, 상기 접속된 발광 구조체 및 기판의 일 측면부에 언더필 수지층을 형성하는 단계를 더 포함할 수 있다.
Forming an underfill resin layer on one side of the connected light emitting structure and the substrate after the step of connecting the substrate and the light emitting structure.

본 개시에 따르면, 발광 구조체를 둘러싸는 가드 패턴을 도입하여 발광 구조체의 표면 또는 금속 부분이 대기 중에 노출되는 것을 방지할 수 있다. 이에 따라, 대기 중 또는 수중 환경에 노출되어 수분이 흡수되는 흡습 현상에 의해 신뢰성이 저하되는 것을 방지할 수 있다. According to the present disclosure, a guard pattern surrounding the light emitting structure can be introduced to prevent the surface or the metal portion of the light emitting structure from being exposed to the atmosphere. Accordingly, it is possible to prevent the reliability from being deteriorated by the moisture absorption phenomenon in which moisture is absorbed by exposure to the atmosphere or underwater environment.

따라서 UV 광원을 방출하여 물을 정수하는 정수 장치(water purifier) 내부에 발광 소자를 배치하는 경우에도 수분이 흡수되어 발광 소자의 성능이 저하 또는 파손되는 것을 방지할 수 있다.
Therefore, even when a light emitting device is disposed inside a water purifier that emits a UV light source to purify water, moisture is absorbed to prevent deterioration or breakage of the performance of the light emitting device.

도 1 내지 도 11은 본 개시의 실시예에 따른 발광 소자의 제조 방법을 설명하기 위해 나타내보인 도면들이다.FIGS. 1 to 11 are views illustrating a method of manufacturing a light emitting device according to an embodiment of the present disclosure.

이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 보다 상세하게 설명하고자 한다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. Embodiments of the present disclosure will now be described in more detail with reference to the accompanying drawings. In the drawings, the width, thickness, and the like of the components are enlarged in order to clearly illustrate the components of each device. It is to be understood that when an element is described as being located on another element, it is meant that the element is directly on top of the other element or that additional elements can be interposed between the elements .

복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. Like numbers refer to like elements throughout the several views. It is to be understood that the singular forms "a", "an", and "the" include plural referents unless the context clearly dictates otherwise, and the terms "comprise" Or combinations thereof, and does not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 경우에 따라 반대의 순서대로 수행되는 경우를 배제하지 않는다. Further, in carrying out the method or the manufacturing method, the respective steps of the method may take place differently from the stated order unless clearly specified in the context. That is, each process may occur in the same order as described, may be performed substantially concurrently, and may not be excluded in some cases in the reverse order.

도 1 내지 도 11은 본 개시의 실시예에 따른 발광 소자의 제조 방법을 설명하기 위해 나타내보인 도면들이다. 여기서 도 9 및 도 10은 본 개시에 따른 발광 소자를 인쇄회로기판 상에 본딩하는 방법을 설명하기 위해 나타내보인 도면이다. 그리고 도 11은 본 개시에 따른 발광 소자를 서브 마운트 기판을 매개로 인쇄회로기판 상에 본딩하는 방법을 나타내보인 도면이다.FIGS. 1 to 11 are views illustrating a method of manufacturing a light emitting device according to an embodiment of the present disclosure. 9 and 10 are diagrams for explaining a method of bonding the light emitting device according to the present disclosure onto a printed circuit board. 11 is a view showing a method of bonding a light emitting device according to the present disclosure to a printed circuit board via a submount substrate.

도 1을 참조하면, 기판(100) 상에 제1 반도체층(105), 활성층(110) 및 제2 반도체층(120)을 차례로 적층한다. 기판(100)은 반도체 성장용 기판으로 제공되며, 광 투과성 성질을 가지는 재질로 이루어질 수 있다. 일 예로, 기판(100)은 전기 절연성을 갖는 사파이어를 포함하는 투명한 재질로 이루어질 수 있다. 그러나 이에 한정되지는 않으며, 탄화규소(SiC), 산화아연(ZnO), 실리콘(Si), 갈륨비소(GaAs) 또는 갈륨질화물(GaN)의 그룹에서 선택하여 적용할 수 있다. Referring to FIG. 1, a first semiconductor layer 105, an active layer 110, and a second semiconductor layer 120 are sequentially stacked on a substrate 100. The substrate 100 is provided as a substrate for semiconductor growth, and may be made of a material having a light-transmitting property. For example, the substrate 100 may be made of a transparent material including sapphire having electrical insulation. However, the present invention is not limited thereto, and can be selected from the group consisting of silicon carbide (SiC), zinc oxide (ZnO), silicon (Si), gallium arsenide (GaAs) or gallium nitride (GaN).

제1 반도체층(105)은 제1 도전형의 불순물, 예를 들어 n형 도전형 불순물이 도핑된 갈륨질화물(GaN)을 포함하여 이루어질 수 있다. 제1 반도체층(105) 상에 도핑된 제1 도전형의 불순물은 실리콘(Si), 게르마늄(Ge) 또는 주석(Sn)을 포함하는 n형 도전형 그룹에서 선택하여 이용할 수 있다. 이하 기재에서 "제1" 및 "제2" 등의 표기는 순서나 다른 부재를 의미하기보다는 부재들을 설명의 편의상 구분하기 위해서 사용된 것으로 이해될 수 있다. The first semiconductor layer 105 may include gallium nitride (GaN) doped with a first conductivity type impurity, for example, an n-type conductivity type impurity. The dopant of the first conductivity type doped on the first semiconductor layer 105 may be selected from an n-type conductivity group including silicon (Si), germanium (Ge), or tin (Sn). In the following description, the notations such as " first "and" second "are used to distinguish members from each other for convenience of explanation rather than order or other members.

제1 반도체층(105) 상에 배치된 활성층(110)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자 우물층(미도시함)과 양자 장벽층(미도시함)이 교대로 적층된 다중 양자 우물(MQW: multi quantum well) 구조로 형성될 수 있다. 예를 들어, 양자 우물층은 인듐갈륨질화물(InGaN)계열로 이루어지고, 양자 장벽층은 갈륨질화물(GaN)계열 또는 인듐갈륨질화물(InGaN)로 이루어질 수 있다. 활성층(110)은 활성층에서 생성된 광을 반사시킬 수 있게 반사 금속을 포함하는 반사층(미도시함)을 더 포함하여 형성될 수 있다. 여기서 활성층(110)은 자외선(UV) 파장 범위의 광원을 제공할 수 있다.The active layer 110 disposed on the first semiconductor layer 105 emits light having a predetermined energy by recombination of electrons and holes, and a quantum well layer (not shown) and a quantum barrier layer (not shown) May be alternatively stacked in a multi quantum well (MQW) structure. For example, the quantum well layer may be made of indium gallium nitride (InGaN), and the quantum barrier layer may be made of gallium nitride (GaN) or indium gallium nitride (InGaN). The active layer 110 may further include a reflective layer (not shown) including a reflective metal so as to reflect light generated in the active layer. Here, the active layer 110 may provide a light source in the ultraviolet (UV) wavelength range.

활성층(110) 상에는 제2 반도체층(120)이 배치될 수 있다. 제2 반도체층(120)은 제2 도전형 불순물, 예를 들어 p형 도전형 불순물이 도핑된 갈륨질화물(GaN)을 포함하여 이루어질 수 있다. 제2 도전형 불순물은 마그네슘(Mg) 또는 아연(Zn)을 포함하는 p형 도전형 그룹에서 선택하여 이용할 수 있다.The second semiconductor layer 120 may be disposed on the active layer 110. The second semiconductor layer 120 may include gallium nitride (GaN) doped with a second conductivity type impurity, for example, a p-type conductivity type impurity. The second conductivity type impurity may be selected from a p-type conductivity type group including magnesium (Mg) or zinc (Zn).

도 2a 및 도 2b를 참조하면, 제2 반도체층(120, 도 1 참조) 및 활성층(110, 도 1 참조)을 식각하여 메인 영역(main region, A) 및 메인 영역(A) 주위를 둘러싸는 가드 영역(guard region, B)이 정의한다. 여기서 도 2b는 도 2a를 I-I’방향을 따라 잘라내어 나타내보인 단면도이다. 이하, 이에 대한 설명은 생략하기로 한다. 메인 영역(A)에는 복수 개의 발광 구조체(121a)들이 배치되고, 가드 영역(B)에는 발광 구조체(121a)들의 외곽부를 둘러싸는 가드 패턴부(121b)가 형성된다. 구체적으로, 메인 영역(A)에 배치된 발광 구조체(121a)는 제2 반도체층 패턴(120a) 및 활성층 패턴(110a)을 포함하고, 가드 영역(B)에 배치된 가드 패턴부(121b)는 제2 반도체층 가드 패턴(120b) 및 활성층 가드 패턴(110b)을 포함하여 구성될 수 있다. 2A and 2B, an active layer 110 (see FIG. 1) and a second semiconductor layer 120 (see FIG. 1) are etched to form a main region A and a main region A Is defined by a guard region (B). Here, FIG. 2B is a cross-sectional view taken along the line I-I 'of FIG. 2A. Hereinafter, a description thereof will be omitted. A plurality of light emitting structures 121a are arranged in the main region A and a guard pattern portion 121b surrounding the outer portions of the light emitting structures 121a is formed in the guard region B. More specifically, the light emitting structure 121a disposed in the main region A includes the second semiconductor layer pattern 120a and the active layer pattern 110a, and the guard pattern portion 121b disposed in the guard region B The second semiconductor layer guard pattern 120b and the active layer guard pattern 110b.

메인 영역(A)에 형성된 제2 반도체층(120) 및 활성층(110)은 메사 식각(mesa etching)으로 식각되어 제1 반도체층(105)의 표면 일부를 노출시킬 수 있다. 여기서 제1 반도체층(105)은 다른 적층물보다 낮은 위치의 표면 일부를 노출시킬 수 있다. 예를 들어, 제2 반도체층(120), 활성층(110) 및 제1 반도체층(105)의 일부가 메사 식각되어 제1 반도체층(105)의 일부 표면영역이 노출될 수 있다. 이때 메사 식각에 의하여 노출되는 제1 반도체층(105)의 노출면은 활성층(110)의 하부면보다 낮게 위치할 수 있다. 메사 식각은 건식식각(dry etch) 방식으로 수행될 수 있다. 일 예에서 메인 영역(A)에 형성된 제2 반도체층 패턴(120a) 및 활성층 패턴(110a)을 포함하는 개개의 발광 구조체(121a)는 도 2a에 도시된 바와 같이, 기판(100)의 길이방향으로 연장된 직사각형의 형상을 가지게 형성될 수 있다. 또한, 가드 영역(B)에 형성된 제2 반도체층 가드 패턴(120b) 및 활성층 가드 패턴(110b)을 포함하는 가드 패턴부(121b)는 발광 구조체(120a)가 배치된 메인 영역(A)을 노출시키면서 소정 간격만큼 이격하여 배치될 수 있다. The second semiconductor layer 120 and the active layer 110 formed in the main region A may be etched by mesa etching to expose a part of the surface of the first semiconductor layer 105. [ Here, the first semiconductor layer 105 may expose a part of the surface at a position lower than the other stack. For example, the second semiconductor layer 120, the active layer 110, and a part of the first semiconductor layer 105 may be mesa-etched to expose a part of the surface region of the first semiconductor layer 105. At this time, the exposed surface of the first semiconductor layer 105 exposed by the mesa etching may be located lower than the lower surface of the active layer 110. The mesa etching may be performed in a dry etch manner. 2A, each of the light emitting structure 121a including the second semiconductor layer pattern 120a and the active layer pattern 110a formed in the main region A may be formed in the longitudinal direction of the substrate 100 As shown in FIG. The guard pattern portion 121b including the second semiconductor layer guard pattern 120b and the active layer guard pattern 110b formed in the guard region B exposes the main region A in which the light emitting structure 120a is disposed And spaced apart from each other by a predetermined distance.

도 3a 및 도 3b를 참조하면, 제1 반도체층(105)의 노출면 상에 제1 연결전극(130)을 형성한다. 제1 연결전극(130)은 개개의 발광 구조체(121a) 사이에 이격된 공간 사이로 노출된 제1 반도체층(105) 상에 형성하며, 도 3a에 도시한 바와 같이, 발광 구조체(121a)의 길이 방향으로 연장된 라인(line) 형상으로 형성할 수 있다. 여기서 제1 연결전극(130)은 n형 도전형 불순물이 도핑된 제1 반도체층(105)과 전기적으로 연결되며, 오믹층(ohmic layer)으로 구성될 수 있다. 제1 연결전극(130)은 단일 금속 혹은 금속 합금등을 다중으로 적층하여 형성할 수 있다. 제1 연결전극(130)을 구성하는 오믹층은 티타늄(Ti), 알루미늄(Al), 금(Au)을 포함하는 금속층으로 이루어질 수 있다. 특히, UV(Ultra violet) 파장범위의 광원을 방출하는 발광 구조체인 경우에는 티타늄/알루미늄/티타늄/금(Ti/Al/Ti/Au) 구조로 형성될 수 있다. 여기서 알루미늄(Al) 등은 활성층 패턴(110a)에서 발생된 빛을 효과적으로 반사하여 발광 구조체(121a)의 광추출 효율을 개선할 수 있다.Referring to FIGS. 3A and 3B, a first connection electrode 130 is formed on the exposed surface of the first semiconductor layer 105. The first connection electrode 130 is formed on the first semiconductor layer 105 exposed between spaces separated between the individual light emitting structures 121a and the length of the light emitting structure 121a And may be formed in a line shape extending in the direction of a line. Here, the first connection electrode 130 is electrically connected to the first semiconductor layer 105 doped with the n-type conductive impurity, and may be formed of an ohmic layer. The first connection electrode 130 may be formed by laminating a single metal or a metal alloy. The ohmic layer constituting the first connection electrode 130 may be formed of a metal layer including titanium (Ti), aluminum (Al), and gold (Au). In particular, the light emitting structure may be formed of a titanium / aluminum / titanium / gold (Ti / Al / Ti / Au) structure in the case of a light emitting structure emitting a light source in a UV (Ultra violet) wavelength range. Here, aluminum (Al) or the like can effectively reflect light generated in the active layer pattern 110a and improve light extraction efficiency of the light emitting structure 121a.

제1 반도체층(105)의 노출면 상에 제1 연결전극(130)을 형성하고, 메인 영역(A)의 제2 반도체층 패턴(120a)의 노출면 상에는 제2 연결전극(140a)을 형성한다. 제2 연결전극(140a)은 p형 도전형 불순물이 도핑된 제2 반도체층 패턴(120a)과 전기적으로 연결되며, 발광 구조체의 길이 방향으로 연장된 라인 형상으로 형성한다. 일 예에서, 발광 구조체(121a)에서 방출되는 광원이 가시광선 또는 UV-A 파장 범위인 경우에 제2 연결전극(140a)은, 오믹층, 반사층, 스트레스 완화층, 배리어층 및 콘택층이 적층된 구조로 구성될 수 있다. 이 경우, 오믹층은 티타늄(Ti), 알루미늄(Al), 금(Au)을 포함하는 금속층으로 이루어질 수 있으며, Ti/Al/Ti/Au 구조로 형성될 수 있고, 반사층은 은(Ag)을 포함하여 형성할 수 있다. 또한 스트레스 완화층은 백금/니켈(Pt/Ni) 합금 또는 니켈/티타늄(Ni/Ti) 합금을 포함하여 형성할 수 있다. 배리어층은 측면으로 침투하는 솔더 물질이 하부 방향으로 침투하는 것을 방지하는 역할을 한다.The first connection electrode 130 is formed on the exposed surface of the first semiconductor layer 105 and the second connection electrode 140a is formed on the exposed surface of the second semiconductor layer pattern 120a of the main region A do. The second connection electrode 140a is electrically connected to the second semiconductor layer pattern 120a doped with the p-type conductive impurity and is formed in a line shape extending in the longitudinal direction of the light emitting structure. In one example, when the light source emitted from the light emitting structure 121a is in the visible light or the UV-A wavelength range, the second connecting electrode 140a is formed by stacking the ohmic layer, the reflective layer, the stress relieving layer, . &Lt; / RTI > In this case, the ohmic layer may be formed of a metal layer containing titanium (Ti), aluminum (Al) and gold (Au), and may be formed of a Ti / Al / Ti / Au structure, Can be formed. The stress relieving layer may also be formed of a platinum / nickel (Pt / Ni) alloy or a nickel / titanium (Ni / Ti) alloy. The barrier layer serves to prevent downward penetration of solder material that penetrates laterally.

다른 예에서, 발광 구조체(121a)에서 방출되는 광원이 UV-B 파장 범위인 경우에 제2 연결전극(140a)은 니켈/금(Ni/Au) 합금 또는 니켈/금(Ni/Au) 합금과 접착층(미도시함)으로 구성될 수 있다. 여기서 접착층은 니켈/금(Ni/Au) 합금을 제2 반도체층 패턴(120a)과 부착시키는 역할을 한다. 이때, 메인 영역(A)과 가드 영역(B) 사이의 전체 높이를 균일하게 유지하기 위해, 가드 영역(B) 상에 배치된 제2 반도체층 가드 패턴(120b) 상에도 더미 패턴(dummy pattern, 140b)으로 제2 연결전극의 금속층을 형성할 수 있다. In another example, when the light source emitted from the light emitting structure 121a is in the UV-B wavelength range, the second connection electrode 140a may be formed of a Ni / Au alloy or a Ni / Au alloy And an adhesive layer (not shown). Here, the adhesive layer serves to attach the nickel / gold (Ni / Au) alloy to the second semiconductor layer pattern 120a. At this time, in order to uniformly maintain the total height between the main region A and the guard region B, a dummy pattern is formed on the second semiconductor layer guard pattern 120b disposed on the guard region B, 140b to form a metal layer of the second connection electrode.

도 4a 및 도 4b를 참조하면, 메인 영역(A)과 가드 영역(B) 경계면의 제1 반도체층(105, 도 3b 참조)의 노출된 부분을 식각하여 기판(100)의 표면 일부(150)를 노출시킨다. 이와 같이, 메인 영역(A)과 가드 영역(B) 사이의 제1 반도체층(105)의 노출된 부분을 식각함에 따라 메인 영역(A)에 형성된 발광 구조체(121a)과 가드 영역(B) 상에 형성된 가드 패턴부(121b)가 전기적으로 분리되어 후속 공정에서 단락(short)이 발생하는 것을 방지할 수 있다. 이에 따라 제1 반도체층은 메인 영역(A)의 발광 구조체(121a) 하부에 배치된 제1 반도체층(105a) 및 가드 영역(B)의 가드 패턴부(121b) 하부에 배치된 제1 반도체층(105b)으로 정의될 수 있다. 4A and 4B, the exposed portion of the first semiconductor layer 105 (see FIG. 3B) at the interface between the main region A and the guard region B is etched to expose the surface portion 150 of the substrate 100, . As described above, by etching the exposed portion of the first semiconductor layer 105 between the main region A and the guard region B, the light emitting structure 121a and the guard region B formed on the main region A It is possible to prevent the guard pattern portion 121b from being electrically disconnected from being short-circuited in the subsequent process. The first semiconductor layer includes a first semiconductor layer 105a disposed under the light emitting structure 121a of the main region A and a first semiconductor layer 105b disposed under the guard pattern portion 121b of the guard region B. [ (105b).

도 5를 참조하면, 메인 영역(A) 및 가드 영역(B)을 포함하는 기판(100) 상에 절연층(160)을 형성한다. 절연층(160)은 산화막, 질화막, 유기박막의 단일막 또는 하나 이상의 물질을 포함하는 적층막으로 형성할 수 있다. 여기서 산화막은 산화규소(SiO₂) 또는 산화알루미늄(Al₂O₃)을 포함하는 물질을 사용할 수 있고, 질화막은 실리콘질화막(SiNx)을 포함하여 적용할 수 있다. 또한 유기박막은 폴리이미드(polyimide), 테프론(teflon) 또는 패럴린(parylene)을 포함하여 사용할 수 있다. 절연층(160)은 기판(100) 전면에 형성되며, 기판(100)의 노출된 표면 일부(150)도 덮도록 형성한다. Referring to FIG. 5, an insulating layer 160 is formed on a substrate 100 including a main region A and a guard region B. Referring to FIG. The insulating layer 160 may be formed of a single layer of an oxide film, a nitride film, an organic thin film, or a laminated film including at least one material. Here, the oxide film may be a material containing silicon oxide (SiO ₂ ) or aluminum oxide (Al ₂ O ₃ ), and the nitride film may be a silicon nitride film (SiN x). The organic thin film may be used including polyimide, teflon or parylene. The insulating layer 160 is formed on the entire surface of the substrate 100 and covers the exposed surface portion 150 of the substrate 100.

도 6a 및 도 6b를 참조하면, 절연층(160)을 선택적으로 식각하여 메인 영역(A)의 제2 연결전극(140a)의 표면 일부 영역을 노출시키는 제1 개구부(165) 및 제1 연결전극(130)의 표면을 일부 노출시키는 제2 개구부(167) 및 제3 개구부(168)를 형성한다. 도 6a를 참조하면, 제1 개구부(165)는 기판(100)의 가장자리 부분에 위치한 제2 연결전극(140a)의 표면을 노출시키고 가장자리 부분을 제외선 나머지 영역의 제2 연결전극(140a) 부분은 절연층(160)으로 덮여 있다. 6A and 6B, the insulating layer 160 is selectively etched to form a first opening 165 for exposing a portion of the surface of the second connection electrode 140a of the main region A, A second opening portion 167 and a third opening portion 168 that partially expose the surface of the semiconductor substrate 130 are formed. 6A, the first opening 165 exposes the surface of the second connection electrode 140a located at the edge portion of the substrate 100 and the second connection electrode 140a portion of the remaining region excluding the edge portion, Is covered with an insulating layer 160.

제2 개구부(167)는 메인 영역(A)의 발광 구조체(121a)들 사이사이에 배치된 제1 연결전극(130)을 부분적으로 노출시키며, 제1 개구부(165)에 의해 노출된 제2 연결전극(140a)과 수평 방향으로 교차하지 않게 제1 연결전극(130)을 노출시킨다. 이에 따라, 제1 개구부(165)에 의해 노출된 제2 연결전극(140a) 사이에 배치된 제1 연결전극(130) 부분은 절연층(160)으로 덮여 있게 된다. 또한, 제3 개구부(168)는 최외곽부에 배치된 발광 구조체(121a)의 바깥쪽에 위치한 제1 연결전극(130)을 노출시키며, 제3 개구부(168)에 의해 노출된 제1 연결전극(130)은 제2 개구부(165)에 의해 노출된 제1 연결전극(130)보다 긴 길이를 가지게 형성될 수 있다. The second opening 167 partially exposes the first connecting electrode 130 disposed between the light emitting structures 121a of the main region A and the second connecting portion 130 exposed by the first opening 165, The first connection electrode 130 is exposed so as not to cross the electrode 140a in the horizontal direction. Accordingly, the first connection electrode 130 disposed between the second connection electrodes 140a exposed by the first opening 165 is covered with the insulation layer 160. The third opening 168 exposes the first connection electrode 130 located outside the light emitting structure 121a disposed at the outermost portion and the first connection electrode 130 exposed by the third opening 168, 130 may have a longer length than the first connection electrode 130 exposed by the second opening 165.

도 7을 참조하면, 기판(100) 상에 금속층(170)을 형성한다. 금속층(170)은 전기전도성이 높은 금속 물질을 포함하여 형성할 수 있다. 여기서 금속층(170)은 이후 본딩될 서브 마운트 기판(미도시함)과 전기적으로 연결되는 솔더 역할을 하며, 니켈/티타늄(Ni/Ti) 합금을 포함하여 형성할 수 있다. Referring to FIG. 7, a metal layer 170 is formed on a substrate 100. The metal layer 170 may include a metal material having high electrical conductivity. Here, the metal layer 170 serves as a solder that is electrically connected to a submount substrate (not shown) to be bonded thereafter, and may include a nickel / titanium (Ni / Ti) alloy.

도 8a 및 도 8b를 참조하면, 금속층(170, 도 7 참조)을 선택적으로 식각하여 제1 전극 패드(170a), 제2 전극 패드(170b) 및 더미 전극 패드(170c)를 형성한다. 여기서 제1 전극 패드(170a)는 도 6a에서 제1 개구부(165)에 의해 노출된 제2 연결전극(140a)들을 전기적으로 연결하고, 제2 전극 패드(170b)는 도 6a에서 제2 개구부(167) 및 제3 개구부(168)에 의해 노출된 제1 연결전극(130)들을 전기적으로 연결시킨다. 이 경우, 제1 전극 패드(170a), 제2 전극 패드(170b) 및 더미 전극 패드(170c)는 도 8a에 도시한 바와 같이, 제1 오픈 영역(171) 및 제2 오픈 영역(172)에 의해 노출된 절연층(160)에 의해 서로 분리될 수 있다. Referring to FIGS. 8A and 8B, a first electrode pad 170a, a second electrode pad 170b, and a dummy electrode pad 170c are formed by selectively etching the metal layer 170 (see FIG. 7). The first electrode pad 170a electrically connects the second connection electrodes 140a exposed by the first opening 165 in FIG. 6A and the second electrode pad 170b electrically connects the second connection electrode 140a exposed in the second opening And the first connection electrodes 130 exposed by the third openings 168 are electrically connected to each other. In this case, the first electrode pad 170a, the second electrode pad 170b, and the dummy electrode pad 170c are electrically connected to the first open region 171 and the second open region 172, And may be separated from each other by an insulating layer 160 exposed by the insulating layer 160.

다음에 비록 도면에 도시하지는 않았지만, 제1 전극 패드(170a), 제2 전극 패드(170b) 및 더미 전극 패드(170c) 상부에 반사층, 배리어금속층 및 산화방지층을 형성한다. 여기서 반사층은 알루미늄(Al)을 포함하여 형성할 수 있고, 배리어금속층은 니켈(Ni), 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo) 또는 텅스텐(W)을 한층 또는 서로 다른 물질을 교차 증착하여 형성할 수 있다. 그리고 산화방지층은 산화 방지 및 이후 서브 마운트 기판과의 안정적인 패드 접촉 및 본딩을 위해 금(Au) 또는 금주석(AuSn) 합금층을 증착한다. 구체적으로, 금(Au)은 1㎛ 이상의 두께로 증착하는 것이 바람직하다. 여기서 가드 패턴부(121b)는 제1 연결전극(130) 또는 제1 전극 패드(170a)와 동일한 물질로 이루어질 수 있으나, 전기적으로 연결되어 있지 않다. 또한, 가드 패턴부(121b)는 가드 영역(b)에 배치된 제1 반도체층(105b) 상에 형성되어 있으면서 제1 전극패드(170a)와 연결된 메인 영역(a)에 배치된 제1 반도체층(105a)과 가드 패턴부(121b)에 연결된 제1 반도체층(105b)은 서로 이격하여 배치되어 있다. 구체적으로, 메인 영역(a)에 배치된 제1 반도체층(105a)과 가드 패턴부(121b)에 연결된 제1 반도체층(105b)은 절연층(160)에 의해 서로 분리되어 있다.Next, a reflective layer, a barrier metal layer, and an anti-oxidation layer are formed on the first electrode pad 170a, the second electrode pad 170b, and the dummy electrode pad 170c, though not shown in the drawing. The reflective layer may include aluminum (Al), and the barrier metal layer may be formed of one or more layers of nickel (Ni), titanium (Ti), chromium (Cr), molybdenum (Mo), or tungsten Followed by vapor deposition. The antioxidant layer then deposits gold (Au) or gold tin (AuSn) alloy layers to prevent oxidation and subsequent stable pad contact and bonding with the submount substrate. Specifically, it is preferable that gold (Au) is deposited to a thickness of 1 탆 or more. Here, the guard pattern portion 121b may be made of the same material as the first connection electrode 130 or the first electrode pad 170a, but is not electrically connected. The guard pattern portion 121b is formed on the first semiconductor layer 105b disposed in the guard region b and the first semiconductor layer 105b disposed in the main region a connected to the first electrode pad 170a. The first semiconductor layer 105a connected to the guard pattern portion 121b and the first semiconductor layer 105b connected to the guard pattern portion 121b are arranged apart from each other. The first semiconductor layer 105a disposed in the main region a and the first semiconductor layer 105b connected to the guard pattern portion 121b are separated from each other by the insulating layer 160. [

도 9를 참조하면, 복수 개의 발광 구조체(140a)들이 배치된 기판(100)을 전면부에 회로패턴들이 형성된 인쇄회로기판(PCB, 200)과 마주보게 배치한다. 인쇄회로기판(200)은 인쇄회로기판(200)의 전면부(205)에 배치된 본딩 패드(210)와, 본딩 패드(210) 외곽 영역에 배치된 더미 본딩 패드(211)를 포함한다. 본딩 패드(210)는 범프(bump) 형태로 형성될 수도 있다. 더미 본딩 패드(211)는 발광 구조체(140a)들이 배치된 기판(100) 상에 형성된 더미 전극 패드(170c)와 동일한 형상을 갖도록 형성될 수 있다. Referring to FIG. 9, a substrate 100 on which a plurality of light emitting structures 140a are disposed is disposed to face a printed circuit board (PCB) 200 on which circuit patterns are formed. The printed circuit board 200 includes a bonding pad 210 disposed on the front surface 205 of the printed circuit board 200 and a dummy bonding pad 211 disposed on the outer surface of the bonding pad 210. The bonding pads 210 may be formed in a bump shape. The dummy bonding pad 211 may be formed to have the same shape as the dummy electrode pad 170c formed on the substrate 100 on which the light emitting structure 140a is disposed.

도 10을 참조하면, 앞서 설명한 복수 개의 발광 구조체(140a)들이 배치된 기판(100)과 인쇄회로기판(200)을 플립칩 본딩 방식으로 직접 접속시켜 발광 소자를 형성한다. 본 개시의 일 실시예에 따른 플립칩 본딩 공정은 제1 전극 패드(170a), 제2 전극 패드(170b)를 통해 본딩하되, 발광 구조체(140a)의 제1 반도체층(105a) 및 제2 반도체층(140a)이 제1 전극 패드(170a) 및 제2 전극 패드(170b)를 통해 인쇄회로기판(200)의 본딩 패드(210)에 전기적으로 연결되도록 본딩한다. Referring to FIG. 10, the substrate 100 on which the plurality of light emitting structures 140a described above are disposed and the printed circuit board 200 are directly connected by a flip chip bonding method to form a light emitting device. The flip chip bonding process according to an embodiment of the present disclosure is performed by bonding the first semiconductor layer 105a and the second semiconductor layer 105b of the light emitting structure 140a through the first electrode pad 170a and the second electrode pad 170b, The layer 140a is electrically connected to the bonding pad 210 of the printed circuit board 200 via the first electrode pad 170a and the second electrode pad 170b.

이때, 발광 구조체(140a) 주변을 둘러싸는 가드 패턴부(121b)를 포함하는 더미 전극 패드(170c)가 인쇄회로기판(200)의 더미 본딩 패드(211)에 본딩되면서 발광 구조체(140a)를 포함하는 발광 소자가 밀봉(sealing)되고 대기 중에 노출되는 것을 방지하여, 흡습 현상에 의해 발광 소자의 신뢰성이 저하되는 것을 방지할 수 있다. 또한, 자외선(UV) 광원을 방출하여 물을 정수하는 정수 장치(water purifier) 내부에 발광 구조체(140a)를 포함하는 발광 소자가 배치되는 경우에도, 발광 구조체(140a)는 가드 패턴부(121b)를 포함하는 더미 전극 패드(170c) 및 인쇄회로기판(200)의 더미 본딩 패드(211)에 의해 밀봉됨에 따라, 수분이 발광 구조체(140a) 내부로 침투되는 것을 방지할 수 있다. 아울러, 발광 구조체(140a) 및 인쇄회로기판(200)은 더미 본딩 패드(211) 및 가드 패턴부(121b)를 포함하는 더미 전극 패드(170c)의 일 측면부에 언더필 수지층(220)을 적용하여 외곽 영역을 추가로 밀봉시킬 수 있다. The dummy electrode pad 170c including the guard pattern portion 121b surrounding the periphery of the light emitting structure 140a is bonded to the dummy bonding pad 211 of the printed circuit board 200 to include the light emitting structure 140a It is possible to prevent the light emitting element from being sealed and exposed to the atmosphere, and to prevent the reliability of the light emitting element from being deteriorated by the moisture absorption phenomenon. In addition, even when a light emitting device including the light emitting structure 140a is disposed in a water purifier that emits an ultraviolet (UV) light source to purify water, the light emitting structure 140a is formed in the guard pattern portion 121b, And the dummy bonding pad 211 of the printed circuit board 200 to prevent moisture from penetrating into the inside of the light emitting structure 140a. The underfill resin layer 220 is applied to one side of the dummy electrode pad 170c including the dummy bonding pad 211 and the guard pattern portion 121b in the light emitting structure 140a and the printed circuit board 200 The outer region can be further sealed.

표면 실장 기술(SMT : Surface mounting technology)에서는 전극 패드의 면적이 넓을수록 인쇄회로기판 또는 서브 마운트 기판(submount substrate)에 발광 구조체를 용이하게 실장시킬 수 있다. 이에 본 개시의 일 실시예에 따른 발광 구조체(140a)는 도 8a에 도시한 바와 같이, 복수 개의 발광 구조체(140a)들 사이에 배치된 제1 연결전극(130)들 상에 배치된 제1 전극 패드(170a)의 면적만큼 전극 패드의 면적을 확보할 수 있어 인쇄회로기판(200) 상에 용이하게 실장시킬 수 있다. In the surface mounting technology (SMT), as the area of the electrode pad is wider, the light emitting structure can be easily mounted on a printed circuit board or a submount substrate. 8A, the light emitting structure 140a according to one embodiment of the present disclosure includes a plurality of first connection electrodes 130 disposed on the first connection electrodes 130 disposed between the plurality of light emitting structures 140a, The area of the electrode pad can be ensured by the area of the pad 170a, so that it can be mounted on the printed circuit board 200 with ease.

한편, 발광 구조체는 상술한 바와 같이, 인쇄회로기판(200)에 직접 실장하거나 또는 인쇄회로기판과 발광 구조체 사이에 서브마운트 기판을 매개로 하여 본딩시킬 수도 있다. 구체적으로, 도 11을 참조하면, 발광 구조체(140a)와 인쇄회로기판(200)을 서브 마운트 기판(300)을 매개로 접속시켜 발광 소자를 형성할 수 있다. 발광 구조체(140a)와 서브 마운트 기판(300)은 플립칩 본딩으로 부착할 수 있다. 서브 마운트 기판(300)은 전면부에 배치된 본딩 패드(305)와 본딩 패드(305) 외곽 영역에 배치된 더미 가드 패턴더미 본딩 패드(310)와, 서브 마운트 기판(300)을 관통하여 발광 구조체(140a)와 인쇄회로기판(200)을 전기적으로 연결하는 관통 전극(315)을 포함하여 형성될 수 있다. 서브 마운트 기판(300)과 인쇄회로기판(200)은 전기전도도를 가지는 물질을 포함하여 형성된 접속 패드(320)를 통해 연결될 수 있다. 예를 들어, 접속 패드(320)는 금(Au) 또는 금주석(AuSn) 합금층으로 형성될 수 있다. 인쇄회로기판(200) 및 서브 마운트 기판(300)은 일 측면부에 언더필 수지층(330)을 적용하여 외곽 영역을 추가로 밀봉시킬 수 있다.
On the other hand, the light emitting structure may be directly mounted on the printed circuit board 200, or may be bonded between the printed circuit board and the light emitting structure via the submount substrate, as described above. 11, a light emitting device can be formed by connecting the light emitting structure 140a and the printed circuit board 200 to each other through the submount substrate 300. Referring to FIG. The light emitting structure 140a and the submount substrate 300 can be attached by flip chip bonding. The submount substrate 300 includes a bonding pad 305 disposed on the front surface thereof and a dummy guard pattern dummy bonding pad 310 disposed on the outer surface of the bonding pad 305. The dummy guard pattern dummy bonding pad 310 passes through the submount substrate 300, And a penetrating electrode 315 electrically connecting the printed circuit board 200 and the printed circuit board 140a. The submount substrate 300 and the printed circuit board 200 may be connected through a connection pad 320 formed of a material having electrical conductivity. For example, the connection pad 320 may be formed of a gold (Au) or gold tin (AuSn) alloy layer. The printed circuit board 200 and the submount substrate 300 can further seal the outer region by applying the underfill resin layer 330 to one side portion.

100 : 기판 105: 제1 반도체층
110 : 활성층 120 : 제2 반도체층
A : 메인 영역 B : 가드 영역
121a : 발광 구조체 121b : 가드 패턴부
130 : 제1 연결전극 140a : 제2 연결전극
140b : 더미 패턴 160 : 절연층
170 : 금속층 170a : 제1 전극 패드
170b : 제2 전극 패드 170c : 더미 전극 패드
200 : 인쇄회로기판 300 : 서브 마운트 기판100: substrate 105: first semiconductor layer
110: active layer 120: second semiconductor layer
A: main area B: guard area
121a: light emitting structure 121b: guard pattern portion
130: first connection electrode 140a: second connection electrode
140b: dummy pattern 160: insulating layer
170: metal layer 170a: first electrode pad
170b: second electrode pad 170c: dummy electrode pad
200: printed circuit board 300: submount substrate

Claims

Board;
A light emitting structure including a first semiconductor layer on the substrate, an active layer and a second semiconductor layer formed on the first semiconductor layer and emitting a light source;
A first electrode pad formed on the first semiconductor layer;
A first connection electrode formed on the first semiconductor layer and connected to the first electrode pad;
A guard pattern portion disposed on the substrate and surrounding the edge of the light emitting structure; And
And a dummy bonding pad formed to surround the edge, wherein a dummy bonding pad of the substrate is bonded to a guard pattern of the light emitting structure.

The method according to claim 1,
Wherein the light emitting structure includes at least two or more light emitting structures spaced apart from each other by a predetermined distance on the substrate.

The method according to claim 1,
Wherein the guard pattern is the same material as the first connection electrode or the first electrode pad and is not electrically connected.

The method according to claim 1,
Wherein the guard pattern is formed on the first semiconductor layer and the first semiconductor layer connected to the first electrode pad and the first semiconductor layer connected to the guard pattern are disposed apart from each other.

The light emitting device according to claim 1,
A second electrode pad connected to the second semiconductor layer of the light emitting structure; And
And a second connection electrode formed on the second semiconductor layer of the light emitting structure and connected to the second electrode pad.

The method according to claim 1,
Wherein the first connection electrode is disposed in a space exposed between the light emitting structures and is formed in a line shape extending in the longitudinal direction of the substrate.

The method according to claim 1,
Wherein the light emitting structure is formed in a rectangular shape extending in the longitudinal direction of the substrate.

6. The light emitting device according to claim 5,
A first opening portion which is inserted between the first connection electrode and the second electrode pad and exposes a part of the surface of the second connection electrode of the light emitting structure on the substrate, 2 < / RTI > opening and a third opening.

9. The method of claim 8,
Wherein the first opening partially exposes the second connection electrode located at the edge of the substrate and the second connection electrode of the remaining region except the edge is blocked.

9. The method of claim 8,
And the second opening or the third opening exposes the first connection electrode between the light emitting structure and the second connection electrode exposed by the first opening so as not to intersect with the substrate in the horizontal direction.

9. The semiconductor device according to claim 8,
An oxide film, a nitride film, a single film of an organic thin film, or a laminated film including at least one substance.

The method according to claim 1,
Wherein the substrate includes a printed circuit board or a submount substrate and a printed circuit board disposed below the submount substrate.

Forming a light emitting structure including a first semiconductor layer on the substrate, an active layer and a second semiconductor layer formed on the first semiconductor layer and emitting a light source, and a guard pattern portion surrounding the edge of the light emitting structure, Emitting device.

14. The method of claim 13,
The forming of the light emitting structure may include forming a first connection electrode on the exposed surface of the first semiconductor layer and a second connection electrode on the second semiconductor layer;
Forming an insulating layer on the substrate, the insulating layer including a first opening exposing a portion of a surface of a second connection electrode of the light emitting structure, a second opening exposing a part of the surface of the first connection electrode, and a third opening;
Forming a first electrode pad connecting the second connection electrode of the light emitting structure on the substrate, and a second electrode pad connecting the first connection electrode;
Preparing a substrate comprising a dummy bonding pad formed to surround the edge; And
And connecting a dummy bonding pad of the substrate and a guard pattern portion of the light emitting structure.

The method according to claim 13 or 14,
Wherein the light emitting structure includes at least two or more light emitting structures spaced apart from each other by a predetermined distance on the substrate.

15. The method of claim 14,
Wherein the light emitting structure is spaced apart from each other by a predetermined distance, and the light emitting structure is formed in a rectangular shape extending in the longitudinal direction of the substrate.

14. The method of claim 13,
Wherein the first connection electrode is disposed in a space exposed between the light emitting structures and is formed in a line shape extending in the longitudinal direction of the substrate.

14. The method of claim 13,
Wherein the light source emitted from the light emitting structure is ultraviolet (UV) light.

15. The method of claim 14,
Wherein the first connection electrode is formed of a titanium / aluminum / titanium / gold (Ti / Al / Ti / Au) structure.

15. The method of claim 14, wherein the insulating layer
A nitride film, an organic thin film, or a laminated film including at least one substance.

15. The method of claim 14,
Wherein the first opening part partially exposes the second connection electrode located at the edge of the substrate and cuts off the second connection electrode in the remaining area except the edge part.

15. The method of claim 14,
The second opening or the third opening may include a light emitting element that exposes the first connection electrode disposed between the light emitting structure and the second connection electrode exposed by the first opening so as not to cross the horizontal direction of the substrate Gt;

15. The method of claim 14,
And the second opening has a shorter length than the third opening.

15. The method of claim 14,
The forming of the first electrode pad or the second electrode pad may further include forming a dummy electrode pad on the guard pattern portion.

15. The method of claim 14,
Further comprising the step of forming an underfill resin layer on one side of the connected light emitting structure and the substrate after connecting the substrate and the light emitting structure.

15. The method of claim 14,
Wherein the substrate comprises a printed circuit board.

15. The method of claim 14,
Wherein the substrate includes a submount substrate and a printed circuit board disposed below the submount substrate and having a penetrating electrode formed thereon.