KR20150069228A - Light emitting diode with wavelength conversion layer and method of fabricating the same - Google Patents

Light emitting diode with wavelength conversion layer and method of fabricating the same Download PDF

Info

Publication number
KR20150069228A
KR20150069228A KR1020130155412A KR20130155412A KR20150069228A KR 20150069228 A KR20150069228 A KR 20150069228A KR 1020130155412 A KR1020130155412 A KR 1020130155412A KR 20130155412 A KR20130155412 A KR 20130155412A KR 20150069228 A KR20150069228 A KR 20150069228A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
transparent electrode
electrode pad
wavelength conversion
Prior art date
Application number
KR1020130155412A
Other languages
Korean (ko)
Inventor
이희섭
장종민
채종현
이준섭
서대웅
노원영
강민우
김현아
배선민
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020130155412A priority Critical patent/KR20150069228A/en
Publication of KR20150069228A publication Critical patent/KR20150069228A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

Disclosed are a light emitting diode and a fabricating method thereof. The light emitting diode comprises: a support substrate; a semiconductor laminate arranged on the support substrate; a transparent electrode layer arranged between the support substrate and the semiconductor laminate, and being in contact with the semiconductor laminate; and a wavelength conversion layer arranged between the support substrate and the transparent electrode layer. Since the wavelength conversion layer is arranged between between the support substrate and a second conductivity semiconductor layer, all incident light to the support substrate passes through the wavelength conversion layer. Accordingly, the present invention can prevent light from being emitted to the outside by not passing through the wavelength conversion layer.

Description

파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE WITH WAVELENGTH CONVERSION LAYER AND METHOD OF FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a light emitting diode having a wavelength conversion layer and a method of manufacturing the same. BACKGROUND OF THE INVENTION [0002]

본 발명은 발광 다이오드 및 그것을 제조하는 방법에 관한 것으로, 특히, 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a light emitting diode having a wavelength conversion layer and a method of manufacturing the same.

질화갈륨(GaN) 계열의 발광 다이오드가 개발된 이래, GaN 계열의 LED는 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다.BACKGROUND ART GaN-based LEDs have been used in various applications such as color LED display devices, LED traffic signals, and white LEDs since gallium nitride (GaN) -based light emitting diodes have been developed.

질화갈륨 계열의 발광 다이오드는 일반적으로 사파이어와 같은 기판 상에 에피층들을 성장시키어 형성되며, N형 반도체층, P형 반도체층 및 이들 사이에 개재된 활성층을 포함한다. 한편, 상기 N형 반도체층 상에 N-전극 패드가 형성되고, 상기 P형 반도체층 상에 P-전극 패드가 형성된다. 상기 발광 다이오드는 상기 전극패드들을 통해 외부 전원에 전기적으로 연결되어 구동된다.Gallium nitride based light emitting diodes are generally formed by growing epitaxial layers on a substrate such as sapphire and include an N-type semiconductor layer, a P-type semiconductor layer, and an active layer interposed therebetween. On the other hand, an N-electrode pad is formed on the N-type semiconductor layer, and a P-electrode pad is formed on the P-type semiconductor layer. The light emitting diode is electrically connected to an external power source through the electrode pads.

일반적으로, 발광 다이오드는 발광 다이오드는 칩 형태로 제작된 후, 패키징된다. 종래, 발광 다이오드 패키지는, 미리 제조된 발광 다이오드 칩을 패키지 하우징 등에 실장함으로써 제조된다. 즉, 발광 다이오드 칩 제작 공정과, 발광 다이오드 패키지 제작 공정이 분리되어 있다. 따라서, 칩 제작 라인과 패키징 라인은 일반적으로 분리되어 있다. 한편, 파장변환층은 발광 다이오드 칩을 제작한 후에 발광 다이오드 칩 상에 형성되거나 패키지 제작 공정에서 발광 다이오드 칩 상에 형성된다. Generally, light emitting diodes are fabricated in a chip form and then packaged. Conventionally, a light emitting diode package is manufactured by mounting a previously manufactured light emitting diode chip in a package housing or the like. That is, the light emitting diode chip fabrication process and the light emitting diode package fabrication process are separated. Therefore, the chip fabrication line and the packaging line are generally separated. On the other hand, the wavelength conversion layer is formed on the light emitting diode chip after the light emitting diode chip is manufactured, or on the light emitting diode chip in the package making process.

최근, 발광 다이오드 칩 제작 공정과 패키지 제작 공정을 통합하여 칩 제작 라인에서 패키지를 완성하는 웨이퍼 레벨 발광 다이오드 패키지가 연구되고 있다. 웨이퍼 레벨 발광 다이오드 패키지 제작은, 종래 기술과 달리, 칩 제작 공정과 패키징 제작 공정이 함께 완료되는 것을 의도한다. 예를 들어, 대한민국 특허 공개공보 10-2013-0030178호는 웨이퍼 레벨에서 플립칩 구조의 발광 다이오드 패키지를 제조하는 방법을 개시하고 있다.2. Description of the Related Art In recent years, a wafer level light emitting diode package that packages a light emitting diode chip manufacturing process and a package manufacturing process in a chip manufacturing line has been studied. Unlike the prior art, fabrication of a wafer level light emitting diode package is intended to complete the chip fabrication process and the packaging fabrication process together. For example, Korean Patent Laid-Open Publication No. 10-2013-0030178 discloses a method of manufacturing a flip chip structure light emitting diode package at a wafer level.

상기 종래 기술은 성장 기판을 발광 다이오드 패키지의 지지 기판으로 사용한 실시예와 함께, 패키지의 지지를 위해 지지부를 추가적으로 형성하고 성장 기판을 제거함과 아울러, 파장변환층을 형성한 실시예를 개시하고 있다.The prior art discloses an embodiment in which a growth substrate is used as a support substrate of a light emitting diode package, a support is additionally formed for supporting the package, a growth substrate is removed, and a wavelength conversion layer is formed.

성장 기판을 남겨놓는 실시예의 경우, 파장 변환층을 성장 기판의 측면에 형성하는 것이 곤란하다. 즉, 웨이퍼 레벨에서 발광 다이오드 패키지를 형성하기 위해, 성장 기판 상에 파장변환층을 형성하고 웨이퍼를 개별 칩들로 분할해야 한다. 이 경우, 파장 변환층은 성장 기판의 측면에 형성되지 않으며, 따라서, 활성층에서 생성된 광의 일부는 성장 기판의 측면을 통해 파장변환 없이 방출된다.In the embodiment in which the growth substrate is left, it is difficult to form the wavelength conversion layer on the side surface of the growth substrate. That is, in order to form the light emitting diode package at the wafer level, the wavelength conversion layer must be formed on the growth substrate and the wafer must be divided into individual chips. In this case, the wavelength conversion layer is not formed on the side surface of the growth substrate, and therefore, a part of the light generated in the active layer is emitted without wavelength conversion through the side surface of the growth substrate.

한편, 지지부를 추가적으로 형성한 실시예의 경우, 성장 기판을 제거하고 파장변환층을 형성하기 때문에 파장변환 없이 광이 기판의 측면으로 방출되는 것을 방지할 수 있다. 그러나 지지부를 추가적으로 형성하기 때문에, 패키지 제조 공정이 복잡해진다. 더욱이, 지지부들이 성장 기판을 대신하여 웨이퍼를 지지해야 하고 또한 패드 전극들이 지지부를 통해 외부로 노출되어야 하기 때문에, 지지부를 형성하는 공정이 대단히 복잡하다는 문제점을 가진다.On the other hand, in the embodiment in which the supporting portion is additionally provided, since the growth substrate is removed and the wavelength conversion layer is formed, light can be prevented from being emitted to the side surface of the substrate without wavelength conversion. However, since the support is additionally formed, the package manufacturing process becomes complicated. Furthermore, since the supporting portions must support the wafer instead of the growth substrate and the pad electrodes must be exposed to the outside through the supporting portion, there is a problem that the process of forming the supporting portion is extremely complicated.

대한민국 특허 공개공보 10-2013-0030178호Korean Patent Publication No. 10-2013-0030178

본 발명이 해결하고자 하는 과제는, 웨이퍼 레벨에서 파장변환층을 형성할 수 있는 발광 다이오드 및 그것을 제조하는 방법을 제공하는 것이다.A problem to be solved by the present invention is to provide a light emitting diode capable of forming a wavelength conversion layer at a wafer level and a method of manufacturing the same.

본 발명이 해결하고자 하는 또 다른 과제는, 단순한 공정으로 제조될 수 있는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a wafer level light emitting diode package which can be manufactured by a simple process and a method of manufacturing the same.

본 발명이 해결하고자 하는 또 다른 과제는, 파장변환층을 통과하지 않고 광이 외부로 방출되는 것을 방지할 수 있는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a wafer level light emitting diode package that can prevent light from being emitted to the outside without passing through the wavelength conversion layer and a method of manufacturing the same.

본 발명이 해결하고자 하는 또 다른 과제는, 광 효율을 증가시킬 수 있는 발광 다이오드 및 그것을 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode capable of increasing light efficiency and a method of manufacturing the same.

본 발명의 일 태양에 따른 발광 다이오드는, 지지기판; 상기 지지기판 상에 배치된 반도체 적층; 상기 지지기판과 상기 반도체 적층 사이에 배치되며, 상기 반도체 적층에 콘택하는 투명 전극층; 및 상기 지지기판과 상기 투명 전극층 사이에 배치된 파장변환층을 포함한다.According to one aspect of the present invention, there is provided a light emitting diode comprising: a support substrate; A semiconductor stack disposed on the supporting substrate; A transparent electrode layer which is disposed between the supporting substrate and the semiconductor laminated layer and contacts the semiconductor laminated layer; And a wavelength conversion layer disposed between the supporting substrate and the transparent electrode layer.

광은 지지기판을 통해 외부로 방출되며, 이때, 파장변환층이 지지기판과 제2 도전형 반도체층 사이에 배치되므로, 지지기판으로 입사되는 광은 모두 파장변환층을 통과한다. 따라서, 광이 파장변환층을 통과하지 않고 외부로 방출되는 것을 방지할 수 있다.The light is emitted to the outside through the support substrate. At this time, since the wavelength conversion layer is disposed between the support substrate and the second conductivity type semiconductor layer, all the light incident on the support substrate passes through the wavelength conversion layer. Therefore, it is possible to prevent light from being emitted to the outside without passing through the wavelength conversion layer.

몇몇 실시예들에 있어서, 상기 파장변환층은 상기 투명 전극층과 직접 접촉할 수 있다. 나아가, 상기 파장변환층은 형광체를 함유하는 SOG를 포함할 수 있다.In some embodiments, the wavelength conversion layer may be in direct contact with the transparent electrode layer. Furthermore, the wavelength conversion layer may include a SOG containing a phosphor.

다른 실시예들에 있어서, 상기 발광 다이오드는 상기 파장변환층과 상기 제2 도전형 반도체층 사이에 배치된 접착층을 더 포함할 수 있다. 나아가, 상기 접착층은 SOG를 포함할 수 있다.In other embodiments, the light emitting diode may further include an adhesive layer disposed between the wavelength conversion layer and the second conductive type semiconductor layer. Further, the adhesive layer may comprise SOG.

한편, 상기 발광 다이오드는, 상기 투명 전극층에 대향하여 상기 반도체 적층 상에 위치하는 제1 전극 패드 및 제2 전극 패드를 더 포함할 수 있다. 상기 제1 전극 패드는 상기 반도체 적층의 상부면에 전기적으로 접속하고, 상기 제2 전극 패드는 상기 투명 전극층에 접속한다.The light emitting diode may further include a first electrode pad and a second electrode pad which are positioned on the semiconductor stacked layer opposite to the transparent electrode layer. The first electrode pad is electrically connected to the upper surface of the semiconductor laminate, and the second electrode pad is connected to the transparent electrode layer.

상기 제1 전극 패드 및 제2 전극 패드가 상기 반도체 적층 상에 위치하므로, 상기 제1 및 제2 전극 패드들을 이용하여 상기 발광 다이오드를 인쇄회로기판 등에 실장할 수 있다.Since the first electrode pad and the second electrode pad are located on the semiconductor laminate, the light emitting diode can be mounted on a printed circuit board or the like using the first and second electrode pads.

또한, 상기 제2 전극 패드는 상기 반도체 적층을 관통하여 상기 투명 전극층에 접속할 수 있다. 제2 전극 패드는 상기 투명 전극층을 통해 반도체 적층에 전기적으로 접속된다.The second electrode pad may be connected to the transparent electrode layer through the semiconductor laminate. And the second electrode pad is electrically connected to the semiconductor stack through the transparent electrode layer.

한편, 상기 반도체 적층은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 상기 투명 전극층은 상기 제2 도전형 반도체층에 전기적으로 접속하고, 상기 제1 전극 패드는 상기 제1 도전형 반도체층에 전기적으로 접속하며, 상기 제2 전극 패드는 상기 반도체 적층을 관통하여 상기 투명 전극층에 접속할 수 있다.Meanwhile, the semiconductor lamination layer may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer. Wherein the transparent electrode layer is electrically connected to the second conductivity type semiconductor layer, the first electrode pad is electrically connected to the first conductivity type semiconductor layer, and the second electrode pad penetrates the semiconductor laminate, And can be connected to the electrode layer.

상기 발광 다이오드는 상기 반도체 적층의 상부면 및 측면의 적어도 일부를 덮는 반사기를 더 포함할 수 있다. 상기 반사기에 의해 광을 반사시킴으로써 광 효율을 향상시킬 수 있다. 상기 반사기는 분포 브래그 반사기 또는 금속 반사층을 포함할 수 있다.The light emitting diode may further include a reflector covering at least a part of the upper surface and the side surface of the semiconductor stack. The light efficiency can be improved by reflecting the light by the reflector. The reflector may comprise a distributed Bragg reflector or a metal reflective layer.

한편, 상기 반사기는 금속 반사층을 포함할 수 있으며, 상기 제2 전극 패드 또는 상기 제1 전극 패드가 상기 금속 반사층에 전기적으로 접속될 수 있다.Meanwhile, the reflector may include a metal reflection layer, and the second electrode pad or the first electrode pad may be electrically connected to the metal reflection layer.

몇몇 실시예들에 있어서, 상기 반도체 적층은 상부면 및 하부면을 갖고, 상기 투명 전극층은 상기 하부면에 콘택하며, 상기 반도체 적층은 상기 상부면에 거칠어진 면을 가질 수 있다. 나아가, 상기 반도체 적층은 n형 반도체층, 활성층 및 p형 반도체층을 포함하며, 상기 거칠어진 면은 n형 반도체층에 형성될 수 있다.In some embodiments, the semiconductor stack has upper and lower surfaces, the transparent electrode layer contacts the lower surface, and the semiconductor stack may have a roughened surface on the upper surface. Furthermore, the semiconductor laminate may include an n-type semiconductor layer, an active layer and a p-type semiconductor layer, and the roughened surface may be formed in the n-type semiconductor layer.

상기 발광 다이오드는 웨이퍼 레벨 발광 다이오드 패키지일 수 있다. 본 명세서에서, "웨이퍼 레벨 발광 다이오드 패키지"는 칩 제작 공정 완료와 함께 패키징 공정이 완료된 발광 소자로서, 추가의 패키징 공정 없이 직접 인쇄회로보드 등에 실장될 수 있는 발광 소자를 의미한다. 이 웨이퍼 레벨 발광 다이오드 패키지는 파장변환층을 포함하며, 이 파장변환층은 웨이퍼 레벨에서 발광 다이오드 패키지를 제조하는 공정 중에 웨이퍼에 통합된다.The light emitting diode may be a wafer level light emitting diode package. As used herein, the term "wafer level light emitting diode package" means a light emitting device in which a packaging process is completed with completion of a chip fabrication process, and can be directly mounted on a printed circuit board or the like without additional packaging process. This wafer level light emitting diode package includes a wavelength conversion layer that is incorporated into the wafer during the process of manufacturing the light emitting diode package at the wafer level.

본 발명의 또 다른 태양에 따른 발광 다이오드 제조 방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층을 형성하고, 상기 반도체 적층 상에 투명 전극층을 형성하고, 지지기판 상에 파장변환층을 형성하고, 상기 파장변환층과 상기 투명 전극층이 서로 마주보도록 상기 지지기판을 상기 반도체 적층에 부착하고, 상기 반도체 적층으로부터 상기 기판을 제거하는 것을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a light emitting diode, comprising: forming a semiconductor stack including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer on a substrate; forming a transparent electrode layer on the semiconductor stack; Forming a wavelength conversion layer on the support substrate, attaching the support substrate to the semiconductor laminate so that the wavelength conversion layer and the transparent electrode layer face each other, and removing the substrate from the semiconductor laminate.

이에 따라, 지지기판과 제2 도전형 반도체층 사이에 파장변환층이 배치된 웨이퍼가 제공되며, 이 웨이퍼를 이용하여 웨이퍼 레벨 발광 다이오드 패키지를 제조할 수 있어, 패키지 제작 공정을 단순화할 수 있다.Accordingly, there is provided a wafer in which the wavelength conversion layer is disposed between the supporting substrate and the second conductivity type semiconductor layer, and the wafer level light emitting diode package can be manufactured using the wafer, thereby simplifying the package manufacturing process.

상기 지지기판은 접착층에 의해 상기 반도체 적층 구조에 부착될 수 있다. 나아가, 상기 접착층은 SOG를 포함할 수 있다. 광학적으로 투명한 SOG를 이용함으로써, 광 손실을 줄일 수 있으며, 또한, 무기물 SOG를 이용함으로써, 발광 다이오드 패키지 제작 공정의 안정성을 도모할 수 있다.The supporting substrate may be attached to the semiconductor laminated structure by an adhesive layer. Further, the adhesive layer may comprise SOG. By using the optically transparent SOG, the light loss can be reduced, and by using the inorganic SOG, the stability of the manufacturing process of the light emitting diode package can be achieved.

상기 발광 다이오드 제조 방법은, 상기 반도체 적층을 패터닝하여 분리 영역 및 관통홈들을 형성하는 것을 더 포함할 수 있다. 상기 관통홈들을 통해 상기 투명 전극층이 노출된다.The light emitting diode manufacturing method may further include patterning the semiconductor stack to form the isolation region and the through holes. And the transparent electrode layer is exposed through the through-holes.

상기 발광 다이오드 제조 방법은, 상기 관통홈들을 통해 상기 투명 전극층에 전기적으로 연결되는 제2 전극 패드를 형성하고, 상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극 패드를 형성하는 것을 더 포함할 수 있다.The light emitting diode manufacturing method may further include forming a second electrode pad electrically connected to the transparent electrode layer through the through holes and forming a first electrode pad electrically connected to the first conductive semiconductor layer can do.

나아가, 상기 발광 다이오드 제조 방법은, 상기 제1 전극 패드 및 제2 전극 패드를 형성하기 전에 상기 분리 영역에 의해 분리된 반도체 적층 상에 제1 절연층을 형성하는 것을 더 포함할 수 있다. 상기 제1 절연층은 상기 제1 도전형 반도체층을 노출시키는 개구부 및 상기 관통홈 내의 투명 전극층을 노출시키는 개구부를 가질 수 있다.Furthermore, the method of manufacturing the light emitting diode may further include forming a first insulating layer on the semiconductor stack separated by the isolation region before forming the first electrode pad and the second electrode pad. The first insulating layer may have an opening for exposing the first conductivity type semiconductor layer and an opening for exposing the transparent electrode layer in the through hole.

상기 제1 절연층은 분포 브래그 반사기일 수 있다. 이와 달리, 상기 발광 다이오드 제조 방법은, 상기 제1 절연층 상에 금속 반사층을 형성하는 것을 더 포함할 수 있다.The first insulating layer may be a distributed Bragg reflector. Alternatively, the light emitting diode manufacturing method may further include forming a metal reflection layer on the first insulating layer.

한편, 상기 발광 다이오드 제조 방법은, 상기 분리 영역 및 관통홈들을 형성하기 전 또는 후에 상기 반도체 적층의 상부면에 거칠어진 면을 형성하는 것을 더 포함할 수 있다.The light emitting diode manufacturing method may further include forming a roughened surface on the upper surface of the semiconductor stacked layer before or after forming the isolation region and the through grooves.

나아가, 상기 발광 다이오드는 웨이퍼 레벨 발광 다이오드 패키지일 수 있다.Further, the light emitting diode may be a wafer level light emitting diode package.

본 발명의 또 다른 태양에 따른 발광 다이오드 제조 방법은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층을 형성하고, 상기 반도체 적층 상에 투명 전극층을 형성하고, 상기 투명 전극층에 지지기판을 부착하고, 상기 기판을 제거하는 것을 포함한다. 나아가, 상기 지지 기판은 형광체를 함유하는 접착층에 의해 반도체 적층 구조체에 부착된다.According to another aspect of the present invention, there is provided a method of manufacturing a light emitting diode, comprising: forming a semiconductor stack including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer on a substrate; forming a transparent electrode layer on the semiconductor stack; Attaching a supporting substrate to the transparent electrode layer, and removing the substrate. Further, the supporting substrate is attached to the semiconductor laminated structure by an adhesive layer containing a phosphor.

이에 따라, 접착층이 파장변환층으로서 기능하며, 형광체를 활성층에 더욱 가깝게 배치할 수 있어 파장변환 없이 외부로 방출되는 광을 더욱 줄일 수 있다.Thus, the adhesive layer functions as the wavelength conversion layer, and the fluorescent substance can be disposed closer to the active layer, so that the light emitted to the outside without wavelength conversion can be further reduced.

상기 접착층은 형광체를 함유하는 SOG를 포함할 수 있다. 즉, 형광체를 혼합한 SOG를 이용하여 지지기판을 반도체 적층 구조에 부착시킬 수 있다.The adhesive layer may include a SOG containing a phosphor. That is, the support substrate can be attached to the semiconductor laminated structure using the SOG mixed with the phosphor.

이에 따라, 지지기판과 제2 도전형 반도체층 사이에 파장변환층이 배치된 웨이퍼가 제공된다. 이 웨이퍼를 이용하여 웨이퍼 레벨 발광 다이오드 패키지를 제조할 수 있으며, 접착층 내에 형광체를 혼합함으로써, 패키지 제작 공정을 더욱 단순화할 수 있다.Thereby, a wafer is provided in which the wavelength conversion layer is disposed between the supporting substrate and the second conductivity type semiconductor layer. The wafer-level light emitting diode package can be manufactured using this wafer, and the package manufacturing process can be further simplified by mixing the phosphor in the adhesive layer.

본 발명의 실시예들에 따르면, 지지기판과 파장변환층을 포함하는 웨이퍼를 이용하여 발광 다이오드를 제조함으로써, 웨이퍼 레벨 발광 다이오드 패키지 제조 공정을 단순화할 수 있다. 특히, 본 발명의 실시예들에 따르면, 웨이퍼 레벨에서 파장변환층을 형성한 발광 다이오드 패키지가 제공된다. 또한, 파장변환층이 지지기판과 반도체 적층 구조 사이에 배치되므로, 파장변환층을 통과하지 않고 광이 외부로 방출되는 것을 방지할 수 있다. 나아가, 반사기를 채택함으로써 광 손실을 방지할 수 있어 광 효율을 개선할 수 있다.According to the embodiments of the present invention, the manufacturing process of the wafer level light emitting diode package can be simplified by manufacturing the light emitting diode using the wafer including the support substrate and the wavelength conversion layer. Particularly, according to embodiments of the present invention, a light emitting diode package in which a wavelength conversion layer is formed at a wafer level is provided. Further, since the wavelength conversion layer is disposed between the support substrate and the semiconductor laminated structure, light can be prevented from being emitted to the outside without passing through the wavelength conversion layer. Further, by adopting a reflector, it is possible to prevent light loss and improve the light efficiency.

본 발명의 다른 특징 및 장점들이 또한 발명의 상세한 설명을 통해 명확하게 이해될 것이다.Other features and advantages of the invention will also be apparent from the detailed description of the invention.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.
FIGS. 2 to 7 are schematic cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
8 is a cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.
9 is a cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.
10 is a cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.
11 is a cross-sectional view illustrating a method of fabricating a light emitting diode according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도 1을 참조하면, 상기 발광 다이오드는, 지지기판(61), 파장변환층(63), 접착층(65), 투명 전극층(31), 반도체 적층(30), 제1 절연층(33), 제1 전극 패드(35a) 및 제2 전극 패드(35b), 금속 반사층(37) 및 제2 절연층(39)을 포함할 수 있다.1, the light emitting diode includes a support substrate 61, a wavelength conversion layer 63, an adhesive layer 65, a transparent electrode layer 31, a semiconductor laminate layer 30, a first insulation layer 33, A first electrode pad 35a and a second electrode pad 35b, a metal reflection layer 37 and a second insulation layer 39. [

지지기판(61)은 광을 투과시킬 수 있는 기판으로서, 예컨대, 유리 기판, 석영 기판, 또는 탄화실리콘 기판 등일 수 있다. 지지기판(61)은 하부면에 광추출 패턴(61a)을 가질 수 있다. 광추출 패턴(61a)은 도 1에 도시한 바와 같이 오목부와 볼록부들로 구성될 수 있다. 광추출 패턴(61a)은 지지기판(61)을 통해 방출되는 광의 추출 효율을 향상시킨다.The support substrate 61 may be a glass substrate, a quartz substrate, a silicon carbide substrate, or the like, which can transmit light. The supporting substrate 61 may have a light extracting pattern 61a on the lower surface thereof. The light extracting pattern 61a may be composed of a concave portion and a convex portion as shown in FIG. The light extracting pattern 61a improves the extraction efficiency of the light emitted through the support substrate 61. [

반도체 적층(30)은 지지기판(61) 상에 배치된다. 반도체 적층(30) 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다. 제1 도전형 반도체층(23)은 예컨대 n형 질화갈륨계층을 포함하고, 제2 도전형 반도체층(27)은 p형 질화갈륨계층을 포함할 수 있다. 또한, 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조일 수 있으며, 우물층과 장벽층을 포함할 수 있다. 또한, 우물층은 요구되는 광의 파장에 따라 질화갈륨계의 조성원소가 선택될 수 있으며, 예컨대 InGaN을 포함할 수 있다.The semiconductor laminate 30 is disposed on the supporting substrate 61. The semiconductor laminate 30 includes a first conductivity type semiconductor layer 23, an active layer 25, and a second conductivity type semiconductor layer 27. The first conductivity type semiconductor layer 23 may include, for example, an n-type gallium nitride layer and the second conductivity type semiconductor layer 27 may include a p-type gallium nitride layer. In addition, the active layer 25 may be a single quantum well structure or a multiple quantum well structure, and may include a well layer and a barrier layer. Further, the well layer may be a gallium nitride-based composition element depending on the wavelength of the required light, and may include, for example, InGaN.

반도체 적층(30)은 지지기판(61) 측에 하부면을 가지며, 그것에 대향하는 상부면을 가지며, 상부면과 하부면을 연결하는 측면을 가질 수 있다. 또한, 반도체 적층(30)은 그것을 관통하여 형성된 관통홈(30b)을 가질 수 있다.The semiconductor laminate 30 has a lower surface on the side of the support substrate 61, has an upper surface opposite to the lower surface, and may have a side connecting the upper surface and the lower surface. Further, the semiconductor laminate 30 may have a through-hole 30b formed therethrough.

투명 전극층(63)은 지지기판(61)과 반도체 적층(30) 사이에 배치되며, 반도체 적층(30)에 콘택한다. 투명 전극층(63)은 인디움틴산화막(ITO) 또는 아연산화막(ZnO)와 같은 투명 산화물로 형성될 수 있다. 투명 전극층(63)은 제2 도전형 반도체층(27)에 전기적으로 접속한다. 투명 전극층(31)은 반도체 적층(30)의 관통홈(30b)을 통해 노출된다.The transparent electrode layer 63 is disposed between the supporting substrate 61 and the semiconductor laminate 30 and contacts the semiconductor laminate 30. [ The transparent electrode layer 63 may be formed of a transparent oxide such as indium tin oxide (ITO) or zinc oxide (ZnO). The transparent electrode layer 63 is electrically connected to the second conductivity type semiconductor layer 27. The transparent electrode layer 31 is exposed through the through hole 30b of the semiconductor laminate 30. [

파장변환층(63)은 지지기판(61)과 투명 전극층(31) 사이에 배치된다. 파장변환층(63)은 활성층(25)에서 생성된 광을 파장변환하는 형광체를 함유할 수 있다. 나아가, 파장변환층(63)은 형광체의 소결체일 수 있으나, 무기물 바인더를 포함할 수도 있다.The wavelength conversion layer 63 is disposed between the support substrate 61 and the transparent electrode layer 31. The wavelength conversion layer 63 may contain a phosphor for wavelength-converting the light generated in the active layer 25. Further, the wavelength conversion layer 63 may be a sintered body of the phosphor, but may also include an inorganic binder.

접착층(65)은 파장변환층(63)과 투명 전극층(31) 사이에 배치되며, 파장변환층(63)과 투명 전극층(31)을 접착시킨다. 접착층(65)은 SOG를 포함할 수 있다. 이에 따라, 반도체 적층(30)이 지지기판(61)에 부착되어 지지될 수 있다.The adhesive layer 65 is disposed between the wavelength conversion layer 63 and the transparent electrode layer 31 to bond the wavelength conversion layer 63 and the transparent electrode layer 31 together. The adhesive layer 65 may comprise SOG. Accordingly, the semiconductor laminate 30 can be attached to the support substrate 61 and supported.

한편, 제1 전극 패드(35a) 및 제2 전극 패드(35b)는 반도체 적층(30) 상에 배치될 수 있다. 제1 및 제2 전극 패드들(35a, 35b)은 상기 투명 전극층(31)에 대향하여 반도체 적층(30)의 상부면 측에 배치된다.Meanwhile, the first electrode pad 35a and the second electrode pad 35b may be disposed on the semiconductor stack 30. The first and second electrode pads 35a and 35b are disposed on the upper surface side of the semiconductor laminate 30 in opposition to the transparent electrode layer 31. [

제1 전극 패드(35a)는 제1 도전형 반도체층(23)에 전기적으로 접속한다. 한편, 제2 전극 패드(35b)는 반도체 적층(30)의 관통홈(30b)을 통해 투명 전극층(31)에 전기적으로 접속한다. 이에 따라, 제2 전극 패드(35b)는 제2 도전형 반도체층(27)에 전기적으로 접속할 수 있다. 한편, 제2 전극 패드(35b)는 제1 절연층(33)에 의해 제1 도전형 반도체층(23) 및 활성층(25)으로부터 절연될 수 있다.The first electrode pad 35a is electrically connected to the first conductivity type semiconductor layer 23. On the other hand, the second electrode pad 35b is electrically connected to the transparent electrode layer 31 through the through groove 30b of the semiconductor laminate 30. Accordingly, the second electrode pad 35b can be electrically connected to the second conductivity type semiconductor layer 27. [ The second electrode pad 35b may be insulated from the first conductive semiconductor layer 23 and the active layer 25 by the first insulating layer 33. [

제1 전극 패드(35a)는 제1 도전형 반도체층(23)에 오믹 콘택할 수 있으며, 따라서, 오믹 콘택층을 포함할 수 있다. 예를 들어, 제1 전극 패드(35a)는 예컨대 Ti, Cr 또는 Ni 등의 콘택층을 포함할 수 있으며, Al층과 같은 고반사 금속층을 포함할 수 있다. 또한, 상기 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 상기 제1 전극 패드(35a)는 또한 Sn 등의 확산을 방지하기 위해 복층 구조를 가질 수 있다.The first electrode pad 35a may be in ohmic contact with the first conductive semiconductor layer 23 and may include an ohmic contact layer. For example, the first electrode pad 35a may include a contact layer such as Ti, Cr, or Ni, and may include a highly reflective metal layer such as an Al layer. Further, a protective layer of a single layer or a multiple layer structure such as Ni, Cr, Au or the like may be formed on the highly reflective metal layer. The first electrode pad 35a may have a multi-layer structure to prevent diffusion of Sn or the like.

한편, 제2 전극 패드(35b)는 투명 전극층(31)에 접속하므로, 제2 도전형 반도체층(27) 반도체층에 오믹 콘택하기 위한 금속층을 필요로 하지 않는다. 제2 전극 패드(35b)는 제1 전극 패드(35a)와 동일한 재료로 형성될 수 있으나, 이에 한정되는 것은 아니며, 다른 금속재료로 형성될 수도 있다.On the other hand, since the second electrode pad 35b is connected to the transparent electrode layer 31, a metal layer for ohmic contact to the semiconductor layer of the second conductivity type semiconductor layer 27 is not required. The second electrode pad 35b may be formed of the same material as the first electrode pad 35a, but is not limited thereto and may be formed of another metal material.

금속 반사층(37)은 반도체 적층(30)의 측면 또는 상부면의 적어도 일부를 덮을 수 있다. 금속 반사층(37)은 예컨대 Ag 또는 Al 등 반사율이 높은 금속을 포함할 수 있다. 금속 반사층(37)에 의해 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 단락이 발생하는 것을 방지하기 위해, 제1 절연층(33)이 금속 반사층(37)과 반도체 적층(30) 사이에 위치할 수 있다.The metal reflection layer 37 may cover at least a part of the side surface or the upper surface of the semiconductor laminate 30. [ The metal reflection layer 37 may include a metal having a high reflectance such as Ag or Al. The first insulating layer 33 is formed on the metal reflection layer 37 to prevent shorting between the first conductivity type semiconductor layer 23 and the second conductivity type semiconductor layer 27 by the metal reflection layer 37. [ And the semiconductor lamination layer 30.

제1 절연층(33)은 반도체 적층(30)의 상부면 및 측면을 덮는다. 제1 절연층(33)은 예컨대 실리콘 산화막으로 형성될 수 있다. 제1 절연층(33)은 반도체 적층(30)의 상부면을 노출시키는 개구부 및 관통홈(30b) 내에서 투명 전극층(31)을 노출시키는 개구부를 가질 수 있다. 제1 전극 패드(35a)는 반도체 적층(30)의 상부면을 노출시키는 개구부를 통해 제1 도전형 반도체층(23)에 전기적으로 접속할 수 있으며, 제2 전극 패드(35b)는 관통홈(30b)내의 개구부를 통해 투명 전극층(31)에 접속할 수 있다. The first insulating layer 33 covers the upper surface and the side surface of the semiconductor laminate 30. The first insulating layer 33 may be formed of, for example, a silicon oxide film. The first insulating layer 33 may have an opening exposing the upper surface of the semiconductor laminate 30 and an opening exposing the transparent electrode layer 31 in the through hole 30b. The first electrode pad 35a may be electrically connected to the first conductive semiconductor layer 23 through an opening exposing an upper surface of the semiconductor laminate 30 and the second electrode pad 35b may be electrically connected to the through hole 30b To the transparent electrode layer 31 through the opening in the transparent electrode layer 31.

한편, 제2 절연층(39)은 금속 반사층(37)을 덮어 금속 반사층(37)을 보호할 수 있다. 예를 들어, 제2 절연층(39)은 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다. 실리콘 질화막은 실리콘 산화막에 비해 솔더 페이스트 내의 Sn 등이 발광 다이오드 내부로 확산되는 것을 더 잘 방지할 수 있다.On the other hand, the second insulating layer 39 covers the metal reflection layer 37 to protect the metal reflection layer 37. For example, the second insulating layer 39 may be formed of a silicon oxide film or a silicon nitride film. The silicon nitride film can more effectively prevent the Sn or the like in the solder paste from diffusing into the light emitting diode as compared with the silicon oxide film.

본 실시예에 따른 발광 다이오드는 웨이퍼 레벨 발광 다이오드 패키지일 수 있다. 따라서, 별도의 패키징 공정 없이 직접 인쇄회로기판 등에 실장될 수 있다.The light emitting diode according to the present embodiment may be a wafer level light emitting diode package. Therefore, they can be directly mounted on a printed circuit board or the like without a separate packaging process.

도 2 내지 도 7은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 단면도들이다.FIGS. 2 to 7 are schematic cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

우선, 도 2(a)를 참조하면, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함하는 반도체 적층(30)이 성장된다. 상기 기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판으로서, 예컨대 사파이어 기판, 탄화실리콘 기판, 질화갈륨(GaN) 기판, 스피넬 기판 등일 수 있다. 특히, 상기 기판은 패터닝된 기판일 수 있다.2 (a), a semiconductor laminate 30 including a first conductivity type semiconductor layer 23, an active layer 25, and a second conductivity type semiconductor layer 27 is formed on a substrate 21 It grows. The substrate 21 may be a sapphire substrate, a silicon carbide substrate, a gallium nitride (GaN) substrate, a spinel substrate, or the like as a substrate on which the gallium nitride based semiconductor layer can be grown. In particular, the substrate may be a patterned substrate.

제1 도전형 반도체층(23)은 예컨대 n형 질화갈륨계층을 포함하고, 제2 도전형 반도체층(27)은 p형 질화갈륨계층을 포함할 수 있다. 또한, 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조일 수 있으며, 우물층과 장벽층을 포함할 수 있다. 또한, 우물층은 요구되는 광의 파장에 따라 질화갈륨계의 조성원소가 선택될 수 있으며, 예컨대 InGaN을 포함할 수 있다.The first conductivity type semiconductor layer 23 may include, for example, an n-type gallium nitride layer and the second conductivity type semiconductor layer 27 may include a p-type gallium nitride layer. In addition, the active layer 25 may be a single quantum well structure or a multiple quantum well structure, and may include a well layer and a barrier layer. Further, the well layer may be a gallium nitride-based composition element depending on the wavelength of the required light, and may include, for example, InGaN.

반도체 적층(30) 상에 투명 전극층(31)이 형성된다. 투명 전극층(63)은 인디움틴산화막(ITO) 또는 아연산화막(ZnO)과 같은 투명 산화물로 형성될 수 있다. 투명 전극층(63)은 제2 도전형 반도체층(27)에 오믹 콘택할 수 있다.A transparent electrode layer 31 is formed on the semiconductor laminate 30. The transparent electrode layer 63 may be formed of a transparent oxide such as indium tin oxide (ITO) or zinc oxide (ZnO). The transparent electrode layer 63 can make ohmic contact with the second conductivity type semiconductor layer 27.

한편, 도 2(b)를 참조하면, 지지기판(61) 상에 파장변환층(63)이 형성된다. 지지기판(61)은 광을 투과할 수 있는 기판으로서, 예컨대, 유리 기판, 석영 기판, 또는 탄화실리콘 기판 등일 수 있다.On the other hand, referring to FIG. 2 (b), the wavelength conversion layer 63 is formed on the support substrate 61. The support substrate 61 may be a glass substrate, a quartz substrate, a silicon carbide substrate, or the like, which can transmit light.

파장변환층(63)은 지기기판(61) 상에 증착 또는 코팅될 수 있으며, 균일한 두께를 가질 수 있다. 파장변환층(63)은 활성층(25)에서 생성된 광을 파장변환하는 형광체를 함유할 수 있다. 나아가, 파장변환층(63) 형광체의 소결체일 수 있으나, 무기물 바인더를 포함할 수도 있다.The wavelength conversion layer 63 may be deposited or coated on the holding substrate 61, and may have a uniform thickness. The wavelength conversion layer 63 may contain a phosphor for wavelength-converting the light generated in the active layer 25. Furthermore, the wavelength converting layer 63 may be a sintered body of the phosphor, but may also include an inorganic binder.

파장변환층(63)은 예컨대 에어로졸(aerosol), 펄스 레이저 증착(Pulsed Laser Deposition; PLD), 프린팅, SOG(spin-on-glass)를 이용한 스핀 코팅 등 다양한 방법을 이용하여 증착 도는 코팅될 수 있다. 지지기판(61) 상에 파장변환층(63)을 형성하는 공정은 기판(21) 상에 반도체층들(23, 25, 27)을 형성하기 전 또는 후에 수행될 수 있다.The wavelength conversion layer 63 can be deposited or coated by various methods such as aerosol, pulsed laser deposition (PLD), printing, spin coating using SOG (spin-on-glass) . The step of forming the wavelength conversion layer 63 on the supporting substrate 61 may be performed before or after the formation of the semiconductor layers 23, 25 and 27 on the substrate 21.

도 3을 참조하면, 도 2(a)를 참조하여 설명한 반도체층들(23, 25, 27)에 도 2(b)를 참조하여 설명한 지지기판(61)을 부착한다. 지지기판(61)은 접착층(65)을 이용하여 반도체층들(23, 25, 27)에 부착될 수 있다. 예를 들어, SOG를 투명 전극층(31) 및/또는 파장변환층(63) 상에 코팅하고, 150~250℃에서 코팅된 SOG를 예비 베이킹(prebaking)한다. 그 후, 투명 전극층(31)과 파장변환층(63)을 SOG를 사이에 두고 서로 대향하도록 밀착시킨 후, SOG를 고온, 예컨대 400~600℃의 온도에서 하드 베이킹을 수행할 수 있다. 이에 따라, SOG 접착층(65)에 의해 지지기판(61) 상에 반도체층들(23, 25, 27)이 부착될 수 있다.Referring to Fig. 3, the supporting substrate 61 described with reference to Fig. 2 (b) is attached to the semiconductor layers 23, 25 and 27 described with reference to Fig. 2 (a). The support substrate 61 may be attached to the semiconductor layers 23, 25, 27 using an adhesive layer 65. For example, SOG is coated on the transparent electrode layer 31 and / or the wavelength conversion layer 63 and prebaking the coated SOG at 150 to 250 ° C. Thereafter, the transparent electrode layer 31 and the wavelength conversion layer 63 are brought into close contact with each other with the SOG interposed therebetween, and then the SOG can be hard baked at a high temperature, for example, 400 to 600 ° C. Accordingly, the semiconductor layers 23, 25, and 27 can be attached to the support substrate 61 by the SOG adhesive layer 65. [

이어서, 지지기판(61)이 부착된 후, 기판(21)은 레이저 리프트 오프, 케미컬 리프트 오프 또는 스트레스 리프트 오프 등 종래 성장 기판을 제거하기 위한 다양한 기술을 이용하여 제거될 수 있다.Subsequently, after the support substrate 61 is attached, the substrate 21 may be removed using various techniques for removing conventional growth substrates, such as laser lift off, chemical lift off, or stress lift off.

이에 따라, 성장 기판(21)이 제거되고 지지기판(61) 및 파장변환층(63)이 부착된 웨이퍼가 마련된다. 이 웨이퍼를 이용하여 칩 제작 공정을 수행할 수 있으며, 또한, 웨이퍼 레벨 발광 다이오드 패키지를 제조할 수 있다. 이하에서는, 본 발명의 일 실시예로서, 웨이퍼 레벨 공정을 수행하여 발광 다이오드 패키지를 제조하는 방법을 상세하게 설명한다.Thus, the wafer on which the growth substrate 21 is removed and the support substrate 61 and the wavelength conversion layer 63 are attached is provided. The chip fabrication process can be performed using the wafer, and a wafer level light emitting diode package can be manufactured. Hereinafter, a method of manufacturing a light emitting diode package by performing a wafer level process will be described in detail as an embodiment of the present invention.

도 4를 참조하면, 반도체 적층(30)을 패터닝하여 소자 영역들을 분리하는 분리 영역(30a)을 형성한다. 분리 영역(30a) 하부에 투명 전극층(31)이 노출될 수 있다. 또한, 분리 영역(30a)에 의해 소자 단위로 분리된 반도체 적층(30)은 도 4에 도시한 바와 같이 경사진 측면을 가질 수 있다.Referring to FIG. 4, the semiconductor stack 30 is patterned to form an isolation region 30a that separates the device regions. The transparent electrode layer 31 may be exposed under the isolation region 30a. In addition, the semiconductor laminate 30 separated by the isolation region 30a on an element basis may have inclined side surfaces as shown in Fig.

한편, 분리된 반도체 적층(30) 내에 관통홈(30b)이 형성된다. 관통홈(30b)은 투명 전극층(31)을 노출시킨다. 관통홈(30b)은 분리 영역(30a)과 함께 동일 공정을 이용하여 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다. 즉, 관통홈(30b)은 분리 영역(30a)을 형성하기 전 또는 후에 형성될 수도 있다.On the other hand, a through groove 30b is formed in the separated semiconductor laminated layer 30. [ The penetrating groove 30b exposes the transparent electrode layer 31. [ The through grooves 30b may be formed using the same process together with the separation regions 30a, but the present invention is not limited thereto. That is, the through groove 30b may be formed before or after the isolation region 30a is formed.

도 5를 참조하면, 분리 영역(30a)에 의해 분리된 반도체 적층(30)을 덮는 제1 절연층(33)이 형성된다. 제1 절연층(33)은 또한 분리 영역(30a)에 노출된 투명 전극층(31)을 덮을 수 있다. 한편, 제1 절연층(33)은 반도체 적층(30)의 제1 도전형 반도체층(23)을 노출시키는 개구부(33a)와 관통홈(30b) 내에서 투명 전극층(31)을 노출시키는 개구부(33b)를 가진다. 제1 절연층(33)은 예컨대 실리콘 산화막으로 형성될 수 있다.Referring to FIG. 5, a first insulating layer 33 is formed to cover the semiconductor stack 30 separated by the isolation region 30a. The first insulating layer 33 may also cover the transparent electrode layer 31 exposed in the isolation region 30a. The first insulating layer 33 includes an opening 33a for exposing the first conductivity type semiconductor layer 23 of the semiconductor laminate 30 and an opening 33b for exposing the transparent electrode layer 31 in the through groove 30b 33b. The first insulating layer 33 may be formed of, for example, a silicon oxide film.

도 6을 참조하면, 제1 전극 패드(35a) 및 제2 전극 패드(35b)가 형성된다. 제1 전극 패드(35a)는 제1 절연층(33)의 개구부(33a)를 통해 제1 도전형 반도체층(23)에 접속할 수 있다. 또한, 제2 전극 패드(35b)는 제1 절연층(33)의 개구부(33b)를 통해 투명 전극층(31)에 접속할 수 있다. 제1 절연층(33)은 관통홈(30b) 내의 측벽을 덮어 제2 전극 패드(35b)를 제1 도전형 반도체층(23) 또는 활성층(25)으로부터 절연시킨다. 나아가, 제1 절연층(33)은 반도체 적층(300의 상부면을 덮어 제2 전극 패드(35b)를 제1 도전형 반도체층(23)으로부터 절연시킨다.Referring to FIG. 6, a first electrode pad 35a and a second electrode pad 35b are formed. The first electrode pad 35a may be connected to the first conductive type semiconductor layer 23 through the opening 33a of the first insulating layer 33. [ The second electrode pad 35b can be connected to the transparent electrode layer 31 through the opening 33b of the first insulating layer 33. [ The first insulating layer 33 covers the side walls in the through grooves 30b and insulates the second electrode pads 35b from the first conductivity type semiconductor layer 23 or the active layer 25. [ Further, the first insulating layer 33 covers the upper surface of the semiconductor stack 300 and insulates the second electrode pads 35b from the first conductive type semiconductor layer 23.

제1 전극 패드(35a) 및 제2 전극 패드(35b)는 동일 공정으로 함께 형성될 수 있으나, 이에 한정되는 것은 아니다. 나아가, 제1 전극 패드(35a)의 적어도 일부는 제1 절연층(33)을 형성하기 전에 형성될 수도 있다.The first electrode pad 35a and the second electrode pad 35b may be formed together in the same process, but the present invention is not limited thereto. Further, at least a part of the first electrode pad 35a may be formed before the first insulating layer 33 is formed.

도 7을 참조하면, 제1 절연층(33) 상에 금속 반사층(37)이 형성된다. 금속 반사층(37)은 반도체 적층(30)의 상부면 및 측면의 적어도 일부를 덮는다. 금속 반사층(37)은 Ag 또는 Al을 포함할 수 있다. 금속 반사층(37)은 도시한 바와 같이, 제1 전극 패드(35a) 및 제2 전극 패드(35b)로부터 이격될 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 금속 반사층(37)은 제1 전극 패드(35a) 또는 제2 전극 패드(35b)에 전기적으로 접속될 수 있다. 다만, 금속 반사층(37)은 제1 전극 패드(35a) 및 제2 전극 패드(35b)에 동시에 전기적으로 연결되지 않는다.Referring to FIG. 7, a metal reflection layer 37 is formed on the first insulation layer 33. The metal reflection layer 37 covers at least a part of the upper surface and the side surface of the semiconductor laminate 30. The metal reflection layer 37 may include Ag or Al. The metal reflection layer 37 may be spaced apart from the first electrode pad 35a and the second electrode pad 35b as shown in the drawing, but is not limited thereto. For example, the metal reflection layer 37 may be electrically connected to the first electrode pad 35a or the second electrode pad 35b. However, the metal reflection layer 37 is not electrically connected to the first electrode pad 35a and the second electrode pad 35b at the same time.

제1 절연층(33)은 금속 반사층(37)과 반도체 적층(30) 사이에 위치하여 금속 반사층(37)에 의해 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27)이 단락되는 것을 방지한다.The first insulating layer 33 is positioned between the metal reflective layer 37 and the semiconductor stack 30 and the first conductive semiconductor layer 23 and the second conductive semiconductor layer 27 are formed by the metal reflective layer 37 Thereby preventing a short circuit.

한편, 금속 반사층(37)을 덮는 제2 절연층(39)이 형성된다. 제2 절연층(37)은 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다. 실리콘 질화막은 솔더 페이스트 내의 금속 성분이 발광 다이오드 내부로 확산되는 것을 효과적으로 방지할 수 있다.On the other hand, a second insulating layer 39 covering the metal reflection layer 37 is formed. The second insulating layer 37 may be formed of a silicon oxide film or a silicon nitride film. The silicon nitride film can effectively prevent metal components in the solder paste from diffusing into the light emitting diode.

이어서, 지지기판(61) 표면을 가공하여 표면에 광추출 패턴(61a)을 형성한다. 광추출 패턴(61a)은 지지기판(61)을 사진 식각 기술을 이용하여 패터닝함으로써 형성될 수 있다. 광추출 패턴(61a)은 지기기판(61) 표면에서 광의 전반사를 감소시켜 광의 추출 효율을 향상시킨다.Subsequently, the surface of the support substrate 61 is processed to form a light extracting pattern 61a on the surface. The light extracting pattern 61a may be formed by patterning the supporting substrate 61 using a photolithography technique. The light extracting pattern 61a reduces the total reflection of light on the surface of the holding substrate 61, thereby improving light extraction efficiency.

그 후, 지지기판(61)을 개별 칩 단위로 분할함으로써 도 1의 발광 다이오드가 제작된다. 상기 발광 다이오드는 웨이퍼 레벨 발광 다이오드 패키지로 제작될 수 있으며, 따라서, 패키징 공정을 추가적으로 수행할 필요가 없다. 또한, 본 실시예에 따라 제조된 발광 다이오드는 솔더 페이스트를 이용하여 직접 인쇄회로보드 등에 실장될 수 있다.Thereafter, the support substrate 61 is divided into individual chip units to fabricate the light emitting diode of Fig. The light emitting diode may be fabricated as a wafer level light emitting diode package, and thus there is no need to further perform a packaging process. In addition, the light emitting diode manufactured according to the present embodiment can be directly mounted on a printed circuit board or the like using a solder paste.

본 실시예에 따른 발광 다이오드는 지지기판(61)과 반도체층들(23, 25, 27) 사이에 파장변환층(63)이 위치한다. 또한, 활성층(25)에서 생성된 광은 지지기판(61)을 통해 외부로 방출된다. 따라서, 지지기판(61)을 통해 외부로 방출되는 광은 모두 파장변환층(63)을 통과하게 된다.In the light emitting diode according to the present embodiment, the wavelength conversion layer 63 is positioned between the support substrate 61 and the semiconductor layers 23, 25, and 27. Further, the light generated in the active layer 25 is emitted to the outside through the supporting substrate 61. Therefore, all light emitted to the outside through the support substrate 61 passes through the wavelength conversion layer 63.

한편, 본 실시예에 있어서, 금속 반사층(37)이 제1 절연층(33) 상에 위치하여 광을 반사시키는 것으로 설명하였지만, 제1 절연층(33) 분포 브래그 반사기로 형성될 수 있다. 이 경우, 금속 반사층(37)은 생략될 수 있다. 또한, 금속 반사층(37)과 제1 절연층(33)의 조합에 의해 전방향 반사기를 구현할 수도 있다.In the present embodiment, the metal reflection layer 37 is disposed on the first insulation layer 33 to reflect light. However, the first insulation layer 33 may be formed of a distributed Bragg reflector. In this case, the metal reflection layer 37 may be omitted. Further, an omnidirectional reflector may be realized by a combination of the metal reflection layer 37 and the first insulating layer 33.

도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.8 is a cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.

도 8을 참조하면, 본 실시예에 따른 발광 다이오드는 도 1을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 반도체 적층(30)의 상부면, 즉, 제1 도전형 반도체층(23)의 표면에 거칠어진 면(23R)이 형성된 것에 차이가 있다. 거칠어진 면(23R)은 도시한 바와 같이 제1 도전형 반도체층(23)의 상부면 전체에 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 전극 패드(35a)와 접촉하는 면은 평탄한 면일 수 있다.Referring to FIG. 8, the light emitting diode according to the present embodiment is substantially similar to the light emitting diode described with reference to FIG. 1, but is formed on the upper surface of the semiconductor laminate 30, that is, on the surface of the first conductivity type semiconductor layer 23 There is a difference in that the rough surface 23R is formed. The rough surface 23R may be formed on the entire upper surface of the first conductivity type semiconductor layer 23 as shown in the drawing, but is not limited thereto. For example, the surface in contact with the first electrode pad 35a may be a flat surface.

거칠어진 면(23R)은 활성층(23)에서 제1 도전형 반도체층(23) 측으로 진행하는 광을 난반사 시킴으로써 반도체 적층(30) 내에서 광이 손실되는 것을 감소시킨다. 이에 따라, 발광 다이오드의 광 효율을 증가시킬 수 있다.The roughened surface 23R reduces the loss of light in the semiconductor laminate 30 by diffusely reflecting light traveling from the active layer 23 toward the first conductivity type semiconductor layer 23 side. Thus, the light efficiency of the light emitting diode can be increased.

본 실시예에 따른 발광 다이오드는 도 2 내지 도 7을 참조하여 설명한 바와 유사한 방법으로 제조될 수 있다. 다만, 도 4를 참조하여 설명한 바와 같이, 분리 영역(30a) 및/또는 분리홈(30b)을 형성한 후, 또는 이들을 형성하기 전에 제1 도전형 반도체층(23)의 표면에 거칠어진 면(23R)이 형성된다. 거칠어진 면(23R)은 예컨대 사진 및 식각 기술을 이용한 패터닝을 이용하여 형성될 수도 있으며, 단순히 식각 기술, 예컨대 건식 또는 습식 식각 기술을 이용하여 형성될 수 있다. 특히, 제1 도전형 반도체층이 n형 질화갈륨계 반도체층인 경우, 습식 식각 기술을 이용하여 거칠어진 면(23R)이 쉽게 형성될 수 있다.The light emitting diode according to this embodiment can be manufactured by a method similar to that described with reference to Figs. 2 to 7. 4, after the separation region 30a and / or the isolation trench 30b are formed, or before the formation of the separation regions 30a and / or isolation trenches 30b, the surface of the first conductivity type semiconductor layer 23 is roughened 23R are formed. The roughened surface 23R may be formed using, for example, patterning using photolithography and etching techniques, and may simply be formed using etching techniques such as dry or wet etching techniques. In particular, when the first conductivity type semiconductor layer is an n-type gallium nitride-based semiconductor layer, the rough surface 23R can be easily formed by wet etching.

도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.9 is a cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.

도 9를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 제1 전극 패드(35a)가 금속 반사층(37a) 상에 형성된 것에 차이가 있다. 즉, 금속 반사층(37a)의 적어도 일부가 제1 전극 패드(35a)와 반도체 적층(30) 사이에 위치한다. 따라서, 활성층(25)에서 방출되어 제1 전극 패드(35a)로 향하는 광은 금속 반사층(37a)에서 반사될 수 있다. 이에 따라, 광이 제1 전극 패드(35a)에 흡수되어 손실되는 것을 방지할 수 있다.Referring to FIG. 9, the light emitting diode according to this embodiment is substantially similar to the light emitting diode described with reference to FIG. 1, except that the first electrode pad 35a is formed on the metal reflection layer 37a. That is, at least a part of the metal reflection layer 37a is located between the first electrode pad 35a and the semiconductor laminated layer 30. [ Accordingly, the light emitted from the active layer 25 and directed to the first electrode pad 35a may be reflected by the metal reflection layer 37a. Accordingly, light can be prevented from being absorbed by the first electrode pad 35a and lost.

본 실시예에 따른 발광 다이오드는 도 2 내지 도 7을 참조하여 설명한 바와 같은 유사한 방법으로 제조될 수 있다. 다만, 도 6을 참조하여 설명한 제1 전극 패드(35a)를 형성하기 전에, 금속 반사층(37a)이 먼저 형성된다.The light emitting diode according to this embodiment can be manufactured by a similar method as described with reference to Figs. 2 to 7. However, before forming the first electrode pad 35a described with reference to FIG. 6, the metal reflection layer 37a is formed first.

도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.10 is a cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.

도 10을 참조하면, 본 실시예에 따른 발광 다이오드는 도 1을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 제2 전극 패드(35b)가 금속 반사층(37b) 상에 형성된 것에 차이가 있다. 즉, 금속 반사층(37b)의 적어도 일부가 제2 전극 패드(35b)와 반도체 적층(30) 사이 및 투명 전극층(31)과 제2 전극 패드(35b) 사이에 위치한다.Referring to FIG. 10, the light emitting diode according to this embodiment is substantially similar to the light emitting diode described with reference to FIG. 1, except that the second electrode pad 35b is formed on the metal reflection layer 37b. That is, at least a part of the metal reflection layer 37b is located between the second electrode pad 35b and the semiconductor laminate 30, and between the transparent electrode layer 31 and the second electrode pad 35b.

금속 반사층(37b)이 관통홈(30b) 내부의 측벽을 덮고 반도체 적층(30)과 제2 전극 패드(35b) 사이에 위치하므로, 활성층(23)에서 방출된 광이 제2 전극 패드(35b)에 흡수되어 손실되는 것을 방지할 수 있다.Since the metal reflective layer 37b covers the sidewall of the through hole 30b and is located between the semiconductor laminate 30 and the second electrode pad 35b, the light emitted from the active layer 23 is transmitted through the second electrode pad 35b, And can be prevented from being lost.

본 실시예에 따른 발광 다이오드는 도 2 내지 도 7을 참조하여 설명한 바와 같은 유사한 방법으로 제조될 수 있다. 다만, 도 6을 참조하여 설명한 제2 전극 패드(35b)를 형성하기 전에, 금속 반사층(37a)이 먼저 형성된다.The light emitting diode according to this embodiment can be manufactured by a similar method as described with reference to Figs. 2 to 7. However, before forming the second electrode pad 35b described with reference to FIG. 6, the metal reflection layer 37a is formed first.

도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.11 is a cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.

도 11을 참조하면, 본 실시예에 따른 발광 다이오드는 도 1을 참조하여 설명한 발광 다이오드와 대체로 유사하다. 다만, 앞의 실시예들의 발광 다이오드는 파장변환층(63)과 접착층(65)을 포함하지만, 본 실시예에 따른 발광 다이오드는 파장변환층(63)과 접착층(65)이 통합된 파장변환층(73)을 채택한 것에 차이가 있다. Referring to FIG. 11, the light emitting diode according to the present embodiment is substantially similar to the light emitting diode described with reference to FIG. However, the light emitting diode according to the present embodiment includes the wavelength conversion layer 63 and the adhesive layer 65 in which the wavelength conversion layer 63 and the adhesive layer 65 are integrated. However, the light emitting diode according to the present embodiment includes the wavelength conversion layer 63 and the adhesive layer 65, (73) is adopted.

파장변환층(73)은 형광체를 혼합한 SOG를 포함할 수 있으며, 접착층으로도 기능한다. 따라서, 앞의 실시예들에 비해, 파장변환층(73)을 활성층(23)에 더 가깝게 배치할 수 있다.The wavelength conversion layer 73 may include SOG mixed with a phosphor and also functions as an adhesive layer. Therefore, the wavelength conversion layer 73 can be arranged closer to the active layer 23 as compared with the above embodiments.

본 실시예에 따른 발광 다이오드는, 도 2 내지 도 7을 참조하여 설명한 바와 유사하게 제조될 수 있다. 다만, 앞의 실시예들은, 지지기판(61) 상에 파장변환층(63)이 형성(도 2b 참조)되고, 파장변환층(63)이 접착층(65)을 통해 반도체층들(23, 25, 27)에 부착(도 3 참조)되는 것으로 도시 및 설명하였지만, 본 실시예에 있어서, 접착층은 파장변환층(73)과 하나로 통합된다.The light emitting diode according to this embodiment can be manufactured similar to that described with reference to Figs. 2 to 7. In the above embodiments, the wavelength conversion layer 63 is formed on the support substrate 61 (see FIG. 2B), and the wavelength conversion layer 63 is formed on the semiconductor layers 23 and 25 , 27 (see Fig. 3), but in this embodiment, the adhesive layer is integrated with the wavelength conversion layer 73 into one.

예를 들어, 지지기판(61) 및/또는 투명 전극층(31) 상에 형광체를 혼합한 SOG를 코팅하고 예비 베이킹을 수행한다. 그 후, 예비 베이킹이 수행된 SOG를 사이에 두고 지지기판(61)과 투명 반도체층(31)을 밀착시킨 후, 고온에서 SOG의 하드 베이킹을 수행한다. 이에 따라, SOG 접착층(파장변환층; 73)에 의해 지지기판(61) 상에 반도체층들(23, 25, 27)이 부착될 수 있다.For example, SOG mixed with a phosphor is coated on the supporting substrate 61 and / or the transparent electrode layer 31, and prebaking is performed. Thereafter, the support substrate 61 and the transparent semiconductor layer 31 are brought into close contact with each other through the pre-baked SOG, and then the SOG hard baking is performed at a high temperature. Accordingly, the semiconductor layers 23, 25, and 27 can be attached to the support substrate 61 by the SOG adhesive layer (wavelength conversion layer).

그 후, 도 3을 참조하여 설명한 바와 같이 기판(21)을 제거한 후, 이 웨이퍼를 이용하여 도 4 내지 도 7을 참조하여 설명한 바와 같이, 발광 다이오드를 제조할 수 있다.Thereafter, the substrate 21 is removed as described with reference to Fig. 3, and then the light emitting diode can be manufactured using the wafer as described with reference to Figs. 4 to 7.

앞의 실시예들에 따르면, 웨이퍼 레벨에서 파장변환층이 통합된 발광 다이오드를 제조할 수 있으며, 따라서, 별도의 패키징 공정 없이 발광 다이오드 패키지를 제공할 수 있다. 본 명세서에서, 웨이퍼 레벨 발광 다이오드 패키지는 발광 다이오드 칩과 달리 발광 다이오드 모듈을 제작하기 위해 직접 인쇄회로기판 등에 실장될 수 있다. 그러나, 본 발명은 상기 웨이퍼 레벨 발광 다이오드 패키지를 다시 패키지 하우징 등에 실장하는 것을 배제하는 것은 아니다. 상기 웨이퍼 레벨 발광 다이오드 패키지는 다른 패키지 하우징 등에 실장될 수 있다.According to the above embodiments, it is possible to manufacture light emitting diodes integrated with a wavelength conversion layer at the wafer level, and thus, a light emitting diode package can be provided without a separate packaging process. In this specification, the wafer level light emitting diode package may be directly mounted on a printed circuit board or the like to fabricate the light emitting diode module, unlike the light emitting diode chip. However, the present invention does not exclude the mounting of the wafer level light emitting diode package again on a package housing or the like. The wafer level light emitting diode package may be mounted on another package housing or the like.

한편, 앞에서 다양한 실시예들에 대해 설명하였지만, 본 발명은 이들 실시예들에 한정되지 않는다. 또한, 특정 실시예에서 설명된 구성은 본 발명의 기술적 사상을 벗어나지 않는 한 다른 실시예에도 적용될 수 있다. 예를 들어, 도 8을 참조하여 설명한 거칠어진 면(23R)은 도 9 내지 도 11의 발광 다이오드들에도 적용될 수 있다.While various embodiments have been described above, the present invention is not limited to these embodiments. In addition, the configuration described in the specific embodiments can be applied to other embodiments without departing from the technical idea of the present invention. For example, the roughened surface 23R described with reference to Fig. 8 can also be applied to the light emitting diodes of Figs. 9-11.

Claims (23)

지지기판;
상기 지지기판 상에 배치된 반도체 적층;
상기 지지기판과 상기 반도체 적층 사이에 배치되며, 상기 반도체 적층에 콘택하는 투명 전극층; 및
상기 지지기판과 상기 투명 전극층 사이에 배치된 파장변환층을 포함하는 발광 다이오드.A support substrate;
A semiconductor stack disposed on the supporting substrate;
A transparent electrode layer which is disposed between the supporting substrate and the semiconductor laminated layer and contacts the semiconductor laminated layer; And
And a wavelength conversion layer disposed between the support substrate and the transparent electrode layer. 청구항 1에 있어서,
상기 파장변환층은 투명 전극층과 직접 접촉하는 발광 다이오드.The method according to claim 1,
Wherein the wavelength conversion layer is in direct contact with the transparent electrode layer. 청구항 2에 있어서,
상기 파장변환층은 형광체를 함유하는 SOG를 포함하는 발광 다이오드.The method of claim 2,
Wherein the wavelength conversion layer comprises a SOG containing a phosphor. 청구항 1에 있어서,
상기 파장변환층과 상기 투명 전극층 사이에 배치된 접착층을 더 포함하는 발광 다이오드.The method according to claim 1,
And an adhesive layer disposed between the wavelength conversion layer and the transparent electrode layer. 청구항 4에 있어서,
상기 접착층은 SOG를 포함하는 발광 다이오드.The method of claim 4,
Wherein the adhesive layer comprises SOG. 청구항 1에 있어서,
상기 투명 전극층에 대향하여 상기 반도체 적층 상에 위치하는 제1 전극 패드 및 제2 전극 패드를 더 포함하고,
상기 제1 전극 패드는 상기 반도체 적층의 상부면에 전기적으로 접속하고,
상기 제2 전극 패드는 상기 투명 전극층에 접속하는 발광 다이오드.The method according to claim 1,
Further comprising a first electrode pad and a second electrode pad located on the semiconductor laminate opposite to the transparent electrode layer,
The first electrode pad is electrically connected to the upper surface of the semiconductor laminate,
And the second electrode pad is connected to the transparent electrode layer. 청구항 6에 있어서,
상기 제2 전극 패드는 상기 반도체 적층을 관통하여 상기 투명 전극층에 접속하는 발광 다이오드.The method of claim 6,
And the second electrode pad is connected to the transparent electrode layer through the semiconductor laminate. 청구항 6에 있어서,
상기 반도체 적층은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고,
상기 투명 전극층은 상기 제2 도전형 반도체층에 전기적으로 접속하고,
상기 제1 전극 패드는 상기 제1 도전형 반도체층에 전기적으로 접속하며,
상기 제2 전극 패드는 상기 반도체 적층을 관통하여 상기 투명 전극층에 접속한 발광 다이오드.The method of claim 6,
Wherein the semiconductor laminate includes a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer,
The transparent electrode layer is electrically connected to the second conductivity type semiconductor layer,
Wherein the first electrode pad is electrically connected to the first conductivity type semiconductor layer,
And the second electrode pad is connected to the transparent electrode layer through the semiconductor laminate. 청구항 6에 있어서,
상기 반도체 적층의 상부면 및 측면의 적어도 일부를 덮는 반사기를 더 포함하는 발광 다이오드.The method of claim 6,
And a reflector covering at least a part of the upper surface and the side surface of the semiconductor laminate. 청구항 9에 있어서,
상기 반사기는 분포 브래그 반사기 또는 금속 반사층을 포함하는 발광 다이오드.The method of claim 9,
Wherein the reflector comprises a distributed Bragg reflector or a metal reflective layer. 청구항 10에 있어서,
상기 반사기는 금속 반사층을 포함하고, 상기 제1 전극 패드 또는 상기 제2 전극 패드는 상기 금속 반사층에 전기적으로 접속된 발광 다이오드.The method of claim 10,
Wherein the reflector includes a metal reflection layer, and the first electrode pad or the second electrode pad is electrically connected to the metal reflection layer. 청구항 1에 있어서,
상기 반도체 적층은 상부면 및 하부면을 갖고, 상기 투명전극층은 상기 하부면에 콘택하며, 상기 반도체 적층은 상기 상부면에 거칠어진 면을 가지는 발광 다이오드.The method according to claim 1,
Wherein the semiconductor laminate has an upper surface and a lower surface, the transparent electrode layer contacts the lower surface, and the semiconductor laminate has a roughened surface on the upper surface. 청구항 12에 있어서,
상기 반도체 적층은 n형 반도체층, 활성층 및 p형 반도체층을 포함하되,
상기 거칠어진 면은 n형 반도체층에 형성된 발광 다이오드.The method of claim 12,
The semiconductor laminate includes an n-type semiconductor layer, an active layer and a p-type semiconductor layer,
Wherein the roughened surface is formed in the n-type semiconductor layer. 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층을 형성하고,
상기 반도체 적층 상에 투명 전극층을 형성하고,
지지기판 상에 파장변환층을 형성하고,
상기 파장변환층과 상기 투명 전극층이 서로 마주보도록 상기 지지기판을 상기 반도체 적층에 부착하고,
상기 반도체 적층으로부터 상기 기판을 제거하는 것을 포함하는 발광 다이오드 제조 방법.Forming a semiconductor laminate including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer on a substrate,
Forming a transparent electrode layer on the semiconductor laminate,
A wavelength conversion layer is formed on a support substrate,
The support substrate is attached to the semiconductor laminate so that the wavelength conversion layer and the transparent electrode layer face each other,
And removing the substrate from the semiconductor laminate. 청구항 14에 있어서,
상기 지지기판은 접착층에 의해 상기 반도체 적층 구조에 부착되는 발광 다이오드 제조 방법.15. The method of claim 14,
Wherein the supporting substrate is attached to the semiconductor laminated structure by an adhesive layer. 청구항 15에 있어서,
상기 접착층은 SOG를 포함하는 발광 다이오드 제조 방법.16. The method of claim 15,
Wherein the adhesive layer comprises SOG. 청구항 14에 있어서,
상기 반도체 적층을 패터닝하여 분리 영역 및 관통홈들을 형성하는 것을 더 포함하되,
상기 관통홈들을 통해 상기 투명 전극층이 노출되는 발광 다이오드 제조 방법.15. The method of claim 14,
Further comprising patterning the semiconductor stack to form isolation regions and through-holes,
And the transparent electrode layer is exposed through the through holes. 청구항 17에 있어서,
상기 관통홈들을 통해 상기 투명 전극층에 전기적으로 연결되는 제2 전극 패드를 형성하고,
상기 제1 도전형 반도체층에 전기적으로 연결되는 제1 전극 패드를 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.18. The method of claim 17,
A second electrode pad electrically connected to the transparent electrode layer through the through-holes,
And forming a first electrode pad electrically connected to the first conductive type semiconductor layer. 청구항 18에 있어서,
상기 제1 전극 패드 및 제2 전극 패드를 형성하기 전에 상기 분리 영역에 의해 분리된 반도체 적층 상에 제1 절연층을 형성하는 것을 더 포함하되,
상기 제1 절연층은 상기 제1 도전형 반도체층을 노출시키는 개구부 및 상기 관통홈 내의 투명 전극층을 노출시키는 개구부를 가지는 발광 다이오드 제조 방법.19. The method of claim 18,
Further comprising forming a first insulating layer on the semiconductor stack separated by the isolation region before forming the first electrode pad and the second electrode pad,
Wherein the first insulating layer has an opening for exposing the first conductivity type semiconductor layer and an opening for exposing the transparent electrode layer in the through hole. 청구항 19에 있어서,
상기 제1 절연층 상에 금속 반사층을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.The method of claim 19,
And forming a metal reflection layer on the first insulating layer. 청구항 17에 있어서,
상기 분리 영역 및 관통홈들을 형성하기 전 또는 후에 상기 반도체 적층의 상부면에 거칠어진 면을 형성하는 것을 더 포함하는 발광 다이오드 제조 방법.18. The method of claim 17,
Further comprising forming a roughened surface on an upper surface of the semiconductor laminate before or after forming the isolation region and the through-holes. 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층을 형성하고,
상기 반도체 적층 상에 투명 전극층을 형성하고,
상기 투명 전극층에 지지기판을 부착하고,
상기 기판을 제거하는 것을 포함하되,
상기 지지 기판은 형광체를 함유하는 접착층에 의해 반도체 적층 구조체에 부착되는 발광 다이오드 제조 방법.Forming a semiconductor laminate including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer on a substrate,
Forming a transparent electrode layer on the semiconductor laminate,
A supporting substrate is attached to the transparent electrode layer,
And removing the substrate,
Wherein the supporting substrate is attached to the semiconductor laminated structure by an adhesive layer containing a phosphor. 청구항 22에 있어서,
상기 접착층은 형광체를 함유하는 SOG를 포함하는 발광 다이오드 제조 방법.23. The method of claim 22,
Wherein the adhesive layer comprises SOG containing a phosphor.
KR1020130155412A 2013-12-13 2013-12-13 Light emitting diode with wavelength conversion layer and method of fabricating the same KR20150069228A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130155412A KR20150069228A (en) 2013-12-13 2013-12-13 Light emitting diode with wavelength conversion layer and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130155412A KR20150069228A (en) 2013-12-13 2013-12-13 Light emitting diode with wavelength conversion layer and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20150069228A true KR20150069228A (en) 2015-06-23

Family

ID=53516400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130155412A KR20150069228A (en) 2013-12-13 2013-12-13 Light emitting diode with wavelength conversion layer and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20150069228A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190085706A (en) * 2018-01-11 2019-07-19 엘지이노텍 주식회사 Semiconductor device
KR20200034094A (en) * 2018-09-21 2020-03-31 엘지이노텍 주식회사 Light emitting device and light module
CN115939286A (en) * 2023-01-14 2023-04-07 江西兆驰半导体有限公司 Flip Ag mirror light emitting diode chip and preparation method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190085706A (en) * 2018-01-11 2019-07-19 엘지이노텍 주식회사 Semiconductor device
KR20200034094A (en) * 2018-09-21 2020-03-31 엘지이노텍 주식회사 Light emitting device and light module
CN115939286A (en) * 2023-01-14 2023-04-07 江西兆驰半导体有限公司 Flip Ag mirror light emitting diode chip and preparation method thereof

Similar Documents

Publication Publication Date Title
KR101142965B1 (en) Wafer-level light emitting diode package and method of fabricating the same
JP5355536B2 (en) Photoelectric device and method for producing photoelectric device
KR101546929B1 (en) Light emitting diode and led module having the same
KR20140130618A (en) Led module with a light emitting diode attached via solder paste and light emitting diode
KR20130030178A (en) Light emitting diode and method of fabricating the same
KR20160025456A (en) Light emitting diode and method of fabricating the same
KR20160149827A (en) Light emitting device including multiple wavelength conversion units and method of making the same
KR101660020B1 (en) Wafer-level light emitting diode package and method of fabricating the same
KR102100923B1 (en) Light emitting device and method of fabricating the same
KR102461968B1 (en) Light emitting device
KR20150014353A (en) Light emitting diode
KR20120053784A (en) Light emitting diode chip having wavelength converting layer, method of fabricating the same and package having the same
KR20160036862A (en) Method of fabricating lighting emitting device and lighting emitting device fabricated by the same
KR20160009098A (en) Light emitting diode and method of fabricating the same
KR102091842B1 (en) Light emitting diode and method of fabricating the same
KR102103882B1 (en) Light emitting diode and led module having the same
KR20150069228A (en) Light emitting diode with wavelength conversion layer and method of fabricating the same
KR101654339B1 (en) Wafer-level light emitting diode package and method of fabricating the same
KR20150052513A (en) LED device and package having the same
KR20130110131A (en) Light emitting diode chip having wavelength converting layer, method of fabricating the same and package having the same
KR102237148B1 (en) Method of manufacturing light emitting device
KR101873505B1 (en) Wafer-level light emitting diode package
KR20150053743A (en) Light emitting diode
KR20150067566A (en) Light emitting diode with wavelength conversion layer and method of fabricating the same
KR20130142581A (en) Light emitting device having improved light extraction efficiency and method of fabricating the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination