KR20200057339A - Micro semiconductor light emitting device and method of manufacturing the same - Google Patents

Micro semiconductor light emitting device and method of manufacturing the same Download PDF

Info

Publication number
KR20200057339A
KR20200057339A KR1020180141612A KR20180141612A KR20200057339A KR 20200057339 A KR20200057339 A KR 20200057339A KR 1020180141612 A KR1020180141612 A KR 1020180141612A KR 20180141612 A KR20180141612 A KR 20180141612A KR 20200057339 A KR20200057339 A KR 20200057339A
Authority
KR
South Korea
Prior art keywords
light emitting
lower electrode
semiconductor layer
semiconductor
wall
Prior art date
Application number
KR1020180141612A
Other languages
Korean (ko)
Other versions
KR102134242B1 (en
Inventor
진근모
홍건일
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020180141612A priority Critical patent/KR102134242B1/en
Publication of KR20200057339A publication Critical patent/KR20200057339A/en
Application granted granted Critical
Publication of KR102134242B1 publication Critical patent/KR102134242B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

The present invention relates to a micro semiconductor light emitting element having a plurality of light emitting units which solve an electrical short problem. The micro semiconductor light emitting element comprises: a substrate; a light emitting region formed on the substrate and including a plurality of light emitting units which include first semiconductor layers having first conductivity, second semiconductor layers having second conductivity different from the first conductivity, and active layers located between the first semiconductor layers and the second semiconductor layers and generating light through recoupling of electrons and positive holes; first lower electrodes surrounding the light emitting region and electrically connected to the first semiconductor layers formed on the substrate; second lower electrodes electrically connected to the second semiconductor layers of the plurality of light emitting units, respectively; and a wall located between the first lower electrode and the light emitting region.

Description

마이크로 반도체 발광소자 및 이의 제조방법{MICRO SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}MICRO SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME

본 개시(Disclosure)는 전체적으로 마이크로 반도체 발광소자 및 이의 제조방법에 관한 것으로, 특히 마이크로 크기의 복수의 발광부를 포함하고 있는 마이크로 반도체 발광소자에 관한 것이다.The present disclosure (Disclosure) relates to a micro semiconductor light emitting device as a whole and a method for manufacturing the same, and more particularly to a micro semiconductor light emitting device including a plurality of light emitting units of a micro size.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자(LED, LD)를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting device means a semiconductor optical device that generates light through recombination of electrons and holes, and examples include a group 3 nitride semiconductor light emitting device (LED, LD). The group 3 nitride semiconductor is composed of a compound of Al (x) Ga (y) In (1-x-y) N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). Other examples include GaAs-based semiconductor light-emitting devices used for red light emission.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art). Here, background technology is provided in connection with the present disclosure, and this does not necessarily mean prior art.

도 1은 한국등록특허공보 제1291088호에 기재된 반도체 발광소자의 일 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호 및 명칭을 변경하였다.1 is a view showing an example of a semiconductor light emitting device described in Korean Patent Registration No. 1291088. For the convenience of explanation, the drawing symbols and names have been changed.

반도체 발광소자는 기판(10, 예: 사파이어 기판), 기판(10) 위에 형성된 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 형성되어 있는 발광부(60), 제1 반도체층(30)과 전기적으로 연결된 제1 하부 전극(31), 제2 반도체층(50)과 전기적으로 연결된 제2 하부 전극(51), 제1 하부 전극(31) 및 제2 하부 전극(51)을 덮고 있는 절연층(70), 절연층(70)을 관통하여 제1 하부 전극(31)과 전기적으로 연결된 제1 상부 전극(32) 및 절연층(70)을 관통하여 제2 하부 전극(51)과 전기적으로 연결된 제1 상부 전극(52)을 포함하고 있다. 필요에 따라 버퍼층(20)을 포함할 수도 있다.The semiconductor light emitting device generates light through a substrate 10 (eg, a sapphire substrate), a first semiconductor layer 30 having a first conductivity formed on the substrate 10 (eg, an n-type GaN layer), and recombination of electrons and holes. The active layer 40 (eg; INGaN / (In) GaN MQWs), the second semiconductor layer 50 having a second conductivity different from the first conductivity (e.g., p-type GaN layer) sequentially formed light emitting unit 60 ), The first lower electrode 31 electrically connected to the first semiconductor layer 30, the second lower electrode 51 electrically connected to the second semiconductor layer 50, the first lower electrode 31 and the second The insulating layer 70 covering the lower electrode 51, penetrates the insulating layer 70, penetrates the first upper electrode 32 and the insulating layer 70 electrically connected to the first lower electrode 31 to remove the 2 includes a first upper electrode 52 electrically connected to the lower electrode 51. If necessary, the buffer layer 20 may be included.

반도체 발광소자 중 평면상에서 최대 폭이 150um 이하 바람직하게는 100um 이하의 크기를 갖는 반도체 발광소자를 마이크로 반도체 발광소자라 한다. Among semiconductor light emitting devices, a semiconductor light emitting device having a maximum width of 150 μm or less and preferably 100 μm or less on a plane is referred to as a micro semiconductor light emitting device.

도 2는 한국 공개특허공보 제2018-0075856호에 기재된 복수의 발광부를 포함하는 마이크로 반도체 발광소자의 일 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호 및 명칭을 변경하였다.FIG. 2 is a view showing an example of a micro semiconductor light emitting device including a plurality of light emitting units described in Korean Patent Publication No. 2018-0075856. For the convenience of explanation, the drawing symbols and names have been changed.

마이크로 반도체 발광소자는 기판(10), 기판(10) 위에 형성된 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 형성되어 있으며 평면상에서 크기가 100um 이하인 복수의 발광부(60), 제1 반도체층(30)과 전기적으로 연결된 제1 하부 전극(31), 복수의 발광부(60)의 제2 반도체층(50)과 전기적으로 각각 연결된 제2 하부 전극(51), 제1 하부 전극(31) 및 제2 하부 전극(51)을 덮고 있는 절연층(70)을 포함하고 있다.The micro semiconductor light emitting device includes a substrate 10, a first semiconductor layer 30 having a first conductivity formed on the substrate 10 (eg, an n-type GaN layer), and an active layer 40 that generates light through recombination of electrons and holes 40 ; Yes; INGaN / (In) GaN MQWs), a second semiconductor layer 50 having a second conductivity different from the first conductivity (eg; p-type GaN layer) is sequentially formed and a plurality of planes having a size of 100 μm or less The light emitting unit 60, the first lower electrode 31 electrically connected to the first semiconductor layer 30, and the second lower electrode electrically connected to the second semiconductor layer 50 of the plurality of light emitting units 60 ( 51), an insulating layer 70 covering the first lower electrode 31 and the second lower electrode 51.

도 3은 복수의 발광부를 포함하는 마이크로 반도체 발광소자의 제조방법의 문제점을 나타내는 도면이다.3 is a view showing a problem in a method of manufacturing a micro semiconductor light emitting device including a plurality of light emitting units.

도 3(a)를 보면 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 형성된 기판(10) 위에 PR(PhotoResist; 11)을 형성하고 마스크 패턴(미도시)을 올려놓고 빛을 가한 후 식각에 의해 만들어질 복수의 발광부 위에만 PR(11)을 남기고 나머지 PR을 제거하는 현상공정을 진행한다. 이후 도 3(b)를 보면 남겨진 PR(11)을 단단히 만들기 위해 베이킹(Baking) 공정을 진행한다. 베이킹 공정 중 남겨진 PR(11)이 수축되어 측면이 경사지게 되는데 가장 바깥에 남겨진 PR(11)의 경우 외측면(12)과 내측면(13) 사이에 수축되는 정도가 달라서 측면 경사가 다르게 된다. 이것은 베이킹 과정에서 바깥에 남겨진 PR(11)의 경우 외측면(12)과 내측면(13)에서 흡수하는 열이 다르기 때문이다. 즉 가장 바깥에 남겨진 PR(11)의 경우 내측면(13) 방향으로는 다른 남겨진 PR(11)이 있지만 외측면(12) 방향으로는 남겨진 PR(11)이 없기 때문에 외측면(12)이 베이킹 과정에서 내측면(13)보다 더 많은 열을 흡수하여 외측면(12)의 기울기가 내측면(13)의 기울기보다 완만하게 된다. 또한 남겨진 PR(11)의 최대폭 크기가 10um 이상인 경우 즉 마이크로 반도체 발광소자가 아닌 일반 반도체 발광소자를 제조하는 경우에도 가장 바깥에 남겨진 PR(11)의 외측면(12)과 내측면(13)의 기울기가 다른 현상이 발생하지만 후술하는 남겨진 PR(11)의 최대폭 크기가 10um 미만인 마이크로 반도체 발광소자에서와 같은 전기적 쇼트 문제는 잘 발생하지 않는다. 가장 바깥에 남겨진 PR(11)의 외측면(12)과 내측면(13)의 경사가 다른 상태에서 식각을 진행한 경우 도 3(c)와 같이 복수의 발광부(60) 중 가장 바깥에 형성된 발광부(60)의 외측면(61)과 내측면(62)의 경사가 다르게 된다. 이후 도 3(d) 및 3(e)를 보면 복수의 발광부(60)의 제2 반도체층(50)과 전기적으로 연결된 제2 하부 전극(51)을 형성하기 위해 PR(11)을 형성한 후 제2 하부 전극(51)이 형성될 부분의 PR(11)을 제거했을 때 도 3(d)와 같이 복수의 발광부(60) 중 가장 바깥에 형성된 발광부(60)의 외측면(61)에 틈(63)이 생기고 가장 바깥에 형성된 발광부(60)의 외측면(61) 틈(63)에도 제2 하부 전극(51)이 형성되어 도 3(e)의 점원(52)과 같이 제2 하부 전극(51)이 제2 반도체층(50)뿐 아니라 제1 반도체층(30)과도 전기적으로 연결되어 쇼트 문제가 발생할 수 있다.Referring to FIG. 3 (a), a first semiconductor layer 30 having a first conductivity (eg, n-type GaN layer), an active layer 40 that generates light through recombination of electrons and holes (eg; INGaN / (In) GaN) MQWs), a second semiconductor layer 50 having a second conductivity different from the first conductivity (eg, a p-type GaN layer) is formed on a substrate 10 sequentially formed PR (PhotoResist) 11 and a mask pattern (not shown) ), And after adding light, leave the PR (11) only on the plurality of light emitting parts to be created by etching and proceed with the development process of removing the remaining PR. 3 (b), a baking process is performed to make the remaining PR 11 firm. During the baking process, the left side of the PR 11 is contracted to incline, and in the case of the leftmost PR 11, the degree of contraction between the outer surface 12 and the inner surface 13 is different, so that the side slope is different. This is because in the case of the PR 11 left outside in the baking process, the heat absorbed by the outer surface 12 and the inner surface 13 is different. That is, in the case of the PR 11 left at the outermost side, there are other remaining PR 11 in the direction of the inner side 13, but there is no PR 11 left in the direction of the outer side 12, so that the outer side 12 is baked. In the process, more heat is absorbed than the inner surface 13, so that the slope of the outer surface 12 becomes gentler than that of the inner surface 13. In addition, when the maximum width size of the remaining PR 11 is 10 μm or more, that is, even when manufacturing a general semiconductor light emitting device other than a micro semiconductor light emitting device, the outer surface 12 and the inner surface 13 of the PR 11 left out most Although a phenomenon in which the inclination is different occurs, an electrical short problem, such as in a micro semiconductor light emitting device in which the maximum width size of the remaining PR 11, which will be described later, is less than 10 μm, does not easily occur. When etching is performed in a state in which the inclinations of the outer surface 12 and the inner surface 13 of the PR 11 remaining at the outermost are different, as shown in FIG. 3 (c), the outermost of the plurality of light emitting parts 60 is formed. The inclination of the outer surface 61 and the inner surface 62 of the light emitting unit 60 is different. Since Referring to FIG. 3 (d) and 3 (e) to form a PR (11) to form a second semiconductor layer 50 and electrically the second lower electrode 51 is connected to the plurality of light-emitting section 60 After removing the PR 11 of the portion where the second lower electrode 51 is to be formed, as shown in FIG. 3 (d), the outer surface 61 of the light emitting unit 60 formed on the outermost of the plurality of light emitting units 60 ), The second lower electrode 51 is also formed in the gap 63 in the outer surface 61 of the light emitting portion 60 formed at the outermost portion and the gap 63 is formed as shown in FIG. 3 (e). A short problem may occur because the second lower electrode 51 is electrically connected to the first semiconductor layer 30 as well as the second semiconductor layer 50.

본 개시에서는 도 3과 같은 문제가 발생하지 않는 복수의 발광부를 갖는 마이크로 반도체 발광소자 및 이의 제조방법을 제공한다.The present disclosure provides a micro semiconductor light emitting device having a plurality of light emitting units that do not cause the problem as shown in FIG. 3 and a method for manufacturing the same.

이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.This will be described at the end of 'Details for Carrying Out the Invention'.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).Here, an overall summary of the present disclosure is provided, and this should not be understood as limiting the appearance of the present disclosure (This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 마이크로 반도체 발광소자에 있어서, 기판; 기판 위에 형성된 발광영역;으로서, 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 발광부를 포함한 발광영역; 발광영역을 둘러싸는 제1 하부 전극;으로서, 기판 위에 형성된 제1 반도체층과 전기적으로 연결된 제1 하부 전극; 복수의 발광부의 제2 반도체층과 각각 전기적으로 연결된 제2 하부 전극; 그리고 제1 하부 전극과 발광영역 사이에 위치하는 벽;을 포함하는 마이크로 반도체 발광소자가 제공된다.According to an aspect of the present disclosure (According to one aspect of the present disclosure), a micro semiconductor light emitting device comprising: a substrate; A light-emitting region formed on the substrate; a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity and the first semiconductor layer and the second semiconductor layer located between the electrons and holes A light emitting region including a plurality of light emitting units including an active layer that generates light through recombination; A first lower electrode surrounding the light emitting region; A first lower electrode electrically connected to the first semiconductor layer formed on the substrate; A second lower electrode electrically connected to the second semiconductor layers of the plurality of light emitting units; And a wall located between the first lower electrode and the light emitting region; is provided with a micro semiconductor light emitting device comprising a.

본 개시에 따른 다른 일 태양에 의하면(According to another aspect of the present disclosure), 마이크로 반도체 발광소자의 제조방법에 있어서, 기판을 준비하는 단계(S1); 기판 위에 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 형성하는 단계(S2); 제2 반도체층 위에 PR를 형성하는 단계(S3); 복수의 발광부를 포함한 발광영역 및 벽을 형성하기 위한 PR을 제외하고 나머지 PR을 제거하는 단계(S4); 발광영역 및 벽을 형성하기 위한 PR을 Baking 하는 단계(S5); 식각을 하여 발광영역 및 벽을 형성하는 단계(S6); 그리고 복수의 발광부의 제2 반도체층과 각각 전기적으로 연결된 제2 하부 전극 및 벽의 바깥 방향에 제1 반도체층과 전기적으로 연결된 제1 하부 전극을 형성하는 단계(S7);를 포함하는 마이크로 반도체 발광소자의 제조방법이 제공된다.According to another aspect of the present disclosure (According to another aspect of the present disclosure), in a method of manufacturing a micro semiconductor light emitting device, preparing a substrate (S1); Located between the first semiconductor layer having the first conductivity on the substrate, the second semiconductor layer having the second conductivity different from the first conductivity, and the first semiconductor layer and the second semiconductor layer to generate light through recombination of electrons and holes Forming an active layer (S2); Forming a PR on the second semiconductor layer (S3); Removing the remaining PR except for the PR for forming the light emitting region and the wall including the plurality of light emitting units (S4); Baking PR to form a light emitting area and a wall (S5); Forming a light emitting region and a wall by etching (S6); And forming a second lower electrode electrically connected to the second semiconductor layer of the plurality of light emitting units and a first lower electrode electrically connected to the first semiconductor layer in an outer direction of the wall (S7). A device manufacturing method is provided.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described at the end of 'Details for the Invention'.

도 1은 한국등록특허공보 제1291088호에 기재된 반도체 발광소자의 일 예를 보여주는 도면,
도 2는 한국 공개특허공보 제2018-0075856호에 기재된 복수의 발광부를 포함한 마이크로 반도체 발광소자의 일 예를 보여주는 도면,
도 3은 복수의 발광부를 포함하는 마이크로 반도체 발광소자의 제조방법의 문제점을 나타내는 도면,
도 4는 본 개시에 따른 마이크로 반도체 발광소자의 일 예를 보여주는 도면,
도 5는 본 개시의 다양한 실시예를 보여주는 도면,
도 6 내지 도 8은 본 개시에 따른 마이크로 반도체 발광소자의 제조방법의 일 예를 보여주는 도면.1 is a view showing an example of a semiconductor light emitting device described in Korean Patent Registration No. 1291088,
2 is a view showing an example of a micro semiconductor light emitting device including a plurality of light emitting units described in Korean Patent Publication No. 2018-0075856,
3 is a view showing a problem in a method of manufacturing a micro semiconductor light emitting device including a plurality of light emitting units,
4 is a view showing an example of a micro semiconductor light emitting device according to the present disclosure,
5 is a view showing various embodiments of the present disclosure,
6 to 8 are views showing an example of a method of manufacturing a micro semiconductor light emitting device according to the present disclosure.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다. 또한 이하에서 첨부된 도면들을 참조하여 본 개시의 바람직한 실시예들을 설명하는 것으로 첨부된 도면들 및 실시예들은 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 사람이 용이하게 이해할 수 있도록 간략화되고 예시된 것이므로, 도면들 및 실시예들이 본 개시의 범위를 한정하는 것으로 해석되어서는 아니 될 것이다.Hereinafter, the present disclosure will be described in detail with reference to the accompanying drawings (The present disclosure will now be described in detail with reference to the accompanying drawing (s)). In addition, in the present specification, indications of directions such as top / bottom, top / bottom, etc. are based on drawings. In addition, with reference to the accompanying drawings to describe the preferred embodiments of the present disclosure, the accompanying drawings and embodiments are simplified and illustrated so that those skilled in the art to which the present disclosure pertains can easily understand. As such, the drawings and embodiments should not be construed as limiting the scope of the present disclosure.

도 4는 본 개시에 따른 마이크로 반도체 발광소자의 일 예를 보여주는 도면이다.4 is a view showing an example of a micro semiconductor light emitting device according to the present disclosure.

도 4(a)는 사시도이고, 도 4(b)는 AA'를 따라 자른 단면도이다.Figure 4 (a) is a perspective view, Figure 4 (b) is a cross-sectional view taken along AA '.

마이크로 반도체 발광소자(100)는 기판(110), 기판(110) 위에 형성된 발광영역(120)으로서 제1 도전성을 갖는 제1 반도체층(131), 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층(133) 및 제1 반도체층(131)과 제2 반도체층(133) 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(132)을 포함하는 복수의 발광부(130)를 포함한 발광영역(120), 발광영역(120)을 둘러싸는 제1 하부 전극(140)으로서 기판(110) 위에 형성된 제1 반도체층(131)과 전기적으로 연결된 제1 하부 전극(140), 복수의 발광부(130)의 제2 반도체층(133)과 각각 전기적으로 연결된 제2 하부 전극(150), 제1 하부 전극(140)과 발광영역(120) 사이에 위치하는 벽(160), 제1 하부 전극(140)과 전기적으로 연결된 제1 상부 전극(170), 제2 하부 전극(150)과 전기적으로 연결된 제2 상부 전극(180) 및 제1 상부 전극(170) 및 제2 상부 전극(180)과 제1 하부 전극(140) 및 제2 하부 전극(150) 사이에 위치하는 절연층(190)을 포함할 수 있다.The micro semiconductor light emitting device 100 includes a substrate 110, a first semiconductor layer 131 having a first conductivity as a light emitting region 120 formed on the substrate 110, and a second having a second conductivity different from the first conductivity A plurality of light emitting units 130 including a semiconductor layer 133 and an active layer 132 positioned between the first semiconductor layer 131 and the second semiconductor layer 133 to generate light through recombination of electrons and holes A first lower electrode 140 electrically connected to the first semiconductor layer 131 formed on the substrate 110 as a first lower electrode 140 surrounding the emission region 120 and the emission region 120, including a plurality A second lower electrode 150 electrically connected to the second semiconductor layer 133 of the light emitting unit 130, a wall 160 positioned between the first lower electrode 140 and the light emitting region 120, the first The first upper electrode 170 electrically connected to the first lower electrode 140, the second upper electrode 180 electrically connected to the second lower electrode 150, the first upper electrode 170 and the second upper electrode ( 180 and an insulating layer 190 positioned between the first lower electrode 140 and the second lower electrode 150.

기판(110)으로부터 발광부(130)가 MOCVD와 같은 증착법을 통해 성장된다. 기판(110)으로는 예를 들어 사파이어 기판이 사용될 수 있다. The light emitting unit 130 is grown from the substrate 110 through a deposition method such as MOCVD. As the substrate 110, for example, a sapphire substrate may be used.

제1 하부 전극(140) 및 제2 하부 전극(150)은 제1 반도체층(131) 및 제2 반도체층(133)과 오믹접촉을 통해 마이크로 반도체 발광소자(110)의 구동전압을 낮출 수 있다.The first lower electrode 140 and the second lower electrode 150 may lower the driving voltage of the micro semiconductor light emitting device 110 through ohmic contact with the first semiconductor layer 131 and the second semiconductor layer 133. .

절연층(190)이 제1 하부 전극(140) 및 제2 하부 전극(150)을 덮고 복수의 발광부(130) 사이를 채워 쇼트 위험을 방지할 수 있다. 절연층(190)은 예를 들어 SiO2를 증착하여 형성할 수 있다. 또는 기판(110)측으로 나가는 빛의 추출효율을 높이기 위해 빛을 반사하는 비도전성 반사막으로 형성될 수 있다. 예를 들어 TiO2/SiO2 가 반복 구조로 된 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector)로 형성될 수 있다.The insulating layer 190 covers the first lower electrode 140 and the second lower electrode 150 and fills between the plurality of light emitting units 130 to prevent a short circuit. The insulating layer 190 may be formed by depositing SiO 2 , for example. Alternatively, it may be formed of a non-conductive reflective film that reflects light to increase the extraction efficiency of light exiting the substrate 110 side. For example, TiO2 / SiO2 may be formed of a distributed Bragg Reflector (DBR) having a repeating structure.

발광영역(120)에 있는 복수의 발광부(130)는 각각 전기적으로 연결된 제2 하부 전극(150)과 각각의 제2 하부 전극(150)과 전기적으로 연결된 제2 상부 전극(180)을 통해 외부 기판(예 : PCB, 서브마운트 등)과 전기적으로 연결되어 복수의 발광부(130)는 각각 ON/OFF 가 가능할 수 있다. 또한 복수의 발광부(130) 각각은 최대폭(134)은 향후 공정의 용이성 및 최대구현가능화소 측면에서 10um 이내의 크기를 가지는 것이 좋으며, 바람직하게는 4um 이내의 크기를 가질 수 있다. 또한 복수의 발광부(130) 사이의 최대 간격(135)은 발광영역(120)의 최외각부터 마이크로 반도체 발광소자(00)의 최외각까지의 거리(121)보다 작은 것이 바람직하다. 복수의 발광부(130) 사이의 최대 간격(135)이 발광영역(120)의 최외각부터 마이크로 반도체 발광소자(100)의 최외각까지의 거리(121)보다 큰 경우에는 도 3에 기재된 문제가 발생하지 않기 때문에 본 개시에 따른 벽(160)이 필요하지 않을 수 있다. The plurality of light emitting units 130 in the light emitting region 120 are external through a second lower electrode 150 electrically connected to each other and a second upper electrode 180 electrically connected to each second lower electrode 150. The plurality of light emitting units 130 are electrically connected to a substrate (for example, a PCB, a submount, etc.) to turn ON / OFF each of them. In addition, each of the plurality of light emitting units 130, the maximum width 134, it is preferable to have a size of less than 10um in terms of ease of processing and the maximum realizable pixel in the future, preferably can have a size of less than 4um. In addition, the maximum distance 135 between the plurality of light emitting units 130 is preferably smaller than the distance 121 from the outermost of the light emitting region 120 to the outermost of the micro semiconductor light emitting device 00. If the maximum distance 135 between the plurality of light emitting units 130 is greater than the distance 121 from the outermost of the light emitting region 120 to the outermost of the micro semiconductor light emitting device 100, the problem described in FIG. Since it does not occur, the wall 160 according to the present disclosure may not be required.

벽(160)은 도 6의 제조방법에서 설명하지만 별도로 형성하는 것이 아니라 발광부(130)를 형성할 때 동시에 형성되기 때문에 벽(160)은 발광부(130)와 동일한 구조로 형성된다. 즉 벽(160)은 제1 도전성을 갖는 제1 반도체층(131), 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층(133) 및 제1 반도체층(131)과 제2 반도체층(133) 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(132)으로 형성된다. 또한 벽(160)의 높이도 발광부(130)의 높이와 동일하다. 다만 벽(160)은 외부와 전기적으로 연결될 수 있는 전극을 포함하지 않아 전기적으로 절연된 상태이다. 또한 벽(160)의 측면 중 제1 하부 전극(140) 방향의 외측면(161)과 발광영역(120) 방향의 내측면(162)의 기울기가 다르다. 외측면(161)의 기울기가 내측면(162)의 기울기보다 크다. 벽(160)의 최대폭(163)은 발광부(130)의 최대폭(134)보다 큰 것이 바람직하다. 벽(l60)의 다양한 형상에 대해서는 도 5에서 설명한다.Although the wall 160 is described in the manufacturing method of FIG. 6, the wall 160 is formed in the same structure as the light emitting unit 130 because it is formed simultaneously when the light emitting unit 130 is formed, not separately. That is, the wall 160 includes a first semiconductor layer 131 having a first conductivity, a second semiconductor layer 133 having a second conductivity different from the first conductivity, and a first semiconductor layer 131 and a second semiconductor layer ( 133) is formed between the active layer 132 to generate light through the recombination of electrons and holes. Also, the height of the wall 160 is the same as the height of the light emitting unit 130. However, the wall 160 is in an electrically insulated state because it does not include an electrode that can be electrically connected to the outside. In addition, the inclination of the outer surface 161 in the direction of the first lower electrode 140 and the inner surface 162 in the direction of the emission region 120 is different among the side surfaces of the wall 160. The inclination of the outer surface 161 is greater than that of the inner surface 162. The maximum width 163 of the wall 160 is preferably larger than the maximum width 134 of the light emitting unit 130. Various shapes of the wall l60 will be described in FIG. 5.

도 5는 본 개시의 다양한 실시예를 보여주는 도면이다.5 is a view showing various embodiments of the present disclosure.

설명의 편의를 위해 평면도로 표시하였다.For convenience of description, it is shown in a plan view.

도 5(a)를 보면 제1 반도체층(131) 위에 제1 하부 전극(140)이 4 개의 직선형상으로 각각 떨어진 채 형성될 수 있으며 도 4(a)에 도시된 제1 하부 전극(140)의 형상이다. 물론 서로 연결되어 사각형상으로 형성되는 것도 가능하다. 또한 벽(160)은 복수의 발광부(130)가 형성된 발광영역(120)을 연결된 사각형상으로 감싸고 있다. 사각형상 이외에 원형상 등 다양한 형상도 가능하다. 도 5(b)를 보면 제1 반도체층(131) 위에 제1 하부 전극(140)이 연결된 사각형상으로 형성되는 경우 모서리 부분(141)이 전류가 집중되는 것을 방지하기 위해서 라운드 형상으로 형성될 수 있다. 또한 벽(160)은 복수의 발광부(130)가 형성된 발광영역(120)을 서로 떨어진 도트 형상으로 감싸고 있으며 도 4(a)에 도시된 벽(160)의 형상이다. 도 5(c)를 보면 제1 반도체층(131) 위에 제1 하부 전극(140)이 서로 떨어진 도트 형상으로 양 사이드(side)에만 형성될 수 있다. 물론 양 사이드 이외에 형성하는 것을 배제하는 것은 아니다. 즉 제1 하부 전극(140)이 서로 떨어진 도트 형상으로 양 사이드(side)에만 형성되어도 전류공급이 원활한 경우에는 소모되는 재료절약을 위해 양 사이드에만 형성할 수 있다. 또한 벽(160)은 복수의 발광부(130)가 형성된 발광영역(120)을 서로 떨어진 복수개의 직선형상으로 감싸고 있다. 기재하지는 않았지만 제1 하부전극(140) 및 벽(160)은 다양한 형상으로 형성될 수 있다. Referring to FIG. 5 (a), the first lower electrode 140 may be formed on the first semiconductor layer 131 while being separated from each other in four straight shapes, and the first lower electrode 140 shown in FIG. 4 (a) may be formed. It is the shape of. Of course, it is also possible to be connected to each other to form a square. In addition, the wall 160 surrounds the light emitting region 120 in which the plurality of light emitting units 130 are formed in a connected rectangular shape. Various shapes such as a circular shape in addition to a rectangular shape are possible. Referring to FIG. 5 (b), when the first lower electrode 140 is connected to the first semiconductor layer 131 in a rectangular shape, the corner portion 141 may be formed in a round shape to prevent current from being concentrated. have. In addition, the wall 160 surrounds the light emitting regions 120 in which the plurality of light emitting units 130 are formed in a dot shape separated from each other, and is a shape of the wall 160 illustrated in FIG. 4A. Referring to FIG. 5 (c), the first lower electrode 140 may be formed on both sides of the first semiconductor layer 131 in a dot shape separated from each other. Of course, it is not intended to exclude the formation on both sides. That is, even if the first lower electrode 140 is formed only on both sides in a dot shape spaced apart from each other, when the current supply is smooth, it can be formed only on both sides to conserve material that is consumed. In addition, the wall 160 surrounds the light emitting region 120 in which the plurality of light emitting units 130 are formed in a plurality of straight lines separated from each other. Although not described, the first lower electrode 140 and the wall 160 may be formed in various shapes.

도 6 내지 도 8은 본 개시에 따른 마이크로 반도체 발광소자의 제조방법의 일 예를 보여주는 도면이다.6 to 8 are views showing an example of a method of manufacturing a micro semiconductor light emitting device according to the present disclosure.

먼저 기판(200)을 준비한다(S1). 기판(200)은 사파이어(Al2O3), SiC, Si 등의 물질로 이루어질 수 있으며, 반도체의 성장이 가능하다면 특별한 제한은 없다. 이하, 반도체로 3족 질화물 반도체를 예로 하고, 기판(200)으로 사파이어 기판을 예로 하여 설명한다. 이후 기판(200) 위에 제1 도전성을 갖는 제1 반도체층(211, 예 : n형 반도체층), 활성층(212), 제2 반도체층(213, 예: p형 반도체층)으로 이루어진 복수의 반도체층(210)을 형성한다(S2). 복수의 반도체층(210)은 PN 접합을 이용하고, 전자와 정공의 재결합을 이용해 빛을 발광하는 구조라면 특별한 제한은 없다. 복수의 반도체층(210)은 MOCVD와 같은 증착법을 통해 성장될 수 있다. 복수의 반도체층의 안정적 성장을 위한 버퍼층 내지 씨앗층(미도시)을 복수의 반도체층(210)를 형성하기 전에 기판(200) 위에 준비할 수 있다. 버퍼층(미도시)은 GaN, AlGaN, AlN, CrN 등의 물질로 이루어질 수 있으며, 기판(200)과 복수의 반도체층의 격자 상수 및 열팽창 계수의 차이를 극복하고 양질의 반도체층을 성장시킬 수 있는 물질이라면 특별한 제한은 없다. 설명을 위해 두께는 과장되게 또는 축소하여 표현하였다. 이후 제2 반도체층(213) 위에 PR(220)을 형성한다(S3). 제2 반도체층(213)과 PR(220) 사이에 필요에 따라 다른 층을 형성하는 것도 가능하다(예 : ITO). 이후 복수의 발광부를 포함한 발광영역 및 벽을 형성하기 위한 PR(220)을 제외하고 나머지 PR(220)을 제거한다(S4). 이후 발광영역 및 벽을 형성하기 위한 PR(220)을 베이킹(Baking) 한다(S5). 베이킹 온도는 대략 140도 이다. 베이킹 과정에서 도 3에 기재한 것처럼 가장 바깥에 남겨진 PR(220)의 경우 외측면(221)과 내측면(222) 사이에 수축되는 정도가 달라서 측면 경사가 다르게 된다. 이후 식각(예 : ICP 에칭)을 하여 복수의 발광부(230)를 포함한 발광영역(240) 및 벽(250)을 형성한다(S6). 가장 바깥에 남겨진 PR(220)에 의해 벽(250)이 형성된다. 이후 복수의 발광부(230)의 제2 반도체층(231)과 각각 전기적으로 연결된 제2 하부 전극(260) 및 벽(250)의 바깥 방향에 제1 반도체층(232)과 전기적으로 연결된 제1 하부 전극(270)을 형성한다(S7). 제1 하부 전극(270)과 제2 하부 전극(260)은 동시에 또는 각각 형성할 수 있다. 베이킹 과정에서 발생한 가장 바깥에 남겨진 PR(220)의 외측면(221)과 내측면(222)의 기울기 차이로 벽(250)의 외측면(251)과 내측면(252)의 기울기가 다르게 되지만 제2 하부 전극(260)이 벽(250)에 형성되지 않기 때문에 도 3에서와 같은 쇼트 문제가 발생하지 않는다. 이후 제1 하부 전극(270), 벽(250) 및 제2 하부 전극(260)을 덮는 절연층(280)을 형성한다(S8). 이후 절연층(280)을 관통하여 제1 하부 전극(270)과 전기적으로 연결된 제1 상부 전극(290) 및 복수의 제2 하부 전극(260)과 각각 전기적으로 연결된 제2 상부 전극(291)을 형성한다(S9).First, the substrate 200 is prepared (S1). The substrate 200 may be made of a material such as sapphire (Al 2 O 3 ), SiC, Si, etc. There is no particular limitation as long as semiconductor growth is possible. Hereinafter, a group 3 nitride semiconductor is used as the semiconductor, and a sapphire substrate is used as the substrate 200. Subsequently, a plurality of semiconductors made of a first semiconductor layer 211 (eg, n-type semiconductor layer), an active layer 212, and a second semiconductor layer 213 (eg, p-type semiconductor layer) having a first conductivity on the substrate 200 The layer 210 is formed (S2). The plurality of semiconductor layers 210 use a PN junction, and there is no particular limitation as long as the structure emits light using recombination of electrons and holes. The plurality of semiconductor layers 210 may be grown through a deposition method such as MOCVD. A buffer layer or a seed layer (not shown) for stable growth of the plurality of semiconductor layers may be prepared on the substrate 200 before forming the plurality of semiconductor layers 210. The buffer layer (not shown) may be made of a material such as GaN, AlGaN, AlN, CrN, which can overcome differences in lattice constants and thermal expansion coefficients of the substrate 200 and a plurality of semiconductor layers and grow high-quality semiconductor layers. If it is a substance, there are no special restrictions. For the sake of illustration, the thickness is exaggerated or reduced. Thereafter, the PR 220 is formed on the second semiconductor layer 213 (S3). It is also possible to form another layer between the second semiconductor layer 213 and the PR 220 as necessary (eg, ITO). Subsequently, the remaining PR 220 is removed except for the PR 220 for forming a light emitting region and a wall including a plurality of light emitting units (S4). Subsequently, the PR 220 for forming the light emitting region and the wall is baked (S5). The baking temperature is approximately 140 degrees. In the baking process, as described in FIG. 3, in the case of the PR 220 left at the outermost side, the degree of contraction between the outer surface 221 and the inner surface 222 is different, so that the side slope is different. Thereafter, etching (eg, ICP etching) is performed to form a light emitting region 240 and a wall 250 including a plurality of light emitting units 230 (S6). The wall 250 is formed by the PR 220 left most. Thereafter, a second lower electrode 260 electrically connected to the second semiconductor layer 231 of the plurality of light emitting units 230 and a first electrically connected to the first semiconductor layer 232 in outer directions of the wall 250. The lower electrode 270 is formed (S7). The first lower electrode 270 and the second lower electrode 260 may be formed simultaneously or respectively. Although the inclination of the outer surface 251 and the inner surface 252 of the wall 250 is different due to the difference in the inclination between the outer surface 221 and the inner surface 222 of the PR 220 that is left most in the baking process, 2 Since the lower electrode 260 is not formed on the wall 250, the short problem as in FIG. 3 does not occur. Thereafter, an insulating layer 280 covering the first lower electrode 270, the wall 250, and the second lower electrode 260 is formed (S8). Thereafter, the first upper electrode 290 electrically connected to the first lower electrode 270 and the second upper electrode 291 respectively electrically connected to the plurality of second lower electrodes 260 through the insulating layer 280. To form (S9).

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Hereinafter, various embodiments of the present disclosure will be described.

(1) 마이크로 반도체 발광소자에 있어서, 기판; 기판 위에 형성된 발광영역;으로서, 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 발광부를 포함한 발광영역; 발광영역을 둘러싸는 제1 하부 전극;으로서, 기판 위에 형성된 제1 반도체층과 전기적으로 연결된 제1 하부 전극; 복수의 발광부의 제2 반도체층과 각각 전기적으로 연결된 제2 하부 전극; 그리고 제1 하부 전극과 발광영역 사이에 위치하는 벽;을 포함하는 마이크로 반도체 발광소자.(1) A micro semiconductor light emitting device comprising: a substrate; A light-emitting region formed on the substrate; a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity and the first semiconductor layer and the second semiconductor layer located between the electrons and holes A light emitting region including a plurality of light emitting units including an active layer that generates light through recombination; A first lower electrode surrounding the light emitting region; A first lower electrode electrically connected to the first semiconductor layer formed on the substrate; A second lower electrode electrically connected to the second semiconductor layers of the plurality of light emitting units; And a wall positioned between the first lower electrode and the light emitting region.

(2) 벽은 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층으로 형성된 마이크로 반도체 발광소자.(2) The wall is located between the first semiconductor layer having the first conductivity, the second semiconductor layer having the second conductivity different from the first conductivity, and the first semiconductor layer and the second semiconductor layer through recombination of electrons and holes. A micro semiconductor light emitting device formed of an active layer that generates light.

(3) 벽의 측면 중 제1 하부 전극 방향의 외측면과 발광영역 방향의 내측면의 기울기가 다른 마이크로 반도체 발광소자.(3) Among the side surfaces of the wall, a micro semiconductor light emitting device having a different inclination between an outer surface in the direction of the first lower electrode and an inner surface in the direction of the emission region.

(4) 벽의 측면 중 제1 하부 전극 방향의 외측면의 기울기가 발광영역 방향의 내측면의 기울기보다 완만한 마이크로 반도체 발광소자.(4) Among the side surfaces of the wall, the slope of the outer surface in the direction of the first lower electrode is gentler than that of the inner surface in the direction of the light emitting area.

(5) 벽의 폭은 발광부의 폭보다 큰 마이크로 반도체 발광소자.(5) The width of the wall is a micro semiconductor light emitting device that is larger than the width of the light emitting portion.

(6) 복수의 발광부 사이의 간격은 발광영역의 최외각부터 마이크로 반도체 발광소자의 최외각까지의 거리보다 작은 마이크로 반도체 발광소자.(6) The space between the plurality of light emitting units is smaller than the distance from the outermost of the light emitting region to the outermost of the micro semiconductor light emitting device.

(7) 벽의 높이는 발광부의 높이와 동일한 마이크로 반도체 발광소자.(7) The height of the wall is a micro semiconductor light emitting device having the same height as the light emitting portion.

(8) 제1 하부 전극과 전기적으로 연결된 제1 상부 전극; 제2 하부 전극과 전기적으로 연결된 제2 상부 전극; 그리고 제1 상부 전극 및 제2 상부 전극과 제1 하부 전극 및 제2 하부 전극 사이에 위치하는 절연층;을 포함하는 마이크로 반도체 발광소자.(8) a first upper electrode electrically connected to the first lower electrode; A second upper electrode electrically connected to the second lower electrode; And an insulating layer positioned between the first upper electrode and the second upper electrode, and the first lower electrode and the second lower electrode.

(9) 마이크로 반도체 발광소자의 제조방법에 있어서, 기판을 준비하는 단계(S1); 기판 위에 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 형성하는 단계(S2); 제2 반도체층 위에 PR를 형성하는 단계(S3); 복수의 발광부를 포함한 발광영역 및 벽을 형성하기 위한 PR을 제외하고 나머지 PR을 제거하는 단계(S4); 발광영역 및 벽을 형성하기 위한 PR을 Baking 하는 단계(S5); 식각을 하여 발광영역 및 벽을 형성하는 단계(S6); 그리고 복수의 발광부의 제2 반도체층과 각각 전기적으로 연결된 제2 하부 전극 및 벽의 바깥 방향에 제1 반도체층과 전기적으로 연결된 제1 하부 전극을 형성하는 단계(S7);를 포함하는 마이크로 반도체 발광소자의 제조방법.(9) A method for manufacturing a micro semiconductor light emitting device, comprising: preparing a substrate (S1); Located between the first semiconductor layer having the first conductivity on the substrate, the second semiconductor layer having the second conductivity different from the first conductivity, and the first semiconductor layer and the second semiconductor layer to generate light through recombination of electrons and holes Forming an active layer (S2); Forming a PR on the second semiconductor layer (S3); Removing the remaining PR except for the PR for forming the light emitting region and the wall including the plurality of light emitting units (S4); Baking PR to form a light emitting area and a wall (S5); Forming a light emitting region and a wall by etching (S6); And forming a second lower electrode electrically connected to the second semiconductor layer of the plurality of light emitting units and a first lower electrode electrically connected to the first semiconductor layer in an outer direction of the wall (S7). Device manufacturing method.

(10) S7 단계 이후에 제1 하부 전극, 벽 및 제2 하부 전극을 덮는 절연층을 형성하는 단계(S8); 및 절연층을 관통하여 제1 하부 전극과 전기적으로 연결된 제1 상부 전극 및 복수의 제2 하부 전극과 각각 전기적으로 연결된 제2 상부 전극을 형성하는 단계(S9);를 포함하는 마이크로 반도체 발광소자의 제조방법.(10) forming an insulating layer covering the first lower electrode, the wall, and the second lower electrode after step S7 (S8); And forming a first upper electrode electrically connected to the first lower electrode through the insulating layer and a second upper electrode electrically connected to the plurality of second lower electrodes (S9); Manufacturing method.

본 개시에 의하면, 전기적 쇼트 문제를 해결한 복수의 발광부를 갖는 마이크로 반도체 발광소자를 얻을 수 있다.According to the present disclosure, it is possible to obtain a micro semiconductor light emitting device having a plurality of light emitting units that solves the electrical short problem.

마이크로 반도체 발광소자 : 100
발광부 : 60, 130, 230
벽 : 160, 250Micro semiconductor light emitting device: 100
Light Emitter: 60, 130, 230
Wall: 160, 250

Claims (10)

마이크로 반도체 발광소자에 있어서,
기판;
기판 위에 형성된 발광영역;으로서, 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 발광부를 포함한 발광영역;
발광영역을 둘러싸는 제1 하부 전극;으로서, 기판 위에 형성된 제1 반도체층과 전기적으로 연결된 제1 하부 전극;
복수의 발광부의 제2 반도체층과 각각 전기적으로 연결된 제2 하부 전극; 그리고
제1 하부 전극과 발광영역 사이에 위치하는 벽;을 포함하는 마이크로 반도체 발광소자.In the micro semiconductor light emitting device,
Board;
A light-emitting region formed on the substrate; a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity and the first semiconductor layer and the second semiconductor layer located between the electrons and holes A light emitting region including a plurality of light emitting units including an active layer that generates light through recombination;
A first lower electrode surrounding the light emitting region; A first lower electrode electrically connected to the first semiconductor layer formed on the substrate;
A second lower electrode electrically connected to the second semiconductor layers of the plurality of light emitting units; And
And a wall positioned between the first lower electrode and the light emitting region. 제1항에 있어서,
벽은 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층으로 형성된 마이크로 반도체 발광소자.According to claim 1,
The wall is located between a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer and a second semiconductor layer to generate light through recombination of electrons and holes. A micro semiconductor light emitting device formed of an active layer. 제1항에 있어서,
벽의 측면 중 제1 하부 전극 방향의 외측면과 발광영역 방향의 내측면의 기울기가 다른 마이크로 반도체 발광소자.According to claim 1,
A micro semiconductor light emitting device having a different inclination between an outer surface in the direction of the first lower electrode and an inner surface in the direction of the light emitting area among the side surfaces of the wall. 제3항에 있어서,
벽의 측면 중 제1 하부 전극 방향의 외측면의 기울기가 발광영역 방향의 내측면의 기울기보다 완만한 마이크로 반도체 발광소자.According to claim 3,
A micro semiconductor light emitting device in which a slope of an outer surface in the direction of the first lower electrode among the side surfaces of the wall is slower than an inclination of the inner surface in the direction of the light emitting area. 제1항에 있어서,
벽의 폭은 발광부의 폭보다 큰 마이크로 반도체 발광소자.According to claim 1,
The width of the wall is a micro semiconductor light emitting device that is larger than the width of the light emitting portion. 복수의 발광부 사이의 간격은 발광영역의 최외각부터 마이크로 반도체 발광소자의 최외각까지의 거리보다 작은 마이크로 반도체 발광소자.The distance between the plurality of light emitting units is smaller than the distance from the outermost of the light emitting region to the outermost of the micro semiconductor light emitting device. 제1항에 있어서,
벽의 높이는 발광부의 높이와 동일한 마이크로 반도체 발광소자.According to claim 1,
The height of the wall is a micro semiconductor light emitting device having the same height as the light emitting portion. 제1항에 있어서,
제1 하부 전극과 전기적으로 연결된 제1 상부 전극;
제2 하부 전극과 전기적으로 연결된 제2 상부 전극; 그리고
제1 상부 전극 및 제2 상부 전극과 제1 하부 전극 및 제2 하부 전극 사이에 위치하는 절연층;을 포함하는 마이크로 반도체 발광소자.According to claim 1,
A first upper electrode electrically connected to the first lower electrode;
A second upper electrode electrically connected to the second lower electrode; And
And an insulating layer positioned between the first upper electrode and the second upper electrode, and the first lower electrode and the second lower electrode. 마이크로 반도체 발광소자의 제조방법에 있어서,
기판을 준비하는 단계(S1);
기판 위에 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하여 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 형성하는 단계(S2);
제2 반도체층 위에 PR를 형성하는 단계(S3);
복수의 발광부를 포함한 발광영역 및 벽을 형성하기 위한 PR을 제외하고 나머지 PR을 제거하는 단계(S4);
발광영역 및 벽을 형성하기 위한 PR을 Baking 하는 단계(S5);
식각을 하여 발광영역 및 벽을 형성하는 단계(S6); 그리고
복수의 발광부의 제2 반도체층과 각각 전기적으로 연결된 제2 하부 전극 및 벽의 바깥 방향에 제1 반도체층과 전기적으로 연결된 제1 하부 전극을 형성하는 단계(S7);를 포함하는 마이크로 반도체 발광소자의 제조방법.In the manufacturing method of the micro semiconductor light emitting device,
Preparing a substrate (S1);
Located between the first semiconductor layer having the first conductivity on the substrate, the second semiconductor layer having the second conductivity different from the first conductivity, and the first semiconductor layer and the second semiconductor layer to generate light through recombination of electrons and holes Forming an active layer (S2);
Forming a PR on the second semiconductor layer (S3);
Removing the remaining PR except for the PR for forming the light emitting region and the wall including the plurality of light emitting units (S4);
Baking PR to form a light emitting area and a wall (S5);
Forming a light emitting region and a wall by etching (S6); And
And forming a second lower electrode electrically connected to the second semiconductor layer of the plurality of light emitting units and a first lower electrode electrically connected to the first semiconductor layer in the outer direction of the wall (S7). Method of manufacturing. 제9항에 있어서,
S7 단계 이후에 제1 하부 전극, 벽 및 제2 하부 전극을 덮는 절연층을 형성하는 단계(S8); 및
절연층을 관통하여 제1 하부 전극과 전기적으로 연결된 제1 상부 전극 및 복수의 제2 하부 전극과 각각 전기적으로 연결된 제2 상부 전극을 형성하는 단계(S9);를 포함하는 마이크로 반도체 발광소자의 제조방법.The method of claim 9,
Forming an insulating layer covering the first lower electrode, the wall, and the second lower electrode after step S7 (S8); And
A step of forming a first upper electrode electrically connected to the first lower electrode through the insulating layer and a second upper electrode electrically connected to the plurality of second lower electrodes (S9), respectively. Way.
KR1020180141612A 2018-11-16 2018-11-16 Micro semiconductor light emitting device and method of manufacturing the same KR102134242B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180141612A KR102134242B1 (en) 2018-11-16 2018-11-16 Micro semiconductor light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180141612A KR102134242B1 (en) 2018-11-16 2018-11-16 Micro semiconductor light emitting device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20200057339A true KR20200057339A (en) 2020-05-26
KR102134242B1 KR102134242B1 (en) 2020-07-21

Family

ID=70915322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180141612A KR102134242B1 (en) 2018-11-16 2018-11-16 Micro semiconductor light emitting device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102134242B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140086714A (en) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 Organic Light Emitting Display Device
KR20150052513A (en) * 2013-11-06 2015-05-14 서울바이오시스 주식회사 LED device and package having the same
KR20180028083A (en) * 2016-09-07 2018-03-16 주식회사 세미콘라이트 Semiconductor light emitting device
KR20180092719A (en) * 2017-02-10 2018-08-20 주식회사 루멘스 micro LED module and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140086714A (en) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 Organic Light Emitting Display Device
KR20150052513A (en) * 2013-11-06 2015-05-14 서울바이오시스 주식회사 LED device and package having the same
KR20180028083A (en) * 2016-09-07 2018-03-16 주식회사 세미콘라이트 Semiconductor light emitting device
KR20180092719A (en) * 2017-02-10 2018-08-20 주식회사 루멘스 micro LED module and method for fabricating the same

Also Published As

Publication number Publication date
KR102134242B1 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
KR101393785B1 (en) Semiconductor light emitting device and manufacturing method thereof
KR100659373B1 (en) Patterned substrate for light emitting diode and light emitting diode employing the same
KR100869962B1 (en) The Manufacturing Method of Light Emission Device including Current Spreading Layer
US9153944B2 (en) Light-emitting array
TWI504020B (en) Method of separating growth substrate from epitaxial layer, method of fabricating light emitting diode using the same and light emitting diode fabricated by the same
WO2013161208A1 (en) Light-emitting element
JP2006310785A (en) Light emitting diode for suppressing lateral current and manufacturing method thereof
JP2009147140A (en) Light emitting element, and manufacturing method of light emitting element
KR20160016361A (en) Light emitting diode and method of fabricating the same
TW201322483A (en) Optoelectronic semiconductor chip and method for the production thereof
US20120074379A1 (en) Light-emitting element and the manufacturing method thereof
KR20050062832A (en) Preparation of nitride semiconductor template for light emitter
JP2006148059A (en) Array-type light emitting diode
KR102134242B1 (en) Micro semiconductor light emitting device and method of manufacturing the same
KR20090010569A (en) Semiconductor light emitting device and fabrication method thereof
KR20140047870A (en) Method of separating growth substrate from epitaxial layer, method of fabricating ligh emitting diode using the same and ligh emitting diode fabricated by the same
KR100700530B1 (en) Corrugated light emitting diode and manufacturing method thereof
JP2019149544A (en) Optoelectronic device and method
KR101078063B1 (en) High efficiency light emitting diode
KR101156451B1 (en) High efficiency light emitting diode
KR102199349B1 (en) Method of separating substrate and method of fabricating light emitting device using the same
TWI803841B (en) High resolution monolithic rgb arrays
KR101138978B1 (en) High efficiency light emitting diode and method of fabricating the same
KR20110114183A (en) Light emitting diode with the secrificial materials and its manufacturing method
KR20180004457A (en) Light emitting diode having contact layers and method of fabricating the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right