KR101777262B1 - A light emitting device - Google Patents
A light emitting device Download PDFInfo
- Publication number
- KR101777262B1 KR101777262B1 KR1020100132277A KR20100132277A KR101777262B1 KR 101777262 B1 KR101777262 B1 KR 101777262B1 KR 1020100132277 A KR1020100132277 A KR 1020100132277A KR 20100132277 A KR20100132277 A KR 20100132277A KR 101777262 B1 KR101777262 B1 KR 101777262B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive
- semiconductor layer
- light emitting
- contact
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Abstract
발광 소자는 기판, 기판 상의 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층의 일부를 노출하는 발광 구조물, 상기 제2 도전형 반도체층 상의 접촉층, 상기 접촉층과 오믹 접촉하는 상기 접촉층 상의 전도층, 노출되는 상기 제1 도전형 반도체층 상의 제1 전극 패드, 및 상기 전도층 및 상기 접촉층을 관통하여 상기 제2 도전형 반도체층과 쇼트키 접촉하는 제2 전극 패드를 포함한다.The light emitting device includes a substrate, a first conductive semiconductor layer on the substrate, an active layer, and a second conductive semiconductor layer, the light emitting structure exposing a part of the first conductive semiconductor layer, A conductive layer on the contact layer in ohmic contact with the contact layer, a first electrode pad on the exposed first conductive type semiconductor layer, and a second electrode pad on the second conductive type semiconductor layer through the conductive layer and the contact layer, And a second electrode pad that is in Schottky contact with the second electrode pad.
Description
본 발명은 발광 소자 및 발광 소자 패키지에 관한 것이다.The present invention relates to a light emitting device and a light emitting device package.
일반적으로, 발광 다이오드(Light Emitting Diode : 이하, 'LED'라 칭함)는 전자와 홀의 재결합이라는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는데 사용되는 반도체 소자이다.2. Description of the Related Art Generally, a light emitting diode (LED) converts an electric signal into an infrared ray, a visible ray, or a light by using a compound semiconductor characteristic of recombination of electrons and holes. Semiconductor device.
일반적으로 LED는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화기기, 광통신 등에 사용되며, 그 종류는 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나누어진다.In general, LEDs are used for home appliances, remote controls, display boards, displays, various automation devices, and optical communication. The types of LEDs are divided into IRED (Infrared Emitting Diode) and VLED (Visible Light Emitting Diode).
LED에 있어서, 발광되는 광의 주파수(혹은 파장)는 반도체 재료의 밴드 갭(band gap)에 관한 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생되고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생된다. 따라서, 발광하고자 하는 빛의 종류에 따라서 소자의 반도체 재료가 선택된다.In the LED, the frequency (or wavelength) of the emitted light is a function of the band gap of the semiconductor material. When a semiconductor material having a small band gap is used, photons of low energy and long wavelength are generated, When a semiconductor material having a bandgap is used, short wavelength photons are generated. Therefore, the semiconductor material of the device is selected depending on the type of light to be emitted.
실시예는 전류를 분산 및 발광 효율을 향상시킬 수 있는 발광 소자, 발광 소자 패키지, 및 조명 장치를 제공한다.Embodiments provide a light emitting device, a light emitting device package, and a lighting device capable of improving current dispersion and luminous efficiency.
실시예에 따른 발광 소자는 기판, 기판 상의 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층의 일부를 노출하는 발광 구조물, 상기 제2 도전형 반도체층 상의 접촉층, 상기 접촉층과 오믹 접촉하는 상기 접촉층 상의 전도층, 노출되는 상기 제1 도전형 반도체층 상의 제1 전극 패드, 및 상기 전도층 및 상기 접촉층을 관통하여 상기 제2 도전형 반도체층과 쇼트키 접촉하는 제2 전극 패드를 포함한다.A light emitting device according to an embodiment includes a substrate, a first conductive semiconductor layer on the substrate, an active layer, and a second conductive semiconductor layer, the light emitting structure exposing a part of the first conductive semiconductor layer, Type semiconductor layer, a conductive layer on the contact layer in ohmic contact with the contact layer, a first electrode pad on the exposed first conductive type semiconductor layer, and a second electrode pad on the conductive layer and the contact layer, And a second electrode pad in Schottky contact with the conductive semiconductor layer.
상기 제2 전극 패드는 상기 전도층의 상면과 접촉하는 몸체 및 상기 몸체로부터 분기하고, 상기 전도층과 접촉층을 관통하여 하면이 상기 제2 도전형 반도체층과 쇼트키 접촉하는 관통부를 포함할 수 있다. 상기 관통부는 서로 다른 폭을 가질 수 있다. 상기 몸체의 폭은 상기 관통부의 폭보다 클 수 있다. 또한 상기 관통부의 폭은 상기 몸체의 폭의 50 ~ 90 %일 수 있다.The second electrode pad may include a body that contacts the upper surface of the conductive layer, and a through hole that branches from the body and penetrates through the conductive layer and the contact layer and has a lower surface in Schottky contact with the second conductive type semiconductor layer. have. The perforations may have different widths. The width of the body may be greater than the width of the penetrating portion. The width of the penetration portion may be 50 to 90% of the width of the body.
다른 실시예에 따른 발광 소자는 기판, 기판 상의 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층의 일부를 노출하는 발광 구조물, 상기 제2 도전형 반도체층 일부를 노출하는 개구부를 갖는 상기 제2 도전형 반도체층 상의 접촉층, 상기 개구부에 의하여 노출되는 제2 도전형 반도체층과 쇼트키 접촉하고, 상기 접촉층과는 오믹 접촉하는 상기 접촉층 상의 전도층, 노출되는 상기 제1 도전형 반도체층 상의 제1 전극 패드, 및 노출되는 상기 제2 도전형 반도체층과 쇼트키 접촉하는 전도층 부분 상의 제2 전극 패드를 포함한다.The light emitting device according to another embodiment includes a substrate, a first conductivity type semiconductor layer on the substrate, an active layer, and a second conductivity type semiconductor layer, the light emitting structure exposing a part of the first conductivity type semiconductor layer, The contact layer on the second conductive type semiconductor layer having an opening exposing a part of the conductive type semiconductor layer, the second conductive type semiconductor layer exposed by the opening, and the ohmic contact with the contact layer Layer, a first electrode pad on the exposed first conductive type semiconductor layer, and a second electrode pad on a conductive layer portion in Schottky contact with the exposed second conductive type semiconductor layer.
상기 전도층은 상기 개구부를 통하여 노출되는 상기 제2 도전형 반도체층과 쇼트키 접촉하는 쇼트키 접촉부 및 상기 접촉층과와 오믹 접촉하는 오믹 접촉부를 포함할 수 있다. 상기 제2 전극 패드는 쇼트키 접촉부 및 이와 인접하는 오믹 접촉부 상에 배치될 수 있다. 상기 제2 전극 패드는 상기 쇼트키 접촉부와 수직 방향으로 적어도 일부가 오버랩되며, 여기서 수직 방향은 상기 기판으로부터 상기 발광 구조물로 향하는 방향일 수 있다.The conductive layer may include a Schottky contact portion in Schottky contact with the second conductive semiconductor layer exposed through the opening and an ohmic contact portion in ohmic contact with the contact layer. The second electrode pad may be disposed on the Schottky contact portion and the ohmic contact portion adjacent thereto. The second electrode pad overlaps at least a portion in a direction perpendicular to the Schottky contact, wherein the vertical direction may be a direction from the substrate to the light emitting structure.
실시예는 전류를 분산시키고 발광 효율을 향상시킬 수 있다.The embodiment can disperse the current and improve the luminous efficiency.
도 1은 제1 실시예에 따른 발광 소자의 단면도를 나타낸다.
도 2 내지 도 6은 도 1에 도시된 발광 소자의 제조 방법을 나타낸다.
도 7은 제2 실시예에 따른 발광 소자의 단면도를 나타낸다.
도 8 내지 도 12는 도 7에 도시된 발광 소자의 제조 방법을 나타낸다.
도 13은 실시예에 따른 발광 소자 패키지를 나타낸다.
도 14는 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다. 1 is a cross-sectional view of a light emitting device according to a first embodiment.
2 to 6 show a method of manufacturing the light emitting device shown in FIG.
7 is a cross-sectional view of a light emitting device according to the second embodiment.
8 to 12 show a manufacturing method of the light emitting device shown in Fig.
13 shows a light emitting device package according to an embodiment.
14 shows a lighting device including a light emitting device according to an embodiment.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 및 발광 소자 패키지에 대하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings. Hereinafter, a light emitting device and a light emitting device package according to embodiments will be described with reference to the accompanying drawings.
도 1은 제1 실시예에 따른 발광 소자(100)의 단면도를 나타낸다. 도 1을 참조하면, 발광 소자(100)는 기판(110), 발광 구조물(120), 접촉층(contact layer, 130), 전도층(140), 제1 전극 패드(150), 및 제2 전극 패드(160)를 포함한다. 1 is a cross-sectional view of a
기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 도전성 기판, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(110)의 상면에는 요철 패턴이 형성될 수 있다. 또한 기판(110) 위에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. 버퍼층 또는 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 버퍼층은 기판과의 격자 상수의 차이를 줄여주게 되며, 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다. The
발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)을 포함한다. 예컨대, 발광 구조물(120)은 기판(110) 상에 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 순차로 형성될 수 있다.The
제1 도전형 반도체층(122)은 질화물계 반도체층일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.The first
활성층(124)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The
예컨대, 활성층(124)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하며, 양자선(Quantum wire) 구조, 양자점(Quantum dot) 구조, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well) 중 적어도 하나의 구조를 포함하는 형태일 수 있다.For example, the
제2 도전형 반도체층(126)은 질화물계 반도체층일 수 있다. 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중에서 선택될 수 있으며, p형 도펀트(예: Mg, Zn,Ca,Sr,Ba 등)가 도핑될 수 있다.The second conductivity
발광 구조물(120)는 제1 도전형 반도체층(122) 일부를 노출하도록 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)이 식각된다. 이때 제1 도전형 반도체층(122)의 일부를 노출하는 식각을 메사 식각(mesa etching)이라 하며, 메사 식각에 의하여 노출되는 제1 도전형 반도체층(122)의 상면은 활성층(124)의 하면보다 낮다.The second
접촉층(130)은 제2 도전형 반도체층(126) 상에 배치된다. 접촉층(130)은 질화물계 반도체층, 예컨대, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층일 수 있다. 예컨대, 접촉층(130)은 불순물이 첨가되지 않은 undoped InAlGaN층, p형 InAlGaN층, thin InGaN층일 수 있으며, 그 두께는 30Å이하일 수 있다. 또한 접촉층(130)은 InGaN/GaN 초격자층, 또는 AlGaN/GaN 초격자층일 수 있다.The
접촉층(130)은 격자 상수와 밴드갭 에너지를 독립적으로 변화시킬 수 있기 때문에 이종 구조를 형성할 때, 오믹 접촉에 의한 접촉 저항을 낮출 수 있다. 즉 접촉층(130)에서의 전기장은 피에조 전기 극성 필드(piezoelectric polarization field)와 표면 공핍층(surface depletion layer)에서의 이온화된 억셉터에 의한 전기장으로 이루어진다. 이 두 가지 전기장은 터널링 장벽 폭(tunneling barrier width)을 감소시키고, 터널링 전송(tunneling tranport)을 개선함으로써 접촉 저항을 감소시킬 수 있다.Since the
전도층(140)은 접촉층(130) 상에 배치되며, 전도층(140)은 접촉층(130)과 오믹 접촉(ohmic contact, 165)된다. 전도층(140)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 도전형 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.The
전도층(140)은 투명 전도성 산화물층, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.The
제1 전극 패드(150)는 노출되는 제1 도전형 반도체층(122) 상에 배치되며, 외부 전원(미도시)으로부터 제1 전원을 공급받는다. 제2 전극 패드(160)는 전도층(140) 상에 배치되며, 외부 전원(미도시)으로부터 제2 전원을 공급받는다. 제1 전극 패드(150) 및 제2 전극 패드(160)는 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au) 중 적어도 어느 하나로 형성될 수 있다.The
제2 전극 패드(160)는 전도층(140)과 접촉층(130)을 관통하여 제2 도전형 반도체층(126)과 쇼트키 접촉(Schottky contact)한다. 이때 제2 도전형 반도체층(126)과 접촉하는 제2 전극 패드(160) 부분은 제2 도전형 반도체층(126)과 쇼트키 접촉하는 쇼트키 접촉부(161)를 포함한다. 이때 쇼트키 접촉부(161)의 폭은 제2 전극 패드(160)의 폭의 50 ~ 90 %일 수 있다.The
예컨대, 제2 전극 패드(160)는 전도층(140)의 상면과 접촉하는 몸체(162), 및 몸체(162)로부터 분기하고, 전도층(140)과 접촉층(130)을 관통하여 제2 도전형 반도체층(162)과 접촉하는 관통부(164)를 포함할 수 있다. 이때 관통부(164)의 하면은 제2 도전형 반도체층(126)과 쇼트키 접촉하며, 관통부(164) 측면은 전도층(140) 및 접촉층(130)의 관통된 부분과 접촉할 수 있다.For example, the
도 1에 도시된 바와 같이, 몸체(162)와 관통부(164)는 서로 다른 폭을 가질 수 있다. 예컨대, 몸체(162)의 폭은 제2 도전형 반도체층(126)과 쇼트키 접촉하는 관통부(164)의 폭보다 클 수 있다. 구체적으로 관통부(164)의 폭은 몸체(162)의 폭의 50 ~ 90 %일 수 있다.As shown in FIG. 1, the
제2 전극 패드(160)에 공급되는 전류는 몸체(162)로부터 전도층(140)으로 흐르고, 또한 관통부(164)의 측면으로부터 이와 접촉하는 전도층(140)과 접촉층(130)으로 흐를 수 있다. 그러나 쇼트키 접촉부(161)를 통하여 제2 전극 패드(160)로부터 제2 도전형 반도체층(126)으로는 전류 흐름이 차단된다. 쇼트키 접촉부(161)는 전류 차단층(CBL, Current Blocking Layer)의 역할을 한다. 즉 쇼트키 접촉부(161)는 발광 구조물(120)에 공급되는 전류를 분산시켜 발광 구조물(120)의 어느 한 부위로 전류가 집중되는 것을 방지하며, 발광 소자(100)의 발광 효율을 향상시킬 수 있다. A current supplied to the
제1 실시예는 제2 전극 패드(160)의 일부가 제2 도전형 반도체층(126)과 쇼트키 접촉하도록 함으로써 전류 분산 및 이로 인한 발광 효율을 향상시킬 수 있다. In the first embodiment, a part of the
도 2 내지 도 6은 도 1에 도시된 발광 소자의 제조 방법을 나타낸다. 도 1에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다.2 to 6 show a method of manufacturing the light emitting device shown in FIG. The same components as those in the embodiment shown in Fig. 1 are denoted by the same reference numerals, and redundant description will be omitted.
도 2를 참조하면, 기판(110) 상에 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 순차적으로 적층된 발광 구조물(120)을 형성하고, 발광 구조물(120) 상에 접촉층(130)을 형성한다.2, a
이때 발광 구조물(120) 및 접촉층(130)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성할 수 있다. The
다음으로 도 3을 참조하면, 접촉층(130), 제2 도전형 반도체층(126), 활성층(124), 및 제1 도전형 반도체층(122)을 메사 식각(mesa etching)하여 제1 도전형 반도체층(122)의 일부 영역을 노출시킨다.Referring to FIG. 3, mesa etching is performed on the
다음으로 도 4를 참조하면, 접촉층(130) 상에 전도층(140)을 형성한다. 이때 전도층(140)은 접촉층(130)과 오믹 접촉할 수 있다.Next, referring to FIG. 4, a
다음으로 도 5를 참조하면, 포토리쏘그라피 공정(photolithography) 및 식각 공정을 이용하여 전도층(140) 및 접촉층(130)을 식각하여 제2 도전형 반도체층(126)의 일부를 노출하는 제1 개구부(210)를 형성한다.Referring to FIG. 5, a
다음으로 도 6을 참조하면, 노출된 제1 도전형 반도체층(122) 상에 제1 전극 패드(150)를 형성한다. 그리고 제1 개구부(210)에 금속 물질, 예컨대, 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au) 중 적어도 어느 하나를 채워서 제2 도전형 반도체층(162)과 쇼트키 접촉하는 쇼트키 접촉부(161)를 갖는 제2 전극 패드(160)를 형성한다. 이때 제2 전극 패드(160)는 제1 개구부(210)와 인접하는 전도층(140)의 상면 상에도 형성될 수 있다. 제2 전극 패드(160)는 도 1에서 설명한 바와 동일할 수 있다. 제1 전극 패드(150)와 제2 전극 패드(160)는 동시에 형성될 수 있다.Referring to FIG. 6, a
도 7은 제2 실시예에 따른 발광 소자(200)의 단면도를 나타낸다. 도 7을 참조하면, 도 1에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다.7 is a cross-sectional view of a
도 7을 참조하면, 발광 소자(200)는 기판(110), 발광 구조물(120), 접촉층(contact layer, 310), 전도층(320), 제1 전극 패드(150), 및 제2 전극 패드(330)를 포함한다. Referring to FIG. 7, the
발광 구조물(120)은 기판(110) 상에 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 적층된 구조이며, 제1 도전형 반도체층(122)의 일부는 노출된다.The
접촉층(310)은 제2 도전형 반도체층(126) 상에 배치되며, 제2 도전형 반도체층(126)의 일부를 노출하는 제2 개구부(420)를 갖는다.The
전도층(320)은 제2 개구부(420)에 의하여 노출되는 제2 도전형 반도체층(126)의 일부 및 접촉층(310) 상에 배치된다. 전도층(320)은 제2 개구부(420)를 통하여 노출되는 제2 도전형 반도체층(126)과 쇼트키 접촉하며, 접촉층(310)과는 오믹 접촉한다. 즉 전도층(320)은 제2 개구부(420)를 통하여 노출되는 제2 도전형 반도체층(126)과 쇼트키 접촉하는 쇼트키 접촉부(340) 및 접촉층(310)와 오믹 접촉하는 오믹 접촉부(345)를 갖는다.The
제1 전극 패드(150)는 노출되는 제1 도전형 반도체층(122) 상에 배치된다. 제2 전극 패드(330)는 노출되는 제2 도전형 반도체층(126)과 쇼트키 접촉하는 전도층(320) 상에 배치된다. 즉 제2 전극 패드(330)는 쇼트키 접촉부(340) 및 이와 인접하는 오믹 접촉부(345) 상의 전도층(320) 상에 배치된다. 제2 전극 패드(330)는 쇼트키 접촉부(340)와 수직 방향으로 적어도 일부가 오버랩된다. 여기서 수직 방향은 기판(110)으로부터 발광 구조물(120)로 향하는 방향일 수 있다.The
예컨대, 제2 전극 패드(330)의 일부는 쇼트키 접촉부(340) 상의 전도층(320)과 접촉하며, 나머지 일부는 쇼트키 접촉부(340)에 인접하는 오믹 접촉부(345)와 접촉할 수 있다.For example, a portion of the
제2 전극 패드(330)에 공급되는 전류는 오믹 접촉부(345)를 통하여 제1 전극 패드(150)로 흐를 수 있으나, 쇼트키 접촉부(340)를 통하여는 제2 전극 패드(330)로 흐르지 못한다. 쇼트키 접촉부(340)는 발광 구조물(120)에 공급되는 전류가 분산되도록 하는 역할을 하여, 발광 소자(200)의 발광 효율을 향상시킬 수 있다. The current supplied to the
제2 실시예는 제2 전극 패드(330) 하부에 위치하는 전도층(320) 부분이 제2 도전형 반도체층(126)과 쇼트키 접촉하여 전류 흐름을 차단함으로써 전류 분산 및 이로 인한 발광 효율을 향상시킬 수 있다.In the second embodiment, the portion of the
도 8 내지 도 12는 도 7에 도시된 발광 소자(200)의 제조 방법을 나타낸다. 도 8을 참조하면, 기판(110) 상에 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 순차적으로 적층된 발광 구조물(120)을 형성하고, 발광 구조물(120) 상에 접촉층(310)을 형성한다.8 to 12 show a manufacturing method of the
다음으로 도 9을 참조하면, 접촉층(310), 제2 도전형 반도체층(126), 활성층(124), 및 제1 도전형 반도체층(122)을 메사 식각(mesa etching)하여 제1 도전형 반도체층(122)의 일부 영역을 노출시킨다.9, mesa etching is performed on the
다음으로 도 10을 참조하면, 포토리쏘그라피 공정 및 식각 공정을 이용하여 접촉층(310)을 식각하여 제2 도전형 반도체층(126)의 일부를 노출하는 제2 개구부(420)를 형성한다.Referring to FIG. 10, the
다음으로 도 11을 참조하면, 제2 개구부(420)를 통하여 노출되는 제2 도전형 반도체층(126)의 일부 영역과 쇼트키 접촉하고, 접촉층(310)과는 오믹 접촉하도록 전도층(320)을 제2 개구부를 갖는 접촉층(310) 상에 형성한다.Referring to FIG. 11, a conductive layer 320 (not shown) is formed on the
다음으로 도 12를 참조하면, 제1 전극 패드(150)를 전도층(320) 상에 형성한다. 그리고 제2 개구부(420)에 의하여 노출되는 제2 도전형 반도체층(122)과 쇼트키 접촉하는 전도층(310) 상에 제2 전극 패드(330)를 형성한다. 예컨대, 쇼트키 접촉 부분(340) 및 이와 인접하는 오믹 접촉 부분(345) 상의 전도층(320)과 접촉하도록 제2 전극 패드(330)를 형성할 수 있다.Next, referring to FIG. 12, a
도 13은 실시예에 따른 발광 소자 패키지를 나타낸다. 도 13을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 제1 와이어(522), 제2 와이어(524), 반사판(530) 및 봉지층(540)을 포함한다.13 shows a light emitting device package according to an embodiment. Referring to FIG. 13, the light emitting device package includes a
패키지 몸체(510)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 와이어(522) 및 제2 와이어(524)를 통하여 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다.The
예컨대, 제1 와이어(522)는 도 1 또는 도 7에 도시된 발광 소자(100,200)의 제2 전극 패드(160)와 제1 금속층(512)을 전기적으로 연결하고, 제2 와이어(524)는 제1 전극 패드(150)와 제2 금속층(514)을 전기적으로 연결할 수 있다.For example, the
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐버티 측벽에 형성된다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The
봉지층(540)은 패키지 몸체(510)의 캐버티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 봉지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.The
도 13에 도시된 실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to the embodiment shown in FIG. 13 are arrayed on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on a light path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.
도 14는 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다. 도 14를 참조하면, 조명장치는 전원 결합부(810), 열발산판(heat sink, 820), 발광 모듈(830), 반사경(reflector, 840), 및 커버 캡(cover cap, 850), 및 렌즈부(860)를 포함한다.14 shows a lighting device including a light emitting device according to an embodiment. 14, the illumination device includes a
전원 결합부(810)는 상단이 외부의 전원 소켓(미도시)에 삽입되는 스크류 형상이며, 외부 전원 소켓에 삽입되어 발광 모듈(830)에 전원을 공급한다. 열발산판(820)은 측면에 형성되는 열발산핀 통하여 발광 모듈(830)로부터 발생하는 열을 외부로 방출한다. 열발산판(820)의 상단은 전원 결합부(810)의 하단과 스크루 결합된다.The
열발산판(820)의 밑면에는 회로 기판 상에 실장되는 발광 소자 패키지들을 포함하는 발광 모듈(840)이 고정된다. 이때 발광 소자 패키지들은 도 13에 도시된 실시예에 따른 발광 소자 패키지일 수 있다.A
조명 장치(800)는 발광 모듈(830) 하부에는 발광 모듈을 전기적으로 보호하기 위한 절연 시트(832) 및 반사 시트(834) 등을 더 포함할 수 있다. 또한 발광 모듈(840)에 의하여 조사된 광의 진행 경로 상에 다양한 광학적 기능을 수행하는 광학 부재가 배치될 수 있다.The
반사경(840)은 원뿔대 형상으로 열발산판(820)의 하단과 결합하며, 발광 모듈(830)로부터 조사되는 광을 반사시킨다. 커버 캡(850)은 원형의 링 형상을 가지며, 반사경(140) 하단에 결합된다. 렌즈부(860)는 커버 캡(850)에 끼워진다. 도 14에 도시된 조명 장치(800)는 건물의 천장이나 벽체 내에 매입되어 다운라이트(downlight)로 이용할 수 있다.The reflecting
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
110:기판 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
126: 제2 도전형 반도체층 130: 접촉층
140: 전도층 150: 제1 전극 패드
160: 제2 전극 패드 161: 쇼트키 접촉부
162: 몸체 164: 관통부
165: 오믹 접촉 510: 패키지 몸체
512: 제1 금속층 514: 제2 금속층
520: 발광 소자 522: 제1 와이어
524: 제2 와이어 530: 반사판
540: 봉지층 810: 전원 결합부
820: 열발산판 830: 발광 모듈
840: 반사경 850: 커버 캡
860: 렌즈부.110: substrate 120: light emitting structure
122: first conductivity type semiconductor layer 124: active layer
126: second conductivity type semiconductor layer 130: contact layer
140: conductive layer 150: first electrode pad
160: second electrode pad 161: Schottky contact
162: body 164:
165: ohmic contact 510: package body
512: first metal layer 514: second metal layer
520: light emitting element 522: first wire
524: second wire 530: reflector
540: sealing layer 810: power coupling part
820: heat dissipating plate 830: light emitting module
840: reflector 850: cover cap
860: lens part.
Claims (9)
상기 기판 상의 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층의 일부를 노출하는 발광 구조물;
상기 제2 도전형 반도체층 일부를 노출하는 개구부를 갖는 접촉층;
상기 개구부에 의하여 노출되는 제2 도전형 반도체층과 쇼트키 접촉하고, 상기 접촉층과는 오믹 접촉하는 전도층;
상기 노출되는 제1 도전형 반도체층 상의 제1 전극 패드: 및
상기 노출되는 제2 도전형 반도체층과 쇼트키 접촉하는 영역의 전도층 상의 제2 전극 패드를 포함하는 발광 소자.Board;
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the substrate, the light emitting structure exposing a part of the first conductive semiconductor layer;
A contact layer having an opening exposing a part of the second conductivity type semiconductor layer;
A conductive layer in Schottky contact with the second conductive type semiconductor layer exposed by the opening and in ohmic contact with the contact layer;
The first electrode pad on the exposed first conductive type semiconductor layer:
And a second electrode pad on a conductive layer in an area in which the exposed second conductive type semiconductor layer is in Schottky contact with the second electrode type semiconductor layer.
상기 개구부를 통하여 노출되는 상기 제2 도전형 반도체층과 쇼트키 접촉하는 쇼트키 접촉부; 및
상기 접촉층과와 오믹 접촉하는 오믹 접촉부를 포함하는 발광 소자.7. The semiconductor device according to claim 6,
A Schottky contact portion in Schottky contact with the second conductive semiconductor layer exposed through the opening; And
And an ohmic contact portion in ohmic contact with the contact layer.
상기 제2 전극 패드는 쇼트키 접촉부 및 이와 인접하는 오믹 접촉부 상에 배치되는 발광 소자.8. The method of claim 7,
Wherein the second electrode pad is disposed on the Schottky contact portion and the ohmic contact portion adjacent thereto.
상기 제2 전극 패드는 상기 쇼트키 접촉부와 수직 방향으로 적어도 일부가 오버랩되며, 상기 수직 방향은 상기 기판으로부터 상기 발광 구조물로 향하는 방향인 발광 소자.8. The method of claim 7,
Wherein the second electrode pad at least partially overlaps with the Schottky contact portion in the vertical direction, and the vertical direction is a direction from the substrate to the light emitting structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100132277A KR101777262B1 (en) | 2010-12-22 | 2010-12-22 | A light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100132277A KR101777262B1 (en) | 2010-12-22 | 2010-12-22 | A light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120070810A KR20120070810A (en) | 2012-07-02 |
KR101777262B1 true KR101777262B1 (en) | 2017-09-11 |
Family
ID=46705994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100132277A KR101777262B1 (en) | 2010-12-22 | 2010-12-22 | A light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101777262B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101532917B1 (en) * | 2012-12-03 | 2015-07-01 | 일진엘이디(주) | Semiconductor Light Emitting Diode with Improved Current Spreading Performance and High Brightness Comprising Seperation Region |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030010994A1 (en) * | 2000-07-26 | 2003-01-16 | Axt, Inc. | Window for GaN LED |
-
2010
- 2010-12-22 KR KR1020100132277A patent/KR101777262B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030010994A1 (en) * | 2000-07-26 | 2003-01-16 | Axt, Inc. | Window for GaN LED |
Also Published As
Publication number | Publication date |
---|---|
KR20120070810A (en) | 2012-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10333031B2 (en) | Light emitting element and lighting device | |
US8969897B2 (en) | Light emitting device | |
KR101762324B1 (en) | A light emitting device | |
KR101756333B1 (en) | A light emitting device and a light emitting device package | |
EP2296197B1 (en) | Light emitting device, light emitting device package and lighting system including the same | |
KR101894025B1 (en) | Light emitting device | |
EP2814069B1 (en) | Multiple quantum well semiconductor light emitting device | |
KR20120014955A (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
EP2827389A1 (en) | Light emitting device and lighting system | |
KR101852390B1 (en) | Light source module | |
KR101663192B1 (en) | A light emitting device | |
KR101973608B1 (en) | Light emitting device | |
KR101777262B1 (en) | A light emitting device | |
KR20120052746A (en) | Light emitting device | |
KR102170219B1 (en) | Light Emitting Device and light emitting device package | |
KR101863872B1 (en) | Light source module | |
KR101769046B1 (en) | A light emitting device and a light emitting device package | |
KR101871498B1 (en) | Light emitting device | |
KR101838016B1 (en) | A light emitting device | |
KR101886153B1 (en) | Light emitting device | |
KR101692508B1 (en) | A light emitting device | |
KR101813936B1 (en) | Light emitting device | |
KR20130079867A (en) | Light emitting device | |
KR20120015882A (en) | Light emitting device package | |
KR20170064296A (en) | Light emitting device and lighting apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |