KR101886153B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR101886153B1
KR101886153B1 KR1020110141890A KR20110141890A KR101886153B1 KR 101886153 B1 KR101886153 B1 KR 101886153B1 KR 1020110141890 A KR1020110141890 A KR 1020110141890A KR 20110141890 A KR20110141890 A KR 20110141890A KR 101886153 B1 KR101886153 B1 KR 101886153B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
emitting device
semiconductor layer
Prior art date
Application number
KR1020110141890A
Other languages
Korean (ko)
Other versions
KR20130074037A (en
Inventor
민보람
임동욱
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110141890A priority Critical patent/KR101886153B1/en
Publication of KR20130074037A publication Critical patent/KR20130074037A/en
Application granted granted Critical
Publication of KR101886153B1 publication Critical patent/KR101886153B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 기판; 상기 기판 상에 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 상기 활성층 상에 제2 도전형 반도체층; 상기 기판의 저면과 측면 상에 위치하며 상기 제1 도전형 반도체층과 전기적으로 연결된 투광성 전극층; 및 상기 제2 도전형 반도체층 상에 제2 전극;을 포함할 수 있다.
Embodiments relate to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.
A light emitting device according to an embodiment includes a substrate; A first conductive semiconductor layer on the substrate; An active layer on the first conductive semiconductor layer; A second conductive semiconductor layer on the active layer; A transparent electrode layer which is disposed on a bottom surface and a side surface of the substrate and is electrically connected to the first conductivity type semiconductor layer; And a second electrode on the second conductive semiconductor layer.

Description

발광소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.

발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 소자로서, 예를 들어 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다. A light emitting device is a device in which electric energy is converted into light energy. For example, various colors can be realized by controlling a composition ratio of a compound semiconductor.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.When a forward voltage is applied to a light emitting device, the electrons in the n-layer and the holes in the p-layer are coupled to emit energy corresponding to the energy gap between the conduction band and the valance band. It emits mainly in the form of heat or light, and emits in the form of light.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors have received great interest in the development of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy. Particularly, blue light emitting devices, green light emitting devices, ultraviolet (UV) light emitting devices, and the like using nitride semiconductors have been commercialized and widely used.

종래기술에 의한 질화물 반도체 발광소자는 이종기판인 사파이어 기판 위에 유기 화학적으로 증착된 질화물 반도체층을 포함한다.The nitride semiconductor light emitting device according to the related art includes a nitride semiconductor layer which is chemically deposited on a sapphire substrate which is a heterogeneous substrate.

사파이어 기판은 전기적으로 절연 특성을 갖기 때문에, 질화물 반도체층에 전원을 인가하기 위해서 질화물 반도체층을 일부 식각하거나 사파이어 기판을 제거할 필요가 있다.Since the sapphire substrate has an electrically insulating property, it is necessary to partially etch the nitride semiconductor layer or to remove the sapphire substrate in order to apply power to the nitride semiconductor layer.

질화물 반도체 발광소자는 전극층의 위치에 따라 수평형 타입(Lateral Type)과 수직형 타입(Vertical type)으로 구분할 수 있다.The nitride semiconductor light emitting device can be classified into a lateral type and a vertical type depending on the position of the electrode layer.

수평형 타입의 질화물 반도체 발광소자는 사파이어 기판 상에 질화물 반도체층을 형성하고, 질화물 반도체층의 상측에 두개의 전극층이 배치되도록 형성한다.A horizontal type nitride semiconductor light emitting device is formed such that a nitride semiconductor layer is formed on a sapphire substrate and two electrode layers are disposed on the upper side of the nitride semiconductor layer.

예를 들어, 종래기술에 의한 수평형 발광소자의 경우 에피공정이 끝난 후 p-GaN과 활성층를 에칭하여 n 전극을 증착시킨다. 이러한 공정을 거치게 되면 실질적으로 발광할 수 있는 활성층 영역이 줄어들 뿐 아니라 상부 n 전극으로 인하여 발광면적이 줄어들어 들어 광속이 감소하는 문제가 있다. For example, in the case of a horizontal light emitting device according to the related art, after the epi process is completed, the n-electrode is deposited by etching the p-GaN and the active layer. When the above process is performed, there is a problem that the active layer region which can substantially emit light is reduced, and the luminous area is reduced due to the upper n-electrode, thereby reducing the luminous flux.

실시예는 광속을 증가시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.Embodiments provide a light emitting device capable of increasing light flux, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.

실시예에 따른 발광소자는 기판; 상기 기판 상에 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 상기 활성층 상에 제2 도전형 반도체층; 상기 기판의 저면과 측면 상에 위치하며 상기 제1 도전형 반도체층과 전기적으로 연결된 투광성 전극층층; 및 상기 제2 도전형 반도체층 상에 제2 전극;을 포함할 수 있다.A light emitting device according to an embodiment includes a substrate; A first conductive semiconductor layer on the substrate; An active layer on the first conductive semiconductor layer; A second conductive semiconductor layer on the active layer; A transparent electrode layer disposed on the bottom and side surfaces of the substrate and electrically connected to the first conductive semiconductor layer; And a second electrode on the second conductive semiconductor layer.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 발광면적을 증대시켜 광속을 증가시킬 수 있다.According to the light emitting device, the light emitting device manufacturing method, the light emitting device package, and the illumination system according to the embodiment, the light emitting area can be increased to increase the light flux.

도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2는 제2 실시예에 따른 발광소자의 단면도.
도 3은 제3 실시예에 따른 발광소자의 단면도.
도 4는 제4 실시예에 따른 발광소자의 단면도.
도 5는 제5 실시예에 따른 발광소자의 단면도.
도 6 내지 도 8은 실시예에 따른 발광소자의 공정 단면도.
도 9는 실시예에 따른 발광소자 패키지의 단면도.
도 10은 실시예에 따른 조명 유닛의 사시도.
도 11은 실시예에 따른 백라이트 유닛의 사시도.
1 is a sectional view of a light emitting device according to a first embodiment;
2 is a cross-sectional view of a light emitting device according to a second embodiment;
3 is a cross-sectional view of a light emitting device according to a third embodiment.
4 is a cross-sectional view of a light emitting device according to a fourth embodiment.
5 is a cross-sectional view of a light emitting device according to a fifth embodiment.
6 to 8 are process sectional views of a light emitting device according to an embodiment.
9 is a sectional view of a light emitting device package according to an embodiment.
10 is a perspective view of a lighting unit according to an embodiment;
11 is a perspective view of a backlight unit according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

(실시예)(Example)

도 1은 제1 실시예에 따른 발광소자(100)의 단면도이다.1 is a cross-sectional view of a light emitting device 100 according to a first embodiment.

실시예에 따른 발광소자(100)는 기판(106)과, 상기 기판(106) 상에 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 활성층(114)과, 상기 활성층(114) 상에 제2 도전형 반도체층(116)과, 상기 기판(106)의 저면과 측면 상에 형성되며 상기 제1 도전형 반도체층(112)과 전기적으로 연결된 투광성 전극층층(150) 및 상기 제2 도전형 반도체층(116) 상에 제2 전극(132)을 포함할 수 있다.The light emitting device 100 according to the embodiment includes a substrate 106, a first conductive semiconductor layer 112 on the substrate 106, an active layer 114 on the first conductive semiconductor layer 112, A second conductive semiconductor layer 116 formed on the active layer 114 and a light transmitting electrode layer 114 formed on the bottom and side surfaces of the substrate 106 and electrically connected to the first conductive semiconductor layer 112, And a second electrode 132 on the first conductive semiconductor layer 150 and the second conductive semiconductor layer 116.

실시예는 상기 투광성 전극층층(150) 상에 형성된 제1 전극(131)을 포함할 수 있다. 예를 들어, 상기 투광성 전극층층(150) 저면에 형성된 제1 전극(131)을 포함할 수 있다.The embodiment may include a first electrode 131 formed on the transparent electrode layer 150. For example, the first electrode 131 may be formed on the bottom surface of the transparent electrode layer 150.

또한, 실시예는 상기 활성층(114) 및 상기 제2 도전형 반도체층(116) 측면에 형성된 패시베이션층(140)을 더 포함하여 상기 투광성 전극층층(150)과 상기 활성층(114), 제2 도전형 반도체층(116)을 전기적으로 분리하여 숏트를 방지할 수 있다.The embodiment further includes a passivation layer 140 formed on the side surfaces of the active layer 114 and the second conductivity type semiconductor layer 116 to form the passivation layer 150 and the active layer 114, Type semiconductor layer 116 can be electrically isolated to prevent short-circuiting.

실시예는 상기 제2 도전형 반도체층(116) 상에 오믹층(120)을 형성한 후 제2 전극(132)을 형성하여 캐리어의 주입을 증대시킬 수 있다.The second electrode 132 may be formed after the ohmic layer 120 is formed on the second conductive semiconductor layer 116 to increase the carrier injection.

또한, 실시예는 상기 제2 전극(132)의 하측에 전류차단층(135)을 형성하여 전류확산에 의해 광효율을 증대시킬 수 있다.In addition, in the embodiment, the current blocking layer 135 may be formed under the second electrode 132 to increase the light efficiency by current diffusion.

실시예에 따른 발광소자에 의하면, 기판(106)의 저면과 측면 상에 형성되며 제1 도전형 반도체층(112)과 전기적으로 연결된 투광성 전극층층(150)을 형성함으로써 발광면적을 증대시키 광효율을 증대시킬 수 있다.According to the light emitting device according to the embodiment, by forming the light transmitting electrode layer 150 formed on the bottom and side surfaces of the substrate 106 and electrically connected to the first conductive semiconductor layer 112, the light emitting area can be increased, Can be increased.

종래기술에 의한 수평형 타입의 발광소자는 사파이어 기판 상에 질화물 반도체층을 형성하고, 질화물 반도체층의 상측에 두개의 전극층이 배치되도록 형성한다. 예를 들어, 종래기술에 의한 수평형 발광소자의 경우 에피공정이 끝난 후 p-GaN과 활성층를 에칭하여 n 전극을 증착시킨다. 이러한 공정을 거치게 되면 실질적으로 발광할 수 있는 활성층 영역이 줄어들 뿐 아니라 상부 n 전극으로 인하여 발광면적이 줄어들어 들어 광속이 감소하는 문제가 있다. A horizontal type light emitting device according to the prior art is formed such that a nitride semiconductor layer is formed on a sapphire substrate and two electrode layers are arranged on the upper side of the nitride semiconductor layer. For example, in the case of a horizontal light emitting device according to the related art, after the epi process is completed, the n-electrode is deposited by etching the p-GaN and the active layer. When the above process is performed, there is a problem that the active layer region which can substantially emit light is reduced, and the luminous area is reduced due to the upper n-electrode, thereby reducing the luminous flux.

또한, 종래기술에 의하면 n 전극에서 광흡수가 일어나 광량의 손실을 야기한다. In addition, according to the prior art, light absorption occurs at the n-electrode, causing loss of light quantity.

이에 실시예에 따른 발광소자는 n 전극을 형성하기 위한 에칭을 하지 않으며, 수직형 발광소자와는 달리 기판을 제거하지 않음으로써 발광층인 활성층의 면적을 최대화할 수 있다.The light emitting device according to the embodiment does not etch to form the n-electrode, and unlike the vertical light emitting device, the substrate is not removed, thereby maximizing the area of the active layer as the light emitting layer.

또한, 실시예에 의하면 제1 도전형 반도체층에 전기적으로 연결된 제1 전극(131)이 발광소자 칩의 하측에 형성됨으로써 칩의 상측에서의 n 전극에서 빛이 흡수되는 문제를 해소할 수 있다.In addition, according to the embodiment, the first electrode 131 electrically connected to the first conductivity type semiconductor layer is formed on the lower side of the light emitting device chip, thereby solving the problem that light is absorbed from the n electrode on the upper side of the chip.

또한, 실시예에 따르면 제1 전극, 예를 들어 n 전극을 따로 제작하지 않고 패키지 몸체 상에 전극을 형성하여 발광소자 칩을 실장하여 사용할 수 있음으로 제1 전극에 의한 상측으로의 빛의 흡수 문제는 해소될 수 있다.In addition, according to the embodiment, since the first electrode, for example, the n-electrode is not separately fabricated, an electrode is formed on the package body so that the light emitting device chip can be mounted and used. Can be solved.

또한, 실시예에 의하면 기판(106) 및 제1 도전형 반도체층(112)의 측면에 투광성 전극층(150)이 형성되어 측면으로 방출되는 빛이 외부로 더욱 효율적으로 추출될 수 있다.In addition, according to the embodiment, the light transmitting electrode layer 150 is formed on the side surfaces of the substrate 106 and the first conductivity type semiconductor layer 112, so that the light emitted to the side can be extracted more efficiently.

실시예에 따른 발광소자 의하면 발광면적을 증대시켜 광속을 증가시킬 수 있다.According to the light emitting device according to the embodiment, the luminous area can be increased and the luminous flux can be increased.

도 2는 제2 실시예에 따른 발광소자(102)의 단면도이다.2 is a sectional view of the light emitting device 102 according to the second embodiment.

제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있다.The second embodiment can employ the technical features of the first embodiment.

제2 실시예에서 상기 투광성 전극층(150) 하측에 형성된 반사층(160)을 더 포함하여 기판(106)의 저면을 향하는 빛에 대해 측면 또는 상부로 반사함으로써 광추출 효율을 높일 수 있다.The second embodiment may further include a reflective layer 160 formed below the transmissive electrode layer 150 to reflect light toward the bottom surface of the substrate 106 to the side or top to increase the light extraction efficiency.

상기 반사층(160)은 상기 제1 전극(131b)의 수평폭 이상으로 형성되어 하측으로 방출된 빛의 측면 또는 상면으로 반사시켜 광추출 효율을 높일 수 있다.The reflective layer 160 may be formed to have a width equal to or larger than the horizontal width of the first electrode 131b, and may reflect light to the side or top surface of the light emitted downward to enhance light extraction efficiency.

또한, 상기 반사층(160)은 상기 제1 전극(131b)의 면적 이상으로 형성되어 하측으로 방출된 빛의 측면 또는 상면으로 반사시켜 광추출 효율을 높일 수 있다.In addition, the reflective layer 160 may be formed to have an area larger than the area of the first electrode 131b, and may reflect light to the side or top surface of the light emitted downward to enhance the light extraction efficiency.

예를 들어, 상기 반사층(160)은 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있으며, 알루미늄이나 은 등은 활성층에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.For example, the reflective layer 160 may be formed of a metal layer including Al, Ag, or an alloy including Al or Ag. Aluminum or silver may effectively reflect light generated in the active layer, The efficiency can be greatly improved.

제2 실시예에서 제1 전극(131b)은 제1 실시예의 제1 전극(131)에 비해 수평 폭이 더 넓게 형성되어 패키지 실장시 안정된 형태로 실장이 될 수 있다. 또한, 상기 제1 전극(131b)의 면적은 제1 실시예의 제1 전극(131)에 비해 더 넓게 형성되어 패키지 실장시 안정된 형태로 실장이 될 수 있다.In the second embodiment, the first electrode 131b has a larger horizontal width than the first electrode 131 of the first embodiment, and can be mounted in a stable form when the package is mounted. In addition, the area of the first electrode 131b is wider than that of the first electrode 131 of the first embodiment, and can be mounted in a stable form when the package is mounted.

또한, 제1 실시예와 마찬가지로 제1 전극(131b)은 칩 공정에서는 생략되고, 패키지 몸체에 제1 전극이 형성될 수도 있다.Also, as in the first embodiment, the first electrode 131b may be omitted in the chip process, and the first electrode may be formed on the package body.

도 3은 제3 실시예에 따른 발광소자(103)의 단면도이다.3 is a sectional view of the light emitting device 103 according to the third embodiment.

제3 실시예는 제1 실시예 또는 제2 실시예의 기술적인 특징을 채용할 수 있다.The third embodiment can adopt the technical features of the first embodiment or the second embodiment.

제3 실시예에서는 패시베이션층(140)이 생략되고, 투광성 전극층(150b)이 활성층(114)과 이격되도록 형성될 수 있다.In the third embodiment, the passivation layer 140 may be omitted, and the light-transmitting electrode layer 150b may be formed so as to be spaced apart from the active layer 114. [

도 4는 제4 실시예에 따른 발광소자(104)의 단면도이다.4 is a cross-sectional view of the light emitting device 104 according to the fourth embodiment.

제4 실시예는 제1 실시예 또는 제2 실시예의 기술적인 특징을 채용할 수 있다.The fourth embodiment can adopt the technical features of the first embodiment or the second embodiment.

제4 실시예에서는 투광성 전극층(150c)이 패시베이션층(140) 상측에도 형성되어 발광소자 칩의 견고성을 증대시킬 수 있다.In the fourth embodiment, the translucent electrode layer 150c is also formed on the passivation layer 140 to increase the rigidity of the light emitting device chip.

도 5는 제5 실시예에 따른 발광소자(105)의 단면도이다.5 is a cross-sectional view of a light emitting device 105 according to the fifth embodiment.

제5 실시예는 제1 실시예 또는 제2 실시예의 기술적인 특징을 채용할 수 있다.The fifth embodiment can adopt the technical features of the first embodiment or the second embodiment.

제5 실시예에서는 패시베이션층(140b)의 형상이 경사를 구비함으로써 투광성 전극층(150d)이 패시베이션층(140b) 상측 형성시 단차 형성을 최소화하여 소자의 안정성을 증대시킬 수 있다.In the fifth embodiment, since the shape of the passivation layer 140b is inclined, it is possible to minimize the formation of a step when the transparent electrode layer 150d is formed on the passivation layer 140b, thereby improving the stability of the device.

실시예에 따른 발광소자에 의하면, 발광면적을 증대시켜 광속을 증가시킬 수 있다.According to the light emitting device according to the embodiment, the light emitting area can be increased to increase the light flux.

이하, 도 6 내지 도 8을 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS.

먼저, 도 6과 같이 기판(106)을 준비한다. 상기 기판(106)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 상기 기판(106)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(106) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다.First, the substrate 106 is prepared as shown in FIG. The substrate 106 includes a conductive substrate or an insulating substrate such as the substrate 106 is a sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 0 3 May be used. A concavo-convex structure may be formed on the substrate 106, but the present invention is not limited thereto.

상기 기판(106)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 106 may be wet-cleaned to remove impurities on the surface.

이후, 상기 기판(106) 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)을 형성할 수 있다.The light emitting structure 110 including the first conductive semiconductor layer 112, the active layer 114, and the second conductive semiconductor layer 116 may be formed on the substrate 106.

상기 기판(106) 위에는 버퍼층(108)이 형성될 수 있다. 상기 버퍼층(108)은 상기 발광구조물(110)의 재료와 기판(106)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층(108)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. A buffer layer 108 may be formed on the substrate 106. The buffer layer 108 may mitigate lattice mismatch between the material of the light emitting structure 110 and the substrate 106 and the material of the buffer layer 108 may be a Group III-V compound semiconductor such as GaN, InN, AlN , InGaN, AlGaN, InAlGaN, and AlInN.

상기 버퍼층(108) 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다. An undoped semiconductor layer may be formed on the buffer layer 108, but the present invention is not limited thereto.

상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductive semiconductor layer 112 may be formed of a Group III-V compound semiconductor doped with a first conductive dopant. When the first conductive semiconductor layer 112 is an N-type semiconductor layer, The first conductive dopant may include, but is not limited to, Si, Ge, Sn, Se, and Te as an N-type dopant.

상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. The first conductive semiconductor layer 112 may include a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + .

상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 112 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP.

상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductive semiconductor layer 112 may be formed by a CVD method or molecular beam epitaxy (MBE), sputtering, or vapor phase epitaxy (HVPE). . The first conductive semiconductor layer 112 may be formed by depositing a silane containing an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ) Gas (SiH 4 ) may be implanted and formed.

다음으로, 상기 제1 도전형 반도체층(112) 상에 전류확산층(미도시)을 형성한다. 상기 전류확산층은 언도프트 질화갈륨층(undoped GaN layer)일 수 있으나 이에 한정되는 것은 아니다. 상기 전류확산층은 50nm ~ 200nm의 두께일 수 있으나 이에 한정되는 것은 아니다.Next, a current diffusion layer (not shown) is formed on the first conductive type semiconductor layer 112. The current diffusion layer may be an undoped GaN layer, but is not limited thereto. The current diffusion layer may have a thickness of 50 nm to 200 nm, but is not limited thereto.

다음으로, 실시예는 상기 전류확산층 상에 전자주입층(미도시)을 형성할 수 있다. 상기 전자주입층은 제1 도전형 질화갈륨층일 수 있다. 예를 들어, 상기 전자주입층은 n형 도핑원소가 6.0x1018atoms/cm3~8.0x1018atoms/cm3의 농도로 도핑 됨으로써 효율적으로 전자주입을 할 수 있다. Next, in the embodiment, an electron injection layer (not shown) may be formed on the current diffusion layer. The electron injection layer may be a first conductivity type gallium nitride layer. For example, the electron injection layer may be the electron injection efficiently by being doped at a concentration of the n-type doping element 6.0x10 18 atoms / cm 3 ~ 8.0x10 18 atoms / cm 3.

또한, 실시예는 전자주입층 상에 스트레인 제어층(미도시)을 형성할 수 있다. 예를 들어, 전자주입층 상에 InyAlxGa(1-x-y)N(0≤x≤1, 0≤y≤1)/GaN 등으로 형성된 스트레인 제어층을 형성할 수 있다.In addition, the embodiment can form a strain control layer (not shown) on the electron injection layer. For example, a strain control layer formed of In y Al x Ga (1-xy) N (0? X? 1, 0? Y? 1) / GaN or the like can be formed on the electron injection layer.

상기 스트레인 제어층은 제1 도전형 반도체층(112)과 활성층(114) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시킬 수 있다.The strain control layer can effectively alleviate the stress that is caused by the lattice mismatch between the first conductive semiconductor layer 112 and the active layer 114.

또한, 상기 스트레인제어층은 제1 Inx1GaN 및 제2 Inx2GaN 등의 조성을 갖는 적어도 6주기로 반복 적층됨에 따라, 더 많은 전자가 활성층(114)의 낮은 에너지 준위로 모이게 되며, 결과적으로 전자와 정공의 재결합 확률이 증가되어 발광효율이 향상될 수 있다.Further, as the strain control layer is repeatedly laminated in at least six cycles having compositions such as first In x1 GaN and second In x2 GaN, more electrons are collected at a low energy level of the active layer 114, The probability of recombination of holes is increased and the luminous efficiency can be improved.

이후, 상기 스트레인 제어층 상에 활성층(114)을 형성한다. Thereafter, the active layer 114 is formed on the strain control layer.

상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. Electrons injected through the first conductive type semiconductor layer 112 and holes injected through the second conductive type semiconductor layer 116 formed after the first and second conductive type semiconductor layers 116 and 116 are mutually combined to form an energy band unique to the active layer Which emits light having an energy determined by < RTI ID = 0.0 >

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. For example, the active layer 114 may be formed with a multiple quantum well structure by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

상기 활성층(114)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 114 may be formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP But is not limited thereto. The well layer may be formed of a material having a band gap lower than the band gap of the barrier layer.

실시예에서 상기 활성층(114) 상에는 전자차단층(미도시)이 형성되어 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다. 예를 들어, 상기 전자차단층은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(114)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있으며, 약 100Å~ 약 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다. In the embodiment, an electron blocking layer (not shown) is formed on the active layer 114 to serve as electron blocking and cladding of the active layer, thereby improving the luminous efficiency. For example, the electron blocking layer may be formed of an Al x In y Ga (1-xy) N (0? X ? 1, 0? Y ? 1 ) semiconductor, And may be formed to a thickness of about 100 A to about 600 A, but the present invention is not limited thereto.

또한, 상기 전자차단층은 AlzGa(1-z)N/GaN(0≤z≤1) 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다.The electron blocking layer may be formed of a superlattice of Al z Ga (1-z) N / GaN (0? Z ? 1), but is not limited thereto.

상기 전자차단층은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다. 예를 들어, 상기 전자차단층은 Mg이 약 1018~1020/cm3 농도 범위로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.The electron blocking layer can efficiently block the electrons that are ion-implanted into the p-type and overflow, and increase the hole injection efficiency. For example, the electron blocking layer can effectively prevent electrons that are overflowed by ion implantation of Mg in a concentration range of about 10 18 to 10 20 / cm 3 , and increase the hole injection efficiency.

상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive semiconductor layer 116 may be a Group III-V compound semiconductor doped with a second conductive dopant, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? Y 1, 0? X + y? 1). When the second conductive semiconductor layer 116 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductive type semiconductor layer 116 is Bisei that the chamber comprises a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2), and magnesium (Mg) butyl bicyclo The p-type GaN layer may be formed by implanting pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 }, but the present invention is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(112)은 N형 반도체층, 상기 제2 도전형 반도체층(116)은 P형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an exemplary embodiment, the first conductive semiconductor layer 112 may be an N-type semiconductor layer, and the second conductive semiconductor layer 116 may be a P-type semiconductor layer. On the second conductive semiconductor layer 116, a semiconductor layer, for example, an N-type semiconductor layer (not shown) having a polarity opposite to that of the second conductive type may be formed. Accordingly, the light emitting structure 110 may have any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

이후, 상기 제2 도전형 반도체층(116) 상에 오믹층(120)을 형성한다. 예를 들어, 오믹층(120)은 캐리어의 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. Thereafter, the ohmic layer 120 is formed on the second conductive semiconductor layer 116. For example, the ohmic layer 120 may be formed by laminating a single metal, a metal alloy, a metal oxide, or the like in multiple layers so as to efficiently inject carriers.

다음으로, 도 7과 같이 상기 기판(106)을 소정의 두께로 줄인 후 활성층(114) 및 제2 도전형 반도체층(116) 측면에 절연층으로 된 패시베이션층(140)을 형성할 수 있다. 실시예에 따라서는 패시베이션층(140)의 공정이 생략될 수 있다.Next, as shown in FIG. 7, after the substrate 106 is reduced to a predetermined thickness, a passivation layer 140 may be formed as an insulating layer on the sides of the active layer 114 and the second conductivity type semiconductor layer 116. Depending on the embodiment, the passivation layer 140 may be omitted.

다음으로, 상기 기판(106)의 저면과 측면 상에 상기 제1 도전형 반도체층(112)과 전기적으로 연결된 투광성 전극층(150)을 형성한다.Next, a light transmitting electrode layer 150 electrically connected to the first conductivity type semiconductor layer 112 is formed on the bottom surface and the side surface of the substrate 106.

상기 투광성 전극층(150)은 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 투광성 전극층(150)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The light-transmitting electrode layer 150 may be formed by laminating a single metal, a metal alloy, a metal oxide, or the like so as to efficiently perform carrier injection. For example, the light transmitting electrode layer 150 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (ZnO), indium gallium tin oxide (AZO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, AGZO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Ni, IrOx / Au, and Ni / IrOx / , Au, and Hf, and is not limited to such a material.

다음으로, 도 8과 같이 상기 투광성 전극층(150) 상에 제1 전극(131)을 형성하고, 상기 오믹층(120) 상에 제2 전극(132)을 형성한다. 실시예에 따라 제1 전극(131)의 공정은 생략될 수 있다.Next, as shown in FIG. 8, a first electrode 131 is formed on the transparent electrode layer 150, and a second electrode 132 is formed on the ohmic layer 120. The process of the first electrode 131 may be omitted according to the embodiment.

또한, 실시예는 상기 제2 전극(132)의 하측에 절연층 등으로 전류차단층(135)을 형성하여 전류확산에 의해 광효율을 증대시킬 수 있다.In addition, in the embodiment, the current blocking layer 135 may be formed on the lower side of the second electrode 132 with an insulating layer or the like to increase the light efficiency by current diffusion.

실시예에 따른 발광소자에 의하면, 기판(106)의 저면과 측면 상에 형성되며 제1 도전형 반도체층(112)과 전기적으로 연결된 투광성 전극층(150)을 형성함으로써 발광면적을 증대시키 광효율을 증대시킬 수 있다.According to the light emitting device of the embodiment, by forming the light transmitting electrode layer 150 formed on the bottom surface and the side surface of the substrate 106 and electrically connected to the first conductivity type semiconductor layer 112, the light emitting area is increased, .

실시예에 따른 발광소자는 n 전극을 형성하기 위한 에칭을 하지 않으며, 수직형 발광소자와는 달리 기판을 제거하지 않음으로써 발광층인 활성층의 면적을 최대화할 수 있다.The light emitting device according to the embodiment does not etch to form the n-electrode, and unlike the vertical light emitting device, the substrate is not removed, thereby maximizing the area of the active layer as the light emitting layer.

또한, 실시예에 의하면 제1 도전형 반도체층에 전기적으로 연결된 제1 전극(131)이 발광소자 칩의 하측에 형성됨으로써 n 전극에서 빛이 흡수되는 문제를 해소할 수 있다.According to the embodiment, since the first electrode 131 electrically connected to the first conductivity type semiconductor layer is formed on the lower side of the light emitting device chip, the problem that light is absorbed from the n electrode can be solved.

또한, 실시예에 따르면 제1 전극, 예를 들어 n 전극을 따로 제작하지 않고 패키지 몸체 상에 전극을 형성하여 발광소자 칩을 실장하여 사용할 수 있음으로 제1 전극에 의한 상측으로의 빛의 흡수 문제는 해소될 수 있다.In addition, according to the embodiment, since the first electrode, for example, the n-electrode is not separately fabricated, an electrode is formed on the package body so that the light emitting device chip can be mounted and used. Can be solved.

또한, 실시예에 의하면 기판(106) 및 제1 도전형 반도체층(112)의 측면에 투광성 전극층(150)이 형성되어 측면으로 방출되는 빛이 외부로 더욱 효율적으로 추출될 수 있다.In addition, according to the embodiment, the light transmitting electrode layer 150 is formed on the side surfaces of the substrate 106 and the first conductivity type semiconductor layer 112, so that the light emitted to the side can be extracted more efficiently.

실시예에 따른 발광소자 의하면 발광면적을 증대시켜 광속을 증가시킬 수 있다.According to the light emitting device according to the embodiment, the luminous area can be increased and the luminous flux can be increased.

도 9는 실시예들에 따른 발광소자가 설치된 발광소자 패키지를 설명하는 도면이다.9 is a view illustrating a light emitting device package having the light emitting device according to the embodiments.

실시예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(240)가 포함된다.The light emitting device package 200 according to the embodiment includes a package body 205, a third electrode layer 213 and a fourth electrode layer 214 provided on the package body 205, a package body 205, And a molding member 240 surrounding the light emitting device 100. The light emitting device 100 includes a first electrode layer 213 and a fourth electrode layer 214. The light emitting device 100 is electrically connected to the third electrode layer 213 and the fourth electrode layer 214,

상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The package body 205 may be formed of a silicon material, a synthetic resin material, or a metal material, and the inclined surface may be formed around the light emitting device 100.

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The third electrode layer 213 and the fourth electrode layer 214 are electrically isolated from each other and provide power to the light emitting device 100. The third electrode layer 213 and the fourth electrode layer 214 may function to increase light efficiency by reflecting the light generated from the light emitting device 100, And may serve to discharge heat to the outside.

상기 발광 소자(100)는 도 1 내지 도 5에 예시된 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니다.The light emitting device 100 may include the light emitting device illustrated in FIGS. 1 to 5, but the present invention is not limited thereto.

상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 설치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 설치될 수 있다.The light emitting device 100 may be mounted on the package body 205 or on the third electrode layer 213 or the fourth electrode layer 214.

상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213)과 와이어(230)를 통해 전기적으로 연결되고 상기 제4 전극층(214)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.The light emitting device 100 may be electrically connected to the third electrode layer 213 and / or the fourth electrode layer 214 by a wire, flip chip, or die bonding method. The light emitting device 100 is electrically connected to the third electrode layer 213 through the wire 230 and is electrically connected to the fourth electrode layer 214 directly.

상기 몰딩부재(240)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(240)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 240 surrounds the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 240 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시예에 따른 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다. A light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, and the like, which are optical members, may be disposed on a path of light emitted from the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit or function as a lighting unit. For example, the lighting system may include a backlight unit, a lighting unit, a pointing device, a lamp, and a streetlight.

도 10은 실시예에 따른 조명 유닛의 사시도(1100)이다. 다만, 도 10의 조명 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.10 is a perspective view 1100 of a lighting unit according to an embodiment. However, the illumination unit 1100 of Fig. 10 is an example of the illumination system and is not limited thereto.

실시예에서 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.The illumination unit 1100 may include a case body 1110, a light emitting module 1130 installed in the case body 1110, a connection unit 1130 installed in the case body 1110, Terminal 1120. [0031]

상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1110 is preferably formed of a material having a good heat dissipation property, and may be formed of, for example, a metal material or a resin material.

상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.The light emitting module unit 1130 may include a substrate 1132 and at least one light emitting device package 200 mounted on the substrate 1132.

상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The substrate 1132 may be a circuit pattern printed on an insulator. For example, the PCB 1132 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB . ≪ / RTI >

또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.Further, the substrate 1132 may be formed of a material that efficiently reflects light, or may be formed of a color whose surface is efficiently reflected, for example, white, silver, or the like.

상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The at least one light emitting device package 200 may be mounted on the substrate 1132. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) 100. The light emitting diode 100 may include a colored light emitting diode that emits red, green, blue, or white colored light, and a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module unit 1130 may be arranged to have a combination of various light emitting device packages 200 to obtain color and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination in order to secure a high color rendering index (CRI).

상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 실시예에서 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1120 may be electrically connected to the light emitting module 1130 to supply power. In an embodiment, the connection terminal 1120 is connected to the external power source by being inserted in a socket manner, but is not limited thereto. For example, the connection terminal 1120 may be formed in a pin shape and inserted into an external power source or may be connected to an external power source through a wiring.

도 11은 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다. 다만, 도 11의 백라이트 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.11 is an exploded perspective view 1200 of a backlight unit according to an embodiment. However, the backlight unit 1200 of FIG. 11 is an example of the illumination system, and the present invention is not limited thereto.

실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.The backlight unit 1200 according to the embodiment includes a light guide plate 1210, a light emitting module unit 1240 for providing light to the light guide plate 1210, a reflection member 1220 below the light guide plate 1210, But the present invention is not limited thereto, and may include a bottom cover 1230 for housing the light emitting module unit 1210, the light emitting module unit 1240, and the reflecting member 1220.

상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1210 serves to diffuse light into a surface light source. The light guide plate 1210 may be made of a transparent material such as acrylic resin such as PMMA (polymethyl methacrylate), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. ≪ / RTI >

상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.The light emitting module part 1240 provides light to at least one side of the light guide plate 1210 and ultimately acts as a light source of a display device in which the backlight unit is installed.

상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.The light emitting module 1240 may be in contact with the light guide plate 1210, but is not limited thereto. Specifically, the light emitting module 1240 includes a substrate 1242 and a plurality of light emitting device packages 200 mounted on the substrate 1242. The substrate 1242 is mounted on the light guide plate 1210, But is not limited to.

상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The substrate 1242 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1242 may include not only a general PCB, but also a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like.

그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.The plurality of light emitting device packages 200 may be mounted on the substrate 1242 such that a light emitting surface on which the light is emitted is spaced apart from the light guiding plate 1210 by a predetermined distance.

상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective member 1220 may be formed under the light guide plate 1210. The reflection member 1220 reflects the light incident on the lower surface of the light guide plate 1210 so as to face upward, thereby improving the brightness of the backlight unit. The reflective member 1220 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto.

상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The bottom cover 1230 may receive the light guide plate 1210, the light emitting module 1240, and the reflective member 1220. For this purpose, the bottom cover 1230 may be formed in a box shape having an opened upper surface, but the present invention is not limited thereto.

상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.The bottom cover 1230 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 발광면적을 증대시켜 광속을 증가시킬 수 있다.According to the light emitting device, the light emitting device manufacturing method, the light emitting device package, and the illumination system according to the embodiments, the light emitting area can be increased to increase the light flux.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects, and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

106: 기판, 112: 제1 도전형 반도체층, 114: 활성층,
116: 제2 도전형 반도체층,
131: 제1 전극, 132: 제2 전극,
140: 패시베이션층, 150: 투광성 전극층
106: substrate, 112: first conductivity type semiconductor layer, 114: active layer,
116: second conductivity type semiconductor layer,
131: first electrode, 132: second electrode,
140: passivation layer, 150: translucent electrode layer

Claims (8)

제1전극;
상기 제1전극 상에 기판;
상기 기판 상에 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 활성층;
상기 활성층 상에 제2 도전형 반도체층;
상기 제2도전형 반도체층 상에 오믹층;
상기 오믹층 내에 배치되는 전류차단층;
상기 기판의 저면 및 상기 제1전극 사이와 상기 기판, 상기 제1도전형 반도체층, 상기 활성층 측면에 위치하며 상기 제1도전형 반도체층과 전기적으로 연결된 투광성 전극층;
상기 제2도전형 반도체층 및 상기 오믹층의 측면에 배치되는 패시베이션층; 및
상기 오믹층 상에 제2 전극을 포함하고,
상기 제1전극의 너비는 상기 제2전극의 너비보다 크며,
상기 전류차단층은 상기 제2전극의 하면과 접촉하고,
상기 전류차단층, 상기 제2전극, 상기 제1전극은 수직으로 중첩하는 발광소자.
A first electrode;
A substrate on the first electrode;
A first conductive semiconductor layer on the substrate;
An active layer on the first conductive semiconductor layer;
A second conductive semiconductor layer on the active layer;
An ohmic layer on the second conductive semiconductor layer;
A current blocking layer disposed in the ohmic layer;
A light-transmitting electrode layer which is disposed on a bottom surface of the substrate and between the first electrodes and on a side surface of the substrate, the first conductivity type semiconductor layer, and the active layer, and is electrically connected to the first conductivity type semiconductor layer;
A passivation layer disposed on a side surface of the second conductivity type semiconductor layer and the ohmic layer; And
A second electrode on the ohmic layer,
Wherein the width of the first electrode is greater than the width of the second electrode,
The current blocking layer is in contact with the lower surface of the second electrode,
Wherein the current blocking layer, the second electrode, and the first electrode overlap vertically.
제1 항에 있어서,
상기 투광성 전극층과 상기 제1전극 사이에 배치되는 반사층을 포함하고,
상기 반사층은 상기 투광성 전극층의 하면과 상기 제1전극의 상면과 접촉하는 발광소자.
The method according to claim 1,
And a reflective layer disposed between the transparent electrode layer and the first electrode,
Wherein the reflective layer is in contact with the lower surface of the transparent electrode layer and the upper surface of the first electrode.
제1항에 있어서,
상기 투광성 전극층은 상기 패시베이션층의 하면 및 측면과 접촉하는 발광소자.
The method according to claim 1,
Wherein the light-transmitting electrode layer is in contact with a lower surface and a side surface of the passivation layer.
제1항에 있어서,
상기 패시베이션층은 경사면을 포함하고,
상기 투광성 전극층은 상기 패시베이션층의 경사면과 접촉하는 발광소자.
The method according to claim 1,
Wherein the passivation layer comprises an inclined surface,
Wherein the light-transmitting electrode layer is in contact with an inclined surface of the passivation layer.
삭제delete 삭제delete 삭제delete 삭제delete
KR1020110141890A 2011-12-26 2011-12-26 Light emitting device KR101886153B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110141890A KR101886153B1 (en) 2011-12-26 2011-12-26 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141890A KR101886153B1 (en) 2011-12-26 2011-12-26 Light emitting device

Publications (2)

Publication Number Publication Date
KR20130074037A KR20130074037A (en) 2013-07-04
KR101886153B1 true KR101886153B1 (en) 2018-09-11

Family

ID=48988225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110141890A KR101886153B1 (en) 2011-12-26 2011-12-26 Light emitting device

Country Status (1)

Country Link
KR (1) KR101886153B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102512027B1 (en) * 2016-03-08 2023-03-21 엘지이노텍 주식회사 Semiconductor device, display panel, display device, method of fabricating display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303154B2 (en) * 1994-09-30 2002-07-15 ローム株式会社 Semiconductor light emitting device
JP2002368275A (en) 2001-06-11 2002-12-20 Toyoda Gosei Co Ltd Semiconductor device and manufacturing method therefor
JP3916726B2 (en) * 1997-05-27 2007-05-23 星和電機株式会社 Compound semiconductor light emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100953661B1 (en) * 2008-04-28 2010-04-20 주식회사 이츠웰 Vertical Electrode Structure Light Emission Device and Manufacturing Method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303154B2 (en) * 1994-09-30 2002-07-15 ローム株式会社 Semiconductor light emitting device
JP3916726B2 (en) * 1997-05-27 2007-05-23 星和電機株式会社 Compound semiconductor light emitting device
JP2002368275A (en) 2001-06-11 2002-12-20 Toyoda Gosei Co Ltd Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
KR20130074037A (en) 2013-07-04

Similar Documents

Publication Publication Date Title
KR101894025B1 (en) Light emitting device
EP2482343A2 (en) Light emitting diode
KR101701510B1 (en) Light emitting device
EP2355182A2 (en) Light emitting device
KR20130019279A (en) Light emitting device
KR101865936B1 (en) Light emitting device
KR20120138275A (en) Light emitting device
KR101798238B1 (en) Light emitting device
KR101973608B1 (en) Light emitting device
JP6087142B2 (en) Light emitting element
KR101803573B1 (en) Light emitting device
KR101500029B1 (en) Light emitting device
KR101886153B1 (en) Light emitting device
KR101904034B1 (en) Light emitting device and lighting system including the same
KR101823687B1 (en) Light emitting device
KR101734544B1 (en) Light emitting device package
KR101871498B1 (en) Light emitting device
KR101814052B1 (en) Light emitting device
KR101856213B1 (en) Light emitting device and method for fabricating the same
KR101829798B1 (en) Light emitting device
KR101823682B1 (en) Light emitting device
KR101838990B1 (en) Light emitting device and method for fabricating the same
KR20130079867A (en) Light emitting device
KR102057719B1 (en) Light emitting device and lighting system
KR101842177B1 (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant