KR101798238B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR101798238B1
KR101798238B1 KR1020110061648A KR20110061648A KR101798238B1 KR 101798238 B1 KR101798238 B1 KR 101798238B1 KR 1020110061648 A KR1020110061648 A KR 1020110061648A KR 20110061648 A KR20110061648 A KR 20110061648A KR 101798238 B1 KR101798238 B1 KR 101798238B1
Authority
KR
South Korea
Prior art keywords
layer
electron blocking
light emitting
semiconductor layer
blocking layer
Prior art date
Application number
KR1020110061648A
Other languages
Korean (ko)
Other versions
KR20130006843A (en
Inventor
정종필
황정현
김종국
손성진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110061648A priority Critical patent/KR101798238B1/en
Priority to EP12152456.5A priority patent/EP2482343B1/en
Priority to US13/358,145 priority patent/US8748932B2/en
Priority to JP2012013033A priority patent/JP6081062B2/en
Priority to CN201210020273.3A priority patent/CN102623598B/en
Publication of KR20130006843A publication Critical patent/KR20130006843A/en
Application granted granted Critical
Publication of KR101798238B1 publication Critical patent/KR101798238B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 발광층; 상기 발광층 상에 전자차단층; 및 상기 전자차단층 상에 제2 도전형 반도체층;을 포함하며, 상기 전자차단층은 두께의 높낮이 차가 있는 패턴을 포함한다.Embodiments relate to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.
A light emitting device according to an embodiment includes a first conductive semiconductor layer; A light emitting layer on the first conductive type semiconductor layer; An electron blocking layer on the light emitting layer; And a second conductive semiconductor layer on the electron blocking layer, wherein the electron blocking layer includes a pattern having a thickness and a height difference.

Description

발광소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.

발광소자(Light Emitting Device)는 전기에너지를 빛에너지로 변환시키는 화합물 반도체이며, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다. Light emitting devices are compound semiconductors that convert electrical energy into light energy. By controlling the composition ratio of compound semiconductors, various colors can be realized.

최근 LED BLU(Back Light Unit) 시장은 저전압 /고출력(High Power) 구동소자가 보편화하고 있다. 동작전압을 개선하면서 광도를 유지하기 위해 에피(Epi)단에서 많은 개발은 하고 있는데, 동작전압(VF) 개선을 위해 여러가지 방안이 시도되고 있다.Recently, low voltage / high power driving devices have become popular in the LED backlight unit (BLU) market. In order to maintain the brightness while improving the operating voltage, many developments have been made in the Epi stage, and various measures have been attempted to improve the operating voltage (VF).

실시예는 광도를 높임과 함께 동작전압(VF)을 개선할 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.Embodiments provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system capable of improving an operation voltage (VF) while increasing brightness.

실시예에 따른 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 발광층; 상기 발광층 상에 전자차단층; 및 상기 전자차단층 상에 제2 도전형 반도체층;을 포함하며, 상기 전자차단층은 두께의 높낮이 차가 있는 제1 패턴을 포함한다.
실시예의 상기 제1 도전형 반도체층의 상면에는 쇄기형의 만입부가 형성될 수 있다.
실시예에서 상기 쇄기형의 만입부면에는 클래딩층이 더 형성될 수 있다.
상기 전자차단층은, 상기 제1 패턴이 없는 제1 전자차단층; 및 상기 제1 전자차단층 상에 상기 제1 패턴을 갖는 제2 전자차단층;을 포함할 수 있다.
상기 제1 전자차단층의 물질과 상기 제2 전자차단층의 물질은 같은 물질로 형성될 수 있다.
상기 제2 도전형 반도체층의 저면에 상기 전자차단층에 형성된 높낮이 차가 있는 제1 패턴에 대응되는 제2 패턴을 포함할 수 있다.
상기 제2 도전형 반도체층의 상면은 평탄할 수 있다.
상기 제2 전차차단층에 형성된 상기 제1 패턴의 최저면은 상기 제1 전자차단층 보다는 높은 위치에 배치될 수 있다.
실시예는 상기 제2 도전형 반도체층 상에 제2 전극층을 더 포함할 수 있다.
실시예에서 상기 제2 전자차단층에 형성된 상기 제1 패턴은 복수로 형성될 수 있으며, 그 복수의 제1 패턴 중 일부는 상기 제2 전극층과 중첩되나, 나머지 일부는 상기 제2 전극층과 중첩되지 않을 수 있다.
실시예에서 상기 제2 전자차단층은 봉우리와 골을 포함할 수 있다.
상기 제1 도전형 반도체층은 복수의 돌출부 영역을 구비할 수 있으며, 상기 복수의 돌출부 영역 중 적어도 하나는 상기 제2 전자차단층의 상기 골 중 적어도 하나와 상하간에 중첩될 수 있다.A light emitting device according to an embodiment includes a first conductive semiconductor layer; A light emitting layer on the first conductive type semiconductor layer; An electron blocking layer on the light emitting layer; And a second conductive semiconductor layer on the electron blocking layer, wherein the electron blocking layer includes a first pattern having a thickness and a height difference.
A depressed depressed portion may be formed on the upper surface of the first conductive type semiconductor layer of the embodiment.
In an embodiment, a cladding layer may be further formed on the indentation surface of the wedge shape.
Wherein the electron blocking layer comprises: a first electron blocking layer without the first pattern; And a second electron blocking layer having the first pattern on the first electron blocking layer.
The material of the first electron blocking layer and the material of the second electron blocking layer may be formed of the same material.
And a second pattern corresponding to a first pattern having a height difference formed in the electron blocking layer on the bottom surface of the second conductivity type semiconductor layer.
The upper surface of the second conductivity type semiconductor layer may be flat.
The lowest surface of the first pattern formed on the second charge blocking layer may be disposed at a higher position than the first electron blocking layer.
The embodiment may further include a second electrode layer on the second conductive type semiconductor layer.
In an embodiment, the first pattern formed on the second electron blocking layer may be formed in a plurality of patterns, and a part of the plurality of first patterns overlaps with the second electrode layer while the remaining part overlaps with the second electrode layer .
In an embodiment, the second electron blocking layer may comprise peaks and valleys.
The first conductive semiconductor layer may include a plurality of protruding regions, and at least one of the plurality of protruding regions may overlap with at least one of the plurality of the bones of the second electron blocking layer.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 광도를 높임과 함께 동작전압(VF)을 개선할 수 있다.According to the light emitting device, the method of manufacturing the light emitting device, the light emitting device package, and the illumination system according to the embodiment, it is possible to improve the operating voltage VF while increasing the light intensity.

도 1은 실시예에 따른 발광소자의 단면도.
도 2는 실시예에 따른 발광소자의 동작전압 개선 예시도.
도 3 내지 도 5는 실예에 따른 발광소자의 제조방법의 공정 단면도.
도 6은 실시예에 따른 발광소자 패키지의 단면도.
도 7은 실시예에 따른 조명 유닛의 사시도.
도 8은 실시예에 따른 백라이트 유닛의 사시도.1 is a cross-sectional view of a light emitting device according to an embodiment.
2 is a diagram illustrating an example of improvement in the operating voltage of the light emitting device according to the embodiment.
3 to 5 are process sectional views of a method of manufacturing a light emitting device according to an embodiment.
6 is a cross-sectional view of a light emitting device package according to an embodiment.
7 is a perspective view of a lighting unit according to an embodiment;
8 is a perspective view of a backlight unit according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

(실시예)(Example)

도 1은 본 발명의 일 실시 예에 따른 발광소자(100)의 단면도로서, 수평형 발광소자를 예시로 하고 있으나, 이에 한정되는 것은 아니다. FIG. 1 is a cross-sectional view of a light emitting device 100 according to an embodiment of the present invention, which illustrates a horizontal light emitting device, but the present invention is not limited thereto.

발광소자(100)는 제1 도전형 반도체층(110), 제2 도전형 반도체층(140), 및 제1 도전형 반도체층(110)과 제2 도전형 반도체층(140) 사이에 발광층(120)을 포함한다.The light emitting device 100 includes a first conductivity type semiconductor layer 110, a second conductivity type semiconductor layer 140, and a light emitting layer (not shown) between the first conductivity type semiconductor layer 110 and the second conductivity type semiconductor layer 140 120).

여기서, 제1 도전형 반도체층(110)은 n형 불순물(예를 들어 Si)이 도핑된 반도체층일 수 있고, 제2 도전형 반도체층(140)은 p형 불순물(예를 들어 Mg)이 도핑된 반도체층 일 수 있다. 이하, 명세서에서는 이를 전제로 기술하나, 이에 한정되는 것은 아니다.The first conductive semiconductor layer 110 may be a semiconductor layer doped with an n-type impurity (e.g., Si), and the second conductive semiconductor layer 140 may be doped with a p-type impurity (e.g., Mg) May be a semiconductor layer. Hereinafter, the description will be made on the premise thereof, but the present invention is not limited thereto.

제2 도전형 반도체층(140)과 발광층(120) 사이에는 전자차단층(130)이 더 형성될 수 있다.An electron blocking layer 130 may be further formed between the second conductivity type semiconductor layer 140 and the light emitting layer 120.

전자차단층(130)은 발광층(120)에서 전자와 홀의 재결합 확률을 높이고, 누설전류를 방지할 수 있다. 전자차단층(130)은 고 전류 인가시 제1 도전형 반도체층(110)으로부터 발광층(120)으로 주입되는 전자가 발광층(120)에서 재결합되지 않고, 제2 반도체층(140)으로 흐르는 현상을 방지한다.The electron blocking layer 130 can increase the probability of recombination of electrons and holes in the light emitting layer 120 and can prevent a leakage current. Electrons injected from the first conductivity type semiconductor layer 110 to the light emitting layer 120 are not recombined in the light emitting layer 120 but flow into the second semiconductor layer 140 when the high current is applied to the electron blocking layer 130 prevent.

전자차단층(130)은 발광층(120)보다 상대적으로 큰 밴드 갭을 가짐으로써, 제1 도전형 반도체층(110)으로부터 주입된 전자가 발광층(120)에서 재결합되지 않고, 제2 도전형 반도체층(140)으로 주입되는 현상을 방지할 수 있다.The electron blocking layer 130 has a band gap relatively larger than that of the light emitting layer 120 so that electrons injected from the first conductivity type semiconductor layer 110 are not recombined in the light emitting layer 120, A phenomenon of being injected into the body 140 can be prevented.

전자차단층(130)이 두꺼울수록, 재결합 효율을 높일 수 있어, 발광 효율을 높일 수 있으나, 두꺼운 전자차단층(130)은 제2 도전형 반도체층(140)에서 공급되는 홀의 이동을 방해하여 결과적으로, 동작전압(Vf)을 높아지는 문제점이 발생할 수 있다. The thicker electron blocking layer 130 prevents the holes supplied from the second conductivity type semiconductor layer 140 from being moved, resulting in an increase in the efficiency of recombination, , The operation voltage Vf may be increased.

본 발명의 일 실시 예에 따른 전자차단층(130)은 두께의 높낮이차가 있는 패턴을 갖도록 형성된다. 일 예로, 도 1에 도시된 바와 같이, 전자차단층(130)은 상대적으로 두께가 두꺼운 봉우리(131b)와 상대적으로 두께가 얇은 골(131a)을 갖는 형태일 수 있다.The electron blocking layer 130 according to an exemplary embodiment of the present invention is formed to have a pattern with a height difference in thickness. For example, as shown in FIG. 1, the electron blocking layer 130 may be in the form of a relatively thicker peak 131b and a relatively thinner valley 131a.

봉우리(131b)에서는 제1 도전형 반도체층(110)으로부터 주입되는 전자를 보다 많이 차단할 수 있게 되어 발광효율을 극대화할 수 있다.In the peaks 131b, more electrons injected from the first conductivity type semiconductor layer 110 can be blocked, thereby maximizing the luminous efficiency.

그리고, 골(131a)에서는 제2 도전형 반도체층(140)으로부터 주입되는 홀의 이동방해를 최소화하여, 동작전압(Vf) 상승을 최소화시킬 수 있다. 즉, 본 발명의 일 실시 예에 따른 발광소자(100)는 두꺼운 두께의 전자차단층(130)을 형성하여 전자차단의 효과를 극대화하면서도, 홀이 쉽게 이동할 수 있는 얇은 두께의 골(131a) 부분을 제공함으로써, 동작전압(Vf)이 높아지는 문제점을 해결할 수 있다.In the trenches 131a, movement disturbance of the holes injected from the second conductivity type semiconductor layer 140 is minimized, so that an increase in the operating voltage Vf can be minimized. That is, the light emitting device 100 according to an exemplary embodiment of the present invention has a thick electron blocking layer 130 to maximize the electron blocking effect, It is possible to solve the problem that the operating voltage Vf becomes high.

이러한, 전자차단층(130)의 두께는 약 100Å~ 약 600Å 일 수 있다. 전자차단층(130)의 효과를 극대화하기 위하여 약 300Å~ 약 500Å의 두께로 형성할 수 있으나, 이에 한정되는 것은 아니다.The thickness of the electron blocking layer 130 may be about 100 Å to about 600 Å. In order to maximize the effect of the electron blocking layer 130, the thickness may be about 300 Å to about 500 Å, but the present invention is not limited thereto.

전자차단층(130)은 p형불순물을 포함할 수 있다. 일 예로, 전자차단층(130)에는 Mg이 약 1018~1020/cm3 농도 범위로 도핑될 수 있으나 이에 한정되는 것은 아니다.The electron blocking layer 130 may include a p-type impurity. For example, the electron blocking layer 130 may be doped with Mg in a concentration range of about 10 18 to 10 20 / cm 3, but the present invention is not limited thereto.

전자차단층(130)은 하부에 형성되는 제1 전자차단층(131)과 제1 전자차단층(131) 상부의 제2 전자차단층(132)로 구성될 수 있다.The electron blocking layer 130 may include a first electron blocking layer 131 formed below and a second electron blocking layer 132 formed above the first electron blocking layer 131.

여기서, 제1 전자차단층(131)은 높낮이차 패턴이 없는 부분일 수 있다. 제1 전자차단층(131)은 전자차단의 역할뿐만 아니라, 발광층(120)의 클래딩(cladding) 역할을 할 수 있으며, 발광층(120)과 상부층의 격자일치(lattice matching) 역할을 할 수 있다. 예를 들어, 제1 전자차단층(131)에 의해 기판(105)과 발광구조물의 격자불일치로 인해 발생한 전위(dislocations)(D)(도 3 참조, 후술)의 전파를 차단할 수 있다.Here, the first electron blocking layer 131 may be a portion without a height difference pattern. The first electron blocking layer 131 may serve as a cladding of the light emitting layer 120 as well as a function of blocking electrons and may serve as a lattice matching between the light emitting layer 120 and the upper layer. For example, the first electron blocking layer 131 can block the propagation of dislocations D (see FIG. 3, described later) caused by lattice mismatch between the substrate 105 and the light emitting structure.

제1 전자차단층(131)은 얇은 층 형태로 형성될 수 있으며, 최소 한 개 이상의 단일층(mono layer)을 포함할 수 있고, 약 5Å 이상으로 형성될 수 있다. 예를 들어, 제1 전자차단층(131)은 약 5Å 내지 10Å으로 형성될 수 있으나 이에 한정되는 것은 아니다.The first electron blocking layer 131 may be formed in the form of a thin layer, may include at least one mono layer, and may be formed to have a thickness of about 5 ANGSTROM or more. For example, the first electron blocking layer 131 may be formed to a thickness of about 5 to about 10 A, but is not limited thereto.

제1 전자차단층(131)은 AlxInyGa(1-x-y)N(0≤x+y≤1)을 포함할 수 있다. 여기서, 제1 전자차단층(131)에서 Al의 함량은 10%이상일 수 있다.(0.1≤x≤1), 그리고, In의 함량은 30%이하 일 수 있다.(0≤y≤0.3) The first electron blocking layer 131 may include Al x In y Ga (1-xy) N (0? X + y? 1). Here, the content of Al in the first electron blocking layer 131 may be 10% or more (0.1? X? 1) and the content of In may be 30% or less (0? Y? 0.3)

제2 전자차단층(132)은 높낮이 차가 있는 패턴을 포함하는 부분일 수 있다. 제2 전자차단층(132)은 AlxInyGa(1-x-y)N(0≤x+y≤1)을 포함할 수 있다. 여기서, 제2 전자차단층(132)에서 Al의 함량은 10%이상일 수 있다.(0.1≤x≤1), 일 실시 예로, Al의 함량은 15%~19%(0.15≤x≤0.19) 일 수 있으나 이에 한정되는 것은 아니다.The second electron blocking layer 132 may be a portion including a pattern having a height difference. The second electron blocking layer 132 may include Al x In y Ga (1-xy) N (0? X + y? 1). Here, the content of Al in the second electron blocking layer 132 may be 10% or more (0.1 x 1). In one embodiment, the content of Al is 15% to 19% (0.15 x 0.19) But is not limited thereto.

도 2는 실시예에 따른 발광소자의 동작전압 개선 예시도이다.2 is a diagram illustrating an example of improved operation voltage of a light emitting device according to an embodiment.

도 2를 참조하면, 실시예에 의하면 종래 평평한 전자차단층(Flat EBL)을 채용한 것에 비해, 단차가 있는 전자차단층(Rough EBL)을 구비함으로써 광도가 향상됨과 함께 동작전압이 약 0.12V 이상 감소하는 효과가 있다. 예를 들어, 약 95mA/cm2에서 동작전류에서 동작전압이 기존 약 3.25V에서 약 3.15V로 개선되었다.Referring to FIG. 2, according to an embodiment of the present invention, compared with the conventional flat electron blocking layer (Flat EBL), a light blocking layer (Rough EBL) . For example, at operating currents of about 95 mA / cm 2 , the operating voltage has improved from about 3.25 V to about 3.15 V.

다시, 도 1을 참조하면, 제1 도전형 반도체층(110)과 발광층(120) 사이에는 전자주입층(116), 전류확산층(114)을 더 포함할 수 있다. 1, an electron injection layer 116 and a current diffusion layer 114 may be further interposed between the first conductivity type semiconductor layer 110 and the light emitting layer 120. Referring to FIG.

그리고, 전류확산층(114)과 접하는 제1 도전형 반도체층(110)면은 쇄기형의 만입부 형상으로 형성될 수 있고, 쇄기형의 만입부면에는 클래딩층(112)이 더 형성될 수 있다. The surface of the first conductivity type semiconductor layer 110 in contact with the current diffusion layer 114 may be formed in the shape of an indentation of a wedge shape, and the cladding layer 112 may be further formed on the indentation surface of the wedge shape.

예를 들어, 상기 제1 도전형 반도체층(110)의 상면은 성장 시 온도 또는 압력 조절에 의해 쇄기형의 만입부가 형성될 수 있다. For example, the upper surface of the first conductive type semiconductor layer 110 may be formed with a depressed portion of a wedge shape by controlling temperature or pressure during growth.

상기 제1 도전형 반도체층(120)은 InxAlyGa1 -x- yN의 조성식을 갖는 반도체 재료로 성장할 수 있으며, 오목부(A)의 단면은 삼각형을 형상을 가질 수 있고, 이를 상면에서 보면 육각형의 모양을 가지며 형성될 수 있다. 예를 들어, 오목부(A)는 육각뿔의 형상을 가질 수 있으나 이에 한정되는 것은 아니다.The first conductive semiconductor layer 120 may be grown as a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N. The cross section of the concave portion A may have a triangular shape, And may have a hexagonal shape when viewed from the upper surface. For example, the recess A may have the shape of a hexagonal horn, but is not limited thereto.

이와 같은 요철부는 전위(D)가 형성된 부분에 선택적으로 형성될 수 있으며, 요철부 중 오목부의 저항이 돌출부의 저항보다 크므로 전위(D)가 발생한 부위의 저항을 높혀 고저항 영역(R)을 형성할 수 있다.Such concavo-convex portions can be selectively formed in the portion where the dislocations D are formed and the resistance of the concavities in the concavo-convex portions is larger than the resistance of the protrusions, .

따라서, 정전기가 인가될 때 고저항 영역은 전위(D)를 통해 집중되는 전류를 차단하고, 전위(D)에 의한 누설전류를 감소시켜, 발광소자(100)의 ESD 내성이 향상될 수 있다. 이때, 캐리어인 전자는 저항이 낮고 결정성이 우수한 돌출부(B) 영역을 통해 이동할 수 있다.Therefore, when the static electricity is applied, the high resistance region blocks the current concentrated through the potential D, and reduces the leakage current due to the potential D, so that the ESD immunity of the light emitting element 100 can be improved. At this time, the electrons as the carriers can move through the region of the projected portion B having a low resistance and excellent crystallinity.

실시예는 상기 제1 도전형 반도체층(110)의 돌출부 상에 질화물반도체 초격자층(112)을 더 포함할 수 있고, 상기 질화물반도체 초격자층(112)은 N형 도핑원소로 도핑될 수 있다. 예를 들어, 상기 제1 도전형 반도체층(110) 상에 10 내지 1000Å의 두께의 AlGaN/GaN 초격자층(112)을 더 포함할 수 있고, 상기 AlGaN/GaN 초격자층(112)은 N형 도핑원소로 도핑될 수 있다. The embodiment may further include a nitride semiconductor superlattice layer 112 on the protrusion of the first conductivity type semiconductor layer 110 and the nitride semiconductor superlattice layer 112 may be doped with an N type doping element have. For example, the AlGaN / GaN superlattice layer 112 may further include an AlGaN / GaN superlattice layer 112 having a thickness of 10 to 1000 ANGSTROM on the first conductive semiconductor layer 110. The AlGaN / Type doping element.

상기 질화물반도체 초격자층(112)에 의해 전위(D)가 발광층(120) 쪽으로 전달되는 것을 차단하여 발광층(120)의 결정성이 향상되어, 발광소자(100)의 발광효율이 향상될 수 있다. The nitride semiconductor superlattice layer 112 prevents the dislocation D from being transmitted to the light emitting layer 120 to improve the crystallinity of the light emitting layer 120 and improve the light emitting efficiency of the light emitting device 100 .

또한, 실시예는 상기 제1 도전형 반도체층(110) 상에 언도프트 질화물반도체층(114)과, 전자주입층(116)을 더 포함할 수 있다.In addition, the embodiment may further include an undoped nitride semiconductor layer 114 and an electron injection layer 116 on the first conductive type semiconductor layer 110.

예를 들어, 실시예는 상기 제1 도전형 반도체층(110) 상에 undoped GaN층(114)과, 전자주입층(116)을 더 포함할 수 있다. 상기 언도프트 질화물반도체층(114)은 요철부를 메우고 상면이 평탄한 면을 가질 수 있다.For example, the embodiment may further include an undoped GaN layer 114 and an electron injection layer 116 on the first conductive semiconductor layer 110. The undoped nitride semiconductor layer 114 may have a flat upper surface that fills the uneven portions.

또한, 상기 전자주입층(116)은 제1 도전형 질화갈륨층일 수 있다. 예를 들어, 상기 전자주입층(116)은 n형 도핑원소가 6.0x1018atoms/cm3~8.0x1018atoms/cm3의 농도로 도핑 됨으로써 효율적으로 전자주입을 할 수 있다. 상기 전자주입층(116)은 약 1000Å 이하의 두께로 형성할 수 있으나 이에 한정되는 것은 아니다.In addition, the electron injection layer 116 may be a first conductive type gallium nitride layer. For example, the electron injection layer 116 may be an electron injection efficiently by being doped at a concentration of the n-type doping element 6.0x10 18 atoms / cm 3 ~ 8.0x10 18 atoms / cm 3. The electron injection layer 116 may be formed to a thickness of about 1000 Å or less, but is not limited thereto.

한편, 발광소자의 효율과 제조공정 등을 고려하면, 언도프트 질화물반도체층(114)과, 전자주입층(116)의 두께의 합이 약 1㎛ 이하일 수 있으나 이에 한정되는 것은 아니다.The sum of the thicknesses of the undoped nitride semiconductor layer 114 and the electron injection layer 116 may be about 1 탆 or less in consideration of the efficiency of the light emitting device and the manufacturing process, but is not limited thereto.

실시예에 의하면 상기 제1 도전형 반도체층(110)의 돌출부(B) 영역에서는 전자의 공급이 원활하여 광도를 향상시킬 수 있으며, 상기 제1 도전형 반도체층(110)의 오목부(A) 영역은 고저항 영역(R)으로서 전위(dislocations)의 확장을 차단할 수 있어 누설전류(leakage current)를 방지하여 동작전압이 증가하는 것을 방지할 수 있다.According to the embodiment, the electrons are supplied smoothly in the region of the protrusion B of the first conductivity type semiconductor layer 110 to improve the brightness, and the concave portion A of the first conductivity type semiconductor layer 110, The region can be prevented from expanding dislocations as the high resistance region R, thereby preventing a leakage current and preventing an increase in the operating voltage.

상기 제2 도전형 반도체층(140) 상에 형성된 오믹층(150)을 더 포함할 수 있고, 상기 제1 도전형 반도체층(110)은 메사 식각에 의해 노출되어 제1 전극(161)이 형성되고, 상기 제2 도전형 반도체층(140) 상에는 제2 전극(162)이 형성될 수 있다.The first conductivity type semiconductor layer 110 may be exposed by a mesa etching to form a first electrode 161. The first electrode 161 may be formed on the second conductivity type semiconductor layer 140. The ohmic layer 150 may be formed on the second conductivity type semiconductor layer 140, And the second electrode 162 may be formed on the second conductive type semiconductor layer 140. Referring to FIG.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 광도를 높임과 함께 동작전압(VF)을 개선할 수 있다.According to the light emitting device, the method of manufacturing the light emitting device, the light emitting device package, and the illumination system according to the embodiment, it is possible to improve the operating voltage VF while increasing the light intensity.

이하, 도 3 내지 5를 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS.

우선, 기판(105)을 준비한다. 상기 제1 기판(105)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 상기 제1 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203. 중 적어도 하나를 사용할 수 있다. 상기 기판(105) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 기판(105)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.First, the substrate 105 is prepared. The first substrate 105 includes a conductive substrate or an insulating substrate such as sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3 . May be used. A concavo-convex structure may be formed on the substrate 105, but the present invention is not limited thereto. The first substrate 105 may be wet-cleaned to remove impurities on the surface.

실시예는 상기 기판(105) 위에 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 상기 발광구조물의 재료와 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.In an embodiment, a buffer layer (not shown) may be formed on the substrate 105. The buffer layer may alleviate the lattice mismatch between the material of the light emitting structure and the substrate 105. The material of the buffer layer may be a group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, And may be formed as at least one.

이후, 상기 기판(105) 또는 버퍼층 상에 제1 도전형 반도체층(110)을 형성한다.Thereafter, the first conductive semiconductor layer 110 is formed on the substrate 105 or the buffer layer.

상기 제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(110)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.When the first conductive semiconductor layer 110 is an N-type semiconductor layer, the first conductive semiconductor layer 110 may be formed of a Group III-V compound semiconductor doped with a first conductive dopant. The first conductive dopant may include, but is not limited to, Si, Ge, Sn, Se, and Te as an N-type dopant.

상기 제1 도전형 반도체층(110)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. The first conductive semiconductor layer 110 may include a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + .

상기 제1 도전형 반도체층(110)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 110 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP.

상기 제1 도전형 반도체층(110)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(110)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductive semiconductor layer 110 may be formed by a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a sputtering method, or a vapor phase epitaxy (HVPE) method . The first conductive semiconductor layer 110 may be formed by depositing a silane containing an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ) Gas (SiH 4 ) may be implanted and formed.

실시예에서 상기 제1 도전형 반도체층(110)의 상면에는 쇄기형의 만입부가 형성될 수 있다.In an embodiment, a depressed depressed portion may be formed on the upper surface of the first conductive semiconductor layer 110.

예를 들어, 상기 제1 도전형 반도체층(110)의 상면은 성장 시 온도 또는 압력 조절에 의해 쇄기형의 만입부가 형성될 수 있다. For example, the upper surface of the first conductive type semiconductor layer 110 may be formed with a depressed portion of a wedge shape by controlling temperature or pressure during growth.

예를 들어, 제1 도전형 반도체층(110)을 약 550~약 940℃의 온도와 약 100~ 약 500 torr의 압력에서 성장시키면, 상면에 쇄기형의 만입부가 포함되도록 할 수 있다.For example, if the first conductive semiconductor layer 110 is grown at a temperature of about 550 ° C. to about 940 ° C. and a pressure of about 100 torr to about 500 torr, a depressed portion may be formed on the upper surface of the first conductive semiconductor layer 110.

상기 제1 도전형 반도체층(120)은 InxAlyGa1 -x- yN의 조성식을 갖는 반도체 재료로 성장할 수 있으며, 오목부(A)의 단면은 삼각형을 형상을 가질 수 있고, 이를 상면에서 보면 육각형의 모양을 가지며 형성될 수 있다. 예를 들어, 오목부(A)는 육각뿔의 형상을 가질 수 있으나 이에 한정되는 것은 아니다.The first conductive semiconductor layer 120 may be grown as a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N. The cross section of the concave portion A may have a triangular shape, And may have a hexagonal shape when viewed from the upper surface. For example, the recess A may have the shape of a hexagonal horn, but is not limited thereto.

이와 같은 요철부는 전위(D)가 형성된 부분에 선택적으로 형성될 수 있으며, 요철부 중 오목부의 저항이 돌출부의 저항보다 크므로 전위(D)가 발생한 부위의 저항을 높혀 고저항 영역(R)을 형성할 수 있다.Such concavo-convex portions can be selectively formed in the portion where the dislocations D are formed and the resistance of the concavities in the concavo-convex portions is larger than the resistance of the protrusions, .

따라서, 정전기가 인가될 때 고저항 영역은 전위(D)를 통해 집중되는 전류를 차단하고, 전위(D)에 의한 누설전류를 감소시켜, 발광소자(100)의 ESD 내성이 향상될 수 있다. 이때, 캐리어인 전자는 저항이 낮고 결정성이 우수한 돌출부(B) 영역을 통해 이동할 수 있다.Therefore, when the static electricity is applied, the high resistance region blocks the current concentrated through the potential D, and reduces the leakage current due to the potential D, so that the ESD immunity of the light emitting element 100 can be improved. At this time, the electrons as the carriers can move through the region of the projected portion B having a low resistance and excellent crystallinity.

다음으로, 실시예는 상기 제1 도전형 반도체층(110)의 돌출부 상에 질화물반도체 초격자층(112)을 더 형성할 수 있고, 상기 질화물반도체 초격자층(112)은 N형 도핑원소로 도핑될 수 있다. 예를 들어, 상기 제1 도전형 반도체층(110) 상에 10 내지 1000Å의 두께의 AlGaN/GaN 초격자층(112)을 형성할 수 있고, 상기 AlGaN/GaN 초격자층(112)은 Si과 같은 N형 도핑원소로 도핑될 수 있다.Next, the nitride semiconductor superlattice layer 112 may be further formed on the protruding portion of the first conductive semiconductor layer 110, and the nitride semiconductor superlattice layer 112 may be an N-type doping element Lt; / RTI > For example, an AlGaN / GaN super lattice layer 112 having a thickness of 10 to 1000 ANGSTROM may be formed on the first conductive semiconductor layer 110, and the AlGaN / Can be doped with the same N-type doping element.

상기 질화물 반도체 초격자층(112)에 의해 전위(D)가 발광층(120) 쪽으로 전달되는 것을 차단하여 발광층(120)의 결정성이 향상되어, 발광소자(100)의 발광효율이 향상될 수 있다. The nitride semiconductor superlattice layer 112 prevents the dislocation D from being transmitted to the light emitting layer 120 to improve the crystallinity of the light emitting layer 120 and improve the light emitting efficiency of the light emitting device 100 .

실시예에 의하면 상기 제1 도전형 반도체층(110)의 돌출부(B) 영역에서는 전자의 공급이 원활하여 광도를 향상시킬 수 있으며, 상기 제1 도전형 반도체층(110)의 오목부(A) 영역은 고저항 영역(R)으로서 전위(dislocations)의 확장을 차단할 수 있어 누설전류(leakage current)를 방지하여 동작전압이 증가하는 것을 방지할 수 있다.According to the embodiment, the electrons are supplied smoothly in the region of the protrusion B of the first conductivity type semiconductor layer 110 to improve the brightness, and the concave portion A of the first conductivity type semiconductor layer 110, The region can be prevented from expanding dislocations as the high resistance region R, thereby preventing a leakage current and preventing an increase in the operating voltage.

또한, 실시예는 상기 제1 도전형 반도체층(110) 또는 질화물 반도체 초격자층(112) 상에 언도프트 질화물반도체층(114)을 더 형성할 할 수 있다.In addition, the embodiment may further include an undoped nitride semiconductor layer 114 on the first conductive semiconductor layer 110 or the nitride semiconductor superlattice layer 112.

예를 들어, 상기 언도프트 질화물반도체층(114)은 약 1000~1100℃의 온도와, 약 150~250 torr의 압력에서 약 3000~5000Å 정도의 두께로 형성할 수 있다.For example, the undoped nitride semiconductor layer 114 may be formed to a thickness of about 3000 to 5000 ANGSTROM at a temperature of about 1000 to 1100 DEG C and a pressure of about 150 to 250 torr.

상기 언도프트 질화물반도체층(114)은 상기 제1 도전형 반도체층(110)의 성장온도 보다 높은 온도에서 성장하므로, 요철부를 메우고, 그 상면이 평탄한 면을 가질 수 있다. 따라서, 언도프트 질화물반도체층(114) 상에 형성되는 이후의 층들은 우수한 결정성을 가지고 형성될 수 있다.Since the undoped nitride semiconductor layer 114 grows at a temperature higher than the growth temperature of the first conductivity type semiconductor layer 110, the undoped nitride semiconductor layer 114 may fill the concave and convex portions and have a flat upper surface. Thus, the subsequent layers formed on the undoped nitride semiconductor layer 114 can be formed with good crystallinity.

이후, 상기 언도프트 질화물반도체층(114) 상에 전자주입층(116)을 형성할 수 있다. 상기 전자주입층(116)은 제1 도전형 질화갈륨 반도체층일 수 있다. 예를 들어, 전자주입층(116)은 Si과 같은 N-형 도핑원소로 도핑될 수 있으며, 약 1000Å 이하의 두께로 형성할 수 있으나 이에 한정되는 것은 아니다.Thereafter, the electron injection layer 116 may be formed on the undoped nitride semiconductor layer 114. The electron injection layer 116 may be a first conductivity type gallium nitride semiconductor layer. For example, the electron injection layer 116 may be doped with an N-type doping element such as Si, and may be formed to a thickness of about 1000 ANGSTROM or less, but the present invention is not limited thereto.

예를 들어, 상기 전자주입층(116)은 n형 도핑원소가 6.0x1018atoms/cm3~8.0x1018atoms/cm3의 농도로 도핑 됨으로써 효율적으로 전자주입을 할 수 있다.For example, the electron injection layer 116 may be an electron injection efficiently by being doped at a concentration of the n-type doping element 6.0x10 18 atoms / cm 3 ~ 8.0x10 18 atoms / cm 3.

한편, 발광소자의 효율과 제조공정 등을 고려하면, 언도프트 질화물반도체층(114)과, 전자주입층(116)의 두께의 합이 약 1㎛ 이하일 수 있으나 이에 한정되는 것은 아니다.The sum of the thicknesses of the undoped nitride semiconductor layer 114 and the electron injection layer 116 may be about 1 탆 or less in consideration of the efficiency of the light emitting device and the manufacturing process, but is not limited thereto.

이후, 상기 제1 도전형 반도체층(110) 또는 전자주입층(116) 상에 발광층(120)을 형성한다.Then, a light emitting layer 120 is formed on the first conductive semiconductor layer 110 or the electron injection layer 116.

상기 발광층(120)은 제1 도전형 반도체층(110)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(140)을 통해서 주입되는 정공이 서로 만나서 발광층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The light emitting layer 120 is formed by combining electrons injected through the first conductive semiconductor layer 110 and holes injected through the second conductive semiconductor layer 140 formed thereafter to form an energy band unique to the light emitting layer Which emits light having an energy determined by < RTI ID = 0.0 >

상기 발광층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 발광층(120)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The light emitting layer 120 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. For example, the light emitting layer 120 may be formed of a multiple quantum well structure by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

상기 발광층(120)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN , GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the light emitting layer 120 may be formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) But is not limited thereto. The well layer may be formed of a material having a band gap lower than the band gap of the barrier layer.

다음으로, 도 4와 같이 상기 발광층(120) 상에 전자차단층(130)을 형성한다.Next, an electron blocking layer 130 is formed on the light emitting layer 120 as shown in FIG.

전자차단층(130)은 발광층(120)보다 상대적으로 큰 밴드 갭을 가짐으로써, 제1 도전형 반도체층(110)으로부터 주입된 전자가 발광층(120)에서 재결합되지 않고, 제2 도전형 반도체층(140)으로 주입되는 현상을 방지할 수 있다.The electron blocking layer 130 has a band gap relatively larger than that of the light emitting layer 120 so that electrons injected from the first conductivity type semiconductor layer 110 are not recombined in the light emitting layer 120, A phenomenon of being injected into the body 140 can be prevented.

전자차단층(130)은 발광층(120) 상에 형성되는 제1 전자차단층(131)과 제1 전자차단층(131) 상에 형성되는 제2 전자차단층(132)을 포함할 수 있다.The electron blocking layer 130 may include a first electron blocking layer 131 formed on the light emitting layer 120 and a second electron blocking layer 132 formed on the first electron blocking layer 131.

여기서, 제1 전자차단층(131)은 높낮이차 패턴이 없는 부분일 수 있다. 제1 전자차단층(131)은 전자차단의 역할뿐만 아니라, 발광층(120)의 클래딩(cladding) 역할을 할 수 있으며, 발광층(120)과 상부층의 격자일치(lattice matching) 역할을 할 수 있다. 예를 들어, 제1 전자차단층(131)에 의해 기판(105)과 발광구조물의 격자불일치로 인해 발생한 전위(dislocations)(D)의 전파를 차단할 수 있다.Here, the first electron blocking layer 131 may be a portion without a height difference pattern. The first electron blocking layer 131 may serve as a cladding of the light emitting layer 120 as well as a function of blocking electrons and may serve as a lattice matching between the light emitting layer 120 and the upper layer. For example, the first electron blocking layer 131 can block propagation of dislocations D caused by lattice mismatch between the substrate 105 and the light emitting structure.

제1 전자차단층(131)은 얇은 층 형태로 형성될 수 있으며, 최소 한 개 이상의 단일층(mono layer)을 포함할 수 있고, 약 5Å 이상으로 형성될 수 있다. The first electron blocking layer 131 may be formed in the form of a thin layer, may include at least one mono layer, and may be formed to have a thickness of about 5 ANGSTROM or more.

제1 전자차단층(131)은 AlxInyGa(1-x-y)N(0≤x+y≤1)을 포함할 수 있다. 여기서, 제1 전자차단층(131)에서 Al의 함량은 10%이상일 수 있다.(0.1≤x≤1), 그리고, In의 함량은 30%이하 일 수 있다.(0≤y≤0.3) The first electron blocking layer 131 may include Al x In y Ga (1-xy) N (0? X + y? 1). Here, the content of Al in the first electron blocking layer 131 may be 10% or more (0.1? X? 1) and the content of In may be 30% or less (0? Y? 0.3)

제2 전자차단층(132)은 높낮이 차가 있는 패턴을 포함하는 부분일 수 있다. 제2 전자차단층(132)은 AlxInyGa(1-x-y)N(0≤x+y≤1)을 포함할 수 있다. 여기서, 제2 전자차단층(132)에서 Al의 함량은 10%이상일 수 있다.(0.1≤x≤1), 일 실시 예로, Al의 함량은 15%~19%(0.15≤x≤0.19) 일 수 있으나 이에 한정되는 것은 아니다.The second electron blocking layer 132 may be a portion including a pattern having a height difference. The second electron blocking layer 132 may include Al x In y Ga (1-xy) N (0? X + y? 1). Here, the content of Al in the second electron blocking layer 132 may be 10% or more (0.1 x 1). In one embodiment, the content of Al is 15% to 19% (0.15 x 0.19) But is not limited thereto.

이에 따라 실시예에 따른 전자차단층(130)은 전체적으로 두께의 높낮이차가 있는 패턴을 갖도록 형성될 수 있다. 예를 들어, 전자차단층(130)은 상대적으로 두께가 두꺼운 봉우리(131b)와 상대적으로 두께가 얇은 골(131a)을 갖는 형태일 수 있다.Accordingly, the electron blocking layer 130 according to the embodiment may be formed so as to have a pattern with a height difference in thickness as a whole. For example, the electron blocking layer 130 may be in the form of a relatively thick foil 131b and a relatively thin foil 131a.

봉우리(131b)에서는 제1 도전형 반도체층(110)으로부터 주입되는 전자를 보다 많이 차단할 수 있게 되어 발광효율을 극대화할 수 있다.In the peaks 131b, more electrons injected from the first conductivity type semiconductor layer 110 can be blocked, thereby maximizing the luminous efficiency.

그리고, 골(131a)에서는 제2 도전형 반도체층(140)으로부터 주입되는 홀의 이동방해를 최소화하여, 동작전압(Vf) 상승을 최소화시킬 수 있다. 즉, 본 발명의 일 실시 예에 따른 발광소자(100)는 두꺼운 두께의 전자차단층(130)을 형성하여 전자차단의 효과를 극대화하면서도, 홀이 쉽게 이동할 수 있는 얇은 두께의 골(131a) 부분을 제공함으로써, 동작전압(Vf)이 높아지는 문제점을 해결할 수 있다.In the trenches 131a, movement disturbance of the holes injected from the second conductivity type semiconductor layer 140 is minimized, so that an increase in the operating voltage Vf can be minimized. That is, the light emitting device 100 according to an exemplary embodiment of the present invention has a thick electron blocking layer 130 to maximize the electron blocking effect, It is possible to solve the problem that the operating voltage Vf becomes high.

이러한, 전자차단층(130)의 두께는 약 100Å~ 약 600Å 일 수 있다. 전자차단층(130)의 효과를 극대화하기 위하여 약 300Å~ 약 500Å의 두께로 형성할 수 있으나, 이에 한정되는 것은 아니다.The thickness of the electron blocking layer 130 may be about 100 Å to about 600 Å. In order to maximize the effect of the electron blocking layer 130, the thickness may be about 300 Å to about 500 Å, but the present invention is not limited thereto.

전자차단층(130)은 p형불순물을 포함할 수 있다. 일 예로, 전자차단층(130)에는 Mg이 약 1018~1020/cm3 농도 범위로 도핑될 수 있으나 이에 한정되는 것은 아니다.The electron blocking layer 130 may include a p-type impurity. For example, the electron blocking layer 130 may be doped with Mg in a concentration range of about 10 18 to 10 20 / cm 3, but the present invention is not limited thereto.

실시예에 의하면 거친 p형 알류미늄 질화물층(rough pAlGaN layer) 기법을 이용하여 동작전압을 개선하여 고효율의 소자(Device) 제작이 가능하다.According to the embodiment, it is possible to manufacture devices with high efficiency by improving the operating voltage by using a rough p-type AlN layer (rough pAlGaN layer) technique.

실시예에 의하면 종래 평평한 전자차단층(Flat EBL)을 채용한 것에 비해, 단차가 있는 전자차단층(Rough EBL)을 구비함으로써 광도가 향상됨과 함께 동작전압이 약 0.12V 이상 감소하는 효과가 있다.According to the embodiment, by providing a stepped electron barrier layer (Rough EBL), the brightness is improved and the operation voltage is reduced by about 0.12 V or more as compared with the conventional flat electron blocking layer (Flat EBL).

다음으로, 상기 전자차단층(130) 상에 제2 도전형 반도체층(140)을 형성한다. Next, a second conductive semiconductor layer 140 is formed on the electron blocking layer 130.

상기 제2 도전형 반도체층(140)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(140)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive semiconductor layer 140 may be a Group III-V compound semiconductor doped with a second conductive dopant, such as In x Al y Ga 1 -x- y N (0? X? 1, 0? Y 1, 0? X + y? 1). When the second conductive semiconductor layer 140 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

상기 제2 도전형 반도체층(140)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductive type semiconductor layer 140 is Bisei that the chamber comprises a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2), and magnesium (Mg) butyl bicyclo The p-type GaN layer may be formed by implanting pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 }, but the present invention is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(110)은 N형 반도체층, 상기 제2 도전형 반도체층(140)은 P형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(140) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an embodiment, the first conductive semiconductor layer 110 may be an N-type semiconductor layer, and the second conductive semiconductor layer 140 may be a P-type semiconductor layer. On the second conductive semiconductor layer 140, a semiconductor layer, for example, an N-type semiconductor layer (not shown) having a polarity opposite to the second conductive type may be formed. Accordingly, the light emitting structure can be implemented by any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

다음으로, 상기 제2 도전형 반도체층(140) 상에 오믹층(150)을 형성한다.Next, an ohmic layer 150 is formed on the second conductive semiconductor layer 140.

예를 들어, 상기 오믹층(150)은 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층(150)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.For example, the ohmic layer 150 may be formed by laminating a single metal, a metal alloy, a metal oxide, or the like so as to efficiently perform carrier injection. For example, the ohmic layer 150 may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (ZnO), indium gallium tin oxide (AZO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, AGZO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Ni, IrOx / Au, and Ni / IrOx / , Au, and Hf, and is not limited to such a material.

이후, 상기 제1 도전형 반도체층(110)의 일부가 노출되도록 메사 식각 후 상기 노출된 제1 도전형 반도체층(110) 상에 제1 전극(161)을 형성하고, 상기 제2 도전형 반도체층(140) 또는 상기 오믹층(150) 상에 제2 전극(162)을 형성할 수 있다.Thereafter, a first electrode 161 is formed on the exposed first conductive semiconductor layer 110 after mesa etching so that a part of the first conductive semiconductor layer 110 is exposed, The second electrode 162 may be formed on the layer 140 or on the ohmic layer 150.

실시예에 따른 발광소자 및 그 제조방법에 의하면, 광도를 높임과 함께 동작전압(VF)을 개선할 수 있다.According to the light emitting device and the manufacturing method thereof according to the embodiment, the luminous intensity can be increased and the operating voltage VF can be improved.

도 6은 실시예들에 따른 발광소자가 설치된 발광소자 패키지(200)를 설명하는 도면이다.6 is a view illustrating a light emitting device package 200 provided with a light emitting device according to embodiments.

도 6을 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.6, the light emitting device package according to the embodiment includes a package body 205, a third electrode layer 213 and a fourth electrode layer 214 provided on the package body 205, A light emitting device 100 disposed on the first electrode layer 205 and electrically connected to the third electrode layer 213 and the fourth electrode layer 214 and a molding member 230 surrounding the light emitting device 100.

상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The package body 205 may be formed of a silicon material, a synthetic resin material, or a metal material, and the inclined surface may be formed around the light emitting device 100.

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The third electrode layer 213 and the fourth electrode layer 214 are electrically isolated from each other and provide power to the light emitting device 100. The third electrode layer 213 and the fourth electrode layer 214 may function to increase light efficiency by reflecting the light generated from the light emitting device 100, And may serve to discharge heat to the outside.

상기 발광 소자(100)는 도 1 에 예시된 수평형 타입의 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니며 플립칩 발광소자에도 적용이 가능하다.The light emitting device 100 may be a horizontal type light emitting device as illustrated in FIG. 1, but is not limited thereto, and may be applied to a flip chip light emitting device.

상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 설치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 설치될 수 있다.The light emitting device 100 may be mounted on the package body 205 or on the third electrode layer 213 or the fourth electrode layer 214.

상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213) 및 제4 전극층(214)와 각각 와이어를 통해 전기적으로 연결되는 것을 예시하고 있으나 이에 한정되는 것은 아니다.The light emitting device 100 may be electrically connected to the third electrode layer 213 and / or the fourth electrode layer 214 by a wire, flip chip, or die bonding method. In the illustrated embodiment, the light emitting device 100 is electrically connected to the third electrode layer 213 and the fourth electrode layer 214 through wires. However, the present invention is not limited thereto.

상기 몰딩부재(230)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체(232)가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 230 surrounds the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 230 may include a phosphor 232 to change the wavelength of light emitted from the light emitting device 100.

실시예에 따른 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다. A light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, and the like, which are optical members, may be disposed on a path of light emitted from the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit or function as a lighting unit. For example, the lighting system may include a backlight unit, a lighting unit, a pointing device, a lamp, and a streetlight.

도 7은 실시예에 따른 조명 유닛의 사시도(1100)이다. 다만, 도 7의 조명 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.7 is a perspective view 1100 of a lighting unit according to an embodiment. However, the illumination unit 1100 of Fig. 7 is an example of the illumination system and is not limited thereto.

도 7을 참조하면, 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.7, the lighting unit 1100 includes a case body 1110, a light emitting module unit 1130 provided in the case body 1110, and a power supply unit 1130 installed in the case body 1110 and powered by an external power source And may include a connection terminal 1120 to be provided.

상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1110 is preferably formed of a material having a good heat dissipation property, and may be formed of, for example, a metal material or a resin material.

상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.The light emitting module unit 1130 may include a substrate 1132 and at least one light emitting device package 200 mounted on the substrate 1132.

상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.The substrate 1132 may be a circuit pattern printed on an insulator. For example, the PCB 1132 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB . ≪ / RTI >

또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.Further, the substrate 1132 may be formed of a material that efficiently reflects light, or may be formed of a color whose surface is efficiently reflected, for example, white, silver, or the like.

상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The at least one light emitting device package 200 may be mounted on the substrate 1132. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) 100. The light emitting diode 100 may include a colored light emitting diode that emits red, green, blue, or white colored light, and a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module unit 1130 may be arranged to have a combination of various light emitting device packages 200 to obtain color and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination in order to secure a high color rendering index (CRI).

상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 7에 도시된 것에 따르면, 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1120 may be electrically connected to the light emitting module 1130 to supply power. 7, the connection terminal 1120 is connected to the external power source by being inserted into the socket, but the present invention is not limited thereto. For example, the connection terminal 1120 may be formed in a pin shape and inserted into an external power source or may be connected to an external power source through a wiring.

도 8은 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다. 다만, 도 8의 백라이트 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.8 is an exploded perspective view 1200 of a backlight unit according to an embodiment. However, the backlight unit 1200 of FIG. 8 is an example of the illumination system, and the present invention is not limited thereto.

실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.The backlight unit 1200 according to the embodiment includes a light guide plate 1210, a light emitting module unit 1240 for providing light to the light guide plate 1210, a reflection member 1220 below the light guide plate 1210, But the present invention is not limited thereto, and may include a bottom cover 1230 for housing the light emitting module unit 1210, the light emitting module unit 1240, and the reflecting member 1220.

상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1210 serves to diffuse light into a surface light source. The light guide plate 1210 may be made of a transparent material such as acrylic resin such as PMMA (polymethyl methacrylate), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. ≪ / RTI >

상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.The light emitting module part 1240 provides light to at least one side of the light guide plate 1210 and ultimately acts as a light source of a display device in which the backlight unit is installed.

상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.The light emitting module 1240 may be in contact with the light guide plate 1210, but is not limited thereto. Specifically, the light emitting module 1240 includes a substrate 1242 and a plurality of light emitting device packages 200 mounted on the substrate 1242. The substrate 1242 is mounted on the light guide plate 1210, But is not limited to.

상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The substrate 1242 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1242 may include not only a general PCB, but also a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like.

그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.The plurality of light emitting device packages 200 may be mounted on the substrate 1242 such that a light emitting surface on which the light is emitted is spaced apart from the light guiding plate 1210 by a predetermined distance.

상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective member 1220 may be formed under the light guide plate 1210. The reflection member 1220 reflects the light incident on the lower surface of the light guide plate 1210 so as to face upward, thereby improving the brightness of the backlight unit. The reflective member 1220 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto.

상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The bottom cover 1230 may receive the light guide plate 1210, the light emitting module 1240, and the reflective member 1220. For this purpose, the bottom cover 1230 may be formed in a box shape having an opened upper surface, but the present invention is not limited thereto.

상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.The bottom cover 1230 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

Claims (13)

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 발광층;
상기 발광층 상에 두께의 높낮이 차가 있는 제1패턴을 포함하는 제2전자차단층과 상기 제1패턴이 없는 제1전자차단층을 포함하는 전자차단층; 및
상기 전자차단층 상에 제2 도전형 반도체층;을 포함하며,
상기 제1 전자차단층과 상기 제2 전자차단층은 같은 물질로 형성되며,
상기 제2 도전형 반도체층의 저면에 상기 제2전자차단층에 형성된 높낮이 차가 있는 상기 제1 패턴에 대응되는 제2 패턴을 포함하며, 상기 제2 도전형 반도체층의 상면은 평탄한 발광소자.A first conductive semiconductor layer;
A light emitting layer on the first conductive type semiconductor layer;
An electron blocking layer including a second electron blocking layer including a first pattern having a height difference in thickness on the light emitting layer and a first electron blocking layer without the first pattern; And
And a second conductivity type semiconductor layer on the electron blocking layer,
Wherein the first electron blocking layer and the second electron blocking layer are formed of the same material,
And a second pattern corresponding to the first pattern having a height difference formed in the second electron blocking layer on the bottom surface of the second conductivity type semiconductor layer, wherein the top surface of the second conductivity type semiconductor layer is flat. 제1 항에 있어서,
상기 제1패턴은 봉우리와 골을 포함하고,
상기 봉우리의 두께는 상기 골보다 두꺼운 발광소자.The method according to claim 1,
Wherein the first pattern comprises peaks and valleys,
Wherein the thickness of the peaks is thicker than the thickness of the valleys. 제1 항에 있어서,
상기 전자차단층은 AlxInyGa(1-x-y)N(0.1≤x≤1,0≤y≤0.3, 0≤x+y≤1)을 포함하는 발광소자.The method according to claim 1,
Wherein the electron blocking layer comprises Al x In y Ga (1-xy) N (0.1? X? 1, 0? Y? 0.3, 0? X + y? 제1 항에 있어서,
상기 전자차단층은 100Å 내지 600Å 이내의 두께로 형성되며,
상기 제1 전자차단층은 5Å 내지 100Å의 두께로 형성되는 발광소자.The method according to claim 1,
The electron blocking layer is formed to have a thickness within a range of 100 Å to 600 Å,
Wherein the first electron blocking layer is formed to a thickness of 5 to 100 ANGSTROM. 삭제delete 제1 항에 있어서,
상기 전자차단층은 제2 도전형 불순물을 포함하며,
상기 제2도전형 불순물은 Mg을 포함하는 발광소자.The method according to claim 1,
Wherein the electron blocking layer comprises a second conductivity type impurity,
And the second conductivity type impurity includes Mg. 삭제delete 제1 항에 있어서,
상기 제1 도전형 반도체층의 상면에는 쇄기형의 만입부가 형성되며,
상기 제1 도전형 반도체층의 상에 질화물반도체 초격자층을 더 포함하는 발광소자.The method according to claim 1,
The first conductivity type semiconductor layer is formed on the upper surface of the first conductivity type semiconductor layer,
And a nitride semiconductor superlattice layer on the first conductive semiconductor layer. 제8 항에 있어서,
상기 질화물반도체 초격자층은 N형 도핑원소로 도핑되며,
상기 쇄기형의 만입부면에는 클래딩층이 더 형성된 발광소자.9. The method of claim 8,
The nitride semiconductor superlattice layer is doped with an N-type doping element,
And a cladding layer is further formed on the indentation surface of the wedge shape. 제2 항에 있어서,
상기 제1도전형 반도체층은 오목부와 돌출부를 포함하며,
상기 오목부는 고저항 영역을 포함하는 발광소자.3. The method of claim 2,
Wherein the first conductive semiconductor layer includes a concave portion and a protruding portion,
And the concave portion includes a high-resistance region. 제10항에 있어서,
상기 제2 전자차단층에 형성된 상기 제1 패턴의 최저면은 상기 제1 전자차단층 보다는 높은 위치에 배치되는 발광소자.11. The method of claim 10,
And the lowest surface of the first pattern formed on the second electron blocking layer is disposed at a higher position than the first electron blocking layer. 제1 항에 있어서,
상기 제2 도전형 반도체층 상에 제2 전극층을 더 포함하고,
상기 제2 전자차단층에 형성된 상기 제1 패턴은 복수로 형성되며,
그 중 일부는 상기 제2 전극층과 중첩되나, 나머지 일부는 상기 제2 전극층과 중첩되지 않는 발광소자.The method according to claim 1,
And a second electrode layer on the second conductive semiconductor layer,
Wherein the first pattern formed on the second electron blocking layer is formed in a plurality of patterns,
Some of which overlap with the second electrode layer, and the remaining portions do not overlap with the second electrode layer. 삭제delete
KR1020110061648A 2011-01-26 2011-06-24 Light emitting device KR101798238B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110061648A KR101798238B1 (en) 2011-06-24 2011-06-24 Light emitting device
EP12152456.5A EP2482343B1 (en) 2011-01-26 2012-01-25 Semiconductor based light emitting diode
US13/358,145 US8748932B2 (en) 2011-01-26 2012-01-25 Light emitting device having curved top surface with fine unevenness
JP2012013033A JP6081062B2 (en) 2011-01-26 2012-01-25 Light emitting element
CN201210020273.3A CN102623598B (en) 2011-01-26 2012-01-29 Luminescent device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110061648A KR101798238B1 (en) 2011-06-24 2011-06-24 Light emitting device

Publications (2)

Publication Number Publication Date
KR20130006843A KR20130006843A (en) 2013-01-18
KR101798238B1 true KR101798238B1 (en) 2017-12-12

Family

ID=47837546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110061648A KR101798238B1 (en) 2011-01-26 2011-06-24 Light emitting device

Country Status (1)

Country Link
KR (1) KR101798238B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200033667A (en) * 2018-09-20 2020-03-30 엘지이노텍 주식회사 Light emitting device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101369471B1 (en) * 2012-07-18 2014-03-06 현대모비스 주식회사 Appartus and Method for Controlling Front Lamp of a Car
KR102066618B1 (en) * 2013-06-24 2020-01-16 엘지이노텍 주식회사 A light emitting device
KR102008363B1 (en) * 2013-07-09 2019-08-07 엘지이노텍 주식회사 Light emitting device and lighting system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200033667A (en) * 2018-09-20 2020-03-30 엘지이노텍 주식회사 Light emitting device
KR102600336B1 (en) 2018-09-20 2023-11-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device

Also Published As

Publication number Publication date
KR20130006843A (en) 2013-01-18

Similar Documents

Publication Publication Date Title
EP2482343B1 (en) Semiconductor based light emitting diode
TWI449216B (en) Light emitting device, light emitting device package
KR101894025B1 (en) Light emitting device
KR101701510B1 (en) Light emitting device
US8928016B2 (en) Light emitting device, light emitting device package, and light system
KR20130019279A (en) Light emitting device
KR101865936B1 (en) Light emitting device
KR101798238B1 (en) Light emitting device
KR20120138275A (en) Light emitting device
KR101973608B1 (en) Light emitting device
KR20130079873A (en) Light emitting device and lighting system including the same
KR101500029B1 (en) Light emitting device
KR101904034B1 (en) Light emitting device and lighting system including the same
KR101786084B1 (en) Method for fabricating light emitting device
KR101992365B1 (en) Light emitting device
KR101823687B1 (en) Light emitting device
KR101886153B1 (en) Light emitting device
KR101871498B1 (en) Light emitting device
KR101829798B1 (en) Light emitting device
KR101856213B1 (en) Light emitting device and method for fabricating the same
KR101838990B1 (en) Light emitting device and method for fabricating the same
KR101814052B1 (en) Light emitting device
KR101823682B1 (en) Light emitting device
KR101842177B1 (en) Light emitting device
KR20130079867A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant