KR101734544B1 - Light emitting device package - Google Patents

Light emitting device package Download PDF

Info

Publication number
KR101734544B1
KR101734544B1 KR1020100078385A KR20100078385A KR101734544B1 KR 101734544 B1 KR101734544 B1 KR 101734544B1 KR 1020100078385 A KR1020100078385 A KR 1020100078385A KR 20100078385 A KR20100078385 A KR 20100078385A KR 101734544 B1 KR101734544 B1 KR 101734544B1
Authority
KR
South Korea
Prior art keywords
light emitting
package body
semiconductor layer
emitting device
package
Prior art date
Application number
KR1020100078385A
Other languages
Korean (ko)
Other versions
KR20120015882A (en
Inventor
박형조
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100078385A priority Critical patent/KR101734544B1/en
Publication of KR20120015882A publication Critical patent/KR20120015882A/en
Application granted granted Critical
Publication of KR101734544B1 publication Critical patent/KR101734544B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Abstract

실시예는 발광소자 패키지, 그 제조방법 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자 패키지는 패키지 몸체; 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제1 도전형 반도체층 사이에 활성층을 포함하며 상기 패키지 몸체 상면에 발광구조물; 상기 패키지 몸체 하면에 제2 전극 패드; 상기 제1 도전형 반도체층과 전기적으로 연결되면서 상기 패키지 몸체 하면 상에 제1 전극 패드; 및 상기 패키지 몸체 및 상기 발광구조물과 상기 제1 전극 패드 사이에 개재된 패시베이션;을 포함한다.Embodiments relate to a light emitting device package, a manufacturing method thereof, and a lighting system.
A light emitting device package according to an embodiment includes a package body; A first conductive type semiconductor layer, a second conductive type semiconductor layer, an active layer between the first conductive type semiconductor layer and the first conductive type semiconductor layer, and a light emitting structure on the upper surface of the package body; A second electrode pad on a bottom surface of the package body; A first electrode pad electrically connected to the first conductive type semiconductor layer on a lower surface of the package body; And a passivation interposed between the package body and the light emitting structure and the first electrode pad.

Description

발광소자 패키지{LIGHT EMITTING DEVICE PACKAGE}[0001] LIGHT EMITTING DEVICE PACKAGE [0002]

실시예는 발광소자 패키지, 그 제조방법 및 조명시스템에 관한 것이다.Embodiments relate to a light emitting device package, a manufacturing method thereof, and a lighting system.

발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다. A light emitting device can be produced by combining p-n junction diodes having the characteristic that electric energy is converted into light energy by elements of Group III and Group V on the periodic table. LEDs can be implemented in various colors by controlling the composition ratio of compound semiconductors.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.When a forward voltage is applied to a light emitting device, the electrons in the n-layer and the holes in the p-layer are coupled to emit energy corresponding to the energy gap between the conduction band and the valance band. It emits mainly in the form of heat or light, and emits in the form of light.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors have received great interest in the development of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy. Particularly, blue light emitting devices, green light emitting devices, ultraviolet (UV) light emitting devices, and the like using nitride semiconductors have been commercialized and widely used.

종래 발광소자는 전극층의 위치에 따라 래터럴 타입(Lateral Type)과 버티컬 타입(Vertical type)으로 구분할 수 있고, 버티컬 타입 발광소자는 외부에서 전류를 주입하기 위해 n 전극을 와이어 본딩(wire bonding)을 통해, p 전극은 유테틱 본딩(eutectic bonding) 등을 이용하였다.The conventional light emitting device can be classified into a lateral type and a vertical type according to the position of an electrode layer. The vertical type light emitting device is formed by wire bonding (n-electrode) and the p-electrode is made of eutectic bonding or the like.

그런데, 종래기술에 의한 발광소자 패키지의 경우 n 전극에 대한 와이어 본딩 패드가 발광구조물의 상부에 위치함에 따라 발광되는 빛의 외부 광추출 효율을 저해할 수 있고, 상기 와이어 본딩 패드가 존재함에 따라 발광소자 칩 상에 컨포멀 코팅(conformal coating)을 진행함에 어려움이 있었다.However, in the case of the light emitting device package according to the related art, the external light extraction efficiency of the light emitted by the wire bonding pads to the n-electrode may be reduced due to the presence of the wire bonding pads on the light emitting structure, It has been difficult to carry out a conformal coating on the device chip.

실시예는 발광소자의 광추출 효율을 높일 수 있고, 발광소자 칩 상에 컨포멀 코팅이 유용한 발광소자 패키지, 그 제조방법 및 조명시스템을 제공하고자 한다.Embodiments of the present invention provide a light emitting device package, a manufacturing method thereof, and an illumination system that can increase the light extraction efficiency of the light emitting device and use a conformal coating on the light emitting device chip.

실시예에 따른 발광소자 패키지는 전도성 기판을 포함하는 패키지 몸체와 상기 패키지 몸체 상에 배치되는 제1도전형 반도체층과 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물과 상기 패키지 몸체의 하면에 배치되어 상기 제2도전형 반도체층과 전기적으로 연결된 제2전극 패드와 상기 제2전극 패드와 이격되며 상기 패키지 몸체의 하면에 배치되고 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극 패드를 포함하고, 상기 제1전극 패드와 상기 패키지 몸체 사이에 배치되어 상기 전도성 기판과 상기 제1전극 패드를 전기적으로 절연시키는 패시베이션을 포함하고, 상기 패키지 몸체는 모서리에 경사진 홈을 포함하고, 상기 제1전극 패드는 상기 패키지 몸체의 하면에서부터 상기 패키지 몸체 의 경사진 홈으로 연장되어 상기 제1도전형 반도체층의 상면과 연결될 수 있다.The light emitting device package may include a package body including a conductive substrate, a first conductive semiconductor layer and a second conductive semiconductor layer disposed on the package body, the first conductive semiconductor layer and the second conductive semiconductor layer, A second electrode pad disposed on the lower surface of the package body and electrically connected to the second conductivity type semiconductor layer and spaced apart from the second electrode pad, And a first electrode pad electrically connected to the first conductive semiconductor layer and disposed between the first electrode pad and the package body to electrically isolate the conductive substrate from the first electrode pad, Wherein the package body includes a sloped groove at an edge, the first electrode pad is disposed on a bottom surface of the package body To the inclined grooves of the package body, and may be connected to the upper surface of the first conductive type semiconductor layer.

또한, 실시예에 따른 발광소자 패키지의 제조방법은 패키지 몸체를 준비하는 단계; 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제1 도전형 반도체층 사이에 활성층을 포함하는 발광구조물을 형성하는 단계; 상기 발광구조물의 제2 도전형 반도체층과 상기 패키지 몸체 상면이 접하도록 붙이는 단계; 상기 패키지 몸체와 상기 발광구조물을 칩단위로 분리하는 단계; 상기 패키지 몸체 하면에 제2 전극 패드를 형성하는 단계; 및 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극 패드를 상기 패키지 몸체 하면 상에 패시베이션을 개재하여 형성하는 단계;를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a light emitting device package including: preparing a package body; Forming a light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the first conductive semiconductor layer; Attaching the second conductivity type semiconductor layer of the light emitting structure and the upper surface of the package body in contact with each other; Separating the package body and the light emitting structure into chips; Forming a second electrode pad on a bottom surface of the package body; And forming a first electrode pad electrically connected to the first conductive type semiconductor layer on a lower surface of the package body via passivation.

또한, 실시예에 따른 조명시스템은 상기 발광소자 패키지를 구비하는 발광유닛을 포함한다.Further, the illumination system according to the embodiment includes a light emitting unit having the light emitting device package.

실시예에 의하면 패드 전극을 패키지 몸체 하부에 형성함으로써 패드에 의한 광차단을 최소화함으로써 발광소자의 광추출 효율을 높일 수 있고, 또한, 패드 전극이 발광소자 상에 없으므로 발광소자 칩 상에 컨포멀 코팅이 유용한 발광소자 패키지, 그 제조방법 및 조명시스템을 제공할 수 있다.According to the embodiment, since the pad electrode is formed in the lower part of the package body, the light extraction efficiency of the light emitting device can be increased by minimizing light interception by the pad, and since the pad electrode is not present on the light emitting device, This useful light emitting device package, its manufacturing method, and illumination system can be provided.

또한, 실시예는 3 차원(3D) 구조가 형성된 기판을 사용하고 n 전극(n-electrode)과 p 전극(p-electrode)이 모두 기판(substrate)의 하단에 위치하고 있어 와이어 본딩(Wire bonding)이 필요없이, SMT 공정 및 유테틱(eutectic bonding) 공정으로 외부에서 전류를 공급할 수 있고, 패키지(Package) 일체형 수직형 발광소자(LED)를 구현할 수 있다.In addition, in the embodiment, a substrate having a three-dimensional (3D) structure is used, and an n-electrode and a p-electrode are both located at the bottom of the substrate, It is possible to supply an external current through the SMT process and an eutectic bonding process, and to realize a package type integrated vertical type light emitting device (LED).

또한, 실시예에 의하면 발광구조물의 Epi-layer와 실리콘 기판을 웨이퍼 대 웨이퍼 본딩(wafer to wafer bonding)을 실시할 경우 에피층(epi-layer) 손실 영역을 최소화할 수 있는 발광소자 패키지의 제조방법을 제공할 수 있다. In addition, according to the embodiments, a method of manufacturing a light emitting device package capable of minimizing an epi-layer loss region when wafer-to-wafer bonding is performed between an Epi layer of a light emitting structure and a silicon substrate Can be provided.

도 1은 실시예에 따른 제1 실시예에 따른 발광소자 패키지의 단면 예시도.
도 2는 실시예에 따른 제2 실시예에 따른 발광소자 패키지의 단면 예시도.
도 3 내지 도 8은 실시예에 따른 발광소자 패키지의 공정단면 예시도.
도 9는 제2 실시예에 따른 발광소자 패키지의 상부 사시도.
도 10은 제2 실시예에 따른 발광소자 패키지의 하부 사시도.
도 11은 실시예에 따른 발광소자 패키지의 단면도.
도 12는 실시예에 따른 조명 유닛의 사시도.
도 13은 실시예에 따른 백라이트 유닛의 사시도.1 is a cross-sectional view illustrating a light emitting device package according to a first embodiment of the present invention.
2 is a cross-sectional view illustrating a light emitting device package according to a second embodiment of the present invention.
FIG. 3 to FIG. 8 are exemplary process cross-sectional views of a light emitting device package according to an embodiment.
9 is a top perspective view of a light emitting device package according to a second embodiment.
10 is a bottom perspective view of the light emitting device package according to the second embodiment.
11 is a cross-sectional view of a light emitting device package according to an embodiment.
12 is a perspective view of a lighting unit according to an embodiment;
13 is a perspective view of a backlight unit according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

(실시예)(Example)

도 1은 실시예에 따른 제1 실시예에 따른 발광소자 패키지(200a)의 단면 예시도이며, 도 2는 실시예에 따른 제2 실시예에 따른 발광소자 패키지(200b)의 단면 예시도이다.FIG. 1 is a cross-sectional view of a light emitting device package 200a according to a first embodiment of the present invention. FIG. 2 is a cross-sectional view of a light emitting device package 200b according to a second embodiment of the present invention.

실시예는 발광소자의 광추출 효율을 높일 수 있고, 발광소자 칩 상에 컨포멀 코팅이 유용한 발광소자 패키지, 그 제조방법 및 조명시스템을 제공하고자 한다.Embodiments of the present invention provide a light emitting device package, a manufacturing method thereof, and an illumination system that can increase the light extraction efficiency of the light emitting device and use a conformal coating on the light emitting device chip.

이를 해결하고자, 실시예에 따른 발광소자 패키지는 패키지 몸체(120b)와, 제1 도전형 반도체층(112), 제2 도전형 반도체층(116), 상기 제1 도전형 반도체층(112)과 상기 제1 도전형 반도체층(112) 사이에 활성층(114)을 포함하며 상기 패키지 몸체(120b) 상면에 구비되는 발광구조물(110)과, 상기 패키지 몸체(120b) 하면에 구비되는 제2 전극 패드(152)과, 상기 제1 도전형 반도체층(112)과 전기적으로 연결되면서 상기 패키지 몸체(120b) 하면 상에 구비되는 제1 전극 패드(151), 및 상기 패키지 몸체(120b), 상기 발광구조물(110)과 상기 제1 전극 패드(151) 사이에 개재된 패시베이션(130)을 포함할 수 있다.A light emitting device package according to an embodiment includes a package body 120b, a first conductive semiconductor layer 112, a second conductive semiconductor layer 116, a first conductive semiconductor layer 112, A light emitting structure 110 including an active layer 114 between the first conductive semiconductor layers 112 and formed on the upper surface of the package body 120b and a second electrode pad 120b provided on a lower surface of the package body 120b, A first electrode pad 151 electrically connected to the first conductive semiconductor layer 112 and provided on a lower surface of the package body 120b and a second electrode pad 151b electrically connected to the package body 120b, And a passivation 130 interposed between the first electrode pad 110 and the first electrode pad 151.

실시예에 따른 발광소자 패키지, 그 제조방법 및 조명시스템에 의하면, 3 차원(3D) 구조가 형성된 실리콘 기판을 사용하고 n 전극(n-electrode)과 p 전극(p-electrode)이 모두 기판(substrate)의 하단에 위치하고 있어 와이어 본딩(Wire bonding)이 필요없이, SMT 공정 및 유테틱(eutectic bonding) 공정으로 외부에서 전류를 공급할 수 있고, 패키지(Package) 일체형 수직형 발광소자(LED)를 구현할 수 있다. 상기 패키지 몸체(120b)는 실리콘 기판일 수 있으나 이에 한정되는 것은 아니다.According to the light emitting device package, the manufacturing method thereof, and the illumination system according to the embodiment, a silicon substrate having a three-dimensional (3D) structure is used, and an n-electrode and a p- ), It is possible to supply electric current from the outside by SMT process and eutectic bonding process without need of wire bonding, and it is possible to realize a package type integrated vertical type light emitting device (LED) have. The package body 120b may be a silicon substrate, but is not limited thereto.

또한, 실시예에서 상기 패키지 몸체는 상부와 하부에 측면에 소정의 경사를 구비할 수 있다. 상기 패키지 몸체는 3차원(3D) 구조를 형성하기 위해 습식식각, 예를 들어, KOH 계열 습식식각(wet etching)을 채용할 수 있으며, 3D 구조는 측면단면이 상하 대칭 또는 비대칭 구조를 가질 수 있다.In addition, in the embodiment, the package body may have a predetermined inclination on the side surface at the upper part and the lower part. The package body may employ wet etching, for example, KOH wet etching to form a three-dimensional (3D) structure, and the 3D structure may have a vertically symmetrical or asymmetric structure .

예를 들어, 제1 실시예의 상기 패키지 몸체(120a)는 경사진 상부의 상하 폭(a)이 경사진 하부 상하 폭(b)과 동등할 수 있다. For example, the package body 120a of the first embodiment may be equivalent to the lower vertical width (b) in which the vertical width (a) of the inclined upper portion is inclined.

반면, 제2 실시예에서 패키지 몸체(120b)는 경사진 상부의 상하 폭(a')이 경사진 하부 상하(b') 폭 미만일 수 있다. 또한, 제2 실시예에서 상기 패키지 몸체(120b)는 하부에만 측면에 소정의 경사를 구비할 수 있으나 이에 한정되는 것은 아니다.On the other hand, in the second embodiment, the package body 120b may be less than the upper and lower widths a 'of the inclined upper portion and the inclined lower and upper portion b'. In addition, in the second embodiment, the package body 120b may have a predetermined inclination only on the lower side, but the present invention is not limited thereto.

제2 실시예에 의하면 실리콘 기판(Silicon substrate)을 습식식각(wet etching)하여 3D 구조로 제작할 경우 식각 빗변의 각도(θ)가 약 55°~57°로 제어 되기 때문에 실시예 1과 같이 a와 b의 길이가 대칭이면 c의 길이가 길어질 수 있으며, 그 결과 발광구조물의 에피층(Epi-layer)과 실리콘 기판(Silicon substrate)을 웨이퍼 대 웨이퍼 본딩(wafer to wafer bonding)을 실시할 경우 그만큼 손실되는 에피층(epi-layer) 영역이 넓어질 수 있다. 이를 해결하기 위해 제2 실시예와 같이 a'와 b'를 비대칭으로 하여, a'을 짧게 형성시켜 c'와 같이 에피층(epi-layer) 손실 영역을 최소화할 수 있다.According to the second embodiment, when a silicon substrate is wet-etched to fabricate a 3D structure, the angle θ of the etching hypothew is controlled to be about 55 ° to 57 °, the length of c may be long if the length of b is symmetrical. As a result, when wafer-to-wafer bonding of the epi layer of the light emitting structure and the silicon substrate is performed, The epi-layer region can be widened. In order to solve this problem, a 'and b' are asymmetric as in the second embodiment, and a 'is shortened to minimize an epi-layer loss region like c'.

제2 실시예에 의하면 발광구조물의 Epi-layer와 실리콘 기판(Silicon substrate)을 웨이퍼 대 웨이퍼 본딩(wafer to wafer bonding)을 실시할 경우 에피층(epi-layer) 손실 영역을 최소화할 수 있는 발광소자 패키지의 제조방법을 제공할 수 있다.According to the second embodiment, when the wafer-to-wafer bonding of the Epi-layer and the silicon substrate of the light emitting structure is performed, the light emitting device capable of minimizing the epi-layer loss region A method of manufacturing a package can be provided.

실시예는 상기 발광구조물(110) 상면 상에 컨퍼멀 코팅된 형광체층(230)(도 11 참조)을 더 포함할 수 있으나 이에 한정되는 것은 아니다.The embodiment may further include a phosphor layer 230 (see FIG. 11) that is coated on the upper surface of the light emitting structure 110, but is not limited thereto.

실시예에 의하면 와이어 본딩(Wire bonding)이 필요없는 구조로 컨포멀 코팅(conformal coating) 기술의 접목이 가능하다.According to the embodiment, it is possible to apply conformal coating technology in a structure that does not require wire bonding.

실시예에 의하면 패드 전극을 패키지 몸체 하부에 형성함으로써 패드에 의한 광차단을 최소화함으로써 발광소자의 광추출 효율을 높일 수 있고, 또한, 패드 전극이 발광소자 상에 없으므로 발광소자 칩 상에 컨포멀 코팅이 유용한 발광소자 패키지, 그 제조방법 및 조명시스템을 제공할 수 있다.According to the embodiment, since the pad electrode is formed in the lower part of the package body, the light extraction efficiency of the light emitting device can be increased by minimizing light interception by the pad, and since the pad electrode is not present on the light emitting device, This useful light emitting device package, its manufacturing method, and illumination system can be provided.

또한, 실시예에 의하면 기존 수직형 발광소자 칩(chip) 구조와 동일한 형태로 기존 수직형 칩(chip)의 장점을 그대로 수용 가능하다.In addition, according to the embodiment, the advantage of the existing vertical chip can be accepted as it is in the same shape as the existing vertical type light emitting device chip structure.

또한, 실시예에 의하면 MEMS 기술을 기반으로 한 특정 구조의 실리콘 기판(silicon substrate) 적용으로 멀티칩 모듈(multi chip module) 구성이 가능하다.In addition, according to the embodiment, a multi chip module can be configured by applying a silicon substrate having a specific structure based on MEMS technology.

또한, 실시예에 의하면 패키지 몸체 하부에 형성되는 패드에 대해 유테틱 본딩(Eutectic bonding) 또는 SMT 공정이 가능하여 칩 레벨 패키지(chip level package) 및 고집적 모듈(module) 구성이 가능하여 초박형으로 발광소자 패키지를 구현할 수 있다.According to the embodiment, eutectic bonding or SMT process can be performed on pads formed under the package body, so that a chip level package and a highly integrated module can be formed, Packages can be implemented.

실시예에 따른 발광소자 패키지, 그 제조방법 및 조명시스템에 의하면, 3 차원(3D) 구조가 형성된 실리콘 기판을 사용하고 n 전극(n-electrode)과 p 전극(p-electrode)이 모두 기판(substrate)의 하단에 위치하고 있어 와이어 본딩(Wire bonding)이 필요없이, SMT 공정 및 유테틱(eutectic bonding) 공정으로 외부에서 전류를 공급할 수 있고, 패키지(Package) 일체형 수직형 발광소자(LED)를 구현할 수 있다.According to the light emitting device package, the manufacturing method thereof, and the illumination system according to the embodiment, a silicon substrate having a three-dimensional (3D) structure is used, and an n-electrode and a p- ), It is possible to supply electric current from the outside by SMT process and eutectic bonding process without need of wire bonding, and it is possible to realize a package type integrated vertical type light emitting device (LED) have.

또한, 실시예에 의하면 발광구조물의 Epi-layer와 실리콘 기판(Silicon substrate)을 웨이퍼 대 웨이퍼 본딩(wafer to wafer bonding)을 실시할 경우 에피층(epi-layer) 손실 영역을 최소화할 수 있는 발광소자 패키지의 제조방법을 제공할 수 있다.In addition, according to the embodiments, when the wafer-to-wafer bonding of the Epi-layer and the silicon substrate of the light emitting structure is performed, the light emitting device capable of minimizing the epi-layer loss region A method of manufacturing a package can be provided.

이하, 도 3 내지 도 8을 참조하여 실시예에 따른 발광소자 패키지의 제조방법을 설명한다. 이하에서는 제2 실시예를 기준으로 설명하나 이에 한정되는 것은 아니다.Hereinafter, a method of manufacturing a light emitting device package according to an embodiment will be described with reference to FIGS. Hereinafter, the second embodiment will be described with reference to the drawings, but the present invention is not limited thereto.

우선, 도 3과 같이 패키지 몸체(120b)를 준비한다.First, the package body 120b is prepared as shown in FIG.

상기 패키지 몸체(120b)를 준비하는 단계에서 상기 패키지 몸체(120b)는 칩 단위로 경계가 설정된 상태일 수 있다. 또는, 상기 패키지 몸체는 칩 단위로 경계가 분리된 상태일 수 있으나 이에 한정되는 것은 아니다.In the step of preparing the package body 120b, the package body 120b may be bounded on a chip basis. Alternatively, the package body may be in a state in which the boundaries are separated in units of chips, but the present invention is not limited thereto.

예를 들어, 패키지 몸체(120b) 상면과 하면에 각각 제1 마스크 패턴(310)과 제2 마스크 패턴(320)을 형성하고, 이를 식각 마스크로 하여 칩 단위의 경계 설정 공정 또는 칩 단위의 경계 분리공정이 진행될 수 있다. For example, a first mask pattern 310 and a second mask pattern 320 are formed on the upper and lower surfaces of the package body 120b, respectively. Using the mask pattern as an etch mask, The process can proceed.

상기 패키지 몸체(120b)는 실리콘 기판일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 패키지 몸체(120b)는 실리콘(Si), 실리콘 카바이드(SiC), GaAs, GaN, GaP, InP, Ge 등 전도성 기판 중 어느 하나일 수 있다.The package body 120b may be a silicon substrate, but is not limited thereto. For example, the package body 120b may be any one of conductive substrates such as silicon (Si), silicon carbide (SiC), GaAs, GaN, GaP, InP, and Ge.

실시예에서 상기 패키지 몸체(120b)는 상부와 하부에 측면에 소정의 경사를 구비할 수 있다. 상기 패키지 몸체는 3차원(3D) 구조를 형성하기 위해 습식식각, 예를 들어, KOH 계열 습식식각(wet etching)을 채용할 수 있으며, 3D 구조는 측면단면이 상하 대칭 또는 비대칭 구조를 가질 수 있다.In an exemplary embodiment, the package body 120b may have a predetermined inclination on its side surfaces at upper and lower sides. The package body may employ wet etching, for example, KOH wet etching to form a three-dimensional (3D) structure, and the 3D structure may have a vertically symmetrical or asymmetric structure .

예를 들어, 제1 실시예의 상기 패키지 몸체(120a)는 경사진 상부의 상하 폭(a)이 경사진 하부 상하 폭(b)과 동등할 수 있다. For example, the package body 120a of the first embodiment may be equivalent to the lower vertical width (b) in which the vertical width (a) of the inclined upper portion is inclined.

반면, 제2 실시예에서 패키지 몸체(120b)는 경사진 상부의 상하 폭(a')이 경사진 하부 상하(b') 폭 미만일 수 있다. 또한, 제2 실시예에서 상기 패키지 몸체(120b)는 하부에만 측면에 소정의 경사를 구비할 수 있으나 이에 한정되는 것은 아니다.On the other hand, in the second embodiment, the package body 120b may be less than the upper and lower widths a 'of the inclined upper portion and the inclined lower and upper portion b'. In addition, in the second embodiment, the package body 120b may have a predetermined inclination only on the lower side, but the present invention is not limited thereto.

제2 실시예에 의하면 실리콘 기판(Silicon substrate)을 습식식각(wet etching)하여 3D 구조로 제작할 경우 식각 빗변의 각도(θ)가 약 55°~57°로 제어 되기 때문에 실시예 1과 같이 a와 b의 길이가 대칭이면 c의 길이가 길어질 수 있으며, 그 결과 발광구조물의 에피층(Epi-layer)과 실리콘 기판(Silicon substrate)을 웨이퍼 대 웨이퍼 본딩(wafer to wafer bonding)을 실시할 경우 그만큼 손실되는 에피층(epi-layer) 영역이 넓어질 수 있다. According to the second embodiment, when a silicon substrate is wet-etched to fabricate a 3D structure, the angle θ of the etching hypothew is controlled to be about 55 ° to 57 °, the length of c may be long if the length of b is symmetrical. As a result, when wafer-to-wafer bonding of the epi layer of the light emitting structure and the silicon substrate is performed, The epi-layer region can be widened.

이를 해결하기 위해 제2 실시예는 도 2와 같이 a'와 b'를 비대칭으로 하여, a'을 짧게 형성시켜 c'와 같이 에피층(epi-layer) 손실 영역을 최소화할 수 있다.In order to solve this problem, the second embodiment is asymmetric with respect to a 'and b' as shown in FIG. 2, so that a 'is shortened to minimize an epi-layer loss region like c'.

이에 제2 실시예는 패키지 몸체(120b)의 상부 측면과 하부 측면의 폭의 비대칭을 구현하기 위해 제1 마스크 패턴(310)이 노출하는 영역보다 제2 마스크 패턴(320)이 노출하는 영역을 더 좁게 할 수 있으나 이에 한정되는 것은 아니다.In order to realize the asymmetry of the widths of the upper side surface and the lower side surface of the package body 120b, the second embodiment may further include a region in which the second mask pattern 320 is exposed, But it is not limited thereto.

제2 실시예에 의하면 발광구조물의 Epi-layer와 실리콘 기판(Silicon substrate)을 웨이퍼 대 웨이퍼 본딩(wafer to wafer bonding)을 실시할 경우 에피층(epi-layer) 손실 영역을 최소화할 수 있는 발광소자 패키지의 제조방법을 제공할 수 있다.According to the second embodiment, when the wafer-to-wafer bonding of the Epi-layer and the silicon substrate of the light emitting structure is performed, the light emitting device capable of minimizing the epi-layer loss region A method of manufacturing a package can be provided.

다음으로, 도 4와 같이 소정의 제1 기판(105) 상에 발광구조물(110)을 형성하고, 도 5와 같이 상기 발광구조물(110)과 상기 패키지 몸체(120b)를 본딩한다.4, a light emitting structure 110 is formed on a predetermined first substrate 105, and the light emitting structure 110 and the package body 120b are bonded to each other, as shown in FIG.

한편, 도 4는 상기 발광구조물(110)의 제2 도전형 반도체층과 상기 패키지 몸체(120b) 상면이 접하도록 붙이는 단계로서, 상기 발광구조물(110)은 칩 단위로 경계가 분리되지 않은 상태로 도시 하였으나 이에 한정되는 것은 아니며, 상기 발광구조물(110)은 칩 단위로 경계가 분리된 상태로 본딩 공정이 진행될 수도 있다.4 illustrates a step of attaching the second conductivity type semiconductor layer of the light emitting structure 110 and the upper surface of the package body 120b so that the light emitting structure 110 is not bounded by a chip unit However, the present invention is not limited thereto, and the bonding process may be performed in a state in which the boundaries of the light emitting structure 110 are separated in units of chips.

상기 제1 기판(105)은 전도성 기판을 포함하며, 예컨대 상기 제1 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203. 중 적어도 하나를 사용할 수 있다. 상기 제1 기판(105)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The first substrate 105 may include a conductive substrate such as sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 0 3 . May be used. The first substrate 105 may be wet-cleaned to remove impurities on the surface.

이후, 상기 제1 기판(105) 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)을 형성할 수 있다.A light emitting structure 110 including a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116 may be formed on the first substrate 105.

상기 제1 기판(105)과 상기 발광구조물(110) 사이에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층(미도시)은 상기 발광구조물(110)의 재료와 제1 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층과 상기 발광구조물(110) 사이에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다. A buffer layer (not shown) may be formed between the first substrate 105 and the light emitting structure 110. The buffer layer (not shown) may alleviate the lattice mismatch between the material of the light emitting structure 110 and the first substrate 105, and the material of the buffer layer may be a group III-V compound semiconductor such as GaN, InN, AlN , InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed between the buffer layer and the light emitting structure 110, but the present invention is not limited thereto.

상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductive semiconductor layer 112 may be formed of a Group III-V compound semiconductor doped with a first conductive dopant. When the first conductive semiconductor layer 112 is an N-type semiconductor layer, The first conductive dopant may include, but is not limited to, Si, Ge, Sn, Se, and Te as an N-type dopant.

상기 제1 도전형 반도체층(112)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. The first conductive semiconductor layer 112 may include a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + .

상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 112 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP.

상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductive semiconductor layer 112 may be formed by a CVD method or molecular beam epitaxy (MBE), sputtering, or vapor phase epitaxy (HVPE). . The first conductive semiconductor layer 112 may be formed by depositing a silane containing an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ) Gas (SiH 4 ) may be implanted and formed.

상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. Electrons injected through the first conductive type semiconductor layer 112 and holes injected through the second conductive type semiconductor layer 116 formed after the first and second conductive type semiconductor layers 116 and 116 are mutually combined to form an energy band unique to the active layer Which emits light having an energy determined by < RTI ID = 0.0 >

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. For example, the active layer 114 may be formed with a multiple quantum well structure by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

상기 활성층(114)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN , GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 114 is formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs), / AlGaAs and GaP (InGaP) / AlGaP. But is not limited to. The well layer may be formed of a material having a band gap lower than the band gap of the barrier layer.

상기 활성층(114)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(114)의 밴드 갭보다는 높은 밴드 갭을 갖을 수 있다.A conductive clad layer may be formed on and / or below the active layer 114. The conductive clad layer may be formed of an AlGaN-based semiconductor and may have a band gap higher than that of the active layer 114.

상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive semiconductor layer 116 may be a Group III-V compound semiconductor doped with a second conductive dopant, for example, In x Al y Ga 1 -x- y N (0? X? 1, 0? Y 1, 0? X + y? 1). When the second conductive semiconductor layer 116 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductive type semiconductor layer 116 is Bisei that the chamber comprises a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2), and magnesium (Mg) butyl bicyclo The p-type GaN layer may be formed by implanting pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 }, but the present invention is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(112)은 N형 반도체층, 상기 제2 도전형 반도체층(116)은 P형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 갖는 반도체 예컨대 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an exemplary embodiment, the first conductive semiconductor layer 112 may be an N-type semiconductor layer, and the second conductive semiconductor layer 116 may be a P-type semiconductor layer. An n-type semiconductor layer (not shown) having a polarity opposite to that of the second conductivity type may be formed on the second conductivity type semiconductor layer 116, for example. Accordingly, the light emitting structure 110 may have any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

이후, 상기 발광구조물(110)의 제2 도전형 반도체층(116)과 상기 패키지 몸체(120b) 상면이 접하도록 붙이는 단계를 진행할 수 있다. 상기 발광구조물(110)과 상기 패키지 몸체(120b)는 유테틱 본딩 등에 의해 상호 결합될 수 있으나 이에 한정되는 것은 아니다. 또는, 상기 패키지 몸체(120b) 상에 니켈(Ni), 금(Au) 등을 이용하여 결합층을 형성하여 본딩이 진행될 수도 있다.Thereafter, the step of attaching the second conductive semiconductor layer 116 of the light emitting structure 110 and the upper surface of the package body 120b may be performed. The light emitting structure 110 and the package body 120b may be coupled to each other by eutectic bonding, but the present invention is not limited thereto. Alternatively, a bonding layer may be formed on the package body 120b using nickel (Ni), gold (Au), or the like.

실시예는 상기 발광구조물(110)과 접하는 상기 패키지 몸체(120b) 상면에 오믹층(미도시), 반사층(미도시) 등을 형성할 수 있으나 이에 한정되는 것은 아니다.The embodiment may form an ohmic layer (not shown) and a reflective layer (not shown) on the upper surface of the package body 120b contacting the light emitting structure 110, but the present invention is not limited thereto.

예를 들어, 오믹층이 형성되는 경우 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 오믹층을 형성할 수 있다. 예를 들어, 상기 오믹층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.For example, when an ohmic layer is formed, an ohmic layer can be formed by laminating a single metal, a metal alloy, a metal oxide, or the like in multiple layers so as to efficiently perform carrier injection. For example, the ohmic layer may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO) tin oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZO nitride, AGZO (IGZO), ZnO, , RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Hf, and is not limited to such a material.

또한, 반사층(미도시)이 형성되는 경우, Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 반사층이 이루어질 수 있다. Further, when a reflective layer (not shown) is formed, a reflective layer may be formed of a metal layer containing Al, Ag, or an alloy including Al or Ag.

또한, 실시예는 상기 패키지 몸체(120b) 내에 제너 다이오드(미도시)를 구비할 수 있으나 이에 한정되는 것은 아니다.In addition, the embodiment may include a zener diode (not shown) in the package body 120b, but the present invention is not limited thereto.

이후, 상기 발광구조물(110)에서 기판(105)을 제거하는 공정이 진행될 수 있다. 예를 들어, 상기 제1 기판(105)을 제거하는 방법은 고출력의 레이저를 이용하여 제1 기판을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판(105)은 물리적으로 갈아냄으로써 제거할 수도 있다. 이때, 레이저 리프트 오프 방법(LLO)은 상온에서 소정의 에너지를 가해주게 되면 상기 제1 기판(105)과 발광구조물(110)의 계면에서 에너지가 흡수되어 발광구조물의 접합표면이 열분해 되어 제1 기판(105)과 발광구조물(110)을 분리할 수 있으나 이에 한정되는 것은 아니다.Thereafter, a process of removing the substrate 105 from the light emitting structure 110 may be performed. For example, the first substrate 105 may be removed by using a high-power laser to separate the first substrate or use a chemical etching method. Also, the first substrate 105 may be removed by physically grinding. At this time, when a predetermined energy is applied to the first substrate 105 at a room temperature, energy is absorbed at the interface between the first substrate 105 and the light emitting structure 110 to thermally decompose the bonding surface of the light emitting structure, The light emitting structure 105 and the light emitting structure 110 may be separated, but the present invention is not limited thereto.

다음으로, 도 6 및 도 7과 같이 상기 패키지 몸체(120b)와 상기 발광구조물(110)을 칩단위로 분리할 수 있다.Next, as shown in FIGS. 6 and 7, the package body 120b and the light emitting structure 110 may be separated in units of chips.

예를 들어, 제3 마스크 패턴(330)을 발광구조물(110) 상에 형성하고, 이를 식각 마스크로 하여 상기 패키지 몸체(120b)와 상기 발광구조물(110)을 칩단위로 분리할 수 있다.For example, the third mask pattern 330 may be formed on the light emitting structure 110, and the package body 120b and the light emitting structure 110 may be separated on a chip basis using the third mask pattern 330 as an etch mask.

다음으로, 도 8과 같이 상기 패키지 몸체(120b) 하면에 제2 전극 패드(152)을 형성하고, 상기 제1 도전형 반도체층(112)과 전기적으로 연결되는 제1 전극 패드(151)을 상기 패키지 몸체 하면 상에 패시베이션(130)을 개재하여 형성한다.8, a second electrode pad 152 is formed on the bottom surface of the package body 120b and a first electrode pad 151 electrically connected to the first conductivity type semiconductor layer 112 is formed on the lower surface of the package body 120b. And the passivation 130 is formed on the lower surface of the package body.

상기 제1 도전형 반도체층(112) 상에는 제1 전극(141)이 형성되며, 이는 발광구조물(110) 및 패키지 몸체(120b)의 측면에 형성되어 상기 제1 전극 패드(151)에 전기적으로 연결될 수 있다.A first electrode 141 is formed on the first conductive semiconductor layer 112. The first electrode 141 is formed on a side surface of the light emitting structure 110 and the package body 120b to be electrically connected to the first electrode pad 151 .

도 9는 제2 실시예에 따른 발광소자 패키지의 상부 사시도이며, 도 10은 제2 실시예에 따른 발광소자 패키지의 하부 사시도이다.FIG. 9 is a top perspective view of a light emitting device package according to a second embodiment, and FIG. 10 is a bottom perspective view of a light emitting device package according to a second embodiment.

실시예에 따른 발광소자 패키지에 의하면 제1 전극(141)을 통해, 제1 전극 패드(151)가 패키지 몸체(120b)의 하부에 형성될 수 있다. According to the light emitting device package according to the embodiment, the first electrode pad 151 may be formed under the package body 120b through the first electrode 141. [

도 9 및 도 10에서 E영역은 제2 실시예와 같이 패키지 몸체(120b)가 비대칭 모양으로 식각되어 3D 구조가 형성된 상태를 도시한 것이나 이에 한정되는 것은 아니다.In FIGS. 9 and 10, the E region shows a state in which the 3D structure is formed by etching the package body 120b in an asymmetric shape as in the second embodiment, but the present invention is not limited thereto.

실시예에 따른 발광소자 패키지, 그 제조방법 및 조명시스템에 의하면, 3 차원(3D) 구조가 형성된 실리콘 기판을 사용하고 n 전극(n-electrode)과 p 전극(p-electrode)이 모두 기판(substrate)의 하단에 위치하고 있어 와이어 본딩(Wire bonding)이 필요없이, SMT 공정 및 유테틱(eutectic bonding) 공정으로 외부에서 전류를 공급할 수 있고, 패키지(Package) 일체형 수직형 발광소자(LED)를 구현할 수 있다. According to the light emitting device package, the manufacturing method thereof, and the illumination system according to the embodiment, a silicon substrate having a three-dimensional (3D) structure is used, and an n-electrode and a p- ), It is possible to supply electric current from the outside by SMT process and eutectic bonding process without need of wire bonding, and it is possible to realize a package type integrated vertical type light emitting device (LED) have.

또한, 실시예에서 상기 패키지 몸체는 상부와 하부에 측면에 소정의 경사를 구비할 수 있다. 상기 패키지 몸체는 3차원(3D) 구조를 형성하기 위해 습식식각, 예를 들어, KOH 계열 습식식각(wet etching)을 채용할 수 있으며, 3D 구조는 측면단면이 상하 대칭 또는 비대칭 구조를 가질 수 있다.In addition, in the embodiment, the package body may have a predetermined inclination on the side surface at the upper part and the lower part. The package body may employ wet etching, for example, KOH wet etching to form a three-dimensional (3D) structure, and the 3D structure may have a vertically symmetrical or asymmetric structure .

제2 실시예에서 패키지 몸체(120b)는 경사진 상부의 상하 폭(a')이 경사진 하부 상하(b') 폭 미만일 수 있다. 또한, 제2 실시예에서 상기 패키지 몸체(120b)는 하부에만 측면에 소정의 경사를 구비할 수 있으나 이에 한정되는 것은 아니다.In the second embodiment, the package body 120b may be less than the upper and lower widths a 'of the inclined upper portion and the inclined lower and upper portion b'. In addition, in the second embodiment, the package body 120b may have a predetermined inclination only on the lower side, but the present invention is not limited thereto.

제2 실시예에 의하면 발광구조물의 Epi-layer와 실리콘 기판(Silicon substrate)을 웨이퍼 대 웨이퍼 본딩(wafer to wafer bonding)을 실시할 경우 에피층(epi-layer) 손실 영역을 최소화할 수 있는 발광소자 패키지의 제조방법을 제공할 수 있다.According to the second embodiment, when the wafer-to-wafer bonding of the Epi-layer and the silicon substrate of the light emitting structure is performed, the light emitting device capable of minimizing the epi-layer loss region A method of manufacturing a package can be provided.

실시예에 의하면 패드 전극을 패키지 몸체 하부에 형성함으로써 패드에 의한 광차단을 최소화함으로써 발광소자의 광추출 효율을 높일 수 있고, 또한, 패드 전극이 발광소자 상에 없으므로 발광소자 칩 상에 컨포멀 코팅이 유용한 발광소자 패키지, 그 제조방법 및 조명시스템을 제공할 수 있다.According to the embodiment, since the pad electrode is formed in the lower part of the package body, the light extraction efficiency of the light emitting device can be increased by minimizing light interception by the pad, and since the pad electrode is not present on the light emitting device, This useful light emitting device package, its manufacturing method, and illumination system can be provided.

또한, 실시예에 의하면 기존 수직형 발광소자 칩(chip) 구조와 동일한 형태로 기존 수직형 칩(chip)의 장점을 그대로 수용 가능하다.In addition, according to the embodiment, the advantage of the existing vertical chip can be accepted as it is in the same shape as the existing vertical type light emitting device chip structure.

또한, 실시예에 의하면 MEMS 기술을 기반으로 한 특정 구조의 실리콘 기판(silicon substrate) 적용으로 멀티칩 모듈(multi chip module) 구성이 가능하다.In addition, according to the embodiment, a multi chip module can be configured by applying a silicon substrate having a specific structure based on MEMS technology.

또한, 실시예에 의하면 패키지 몸체 하부에 형성되는 패드에 대해 유테틱 본딩(Eutectic bonding) 또는 SMT 공정이 가능하여 칩 레벨 패키지(chip level package) 및 고집적 모듈(module) 구성이 가능하여 초박형으로 발광소자 패키지를 구현할 수 있다.According to the embodiment, eutectic bonding or SMT process can be performed on pads formed under the package body, so that a chip level package and a highly integrated module can be formed, Packages can be implemented.

도 11은 실시예에 따른 발광소자 패키지(200)의 단면도이다.11 is a cross-sectional view of a light emitting device package 200 according to an embodiment.

실시예는 상기 발광구조물(110) 상면 상에 컨퍼멀 코팅된 형광체층(230)을 형성할 수 있다. 실시예에 의하면 와이어 본딩(Wire bonding)이 필요없는 구조로 컨포멀 코팅(conformal coating) 기술의 접목이 가능하다.The embodiment may form a phosphor layer 230 that is conformally coated on the upper surface of the light emitting structure 110. According to the embodiment, it is possible to apply conformal coating technology in a structure that does not require wire bonding.

실시예에 의하면 패드 전극을 패키지 몸체 하부에 형성함으로써 패드에 의한 광차단을 최소화함으로써 발광소자의 광추출 효율을 높일 수 있고, 또한, 패드 전극이 발광소자 상에 없으므로 발광소자 칩 상에 컨포멀 코팅이 유용한 발광소자 패키지, 그 제조방법 및 조명시스템을 제공할 수 있다.According to the embodiment, since the pad electrode is formed in the lower part of the package body, the light extraction efficiency of the light emitting device can be increased by minimizing light interception by the pad, and since the pad electrode is not present on the light emitting device, This useful light emitting device package, its manufacturing method, and illumination system can be provided.

또한, 실시예에 따른 발광소자 패키지, 그 제조방법 및 조명시스템에 의하면, 3 차원(3D) 구조가 형성된 실리콘 기판을 사용하고 n 전극(n-electrode)과 p 전극(p-electrode)이 모두 기판(substrate)의 하단에 위치하고 있어 와이어 본딩(Wire bonding)이 필요없이, SMT 공정 및 유테틱(eutectic bonding) 공정으로 외부에서 전류를 공급할 수 있고, 패키지(Package) 일체형 수직형 발광소자(LED)를 구현할 수 있다.In addition, according to the light emitting device package, the manufacturing method thereof, and the illumination system according to the embodiment, a silicon substrate having a three-dimensional (3D) structure is used, and an n-electrode and a p- (SMT) process and eutectic bonding process, it is possible to supply electric current from the outside without using wire bonding, and it is possible to provide a package type integrated vertical light emitting device (LED) Can be implemented.

또한, 실시예에 의하면 발광구조물의 Epi-layer와 실리콘 기판(Silicon substrate)을 웨이퍼 대 웨이퍼 본딩(wafer to wafer bonding)을 실시할 경우 에피층(epi-layer) 손실 영역을 최소화할 수 있는 발광소자 패키지의 제조방법을 제공할 수 있다.In addition, according to the embodiments, when the wafer-to-wafer bonding of the Epi-layer and the silicon substrate of the light emitting structure is performed, the light emitting device capable of minimizing the epi-layer loss region A method of manufacturing a package can be provided.

실시예에 따른 발광소자 패키지는 조명시스템에 적용될 수 있다. 상기 조명시스템은 도 12에 도시된 조명유닛, 도 13에 도시된 백라이드 유닛을 포함하고, 신호등, 차량 전조등, 간판 등이 포함될 수 있다.The light emitting device package according to the embodiment can be applied to the illumination system. The illumination system includes the illumination unit shown in Fig. 12, the back-ride unit shown in Fig. 13, and may include a traffic light, a vehicle headlight, a signboard, and the like.

도 12는 실시예에 따른 조명 유닛의 사시도(1100)이다.12 is a perspective view 1100 of a lighting unit according to an embodiment.

도 12를 참조하면, 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.12, the lighting unit 1100 includes a case body 1110, a light emitting module unit 1130 provided in the case body 1110, and a power supply unit 1130 installed in the case body 1110, And may include a connection terminal 1120 to be provided.

상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1110 is preferably formed of a material having a good heat dissipation property, and may be formed of, for example, a metal material or a resin material.

상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.The light emitting module unit 1130 may include a substrate 1132 and at least one light emitting device package 200 mounted on the substrate 1132.

상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The substrate 1132 may be a circuit pattern printed on an insulator. For example, the PCB 1132 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB . ≪ / RTI >

또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.Further, the substrate 1132 may be formed of a material that efficiently reflects light, or may be formed of a color whose surface is efficiently reflected, for example, white, silver, or the like.

상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200)는 상기 제1 실시예에 따른 발광소자 패키지(120a) 또는 상기 제2 실시예에 따른 발광소자 패키지(120b)를 포함할 수 있으나 이에 한정되는 것은 아니다.The at least one light emitting device package 200 may be mounted on the substrate 1132. The light emitting device package 200 may include the light emitting device package 120a according to the first embodiment or the light emitting device package 120b according to the second embodiment.

상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(미도시)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.Each of the light emitting device packages 200 may include at least one light emitting diode (LED) (not shown). The light emitting diode may include a colored light emitting diode that emits red, green, blue, or white colored light, and a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module unit 1130 may be arranged to have a combination of various light emitting device packages 200 to obtain color and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination in order to secure a high color rendering index (CRI).

상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 12에 도시된 것에 따르면, 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1120 may be electrically connected to the light emitting module 1130 to supply power. 12, the connection terminal 1120 is coupled to the external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1120 may be formed in a pin shape and inserted into an external power source or may be connected to an external power source through a wiring.

도 13은 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다.13 is an exploded perspective view 1200 of a backlight unit according to an embodiment.

실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.The backlight unit 1200 according to the embodiment includes a light guide plate 1210, a light emitting module unit 1240 for providing light to the light guide plate 1210, a reflection member 1220 below the light guide plate 1210, But the present invention is not limited thereto, and may include a bottom cover 1230 for housing the light emitting module unit 1210, the light emitting module unit 1240, and the reflecting member 1220.

상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1210 serves to diffuse light into a surface light source. The light guide plate 1210 may be made of a transparent material such as acrylic resin such as PMMA (polymethyl methacrylate), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. ≪ / RTI >

상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.The light emitting module part 1240 provides light to at least one side of the light guide plate 1210 and ultimately acts as a light source of a display device in which the backlight unit is installed.

상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.The light emitting module 1240 may be in contact with the light guide plate 1210, but is not limited thereto. Specifically, the light emitting module 1240 includes a substrate 1242 and a plurality of light emitting device packages 200 mounted on the substrate 1242. The substrate 1242 is mounted on the light guide plate 1210, But is not limited to.

상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The substrate 1242 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1242 may include not only a general PCB, but also a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like.

그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.The plurality of light emitting device packages 200 may be mounted on the substrate 1242 such that a light emitting surface on which the light is emitted is spaced apart from the light guiding plate 1210 by a predetermined distance.

상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective member 1220 may be formed under the light guide plate 1210. The reflection member 1220 reflects the light incident on the lower surface of the light guide plate 1210 so as to face upward, thereby improving the brightness of the backlight unit. The reflective member 1220 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto.

상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The bottom cover 1230 may receive the light guide plate 1210, the light emitting module 1240, and the reflective member 1220. For this purpose, the bottom cover 1230 may be formed in a box shape having an opened upper surface, but the present invention is not limited thereto.

상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.The bottom cover 1230 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding.

실시예에 따른 발광소자 패키지, 그 제조방법 및 조명시스템에 의하면, 3 차원(3D) 구조가 형성된 실리콘 기판을 사용하고 n 전극(n-electrode)과 p 전극(p-electrode)이 모두 기판(substrate)의 하단에 위치하고 있어 와이어 본딩(Wire bonding)이 필요없이, SMT 공정 및 유테틱(eutectic bonding) 공정으로 외부에서 전류를 공급할 수 있고, 패키지(Package) 일체형 수직형 발광소자(LED)를 구현할 수 있다.According to the light emitting device package, the manufacturing method thereof, and the illumination system according to the embodiment, a silicon substrate having a three-dimensional (3D) structure is used, and an n-electrode and a p- ), It is possible to supply electric current from the outside by SMT process and eutectic bonding process without need of wire bonding, and it is possible to realize a package type integrated vertical type light emitting device (LED) have.

또한, 실시예에 의하면 발광구조물의 Epi-layer와 실리콘 기판(Silicon substrate)을 웨이퍼 대 웨이퍼 본딩(wafer to wafer bonding)을 실시할 경우 에피층(epi-layer) 손실 영역을 최소화할 수 있는 발광소자 패키지의 제조방법을 제공할 수 있다.In addition, according to the embodiments, when the wafer-to-wafer bonding of the Epi-layer and the silicon substrate of the light emitting structure is performed, the light emitting device capable of minimizing the epi-layer loss region A method of manufacturing a package can be provided.

또한, 실시예에 의하면 패드 전극을 패키지 몸체 하부에 형성함으로써 패드에 의한 광차단을 최소화함으로써 발광소자의 광추출 효율을 높일 수 있고, 또한, 패드 전극이 발광소자 상에 없으므로 발광소자 칩 상에 컨포멀 코팅이 유용한 발광소자 패키지, 그 제조방법 및 조명시스템을 제공할 수 있다.In addition, according to the embodiment, since the pad electrode is formed in the lower part of the package body, the light extraction efficiency of the light emitting device can be enhanced by minimizing the light interception by the pad, and since the pad electrode is not present on the light emitting device, A light emitting device package in which a formal coating is useful, a manufacturing method thereof, and a lighting system can be provided.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

Claims (9)

전도성 기판을 포함하는 패키지 몸체;
상기 패키지 몸체 상에 배치되는 제1도전형 반도체층과 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 패키지 몸체의 하면에 배치되어 상기 제2도전형 반도체층과 전기적으로 연결된 제2전극 패드;
상기 패키지 몸체의 하면에 상기 제2전극 패드와 이격되며 배치되고 상기 제1도전형 반도체층과 전기적으로 연결되는 제1전극 패드; 및
상기 제1전극 패드와 상기 패키지 몸체 사이에 배치되어 상기 전도성 기판과 상기 제1전극 패드를 전기적으로 절연시키는 패시베이션을 포함하고,
상기 패키지 몸체는 모서리에 경사진 홈을 포함하고,
상기 제1전극 패드는 상기 패키지 몸체의 하면에서부터 상기 패키지 몸체의 경사진 홈으로 연장되어 상기 제1도전형 반도체층의 상면과 연결되는 발광소자 패키지.A package body comprising a conductive substrate;
A light emitting structure including a first conductive semiconductor layer and a second conductive semiconductor layer disposed on the package body, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer;
A second electrode pad disposed on a lower surface of the package body and electrically connected to the second conductive semiconductor layer;
A first electrode pad spaced apart from the second electrode pad on the lower surface of the package body and electrically connected to the first conductive semiconductor layer; And
And a passivation disposed between the first electrode pad and the package body to electrically isolate the conductive substrate from the first electrode pad,
Wherein the package body includes an inclined groove at an edge,
Wherein the first electrode pad extends from a lower surface of the package body to an inclined groove of the package body and is connected to an upper surface of the first conductive type semiconductor layer. 제1 항에 있어서,
상기 경사진 홈은 상기 패키지 몸체 모서리의 측면에 배치되며,
상기 패키지 몸체의 경사진 홈의 면적은 상기 전도성 기판에서 상기 발광 구조물에 가까워질수록 작아지는 발광소자 패키지. The method according to claim 1,
Wherein the inclined grooves are disposed on a side surface of the package body edge,
Wherein an area of an inclined groove of the package body is reduced as the distance from the conductive substrate to the light emitting structure increases. 제1 항에 있어서,
상기 제1 전극패드는 상기 발광구조물의 상에 적어도 일부가 배치되는 발광소자 패키지.The method according to claim 1,
Wherein the first electrode pad is disposed at least partially on the light emitting structure. 제1 항에 있어서,
상기 전도성 기판은 실리콘(Si), 실리콘 카바이드(SiC), GaAs, GaN, GaP, InP, Ge 중 어느 하나를 포함하는 발광소자 패키지.The method according to claim 1,
Wherein the conductive substrate includes one of silicon (Si), silicon carbide (SiC), GaAs, GaN, GaP, InP, and Ge. 제1 항에 있어서,
상기 제1전극 패드는 상기 전도성 기판의 하면에 배치된 상기 패시베이션 상에 배치되어 상기 전도성 기판 및 상기 발광 구조물의 측면으로 연장되어 상기 발광 구조물의 상면과 접촉하는 발광소자 패키지.The method according to claim 1,
Wherein the first electrode pad is disposed on the passivation disposed on the lower surface of the conductive substrate and extends to the side surfaces of the conductive substrate and the light emitting structure to contact the upper surface of the light emitting structure. 제2 항에 있어서,
상기 전도성 기판의 경사진 상부의 상하 폭과 상기 전도성 기판의 경사진 하부의 상하폭은 서로 다른 발광소자 패키지.3. The method of claim 2,
Wherein the upper and lower widths of the inclined upper portion of the conductive substrate and the upper and lower widths of the inclined lower portion of the conductive substrate are different from each other. 제2 항에 있어서,
상기 전도성 기판의 경사진 상부의 상하 폭과 상기 전도성 기판의 경사진 하부의 상하폭은 같은 발광소자 패키지.3. The method of claim 2,
Wherein the upper and lower widths of the inclined upper portion of the conductive substrate and the upper and lower widths of the inclined lower portion of the conductive substrate are the same. 삭제delete 제1 항 내지 제7 항 중 어느 하나의 항에 있어서,
상기 발광구조물과 상기 패키지 몸체는 접하는 발광소자 패키지.8. The method according to any one of claims 1 to 7,
Wherein the light emitting structure and the package body are in contact with each other.
KR1020100078385A 2010-08-13 2010-08-13 Light emitting device package KR101734544B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100078385A KR101734544B1 (en) 2010-08-13 2010-08-13 Light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100078385A KR101734544B1 (en) 2010-08-13 2010-08-13 Light emitting device package

Publications (2)

Publication Number Publication Date
KR20120015882A KR20120015882A (en) 2012-02-22
KR101734544B1 true KR101734544B1 (en) 2017-05-11

Family

ID=45838458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100078385A KR101734544B1 (en) 2010-08-13 2010-08-13 Light emitting device package

Country Status (1)

Country Link
KR (1) KR101734544B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10836609B2 (en) 2015-03-05 2020-11-17 Otis Elevator Company Elevator car

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289047A (en) * 2003-03-25 2004-10-14 Toyoda Gosei Co Ltd Semiconductor light emitting element and its manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289047A (en) * 2003-03-25 2004-10-14 Toyoda Gosei Co Ltd Semiconductor light emitting element and its manufacturing method

Also Published As

Publication number Publication date
KR20120015882A (en) 2012-02-22

Similar Documents

Publication Publication Date Title
KR101114191B1 (en) Light emitting device, method for fabricating the light emitting device
US8071973B2 (en) Light emitting device having a lateral passivation layer
EP2360749A2 (en) Light emitting diode, LED package and lighting system incorporating the same
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
US9287460B2 (en) Light emitting device, light emitting device package and lighting system including the same
EP2482343A2 (en) Light emitting diode
KR101894025B1 (en) Light emitting device
KR101701510B1 (en) Light emitting device
US8969893B2 (en) Light emitting device, light emitting device package, and lighting system
EP2296196B1 (en) Light emitting device
EP2355182A2 (en) Light emitting device
EP2315272B1 (en) Light emitting diode, light emitting diode package, and lighting system
KR20120138275A (en) Light emitting device
KR20110115384A (en) Light emitting device and method for manufacturing the same, light emitting device package and lighting system
KR101973608B1 (en) Light emitting device
KR101734544B1 (en) Light emitting device package
KR101871498B1 (en) Light emitting device
KR101842177B1 (en) Light emitting device
KR101829798B1 (en) Light emitting device
KR20130016945A (en) Light emitting device and method for fabricating the same
KR101886153B1 (en) Light emitting device
KR101920238B1 (en) Light emitting device
KR101830950B1 (en) Light emitting device
KR20130079867A (en) Light emitting device
KR20130011484A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant