KR101769046B1 - A light emitting device and a light emitting device package - Google Patents
A light emitting device and a light emitting device package Download PDFInfo
- Publication number
- KR101769046B1 KR101769046B1 KR1020100102334A KR20100102334A KR101769046B1 KR 101769046 B1 KR101769046 B1 KR 101769046B1 KR 1020100102334 A KR1020100102334 A KR 1020100102334A KR 20100102334 A KR20100102334 A KR 20100102334A KR 101769046 B1 KR101769046 B1 KR 101769046B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- semiconductor layer
- electrode
- type semiconductor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
Abstract
발광 소자는 기판, 상기 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 적층되는 발광 구조물, 상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 접촉하는 접촉 전극들, 상기 제2 도전형 반도체층 및 상기 활성층 각각과 상기 접촉 전극 사이의 패시베이션층, 및 상기 접촉 전극 상의 제1 전극을 포함한다.The light emitting device includes a substrate, a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer stacked on the substrate, a light emitting structure penetrating the second conductive semiconductor layer and the active layer, And a first electrode on the contact electrode, a passivation layer between each of the second conductivity type semiconductor layer and the active layer and the contact electrode, and a first electrode on the contact electrode.
Description
본 발명은 발광 소자 및 발광 소자 패키지에 관한 것이다.The present invention relates to a light emitting device and a light emitting device package.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.BACKGROUND ART Light emitting diodes (LEDs) are a kind of semiconductor devices that convert the electric power to infrared rays or light using the characteristics of compound semiconductors, exchange signals, or use as a light source.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.III-V nitride semiconductors (group III-V nitride semiconductors) are widely recognized as key materials for light emitting devices such as light emitting diodes (LEDs) and laser diodes (LD) due to their physical and chemical properties.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.Since such a light emitting diode does not contain environmentally harmful substances such as mercury (Hg) used in conventional lighting devices such as incandescent lamps and fluorescent lamps, it has excellent environmental friendliness, and has advantages such as long life and low power consumption characteristics. .
실시예는 발광 효율 및 광도가 향상될 수 있는 발광 소자를 제공하고자 한다.Embodiments provide a light emitting device in which luminous efficiency and luminous efficiency can be improved.
실시예에 따른 According to the embodiment
실시 예에 따른 발광 소자는 발광 효율 및 광도가 향상될 수 있다.The luminous efficiency and luminous efficiency of the luminous means according to the embodiment can be improved.
도 1은 실시예에 따른 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 AA' 방향 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자의 BB' 방향 단면도를 나타낸다.
도 4 내지 도 8은 실시예에 따른 발광 소자 제조 방법을 나타낸다.
도 9는 다른 실시예에 따른 발광 소자를 나타낸다.
도 10은 실시예에 따른 발광 소자 패키지를 나타낸다.
도 11는 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다.1 is a plan view of a light emitting device according to an embodiment.
FIG. 2 is a cross-sectional view of the light emitting device shown in FIG. 1 in the AA 'direction.
3 is a cross-sectional view of the light emitting device shown in FIG. 1 in the BB 'direction.
4 to 8 show a method of manufacturing a light emitting device according to an embodiment.
9 shows a light emitting device according to another embodiment.
10 shows a light emitting device package according to an embodiment.
11 shows a lighting device including a light emitting element according to an embodiment.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대하여 설명한다.In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings. Hereinafter, a light emitting device, a manufacturing method thereof, and a light emitting device package according to embodiments will be described with reference to the accompanying drawings.
도 1은 실시예에 따른 발광 소자(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100)의 AA' 방향 단면도를 나타내며, 도 3은 도 1에 도시된 발광 소자(100)의 BB' 방향 단면도를 나타낸다.1 is a plan view of a
도 1 내지 도 3을 참조하면, 발광 소자(100)는 기판(110), 발광 구조물(120), 패시베이션층(passivation layer, 130), 접촉 전극들(142-1 내지 142-8), 제1 전극(150), 전도층(160), 및 제2 전극(165)을 포함한다.1 to 3, the
기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 도전성 기판, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(110)의 상면에는 요철 패턴이 형성될 수 있다.The
발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 기판(110) 상에 순차로 적층된 구조이다. 이때 제1 도전형은 n형이고, 제2 도전형은 p형일 수 있으나, 이에 한정하지는 않는다.The
기판(110)과 발광 구조물(120) 사이에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. 버퍼층 또는 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 버퍼층은 기판(110)과의 격자 상수의 차이를 줄여주게 되며, 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.A layer or a pattern using a compound semiconductor of Group 2 to Group 6 elements is formed between the
제1 도전형 반도체층(122)은 질화물계 반도체층, 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.The first
활성층(124)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The
활성층(124)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 우물층은 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.When the
제2 도전형 반도체층(126)은 질화물계 반도체층, 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, p형 도펀트(예: Mg, Zn,Ca,Sr,Ba)가 도핑될 수 있다.The second
접촉 전극들(142-1 내지 142-8)은 제2 도전형 반도체층(126) 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉한다. 접촉 전극들(142-1 내지 142-8) 각각의 일단은 제1 도전형 반도체층(122)과 접촉하고, 다른 일단은 제2 도전형 반도체층(126)으로부터 개방된다.The contact electrodes 142-1 to 142-8 are in contact with the first conductivity
접촉 전극들(142-1 내지 142-8)은 도전성 물질, 예컨대, Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru 및 Au 등 중에서 하나 이상의 물질 또는 합금을 포함하는 물질일 수 있으며, 그 형태는 단층 또는 다층일 수 있다.The contact electrodes 142-1 to 142-8 may be formed of a conductive material such as Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Au, Ru, Au, and the like, and may be a single layer or a multilayer.
이때 접촉 전극들(142-1 내지 142-8) 각각과 제1 도전형 반도체층(122) 사이에는 오믹층 또는/및 반사 전극층(210)이 삽입될 수 있다. 예컨대, 오믹층은 제1 도전형 반도체층과 오믹 접촉하는 물질로서, ITO를 포함하는 도전성 산화막, Ni, Cr, Ti, Al, Pt, Pd 등의 물질로 이루어질 수 있으며, 반사 전극층은 Ag, Al, Rh, Ag-alloy, Al-alloy, Rh-alloy 등의 물질로 이루어질수 있다.At this time, an ohmic layer and / or a
접촉 전극들(142-1 내지 142-8)은 제1 패드부(P1)의 일측으로부터 이격하는 제1 접촉 전극들(142-1 내지 142-6)과 제1 패드부(P1)의 다른 일측으로부터 이격하는 제2 접촉 전극들(142-7,142-8)을 포함한다. 여기서 제1 패드부(P1)는 후술하는 제1 패드(155)가 형성되는 제1 패드 영역(C)에 배치되는 제1 전극(150)의 일부분을 말한다.The contact electrodes 142-1 to 142-8 are formed of first contact electrodes 142-1 to 142-6 spaced from one side of the first pad part P1 and first contact electrodes 142-1 to 142-6 on the other side of the first pad part P1 And second contact electrodes 142-7 and 142-8 that are spaced apart from each other. The first pad portion P1 refers to a portion of the
도 1의 실시예는 6개의 제1 접촉 전극들(142-1 내지 142-6)과 2개의 제2 접촉 전극들(142-7,142-8)을 포함하나, 제1 접촉 전극들(142-1 내지 142-6) 및 제2 접촉 전극들(142-7,142-8)의 수는 이에 한정되는 것은 아니다. Although the embodiment of FIG. 1 includes six first contact electrodes 142-1 through 142-6 and two second contact electrodes 142-7 and 142-8, the first contact electrodes 142-1 And 142-6 and the number of the second contact electrodes 142-7 and 142-8 are not limited thereto.
에컨대, 접촉 전극들과 오믹 접촉하는 제1 도전형 반도체층의 면적이 제1 전극(150) 전체 면적의 10%에 해당하도록 접촉 전극들의 수와 면적을 결정할 수 있다.The number and area of the contact electrodes can be determined so that the area of the first conductive type semiconductor layer in ohmic contact with the contact electrodes corresponds to 10% of the total area of the
또한 제1 접촉 전극들(142-1 내지 142-6)은 제1 패드부(P1)의 일 측으로부터 제1 방향으로 이격하여 일렬로 배치되고, 제2 접촉 전극들(142-7,142-8)은 제1 패드부(P1)의 다른 일 측으로부터 이격하여 제2 방향으로 일렬로 배치될 수 있다. 제1 방향과 제2 방향은 서로 다른 방향일 수 있으며, 예컨대, 제1 방향과 제2 방향은 서로 수직일 수 있다. The first contact electrodes 142-1 to 142-6 are arranged in a line in a first direction from one side of the first pad portion P1 and the second contact electrodes 142-7, May be arranged in a line in the second direction away from the other side of the first pad portion P1. The first direction and the second direction may be different directions, for example, the first direction and the second direction may be perpendicular to each other.
또한 제1 접촉 전극들(142-1 내지 142-8)은 서로 이격되며, 제1 접촉 전극들(142-1 내지 142-6) 중 일부(142-1 내지 142-3)는 제1 패드부(P1)의 일 측으로부터 제1 방향으로 일렬로 배치되고, 제1 접촉 전극들(142-1 내지 142-6) 중 나머지(142-4 내지 142-6)는 제1 방향으로 마지막으로 배치되는 제1 접촉 전극(142-3))으로부터 제2 방향으로 일렬로 배치될 수 있다.Also, the first contact electrodes 142-1 to 142-8 are spaced apart from each other, and a part 142-1 to 142-3 of the first contact electrodes 142-1 to 142-6 are connected to the first pad electrode 142-1, (142-4 to 142-6) of the first contact electrodes 142-1 to 142-6 are arranged in a line in a first direction from one side of the first contact electrode Pl and the last one of the first contact electrodes 142-1 to 142-6 in the first direction (The first contact electrode 142-3) in the second direction.
발광 소자(100)는 4개의 모서리들(191 내지 197)을 포함하며, 제1 모서리(191)로부터 제4 모서리(197)로 향하는 방향을 제1 방향이라 하고, 제4 모서리(197)로부터 제3 모서리(195)로 향하는 방향을 제2 방향이라 할 수 있다. The
도 1에 도시된 실시예에서는 6개의 제1 접촉 전극들(142-1 내지 142-6) 중 3개는 제1 방향으로 일렬로 배치되며, 나머지 3개는 제2 방향으로 일렬로 배치될 수 있다. 그리고 제1 패드부(P1)의 일 측으로부터 제1 방향으로 이격하여 배치되는 마지막 제1 접촉 전극(142-3))과 제2 방향으로 배치되는 제1 접촉 전극들(142-4 내지 142-6)은 서로 일렬로 정렬될 수 있다. 2개의 제2 접촉 전극들(142-7,142-8)은 제1 패드부(P1)의 다른 일 측으로부터 제2 방향으로 일렬로 배치될 수 있다. In the embodiment shown in FIG. 1, three of the six first contact electrodes 142-1 to 142-6 may be arranged in a line in the first direction and the remaining three may be arranged in a line in the second direction have. And a first contact electrode 142-3 disposed in a first direction apart from one side of the first pad unit P1) and first contact electrodes 142-4 through 142- 6 may be aligned in a line with each other. The two second contact electrodes 142-7 and 142-8 may be arranged in a line in the second direction from the other side of the first pad portion P1.
인접하는 제1 접촉 전극들(142-1 내지 142-6) 사이의 간격은 서로 등간격일 수 있으나, 이에 한정되는 것은 아니며, 인접하는 제1 접촉 전극들(142-1 내지 142-6) 사이의 간격은 서로 다를 수 있다. 인접하는 제1 접촉 전극들(142-1 내지 142-6) 사이의 간격은 제1 패드부(P1)에서 멀어질수록 증가할 수 있다.The intervals between the adjacent first contact electrodes 142-1 to 142-6 may be equal to each other, but the present invention is not limited thereto, and the interval between the adjacent first contact electrodes 142-1 to 142-6 The intervals may be different. The distance between the adjacent first contact electrodes 142-1 to 142-6 may increase as the distance from the first pad portion P1 is increased.
제1 패드부(P1)에 인접하는 발광 소자(100)의 영역일수록 전류가 집중되어 공급되는 전류 집중(Current crowding)을 완화하기 위하여 제1 패드부(P1)로부터 가까운 곳에 배치되는 인접하는 제1 접촉 전극들 사이의 간격은 크게 하고, 제1 패드부(P1)로부터 멀리 이격되어 배치되는 인접하는 제1 접촉 전극들 사이의 간격은 좁게 하여 제1 패드부(P1)로부터 멀러 떨어진 곳까지 전류를 확산시켜 균일한 발광 분포를 얻을 수 있다. 이러한 균일한 발광 분포에 의하여 발광 효율을 향상시킬 수 있다.In order to alleviate the current crowding which is concentrated due to current concentration in the region of the
예컨대, 인접하는 제1 접촉 전극들(142-1, 142-2) 사이의 이격 거리는 인접하는 다른 제1 접촉 전극들(142-2 내지 142-3) 사이의 이격 거리보다 클 수 있다.For example, the separation distance between adjacent first contact electrodes 142-1 and 142-2 may be larger than the separation distance between adjacent first contact electrodes 142-2 to 142-3.
제2 접촉 전극들(142-7,142-8)도 서로 등간격으로 이격될 수 있으나, 상술한 바와 같이, 전류 집중을 완화하기 위하여 제1 패드부(P1)와의 이격 거리에 따라 인접하는 제2 접촉 전극들 사이의 이격 거리를 달리할 수 있다. 예컨대, 인접하는 제2 접촉 전극들(142-1 내지 142-6) 사이의 간격은 제1 패드부(P1)에서 멀어질수록 증가할 수 있다.The second contact electrodes 142-7 and 142-8 may be spaced apart from each other at equal intervals. However, as described above, in order to alleviate current concentration, the second contact electrodes 142-7 and 142-8 may be spaced apart from the first pad portion P1, The distance between the electrodes may be different. For example, the distance between adjacent second contact electrodes 142-1 to 142-6 may increase as the distance from the first pad portion P1 is increased.
접촉 전극들(142-1 내지 142-8)은 관통 홀(hole) 내에 도전 물질이 채워진 플러그(plug)와 같은 형태일 수 있으며, 그 단면 형상은 원형, 타원형, 삼각형, 사각형, 오각형 등 다양할 수 있다. 예컨대, 접촉 전극들의 단면이 사각형일 때, 가로 및 세로의 비는 1~10일 수 있으나, 이에 한정되는 것은 아니다.The contact electrodes 142-1 to 142-8 may be in the form of a plug filled with a conductive material in a hole and may have a circular shape, an oval shape, a triangle shape, a square shape, . For example, when the cross-section of the contact electrodes is rectangular, the aspect ratio may be 1 to 10, but is not limited thereto.
제1 전극(150)은 접촉 전극들(142-1 내지 142-8)과 접촉하도록 접촉 전극들(142-1 내지 142-8)과 제2 도전형 반도체층(126)의 일 영역 상에 배치된다. 이때 제1 전극(150)과 제2 도전형 반도체층(126) 사이의 전기적 접촉을 방지하기 위하여 패시베이션층(130)이 배치된다.The
제1 전극(150)은 제1 패드부(P1) 및 적어도 하나의 확장부(D1,D2)를 포함한다. 제1 패드부(P1)는 제1 패드(155)가 배치되는 제1 패드 영역(C) 내의 제1 전극(150)의 일부분이다. 이때 적어도 하나의 확장부(D1,D2)는 제1 확장부(D1) 및 제2 확장부(D2)를 포함할 수 있다. 제1 및 제2 확장부(D1, D2)는 제1 및 제2 접촉 전극들(142-1 내지 142-8)과 전기적 접촉을 이루도록 제1 패드부(P1)로부터 분기되는 제1 전극(150)의 일 부분을 말한다.The
제1 확장부(D1)는 제1 접촉 전극들(142-1 내지 142-6)과 접촉하도록 제1 패드부(P1)로부터 일측 방향으로 분기하며, 제2 확장부(D2)는 제2 접촉 전극들(142-7,142-8)과 접촉하도록 제1 패드부(P1)로부터 다른 일측 방향으로 분기한다. 이때 제1 패드부(P1), 제1 확장부(D1) 및 제2 확장부(D2)는 일체형일 수 있다. 제1 패드부(P) 상에 제1 패드(155)가 배치될 수 있다. The first extension D1 diverges from the first pad P1 in one direction so as to contact the first contact electrodes 142-1 through 142-6 and the second extension D2 contacts the second contact And branches from the first pad portion P1 to the other one side so as to be in contact with the electrodes 142-7 and 142-8. At this time, the first pad portion P1, the first extension portion D1, and the second extension portion D2 may be integrated. The
제1 패드(155)는 외부로부터 제1 전원의 공급받기 위하여 와이어(wire)가 본딩되는 제1 패드 영역(C)의 일부일 수 있다. 제1 전원은 와이어를 통하여 외부로부터 제1 패드부(P1)로 공급될 수 있다.The
예컨대, 제1 확장부(D1)의 일부는 제1 패드부(P1)의 일측으로부터 일부 제1 접촉 전극들(142-1 내지 142-3)과 접촉하도록 제1 방향으로 확장되며, 제1 확장부(D1)의 나머지 부분은 나머지 제1 접촉 전극들(142-4 내지 142-6)과 접촉하도록 제2 방향으로 확장될 수 있다.For example, a portion of the first extension D1 extends in a first direction to contact some of the first contact electrodes 142-1 through 142-3 from one side of the first pad P1, And the remaining portion of the portion D1 may extend in the second direction to contact the remaining first contact electrodes 142-4 to 142-6.
또한 제2 확장부(D2)는 제1 패드부(P1)의 다른 일측으로부터 제2 접촉 전극들(142-7. 142-8)과 접촉하도록 제2 방향으로 확장될 수 있다.The second extension D2 may extend in the second direction to contact the second contact electrodes 142-7 and 142-8 from the other side of the first pad P1.
제1 확장부(D1) 및 제2 확장부(D2)의 폭은 5.0um ~ 20um일 수 있다. 접촉 전극들(142-1 내지 142-8)의 폭은 제1 확장부(D1)와 제2 확장부(D2)의 폭과 동일하거나 클 수 있다. 예컨대, 제1 확장부(D1) 및 제2 확장부(D2)의 폭과 접촉 전극의 폭의 비(W2/W1)는 1 ~ 1.5일 수 있다. 여기서 W1은 제1 확장부(D1) 및 제2 확장부(D2)의 폭이며, W2는 접촉 전극의 폭이다.The width of the first extension D1 and the second extension D2 may be between 5.0 um and 20 um. The widths of the contact electrodes 142-1 to 142-8 may be equal to or greater than the widths of the first extension D1 and the second extension D2. For example, the ratio W2 / W1 of the widths of the first extension D1 and the second extension D2 to the width of the contact electrode may be 1 to 1.5. Where W1 is the width of the first extension D1 and the second extension D2 and W2 is the width of the contact electrode.
접촉 전극들(142-1 내지 142-8)의 폭이 제1 확장부(D1)와 제2 확장부(D2)의 폭보다 작을 경우에는 접촉 전극들(142-1 내지 142-8)과 제1 및 제2 확장부(D1,D2) 사이의 접촉 부분에 과전류에 의한 손상이 발생할 수 있다. 또한 접촉 전극들(142-1 내지 142-8)의 폭을 너무 크게 하는 경우에는 발광 면적 감소에 따른 광출력의 손실이 발생할 수 있다. 따라서 제1 확장부(D1) 및 제2 확장부(D2)의 폭(W1)과 접촉 전극의 폭(W2)의 비(W2/W1)는 1 ~ 1.5일 때, 과전류에 의한 손상을 방지하면서 광출력 손실을 막을 수 있다. When the widths of the contact electrodes 142-1 to 142-8 are smaller than the widths of the first and second extension parts D1 and D2, 1 and the second extension portions D1, D2 may be damaged by an overcurrent. Also, when the widths of the contact electrodes 142-1 to 142-8 are made too large, a loss of light output due to a decrease in the light emitting area may occur. Therefore, when the ratio W2 / W1 of the width W1 of the first extension D1 and the width W2 of the second extension D2 is 1 to 1.5, it is possible to prevent damage due to the overcurrent The optical output loss can be prevented.
또한 접촉 전극(142-1 내지 142-8)과 제1 전극(150)은 일체형일 수 있으며, 이 경우 제1 전극(150)은 제2 도전형 반도체층(126) 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉한다.In this case, the
패시베이션층(130)은 접촉 전극들(142-1 내지 142-8)이 제2 도전형 반도체층(126) 및 활성층(124)으로부터 전기적으로 절연되도록 하기 위하여 발광 구조물(120)과 접촉 전극들(142-1 내지 142-8) 사이에 배치된다. 예컨대, 패시베이션층(130)은 접촉 전극(142-1 내지 142-8)의 측면과 발광 구조물(120)의 관통된 부분 사이에 개재될 수 있으며, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다. The
또한 패시베이션층(130)은 접촉 전극들(142-1 내지 142-8)에 인접하는 제2 도전형 반도체층(126)의 일 영역 상에 배치되며, 제1 전극(150)과 접촉 전극들(142-1 내지 142-8)에 인접하는 제2 도전형 반도체층(126) 사이를 서로 전기적으로 절연시킨다. 예컨대, 패시베이션층(130)은 도 1에 도시된 6개의 접촉 전극들 각각에 인접하는 제2 도전형 반도체층(126) 및 인접하는 접촉 전극들 사이의 제2 도전형 반도체층(126)의 다른 일부 영역 상에 형성될 수 있다.The
또한 패시베이션층(130)은 제1 전극(150)과 제2 도전형 반도체층(126) 사이의 전기적 절연을 위하여 제1 패드부(P1)와 제2 도전형 반도체층(126) 사이 및 적어도 하나의 확장부(D1,D2) 중에서 접촉 전극들과 접촉하는 부분을 제외한 나머지 부분과 제2 도전형 반도체층(126) 사이에 배치된다. 이때 패시베이션층(130)의 두께는 10nm ~ 1000nm 일 수 있다.The
전도층(160)은 발광 소자(100)의 광추출 효율을 높이기 위하여 제2 도전형 반도체층(126)의 다른 영역 상에 배치된다. 예컨대, 전도층(160)은 패시베이션층(130)이 배치되지 않는 제2 도전형 반도체층(126)의 다른 영역 상에 배치될 수 있다. The
전도층(160)은 패시베이션층(130)으로부터 이격되어 배치될 수 있으며, 전도층(160)과 패시베이션층(130)은 동일 평면상의 제2 도전형 반도체층(126) 상에 배치될 수 있다. 전도층(160)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질인 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 등으로 이루어질 수 있다.The
도 1에서는 접촉 전극들(142-1 내지 142-8) 및 패시베이션층(130)을 도시하기 위하여 제1 전극(150)은 점선으로 도시한다.In Figure 1, the
제2 전극(165)은 전도층(160)의 일 영역 상에 배치된다. 제2 전극(165)은 제2 패드부(P2), 제3 확장부(F1), 및 제4 확장부(F2)를 포함한다.The
제2 패드부(P2)는 제2 패드(170)가 배치되는 제2 패드 영역(E) 내의 제2 전극(165)의 일부분이다. 제3 확장부(F1)는 제2 패드부(P2)의 일측으로부터 분기되는 제2 전극(165)의 다른 일부분이고, 제4 확장부(F2)는 제2 패드부(P2)의 다른 일측 으로부터 분기되는 제2 전극(165)의 또 다른 일부분이다. 제2 패드(170)는 제2 패드부(P2)의 일 영역 상에 배치될 수 있다.The second pad portion P2 is a portion of the
제3 확장부(F1)는 제2 패드부(P2)의 일측으로부터 제3 방향으로 분기되고, 제4 확장부(F2)는 제2 패드부(P2)의 다른 일측으로부터 제4 방향으로 분기될 수 있다. 여기서 제3 방향은 발광 소자(100)의 제3 모서리(195)로부터 제4 모서리(197)로 향하는 방향이고, 제4 방향은 제3 모서리(195)로부터 제2 모서리(193)로 향하는 방향일 수 있다. 이때 제4 확장부(F2)는 제2 패드부(P2)의 다른 일측으로부터 제4 방향으로 분기하다가 제3 방향으로 분기할 수 있다.The third extending portion F1 is branched in a third direction from one side of the second pad portion P2 and the fourth extending portion F2 is branched in the fourth direction from the other side of the second pad portion P2 . The third direction is the direction from the
예컨대, 제3 확장부(F1)은 제2 패드부(P2)의 일측으로부터 제3 방향으로 제1 확장부(D1)와 제2 확장부(D2) 사이로 분기되고, 제2 확장부(D2)는 제1 패드부(P1)의 다른 일측으로부터 제2 방향으로 제3 확장부(F1)와 제3 확장부(F2) 사이로 분기될 수 있다.For example, the third expanding portion F1 is branched from the first pad portion P2 in the third direction between the first expanding portion D1 and the second expanding portion D2, and the second expanding portion D2, Can be branched from the other side of the first pad portion P1 to the third extending portion F1 and the third extending portion F2 in the second direction.
일반적으로 발광 소자는 N형 전극 전체에 상응하는 발광 구조물 부분에 대하여 메사 식각되는 구조를 갖지만, 실시예에 따른 발광 소자(100)는 제1 전극(150) 전체가 아닌 제1 도전형 반도체층(122)과 접촉하는 접촉 전극(142-1 내지 142-8) 부분에 해당하는 발광 구조물 영역에 대해서만 제1 도전형 반도체층(122)과의 접촉을 위하여 식각되는 구조를 갖기 때문에 발광 소자(100)의 유효 발광 면적이 증가하여 발광 효율 및 광도가 향상될 수 있다.In general, the light emitting device has a structure in which mesa etching is performed on a part of the light emitting structure corresponding to the entirety of the N-type electrode. However, the
또한 실시예는 제1 패드부(P1)로부터 접촉 전극들(142-1 내지 142-8)이 이격하여 배치되고, 패시베이션층(130)에 의하여 접촉 접극들(142-1 내지 142-8)과 식각에 의하여 관통되는 발광 구조물(120) 부분과의 사이에 전기적 절연이 이루어지기 때문에 ESD(Electrostatic Discharge)에 의한 발광 소자(100)의 손상을 줄일 수 있다.In the embodiment, the contact electrodes 142-1 to 142-8 are disposed apart from the first pad portion P1, and the contact electrodes 142-1 to 142-8 and the contact electrodes 142-1 to 142-8 are separated by the
도 4 내지 도 8은 실시예에 따른 발광 소자 제조 방법을 나타낸다. 도 4 내지 도 8은 도 1에 도시된 AA' 방향의 단면도를 나타낸다. 도 1에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다. 4 to 8 show a method of manufacturing a light emitting device according to an embodiment. Figs. 4 to 8 show a cross-sectional view in the AA 'direction shown in Fig. The same components as those in the embodiment shown in Fig. 1 are denoted by the same reference numerals, and redundant description will be omitted.
도 4에 도시된 바와 같이, 성장 기판(110) 상에 발광 구조물(120)을 성장시킨다. 성장 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.As shown in FIG. 4, the
발광 구조물(120)은 성장 기판(110) 상에 제1 도전형의 반도체층(122), 활성층(124) 및 제2 도전형의 반도체층(126)을 순차적으로 성장함으로써 형성될 수 있다.The
발광 구조물(120)는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다. 발광 구조물(120) 및 성장 기판(110) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)을 형성할 수도 있다.The
다음으로 도 5에 도시된 바와 같이, 포토리쏘그라피(photolithography) 공정 및 식각 공정을 이용하여 제2 도전형 반도체층(126), 활성층(124), 및 제1 도전형 반도체층(122)을 식각하여 발광 구조물(120)의 일 영역에 제1 도전형 반도체층(122)을 노출하는 홈들(512)을 형성한다. 예컨대, 도 1에 도시된 접촉 전극(142-1 내지 142-8)에 대응하도록 발광 구조물(120) 내에 제1 도전형 반도체층(122)을 노출하는 홈들(512)을 형성할 수 있다.5, the second
이때 홈들(512)의 형태는 홀(hole), 트랜치(trench), 및 라인 형태의 홈 등과 같이 다양할 수 있으며, 홈들(512)의 바닥은 활성층(124)보다 낮다.At this time, the shapes of the
다음으로 도 6에 도시된 바와 같이, 홈들(512)의 바닥을 개방하도록 홈들(512)의 측면, 및 홈들(512)에 인접하는 제2 도전형 반도체층(216)의 일 영역 상에 패시베이션층(130)을 형성한다. 또한 제1 패드 영역(P1)에 상응하는 제2 도전형 반도체층(126) 상에 패시베이션층(130)을 형성한다. 그리고 개방되는 홈들(512)의 바닥에 오믹층 또는/및 반사 전극층(210)을 형성한다.6, on the side surface of the
다음으로 도 7에 도시된 바와 같이, 홈들(512)을 도전성 물질로 채워 제1 도전형 반도체층(122)과 접촉하도록 패시베이션층(130) 상에 제1 전극(150)을 형성한다. 이때 제1 전극(150)은 제1 패드 영역(P1)의 패시베이션층(130) 상에도 형성된다. 제1 도전형 반도체층과 오믹 접촉을 하는 물질을 제1 전극 형성 물질로 사용할 경우, 도 6에서 오믹층을 별도로 형성하지 않을 수 있다.Next, as shown in FIG. 7, the
도전성 물질은 상술한 제1 전극(150) 물질과 동일할 수 있으며, 홈들(512)에 채워진 도전성 물질은 접촉 전극(142-1 내지 142-8)이 된다. 따라서 제1 전극(150)은 접촉 전극(142-1 내지 142-8)을 통하여 제1 도전형 반도체층(122)과 접촉하며, 패시베이션층(130)에 의하여 제2 도전형 반도체층(126) 및 활성층(124)으로부터 전기적으로 절연된다.The conductive material may be the same as the
다음으로 도 8에 도시된 바와 같이, 제2 도전형 반도체층(126)의 다른 영역 상에 전도층(160)을 형성한다. 이때 전도층(160)은 패시베이션층(130)과 이격하거나 접하도록 형성할 수 있다. 그리고 전도층(160) 상에 제2 전극(165)을 형성한다. Next, as shown in FIG. 8, a
상술한 바와 달리 제1 전극(150)과 제2 전극(165)을 동시에 형성할 수도 있다. 예컨대, 도 6에서 홈들(512)의 측면, 및 홈들(512)에 인접하는 제2 도전형 반도체층(216)의 일 영역 상에 패시베이션층(130)을 형성하고, 제2 도전형 반도체층(216)의 다른 영역 상에 전도층(160)을 형성한다.The
그리고 홈들(512)에 도전성 물질로 채워 제1 도전형 반도체층(122)과 접촉하도록 패시베이션층(130) 상에 제1 전극(150)을 형성함과 동시에 전도층(160) 상에 제2 전극(165)을 형성할 수 있다. 이때 제1 전극(150) 및 제2 전극(165)의 형상은 도 1에서 설명한 바와 같이 패턴화될 수 있다 The
도 9는 다른 실시예에 따른 발광 소자(200)를 나타낸다. 도 9를 참조하면, 발광 소자(200)는 기판(110), 발광 구조물(120), 패시베이션층(passivation layer, 130), 접촉 전극들(210), 제1 전극(150), 전도층(160), 및 제2 전극(165)을 포함한다. 도 1에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다.9 shows a
도 9에 도시된 접촉 전극(910,920)은 제2 도전형 반도체층(126) 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉한다. 접촉 전극들(910,920)은 제2 도전형 반도체층(126) 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉한다. 접촉 전극들(910,920) 각각의 일단은 제1 도전형 반도체층(122)과 접촉하고, 다른 일단은 제2 도전형 반도체층(126)으로부터 개방된다.The
접촉 전극들(910,920)은 제1 패드부(P1)로부터 이격하여 배치되며, 라인 형태이다. 접촉 전극들(910,920)은 제1 접촉 전극(910) 및 제2 접촉 전극(920)을 포함하며, 제1 접촉 전극(910) 및 제2 접촉 전극(920) 중 적어도 하나는 적어도 한번 절곡되는 라인 형태일 수 있다.The
제1 접촉 전극(910)은 제1 패드부(P1)의 일측으로부터 이격하며, 적어도 한번 절곡되는 라인 형태일 수 있다. 예컨대, 제1 접촉 전극(910)은 제1 방향으로 진향하다가 제2 방향으로 꺽이는 라인 형상일 수 있다. 제2 접촉 전극(920)은 제1 패드부(P2)의 다른 일측으로부터 이격하며, 적어도 한번 절곡되는 라인 형상일 수 있다. 예컨대, 제2 접촉 전극(920)은 제2 방향으로 진행하는 라인 형상일 수 있다.The
제1 전극(150)은 접촉 전극들(910, 920)과 접촉하도록 접촉 전극들(910,920)과 제2 도전형 반도체층(126)의 일 영역 상에 배치된다. 제1 전극(150)은 제1 패드부(P1) 및 제1 확장부(D1), 및 제2 확장부(D2)를 포함한다. The
제1 확장부(D1)는 제1 접촉 전극(910)과 접촉하도록 제1 패드부(P1)로부터 일측 방향으로 분기하며, 제2 확장부(D2)는 제2 접촉 전극(920)과 접촉하도록 제1 패드부(P1)로부터 다른 일측 방향으로 분기한다. 이때 제1 패드부(P1), 제1 확장부(D1) 및 제2 확장부(D2)는 일체형일 수 있다.The first extension D1 branches from the first pad P1 in one direction to contact the
도 3 및 도 7을 참조하면, 실시예에 따른 발광 소자(100, 또는 200)는 제1 전극(150)이 접촉 전극들(142-1 내지 142-8, 910 및 920 )에 의하여 제1 도전형 반도체층(122)과 접촉되므로, 제1 전극(150)과 제2 전극(165)은 메사 식각(mesa etching)에 의한 단차를 갖지 않는다.Referring to FIGS. 3 and 7, the
도 10은 실시예에 따른 발광 소자 패키지를 나타낸다. 도 10을 참조하면, 발광 소자 패키지는 패키지 몸체(710), 제1 금속층(712), 제2 금속층(714), 발광 소자(720), 제1 와이어(722), 제2 와이어(724), 반사판(730) 및 봉지층(740)을 포함한다.10 shows a light emitting device package according to an embodiment. 10, the light emitting device package includes a
패키지 몸체(710)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(710)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The
제1 금속층(712) 및 제2 금속층(714)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(710)의 표면에 배치된다. 발광 소자(720)는 제1 와이어(722) 및 제2 와이어(724)를 통하여 제1 금속층(712) 및 제2 금속층(714)과 전기적으로 연결된다. 이때 발광 소자(720)는 도 1 또는 도 9에 도시된 실시 예일 수 있다.The
예컨대, 제1 와이어(722)는 도 1 또는 도 9에 도시된 발광 소자(100,200)의 제2 패드(170)와 제1 금속층(712)을 전기적으로 연결하고, 제2 와이어(724)는 제1 패드(155)와 제2 금속층(714)을 전기적으로 연결할 수 있다.For example, the
반사판(730)은 발광 소자(720)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(710)의 캐버티 측벽에 형성된다. 반사판(730)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The
봉지층(740)은 패키지 몸체(710)의 캐버티 내에 위치하는 발광 소자(720)를 포위하여 발광 소자(720)를 외부 환경으로부터 보호한다. 봉지층(740)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(740)은 발광 소자(720)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시예들의 발광 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다. A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.
도 11는 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다. 도 11을 참조하면, 조명장치는 전원 결합부(810), 열발산판(heat sink, 820), 발광 모듈(830), 반사경(reflector, 840), 및 커버 캡(cover cap, 850), 및 렌즈부(860)를 포함한다.11 shows a lighting device including a light emitting element according to an embodiment. 11, the illumination device includes a
전원 결합부(810)는 상단이 외부의 전원 소켓(미도시)에 삽입되는 스크류 형상이며, 외부 전원 소켓에 삽입되어 발광 모듈(830)에 전원을 공급한다. 열발산판(820)은 측면에 형성되는 열발산핀 통하여 발광 모듈(830)로부터 발생하는 열을 외부로 방출한다. 열발산판(820)의 상단은 전원 결합부(810)의 하단과 스크루 결합된다.The
열발산판(820)의 밑면에는 회로 기판 상에 실장되는 발광 소자 패키지들을 포함하는 발광 모듈(840)이 고정된다. 이때 발광 소자 패키지들은 도 10에 도시된 실시예에 따른 발광 소자 패키지일 수 있다.A
조명 장치는 발광 모듈(830) 하부에는 발광 모듈을 전기적으로 보호하기 위한 절연 시트(832) 및 반사 시트(834) 등을 더 포함할 수 있다. 또한 발광 모듈(840)에 의하여 조사된 광의 진행 경로 상에 다양한 광학적 기능을 수행하는 광학 부재가 배치될 수 있다.The illumination device may further include an
반사경(840)은 원뿔대 형상으로 열발산판(820)의 하단과 결합하며, 발광 모듈(830)로부터 조사되는 광을 반사시킨다. 커버 캡(850)은 원형의 링 형상을 가지며, 반사경(140) 하단에 결합된다. 렌즈부(860)는 커버 캡(850)에 끼워진다. 도 11에 도시된 조명 장치(800)는 건물의 천장이나 벽체 내에 매입되어 다운라이트(downlight)로 이용할 수 있다.The reflecting
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
110: 기판 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
126: 제2 도전형 반도체층 130: 패시베이션층
142-1 내지 142-8: 접촉 전극 150: 제1 전극
155: 제1 패드 160: 전도층
165: 제2 전극 170: 제2 패드
191 내지 197: 모서리 210: 접촉 전극 710: 패키지 몸체 712,714: 제1, 제2 금속층
720: 발광 소자 722, 724: 제1,제2 와이어
730: 반사판 740: 봉지층
810: 전원 결합부 820: 열발산판
830: 발광 모듈 840: 반사경
850: 커버 캡 860: 렌즈부.110: substrate 120: light emitting structure
122: first conductivity type semiconductor layer 124: active layer
126: second conductivity type semiconductor layer 130: passivation layer
142-1 to 142-8: Contact electrode 150: First electrode
155: first pad 160: conductive layer
165: second electrode 170: second pad
191 to 197: corner 210: contact electrode 710:
720: light emitting
730: reflector 740: sealing layer
810: power coupling part 820: heat dissipating plate
830: Light emitting module 840: Reflector
850: cover cap 860: lens part.
Claims (12)
상기 기판 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역을 노출시키는 홈들을 포함하는 발광 구조물;
상기 홈들 내에 배치되고, 상기 홈들의 바닥면에서 상기 제1 도전형 반도체층과 전기적으로 연결되는 접촉 전극들;
제1 패드부 및 상기 제1 패드부로부터 분기하는 적어도 하나의 확장부를 포함하고, 상기 제2 도전형 반도체층의 일 영역 상에 배치되는 제1 전극; 및
상기 제2 도전형 반도체층의 상면과 상기 제1 전극 사이에 배치되는 패시베이션층을 포함하고,
상기 접촉 전극들은 상기 제1 전극의 적어도 하나의 확장부와 전기적으로 연결되고,
상기 접촉 전극들 각각의 폭은 상기 적어도 하나의 확장부의 폭보다 크고,
상기 패시베이션층은 상기 홈들에 인접하는 제1 부분들 및 상기 제1 부분들 사이에 배치되는 제2 부분을 포함하고, 상기 제1 부분들 각각의 폭은 제2 부분의 폭보다 큰 발광 소자.Board:
And an active layer disposed on the substrate and disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, wherein the first conductivity type semiconductor layer, the second conductivity type semiconductor layer, Type semiconductor layer and grooves that penetrate the active layer and expose a portion of the first conductivity type semiconductor layer;
Contact electrodes disposed in the grooves and electrically connected to the first conductive type semiconductor layer at a bottom surface of the grooves;
A first electrode including a first pad portion and at least one extension portion branched from the first pad portion, the first electrode being disposed on one region of the second conductivity type semiconductor layer; And
And a passivation layer disposed between the upper surface of the second conductive type semiconductor layer and the first electrode,
The contact electrodes being electrically connected to at least one extension of the first electrode,
The width of each of the contact electrodes being greater than the width of the at least one extension,
Wherein the passivation layer includes first portions adjacent to the grooves and a second portion disposed between the first portions, the width of each of the first portions being greater than the width of the second portion.
상기 제1 패드부의 일 측 영역으로부터 제1 방향으로 이격하여 배치되는 제1 접촉 전극들; 및
상기 제1 패드부의 다른 일 측 영역으로부터 제2 방향으로 이격하여 배치되는 제2 접촉 전극들을 포함하고,
상기 발광 소자는 제1 모서리, 제2 모서리, 제3 모서리,및 제4 모서리를 포함하고, 상기 제1 방향은 상기 제1 모서리에서 상기 제4 모서리로 향하는 방향이고, 상기 제2 방향은 상기 제4 모서리에서 상기 제3 모서리로 향하는 방향인 발광 소자.2. The plasma display panel of claim 1,
First contact electrodes spaced apart from the one side region of the first pad portion in the first direction; And
And second contact electrodes spaced apart from each other in the second direction from the other one side region of the first pad portion,
Wherein the light emitting element includes a first edge, a second edge, a third edge, and a fourth edge, the first direction being a direction from the first edge to the fourth edge, 4 direction from the edge to the third edge.
상기 패시베이션층은 상기 제1 패드부와 상기 제2 도전형 반도체층 사이에 배치되는 부분을 더 포함하는 발광 소자.The method according to claim 1,
Wherein the passivation layer further comprises a portion disposed between the first pad portion and the second conductive type semiconductor layer.
상기 접촉 전극들과 상기 제2 도전형 반도체층 사이, 및 상기 접촉 전극들과 상기 활성층 사이에 배치되는 제3 부분을 더 포함하는 발광 소자. The method of claim 1, wherein the passivation layer
And a third portion disposed between the contact electrodes and the second conductive type semiconductor layer, and between the contact electrodes and the active layer.
상기 접촉 전극들과 상기 제1 도전형 반도체층 사이에 배치되는 오믹층을 더 포함하는 발광 소자.The light emitting device according to claim 1,
And an ohmic layer disposed between the contact electrodes and the first conductive type semiconductor layer.
상기 제2 도전형 반도체층의 다른 일 영역 상의 전도층; 및
상기 전도층 상의 제2 전극을 더 포함하는 발광 소자.The light emitting device according to claim 1,
A conductive layer on another region of the second conductive type semiconductor layer; And
And a second electrode on the conductive layer.
인접하는 접촉 전극들 사이의 간격은 상기 제1 패드부에서 멀어질수록 감소하는 발광 소자.The method according to claim 1,
And the distance between adjacent contact electrodes decreases as the distance from the first pad portion increases.
상기 제1 접촉 전극들과 접촉하도록 상기 제1 패드부로부터 일측 방향으로 분기하는 제1 확장부; 및
상기 제2 접촉 전극들과 접촉하도록 상기 제1 패드부로부터 다른 일측 방향으로 분기하는 제2 확장부를 포함하는 발광 소자.3. The apparatus of claim 2, wherein the at least one extension comprises:
A first extension extending in one direction from the first pad so as to be in contact with the first contact electrodes; And
And a second extending portion that branches from the first pad portion to another direction so as to be in contact with the second contact electrodes.
상기 적어도 하나의 확장부의 폭은 5.0㎛ ~ 20㎛인 발광 소자.The method according to claim 1,
Wherein the width of the at least one extension is 5.0 占 퐉 to 20 占 퐉.
상기 제1 패드부의 일측으로부터 이격하여 배치되는 라인 형태의 제1 접촉 전극; 및
상기 제1 패드부의 다른 일측으로부터 이격하여 배치되는 라인 형태의 제2 접촉 전극을 포함하는 발광 소자.2. The plasma display panel of claim 1,
A first contact electrode in the form of a line disposed apart from one side of the first pad portion; And
And a second contact electrode in the form of a line disposed apart from the other side of the first pad portion.
상기 적어도 하나의 접촉 전극은,
상기 패드부의 일 측으로부터 이격하고, 상기 제1 방향으로 진행하다가 상기 제2 방향으로 절곡되는 라인 형상인 발광 소자.3. The method of claim 2,
Wherein the at least one contact electrode comprises:
The light emitting element being spaced apart from one side of the pad portion and being bent in the second direction while advancing in the first direction.
상기 패키지 몸체에 배치되는 제1 금속층 및 제2 금속층;
상기 제1 금속층 및 제2 금속층과 전기적으로 연결되도록 상기 패키지 몸체에 장착되는 제1항 내지 제11항 중 어느 한 항의 발광 소자; 및
상기 발광 소자를 포위하는 봉지층(sealing layer)을 포함하는 발광 소자 패키지.A package body;
A first metal layer and a second metal layer disposed in the package body;
The light emitting device according to any one of claims 1 to 11, which is mounted on the package body so as to be electrically connected to the first metal layer and the second metal layer. And
And a sealing layer surrounding the light emitting device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100102334A KR101769046B1 (en) | 2010-10-20 | 2010-10-20 | A light emitting device and a light emitting device package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100102334A KR101769046B1 (en) | 2010-10-20 | 2010-10-20 | A light emitting device and a light emitting device package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120040856A KR20120040856A (en) | 2012-04-30 |
KR101769046B1 true KR101769046B1 (en) | 2017-08-17 |
Family
ID=46140607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100102334A KR101769046B1 (en) | 2010-10-20 | 2010-10-20 | A light emitting device and a light emitting device package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101769046B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019646A (en) * | 2003-06-25 | 2005-01-20 | Nichia Chem Ind Ltd | Semiconductor light emitting element, and light emitting device using the same |
JP2008108905A (en) * | 2006-10-25 | 2008-05-08 | Nichia Chem Ind Ltd | Semiconductor light-emitting element |
-
2010
- 2010-10-20 KR KR1020100102334A patent/KR101769046B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019646A (en) * | 2003-06-25 | 2005-01-20 | Nichia Chem Ind Ltd | Semiconductor light emitting element, and light emitting device using the same |
JP2008108905A (en) * | 2006-10-25 | 2008-05-08 | Nichia Chem Ind Ltd | Semiconductor light-emitting element |
Also Published As
Publication number | Publication date |
---|---|
KR20120040856A (en) | 2012-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101762324B1 (en) | A light emitting device | |
US8969897B2 (en) | Light emitting device | |
US10411166B2 (en) | Light emitting device and lighting apparatus | |
US10211373B2 (en) | Light-emitting device | |
KR101742615B1 (en) | A light emitting device package and a light emitting module | |
CN204167323U (en) | Light-emitting diode | |
KR101799451B1 (en) | A light emitting device | |
US8384094B2 (en) | Light emitting device, method of manufacturing the same, light emitting device package and lighting system | |
KR101154709B1 (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
US8618566B2 (en) | Light emitting device and method of manufacturing the same | |
KR101663192B1 (en) | A light emitting device | |
KR20070097619A (en) | Light emitting device having zenor diode therein and method of fabricating the same | |
KR101769046B1 (en) | A light emitting device and a light emitting device package | |
KR101777262B1 (en) | A light emitting device | |
KR102170219B1 (en) | Light Emitting Device and light emitting device package | |
KR101679760B1 (en) | A light emitting device | |
KR102076238B1 (en) | A light emitting device | |
KR101646665B1 (en) | A light emitting device | |
KR101692508B1 (en) | A light emitting device | |
KR101813936B1 (en) | Light emitting device | |
KR101735672B1 (en) | A light emitting device and a light emitting device package | |
KR101838016B1 (en) | A light emitting device | |
KR101785646B1 (en) | Light emitting device | |
KR20120042339A (en) | A light emitting device | |
KR20130016945A (en) | Light emitting device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |