KR20120040856A - A light emitting device and a light emitting device package - Google Patents

A light emitting device and a light emitting device package Download PDF

Info

Publication number
KR20120040856A
KR20120040856A KR1020100102334A KR20100102334A KR20120040856A KR 20120040856 A KR20120040856 A KR 20120040856A KR 1020100102334 A KR1020100102334 A KR 1020100102334A KR 20100102334 A KR20100102334 A KR 20100102334A KR 20120040856 A KR20120040856 A KR 20120040856A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
contact electrodes
emitting device
contact
Prior art date
Application number
KR1020100102334A
Other languages
Korean (ko)
Other versions
KR101769046B1 (en
Inventor
송현돈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100102334A priority Critical patent/KR101769046B1/en
Publication of KR20120040856A publication Critical patent/KR20120040856A/en
Application granted granted Critical
Publication of KR101769046B1 publication Critical patent/KR101769046B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Abstract

PURPOSE: A light emitting device and a light emitting device package is provided to increase effective radiation area by etching only a light emitting structure region corresponding to a contact electrode part. CONSTITUTION: A light emitting structure(120) comprises a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer. The first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are laminated on a substrate. Contact electrodes(210) are touched with the first conductive semiconductor layer. A passivation layer(130) is arranged on the second conductive semiconductor layer and the active layer and between the contact electrodes. A first electrode(150) is formed on the contact electrodes.

Description

발광 소자 및 발광 소자 패키지{A light emitting device and a light emitting device package}A light emitting device and a light emitting device package

본 발명은 발광 소자 및 발광 소자 패키지에 관한 것이다.The present invention relates to a light emitting device and a light emitting device package.

발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.A light emitting diode (LED) is a kind of semiconductor device that transmits and receives a signal by converting electricity into infrared light or light using characteristics of a compound semiconductor.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.Group III-V nitride semiconductors are spotlighted as core materials of light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties.

이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.These light emitting diodes do not contain environmentally harmful substances such as mercury (Hg) used in existing lighting equipment such as incandescent lamps and fluorescent lamps, and thus have excellent eco-friendliness and have advantages such as long life and low power consumption. It is replacing them.

실시예는 발광 효율 및 광도가 향상될 수 있는 발광 소자를 제공하고자 한다.Embodiments provide a light emitting device capable of improving luminous efficiency and luminous intensity.

실시예에 따른 According to the embodiment

실시 예에 따른 발광 소자는 발광 효율 및 광도가 향상될 수 있다.The light emitting device according to the embodiment may improve luminous efficiency and luminous intensity.

도 1은 실시예에 따른 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 AA' 방향 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자의 BB' 방향 단면도를 나타낸다.
도 4 내지 도 8은 실시예에 따른 발광 소자 제조 방법을 나타낸다.
도 9는 다른 실시예에 따른 발광 소자를 나타낸다.
도 10은 실시예에 따른 발광 소자 패키지를 나타낸다.
도 11는 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다.
1 is a plan view of a light emitting device according to an embodiment.
FIG. 2 is a sectional view taken along the AA ′ direction of the light emitting device of FIG. 1.
3 is a cross-sectional view taken along the BB ′ direction of the light emitting device illustrated in FIG. 1.
4 to 8 show a light emitting device manufacturing method according to the embodiment.
9 shows a light emitting device according to another embodiment.
10 illustrates a light emitting device package according to an embodiment.
11 illustrates a lighting device including a light emitting device according to the embodiment.

이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of an embodiment, each layer, region, pattern or structure may be "under" or "under" the substrate, each layer, region, pad or pattern. In the case where it is described as being formed at, "up" and "under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for up / down or down / down each layer will be described with reference to the drawings.

도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대하여 설명한다.In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. In addition, the size of each component does not necessarily reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings. Hereinafter, a light emitting device, a method of manufacturing the same, and a light emitting device package according to embodiments will be described with reference to the accompanying drawings.

도 1은 실시예에 따른 발광 소자(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100)의 AA' 방향 단면도를 나타내며, 도 3은 도 1에 도시된 발광 소자(100)의 BB' 방향 단면도를 나타낸다.1 is a plan view of a light emitting device 100 according to an embodiment, FIG. 2 is a sectional view taken along the AA ′ direction of the light emitting device 100 shown in FIG. 1, and FIG. 3 is a light emitting device 100 shown in FIG. 1. ) Is a cross-sectional view in the BB 'direction.

도 1 내지 도 3을 참조하면, 발광 소자(100)는 기판(110), 발광 구조물(120), 패시베이션층(passivation layer, 130), 접촉 전극들(142-1 내지 142-8), 제1 전극(150), 전도층(160), 및 제2 전극(165)을 포함한다.1 to 3, the light emitting device 100 may include a substrate 110, a light emitting structure 120, a passivation layer 130, contact electrodes 142-1 to 142-8, and a first electrode. An electrode 150, a conductive layer 160, and a second electrode 165 are included.

기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 도전성 기판, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(110)의 상면에는 요철 패턴이 형성될 수 있다.The substrate 110 may be selected from the group consisting of sapphire substrate (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 O 3 , a conductive substrate, and GaAs. An uneven pattern may be formed on the upper surface of the substrate 110.

발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 기판(110) 상에 순차로 적층된 구조이다. 이때 제1 도전형은 n형이고, 제2 도전형은 p형일 수 있으나, 이에 한정하지는 않는다.The light emitting structure 120 has a structure in which the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 are sequentially stacked on the substrate 110. In this case, the first conductivity type may be n type and the second conductivity type may be p type, but is not limited thereto.

기판(110)과 발광 구조물(120) 사이에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. 버퍼층 또는 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 버퍼층은 기판(110)과의 격자 상수의 차이를 줄여주게 되며, 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.Between the substrate 110 and the light emitting structure 120, a layer or pattern using a compound semiconductor of Group 2 to Group 6 elements is, for example, a ZnO layer (not shown), a buffer layer (not shown), an undoped semiconductor layer (not shown). At least one of the layers may be formed. The buffer layer or the undoped semiconductor layer may be formed using a compound semiconductor of group III-V group elements, and the buffer layer may reduce the difference in lattice constant with the substrate 110, and the undoped GaN layer may not be doped. It may be formed of a system semiconductor.

제1 도전형 반도체층(122)은 질화물계 반도체층, 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.The first conductivity type semiconductor layer 122 may be selected from a nitride based semiconductor layer, for example, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN, and the like, and an n-type dopant (eg, Si, Ge, Sn, etc.) may be Can be doped.

활성층(124)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The active layer 124 may be formed of a single or multiple quantum well structure, a quantum-wire structure, a quantum dot structure, or the like using a compound semiconductor material of a group III-V group element.

활성층(124)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 우물층은 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.If the active layer 124 is formed of a quantum well structure, for example, a well having a composition formula of In x Al y Ga 1 -x- y N It may have a single or quantum well structure having a layer and a barrier layer having a compositional formula of In a Al b Ga 1 -a- b N ( 0≤a≤1, 0≤b≤1, 0≤a + b≤1). have. The well layer may be formed of a material having a band gap lower than the band gap of the barrier layer.

제2 도전형 반도체층(126)은 질화물계 반도체층, 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN 등에서 선택될 수 있으며, p형 도펀트(예: Mg, Zn,Ca,Sr,Ba)가 도핑될 수 있다.The second conductive semiconductor layer 126 may be selected from a nitride based semiconductor layer, for example, InAlGaN, GaN, AlGaN, InGaN, AlN, InN, AlInN, or the like, and may be a p-type dopant (eg, Mg, Zn, Ca, Sr, Ba) may be doped.

접촉 전극들(142-1 내지 142-8)은 제2 도전형 반도체층(126) 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉한다. 접촉 전극들(142-1 내지 142-8) 각각의 일단은 제1 도전형 반도체층(122)과 접촉하고, 다른 일단은 제2 도전형 반도체층(126)으로부터 개방된다.The contact electrodes 142-1 to 142-8 contact the first conductive semiconductor layer 122 through the second conductive semiconductor layer 126 and the active layer 124. One end of each of the contact electrodes 142-1 to 142-8 is in contact with the first conductivity type semiconductor layer 122, and the other end thereof is opened from the second conductivity type semiconductor layer 126.

접촉 전극들(142-1 내지 142-8)은 도전성 물질, 예컨대, Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru 및 Au 등 중에서 하나 이상의 물질 또는 합금을 포함하는 물질일 수 있으며, 그 형태는 단층 또는 다층일 수 있다.The contact electrodes 142-1 to 142-8 may be formed of a conductive material such as Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, It may be a material containing one or more materials or alloys, such as Ru and Au, the form may be a single layer or a multilayer.

이때 접촉 전극들(142-1 내지 142-8) 각각과 제1 도전형 반도체층(122) 사이에는 오믹층 또는/및 반사 전극층(210)이 삽입될 수 있다. 예컨대, 오믹층은 제1 도전형 반도체층과 오믹 접촉하는 물질로서, ITO를 포함하는 도전성 산화막, Ni, Cr, Ti, Al, Pt, Pd 등의 물질로 이루어질 수 있으며, 반사 전극층은 Ag, Al, Rh, Ag-alloy, Al-alloy, Rh-alloy 등의 물질로 이루어질수 있다.In this case, an ohmic layer and / or a reflective electrode layer 210 may be inserted between each of the contact electrodes 142-1 to 142-8 and the first conductive semiconductor layer 122. For example, the ohmic layer is a material in ohmic contact with the first conductivity type semiconductor layer, and may be made of a conductive oxide film including ITO, Ni, Cr, Ti, Al, Pt, or Pd, and the reflective electrode layer may be formed of Ag, Al, or the like. , Rh, Ag-alloy, Al-alloy, Rh-alloy and the like.

접촉 전극들(142-1 내지 142-8)은 제1 패드부(P1)의 일측으로부터 이격하는 제1 접촉 전극들(142-1 내지 142-6)과 제1 패드부(P1)의 다른 일측으로부터 이격하는 제2 접촉 전극들(142-7,142-8)을 포함한다. 여기서 제1 패드부(P1)는 후술하는 제1 패드(155)가 형성되는 제1 패드 영역(C)에 배치되는 제1 전극(150)의 일부분을 말한다.The contact electrodes 142-1 to 142-8 are spaced apart from one side of the first pad part P1 and the other sides of the first contact electrodes 142-1 to 142-6 and the first pad part P1. Second contact electrodes 142-7 and 142-8 spaced apart from the second electrode. Here, the first pad part P1 refers to a part of the first electrode 150 disposed in the first pad area C in which the first pad 155 to be described later is formed.

도 1의 실시예는 6개의 제1 접촉 전극들(142-1 내지 142-6)과 2개의 제2 접촉 전극들(142-7,142-8)을 포함하나, 제1 접촉 전극들(142-1 내지 142-6) 및 제2 접촉 전극들(142-7,142-8)의 수는 이에 한정되는 것은 아니다. 1 includes six first contact electrodes 142-1 to 142-6 and two second contact electrodes 142-7 and 142-8, but the first contact electrodes 142-1 142-6) and the number of second contact electrodes 142-7 and 142-8 are not limited thereto.

에컨대, 접촉 전극들과 오믹 접촉하는 제1 도전형 반도체층의 면적이 제1 전극(150) 전체 면적의 10%에 해당하도록 접촉 전극들의 수와 면적을 결정할 수 있다.For example, the number and area of the contact electrodes may be determined such that the area of the first conductivity-type semiconductor layer in ohmic contact with the contact electrodes corresponds to 10% of the total area of the first electrode 150.

또한 제1 접촉 전극들(142-1 내지 142-6)은 제1 패드부(P1)의 일 측으로부터 제1 방향으로 이격하여 일렬로 배치되고, 제2 접촉 전극들(142-7,142-8)은 제1 패드부(P1)의 다른 일 측으로부터 이격하여 제2 방향으로 일렬로 배치될 수 있다. 제1 방향과 제2 방향은 서로 다른 방향일 수 있으며, 예컨대, 제1 방향과 제2 방향은 서로 수직일 수 있다. In addition, the first contact electrodes 142-1 to 142-6 are disposed in a line and spaced apart from one side of the first pad part P1 in the first direction, and the second contact electrodes 142-7 and 142-8. The silver may be arranged in a line in the second direction to be spaced apart from the other side of the first pad portion (P1). The first direction and the second direction may be different directions, for example, the first direction and the second direction may be perpendicular to each other.

또한 제1 접촉 전극들(142-1 내지 142-8)은 서로 이격되며, 제1 접촉 전극들(142-1 내지 142-6) 중 일부(142-1 내지 142-3)는 제1 패드부(P1)의 일 측으로부터 제1 방향으로 일렬로 배치되고, 제1 접촉 전극들(142-1 내지 142-6) 중 나머지(142-4 내지 142-6)는 제1 방향으로 마지막으로 배치되는 제1 접촉 전극(142-3))으로부터 제2 방향으로 일렬로 배치될 수 있다.In addition, the first contact electrodes 142-1 to 142-8 may be spaced apart from each other, and some of the first contact electrodes 142-1 to 142-6 may have a first pad part. The first contact electrodes 142-1 to 142-6 are arranged in a line in a first direction from one side of P1, and the remaining 142-4 to 142-6 are finally arranged in a first direction. The first contact electrode 142-3 may be arranged in a line in a second direction.

발광 소자(100)는 4개의 모서리들(191 내지 197)을 포함하며, 제1 모서리(191)로부터 제4 모서리(197)로 향하는 방향을 제1 방향이라 하고, 제4 모서리(197)로부터 제3 모서리(195)로 향하는 방향을 제2 방향이라 할 수 있다. The light emitting device 100 includes four corners 191 to 197, and a direction from the first corner 191 to the fourth corner 197 is called a first direction, and the fourth corner 197 is formed from the fourth corner 197. The direction toward the three corners 195 may be referred to as a second direction.

도 1에 도시된 실시예에서는 6개의 제1 접촉 전극들(142-1 내지 142-6) 중 3개는 제1 방향으로 일렬로 배치되며, 나머지 3개는 제2 방향으로 일렬로 배치될 수 있다. 그리고 제1 패드부(P1)의 일 측으로부터 제1 방향으로 이격하여 배치되는 마지막 제1 접촉 전극(142-3))과 제2 방향으로 배치되는 제1 접촉 전극들(142-4 내지 142-6)은 서로 일렬로 정렬될 수 있다. 2개의 제2 접촉 전극들(142-7,142-8)은 제1 패드부(P1)의 다른 일 측으로부터 제2 방향으로 일렬로 배치될 수 있다. 1, three of the six first contact electrodes 142-1 to 142-6 may be arranged in a line in a first direction, and the remaining three may be arranged in a line in a second direction. have. The last first contact electrodes 142-3 disposed to be spaced apart from one side of the first pad part P1 in the first direction and the first contact electrodes 142-4 to 142- disposed in the second direction. 6) may be aligned with each other. The two second contact electrodes 142-7 and 142-8 may be arranged in a line in a second direction from the other side of the first pad part P1.

인접하는 제1 접촉 전극들(142-1 내지 142-6) 사이의 간격은 서로 등간격일 수 있으나, 이에 한정되는 것은 아니며, 인접하는 제1 접촉 전극들(142-1 내지 142-6) 사이의 간격은 서로 다를 수 있다. 인접하는 제1 접촉 전극들(142-1 내지 142-6) 사이의 간격은 제1 패드부(P1)에서 멀어질수록 증가할 수 있다.Intervals between the adjacent first contact electrodes 142-1 to 142-6 may be equally spaced from each other, but are not limited thereto, and may be provided between the adjacent first contact electrodes 142-1 to 142-6. The spacing can be different. The distance between the adjacent first contact electrodes 142-1 to 142-6 may increase as the distance from the first pad part P1 increases.

제1 패드부(P1)에 인접하는 발광 소자(100)의 영역일수록 전류가 집중되어 공급되는 전류 집중(Current crowding)을 완화하기 위하여 제1 패드부(P1)로부터 가까운 곳에 배치되는 인접하는 제1 접촉 전극들 사이의 간격은 크게 하고, 제1 패드부(P1)로부터 멀리 이격되어 배치되는 인접하는 제1 접촉 전극들 사이의 간격은 좁게 하여 제1 패드부(P1)로부터 멀러 떨어진 곳까지 전류를 확산시켜 균일한 발광 분포를 얻을 수 있다. 이러한 균일한 발광 분포에 의하여 발광 효율을 향상시킬 수 있다.In an area of the light emitting device 100 which is adjacent to the first pad part P1, an adjacent first first part disposed closer to the first pad part P1 in order to alleviate current crowding in which current is concentrated and supplied. The distance between the contact electrodes is increased, and the distance between adjacent first contact electrodes disposed to be spaced apart from the first pad part P1 is narrowed so that the current is far from the first pad part P1. By diffusing, a uniform light emission distribution can be obtained. The light emission efficiency can be improved by such a uniform light emission distribution.

예컨대, 인접하는 제1 접촉 전극들(142-1, 142-2) 사이의 이격 거리는 인접하는 다른 제1 접촉 전극들(142-2 내지 142-3) 사이의 이격 거리보다 클 수 있다.For example, the separation distance between adjacent first contact electrodes 142-1 and 142-2 may be greater than the separation distance between other adjacent first contact electrodes 142-2 to 142-3.

제2 접촉 전극들(142-7,142-8)도 서로 등간격으로 이격될 수 있으나, 상술한 바와 같이, 전류 집중을 완화하기 위하여 제1 패드부(P1)와의 이격 거리에 따라 인접하는 제2 접촉 전극들 사이의 이격 거리를 달리할 수 있다. 예컨대, 인접하는 제2 접촉 전극들(142-1 내지 142-6) 사이의 간격은 제1 패드부(P1)에서 멀어질수록 증가할 수 있다.The second contact electrodes 142-7 and 142-8 may also be spaced apart from each other at equal intervals, but as described above, adjacent second contacts may be adjacent to each other according to a distance from the first pad part P1 in order to alleviate current concentration. The separation distance between the electrodes can be varied. For example, the distance between adjacent second contact electrodes 142-1 to 142-6 may increase as the distance from the first pad part P1 increases.

접촉 전극들(142-1 내지 142-8)은 관통 홀(hole) 내에 도전 물질이 채워진 플러그(plug)와 같은 형태일 수 있으며, 그 단면 형상은 원형, 타원형, 삼각형, 사각형, 오각형 등 다양할 수 있다. 예컨대, 접촉 전극들의 단면이 사각형일 때, 가로 및 세로의 비는 1~10일 수 있으나, 이에 한정되는 것은 아니다.The contact electrodes 142-1 to 142-8 may be shaped like a plug filled with a conductive material in a through hole, and the cross-sectional shape of the contact electrodes 142-1 to 142-8 may vary from circular, elliptical, triangular, square, pentagonal, and the like. Can be. For example, when the cross-section of the contact electrodes is a square, the ratio of the width and length may be 1 to 10, but is not limited thereto.

제1 전극(150)은 접촉 전극들(142-1 내지 142-8)과 접촉하도록 접촉 전극들(142-1 내지 142-8)과 제2 도전형 반도체층(126)의 일 영역 상에 배치된다. 이때 제1 전극(150)과 제2 도전형 반도체층(126) 사이의 전기적 접촉을 방지하기 위하여 패시베이션층(130)이 배치된다.The first electrode 150 is disposed on one region of the contact electrodes 142-1 to 142-8 and the second conductive semiconductor layer 126 to contact the contact electrodes 142-1 to 142-8. do. In this case, the passivation layer 130 is disposed to prevent electrical contact between the first electrode 150 and the second conductive semiconductor layer 126.

제1 전극(150)은 제1 패드부(P1) 및 적어도 하나의 확장부(D1,D2)를 포함한다. 제1 패드부(P1)는 제1 패드(155)가 배치되는 제1 패드 영역(C) 내의 제1 전극(150)의 일부분이다. 이때 적어도 하나의 확장부(D1,D2)는 제1 확장부(D1) 및 제2 확장부(D2)를 포함할 수 있다. 제1 및 제2 확장부(D1, D2)는 제1 및 제2 접촉 전극들(142-1 내지 142-8)과 전기적 접촉을 이루도록 제1 패드부(P1)로부터 분기되는 제1 전극(150)의 일 부분을 말한다.The first electrode 150 includes a first pad part P1 and at least one extension part D1 and D2. The first pad part P1 is a part of the first electrode 150 in the first pad area C in which the first pad 155 is disposed. In this case, the at least one expansion unit D1 and D2 may include a first expansion unit D1 and a second expansion unit D2. The first and second extensions D1 and D2 are branched from the first pad part P1 to make electrical contact with the first and second contact electrodes 142-1 to 142-8. Say a part of).

제1 확장부(D1)는 제1 접촉 전극들(142-1 내지 142-6)과 접촉하도록 제1 패드부(P1)로부터 일측 방향으로 분기하며, 제2 확장부(D2)는 제2 접촉 전극들(142-7,142-8)과 접촉하도록 제1 패드부(P1)로부터 다른 일측 방향으로 분기한다. 이때 제1 패드부(P1), 제1 확장부(D1) 및 제2 확장부(D2)는 일체형일 수 있다. 제1 패드부(P) 상에 제1 패드(155)가 배치될 수 있다. The first extension part D1 branches in one direction from the first pad part P1 to contact the first contact electrodes 142-1 to 142-6, and the second extension part D2 contacts the second contact part. Branching from the first pad part P1 toward the other side is in contact with the electrodes 142-7 and 142-8. In this case, the first pad part P1, the first extension part D1, and the second extension part D2 may be integrated. The first pad 155 may be disposed on the first pad part P. FIG.

제1 패드(155)는 외부로부터 제1 전원의 공급받기 위하여 와이어(wire)가 본딩되는 제1 패드 영역(C)의 일부일 수 있다. 제1 전원은 와이어를 통하여 외부로부터 제1 패드부(P1)로 공급될 수 있다.The first pad 155 may be a part of the first pad region C in which a wire is bonded to receive the first power from the outside. The first power may be supplied to the first pad part P1 from the outside through a wire.

예컨대, 제1 확장부(D1)의 일부는 제1 패드부(P1)의 일측으로부터 일부 제1 접촉 전극들(142-1 내지 142-3)과 접촉하도록 제1 방향으로 확장되며, 제1 확장부(D1)의 나머지 부분은 나머지 제1 접촉 전극들(142-4 내지 142-6)과 접촉하도록 제2 방향으로 확장될 수 있다.For example, a portion of the first extension part D1 extends in the first direction to contact some of the first contact electrodes 142-1 to 142-3 from one side of the first pad part P1, and the first extension. The remaining portion of the portion D1 may be extended in the second direction to contact the remaining first contact electrodes 142-4 to 142-6.

또한 제2 확장부(D2)는 제1 패드부(P1)의 다른 일측으로부터 제2 접촉 전극들(142-7. 142-8)과 접촉하도록 제2 방향으로 확장될 수 있다.In addition, the second extension part D2 may be extended in the second direction to contact the second contact electrodes 142-7. 142-8 from the other side of the first pad part P1.

제1 확장부(D1) 및 제2 확장부(D2)의 폭은 5.0um ~ 20um일 수 있다. 접촉 전극들(142-1 내지 142-8)의 폭은 제1 확장부(D1)와 제2 확장부(D2)의 폭과 동일하거나 클 수 있다. 예컨대, 제1 확장부(D1) 및 제2 확장부(D2)의 폭과 접촉 전극의 폭의 비(W2/W1)는 1 ~ 1.5일 수 있다. 여기서 W1은 제1 확장부(D1) 및 제2 확장부(D2)의 폭이며, W2는 접촉 전극의 폭이다.The first extension part D1 and the second extension part D2 may have a width of 5.0 μm to 20 μm. The widths of the contact electrodes 142-1 to 142-8 may be equal to or larger than the widths of the first extension part D1 and the second extension part D2. For example, the ratio W2 / W1 of the widths of the first and second extensions D1 and D2 to the width of the contact electrode may be 1 to 1.5. Here, W1 is the width of the first expansion part D1 and the second expansion part D2, and W2 is the width of the contact electrode.

접촉 전극들(142-1 내지 142-8)의 폭이 제1 확장부(D1)와 제2 확장부(D2)의 폭보다 작을 경우에는 접촉 전극들(142-1 내지 142-8)과 제1 및 제2 확장부(D1,D2) 사이의 접촉 부분에 과전류에 의한 손상이 발생할 수 있다. 또한 접촉 전극들(142-1 내지 142-8)의 폭을 너무 크게 하는 경우에는 발광 면적 감소에 따른 광출력의 손실이 발생할 수 있다. 따라서 제1 확장부(D1) 및 제2 확장부(D2)의 폭(W1)과 접촉 전극의 폭(W2)의 비(W2/W1)는 1 ~ 1.5일 때, 과전류에 의한 손상을 방지하면서 광출력 손실을 막을 수 있다. When the widths of the contact electrodes 142-1 to 142-8 are smaller than the widths of the first extension part D1 and the second extension part D2, the contact electrodes 142-1 to 142-8 and the first electrode are defined. Damage due to overcurrent may occur in the contact portion between the first and second extensions D1 and D2. In addition, when the widths of the contact electrodes 142-1 to 142-8 are made too large, a loss of light output may occur due to a decrease in emission area. Therefore, when the ratio W2 / W1 of the width W1 of the first extension part D1 and the second extension part D2 and the width W2 of the contact electrode is 1 to 1.5, while preventing damage due to overcurrent, The light output loss can be prevented.

또한 접촉 전극(142-1 내지 142-8)과 제1 전극(150)은 일체형일 수 있으며, 이 경우 제1 전극(150)은 제2 도전형 반도체층(126) 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉한다.In addition, the contact electrodes 142-1 to 142-8 and the first electrode 150 may be integrated. In this case, the first electrode 150 penetrates through the second conductive semiconductor layer 126 and the active layer 124. To contact the first conductivity-type semiconductor layer 122.

패시베이션층(130)은 접촉 전극들(142-1 내지 142-8)이 제2 도전형 반도체층(126) 및 활성층(124)으로부터 전기적으로 절연되도록 하기 위하여 발광 구조물(120)과 접촉 전극들(142-1 내지 142-8) 사이에 배치된다. 예컨대, 패시베이션층(130)은 접촉 전극(142-1 내지 142-8)의 측면과 발광 구조물(120)의 관통된 부분 사이에 개재될 수 있으며, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다. The passivation layer 130 may include the light emitting structure 120 and the contact electrodes to electrically insulate the contact electrodes 142-1 to 142-8 from the second conductive semiconductor layer 126 and the active layer 124. 142-1 to 142-8). For example, the passivation layer 130 may be interposed between the side surfaces of the contact electrodes 142-1 to 142-8 and the penetrated portion of the light emitting structure 120, and include SiO 2 , SiO x , SiO x N y , Si 3 N 4 , to be formed of Al 2 O 3 But it is not limited thereto.

또한 패시베이션층(130)은 접촉 전극들(142-1 내지 142-8)에 인접하는 제2 도전형 반도체층(126)의 일 영역 상에 배치되며, 제1 전극(150)과 접촉 전극들(142-1 내지 142-8)에 인접하는 제2 도전형 반도체층(126) 사이를 서로 전기적으로 절연시킨다. 예컨대, 패시베이션층(130)은 도 1에 도시된 6개의 접촉 전극들 각각에 인접하는 제2 도전형 반도체층(126) 및 인접하는 접촉 전극들 사이의 제2 도전형 반도체층(126)의 다른 일부 영역 상에 형성될 수 있다.In addition, the passivation layer 130 is disposed on one region of the second conductivity-type semiconductor layer 126 adjacent to the contact electrodes 142-1 to 142-8, and the first electrode 150 and the contact electrodes ( The second conductive semiconductor layers 126 adjacent to 142-1 to 142-8 are electrically insulated from each other. For example, the passivation layer 130 is different from the second conductivity type semiconductor layer 126 adjacent to each of the six contact electrodes shown in FIG. 1 and the second conductivity type semiconductor layer 126 between the adjacent contact electrodes. It may be formed on some areas.

또한 패시베이션층(130)은 제1 전극(150)과 제2 도전형 반도체층(126) 사이의 전기적 절연을 위하여 제1 패드부(P1)와 제2 도전형 반도체층(126) 사이 및 적어도 하나의 확장부(D1,D2) 중에서 접촉 전극들과 접촉하는 부분을 제외한 나머지 부분과 제2 도전형 반도체층(126) 사이에 배치된다. 이때 패시베이션층(130)의 두께는 10nm ~ 1000nm 일 수 있다.In addition, at least one passivation layer 130 is formed between the first pad part P1 and the second conductivity-type semiconductor layer 126 for electrical insulation between the first electrode 150 and the second conductivity-type semiconductor layer 126. Is disposed between the second conductive semiconductor layer 126 and the remaining portion of the expansion portions D1 and D2 except for the portion in contact with the contact electrodes. At this time, the thickness of the passivation layer 130 may be 10nm ~ 1000nm.

전도층(160)은 발광 소자(100)의 광추출 효율을 높이기 위하여 제2 도전형 반도체층(126)의 다른 영역 상에 배치된다. 예컨대, 전도층(160)은 패시베이션층(130)이 배치되지 않는 제2 도전형 반도체층(126)의 다른 영역 상에 배치될 수 있다. The conductive layer 160 is disposed on another region of the second conductive semiconductor layer 126 in order to increase the light extraction efficiency of the light emitting device 100. For example, the conductive layer 160 may be disposed on another region of the second conductivity type semiconductor layer 126 in which the passivation layer 130 is not disposed.

전도층(160)은 패시베이션층(130)으로부터 이격되어 배치될 수 있으며, 전도층(160)과 패시베이션층(130)은 동일 평면상의 제2 도전형 반도체층(126) 상에 배치될 수 있다. 전도층(160)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질인 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 등으로 이루어질 수 있다.The conductive layer 160 may be spaced apart from the passivation layer 130, and the conductive layer 160 and the passivation layer 130 may be disposed on the second conductive semiconductor layer 126 on the same plane. The conductive layer 160 is an indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), and zinc oxide (ZnO), which are transparent oxide materials having high transmittance with respect to the emission wavelength. ) And the like.

도 1에서는 접촉 전극들(142-1 내지 142-8) 및 패시베이션층(130)을 도시하기 위하여 제1 전극(150)은 점선으로 도시한다.In FIG. 1, the first electrode 150 is illustrated by a dotted line to show the contact electrodes 142-1 to 142-8 and the passivation layer 130.

제2 전극(165)은 전도층(160)의 일 영역 상에 배치된다. 제2 전극(165)은 제2 패드부(P2), 제3 확장부(F1), 및 제4 확장부(F2)를 포함한다.The second electrode 165 is disposed on one region of the conductive layer 160. The second electrode 165 includes a second pad part P2, a third extension part F1, and a fourth extension part F2.

제2 패드부(P2)는 제2 패드(170)가 배치되는 제2 패드 영역(E) 내의 제2 전극(165)의 일부분이다. 제3 확장부(F1)는 제2 패드부(P2)의 일측으로부터 분기되는 제2 전극(165)의 다른 일부분이고, 제4 확장부(F2)는 제2 패드부(P2)의 다른 일측 으로부터 분기되는 제2 전극(165)의 또 다른 일부분이다. 제2 패드(170)는 제2 패드부(P2)의 일 영역 상에 배치될 수 있다.The second pad part P2 is a portion of the second electrode 165 in the second pad area E in which the second pad 170 is disposed. The third extension part F1 is another part of the second electrode 165 branching from one side of the second pad part P2, and the fourth extension part F2 is from the other side of the second pad part P2. Another part of the second electrode 165 is branched. The second pad 170 may be disposed on one area of the second pad part P2.

제3 확장부(F1)는 제2 패드부(P2)의 일측으로부터 제3 방향으로 분기되고, 제4 확장부(F2)는 제2 패드부(P2)의 다른 일측으로부터 제4 방향으로 분기될 수 있다. 여기서 제3 방향은 발광 소자(100)의 제3 모서리(195)로부터 제4 모서리(197)로 향하는 방향이고, 제4 방향은 제3 모서리(195)로부터 제2 모서리(193)로 향하는 방향일 수 있다. 이때 제4 확장부(F2)는 제2 패드부(P2)의 다른 일측으로부터 제4 방향으로 분기하다가 제3 방향으로 분기할 수 있다.The third extension part F1 is branched from one side of the second pad part P2 in the third direction, and the fourth extension part F2 is branched from the other side of the second pad part P2 in the fourth direction. Can be. The third direction is a direction from the third edge 195 to the fourth edge 197 of the light emitting device 100, and the fourth direction is a direction from the third edge 195 to the second edge 193. Can be. In this case, the fourth extension part F2 may branch in the fourth direction from the other side of the second pad part P2 and then branch in the third direction.

예컨대, 제3 확장부(F1)은 제2 패드부(P2)의 일측으로부터 제3 방향으로 제1 확장부(D1)와 제2 확장부(D2) 사이로 분기되고, 제2 확장부(D2)는 제1 패드부(P1)의 다른 일측으로부터 제2 방향으로 제3 확장부(F1)와 제3 확장부(F2) 사이로 분기될 수 있다.For example, the third extension part F1 is branched between the first extension part D1 and the second extension part D2 in a third direction from one side of the second pad part P2, and the second extension part D2. May branch between the third expansion part F1 and the third expansion part F2 in the second direction from the other side of the first pad part P1.

일반적으로 발광 소자는 N형 전극 전체에 상응하는 발광 구조물 부분에 대하여 메사 식각되는 구조를 갖지만, 실시예에 따른 발광 소자(100)는 제1 전극(150) 전체가 아닌 제1 도전형 반도체층(122)과 접촉하는 접촉 전극(142-1 내지 142-8) 부분에 해당하는 발광 구조물 영역에 대해서만 제1 도전형 반도체층(122)과의 접촉을 위하여 식각되는 구조를 갖기 때문에 발광 소자(100)의 유효 발광 면적이 증가하여 발광 효율 및 광도가 향상될 수 있다.In general, the light emitting device has a mesa-etched structure with respect to a portion of the light emitting structure corresponding to the entire N-type electrode. However, the light emitting device 100 according to the embodiment may include a first conductive semiconductor layer ( The light emitting device 100 may be etched only for the region of the light emitting structure corresponding to the portion of the contact electrodes 142-1 to 142-8 in contact with the first conductive semiconductor layer 122. The effective light emitting area can be increased to improve luminous efficiency and luminous intensity.

또한 실시예는 제1 패드부(P1)로부터 접촉 전극들(142-1 내지 142-8)이 이격하여 배치되고, 패시베이션층(130)에 의하여 접촉 접극들(142-1 내지 142-8)과 식각에 의하여 관통되는 발광 구조물(120) 부분과의 사이에 전기적 절연이 이루어지기 때문에 ESD(Electrostatic Discharge)에 의한 발광 소자(100)의 손상을 줄일 수 있다.In addition, in the embodiment, the contact electrodes 142-1 to 142-8 are spaced apart from the first pad part P1, and the contact electrodes 142-1 to 142-8 are formed by the passivation layer 130. Since electrical insulation is performed between the portion of the light emitting structure 120 penetrated by etching, damage to the light emitting device 100 due to electrostatic discharge (ESD) may be reduced.

도 4 내지 도 8은 실시예에 따른 발광 소자 제조 방법을 나타낸다. 도 4 내지 도 8은 도 1에 도시된 AA' 방향의 단면도를 나타낸다. 도 1에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다. 4 to 8 show a light emitting device manufacturing method according to the embodiment. 4 to 8 are cross-sectional views taken along the AA ′ direction of FIG. 1. The same parts as in the embodiment disclosed in FIG. 1 are denoted by the same reference numerals, and description thereof will not be repeated.

도 4에 도시된 바와 같이, 성장 기판(110) 상에 발광 구조물(120)을 성장시킨다. 성장 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.As shown in FIG. 4, the light emitting structure 120 is grown on the growth substrate 110. The growth substrate 110 may be formed of at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, but is not limited thereto.

발광 구조물(120)은 성장 기판(110) 상에 제1 도전형의 반도체층(122), 활성층(124) 및 제2 도전형의 반도체층(126)을 순차적으로 성장함으로써 형성될 수 있다.The light emitting structure 120 may be formed by sequentially growing the first conductive semiconductor layer 122, the active layer 124, and the second conductive semiconductor layer 126 on the growth substrate 110.

발광 구조물(120)는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다. 발광 구조물(120) 및 성장 기판(110) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)을 형성할 수도 있다.The light emitting structure 120 may include, for example, Metal Organic Chemical Vapor Deposition (MOCVD), Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), and molecular beam growth. It may be formed using a method such as Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), but is not limited thereto. A buffer layer (not shown) and / or an undoped nitride layer (not shown) may be formed between the light emitting structure 120 and the growth substrate 110 to alleviate the lattice constant difference.

다음으로 도 5에 도시된 바와 같이, 포토리쏘그라피(photolithography) 공정 및 식각 공정을 이용하여 제2 도전형 반도체층(126), 활성층(124), 및 제1 도전형 반도체층(122)을 식각하여 발광 구조물(120)의 일 영역에 제1 도전형 반도체층(122)을 노출하는 홈들(512)을 형성한다. 예컨대, 도 1에 도시된 접촉 전극(142-1 내지 142-8)에 대응하도록 발광 구조물(120) 내에 제1 도전형 반도체층(122)을 노출하는 홈들(512)을 형성할 수 있다.Next, as shown in FIG. 5, the second conductivity-type semiconductor layer 126, the active layer 124, and the first conductivity-type semiconductor layer 122 are etched using a photolithography process and an etching process. Thus, grooves 512 are formed in one region of the light emitting structure 120 to expose the first conductivity-type semiconductor layer 122. For example, grooves 512 may be formed in the light emitting structure 120 to expose the first conductivity-type semiconductor layer 122 to correspond to the contact electrodes 142-1 to 142-8 shown in FIG. 1.

이때 홈들(512)의 형태는 홀(hole), 트랜치(trench), 및 라인 형태의 홈 등과 같이 다양할 수 있으며, 홈들(512)의 바닥은 활성층(124)보다 낮다.In this case, the shape of the grooves 512 may be varied, such as a hole, a trench, and a line-shaped groove, and the bottom of the grooves 512 is lower than the active layer 124.

다음으로 도 6에 도시된 바와 같이, 홈들(512)의 바닥을 개방하도록 홈들(512)의 측면, 및 홈들(512)에 인접하는 제2 도전형 반도체층(216)의 일 영역 상에 패시베이션층(130)을 형성한다. 또한 제1 패드 영역(P1)에 상응하는 제2 도전형 반도체층(126) 상에 패시베이션층(130)을 형성한다. 그리고 개방되는 홈들(512)의 바닥에 오믹층 또는/및 반사 전극층(210)을 형성한다.Next, as shown in FIG. 6, a passivation layer on the side of the grooves 512 to open the bottom of the grooves 512, and on one region of the second conductivity-type semiconductor layer 216 adjacent to the grooves 512. 130 is formed. In addition, the passivation layer 130 is formed on the second conductivity-type semiconductor layer 126 corresponding to the first pad region P1. An ohmic layer and / or a reflective electrode layer 210 is formed at the bottom of the grooves 512 to be opened.

다음으로 도 7에 도시된 바와 같이, 홈들(512)을 도전성 물질로 채워 제1 도전형 반도체층(122)과 접촉하도록 패시베이션층(130) 상에 제1 전극(150)을 형성한다. 이때 제1 전극(150)은 제1 패드 영역(P1)의 패시베이션층(130) 상에도 형성된다. 제1 도전형 반도체층과 오믹 접촉을 하는 물질을 제1 전극 형성 물질로 사용할 경우, 도 6에서 오믹층을 별도로 형성하지 않을 수 있다.Next, as shown in FIG. 7, the first electrodes 150 are formed on the passivation layer 130 so as to contact the first conductive semiconductor layer 122 by filling the grooves 512 with a conductive material. In this case, the first electrode 150 is also formed on the passivation layer 130 of the first pad region P1. When a material in ohmic contact with the first conductive semiconductor layer is used as the first electrode forming material, the ohmic layer may not be separately formed in FIG. 6.

도전성 물질은 상술한 제1 전극(150) 물질과 동일할 수 있으며, 홈들(512)에 채워진 도전성 물질은 접촉 전극(142-1 내지 142-8)이 된다. 따라서 제1 전극(150)은 접촉 전극(142-1 내지 142-8)을 통하여 제1 도전형 반도체층(122)과 접촉하며, 패시베이션층(130)에 의하여 제2 도전형 반도체층(126) 및 활성층(124)으로부터 전기적으로 절연된다.The conductive material may be the same as the material of the first electrode 150 described above, and the conductive material filled in the grooves 512 may be the contact electrodes 142-1 to 142-8. Accordingly, the first electrode 150 contacts the first conductive semiconductor layer 122 through the contact electrodes 142-1 to 142-8, and the second conductive semiconductor layer 126 by the passivation layer 130. And electrically insulate from the active layer 124.

다음으로 도 8에 도시된 바와 같이, 제2 도전형 반도체층(126)의 다른 영역 상에 전도층(160)을 형성한다. 이때 전도층(160)은 패시베이션층(130)과 이격하거나 접하도록 형성할 수 있다. 그리고 전도층(160) 상에 제2 전극(165)을 형성한다. Next, as shown in FIG. 8, the conductive layer 160 is formed on another region of the second conductivity-type semiconductor layer 126. In this case, the conductive layer 160 may be formed to be spaced apart or in contact with the passivation layer 130. The second electrode 165 is formed on the conductive layer 160.

상술한 바와 달리 제1 전극(150)과 제2 전극(165)을 동시에 형성할 수도 있다. 예컨대, 도 6에서 홈들(512)의 측면, 및 홈들(512)에 인접하는 제2 도전형 반도체층(216)의 일 영역 상에 패시베이션층(130)을 형성하고, 제2 도전형 반도체층(216)의 다른 영역 상에 전도층(160)을 형성한다.Unlike the above description, the first electrode 150 and the second electrode 165 may be simultaneously formed. For example, in FIG. 6, the passivation layer 130 is formed on a side of the grooves 512 and on a region of the second conductivity-type semiconductor layer 216 adjacent to the grooves 512, and the second conductivity-type semiconductor layer ( Conductive layer 160 is formed on another region of 216.

그리고 홈들(512)에 도전성 물질로 채워 제1 도전형 반도체층(122)과 접촉하도록 패시베이션층(130) 상에 제1 전극(150)을 형성함과 동시에 전도층(160) 상에 제2 전극(165)을 형성할 수 있다. 이때 제1 전극(150) 및 제2 전극(165)의 형상은 도 1에서 설명한 바와 같이 패턴화될 수 있다 The first electrode 150 is formed on the passivation layer 130 so as to contact the first conductivity-type semiconductor layer 122 by filling the grooves 512 with a conductive material, and at the same time, a second electrode on the conductive layer 160. 165 may be formed. In this case, the shapes of the first electrode 150 and the second electrode 165 may be patterned as described with reference to FIG. 1.

도 9는 다른 실시예에 따른 발광 소자(200)를 나타낸다. 도 9를 참조하면, 발광 소자(200)는 기판(110), 발광 구조물(120), 패시베이션층(passivation layer, 130), 접촉 전극들(210), 제1 전극(150), 전도층(160), 및 제2 전극(165)을 포함한다. 도 1에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략한다.9 illustrates a light emitting device 200 according to another embodiment. 9, the light emitting device 200 includes a substrate 110, a light emitting structure 120, a passivation layer 130, contact electrodes 210, a first electrode 150, and a conductive layer 160. ), And a second electrode 165. The same parts as in the embodiment disclosed in FIG. 1 are denoted by the same reference numerals, and description thereof will not be repeated.

도 9에 도시된 접촉 전극(910,920)은 제2 도전형 반도체층(126) 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉한다. 접촉 전극들(910,920)은 제2 도전형 반도체층(126) 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉한다. 접촉 전극들(910,920) 각각의 일단은 제1 도전형 반도체층(122)과 접촉하고, 다른 일단은 제2 도전형 반도체층(126)으로부터 개방된다.The contact electrodes 910 and 920 illustrated in FIG. 9 contact the first conductive semiconductor layer 122 through the second conductive semiconductor layer 126 and the active layer 124. The contact electrodes 910 and 920 contact the first conductive semiconductor layer 122 through the second conductive semiconductor layer 126 and the active layer 124. One end of each of the contact electrodes 910 and 920 contacts the first conductivity type semiconductor layer 122, and the other end thereof is opened from the second conductivity type semiconductor layer 126.

접촉 전극들(910,920)은 제1 패드부(P1)로부터 이격하여 배치되며, 라인 형태이다. 접촉 전극들(910,920)은 제1 접촉 전극(910) 및 제2 접촉 전극(920)을 포함하며, 제1 접촉 전극(910) 및 제2 접촉 전극(920) 중 적어도 하나는 적어도 한번 절곡되는 라인 형태일 수 있다.The contact electrodes 910 and 920 are spaced apart from the first pad part P1 and have a line shape. The contact electrodes 910 and 920 include a first contact electrode 910 and a second contact electrode 920, and at least one of the first contact electrode 910 and the second contact electrode 920 is bent at least once. It may be in the form.

제1 접촉 전극(910)은 제1 패드부(P1)의 일측으로부터 이격하며, 적어도 한번 절곡되는 라인 형태일 수 있다. 예컨대, 제1 접촉 전극(910)은 제1 방향으로 진향하다가 제2 방향으로 꺽이는 라인 형상일 수 있다. 제2 접촉 전극(920)은 제1 패드부(P2)의 다른 일측으로부터 이격하며, 적어도 한번 절곡되는 라인 형상일 수 있다. 예컨대, 제2 접촉 전극(920)은 제2 방향으로 진행하는 라인 형상일 수 있다.The first contact electrode 910 may be spaced apart from one side of the first pad part P1 and may have a line shape that is bent at least once. For example, the first contact electrode 910 may have a line shape that is directed in a first direction and bent in a second direction. The second contact electrode 920 is spaced apart from the other side of the first pad part P2 and may have a line shape that is bent at least once. For example, the second contact electrode 920 may have a line shape extending in the second direction.

제1 전극(150)은 접촉 전극들(910, 920)과 접촉하도록 접촉 전극들(910,920)과 제2 도전형 반도체층(126)의 일 영역 상에 배치된다. 제1 전극(150)은 제1 패드부(P1) 및 제1 확장부(D1), 및 제2 확장부(D2)를 포함한다. The first electrode 150 is disposed on one region of the contact electrodes 910 and 920 and the second conductivity type semiconductor layer 126 to contact the contact electrodes 910 and 920. The first electrode 150 includes a first pad part P1, a first extension part D1, and a second extension part D2.

제1 확장부(D1)는 제1 접촉 전극(910)과 접촉하도록 제1 패드부(P1)로부터 일측 방향으로 분기하며, 제2 확장부(D2)는 제2 접촉 전극(920)과 접촉하도록 제1 패드부(P1)로부터 다른 일측 방향으로 분기한다. 이때 제1 패드부(P1), 제1 확장부(D1) 및 제2 확장부(D2)는 일체형일 수 있다.The first extension part D1 branches in one direction from the first pad part P1 to contact the first contact electrode 910, and the second extension part D2 contacts the second contact electrode 920. Branching is performed from the first pad portion P1 in the other one direction. In this case, the first pad part P1, the first extension part D1, and the second extension part D2 may be integrated.

도 3 및 도 7을 참조하면, 실시예에 따른 발광 소자(100, 또는 200)는 제1 전극(150)이 접촉 전극들(142-1 내지 142-8, 910 및 920 )에 의하여 제1 도전형 반도체층(122)과 접촉되므로, 제1 전극(150)과 제2 전극(165)은 메사 식각(mesa etching)에 의한 단차를 갖지 않는다.3 and 7, in the light emitting device 100 or 200 according to the embodiment, the first electrode 150 may have a first conductivity by the contact electrodes 142-1 to 142-8, 910, and 920. Since the first semiconductor layer 122 is in contact with the type semiconductor layer 122, the first electrode 150 and the second electrode 165 do not have a step due to mesa etching.

도 10은 실시예에 따른 발광 소자 패키지를 나타낸다. 도 10을 참조하면, 발광 소자 패키지는 패키지 몸체(710), 제1 금속층(712), 제2 금속층(714), 발광 소자(720), 제1 와이어(722), 제2 와이어(724), 반사판(730) 및 봉지층(740)을 포함한다.10 illustrates a light emitting device package according to an embodiment. Referring to FIG. 10, the light emitting device package may include a package body 710, a first metal layer 712, a second metal layer 714, a light emitting device 720, a first wire 722, a second wire 724, The reflective plate 730 and the encapsulation layer 740 are included.

패키지 몸체(710)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(710)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The package body 710 has a structure in which a cavity is formed in one region. At this time, the side wall of the cavity may be formed to be inclined. The package body 710 may be formed of a substrate having good insulation or thermal conductivity, such as a silicon-based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN), or the like. It may have a structure in which a plurality of substrates are stacked. Embodiment is not limited to the material, structure, and shape of the body described above.

제1 금속층(712) 및 제2 금속층(714)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(710)의 표면에 배치된다. 발광 소자(720)는 제1 와이어(722) 및 제2 와이어(724)를 통하여 제1 금속층(712) 및 제2 금속층(714)과 전기적으로 연결된다. 이때 발광 소자(720)는 도 1 또는 도 9에 도시된 실시 예일 수 있다.The first metal layer 712 and the second metal layer 714 are disposed on the surface of the package body 710 to be electrically separated from each other in consideration of heat dissipation or mounting of a light emitting device. The light emitting device 720 is electrically connected to the first metal layer 712 and the second metal layer 714 through the first wire 722 and the second wire 724. In this case, the light emitting device 720 may be the embodiment shown in FIG. 1 or 9.

예컨대, 제1 와이어(722)는 도 1 또는 도 9에 도시된 발광 소자(100,200)의 제2 패드(170)와 제1 금속층(712)을 전기적으로 연결하고, 제2 와이어(724)는 제1 패드(155)와 제2 금속층(714)을 전기적으로 연결할 수 있다.For example, the first wire 722 electrically connects the second pad 170 and the first metal layer 712 of the light emitting device 100 or 200 shown in FIG. 1 or 9, and the second wire 724 is formed of a first wire 724. The first pad 155 and the second metal layer 714 may be electrically connected to each other.

반사판(730)은 발광 소자(720)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(710)의 캐버티 측벽에 형성된다. 반사판(730)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflector 730 is formed on the sidewall of the cavity of the package body 710 to direct light emitted from the light emitting device 720 in a predetermined direction. The reflector plate 730 is made of a light reflective material, and may be, for example, a metal coating or a metal flake.

봉지층(740)은 패키지 몸체(710)의 캐버티 내에 위치하는 발광 소자(720)를 포위하여 발광 소자(720)를 외부 환경으로부터 보호한다. 봉지층(740)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(740)은 발광 소자(720)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시예들의 발광 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The encapsulation layer 740 surrounds the light emitting device 720 positioned in the cavity of the package body 710 to protect the light emitting device 720 from the external environment. The encapsulation layer 740 is made of a colorless transparent polymer resin material such as epoxy or silicon. The encapsulation layer 740 may include a phosphor to change the wavelength of light emitted from the light emitting device 720. The light emitting device package may include at least one of the light emitting devices of the embodiments disclosed above, but is not limited thereto.

실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다. A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the light emitting device or the light emitting device package described in the above embodiments, and for example, the lighting system may include a lamp or a street lamp.

도 11는 실시예에 따른 발광소자를 포함하는 조명 장치를 나타낸다. 도 11을 참조하면, 조명장치는 전원 결합부(810), 열발산판(heat sink, 820), 발광 모듈(830), 반사경(reflector, 840), 및 커버 캡(cover cap, 850), 및 렌즈부(860)를 포함한다.11 illustrates a lighting device including a light emitting device according to the embodiment. Referring to FIG. 11, the lighting apparatus includes a power coupling unit 810, a heat sink 820, a light emitting module 830, a reflector 840, and a cover cap 850. The lens unit 860 is included.

전원 결합부(810)는 상단이 외부의 전원 소켓(미도시)에 삽입되는 스크류 형상이며, 외부 전원 소켓에 삽입되어 발광 모듈(830)에 전원을 공급한다. 열발산판(820)은 측면에 형성되는 열발산핀 통하여 발광 모듈(830)로부터 발생하는 열을 외부로 방출한다. 열발산판(820)의 상단은 전원 결합부(810)의 하단과 스크루 결합된다.The power coupling unit 810 has a screw shape in which an upper end is inserted into an external power socket (not shown), and is inserted into an external power socket to supply power to the light emitting module 830. The heat dissipation plate 820 emits heat generated from the light emitting module 830 to the outside through the heat dissipation pins formed at the side surfaces. The upper end of the heat dissipation plate 820 is screwed with the lower end of the power coupling unit 810.

열발산판(820)의 밑면에는 회로 기판 상에 실장되는 발광 소자 패키지들을 포함하는 발광 모듈(840)이 고정된다. 이때 발광 소자 패키지들은 도 10에 도시된 실시예에 따른 발광 소자 패키지일 수 있다.A light emitting module 840 including light emitting device packages mounted on a circuit board is fixed to a bottom surface of the heat dissipation plate 820. In this case, the light emitting device packages may be light emitting device packages according to the exemplary embodiment illustrated in FIG. 10.

조명 장치는 발광 모듈(830) 하부에는 발광 모듈을 전기적으로 보호하기 위한 절연 시트(832) 및 반사 시트(834) 등을 더 포함할 수 있다. 또한 발광 모듈(840)에 의하여 조사된 광의 진행 경로 상에 다양한 광학적 기능을 수행하는 광학 부재가 배치될 수 있다.The lighting device may further include an insulating sheet 832, a reflective sheet 834, etc. for electrically protecting the light emitting module under the light emitting module 830. In addition, an optical member that performs various optical functions may be disposed on a path of the light radiated by the light emitting module 840.

반사경(840)은 원뿔대 형상으로 열발산판(820)의 하단과 결합하며, 발광 모듈(830)로부터 조사되는 광을 반사시킨다. 커버 캡(850)은 원형의 링 형상을 가지며, 반사경(140) 하단에 결합된다. 렌즈부(860)는 커버 캡(850)에 끼워진다. 도 11에 도시된 조명 장치(800)는 건물의 천장이나 벽체 내에 매입되어 다운라이트(downlight)로 이용할 수 있다.The reflector 840 is combined with the lower end of the heat dissipation plate 820 in the shape of a truncated cone and reflects light emitted from the light emitting module 830. The cover cap 850 has a circular ring shape and is coupled to the bottom of the reflector 140. The lens unit 860 is fitted to the cover cap 850. The lighting device 800 illustrated in FIG. 11 may be embedded in a ceiling or a wall of a building and used as a downlight.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

110: 기판 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
126: 제2 도전형 반도체층 130: 패시베이션층
142-1 내지 142-8: 접촉 전극 150: 제1 전극
155: 제1 패드 160: 전도층
165: 제2 전극 170: 제2 패드
191 내지 197: 모서리 210: 접촉 전극 710: 패키지 몸체 712,714: 제1, 제2 금속층
720: 발광 소자 722, 724: 제1,제2 와이어
730: 반사판 740: 봉지층
810: 전원 결합부 820: 열발산판
830: 발광 모듈 840: 반사경
850: 커버 캡 860: 렌즈부.
110 substrate 120 light emitting structure
122: first conductive semiconductor layer 124: active layer
126: second conductive semiconductor layer 130: passivation layer
142-1 to 142-8: contact electrode 150: first electrode
155: first pad 160: conductive layer
165: second electrode 170: second pad
191 to 197: corner 210: contact electrode 710: package body 712, 714: first and second metal layers
720: light emitting element 722, 724: first and second wires
730: reflector 740: encapsulation layer
810: power coupling unit 820: heat dissipation plate
830: light emitting module 840: reflector
850: cover cap 860: lens unit.

Claims (12)

기판:
상기 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 적층되는 발광 구조물;
상기 제2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층과 접촉하며, 서로 이격하여 배치되는 접촉 전극들;
제1 패드가 형성될 제1 패드부 및 상기 접촉 전극들과 접촉하도록 상기 제1 패드부로부터 분기하는 적어도 하나의 확장부를 갖는 제2 도전형 반도체층의 일 영역 상의 제1 전극;
상기 제2 도전형 반도체층과 상기 제1 전극 사이, 상기 접촉 전극들과 상기 제2 도전형 반도체층 사이, 및 상기 접촉 전극들과 상기 활성층 사이에 배치되는 패시베이션층을 포함하는 발광 소자.
Board:
A light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are stacked on the substrate;
Contact electrodes penetrating the second conductive semiconductor layer and the active layer to be in contact with the first conductive semiconductor layer and spaced apart from each other;
A first electrode on one region of a second conductivity-type semiconductor layer having a first pad portion on which a first pad is to be formed and at least one extension portion branching from the first pad portion to contact the contact electrodes;
And a passivation layer disposed between the second conductive semiconductor layer and the first electrode, between the contact electrodes and the second conductive semiconductor layer, and between the contact electrodes and the active layer.
제1항에 있어서, 상기 접촉 전극들은,
상기 제1 패드부의 일 측 영역으로부터 제1 방향으로 이격하여 배치되는 제1 접촉 전극들; 및
상기 제1 패드부의 다른 일 측 영역으로부터 제2 방향으로 이격하여 배치되는 제2 접촉 전극들을 포함하는 발광 소자.
The method of claim 1, wherein the contact electrodes,
First contact electrodes spaced apart from one side of the first pad part in a first direction; And
And second contact electrodes spaced apart from each other at one side of the first pad part in a second direction.
제1항에 있어서,
상기 제1 방향 및 상기 제2 방향은 서로 다른 방향인 발광 소자.
The method of claim 1,
The first direction and the second direction is a light emitting device different from each other.
제1항에 있어서,
상기 접촉 전극들과 상기 제1 전극은 일체형인 발광 소자.
The method of claim 1,
The light emitting device of claim 1, wherein the contact electrodes and the first electrode are integrated.
제1항에 있어서, 상기 발광 소자는,
상기 접촉 전극들과 상기 제1 도전형 반도체층 사이에 배치되는 오믹층을 더 포함하는 발광 소자.
The method of claim 1, wherein the light emitting device,
And an ohmic layer disposed between the contact electrodes and the first conductive semiconductor layer.
제1항에 있어서, 상기 발광 소자는,
상기 제2 도전형 반도체층의 다른 일 영역 상의 전도층; 및
상기 전도층 상의 제2 전극을 더 포함하는 발광 소자.
The method of claim 1, wherein the light emitting device,
A conductive layer on another region of the second conductive semiconductor layer; And
The light emitting device further comprises a second electrode on the conductive layer.
제1항에 있어서,
인접하는 접촉 전극들 사이의 간격은 상기 제1 패드부에서 멀어질수록 증가하는 발광 소자.
The method of claim 1,
An interval between adjacent contact electrodes increases as the distance from the first pad portion increases.
제2항에 있어서, 상기 적어도 하나의 확장부는,
상기 제1 접촉 전극들과 접촉하도록 상기 제1 패드부로부터 일측 방향으로 분기하는 제1 확장부; 및
상기 제2 접촉 전극들과 접촉하도록 상기 제1 패드부로부터 다른 일측 방향으로 분기하는 제2 확장부를 포함하는 발광 소자.
The method of claim 2, wherein the at least one expansion unit,
A first expansion part branching in one direction from the first pad part to contact the first contact electrodes; And
And a second expansion part branching from the first pad part to the other one direction to contact the second contact electrodes.
제1항에 있어서,
상기 제1 접촉 전극들의 폭은 상기 제1 확장부의 폭과 동일하거나 크며, 상기 제2 접촉 전극들의 폭은 상기 제2 확장부의 폭과 동일하거나 큰 발광 소자.
The method of claim 1,
The light emitting device of claim 1, wherein the width of the first contact electrodes is equal to or greater than the width of the first extension, and the width of the second contact electrodes is equal to or greater than the width of the second extension.
제1항에 있어서, 상기 접촉 전극들은,
상기 제1 패드부의 일측으로부터 이격하여 배치되는 라인 형태의 제1 접촉 전극; 및
상기 제1 패드부의 다른 일측으로부터 이격하여 배치되는 라인 형태의 제2 접촉 전극을 포함하는 발광 소자.
The method of claim 1, wherein the contact electrodes,
A first contact electrode having a line shape spaced apart from one side of the first pad part; And
And a second contact electrode in a line form spaced apart from the other side of the first pad part.
제10항에 있어서,
상기 제1 접촉 전극 및 상기 제2 접촉 전극 중 적어도 하나는 ,
적어도 한번 절곡되는 발광 소자.
The method of claim 10,
At least one of the first contact electrode and the second contact electrode,
A light emitting device that is bent at least once.
패키지 몸체;
상기 패키지 몸체에 배치되는 제1 금속층 및 제2 금속층;
상기 제1 금속층 및 제2 금속층과 전기적으로 연결되도록 상기 패키지 몸체에 장착되는 제1항 내지 제10항 중 어느 한 항의 발광 소자; 및
상기 발광 소자를 포위하는 봉지층(sealing layer)을 포함하는 발광 소자 패키지.
Package body;
A first metal layer and a second metal layer disposed on the package body;
The light emitting device of any one of claims 1 to 10 mounted to the package body to be electrically connected to the first metal layer and the second metal layer; And
Light emitting device package including a sealing layer (sealing layer) surrounding the light emitting device.
KR1020100102334A 2010-10-20 2010-10-20 A light emitting device and a light emitting device package KR101769046B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100102334A KR101769046B1 (en) 2010-10-20 2010-10-20 A light emitting device and a light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100102334A KR101769046B1 (en) 2010-10-20 2010-10-20 A light emitting device and a light emitting device package

Publications (2)

Publication Number Publication Date
KR20120040856A true KR20120040856A (en) 2012-04-30
KR101769046B1 KR101769046B1 (en) 2017-08-17

Family

ID=46140607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100102334A KR101769046B1 (en) 2010-10-20 2010-10-20 A light emitting device and a light emitting device package

Country Status (1)

Country Link
KR (1) KR101769046B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4415575B2 (en) * 2003-06-25 2010-02-17 日亜化学工業株式会社 Semiconductor light emitting element and light emitting device using the same
JP5347219B2 (en) * 2006-10-25 2013-11-20 日亜化学工業株式会社 Semiconductor light emitting device

Also Published As

Publication number Publication date
KR101769046B1 (en) 2017-08-17

Similar Documents

Publication Publication Date Title
KR101762324B1 (en) A light emitting device
KR101761385B1 (en) Light emitting device
US10333031B2 (en) Light emitting element and lighting device
US8969897B2 (en) Light emitting device
KR101729263B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101799451B1 (en) A light emitting device
KR101742615B1 (en) A light emitting device package and a light emitting module
US10593836B2 (en) Light-emitting device
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
CN104377218A (en) Light emitting diode
EP2535953B1 (en) Light emitting device
KR20130065451A (en) Light emitting device
KR101663192B1 (en) A light emitting device
KR101777262B1 (en) A light emitting device
KR101769046B1 (en) A light emitting device and a light emitting device package
KR102170219B1 (en) Light Emitting Device and light emitting device package
KR102076238B1 (en) A light emitting device
KR101679760B1 (en) A light emitting device
KR101646665B1 (en) A light emitting device
KR20120086877A (en) A light emitting device
KR101735672B1 (en) A light emitting device and a light emitting device package
KR102362307B1 (en) Light emitting device
KR101813936B1 (en) Light emitting device
KR101692508B1 (en) A light emitting device
KR20120040854A (en) A light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant