KR101749357B1 - 접합용 페이스트, 및 반도체 소자와 기판의 접합 방법 - Google Patents

접합용 페이스트, 및 반도체 소자와 기판의 접합 방법 Download PDF

Info

Publication number
KR101749357B1
KR101749357B1 KR1020120016950A KR20120016950A KR101749357B1 KR 101749357 B1 KR101749357 B1 KR 101749357B1 KR 1020120016950 A KR1020120016950 A KR 1020120016950A KR 20120016950 A KR20120016950 A KR 20120016950A KR 101749357 B1 KR101749357 B1 KR 101749357B1
Authority
KR
South Korea
Prior art keywords
substrate
component
bonding paste
bonding
mass
Prior art date
Application number
KR1020120016950A
Other languages
English (en)
Other versions
KR20120096429A (ko
Inventor
요시마사 하야시
후유미 마와타리
다이시 마츠우라
가즈히코 야마사키
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20120096429A publication Critical patent/KR20120096429A/ko
Application granted granted Critical
Publication of KR101749357B1 publication Critical patent/KR101749357B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)
  • Conductive Materials (AREA)

Abstract

이 접합용 페이스트는, (A) 평균 입자경이 100 ㎚ 이하인 금속 나노 입자와, (B) 비점이 50 ∼ 100 ℃ 인 용제와, (C) 비점이 150 ∼ 200 ℃ 인 용제를 함유하고, 상기 (B) 성분과 상기 (C) 성분의 합계 100 질량부에 대해, 상기 (B) 성분의 함유량이 10 ∼ 30 질량부이다. 이 반도체 소자와 기판의 접합 방법은, 기판 상에 상기 접합용 페이스트를 도포하고, 상기 접합용 페이스트를 건조시키는 공정과, 상기 건조시킨 접합용 페이스트 상에 반도체 소자를 재치하고, 가열하는 공정을 갖는다.

Description

접합용 페이스트, 및 반도체 소자와 기판의 접합 방법{PASTE FOR JOINTING AND METHOD FOR JOINTING SEMICONDUCTOR DEVICE AND SUBSTRATE}
본 발명은 접합용 페이스트, 및 이 접합용 페이스트를 사용하여 반도체 소자와 기판을 접합하는 방법에 관한 것이다. 본 발명은, 특히 LED 소자 등과 같이 장시간의 가열이 바람직하지 않은 반도체 소자의 접합에 적합하다.
최근, LED 의 휘도를 높이기 위해 LED 에 요구되는 출력이 높아지고 있다. 이 LED 의 고출력화에 수반하는 열 발생의 대책으로서, 일반적으로 LED 소자와 기판의 접합에는, Sn : 20 질량％ 를 함유하는 Au-Sn 공정합금 (이하, 「Au20Sn」이라고 함) 땜납 페이스트를 사용한 금속 확산 접합이 실시되고 있다 (특허문헌 1, 특허문헌 2). Au20Sn 은 약 280 ℃ 의 높은 융점을 갖는다. 또, 서미스터, 열전 소자, 또는 페르체 소자용 반도체와 기판의 접합이나, SAW 디바이스나 수정 진동자 등의 패키지 뚜껑의 봉지 등에, Au20Sn 땜납 페이스트가 사용되고 있다.
이 Au20Sn 땜납 페이스트를 사용하여 리플로우로 (爐) 등에서 가열하는 경우에는, 융점이 280 ℃ 보다 높은 300 ∼ 310 ℃ 까지 온도를 올리는 것이 요구된다. 여기서, LED 소자로는 내열 온도가 330 ℃ 전후인 것이 있으며, LED 소자의 접합을 위해 300 ∼ 310 ℃ 까지 온도를 올리는 것은, LED 소자에 대한 열적 데미지의 관점에서 바람직하다고는 할 수 없다. 또한, 상기 온도까지 가열하면 LED 소자, Au-Sn 합금 땜납, 및 기판의 열팽창 계수의 차에 의한 응력이 커지게 된다. 또, 플럭스 잔류물이 증가하여 보다 주의 깊은 세정 공정이 필요해진다는 문제가 발생한다. 또, 서미스터, 열전 소자, 또는 페르체 소자와 기판의 접합이나, SAW 디바이스나 수정 진동자 등의 패키지 뚜껑의 봉지 등에, Au20Sn 땜납 페이스트를 사용하는 경우에도, 열팽창 계수의 차에 의한 응력이 커지게 된다. 또, 플럭스 잔류물이 증가하여 보다 주의 깊은 세정 공정이 필요해진다는 문제가 공통적으로 발생한다. 또한, 서미스터와 기판을 접합하기 위해 Au20Sn 땜납 페이스트를 사용하는 경우에는, 서미스터의 저항값이 변화하게 된다는 문제도 있다. 따라서, Au20Sn 땜납 페이스트보다 융점 또는 액상선 온도가 저온인 접합 재료가 요구되고 있다.
일본 공개특허공보 2007-67145호 일본 공개특허공보 2007-61857호
본 발명은, 상기 문제를 해결하기 위해 Au-Sn 합금 땜납보다 저온도에서 접합 가능한 접합용 페이스트, 및 이 접합용 페이스트를 사용한 반도체 소자와 기판의 접합 방법을 제공하는 것을 목적으로 한다.
본 발명의 접합용 페이스트, 및 이 접합용 페이스트를 사용한 반도체 소자와 기판의 접합 방법의 양태를 이하에 나타낸다.
[1] (A) 평균 입자경이 100 ㎚ 이하인 금속 나노 입자와, (B) 비점이 50 ∼ 100 ℃ 인 용제와, (C) 비점이 150 ∼ 200 ℃ 인 용제를 함유하고, 상기 (B) 성분과 상기 (C) 성분의 합계 100 질량부에 대해, 상기 (B) 성분의 함유량이 10 ∼ 30 질량부인 것을 특징으로 하는 접합용 페이스트.
[2] 상기 (A) 성분의 입경의 변동 계수가 50 ∼ 65 ％ 인 상기 [1] 에 기재된 접합용 페이스트.
[3] 상기 (A) 성분의 금속 나노 입자는, 상기 금속 나노 입자 : 100 질량부에 대해 Ag 를 75 질량부 이상 함유하는 상기 [1] 또는 [2] 에 기재된 접합용 페이스트.
[4] 상기 접합용 페이스트 : 100 질량부에 대해, 상기 (A) 성분의 함유량은 60 ∼ 95 질량부인 상기 [1] ∼ [3] 중 어느 1 항에 기재된 접합용 페이스트.
[5] 상기 (B) 성분이 아세톤, 메틸에틸케톤, 이소프로필알코올, 및 아세트산에틸에서 선택되는 1 종 이상인 상기 [1] ∼ [4] 중 어느 1 항에 기재된 접합용 페이스트.
[6] 상기 (C) 성분이 2-부톡시에탄올, 메틸메톡시부탄올, 시클로헥사논, 아세트산2-에톡시에틸, 메톡시아세트산, 및 디아세톤알코올에서 선택되는 1 종 이상인 상기 [1] ∼ [5] 중 어느 1 항에 기재된 접합용 페이스트.
[7] 반도체 소자와 기판의 접합에 사용되는 상기 [1] ∼ [6] 중 어느 1 항에 기재된 접합용 페이스트.
[8] 기판 상에 상기 [1] ∼ [7] 중 어느 1 항에 기재된 접합용 페이스트를 도포하고, 상기 접합용 페이스트를 건조시키는 공정과, 상기 건조시킨 접합용 페이스트 상에 반도체 소자를 재치 (載置) 하고, 가열하는 공정을 갖는 것을 특징으로 하는 반도체 소자와 기판의 접합 방법.
[9] 상기 가열 공정에서는, 대기 중 또는 불활성 가스 분위기 중에 있어서 180 ∼ 280 ℃ 의 온도에서, 5 ∼ 60 분간 가열하는 상기 [8] 에 기재된 반도체 소자와 기판의 접합 방법.
[10] 상기 반도체 소자가 LED 소자인 상기 [8] 또는 [9] 에 기재된 반도체 소자와 기판의 접합 방법.
상기 [1] 의 양태에 의하면, 200 ℃ 정도의 낮은 온도에서 접합할 수 있고, 접합부에 있어서 보이드의 발생이 억제된다. 또 양호한 도포성이 얻어진다. 따라서, 상기 [1] 의 양태에 관련된 접합용 페이스트는, LED 소자 등과 같이 고온도에서 장시간 가열하는 것이 바람직하지 않은 반도체 소자와 기판의 접합에 매우 유용하다.
또, 상기 [5] 의 양태에 의하면, 200 ℃ 정도의 낮은 온도에서 접합할 수 있다. 이 때문에, 접합부의 보이드의 발생이 억제된 반도체 소자와 기판의 접합체를 얻는 것이 가능하다.
도 1 은, 본 실시형태의 반도체 소자와 기판의 접합 방법을 설명하는 단면의 모식도이다.
이하, 본 발명을 실시형태에 기초하여 구체적으로 설명한다. 또한, 함유량을 나타내는 단위 "％" 는 특별히 나타내지 않는 한, 질량％ 를 나타낸다.
[접합용 페이스트]
본 실시형태의 접합용 페이스트는 (A) 평균 입자경이 100 ㎚ 이하인 금속 나노 입자와, (B) 비점이 50 ∼ 100 ℃ 인 용제와, (C) 비점이 150 ∼ 200 ℃ 인 용제를 함유하고, (B) 성분과 (C) 성분의 합계 100 질량부에 대해, (B) 성분을 10 ∼ 30 질량부 함유하는 것을 특징으로 한다.
《(A) 성분》
(A) 성분은, 평균 입자경이 100 ㎚ 이하인 금속 나노 입자이다. 금속으로는 Ag, Au, Pt, Pd, Ru, Ni, Cu, Sn, In, Zn, Fe, Cr, Mn 에서 선택되는 1 종 이상을 들 수 있다. 저온도에서의 소결성, 제조의 용이성 등의 관점에서 Ag, Au 등이 바람직하고, 또한 비용면에서 Ag 가 보다 바람직하다.
저온 소결성, 분산성, 패킹성의 관점에서, 금속 나노 입자의 평균 입자경은 100 ㎚ 이하이다. 금속 나노 입자의 안정성, 제조의 용이함의 관점에서, 금속 나노 입자의 평균 입자경은 20 ㎚ 이상이 바람직하고, 25 ∼ 85 ㎚ 가 더욱 바람직하며, 25 ∼ 70 ㎚ 가 가장 바람직하다. 평균 입자경이 100 ㎚ 보다 크면 패킹성이 나빠질 우려가 있다. 평균 입자경이 지나치게 작으면, 금속 나노 입자 소결체의 강도가 낮아질 우려가 있다. 여기서, 평균 입자경은 투과형 전자 현미경 (TEM) 관찰에 의해 측정된다. 구체적인 측정 방법은 후술한다. 저온 소결성, 분산성, 패킹성의 관점에서, 금속 나노 입자의 형상은 구상 또는 로드상인 것이 바람직하다.
(A) 성분의 입경의 변동 계수 (CV 값, 단위 : ％) 는 50 ∼ 65 ％ 인 것이 바람직하다. 상기 변동 계수는 52 ∼ 63 ％ 인 것이 더욱 바람직하고, 55 ∼ 60 ％ 인 것이 가장 바람직하다. 입경의 편차가 큰 경우, 즉 CV 값이 큰 경우, 접합용 페이스트의 접합 강도가 저하된다. 입경의 편차가 작은 경우, 즉 CV 값이 작은 경우에도 접합용 페이스트의 접합 강도가 저하된다. 입경의 변동 계수의 측정 방법을 이하에 설명한다. 먼저, 금속 나노 입자를 TEM 에 의해 약 50 만배 정도의 배율로 촬영한다. 이어서, 얻어진 화상으로부터 금속 나노 입자 200 개에 대해 1 차 입자경을 측정하고, 이 1 차 입자경의 평균값을 평균 입자경으로 한다. 다음으로, 상기 200 개의 입자의 1 차 입자경으로부터, 변동 계수를 식 : [{(표준 편차)/(평균 입경)}× 100] 에 의해 구한다.
금속 나노 입자의 안정성, 분산성의 관점에서, (A) 성분의 금속 나노 입자는 보호제로 화학 수식되어 있는 것이 바람직하다. 보호제는 유기 분자로 이루어지고, 유기 분자 주사슬의 탄소 골격이 탄소수 1 ∼ 3 인 것이 더욱 바람직하다. 이로써, 보호제는 저온도에서 분해되고, 금속 나노 입자를 저온도에서 소결할 수 있다. 보호제로는, 예를 들어 시트르산, 말산, 글리콜산을 들 수 있다.
《(B) 성분》
(B) 성분은, 도포시의 유동성을 접합용 페이스트에 부여한다. (B) 성분은 비점이 50 ∼ 100 ℃ 이기 때문에, 도포시에는 접합용 페이스트 중에 잔존하여 유동성을 부여한다. 그리고 (B) 성분은, 건조 후에는 휘발되어 접합용 페이스트의 유동성을 억제하여, 접합용 페이스트의 번짐을 방지할 수 있다. 또, (B) 성분은 건조 후에 휘발된다. 이로써, 반도체 소자와 기판 사이의 보이드 발생을 억제하여 본딩성을 향상시킨다. (B) 성분의 20 ℃ 에서의 증기압은 10 h㎩ 이상인 것이 바람직하다. 이로써, 건조 후의 휘발을 용이하게 실시할 수 있다.
(B) 성분으로는 아세톤 (비점 : 56 ℃, 증기압 (20 ℃) : 233 h㎩), 메틸에틸케톤 (비점 : 80 ℃, 증기압 (20 ℃) : 105 h㎩), 이소프로필알코올 (비점 : 82 ℃, 증기압 (20 ℃) : 43 h㎩), 아세트산에틸 (비점 : 77 ℃, 증기압 (20 ℃) : 97 h㎩) 등을 들 수 있다.
《(C) 성분》
(C) 성분은, 도포시의 유동성과 건조 후의 점착성을 접합용 페이스트에 부여한다. (C) 성분은 비점이 150 ∼ 200 ℃ 이기 때문에, 접합용 페이스트를 건조시킨 후에도 접합용 페이스트 중에 잔존한다. 그러나, 접합 페이스트 중의 금속 나노 입자가 소결될 때에는 (C) 성분은 휘발된다. 이 때문에, 잔류물 등이 되지 않아, 반도체 소자와 기판 사이의 보이드 발생을 억제한다. (C) 성분의 20 ℃ 에서의 증기압은 10 h㎩ 미만인 것이 바람직하다. 이로써, 건조 후의 휘발이 억제된다.
(C) 성분으로는 2-부톡시에탄올 (별명 : 부틸셀로솔브, 비점 : 170 ℃, 증기압 (20 ℃) : 0.8 h㎩), 메틸메톡시부탄올 (비점 : 174 ℃, 증기압 (20 ℃) : 0.67 h㎩), 시클로헥사논 (비점 : 156 ℃, 증기압 (20 ℃) : 4.7 h㎩), 아세트산2-에톡시에틸 (별명 : 셀로솔브아세테이트, 비점 : 156 ℃, 증기압 (20 ℃) : 1.6 h㎩), 메톡시아세트산 (별명 : 메톡시아세테이트, 비점 : 170 ℃, 증기압 (20 ℃) : 1.8 h㎩), 디아세톤알코올 (비점 : 168 ℃, 증기압 (20 ℃) : 1 h㎩) 등을 들 수 있다.
접합용 페이스트를 가열하여 얻어지는 금속 나노 입자 소결체의 전기 전도율, 열 전도율의 관점에서, (A) 성분에 있어서 금속 나노 입자 : 100 질량부에 대해 Ag 의 함유량이 75 질량부 이상, 100 질량부 이하인 것이 바람직하고, 85 질량부 이상, 100 질량부 이하인 것이 보다 바람직하다.
접합용 페이스트 : 100 질량부에 대해, (A) 성분의 함유량은 60 ∼ 95 질량부인 것이 바람직하고, 70 ∼ 90 질량부인 것이 더욱 바람직하다. (A) 성분이 적으면 금속 나노 입자 소결체의 강도가 부족하고, 이로써 반도체 소자와 기판 사이의 접합 강도가 저하될 우려가 있다. 또, 금속 나노 입자 소결체의 전기 전도율이 저하될 우려가 있다. (A) 성분이 많으면 접합용 페이스트의 도포성 (인쇄성) 이 저하될 우려가 있다.
접합용 페이스트의 도포성 (인쇄성) 의 관점에서, (B) 성분과 (C) 성분의 합계 100 질량부에 대해, (B) 성분의 함유량은 10 ∼ 30 질량부이다.
또, 접합용 페이스트는 본 실시형태의 목적을 손상시키지 않는 범위에서 소포제, 요변제, 평활재, 리올로지 조정제 등의 첨가제를 함유시킬 수 있다.
본 실시형태의 접합용 페이스트는 저온에서 접합할 수 있고, 접합부 보이드의 발생이 억제되며, 또한 도포성이 양호하기 때문에, 피접합체가 반도체 소자와 기판인 경우에 바람직하고, 반도체 소자가 장시간 가열이 바람직하지 않은 LED 소자이면 특히 바람직하다.
[반도체 소자와 기판의 접합 방법]
본 실시형태의 반도체 소자와 기판의 접합 방법은, 기판 상에 상기한 본 실시형태의 접합용 페이스트를 도포하고, 건조시키는 공정과, 상기 건조시킨 접합용 페이스트 상에 반도체 소자를 재치하고, 가열하는 공정을 갖는다.
도 1 은, 본 실시형태의 반도체 소자와 기판의 접합 방법을 설명하는 단면의 모식도를 나타낸다. 먼저, 도 1 의 (A) 와 같이 기판 (1) 을 준비한다. 다음으로, 도 1 의 (B) 와 같이 기판 (1) 상에 접합용 페이스트 (2) 를 도포하고, 건조시킨다. 건조 온도는 80 ∼ 110 ℃ 가 바람직하다. 그 후, 도 1 의 (C) 와 같이 접합용 페이스트 (2) 상에 반도체 소자 (3) 를 탑재한다. 이어서, 가열함으로써 도 1 의 (D) 에 나타내는 바와 같이, 접합용 페이스트는 금속 나노 입자의 소결체 (20) (소결 후의 접합용 페이스트) 가 되고, 반도체 소자 (3) 와 기판 (1) 은 소결체 (20) 에 의해 접합된다.
반도체 소자로는 LED 소자, 서미스터, 열전 소자, 페르체 소자용 반도체 등을 들 수 있다.
기판은 특별히 한정되지 않지만, 기판으로는 유리, 세라믹스, 고분자 재료 혹은 실리콘으로 이루어지는 기판 중 어느 것, 또는 유리, 세라믹스, 고분자 재료, 및 실리콘으로 이루어지는 군에서 선택된 2 종류 이상의 적층체를 사용할 수 있다. 고분자 기판으로는, 폴리이미드나 PET (폴리에틸렌테레프탈레이트) 등의 유기 폴리머에 의해 형성된 기판을 들 수 있다.
(A) 성분의 금속 나노 입자의 제조 방법의 일례를, 은나노 입자의 경우에 대해 설명한다. 먼저, 질산은을 탈이온수 등의 물에 용해시켜 금속염 수용액을 조제한다. 한편, 시트르산나트륨을 탈이온수 등의 물에 용해시켜 농도 10 ∼ 40 질량％ 의 시트르산나트륨 수용액을 조제한다. 이 시트르산나트륨 수용액에, 질소 가스 등의 불활성 가스의 기류 중에서 입자상 또는 분말상의 황산제1철을 직접 첨가하여 용해시키고, 시트르산 이온과 제1철 이온을 3 : 2 의 몰비로 함유하는 환원제 수용액을 조제한다. 다음으로, 불활성 가스 기류 중에서 환원제 수용액을 교반하면서, 이 환원제 수용액에 금속염 수용액을 적하하여 혼합한다. 여기서, 금속염 수용액의 첨가량이 환원제 수용액 양의 1/10 이하가 되도록, 각 용액의 농도를 조정하는 것이 바람직하다. 이로써, 실온의 금속염 수용액을 적하해도 반응 온도가 30 ∼ 60 ℃ 로 유지된다. 또, 환원제로서 첨가되는 제1철 이온의 당량이 금속 이온의 당량의 3 배가 되도록, 양방의 수용액의 혼합비를 조정한다. 즉, (금속염 수용액 중의 금속 이온의 몰수) × (금속 이온의 가수) ＝ 3 × (환원제 수용액 중의 제1철 이온의 몰수) 가 되도록, 양방의 수용액의 혼합비를 조정한다. 금속염 수용액의 적하가 종료된 후, 혼합액의 교반을 다시 10 ∼ 300 분간 계속하여, 금속 콜로이드로 이루어지는 분산액을 조제한다. 이 분산액을 실온에서 방치하고, 침강된 금속 나노 입자의 응집물을 디캔테이션이나 원심 분리법 등에 의해 분리한다. 이어서, 이 분리물에 탈이온수 등의 물을 첨가하여 분산체로 하고, 한외 여과에 의해 탈염 처리한다. 또한, 계속해서 물과 상용 (相溶) 하는 유기 용제로 치환 세정하여, 금속 (은) 의 함유량을 2.5 ∼ 50 질량％ 로 한다. 그 후, 원심 분리기를 사용하고, 이 원심 분리기의 원심력을 조정하여 조 (粗) 입자를 분리한다. 이로써, 금속 나노 입자의 1 차 입자경이 20 ∼ 100 ㎚ 의 범위 내이고, 또한 입경의 변동 계수가 50 ∼ 65 ％ 가 되도록 조제한다. 또한, 시트르산나트륨을 사용함으로써, 은나노 입자는 시트르산 (보호제) 에 의해 화학 수식된다. 시트르산의 유기 분자 주사슬의 탄소 골격의 탄소수는 3 이다. 시트르산나트륨을 말산나트륨 또는 글리콜산나트륨으로 치환하면, 말산 또는 글리콜산 (보호제) 에 의해 은나노 입자는 화학 수식된다. 말산 또는 글리콜산의 유기 분자 주사슬의 탄소 골격의 탄소수는 2 또는 1 이다. 이와 같이, 시트르산나트륨을, 말산나트륨 또는 글리콜산나트륨으로 치환함으로써, 은나노 입자를 화학 수식하는 보호제의 유기 분자 주사슬의 탄소 골격의 탄소수를 3 에서 2 또는 1 로 할 수 있다.
은나노 입자 이외의 금속 나노 입자를 구성하는 금속으로서 Au, Pt, Pd, Ru, Ni, Cu, Sn, In, Zn, Fe, Cr, Mn 을 사용하는 경우에는, 금속염 수용액을 조제할 때에 사용한 질산은을 염화금산, 염화백금산, 질산팔라듐, 3 염화루테늄, 염화니켈, 질산제1구리, 2 염화주석, 질산인듐, 염화아연, 황산철, 황산크롬 또는 황산망간으로 바꾼다. 이 이외에는, 상기와 동일하게 하여 분산체를 조제할 수 있다.
원하는 성분을 통상적인 방법에 의해 페인트 쉐이커, 볼 밀, 샌드 밀, 센트리 밀, 3 본롤 등에 의해 혼합함으로써, (B) 성분 및 (C) 성분 중에 (A) 성분을 분산시킨다. 이로써 접합용 페이스트를 제조할 수 있다. 물론, 통상적인 교반 조작에 의해 제조할 수도 있다.
접합용 페이스트의 도포는 스프레이 코팅법, 디스펜서 코팅법, 스핀 코팅법, 나이프 코팅법, 슬릿 코팅법, 잉크젯 코팅법, 스크린 인쇄법, 오프셋 인쇄법, 또는 다이 코팅법 중 어느 것인 것이 바람직하지만, 이것에 한정되는 것은 아니며, 모든 방법을 이용할 수 있다.
스프레이 코팅법은, 접합용 페이스트를 압축 에어에 의해 안개상 (霧狀) 으로 하여 기판에 도포하거나, 또는 분산체 (접합용 페이스트) 자체를 가압해서 안개상으로 하여 기판에 도포하는 방법이다. 디스펜서 코팅법은, 예를 들어 접합용 페이스트를 주사기에 넣고, 이 주사기의 피스톤을 누름으로써 주사기 선단의 미세 노즐로부터 분산체 (접합용 페이스트) 를 토출시켜, 기판에 도포하는 방법이다. 스핀 코팅법은, 접합용 페이스트를 회전하고 있는 기판 상에 적하하고, 이 적하한 접합용 페이스트를 그 원심력에 의해 기판 둘레 가장자리로 확산시키는 방법이다. 나이프 코팅법은, 나이프의 선단과 소정의 간극을 둔 기판을 수평 방향으로 이동 가능하게 형성하고, 이 나이프보다 상류측의 기판 상에 접합용 페이스트를 공급하여, 기판을 하류측을 향하여 수평 이동시키는 방법이다. 슬릿 코팅법은, 접합용 페이스트를 좁은 슬릿으로부터 유출시켜 기판 상에 도포하는 방법이다. 잉크젯 코팅법은, 시판되는 잉크젯 프린터의 잉크 카트리지에 접합용 페이스트를 충전하고, 기판 상에 잉크젯 인쇄하는 방법이다. 스크린 인쇄법은, 패턴 지시재로서 사 (紗) 를 사용하고, 그 위에 제조된 판 화상을 통해 접합용 페이스트를 기판에 전이시키는 방법이다. 오프셋 인쇄법은, 판에 붙인 접합용 페이스트를 직접 기판에 부착시키지 않고, 판으로부터 한번 고무 시트에 전사시키고, 고무 시트로부터 재차 기판에 전이시키는 인쇄 방법으로, 접합용 페이스트의 발수성을 이용하고 있다. 다이 코팅법은, 다이 내에 공급된 접합용 페이스트를 매니폴드로 분배시켜 슬릿으로부터 박막 상에 압출하여, 주행하는 기판의 표면을 도공하는 방법이다. 다이 코팅법에는, 슬롯 코트 방식이나 슬라이드 코트 방식, 커튼 코트 방식이 있다.
다음으로, 접합용 페이스트를 도포한 기판을 자연 건조, 또는 건조기 등을 사용하여 건조시키고, 접합용 페이스트 도막을 형성한다.
건조시킨 접합용 페이스트 도막 상에 반도체 소자를 재치하는 방법은, 당업자에게 공지된 방법이어도 되고, 마운터 등을 사용할 수 있다.
이어서, 반도체 소자가 탑재된 접합용 페이스트 도막을 갖는 기판을, 대기 중 또는 질소나 아르곤 등의 불활성 가스 분위기 중에서 180 ∼ 280 ℃, 바람직하게는 180 ∼ 230 ℃ 의 온도에서, 5 ∼ 60 분간, 바람직하게는 15 ∼ 40 분간 유지하여 소성한다. 여기서, 금속 나노 입자가 Ag 인 경우에는, 은나노 입자 표면의 활성화에 수반하는 소결성 향상, 보호제의 휘발성 또는 분해성의 관점에서 대기 중에서 가열 (소성) 하는 것이 바람직하다.
소성 온도가 180 ℃ 미만에서는, 금속 나노 입자의 소결이 충분히 일어나지 않을 우려가 있다. 소성 온도가 280 ℃ 를 초과하면, 저온 프로세스라는 생산상의 메리트를 살릴 수 없다. 즉, 제조 비용이 증대되어 생산성이 저하되게 된다. 또, 특히 반도체 소자가 LED 소자 등과 같이 비교적 열에 약한 경우, 소성 공정에 의해 반도체 소자가 열적 데미지를 받게 된다.
소성 시간이 5 분 미만에서는, 금속 나노 입자의 소결이 충분히 일어나지 않는다. 소성 시간이 60 분을 초과하면, 필요 이상으로 제조 비용이 증대되어 생산성이 저하되게 된다. 또, LED 소자 등의 반도체 소자가 열적 데미지를 받을 우려가 발생한다.
이상에 의해, 반도체 소자와 기판의 접합체를 얻을 수 있다. 이와 같이, 본 실시형태의 반도체 소자와 기판의 제조 방법은, 200 ℃ 정도의 저온에서 접합할 수 있고, 이로써 접합부 보이드의 발생이 억제된다. 또, 도포성이 양호한 접합용 페이스트를 제공할 수 있다. 본 실시형태는, LED 소자 등의 반도체 소자와 기판의 접합과 같이, 고온도에서 장시간 가열하는 것이 바람직하지 않은 접합에 매우 유용하다. 또, SAW 디바이스나 수정 진동자 등의 패키지 뚜껑의 봉지 등에도 유용하다.
실시예
이하에, 실시예에 의해 본 발명을 상세하게 설명하는데, 본 발명은 이들에 한정되는 것은 아니다.
이하와 같이 하여 은나노 입자를 제조하였다. 먼저, 질산은을 탈이온수에 용해시켜 금속염 수용액을 조제하였다. 한편, 시트르산나트륨을 탈이온수에 용해시켜 농도 20 ％의 시트르산나트륨 수용액을 조제하였다. 이 시트르산나트륨 수용액에, 질소 가스의 기류 중에서 입자상의 황산제1철을 직접 첨가하여 용해시키고, 시트르산 이온과 제1철 이온을 3 : 2 의 몰비로 함유하는 환원제 수용액을 조제하였다. 다음으로, 질소 가스 기류 중에서 환원제 수용액을 교반하면서, 이 환원제 수용액에 금속염 수용액을 적하하여 혼합하였다. 여기서, 금속염 수용액의 첨가량이 환원제 수용액의 양의 5 ％ 가 되도록, 각 용액의 농도를 조정하였다. 이로써, 실온의 금속염 수용액을 적하해도 반응 온도가 30 ∼ 60 ℃ 로 유지되도록 하였다. 또, 양방의 수용액 (환원제 수용액과 금속염 수용액) 의 혼합비는, 환원제로서 첨가되는 제1철 이온의 당량이 금속 이온의 당량의 3 배가 되도록 조정하였다. 즉, (금속염 수용액 중의 금속 이온의 몰수) × (금속 이온의 가수) ＝ 3 × (환원제 수용액 중의 제1철 이온의 몰수) 가 되도록, 양방의 수용액의 혼합비를 조정하였다. 금속염 수용액의 적하가 종료된 후, 혼합액의 교반을 다시 240 분간 계속하여, 금속 콜로이드로 이루어지는 분산액을 조제하였다. 이 분산액을 실온에서 방치하고, 침강시킨 금속 나노 입자의 응집물을 디캔테이션이나 원심 분리법 등에 의해 분리하였다. 그 후, 이 분리물에 탈이온수를 첨가하여 분산체로 하고, 한외 여과에 의해 탈염 처리하였다. 또한, 계속해서 물과 상용하는 유기 용제로 치환 세정하여, 금속 (은) 의 함유량을 30 질량％ 로 하였다. 그 후, 원심 분리기를 사용하고, 이 원심 분리기의 원심력을 조정하여 조입자를 분리하였다. 이로써, 은나노 입자의 1 차 입자경이 20 ∼ 100 ㎚ 이고, 또한 입경의 변동 계수가 50 ∼ 65 ％ 가 되도록 조제하였다. 상세하게는 입경의 변동 계수는 58 ％ 였다. 또, 원심 분리기의 원심력을 변경하여, 변동 계수 (CV 값, 단위 : ％) 가 50 ％ 미만인 은나노 입자와, 변동 계수가 65 ％ 를 초과하는 은나노 입자를 조제하였다. 또한, 상기 3 종의 은나노 입자의 평균 입자경은, 모두 42 ㎚ 였다.
이와 같이 하여 얻어진 은나노 입자를 연고병에 칭량하고, (C) 성분을 첨가하여 믹서 등으로 혼합하였다. 그 후, (B) 성분을 첨가하고 다시 믹서 등으로 혼합하여 100 g 의 접합용 페이스트를 얻었다. 또한, 은나노 입자 : 80 질량부에 대해, (B) 와 (C) 의 총 성분량이 20 질량부가 되도록 조정하였다. 표 1 ∼ 5 에 실시예 1 ∼ 18, 비교예 1 ∼ 18 의 배합을 나타낸다.
(인쇄성의 평가)
이와 같이 하여 얻어진 접합용 페이스트 : 2.8 g 을, 표면에 Ni/Au 도금이 실시된 Si 제 기판의 도금면에 스크린 인쇄기로 도포하고, 길이 : 20 ㎜, 폭 : 20 ㎜, 두께 : 0.5 ㎜ 의 도막을 제조하였다. 육안에 의해 번짐이나 흐릿해짐 등을 확인하여 인쇄성을 평가하였다. 번짐 및 흐릿해짐이 없는 것을 「A (Good)」, 번짐 또는 흐릿해짐이 있는 것을 「B (Bad)」로 평가하였다. 표 1 ∼ 5 에 인쇄성의 결과를 나타낸다. 또한, 인쇄성의 평가에서는 1 차 입자경이 20 ∼ 100 ㎚ 이고, 또한 입경의 변동 계수가 50 ∼ 65 ％ 인 은나노 입자 (평균 입자경 : 42 ㎚, 변동 계수 : 58 ％) 를 함유하는 접합용 페이스트를 사용하였다.
(본딩성의 평가)
길이 : 5 ㎜, 폭 : 5 ㎜, 두께 : 5 ㎜ 의 사파이어 기판을 소자의 대용품으로서 준비하였다. Si 제 기판에 도포된 접합용 페이스트 상에, 소자 (사파이어 기판) 를 재치하고, 대기 중 200 ℃ 에서 20 분간 소성하여 접합체를 얻었다. 얻어진 접합체의 본딩성을 육안에 의해 평가하였다. 형상이 안정적인 경우를 「A (Good)」, 형상이 결락되어 있는 경우를 「B (Bad)」로 하였다. 표 1 ∼ 5 에 본딩성의 결과를 나타낸다. 또한, 본딩성의 평가에서는 1 차 입자경이 20 ∼ 100 ㎚ 이고, 또한 입경의 변동 계수가 50 ∼ 65 ％ 인 은나노 입자 (평균 입자경 : 42 ㎚, 변동 계수 : 58 ％) 을 함유하는 접합용 페이스트를 사용하였다.
(전단 강도의 측정)
데이지·재팬 주식회사 제조 본드 테스터 (형번 : 시리즈 4000) 를 사용하여, 이하와 같이 전단 강도를 측정하였다. 상기 본딩성의 평가에서 얻어진 접합체를 Si 제 기판을 아래로 하여 수평으로 고정시켰다. 그리고, 소자 (사파이어 기판) 를 쉐어툴에서 옆에서부터 수평으로 눌러, 소자 (사파이어 기판) 와 Si 제 기판의 접합면이 파단되었을 때의 강도를 측정하였다. 표 1 ∼ 5 에 전단 강도의 결과를 나타낸다. 또한, 표 1 ∼ 5 의 전단 강도란의 (a), (b), (c) 는, 각각 (A) 성분의 금속 나노 입자 (은나노 입자) 의 입경의 변동 계수가 상이하다. (a) 는 입경의 변동 계수가 50 ％ 미만인 금속 나노 입자를 함유하는 접합용 페이스트가 사용된 접합체의 전단 강도이다. (b) 는 입경의 변동 계수가 50 ∼ 65 ％ 인 금속 나노 입자를 함유하는 접합용 페이스트가 사용된 접합체의 전단 강도이다. (c) 는 입경의 변동 계수가 65 ％ 를 초과하는 금속 나노 입자를 함유하는 접합용 페이스트가 사용된 접합체의 전단 강도이다.
Figure 112012013457300-pat00001
Figure 112012013457300-pat00002
Figure 112012013457300-pat00003
Figure 112012013457300-pat00004
Figure 112012013457300-pat00005
표 1 ∼ 5 로부터 알 수 있는 바와 같이, 실시예 1 ∼ 18 전체에 있어서 인쇄성 및 본딩성이 양호하고, 또한 전단 강도가 높았다. 특히, (A) 성분의 금속 나노 입자의 입경의 변동 계수가 50 ∼ 65 ％ 인 경우 (항목 (b)) 의 전단 강도가, 39 ∼ 44 ㎫ 로 매우 높았다. 이에 반해, (B) 성분을 함유하지 않는 비교예 1, 3, 5, 7, 9, 11, 13, 15, 17 에서는 본딩성이 나쁘고, 전단 강도도 20 ㎫ 미만인 결과가 많았다. 또, (B) 성분과 (C) 성분의 합계 100 질량부에 대해, (B) 성분을 50 질량부 함유하는 비교예 2 는 인쇄성이 나쁘고, 접합 강도도 실시예에 비해 낮았다.
본 실시형태의 접합용 페이스트는 저온에서 접합할 수 있고, 접합부 보이드의 발생이 억제된다. 또한 양호한 도포성이 얻어진다. 따라서, 본 실시형태는, ED 소자 등과 같이 고온도에서 장시간 가열하는 것이 바람직하지 않은 반도체 소자와 기판의 접합 공정에 바람직하게 적용할 수 있다.
1 : 기판
2 : 접합용 페이스트
20 : 소결 후의 접합용 페이스트
3 : 반도체 소자

Claims (10)

  1. (A) 시트르산, 말산, 또는 글리콜산에 의해 화학 수식되고, 평균 입자경이 20 ㎚ 이상 100 ㎚ 이하이고, 입경의 변동 계수가 50 ∼ 65 ％ 인 금속 나노 입자와,
    (B) 비점이 50 ∼ 100 ℃ 인 용제와,
    (C) 비점이 150 ∼ 200 ℃ 인 용제를 함유하고,
    상기 (B) 성분과 상기 (C) 성분의 합계 100 질량부에 대해, 상기 (B) 성분의 함유량이 10 ∼ 30 질량부인 것을 특징으로 하는 접합용 페이스트.
  2. 제 1 항에 있어서,
    피접합체가, 반도체 소자와 기판인 접합용 페이스트.
  3. 제 2 항에 있어서,
    상기 반도체 소자가, LED 소자인 접합용 페이스트.
  4. 제 1 항에 있어서,
    상기 (A) 성분의 금속 나노 입자는, 상기 금속 나노 입자 : 100 질량부에 대해, Ag 를 75 질량부 이상 함유하는 접합용 페이스트.
  5. 제 1 항에 있어서,
    상기 접합용 페이스트 : 100 질량부에 대해, 상기 (A) 성분의 함유량은 60 ∼ 95 질량부인 접합용 페이스트.
  6. 제 1 항에 있어서,
    상기 (B) 성분이 아세톤, 메틸에틸케톤, 이소프로필알코올, 및 아세트산에틸에서 선택되는 1 종 이상인 접합용 페이스트.
  7. 제 1 항에 있어서,
    상기 (C) 성분이 2-부톡시에탄올, 메틸메톡시부탄올, 시클로헥사논, 아세트산2-에톡시에틸, 메톡시아세트산, 및 디아세톤알코올에서 선택되는 1 종 이상인 접합용 페이스트.
  8. 기판 상에 제 2 항 또는 제 3 항에 기재된 접합용 페이스트를 도포하고, 상기 접합용 페이스트를 건조시키는 공정과,
    상기 건조시킨 접합용 페이스트 상에 반도체 소자를 재치 (載置) 하고, 가열하는 공정을 갖는 것을 특징으로 하는 반도체 소자와 기판의 접합 방법.
  9. 제 8 항에 있어서,
    상기 가열 공정에서는, 대기 중 또는 불활성 가스 분위기 중에 있어서 180 ∼ 280 ℃ 의 온도에서, 5 ∼ 60 분간 가열하는 반도체 소자와 기판의 접합 방법.
  10. 삭제
KR1020120016950A 2011-02-22 2012-02-20 접합용 페이스트, 및 반도체 소자와 기판의 접합 방법 KR101749357B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011035348A JP5741809B2 (ja) 2011-02-22 2011-02-22 接合用ペースト、および半導体素子と基板の接合方法
JPJP-P-2011-035348 2011-02-22

Publications (2)

Publication Number Publication Date
KR20120096429A KR20120096429A (ko) 2012-08-30
KR101749357B1 true KR101749357B1 (ko) 2017-06-20

Family

ID=46655309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120016950A KR101749357B1 (ko) 2011-02-22 2012-02-20 접합용 페이스트, 및 반도체 소자와 기판의 접합 방법

Country Status (4)

Country Link
JP (1) JP5741809B2 (ko)
KR (1) KR101749357B1 (ko)
CN (1) CN102642094B (ko)
TW (1) TWI566874B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3778075A4 (en) * 2018-03-28 2021-12-29 Mitsubishi Materials Corporation Sintered porous silver film and production method for joint body

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5815309B2 (ja) * 2011-07-05 2015-11-17 旭化成イーマテリアルズ株式会社 アルカリ可溶性重合体、それを含む感光性樹脂組成物、及びその用途
JP5943136B1 (ja) * 2015-12-28 2016-06-29 千住金属工業株式会社 フラックスコートボール、はんだ継手およびフラックスコートボールの製造方法
JP6669420B2 (ja) * 2018-01-22 2020-03-18 バンドー化学株式会社 接合用組成物
JP6956765B2 (ja) * 2019-08-07 2021-11-02 Ｊｘ金属株式会社 銅粉ペーストを用いた接合方法
JP6956766B2 (ja) * 2019-08-07 2021-11-02 Ｊｘ金属株式会社 銅粉ペーストを用いた接合方法
CN110783013B (zh) * 2019-11-06 2021-06-15 英利能源（中国）有限公司 一种太阳能电池电极浆料和电池片及其组件的制备方法
CN113321526B (zh) * 2021-05-28 2023-04-14 深圳顺络电子股份有限公司 牺牲浆料制备材料和其制备方法以及气体传感器制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084620A (ja) 2006-09-26 2008-04-10 Dowa Electronics Materials Co Ltd 銀粒子粉末およびその製造法
JP2009091515A (ja) 2007-10-11 2009-04-30 Ricoh Co Ltd ペーストの製造方法、及びペースト
JP2010160953A (ja) 2009-01-08 2010-07-22 Mitsubishi Materials Corp Ａｕコロイド塗布材
JP2010202910A (ja) 2009-03-02 2010-09-16 Mitsubishi Materials Corp 銀ナノ粒子及びこの銀ナノ粒子を用いた組成物並びにこの組成物を用いた導電性塗膜

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57185316A (en) * 1981-05-11 1982-11-15 Sumitomo Metal Mining Co Ltd Electrically conductive resin paste
EP0239901B1 (en) * 1986-03-31 1992-11-11 Tatsuta Electric Wire & Cable Co., Ltd Conductive copper paste composition
JP3851767B2 (ja) * 2000-10-16 2006-11-29 ソニーケミカル＆インフォメーションデバイス株式会社 接着フィルム、及び接着フィルムの製造方法
TW591095B (en) * 2000-10-25 2004-06-11 Harima Chemical Inc Electro-conductive metal paste and method for production thereof
JP4284550B2 (ja) * 2003-09-12 2009-06-24 独立行政法人産業技術総合研究所 微細な液滴の形状で噴射し、積層塗布可能な金属ナノ粒子分散液
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
JP2008004651A (ja) * 2006-06-21 2008-01-10 Hitachi Ltd 異方性微粒子を用いた接合材料
US8555491B2 (en) * 2007-07-19 2013-10-15 Alpha Metals, Inc. Methods of attaching a die to a substrate
JPWO2010055888A1 (ja) * 2008-11-14 2012-04-12 旭硝子株式会社 封着材料層付きガラス部材の製造方法と電子デバイスの製造方法
SG172144A1 (en) * 2008-12-17 2011-07-28 Hitachi Chemical Co Ltd Resin paste for die bonding, method for producing semiconductor device, and semiconductor device
JP5688895B2 (ja) * 2008-12-26 2015-03-25 Ｄｏｗａエレクトロニクス株式会社 微小銀粒子粉末と該粉末を使用した銀ペースト
JP4778078B2 (ja) * 2009-02-06 2011-09-21 信越化学工業株式会社 接着剤組成物、接着用シート、ダイシング・ダイアタッチフィルム及び半導体装置
JP5611537B2 (ja) * 2009-04-28 2014-10-22 日立化成株式会社 導電性接合材料、それを用いた接合方法、並びにそれによって接合された半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084620A (ja) 2006-09-26 2008-04-10 Dowa Electronics Materials Co Ltd 銀粒子粉末およびその製造法
JP2009091515A (ja) 2007-10-11 2009-04-30 Ricoh Co Ltd ペーストの製造方法、及びペースト
JP2010160953A (ja) 2009-01-08 2010-07-22 Mitsubishi Materials Corp Ａｕコロイド塗布材
JP2010202910A (ja) 2009-03-02 2010-09-16 Mitsubishi Materials Corp 銀ナノ粒子及びこの銀ナノ粒子を用いた組成物並びにこの組成物を用いた導電性塗膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3778075A4 (en) * 2018-03-28 2021-12-29 Mitsubishi Materials Corporation Sintered porous silver film and production method for joint body

Also Published As

Publication number Publication date
KR20120096429A (ko) 2012-08-30
JP2012174480A (ja) 2012-09-10
TWI566874B (zh) 2017-01-21
CN102642094B (zh) 2015-09-02
CN102642094A (zh) 2012-08-22
JP5741809B2 (ja) 2015-07-01
TW201244866A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
KR101749357B1 (ko) 접합용 페이스트, 및 반도체 소자와 기판의 접합 방법
TWI635051B (zh) 銀-鉍粉末、導電性糊及導電膜
KR101709302B1 (ko) 저온 소결성 접합재 및 상기 접합재를 이용한 접합 방법
WO2017033911A1 (ja) 低温焼結性に優れる金属ペースト及び該金属ペーストの製造方法
WO2006126499A1 (ja) 導電性ペーストおよびそれを用いた配線基板
EP2990142B1 (en) Metal nanoparticle dispersion, process for producing metal nanoparticle dispersion, and bonding method
KR20090115854A (ko) 금속 나노 입자 분산액 및 그 제조 방법 그리고 금속 나노 입자의 합성 방법
KR20180004853A (ko) 접합재료, 접합체, 및 접합방법
KR101866111B1 (ko) 저온 소결성이 우수한 은 페이스트 및 당해 은 페이스트의 제조 방법
TW201502108A (zh) 具有難以燒結之貴金屬或非貴金屬表面上之經塗覆氧化銀的燒結糊狀物
JP2007194122A (ja) 導電性ペーストおよびそれを用いた配線基板
KR101522117B1 (ko) 반도체소자 접합용 귀금속 페이스트
TW201542731A (zh) 接合用組成物及使用該組成物之金屬接合體
JPWO2016067599A1 (ja) 接合用組成物
JP2017535024A (ja) 銅含有導電性ペースト、及び銅含有導電性ペーストから作製された電極
JP5923698B2 (ja) 貴金属ペーストを用いた半導体デバイスの製造方法
EP3590633A1 (en) Bonding material and bonded body using same
JP6677231B2 (ja) 電子部品の接合方法および接合体の製造方法
WO2019142633A1 (ja) 接合用組成物
JP6511773B2 (ja) Ａｕ−Ｓｎ合金はんだペースト、Ａｕ−Ｓｎ合金はんだペーストの製造方法、Ａｕ−Ｓｎ合金はんだ層の製造方法
JP7335768B2 (ja) 銀被覆金属粉末およびその製造方法並びに導電性塗料
WO2019069936A1 (ja) 銀微粒子分散液
JP2022049054A (ja) 導電体作製方法、金属ペースト及び導電体
TW202113876A (zh) 接合性導體膠
EP3690898A1 (en) Electroconductive paste

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right