KR101718413B1 - 보정 장치 및 보정 기능을 갖는 화상표시장치 - Google Patents

보정 장치 및 보정 기능을 갖는 화상표시장치 Download PDF

Info

Publication number
KR101718413B1
KR101718413B1 KR1020157035516A KR20157035516A KR101718413B1 KR 101718413 B1 KR101718413 B1 KR 101718413B1 KR 1020157035516 A KR1020157035516 A KR 1020157035516A KR 20157035516 A KR20157035516 A KR 20157035516A KR 101718413 B1 KR101718413 B1 KR 101718413B1
Authority
KR
South Korea
Prior art keywords
data
unit
clock
intensity
receiving
Prior art date
Application number
KR1020157035516A
Other languages
English (en)
Other versions
KR20160009648A (ko
Inventor
요헤이 이시조네
Original Assignee
가부시키가이샤 세레브렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 세레브렉스 filed Critical 가부시키가이샤 세레브렉스
Publication of KR20160009648A publication Critical patent/KR20160009648A/ko
Application granted granted Critical
Publication of KR101718413B1 publication Critical patent/KR101718413B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Information Transfer Systems (AREA)

Abstract

표시 모듈 (특히 COG형 표시 모듈)에 있어서의 각 배선마다의 전송특성을 최적화하는 보정 장치와, 그와 같은 보정 장치를 탑재한 표시 모듈을 제공한다. 이를 위하여, 배선(31)을 통해 수신장치(41)에 데이터를 송신하기 위한 제1 송신부(11)와, 제 1송신부(11)가 송신하는 데이터를 생성하는 데이터 생성부(13)와, 데이터 생성부(13)가 생성하는 보정 신호를 제어하기 위한 보정 엔진(15)을 가지는 송신장치에 있어서, 보정 엔진(15)은 보정 신호가 데이터에 매입되어 있는 클록 비트에 대하여 소정의 타이밍 양만큼 타이밍을 벗어날 수 있도록 데이터 생성부(13)가 생성하는 보정 신호를 제어하는 송신장치(1)를 포함할 수 있다.

Description

보정 장치 및 보정 기능을 갖는 화상표시장치 {CALIBRATION DEVICE AND IMAGE DISPLAY DEVICE WITH CALIBRATION FUNCTION}
본 발명은 보정 장치 및 보정 기능을 갖는 화상표시장치에 관한 것이다.
특개 2009-047877호 공보에는 칩 온 글라스 (COG) 형 표시 모듈이 개시되어있다.
특개 2009-047877호 공보
COG형 표시 모듈은 유리 기판 상에 복수의 구동 장치와 배선을 배치한다. 유리 기판상의 배선은 일반 PCB 배선에 비해 저항이 높기 때문에, 배선에 의한 신호 품질 저하가 크며, 배선마다의 특성 편차가 크다는 문제가 있다.
그래서, 본 발명은 표시 모듈 (특히 COG형 표시 모듈)에 있어서 각 배선마다의 전송특성을 최적으로 하는 보정 장치나, 그와 같은 보정 장치를 탑재한 표시 모듈을 제공하는 것을 목적으로 한다.
본 발명은 기본적으로는 송신장치 (타이밍 컨트롤러)가 마스터 되고, 전송상황을 파악함으로써, 드라이버를 포함한 전송시스템 전체를 제어하고, 이에 따라 배선 특성에 편차가 있어도 쉽게　조절할 수 있다는 연구 결과에 근거한다.　일반적으로 COG형 표시 모듈은, 배선과 드라이버 등이 이미 존재하기 때문에 타이밍 콘트롤러 측에서 임플리먼트(implement)된 시스템의 조절을 함으로써, 적절한 구동을 확보할 수 있다. 이러한 시스템에서는, 타이밍 컨트롤러가 보정 패턴을 고속랜으로 송신한다.　그리고 드라이버가 수신한 데이터를 저속 채널로 반송한다.　타이밍 컨트롤러는 이 데이터를 받아 타이밍 컨트롤러의 보정 엔진이 드라이버의 수신 상태를 판정한다.　그리고 보정 엔진의 분석 상황에 따라 타이밍 컨트롤러측의 강도, 타이밍 이나, 드라이버측의 이퀄라이저(Equalizer) 조절과, CDR의 타이밍 조절을 한다.
본 발명의 제1 측면은 제1송신부(11)와 데이터 생성부(13)와, 보정 엔진(15)등을 가지는 송신장치(1)에 관한 것이다.　이 송신장치(1)의 예는, 화상표시장치 등에서 사용되는 타이밍 컨트롤러이다.
제1송신부(11)는 제1배선(31)을 통하여, 수신장치(41)에 데이터를 송신하기 위한 요소이다.
데이터 생성부(13)는, 제1송신부(11)가 송신하는 데이터를 생성하는 요소이다.
보정 엔진(15)은 데이터 생성부(13)가 생성하는 보정 신호를 제어하기 위한 요소이다.　보정 엔진(15)은 보정 신호가 데이터에 매입되어 있는 클록(clock) 비트에 대하여 소정의 타이밍 양만큼 타이밍을 벗어날 수 있도록 데이터 생성부(13)가 생성하는 보정 신호를 제어한다.　보정 신호를 제어하는 지령을 받은 데이터 생성부(13)는 적절한 타이밍에 보정 신호를 생성하게 된다.　소정의 타이밍 양은 수신장치(41)가 데이터의 엣지 부분을 샘플링할 수 있는 양이며, 구체적인 예는 0.5비트 분이다.
이 송신장치의 바람직한 예는, 수신장치(41)가 수신한 데이터를 받는 제1 수신부(17)를 더 가지는 것이다.
그리고 보정 엔진(15)은 타이밍 조절지령 생성부(21)를 가지는 것이다.
타이밍 조절지령 생성부(21)는 데이터 생성부(13)가 생성하는 보정 신호의 타이밍을 조절하기 위한 타이밍 조절 지령을 생성하는 요소이다.
그리고 데이터 생성부(13)는, 타이밍 조절지령 생성부(21)로부터 받은 타이밍 조절 지령에 따라 데이터의 타이밍을 조절한다.
이 송신장치의 바람직한 예는 제1 강도 조절부(23)를 더 가짐과 동시에 보정 엔진(15)이 엣지 해석부(19)와 제1 강도 조절 지령 생성부(25)를 더 가지는 것이다.　엣지 해석부(19)는 제1 수신부(17)가 보정 신호에 대한 정보를 받은 경우에, 받은 보정 신호의 엣지 부분을 해석하는 요소이다.
제1 강도 조절부(23)는 제1송신부(11)가 송신하는 데이터의 강도를 조절하는 요소이다.
강도 조절 지령 생성부(25)는 엣지 해석부(19)가 분석한 보정 신호의 엣지 부분의정보에 따라 제1 강도 조절부(23)가 조절하는 강도에 관한 제1 강도 조절 지령을 생성하는 요소이다.
그리고 제1 강도 조절부(23)는 제1 강도 조절 지령 생성부(25)로부터의 제1 강도 조절 지령에 따라 제1송신부(11)가 송신하는 데이터의 강도를 조절한다.
본 발명의 제2 측면은 앞서 설명한 송신장치와 수신장치(41)와 제2 배선(61)을 포함하는 송수신장치에 관한 것이다.
그리고 수신장치(41)는, 제2 수신부(43)와, 기억부(45)와, 제2 송신부(47)를 가진다.
제2 수신부(43)는, 제1배선(31)을 경유한 데이터를 수신하는 요소이다.
기억부(45)는 데이터 수신부(43)가 수신한 데이터를 기억하는 요소이다.
제2 송신부(47)는 기억부(45)가 기억한 데이터를 제2 배선(61)을 경유한 제1 수신부 ((17)로 송신하는 요소이다.
본 발명의 제2 측면의 바람직한 측면은 수신장치가 제2 수신부(43)가 수신한 데이터가 보정 신호인 지 아닌 지를 판별하는 디코더부(48)를 더 가지는 것이다.
본 발명의 제2 측면의 바람직한 측면은, 수신장치(41)는 제2 강도 조절부(49)와 클록 데이터 리커버리부（Clock and Data Recovery부:51)를 더 가지는 것이다.　그리고 송신장치(1)의 보정 엔진(15)은 제2 강도 조절 지령 생성부(27)와 CDR 조절부(29) 등을 가진다.
제2 강도 조절부(49)는, 제2 수신부(43)가 수신한 데이터의 강도를 조절하는 요소이다.
클록 데이터 리커버리부(51)는 제2 수신부(43)가 수신한 데이터에서 클록과 데이터를 복원하는 요소이다.
제2 강도 조절 지령 생성부(27)는 엣지 해석부(19)가 분석한 보정 신호의 엣지 부분의 정보에 따라 제2 강도 조절부(49)의 강도 조절 지령을 생성하는 요소이다.
CDR 조절부(29)는 클록 데이터 리커버리부(51)의 데이터-클록간 스큐 조절 지령을 생성하는 요소이다.
그리고 제2 강도 조절부(49)는 제1송신부(11) 및 제2 수신부(43)를 경유한 강도 조절 지령에 따라 제2 수신부(43)가 수신한 데이터의 강도를 조절한다.
또한 클록 데이터 리커버리부(51)는 제1송신부(11) 및 제2 수신부(43)를 경유한 데이터-클록간 스큐 조절 지령에 따라 제2 수신부(43)가 수신한 데이터의 클록을 복원한다.
본 발명의 제3 측면은, 상기 한 하나의 송수신장치와, 제2 수신부(43)가 수신한 데이터에 따라 화상표시하기 위한 화상표시부(71)를 가지는 화상표시장치에 관한 것이다.
본 발명은 표시 모듈 (특히 COG형 표시 모듈)에 있어서의 각 배선마다의 전송특성을 최적으로 하는 보정 장치나, 그와 같은 보정 장치를 탑재한 표시 모듈을 제공할 수 있다.
도 1은 본 발명의 송수신장치를 설명하기 위한 블록도이다.
도 2는 실시예의 송신장치 및 수신장치의 구성을 나타내는 블록도이다.
도 3은 실시예에서 송신장치로부터 송신되고, 수신장치에서 수신되는 데이터의 포맷을 나타내는 도이다.
도 4는 본 실시예에서 송신장치로부터 송신되고, 수신장치에 의해 수신되는 데이터를 나타내는 도이다.
도 5는 실시예에서 송신장치로부터 송신되고, 수신장치에서 수신되는 일반 데이터와 분석 데이터의 수신장치 내부의 샘플링 클록과 타이밍을 비교하여 나타낸 도이다.
도 6은 송신장치에서 수신장치로 송신되는 데이터, 수신장치에 있어서 기억부에 있어서 보정용 데이터의 기억, 송신부에 의한 데이터 송신의 회신 및 제어부에서 수신장치 해당 부분의 제어 타이밍을 나타내는 도이다.
도 7은 송신장치의 예등화(予等化), 수신장치의 등화(等化)의 과부족을 판정하는 분석 데이터의 개요와 (a), 송신장치의 예등화와 수신장치의 등화의 과부족　대한, 전송로에 의한 분석 데이터 및 클록 데이터 리커버리부 내의 샘플링 클록(도 중에서는 화살표로 표기)의 관계를 나타내는 도 (b)이다.
도 8은 송신장치의 예등화, 수신장치의 등화를 조절할 때의 수신장치의 클록 데이터 리커버리부에 의해 샘플링 된 분석 샘플드 데이터(Sampled-Data) 송신장치의 제어부의 판정 대응표를 나타낸 것이다.
도 9는 제어부가 클록 데이터 리커버리부에 있어서 데이터와 샘플링 클록의 위상 관계를 판정하는 방법을 설명하기 위한 도이다.
도 10은 클록 데이터 리커버리부 내의 데이터와 샘플링 클록간의 스큐 조절시의 수신장치의 클록 데이터 리커버리부에 의해 샘플링된 분석 샘플드 데이터와 송신장치의 제어부의 판정 대응표를 나타낸 것이다.
도 11은 실시예의 자동 보정의 전체 흐름을 나타내는 도이다.
도 12는 실시예에 있어서 송신장치의 제어부에 의한 수신장치의 클록 리커버리부의 데이터, 클록간 스큐 조절의 흐름도이다.
도 13은 실시예에 있어서 송신장치의 제어부에 의한 송신장치의 예등화의 강도 및 수신장치의 등화의 강도를 조절하는 흐름도이다.
도 14는 위상 시프트 부로부터 플립 플롭에 출력되는 기준 클록의 생성 방법을 나타내는 도이다.
도 15는 송신장치의 버퍼에 있어서 예등화의 강도의 변화 방법의 실현 방법을 나타내는 도이다.
도 16은 수신장치의 입력 버퍼 부에 있어서 등화의 강도의 변화 방법의 실현 방법을 나타내는 도이다.
도 1은 본 발명의 송수신장치를 설명하기 위한 블록도이다.
도 1에 나타낸 바와 같이, 본 발명의 송신장치(1)는 제1송신부(11)와 데이터 생성부(13)와 보정 엔진(15)을 가진다.　이 송신장치(1)의 예는 화상표시장치 등에서 사용되는 타이밍 컨트롤러이다.
제1송신부(11)는 제1배선(31)을 통해 수신장치(41)에 데이터를 송신하기 위한 요소이다.
데이터 생성부(13)는 제1송신부(11)가 송신하는 데이터를 생성하는 요소이다.
보정 엔진(15)은 데이터 생성부(13)가 생성하는 보정 신호를 제어하기 위한 요소이다.　보정 엔진(15)은, 보정 신호가 데이터에 매입되어 있는 클록 비트에 대하여 소정의 타이밍 양 만큼 타이밍을 벗어날 수 있도록 데이터 생성부(13)가 생성하는 보정 신호를 제어한다.　보정 신호를 제어하는 지령을 받은 데이터 생성부(13)는 적절한 타이밍에 보정 신호를 생성하게 된다.　소정의 타이밍 양은 수신장치(41)가 상기 데이터의 엣지 부분을 샘플링 할 수 있는 양이며, 구체적인 예는 0.5비트 분이다.
이 송신장치의 바람직한 예는 수신장치(41)가 수신한 데이터를 받는 제1 수신부(17)를 더 가지는 것이다.
그리고, 보정 엔진(15)은 타이밍 조절지령 생성부(21)를 가지는 것이다.　보정 엔진(15)은 후술하는 바와 같이 엣지 해석부(19)를 가지고 있어도 좋다.
타이밍 조절지령 생성부(21)는 송신장치 (41)에서의 수신 상황을 분석하기 위해 데이터 생성부(13)가 생성하는 보정 신호의 타이밍을 조절하기 위한 타이밍 조절 지령을 생성하는 요소이다.　타이밍 조절지령 생성부(21)는 엣지 해석부(19)에 의한 분석 결과에 따라 보정 신호의 타이밍을 조절하여도 좋다.
그리고, 데이터 생성부(13)는 타이밍 조절지령 생성부(21)로부터 받은 타이밍 조절 지령에 따라 데이터의 타이밍을 조절한다.
이 송신장치의 바람직한 예는 제1 강도 조절부(23)를 더 가짐과 동시에, 보정 엔진(15)이 엣지 해석부(19)와 강도 조절 지령 생성부(25)를 더 가지는 것이다.　제1 강도 조절부(23)는 제1송신부(11)가 송신하는 데이터의 강도를 조절하는 요소이다.　엣지 해석부(19)는 제1 수신부(17)가 보정 신호에 대한 정보를 받은 경우에, 받은 보정 신호의 엣지 부분을 분석하는 요소이다.　강도 조절 지령 생성부(25)는 엣지 해석부(19)가 분석한 보정 신호의 엣지 부분의 정보에 따라 제1 강도 조절부(23)가 조절 강도에 관한 제1 강도 조절 지령을 생성하는 요소이다.
그리고 제1 강도 조절부(23)는 강도 조절 지령 생성부(25)로부터의 제1 강도 조절 지령에 따라 제1송신부(11)가 송신하는 데이터의 강도를 조절한다.
본 발명의 제2 측면은 앞서 설명한 송신장치와 수신장치(41)와 제2 배선(61)을 포함하는 송수신장치에 관한 것이다.
그리고 수신장치(41)는 제2 수신부(43)와, 기억부(45)와, 제2 송신부(47)를 가진다.
제2 수신부(43)는, 제1배선(31)을 경유한 데이터를 수신하는 요소이다.
기억부(45)는, 데이터 수신부(43)가 수신한 데이터를 기억하는 요소이다.
제2 송신부(47)는 기억부(45)가 기억한 데이터를 제2 배선(61)을 경유한 제1 수신부(17)에 송신하는 요소이다.
본 발명의 제2 측면의 바람직한 측면은 수신장치가 제2 수신부(43)가 수신한 데이터가 보정 신호 여부 판별하는 디코더부(48)를 더 가지는 것이다.
본 발명의 제2 측면의 바람직한 측면은, 수신장치(41)는, 제2 강도 조절부(49)및 클록 데이터 리커버리부(51)를 더 가지는 것이다.　그리고, 송신장치(1)의 보정 엔진(15)은 제2 강도 조절 지령 생성부(27)와 CDR 조절부(29)를 가진다.
제2 강도 조절부(49)는 제2 수신부(43)가 수신한 데이터의 강도를 조절하는 요소이다.
클록 데이터 리커버리부(51)는 제2 수신부(43)가 수신한 데이터에서 클록과 데이터를 복원하는 요소이다.
제2 강도 조절 지령 생성부(27)는 엣지 해석부(19)가 분석한 보정 신호의 엣지 부분의 정보에 따라 제2 강도 조절부(49)의 강도 조절 지령을 생성하는 요소이다.
조절부 (29)는 클록 데이터 리커버리부(51)의 데이터-클록간 스큐 조절 지령을 생성하는 요소이다.
그리고 제2 강도 조절부(49)는 제1송신부(11) 및 제2 수신부(43)를 경유한 강도 조절 지령에 따라 제2 수신부(43)가 수신한 데이터의 강도를 조절한다.
또한, 클록 데이터 리커버리부(51)는 제1송신부(11) 및 제2 수신부(43)를 경유한 데이터-클록간 스큐 조절 지령에 따라 자신의 데이터-클록간 스큐를 조절하고, 제2 수신부 (43)가 수신한 데이터에서 클록 및 데이터를 복원한다.
본 발명의 제3 측면은, 상기 한 하나의 송수신장치와, 제2 수신부(43)가 수신한 데이터에 따라 화상표시하기 위한 화상표시부(71)를 가지는 화상표시장치에 관한 것이다.
[실시예]
도 2는, 본 실시예의 송신장치(110) 및 수신장치(120)의 구성을 나타내는 블록도이다.　도 2에 나타낸 바와 같이, 송신장치(110)는 수신부(111), 제어부(112), 클록 생성부(113) 및 송신부(114)를 가진다.　송신장치(110)의 송신부(114)는 인코더부(213), 플립 플롭부(212), 출력 버퍼부(211), 위상 변화 부(214)를 포함한다.　또한 수신장치(120)는 입력 버퍼부(121), 클록 데이터 리커버리 (CDR)부(122), 디코더부(123), 기억부(124), 및 송신부(125)를 구비한다.
송신장치(110)의 인코더부(213)는 제어부(112)의 지시를 받아 입력되는 화상 표시 데이터와 보정에 필요한 데이터 등, 다(多) 비트의 병렬 데이터를 1비트 직렬 데이터로 변환하고, 플립 플롭부(212)로 출력한다.
클록 생성 부(113)는 출력 데이터의 출력 타이밍을 생성하는 근원이 되는 기준 클록을 위상 시프트 부(214)로 출력한다.
위상 시프트 부(214)는 클록 생성부(113)에서 출력되는 기준 클록이 입력되고, 제어부(112)에 의해 지시되는 위상 시프트 량만큼 기준 클록의 위상을 변화시켜 플립 플롭부(212)로 출력한다.
플립 플롭부(212)는 인코더부(213)에서 출력되는 데이터를 위상 시프트 부(214)로부터 출력되는 클록에 의해 지시되는 타이밍 조절하여 데이터를 출력 버퍼부(211)로 출력한다.
출력 버퍼부(211)는 플립 플롭부(212)에서 출력되는 데이터에 대해, 제어부(112)로부터 지시되는 예등화(予等化)의 강도 등의 조절을 하고, 그 조절후의 데이터를 수신장치(120)로 송신한다.
송신장치(110)의 수신부(111)은 수신장치(120)의 송신부(125)로부터 보내져 온 데이터를 수신 제어부(112)로 출력한다.
송신장치(110)의 제어부(112)는 송신장치(110)와 수신장치(120) 모두를 제어한다.　자세한 설명은 각 블록의 설명 후 실시한다.
수신장치(120)의 입력 버퍼 부(121)는 송신장치(110)로부터 송신된 데이터를 수신하고, 등화 강도의 설정에 따라 입력 파형을 정형하고, 클록 데이터 리커버리부(122)로 출력한다.　입력 버퍼 부(121)는 복수의 등화 강도 설정을 구비하고, 제어부(112)의 지시에 따라 등화의 강도를 변경한다.
클록 데이터 리커버리부(122)는 입력 버퍼 부(121)로부터 데이터를 수신하고, 그 데이터로부터 클록과 데이터를 추출하고 추출 된 데이터와 클록을 디코더부(123)로 출력한다.
디코더부(123)는 클록 데이터 리커버리부(122)에서 출력된 데이터의 종류를 식별한다.　클록 데이터 리커버리부(122)에서 출력된 데이터가 후단의 화상표시부에서 화상표시에 사용되는 통상 데이터 인 경우에는 후단으로 출력한다.　또한 디코더부(123)는 클록 리커버리부로부터 출력된 데이터가 보정에 필요한 데이터 인 경우는 기억부(124)로 출력한다.　 또한 디코더부(123)는 클록 리커버리부로부터 출력된 데이터가 입력 버퍼 부(121)와 클록 데이터 리커버리부(122)의 제어용 데이터 인 경우는 각각 해당 블록에 데이터를 출력한다.
기억부 (124)는 클록 데이터 리커버리부(122)로부터 출력된 데이터가 보정에 필요한 데이터 일 때, 디코더부(123)의 지시에 따라 데이터를 기억한다.
수신장치(120)의 송신부(125)는 저장부(124)에서 출력된 데이터를 송신장치(110) 에 송신한다.
제어부(112)는 데이터 송신부(114)에 의한 데이터 송신을 제어한다.　구체적으로는,제어부(112)는 인코더부(213)에서 출력된 데이터를 제어한다.　제어부(112)는 수신장치(120)에서의 데이터 수신 상황을 분석하기 위해 위상 시프트 부(214)를 제어한다.　또한 제어부(112)는 수신부(111)에 의해 수신된 데이터를 기반으로 데이터 송신부(114)의 출력 버퍼(211)로부터 송신되는 데이터의 예등화의 강도를 제어한다.
제어부(112)는 수신장치(120)의 입력 버퍼 부(121)와 클록 데이터 리커버리부(122)에 의한 데이터 수신에 관해서도 제어를 행한다.　제어부(112)는 수신부(111)에 의해 수신된 데이터에 따라, 송신장치(110)로부터 수신장치(120)의 제어용 데이터를 송신함으로써 수신장치(120)의 입력 버퍼 부(121)의 파형 등화의 강도를 제어한다. 제어부(112)는 수신부(111)에 의해 수신된 데이터에 따라 송신장치(110) 로부터 수신장치(120) 제어용 데이터를 송신함으로써 클록 데이터 리커버리부(122)의 데이터와 샘플링 클록 스큐도 조절한다.
제어부(112)는 송신부(114)의 출력 버퍼(211)로부터 송신되는 데이터의 예등화의 강도, 수신장치(120)의 입력 버퍼 부(121)에 있어서 등화의 강도 및 수신장치(120)의 클록 데이터 리커버리부(122)에서　스큐의 모든 것을 제어하는 것이 바람직하지만, 이들 중 어느 하나 이상을 제어하는 것으로 하여도 좋다.
도 3은 본 실시예에서 송신장치(110) 로부터 송신되고, 수신장치(120)에서 수신되는 데이터의 포맷을 나타낸다.　수신장치(120)가 송신장치(110)로부터 송신된 데이터에서 클록 및 데이터를 추출할 수 있도록 일정한 간격으로[01]의 클록 비트를 매입한다.　도중의 D [0]의 [1]및 D [n-1]의 [0]이 클록 비트에 해당한다.　이 클록 비트에 의한 상승 엣지를 기준 엣지라고 부른다.　수신장치(120)의 클록 데이터 리커버리부 (122)는 이 클록 비트에 의한 일정한 간격으로 수신되는 기준 엣지를 기준으로 입력 데이터를 샘플링하는 샘플링 클록을 생성하고, 입력 데이터를 래치한다.
다음으로 도 4 내지도 5를 이용하여 송신장치(110)로부터 수신장치(120)로 송신되는 보정용 데이터에 대해 설명한다.
제어부(112)로부터 인코더부(213)가 제어되어 데이터 송신부(114)에서 출력되는 데이터의 예는 화상표시부에서 화상표시에도 사용되는 데이터, 수신장치(120)의 클록 데이터 리커버리부(122)에서 데이터 수신 상황　분석의 시작을 나타내는 분석시작 데이터 실제 분석에 사용하는 분석 데이터, 수신장치(120)가 분석 데이터를 샘플링하여 얻은 데이터를 수신장치(120)의 송신부(125)에서 송신하는 것을 지시하는 송신지시 데이터와,　수신장치(120)의 입력 버퍼 부(121)에 있어서 파형 등화 강도와 클록 데이터 리커버리부(122)에 있어서의 스큐 조절의 설정에 사용되는 제어 데이터, 수신장치(120)에서 특히 의미있는 데이터를 보낼 필요가 없는 기간에 보내는 더미　데이터인 6종류가 되지만, 크게 나누면 화상표시부에 있어서 화상표시에 사용되는 일반 데이터와 보정 기간에 사용되는 보정용 데이터의 2개로 된다.
도 4는 본 실시예에서 송신장치(110)로부터 송신되고, 수신장치(120)에 의해 수신되는 데이터를 나타내는 도이다.　동 도 (a)는 통상 데이터를 표시하고, 동 도 (b)는 보정용 데이터를 보여준다.　 보정용 데이터는 보정의 시작을 나타내는 분석시작 데이터 분석 데이터, 송신시작 데이터, 제어 데이터, 더미 데이터를 포함한다.　 통상데이터와 보정용 데이터의 판별은 D [1] 비트의 극성에 의해 이루어진다.　실시예에서는 D [1] 비트가 0일 때는 통상 데이터, D [1] 비트가 1인 보정용 데이터로 하고 있다.　판정 비트의 위치는 D [1] 아니어도 좋고, 극성은 반대라도 좋다.
분석시작 데이터, 송신시작 데이터, 제어 데이터, 더미 데이터는 수신장치(120)의 수신상태가 최적이 아닌 상태에서도 정확하게 수신할 수 있도록 3 비트 이상 같은 비트 계속 보냄으로써 확실히 수신장치(120)가 데이터를　인식 할 수 있도록 하고 있다.　분석 데이터는 이 수신 상황에 따라 전송의 상태를 판정하므로 그러하지 아니하다.
도 5는 실시예에서 송신장치(110)로부터 송신되고, 수신장치(120)에서 수신되는 일반 데이터와 분석 데이터 수신장치(120) 내부의 샘플링 클록과 타이밍을 비교하여 나타내는 도이다.　동도면(a)는 통상 데이터를 표시하고, 동도면(b)는 분석 데이터를 나타낸다.
송신장치(110)로부터 통상 데이터가 송신되어 수신장치(120)로부터 수신되는 통상 데이터를 샘플링하는 클록 (도 중에 있어서 "수신장치 내부 클록")는 동도면(a)에 나타내는 바와 같이, 기준 엣지를 기준으로　생성되고, 데이터의 거의 한가운데를 샘플링 할 수 있도록 클록 데이터 리커버리부(122)에 의해 제어된다.　이 데이터와 클록의 상대 위치에 관해서는 분석시작 데이터, 송신시작 데이터, 제어 데이터, 더미 데이터도 마찬가지이다.
이에 대하여, 동 도면 (b)에 나타낸 바와 같이, 수신장치(120)에 의해 수신되는 분석 데이터 수신장치(120)에서 수신되는 기준 엣지(Reference edge)를 기준으로 생성 된 클록이 데이터의 전이 (엣지) 부분에 위치하도록 구성되어있다.
즉 송신장치(110) 에서 제어부(112)는 통상 데이터 분석시작 데이터, 송신시작 데이터, 제어 데이터 및 더미 데이터를 송신하는 경우와 비교하여 분석 데이터를 송신할 때는 클록 비트는 그대로 그 이외 비트를 기준 엣지에 대하여 상대적으로 0.5비트 늦춘 패턴을 송신한다.
결과적으로 수신장치(120)에서는 통상 데이터를 수신 할 때와 똑같은 동작으로 분석 데이터를 수신 할 때는 데이터의 전이(遷移)를 샘플링 할 수 있다.
다음 도 7 내지 도 8을 이용하여 송신장치(110)로부터 송신된 분석 데이터를 수신장치(120)가 샘플링 한 분석 샘플드 데이터를 사용하여 제어부가 송신장치(110)의 예등화(予等化), 수신장치(120)의 등화(等化)의 과부족을 판정하는 방법을 설명한다.
도 7 (a)는 송신장치(110)의 예등화, 수신장치(120)의 등화의 과부족을 판정하는 분석 데이터의 개요를 나타내고, 동(同) 도 (b)는 송신장치(110)의 예등화와 수신장치(120)의 등화의 과부족에 대한 전송로에 의해 무뎌진 분석 데이터 와 클록 데이터 리커버리부(122) 내의 샘플링 클록 (도 중에서는 화살표로 표기)의 관계를 나타내는 것이다.
송신장치(110)의 예등화와 수신장치(120)의 등화의 조합이 너무 약한 상태를「언더 이퀄라이저」로 표기, 최적의 상태를 도에서는「최적」으로 표기, 너무 강한 상태를 도에서는「오버 이퀄라이저」로 표기하고 있다.
수신장치(120)의 클록 리커버리부에서 생성되는 각 비트를 샘플링 클록은 클록 비트의 상승 엣지 인 기준 엣지를 기준으로 생성된다. 또한 파형의 둔화는 이전의 비트가 이후의 비트 타이밍에 영향을 미치는 것에서 클록 비트 부근의 패턴과 수신 상황을 판정할 때 사용되는 비트 (도에서는 D [x] 비트 만) 부근의 패턴이 다르면 샘플링 클록과 데이터의 상대 위치가 바뀐다. 이 상대 위치의 변화보다 파형의 둔화 상태, 송신장치(110)의 예등화, 수신장치(120)의 등화의 효과를 판정 할 수 있다.
실시예에서 분석 데이터는 클록 비트 부근에는 같은 비트가 계속 같은 패턴이며 수신 상황을 판정할 때 사용되는 비트 (도에서는 D [x] 비트 만)는 직전에 비트가 반전하는 것 같은 패턴으로 구성되어있다. 전송로에 의한 파형의 둔화가 크고, 예등화, 등화가 약한 언더 이퀄라이저 상태에서는 급격하게 변화하는「101」과 같은 패턴의「0」이 되는 비트가 올바른「0」논리 레벨까지 도달 전에「1」로 되돌아 가기 때문에 전이를 샘플링하고 있는 D [x]가「1」로 판정된다. 또한 전송로에 의한 파형의 둔화에 대해 예등화, 등화가 너무 강한 오버 퀄라이저의 경우는 급격하게 변화하는「101」의「0」비트시에 과잉 반응하고, 파형이 아래쪽으로 오버 슈트하기 위해 파형의 상승 엣지를 샘플링하면「0」이 샘플링된다. 전송로에 의한 파형의 둔화에 대해 예등화, 등화의 설정이 최적의 경우 D [x]를 샘플링하는 클록이 정확한 데이터의 전이를 샘플링하는 것으로 되어, 「1」과 「0」이 거의 같은 비율로 샘플링되는 것이 된다.
도 8은 송신장치(110)의 예등화, 수신장치(120)의 등화를 조절할 때의 수신장치(120)의 클록 데이터 리커버리부(122) 에 의해 샘플링 된 분석 샘플드 데이터 송신장치(110)의 제어부(112)의 판정의 대응표를 나타낸 것이다.
송신장치(110)의 제어부(112)는 수신장치(120)에서 반환되어 오는 이 분석 샘플드 데이터에서 도 8과 같은 판정 기준을 바탕으로, 현재의 설정에서 파형의 예등화, 등화의 과부족을 판정하여, 최적한 곳으로 가져 간다.
또한 본 실시예는 1 분석 데이터에 대해 1비트 만의 샘플링 결과를 분석 샘플드 데이터로 수신장치(120)의 송신부(125)가 송신장치(110)로 회신하여 제어부(112)가 이 데이터를 바탕으로 판정을 하고 있다. 그러나 1 분석 데이터 중 다비트의 결과를 사용하여도 좋다.
다음 도 9를 이용하여 송신장치(110)로부터 송신된 분석 데이터를 수신장치(120)가 샘플링 한 분석 샘플드 데이터를 수신한 송신장치(110)의 제어부(112)가, 클록 데이터 리커버리부(122)의 데이터와 샘플링 클록의 위상 관계를 판정하는 방법을 설명한다.
파형의 둔함을 검출할 때와 마찬가지로 수신장치(120)의 클록 데이터 리커버리부(122) 에서 생성되는 각 비트를 샘플링하는 클록은 클록 비트의 기준 엣지를 기준으로 생성된다. 클록 데이터 리커버리부(122) 에서 발생하는 데이터 및 클록의 위상차 (스큐)를 검출하기 위해서는 전술한 파형의 둔화에 의한 이전의 비트가 이후의 비트 타이밍에 영향을 미칠 부호 간 간섭의 영향을 무시할 수 있게 할 필요가 있다. 클록 비트 근처의 패턴과 위상차를 판정 할 때 사용되는 비트 (도에서는 D [x] 비트 만) 부근의 패턴을 동일하게 함으로써 이를 실현한다. 이에 따라 파형의 둔화 등 외부 요인은 취소되기 때문에 클록 데이터 리커버리부(122) 내에서 발생하는 데이터와 샘플링 클록의 스큐를 검출할 수 있다.
실시예에서 분석 데이터는 클록 비트 부근에 같은 비트가 계속되는 것 같은 패턴 클록 데이터 리커버리부(122) 내의 데이터와 샘플링 클록간의 스큐를 판정할 때 사용되는 비트 (도에서 D [x] 비트 만 ) 부근도 클록 비트 근처와 같은 패턴으로 구성되어 있다.
샘플링 클록이 데이터보다 위상이 진행되어 있으면, (동 도 (b) 왼쪽의 케이스) 그 샘플링 결과는 항상「0」이 되고, 샘플링 클록이 데이터보다 위상이 늦어지고 있으면(동도(b) 오른쪽 케이스)과, 그 샘플링 결과는 항상「1」이 된다. 또한 샘플링 클록과 데이터의 위상을 갖추고 있으면「1」과 「0」이 같은 빈도로 샘플링된다.
도 10은 클록 데이터 리커버리부(122) 내의 데이터와 샘플링 클록 간의 스큐 조절시 수신장치(120)의 클록 데이터 리커버리부(122)에 의해 샘플링 된 분석 샘플드 데이터와 송신장치(110)의 제어부(112)의 판정 대응표를 나타낸 것이다.
송신장치(110)의 제어부(112)는 수신장치(120)에서 반환되어 오는 이 분석 샘플드데이터에서 도 10과 같은 판정 기준을 바탕으로, 현재의 설정에서 데이터와 샘플링 클록의 위상 관계를 판정하고, 최적인 곳에 가지고 간다.
다음 도 6을 이용하여 실시예에서 송신장치(110)와 수신장치(120) 사이의 데이터 송수신 타이밍의 개요를 설명한다. 이 도에는 위에서부터 차례대로 송신장치(110) 로부터 수신장치(120)에 송신되는 데이터, 수신장치(120)의 기억부124에 있어서 보정용 데이터의 기억, 송신장치(110)의 송신부(114)에 의한 데이터 송신의 회신 및 제어부(112)로부터 수신장치(120)의 해당 부분을 제어, 타이밍이 나타내져 있다.
송신장치(110)의 송신부(114)는 제어부(112)의 제어하에 ,화상 표시부에 있어서의 화상표시에 사용되는 통상 데이터 (도면 중에서는「노멀」로 표기) 수신장치(120)에 있어서 데이터 수신 상태를 검출하는 분석 데이터 (도 중에서는「CA」로 표기), 이 데이터의 시작을 나타내는 분석시작 데이터 (도 중에서는「분석 시작」으로 표기), 기억부124 에 기억되어있는 클록 데이터 리커버리부(122)에 의해 분석 데이터를 샘플링 한 분석 샘플드 데이터를 수신장치(120)의 송신부(125)에서 송신하는 타이밍을 지시하는 송신지시 데이터 (도면 중에서는「송신지시」로 표기) 송신장치(110)의 송신부(125)에서 송신된 분석 샘플드 데이터를 기초로 제어부(112)에서 수신장치(120)의 클록 데이터 리커버리부(122) 에서 데이터 수신 상태의 분석을 바탕으로 수신장치(120)의 해당 블록을 제어하는 제어 데이터 (도면 중에서는「CC」로 표기),의 각 데이터를 소정의 타이밍으로 수신장치(120)로 송신한다.
송신장치(110)는 전원 투입시 나 화상 데이터의 블랭킹시 등 화상 표시에 사용되는 통상 데이터 이외의 기간에 보정 기간을 설치, 분석시작 데이터, 분석 데이터, 송신지시 데이터, 제어 데이터를 송신한다. 수신장치(120)에서의 분석 샘플드 데이터를 수신하고 있을 때 등, 특히 송신부(114)로 부터 데이터를 보낼 필요가 없는 기간은 더미 데이터 (도 중에서는 '더미'로 표기)를 송신한다.
수신장치(120)에서는 수신된 데이터가 보정의 시작을 나타내는 분석시작 데이터이면 디코더부(123)에 의해 판단되면 이후에 수신되는 분석 데이터를 샘플링 한 분석 샘플드 데이터로 기억부(124)에 기억한다. 또한 수신된 데이터가 송신시작 데이터이면 디코더부(123)에서 판단되면 기억부(124)에 저장되어 있던 분석 샘플드 데이터를 송신부(125)에서 송신한다. 또한 수신된 데이터가 각 블록을 제어하는 제어 데이터이면 디코더부(123)에 의해 판단되면, 해당 블록의 제어를 제어 데이터의 내용에 따라 제어한다.
기억부 (124)는, 클록 데이터 리커버리부(122)가 분석 데이터를 샘플링하여 얻은 모든 분석 샘플드 데이터를 기억해도 좋으나, 그 일부를 기억해도 좋고, 적산 등의 연산을 하여 기억해도 좋다.
다음, 도 11 ~ 도 13를 이용하여 송신장치(110)의 제어부(112)에 의한 수신장치(120)의 클록 데이터 리커버리부(122)의 데이터 클록간 스큐 조절, 송신장치(110)의 예등화 및 수신장치(120)의 등화 강도의 조절의 흐름에 대해 설명한다.
먼저 도 11에 실시예의 자동 보정의 전체 흐름을 나타낸다. 먼저 수신장치(120)의 클록 데이터 리커버리부(122)의 데이터 클록간 스큐를 조절한 후 송신장치(110)의 예등화 강도 및 수신장치(120)의 등화 강도 조절한다.
도 12는 실시예에서 송신장치(110)의 제어부(112)에 의한 수신장치(120)의 클록 데이터 리커버리부(122)의 데이터 클록간 스큐 조절의 흐름도이다. 먼저 조절을 할 타이밍이 전원 투입 직후의 경우는 초기 값의 설정을 하고, 공백(블랙) 기간의 경우는 전회의 보정 결과를 인계하기 위하여 특별히 설정은 하지 않는다. 송신장치(110) 가 수신장치(120)에 대해, 분석시작 데이터, 분석 데이터, 송신시작 데이터를 송신하고, 수신장치(120)는 그들을 받아, 분석 샘플드 데이터를 송신장치(110)로 반환한다. 송신장치의 제어부(112)는 이를 받아 데이터, 클록간 스큐 상태를 판단하고, 그 판단 결과에 따라 다음과 같은 순서로 조절한다.
송신장치(110)의 제어 장치는 클록과 데이터의 위상을 갖추고 있다고 판단하면 그대로 보정을 종료한다. 또한 그렇지 않다고 판단한 경우 다음과 같은 조절을 한다.
송신장치(110)의 제어부(112)는 클록 반대 데이터가 진행되고 있다고 판단한 경우에는 데이터를 소정의 값만큼 느리게 하는 설정을 하거나 클록을 소정의 값만큼 진행시키는 제어를 행한다.
송신장치(110)의 제어부(112)는 클록에 대하여 데이터가 지연되어 있다고 판단한 경우는, 데이터를 소정의 값만큼 진행할 것인지 클록을 소정의 값만큼 지연시키는 제어를 행한다.
송신장치(110)의 제어부(112)는 이상의 조절 처리가 종료되면 다시, 송신장치(110) 로부터 수신장치(120)로 분석 개시 데이터를 보내고 조절의 일련의 과정을 클록과 데이터의 위상을 갖추고 있다고 판정 될 때까지 반복한다.
도 13은 실시예에서 송신장치(110)의 제어부(112)에 의한 송신장치(110)의 예등화의 강도 및 수신장치(120)의 등화의 강도를 조절하는 흐름도이다. 먼저 조절을 할 타이밍이 전원 투입 직후의 경우는 초기 값을 설정하고, 공백 기간의 경우는 전회의 보정 결과를 인계하기 때문에 특별히 설정은 하지 않는다. 송신장치(110) 가 수신장치(120)에 대해 분석시작 데이터, 분석 데이터, 송신시작 데이터를 송신하고 수신장치(120)는 그들을 받아 분석 샘플드 데이터를 송신장치(110)에 반송한다. 송신장치(110)의 제어부(112)는 이를 받아, 송신부(114)의 예등화와 수신장치(120)의 등화에 의한 파형 정형 상태의 판단을 하고 그 판단 결과에 따라 다음과 같은 순서로 조절을 한다.
송신장치(110)의 제어 장치 (112)는 송신부(114)의 예등화와 수신장치(120)의 등화에 의한 파형 정형 상태가 최적이라고 판단했을 경우는 그대로 보정을 종료한다. 또한 그렇지 않다고 판단한 경우는 다음과 같이 조절한다.
송신장치(110)의 제어부(112)는 현재의 송신장치(110)의 예등화 강도와 수신장치(120)의 등화 강도의 조합으로는 너무 약해 파형 둔화를 보정할 수 없다고 판단한 경우 (도 중에서는 "언더 이퀄라이저"로 표기)는 송신장치(110)의 예등화의 강도를 소정의 값만큼 올리는 제어를 한다.
송신장치(110)의 제어부(112)는 현재의 송신장치(110)의 예등화 강도와 수신장치(120)의 등화 강도의 조합은 너무 강해서, 파형이 오버 슈트 등을 일으키고 오히려 수신장치(120)에있어서 수신하기 어려운 파형으로 되어 있다고 판단되는 경우 (도 중에서는 "오버 이퀄라이저"로 표기)는 수신장치(120)의 등화의 강도를 소정의 값만큼 낮추는 제어를 한다.
송신장치(110)의 제어부(112)는 이상의 조절 처리가 종료되면 다시 송신장치(110) 로부터 수신장치(120)로 분석 개시 데이터를 보내고 , 조절의 일련의 프로세스를 송신부(114)의 예등화와 수신부(111)의 등화에 의한 파형 정형상태가 최적이라고 판정될 때까지 반복한다.
도 14는, 위상 시프트 부(214)에 의해 플립 플롭에 출력되는 기준 클록을 생성하는 방법을 나타낸다. 동(同) 도 (a)는 회로의 구성을 나타내는 도면이며, 동 도 (b)는 타이밍 차트를 나타내는 것이다.
기준 클록에서 출력되는 다상 클록 (도 중에서는 "기준 클록 _Clock_n "으로 표기, n은 정수(整數))를 받고, 기준클록_Clock_1과 기준 클록 _Clock_3의 조합으로부터 Clock_1를 생성한다. 또한 기준 클록1에서 0.5비트 분 위상이 어긋난 기준 클록 _Clock_m와 기준 클록 _Clock_m +2의 조합으로부터 Clock_2를 생성한다. 따라서 Clock_1과 Clock_2는 서로 위상이 0.5비트 분 어긋난 위상 관계가 된다. 통상은 Clock_1을 기준 클록으로서 출력하고, 분석 데이터의 0.5비트 어긋난 데이터를 출력하는 경우는 선택 신호에 따라 Clock_1보다 0.5비트 어긋난 Clock_2를 선택함으로써 출력 클록을 0.5비트 늦게 한다.
도 15은 송신장치(110)의 버퍼의 예등화의 강도 변화 방법의 실현 방법을 나타낸다. 동 도 (a)는 회로 구성, 동 도 (b)는 예등화의 강도를 바꿀 때의 진리값표, 동 도 (c)는 출력 파형을 나타내는 것이다.
예등화는 버퍼에서 출력된 파형이 전송로 등의 영향으로 둔화 저하 될 것을 예측하여 미리 가장 영향을 받기 쉬운 파형의 고주파 성분을 강조하는 것이다. 실시예에서는 출력강도가 다른 자(子) 버퍼를 병렬로 배치하고, 이 자 버퍼를 일정 기간, 일정량 온(on), 오프시킴으로써 동 도 (c)에 나타낸 것처럼 이전 비트에서 변화가 있었던 경우의 진폭에 대해 이전 비트와 동일한 비트의 진폭을 낮추도록 원하는 파형을 만들어 내고 있다. 도 16은 수신장치(120)의 입력 버퍼 부(121)의 등화 강도의 변화 방법의 실현 방법을 나타낸다. 동도 (a)는 회로 구성, 동도 (b)는 설정에 따른 입력 버퍼 부(121)의 주파수 특성을 나타내는 것이다.
등화는 입력 버퍼 부(121)에 입력되는 전송로 등의 영향으로 둔화 저하 된 파형의 고주파 성분을 강조함으로써 보다 후단의 클록 데이터 리커버리부(122)가 받기 쉬운 깨끗한 파형으로 정형하여 고치는 기술이다. 실시예에서는 동 도 (a)와 같은 회로를 이용하여 저항 또는 용량값을 변경함으로써, 동도 (b)와 같이 다른 주파수 특성을 실현하고 있다. 이 저항 값 또는 용량 값을 송신장치(110)의 제어부(112)로부터의 지시에 따라 변경한다.
1: 송신장치 11: 제1 송신부
13: 데이터 생성부 15: 보정 엔진
17: 제1 수신부 19: 엣지 해석부
21: 타이밍 조절 지령 생성부 23: 제1 강도 조절부
25: 강도 조절 지령 생성부 27: 제2 강도 조절 지령 생성부
29: CDR 조절부 31: 제1배선
41: 수신장치 43: 제2 수신부
45: 기억부 47: 제2 송신부
48: 디코더 부 49: 제2 강도 조절부
51: 클록 데이터 리커버리부 61: 제2 배선
71: 화상표시부

Claims (8)

  1. 제1 배선을 통해 수신장치에 클록 비트를 포함하는 데이터 및 보정 신호를 송신하기 위한 제1 송신부;
    상기 제1 송신부가 송신하는 상기 데이터 및 상기 보정 신호를 생성하는 데이터 생성부; 및
    상기 데이터 생성부가 생성하는 상기 보정 신호를 제어하기 위한 보정 엔진;
    을 포함하는 송신장치에 있어서,
    상기 보정 엔진은, 상기 보정 신호가 상기 데이터에 포함된 상기 클록 비트에 대하여 소정의 타이밍 양만큼 타이밍이 벗어날 수 있도록 상기 데이터 생성부가 생성하는 상기 보정 신호를 제어하고,
    상기 보정 신호는, 상기 수신장치에서 상기 데이터의 강도 조절 또는 데이터-클록간 스큐 조절의 설정에 사용되는 제어 데이터를 포함하는 송신장치.
  2. 제1항에 있어서,
    상기 소정의 타이밍 양은 상기 수신장치가 상기 데이터의 엣지 부분을 샘플링할 수 있는 양인 송신장치.
  3. 제1항에 있어서,
    상기 수신장치가 수신한 데이터를 받는 제1 수신부; 및
    상기 데이터 생성부가 생성하는 보정 신호의 타이밍을 조절하기 위한 타이밍 조절지령을 생성하는 타이밍 조절지령 생성부;를 더 포함하고,
    상기 데이터 생성부는 상기 타이밍 조절지령 생성부로부터 받은 타이밍 조절 지령에 따라 데이터의 타이밍을 조절하는 송신장치.
  4. 제2항에 있어서,
    상기 제1 송신부가 송신하는 데이터의 강도를 조절하는 제1 강도 조절부;를 더 포함하고,
    상기 보정 엔진은,
    제1 수신부가 보정 신호에 대한 정보를 받은 경우에, 받은 보정 신호의 엣지 부분을 분석하는 엣지 해석부와,
    상기 엣지 해석부가 분석한 보정 신호의 엣지 부분의 정보에 따라 상기 제1 강도 조절부가 조절하는 강도에 관한 제1 강도 조절 지령을 생성하는 강도 조절 지령 생성부를 더 포함하고,
    상기 제1 강도 조절부는 상기 강도 조절 지령 생성부로부터의 제1 강도 조절 지령에 따라, 상기 제1 송신부가 송신하는 데이터의 강도를 조절하는 송신장치.
  5. 제3항 또는 제4항에 기재된 송신장치와, 상기 수신장치와 제2 배선을 포함하는 송수신장치에 있어서,
    상기 수신장치는,
    제1 배선을 경유한 데이터를 수신하는 제2 수신부와,
    상기 제2 수신부가 수신한 데이터를 기억하는 기억부와,
    상기 기억부가 기억한 데이터를 상기 제2 배선을 경유하여 제1 수신부로 송신하기 위한 제2 송신부를 포함하는 송수신장치.
  6. 제5항에 있어서,
    상기 수신장치는 상기 제2 수신부가 수신한 데이터가 보정 신호인지 아닌지를 판별하는 디코더부를 더 포함하는 송수신장치.
  7. 제5항에 기재된 송수신장치에 있어서,
    상기 수신장치는
    제2 수신부가 수신한 데이터의 강도를 조절하는 제2 강도 조절부와,
    상기 제2 수신부가 수신한 데이터의 클록을 복원하기 위한 클록 데이터 리커버리부를 더 포함하고,
    상기 보정 엔진은 상기 엣지 해석부가 분석한 보정 신호의 엣지 부분의 정보에 따라 상기 제2 강도 조절부의 강도 조절 지령을 생성하는 제2 강도 조절 지령 생성부 및 상기 클록 데이터 리커버리부의 데이터-클록간 스큐 조절 지령을 생성하기 위한 CDR 조절부를 포함하고,
    상기 제2 강도 조절부는 상기 제1 송신부 및 제2 수신부를 경유한 상기 강도 조절 지령에 따라 상기 제2 수신부가 수신한 데이터의 강도를 조절하고,
    상기 클록 데이터 리커버리부는 상기 제1 송신부 및 제2 수신부를 경유한 상기 데이터-클록 스큐 조절 지령에 따라 데이터-클록 스큐를 조절하고 상기 제2 수신부가 수신한 데이터에서 클록과 데이터를 복원하는 송수신장치.
  8. 제5항에 기재된 송수신장치; 및
    제2 수신부가 수신한 데이터에 따라 화상표시를 하기 위한 화상표시부;
    를 포함하는 화상표시장치.
KR1020157035516A 2013-08-26 2014-07-17 보정 장치 및 보정 기능을 갖는 화상표시장치 KR101718413B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013174049 2013-08-26
JPJP-P-2013-174049 2013-08-26
JP2013208157A JP5807048B2 (ja) 2013-08-26 2013-10-03 キャリブレーション装置，キャリブレーション機能付き画像表示装置
JPJP-P-2013-208157 2013-10-03
PCT/JP2014/069035 WO2015029636A1 (ja) 2013-08-26 2014-07-17 キャリブレーション装置，キャリブレーション機能付き画像表示装置

Publications (2)

Publication Number Publication Date
KR20160009648A KR20160009648A (ko) 2016-01-26
KR101718413B1 true KR101718413B1 (ko) 2017-03-21

Family

ID=52586211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157035516A KR101718413B1 (ko) 2013-08-26 2014-07-17 보정 장치 및 보정 기능을 갖는 화상표시장치

Country Status (5)

Country Link
JP (1) JP5807048B2 (ko)
KR (1) KR101718413B1 (ko)
CN (1) CN105324809B (ko)
TW (1) TWI559273B (ko)
WO (1) WO2015029636A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258671A (ja) 2009-04-23 2010-11-11 Thine Electronics Inc 送信装置、受信装置、送受信システムおよび画像表示システム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6247138B1 (en) * 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
JP2004356939A (ja) * 2003-05-29 2004-12-16 Fujitsu Component Ltd 遠隔ユニット及び遠隔システム
JP4533715B2 (ja) * 2004-10-07 2010-09-01 川崎マイクロエレクトロニクス株式会社 位相比較器
WO2007029579A1 (ja) * 2005-09-06 2007-03-15 Sanyo Electric Co., Ltd. 受信方法および装置ならびにそれを利用した通信システム
JP4922680B2 (ja) * 2005-09-20 2012-04-25 三洋電機株式会社 無線装置およびそれを利用した通信システム
JP2009047877A (ja) 2007-08-20 2009-03-05 Epson Imaging Devices Corp チップオングラス型表示モジュールおよびその実装検査方法
GB0822659D0 (en) * 2008-12-12 2009-01-21 Astrium Ltd Multiport amplifier adjustment
US8564433B2 (en) * 2010-10-13 2013-10-22 International Business Machines Corporation Location and time-based action triggering notification system and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258671A (ja) 2009-04-23 2010-11-11 Thine Electronics Inc 送信装置、受信装置、送受信システムおよび画像表示システム

Also Published As

Publication number Publication date
KR20160009648A (ko) 2016-01-26
TW201508719A (zh) 2015-03-01
JP5807048B2 (ja) 2015-11-10
CN105324809A (zh) 2016-02-10
TWI559273B (zh) 2016-11-21
WO2015029636A1 (ja) 2015-03-05
JP2015065628A (ja) 2015-04-09
CN105324809B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
US9515856B2 (en) Offset and decision feedback equalization calibration
JP4331641B2 (ja) 等化回路を有する受信回路
US8477834B2 (en) Partial response decision-feedback equalization with adaptation based on edge samples
US8599909B2 (en) Serial link voltage margin determination in mission mode
US8120395B2 (en) Use of data decisions for temporal placement of samplers
WO2011062823A2 (en) Receiver with time-varying threshold voltage
EP2101455A3 (en) Apparatus and Method for Decision Feedback Equalization
US9800436B2 (en) Receiver and control method for receiver
DE60207356D1 (de) System und Methode zur Anpassung der Kommunikation über Signalleitungen
JP2003078575A (ja) 受信波形整形機能を有する光受信装置
JP2018046489A (ja) 半導体装置
KR20190027983A (ko) 수신기 및 이를 이용하는 보상 방법
CN102064927B (zh) 时序纠错系统及方法
US8934592B2 (en) Method for reducing data alignment delays
US8582628B2 (en) Transmitting apparatus, receiving apparatus, transmitting/receiving system, and image display system
KR101718413B1 (ko) 보정 장치 및 보정 기능을 갖는 화상표시장치
CN112118441B (zh) 一种位校正改进的串行cmos图像数据训练方法
KR20150057631A (ko) 수신 장치, 이를 포함하는 시스템 및 그 캘리브레이션 방법
US7447511B2 (en) Method and device for equalizing mode selection
JP5423793B2 (ja) 等化装置、等化方法及びプログラム
WO2012029597A1 (ja) クロック再生回路およびクロック再生方法
KR101633471B1 (ko) 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로
US10263715B1 (en) Transmitter and a post-cursor compensation system thereof
US20230198425A1 (en) Control apparatus, power supply apparatus, processing apparatus, and method
JP5204040B2 (ja) 伝送回路およびパラメータ調整方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal