KR101696431B1 - 초박형 실리콘-금속 이종 접합 기판 제조 방법 - Google Patents

초박형 실리콘-금속 이종 접합 기판 제조 방법 Download PDF

Info

Publication number
KR101696431B1
KR101696431B1 KR1020150172232A KR20150172232A KR101696431B1 KR 101696431 B1 KR101696431 B1 KR 101696431B1 KR 1020150172232 A KR1020150172232 A KR 1020150172232A KR 20150172232 A KR20150172232 A KR 20150172232A KR 101696431 B1 KR101696431 B1 KR 101696431B1
Authority
KR
South Korea
Prior art keywords
silicon
seed layer
layer
stress
stress layer
Prior art date
Application number
KR1020150172232A
Other languages
English (en)
Inventor
유봉영
양창열
전재호
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Application granted granted Critical
Publication of KR101696431B1 publication Critical patent/KR101696431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L27/16—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 컬(curl)이 발생하지 않는 초박형 실리콘-금속 이종 접합 기판 제조 방법은 아래와 같은 단계를 포함하여 이루어진다.
실리콘 모재를 준비하는 단계; 상기 실리콘 모재 위에 시드층을 형성하는 단계; 상기 시드층 위에 스트레스층을 형성하는 단계; 상기 스트레스층에 잔류하는 증착 응력에 의해 상기 스트레스층, 상기 시드층 및 실리콘 박막이 상기 실리콘 모재로부터 박리되는 단계; 상기 스트레스층을 에칭하여 상기 실리콘 박막과 시드층을 남기는 단계.
본 발명에 따르면, 컬이 없는 실리콘-금속 이종 접합 기판을 얻을 수 있다. 또 소자 제작 시 별도의 금속 전극 형성 공정이 필요 없어, 제조 비용을 감소시킬 수 있다.

Description

초박형 실리콘-금속 이종 접합 기판 제조 방법{FABRICATION METHOD OF ULTRATHIN SILICON-METAL SUBSTRATE}
본 발명은 실리콘-금속 이종 접합 기판 제조 방법에 관한 것이며, 더 자세하게는 결정질 실리콘 기판의 표면을 컬(curl) 없이 박리하고, 별도의 전극 형성 공정도 필요 없게 되는 초박형 실리콘-금속 이종 접합 기판 제조 방법에 관한 것이다.
실리콘은 태양광발전 재료에서 중요한 역할을 하기 때문에 그 사용량이 계속 증가하고 있다. 그에 따라 실리콘의 가격이 오르면서 재료비용이 태양전지 제조에 있어서 높은 부담을 주고 있다.
대표적으로 태양광 발전을 살펴보면, 단결정 실리콘을 재료로 하는 결정질 실리콘 태양전지가 뛰어난 성능을 기반으로 초기부터 지속적으로 발전하고 사용되어 왔으나, 단결정 실리콘 기판의 재료비용이 증가하는 문제로 인하여 비정질 형태의 박막 실리콘 태양전지 또는 비정질 박막을 결정화한 다결정질(poly-crystal) 형태의 실리콘 태양전지에 대한 연구가 활발하게 진행되고 있다.
단결정 실리콘 반도체 재료는 단결정의 잉곳을 제조하고 이를 얇게 커팅한 웨이퍼 형태로 사용하지만, 커팅에 의한 두께에 한계가 있기 때문에 비정질 박막을 형성하는 경우에 비하여 재료비용이 높을 수 밖에 없다.
따라서 결정형 태양전지의 경우 실리콘 웨이퍼 비용을 감소하기 위해서 절단손실이 없는 층 전사 방법(Kerf-free layer-transfer)에 대한 많은 연구가 진행되고 있다.
도 7에 이러한 종래 기술의 한 예가 도시되어 있다.
이 방식은 실리콘 박막을 박리하기 위해서 임계 스트레스 값을 갖는 금속 스트레스층을 실리콘 모재(100) 위에 증착하고 이 도금층의 두께 및 인장응력에 의해서 실리콘 박막을 박리하는 기술이다. 즉 상부 스트레스층(200) 증착 시 발생되는 임계 스트레스 조건 하에서 크랙이 에지에서 내부로 진행하다가 일정 깊이에서 평행하게 진행되는 스폴링(spalling) 현상으로 박리되게 하는 것이다. 박리는 테이프 등을 이용하여 떼어냄으로써 이루어지기도 하고, 임계값을 초과하는 스트레스에 의해 자발적으로 이루어질 수도 있다. 스트레스층은 최종적으로 제거하고, 남은 실리콘 박막을 활용하게 된다.
하지만 실리콘에 금속이 접합된 실리콘-금속 기판을 동일한 방법으로 얻는 경우에는, 증착된 금속층의 인장응력에 의해서 컬 문제가 생긴다. 따라서 실리콘-금속 접합 기판은 그대로 사용할 수는 없으며, 금속 스트레스층을 완전히 제거한 후 남은 실리콘 박막만을 사용할 수 있다. 따라서 실리콘 박막 위에 금속 전극을 형성할 필요가 있을 경우에는 추후 별도의 공정으로 금속 전극을 형성해야 하는 문제가 있다. 이 경우 실리콘 박막 세정 공정, 전극 형성 공정 등 추가적인 많은 공정 발생으로 제조비용이 상승된다.
본 발명에서는 이러한 종래 기술의 문제점을 해결하기 위해, 컬(curl)이 발생하지 않는 초박형 실리콘-금속 이종 접합 기판 제조 방법을 제공한다.
또 추후에 별도의 금속 전극 형성이 필요 없도록 할 수 있는, 초박형 실리콘-금속 이종 접합 기판 제조 방법을 제공한다.
상기 목적을 달성하기 위해 본 발명에서는 아래와 같은 구성으로 이루어지는 초박형 실리콘-금속 이종 접합 기판 제조 방법을 제공한다.
실리콘 모재를 준비하는 단계;
상기 실리콘 모재 위에 시드층을 형성하는 단계;
상기 시드층 위에 스트레스층을 형성하는 단계;
상기 스트레스층에 잔류하는 증착 응력에 의해 상기 스트레스층, 상기 시드층 및 실리콘 박막이 상기 실리콘 모재로부터 박리되는 단계;
상기 스트레스층을 에칭하여 상기 실리콘 박막과 시드층을 남기는 단계.
본 발명에서는 시드층과 스트레스층의 에칭 정도가 다른 점을 이용한다. 특히 재료의 결정 구조가 다를 경우 에칭에 대한 저항이 서로 달라서 선택적 에칭이 이루어지는 점을 이용한다. 즉 결정 구조가 달라서 에칭에 대한 저항 즉 에칭 속도가 차이가 있을 경우, 스트레스층은 제거되어도 시드층은 제거되지 않는다.
한편, 상기 실리콘 모재 위에 시드층을 형성하는 단계에서의 공정은 특히 제한되지 않으며, 건식, 습식 모두 적용 가능하다. 진공 설비가 필요 없는 점에서 습식이 특히 바람직하다. 습식방법으로는 전해도금, 무전해도금 모두 가능하다.
이때 시드층으로 사용되는 금속은 특히 한정되지 않으며, 에칭에 대한 저항성이 높은 금속, 즉 에칭 속도가 스트레스층에 비해 낮은 금속들이면 적합하다. 예를 들어 Co, Ti, Ta, W 및 이들의 합금이 시드층으로 사용될 수 있다. 특히 실리콘과 접착력이 높은 비정질 구조를 갖는 Ni 또는 Ni 합금, 특히 Ni-B 합금 등이 무전해도금에 의해 시드층으로서 형성되는 것이 바람직하다.
스트레스층 형성 방법 역시 특정 방법으로 제한되는 것은 아니나, 전해도금으로 형성되는 것이 바람직하다. 스트레스층으로는 니켈이 대표적으로 사용될 수 있으나, 이에 한정되는 것은 아니다.
이상 설명한 본 발명에 따르면, 컬이 없는 실리콘-금속 접합 기판을 얻을 수 있다.
또 소자 제작 시 별도의 전극 형성 공정이 필요 없게 된다. 따라서 제조 비용을 감소시킬 수 있는 효과가 있다.
도 1은 본 발명에 따른 실리콘-금속 이종 접합 기판의 제조 공정을 개략적으로 나타내는 도면이다.
도 2는 본 발명의 한 실시예에서 예비 처리로서 나노홀이 형성된 실리콘 모재 표면의 SEM 사진이다.
도 3은 본 발명의 한 실시예에 따라 실리콘 모재에 시드층(Ni-B)과 스트레스층(Ni)을 증착한 뒤, (a)실리콘 모재로부터 박리된 실리콘/무전해시드층(Ni-B)/스트레스층(Ni)의 박리 후 사진과, (b)실리콘/무전해시드층(Ni-B)/스트레스층(Ni) 구조에서 스트레스층(Ni)만을 제거한 뒤 남은 실리콘/무전해시드층(Ni-B) 이종 접합 기판의 사진이다.
도 4는 본 발명의 한 실시예에 따라 (a)실리콘 모재 위에 형성된 직후의 무전해시드층(Ni-B) 표면과, (b)스트레스층을 에칭하여 제거한 뒤의 무전해시드층(Ni-B) 표면을 나타내는 사진이다.
도 5는 본 발명의 한 실시예에 따른 (a)니켈 스트레스층, (b)무전해 Ni-B 시드층의 X선 회절 결과를 나타내는 그래프이다.
도 6은 본 발명의 한 실시예에 따라 최종적으로 제작된 기판의 SEM 사진으로서, (a)30um급 초박형 실리콘-니켈 이종 접합 기판의 사진, (b)스트레스층(Ni)을 에칭하기 전의 단면 사진, (c)실리콘과 시드층(Ni-B)의 계면을 확대한 사진이다.
도 7은 종래 실리콘 모재로부터 실리콘 박막을 박리하는 공정을 설명하는 도면이다.
이하 본 발명을 도면을 참조하여 바람직한 실시예를 통해 보다 상세하게 설명한다.
도 1은 본 발명에 따른 실리콘-금속 이종 접합 기판의 제조 공정을 개략적으로 나타내는 도면이다.
먼저 실리콘 모재(100)를 준비하고, 그 위에 Ni-B 시드층(300)을 형성하기 위한 예비 처리를 수행하였다. 즉 시드층(300)의 접착력 향상을 위해 MACE(metal-assisted etching) 기법을 이용하여 1mM-AgNO3, 5M-HF, 4M-H2O2로 구성된 에칭액에 실리콘 모재를 약 1~5분 침지하여 실리콘 표면에 나노홀(nano-hole, 200)들을 형성하였다. 나노홀(200)은 직경 30~100nm, 깊이 30~500nm로 형성되었다.
이어서 나노홀(200)이 형성된 실리콘 모재(100)에 표 1과 같은 조건에서 무전해도금으로 Ni-B 시드층(300)을 형성하였다. 이때 B의 공급원으로서는 DMAB를 첨가하였다.
조성 및 조건 값
NiSO4·6H2O 0.1 mol dm-3
Na3C6H5O7·2H2O 0.2 mol dm-3
DMAB(MW58.9) 0.05 mol dm-3
(NH4)SO4 0.5 mol dm-3
두께 400nm
온도 70℃
pH 7.0
이후 아래 표 2와 같은 조건에서 연속적으로 Ni 스트레스층(400)을 전해 증착하였다.
조성 및 조건 값
NiCl2·6H2O 1.0 mol dm-3
Na3C6H5O7·2H2O 0.1 mol dm-3
두께 ~20um
온도 25℃
pH 7.0
이상과 같은 공정에 의해 실리콘 모재 위에 Ni-B 시드층(300)과 Ni 스트레스층(400)이 차례로 적층된 상태의 재료는 130MPa의 임계값을 초과하는 스트레스를 가지게 되며, 이에 의해 실리콘 모재로부터 실리콘 박막, Ni-B 시드층(300), Ni 스트레스층(400)의 결합체(기판)가 실리콘 모재로부터 자발적으로 박리된다.
이후 실리콘 모재로부터 박리되어 나온, 실리콘 박막, Ni-B 시드층(300), Ni 스트레스층(400)으로 이루어진 기판에 대해, Ni 스트레스층(400)만을 제거하는 공정을 수행하였다. 즉 에칭액(10% 염산, 과산화수소)에 침지하여 Ni 스트레스층(400)이 완전히 없어질 때까지 에칭을 수행하였다.
도 3은 이와 같이 하여, 실리콘 박막, Ni-B 시드층(300), Ni 스트레스층(400)으로 이루어지는 기판에서 Ni 스트레스층(400)만을 박리하여 제거하기 전후를 비교하는 사진이다. 도 3의 (a)는 실리콘 모재로부터 박리된 상태의 실리콘/무전해 Ni-B 시드층/전해 Ni 스트레스층 구조 이종 접합 기판의 사진이다. 이 상태에서는 응력에 의한 기판의 휘어짐, 즉 컬이 약 15mm 정도 발생되어 있는 것을 확인할 수 있다. 여기서 최상층에 형성된 Ni 스트레스층만을 에칭하여 도 3의 (b)처럼 휨이 없이 매우 평탄한 초박형 실리콘-니켈(Ni-B 시드층) 이종접합 기판을 얻을 수 있었다.
한편 도 4에서 볼 수 있듯이 특정 Ni 스트레스층을 완전 에칭한 후 노출된 무전해 Ni-B 시드층의 상태는 에칭 전(도 4의 (a))과 에칭 후(도 4의 (b))에 큰 변화가 없음을 확인할 수 있었다. 즉 Ni-B 시드층은 Ni 스트레스층의 에칭에 영향을 거의 받지 않았음을 알 수 있다.
또한 결정 구조에 따라 도금층의 에칭성이 큰 차이를 보이는 것을 확인하기 위해, XRD를 이용하여 무전해 Ni-B 시드층과 Ni 스트레스층 각각의 결정 구조를 분석하였다. 도 5의 (a)에서 볼 수 있듯이 Ni 스트레스층의 내부 구조는 결정인 반면에 무전해 Ni-B 시드층의 내부 구조는 비정질임을 확인할 수 있다. 따라서 결정질인 Ni 스트레스층에 비해서 무전해 Ni-B 시드층의 에칭 저항성이 매우 높으므로, 실제 에칭 과정에서 도 4의 (b)처럼 최상층인 Ni 스트레스층만을 에칭할 수 있었다.
도 6은 본 발명의 한 실시예에 따라 제작된 기판의 SEM 사진으로서, (a)최종 제작된 실리콘-니켈 이종 접합 기판의 사진, (b)Ni 스트레스층 에칭 전의 단면 사진, (c)상기 (a)도면에서 실리콘과 Ni-B 시드층의 계면을 확대한 사진이다.
도 6에서 (a)와 (b)의 사진을 비교해 볼 때 Ni 스트레스층을 에칭한 전/후에 무전해 Ni-B 시드층의 두께는 대략 400nm로 거의 동일하여, Ni-B 시드층은 거의 에칭되지 않았음을 확인할 수 있었다.

Claims (14)

  1. 실리콘 모재를 준비하는 단계;
    상기 실리콘 모재 위에 시드층을 형성하는 단계;
    상기 시드층 위에 스트레스층을 형성하는 단계;
    상기 스트레스층에 잔류하는 증착 응력에 의해 상기 스트레스층, 상기 시드층 및 실리콘 박막이 상기 실리콘 모재로부터 박리되는 단계;
    상기 스트레스층을 에칭하여 상기 실리콘 박막과 시드층을 남기는 단계를 포함하며,
    상기 실리콘 모재 위에 시드층을 형성하기 전에, 상기 실리콘 모재에 나노홀을 형성하는 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.
  2. 청구항 1에 있어서,
    상기 시드층 형성 단계, 상기 스트레스층 형성 단계, 또는 상기 에칭 단계가 습식으로 이루어지는 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.
  3. 청구항 1에 있어서,
    상기 시드층과 스트레스층의 에칭 속도가 서로 다른 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.

  4. 청구항 3에 있어서,
    상기 시드층과 스트레스층의 결정 구조가 서로 다른 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.
  5. 청구항 4에 있어서,
    상기 시드층이 비정질인 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.
  6. 청구항 4에 있어서,
    상기 스트레스층은 결정질인 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.
  7. 청구항 1에 있어서,
    상기 시드층이 Ni 또는 Ni 합금인 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.
  8. 청구항 1에 있어서,
    상기 스트레스층이 Ni인 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.
  9. 청구항 7에 있어서,
    상기 시드층이 Ni-B 합금인 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.
  10. 삭제
  11. 청구항 1에 있어서,
    상기 나노홀은 AgNO3, HF, H2O2로 구성된 에칭액에 실리콘 모재를 침지하여 이루어지는 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.
  12. 청구항 2에 있어서,
    상기 시드층이 무전해도금으로 형성되는 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.
  13. 청구항 2에 있어서,
    상기 스트레스층이 전해도금으로 형성되는 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.
  14. 청구항 12에 있어서,
    상기 무전해도금을 위한 도금액에 B의 공급원으로서 DMAB가 포함되는 것을 특징으로 하는 실리콘-금속 이종 접합 기판 제조 방법.
KR1020150172232A 2015-09-24 2015-12-04 초박형 실리콘-금속 이종 접합 기판 제조 방법 KR101696431B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150135486 2015-09-24
KR20150135486 2015-09-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170000302A Division KR101748584B1 (ko) 2015-09-24 2017-01-02 초박형 실리콘-금속 이종 접합 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR101696431B1 true KR101696431B1 (ko) 2017-01-16

Family

ID=57993562

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150172232A KR101696431B1 (ko) 2015-09-24 2015-12-04 초박형 실리콘-금속 이종 접합 기판 제조 방법
KR1020170000302A KR101748584B1 (ko) 2015-09-24 2017-01-02 초박형 실리콘-금속 이종 접합 기판 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020170000302A KR101748584B1 (ko) 2015-09-24 2017-01-02 초박형 실리콘-금속 이종 접합 기판 제조 방법

Country Status (1)

Country Link
KR (2) KR101696431B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634992A (zh) * 2019-09-04 2019-12-31 中国电子科技集团公司第十八研究所 用于薄膜砷化镓太阳电池复合结构材料衬底的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059550A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 제조 방법
JP2003163337A (ja) * 2001-08-10 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2014003105A (ja) * 2012-06-15 2014-01-09 Sumitomo Chemical Co Ltd 複合基板の製造方法および複合基板
KR20140006545A (ko) * 2012-07-06 2014-01-16 한양대학교 에리카산학협력단 실리콘 기판의 표면 박리 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2330697A1 (en) 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Semiconductor device having an InGaN layer
KR101556215B1 (ko) 2014-10-17 2015-09-30 한양대학교 에리카산학협력단 실리콘 기판의 표면 박리 방법
KR101595757B1 (ko) 2014-06-19 2016-02-19 한양대학교 에리카산학협력단 실리콘 기판의 표면 박리 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059550A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 제조 방법
JP2003163337A (ja) * 2001-08-10 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2014003105A (ja) * 2012-06-15 2014-01-09 Sumitomo Chemical Co Ltd 複合基板の製造方法および複合基板
KR20140006545A (ko) * 2012-07-06 2014-01-16 한양대학교 에리카산학협력단 실리콘 기판의 표면 박리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634992A (zh) * 2019-09-04 2019-12-31 中国电子科技集团公司第十八研究所 用于薄膜砷化镓太阳电池复合结构材料衬底的制备方法
CN110634992B (zh) * 2019-09-04 2021-04-13 中国电子科技集团公司第十八研究所 用于薄膜砷化镓太阳电池复合结构材料衬底的制备方法

Also Published As

Publication number Publication date
KR101748584B1 (ko) 2017-06-22
KR20170037579A (ko) 2017-04-04

Similar Documents

Publication Publication Date Title
US8659110B2 (en) Single-junction photovoltaic cell
TW201724179A (zh) ＳｉＣ複合基板之製造方法
TWI738665B (zh) ＳｉＣ複合基板之製造方法
JP7408893B2 (ja) ダイヤモンド又はイリジウム材料の単結晶層を製造するための方法、及びダイヤモンド又はイリジウム材料の単結晶層をエピタキシャル成長させるための基板
CN111799178B (zh) 一种超薄晶圆双面电镀铜厚膜工艺
WO2020098258A1 (zh) 一种采用双金刚石层实现GaN原始衬底转移的方法及应用
KR101748584B1 (ko) 초박형 실리콘-금속 이종 접합 기판 제조 방법
KR101374690B1 (ko) Ｃｉｇｓ 태양전지용 철-니켈 합금 금속 포일 기판재
CN102326228B (zh) 第ⅲ族氮化物半导体生长基板、第ⅲ族氮化物半导体外延基板、第ⅲ族氮化物半导体元件、第ⅲ族氮化物半导体自立基板及它们的制造方法
US8916954B2 (en) Multi-layer metal support
KR101595757B1 (ko) 실리콘 기판의 표면 박리 방법
KR101935267B1 (ko) 초박형 실리콘 기판 제조 방법
US11976380B2 (en) Method for manufacturing a monocrystalline layer of GaAs material and substrate for epitaxial growth of a monocrystalline layer of GaAs material
KR101548704B1 (ko) 실리콘 나노와이어 어레이, 리튬 이온전지용 음극 및 이의 제조방법
CN107522191B (zh) 一种基于自限制形核生长的大尺寸高质量石墨烯制备方法
JP2015513214A (ja) 多層金属支持体
JP7355289B2 (ja) Ｌｎｏ材料の単結晶層を生成するための方法、及びｌｎｏ材料の単結晶層をエピタキシャル成長させるための基板
US20230422619A1 (en) Method for producing a crystalline layer of pzt material by transferring a seed layer of srtio3 to a silicon carrier substrate and epitaxially growing the crystalline layer of pzt, and substrate for epitaxial growth of a crystalline layer of pzt
CN115386959B (zh) 一种氮化镓生长方法及氮化镓
WO2015034118A1 (ko) 실리콘 기판의 표면 박리 방법
CN106463376A (zh) 硅基板的表面剥离方法
JP2013079168A (ja) 窒化物半導体ウエハの製造方法
JP2011077201A (ja) 半導体装置の製造方法
CN107768464A (zh) 一种带空腔的氮化铟复合衬底及其制备方法
JP2005050864A (ja) 半導体基板及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 4