JP2005050864A - 半導体基板及びその製造方法 - Google Patents

Abstract

【課題】短波長半導体発光素子、高周波及び高効率半導体素子等に用いられる半導体基板の結晶欠陥を低減した高品質の半導体基板の製造方法。
【解決手段】単結晶半導体基板２上にこの基板と異なる種類の単結晶半導体層３を基板の厚さより厚く気相成長により積層する。又、単結晶基板上にこの基板と異なる種類の単結晶半導体層を基板の厚さの１／３程度の厚さに気相成長により積層した後、その半導体基板を単結晶半導体層と同等の厚さとし、しかる後に、前記単結晶半導体層を気相成長により更に積層する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、短波長半導体発光素子、高周波及び高効率半導体素子等に用いられる半導体基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来、この種の半導体基板及びその製造方法としては、サファイア（Ａｌ_２ Ｏ_３ ）やシリコン（Ｓｉ）等の単結晶基板上にこれと異なる種類の単結晶半導体層を高温（８００℃以上）における気相成長により基板の厚さより薄く積層してなるものが知られている。
【０００３】
【発明が解決しようとする課題】
しかし、従来の半導体基板及びその製造方法では、製造原価低減の観点から、単結晶半導体層の厚さを単結晶半導体基板の厚さより薄くしているため、両者の熱膨張係数差による反りを主要因として転位等の結晶欠陥が高密度に発生する不具合がある。
例えば、Ｓｉ単結晶基板上に炭化珪素（ＳｉＣ）単結晶半導体層を基板の厚さよりも薄く気相成長により積層したものでは、欠陥密度が１０^８／ｃｍ^２ 程度となっている。
かかる結晶欠陥は、半導体素子の製造歩留まりに悪影響を及ぼすと容易に推考できる。事実、基板上に異種半導体を積層した半導体基板の実用化は、ＬＥＤ用の一部を除いて電子デバイス用等では達成されておらず、結晶欠陥を低減した高品質の半導体基板の実現が望まれている。
【０００４】
そこで、本発明は、結晶欠陥を低減した高品質の半導体基板及びその製造方法を提供することを課題とする。
【０００５】
【課題を解決するための手段】
前記課題を解決するため、本発明の第１の半導体基板の製造方法は、単結晶半導体基板上にこの基板と異なる種類の単結晶半導体層を基板の厚さより厚く気相成長により積層することを特徴とする。
【０００６】
第２の半導体基板の製造方法は、単結晶半導体基板上にこの基板と異なる種類の単結晶半導体層を基板の厚さの１／３程度の厚さに気相成長により積層した後、上記単結晶半導体基板を単結晶半導体層と同等の厚さとし、しかる後に、前記単結晶半導体層を気相成長により更に積層することを特徴とする。
【０００７】
第３の半導体基板の製造方法は、単結晶半導体基板の表層部に多孔質層を形成した後、多孔質層の表層部にアニール処理を施して非多孔質層を形成し、しかる後に、非多孔質層上に前記基板と異なる種類の単結晶半導体層を非多孔質層の厚さより厚く気相成長により積層することを特徴とする。
【０００８】
第４の半導体基板の製造方法は、単結晶半導体基板の表層部に多孔質層を形成した後、多孔質層上にその微細孔を塞ぐことなく上記基板と異なる種類の単結晶半導体層を気相成長により積層することを特徴とする。
【０００９】
第５の半導体基板の製造方法は、第１、第２、第３又は第４の半導体基板の製造方法において、前記単結晶半導体層の積層後、この単結晶半導体層をその下部層から分離することを特徴とする。
【００１０】
又、第６の半導体基板の製造方法は、第５の半導体基板の製造方法において、前記単結晶半導体層の分離をその積層後６００℃以下から２５℃までの降温過程で行うことを特徴とする。
【００１１】
一方、半導体基板は、第１、第２、第３、第４、第５又は第６の半導体基板の製造方法で製造したことを特徴とする。
【００１２】
【作用】
本発明の第１の半導体基板及びその製造方法においては、単結晶半導体層の機械的強度が単結晶半導体基板に比べて強くなり、単結晶半導体層の反りが低減する。
【００１３】
単結晶半導体層の厚さは、単結晶半導体基板の厚さが１０〜８００μｍ程度の場合、１００〜１０００μｍ程度と、単結晶半導体基板の厚さの１．２５〜１０倍程度とする。
【００１４】
第２の半導体基板及びその製造方法においては、第１のもの及びその製法と同様に、単結晶半導体層の機械的強度が単結晶半導体基板に比べて強くなり、単結晶半導体層の反りが低減する。
【００１５】
単結晶半導体基板は、薄い程に機械的強度が弱く欠陥低減に有効であるが、ある程度厚い方がハンドリングし易いので、当初３００〜８００μｍ程度の厚さとし、その上に単結晶半導体層を１００〜３００μｍ程度と、単結晶半導体基板の１／３程度の厚さに積層した後、単結晶半導体基板を機械的又は化学的に薄板化して単結晶半導体層と同等の厚さの１００〜３００μｍ程度とし、しかる後に、単結晶半導体層を更に積層する。
【００１６】
第３の半導体基板及びその製造方法においては、単結晶半導体層の機械的強度が非多孔質層に比べて強くなると共に、多孔質層が単結晶半導体基板による影響の緩衝層として機能し、単結晶半導体層の反りがより低減する。
【００１７】
単結晶半導体基板の厚さを１０〜８００μｍ程度とした場合、多孔質層の厚さは、１〜８００μｍ程度、非多孔質層の厚さは、０．００１〜１０μｍ程度、単結晶半導体層の厚さは、１〜１０００μｍ程度とされる。
このとき、多孔質層の厚さは、非多孔質層及び単結晶半導体層より厚くても薄くてもよい。
【００１８】
第４の半導体基板及びその製造方法においては、単結晶半導体層の機械的強度が多孔質層に比べて強くなると共に、多孔質層が単結晶半導体基板による影響の緩衝層として機能し、単結晶半導体層の反りがより一層低減する。
【００１９】
単結晶半導体基板の厚さを１０〜８００μｍ程度とした場合、多孔質層の厚さは、１〜８００μｍ程度、単結晶半導体層の厚さは、１〜１０００μｍ程度とされる。
【００２０】
第５の半導体基板及びその製造方法においては、第１、第２、第３又は第４のもの及びその製法による作用の他、単結晶半導体層が単結晶半導体基板、非多孔質層又は多孔質層との接触に起因する反りから解放される。
【００２１】
又、第６の半導体基板及びその製造方法においては、第５のもの及びその製法による作用の他、降温時における単結晶半導体層が単結晶半導体基板、非多孔質層又は多孔質層との接触に起因する反りから解放され、かつ、分離が容易となる。
【００２２】
単結晶半導体層の分離をその積層（８００℃以上の高温で行われる）後、６００℃を超える温度で行うと、単結晶半導体層及び単結晶半導体基板の粘性が、高温のため高く、分離し難しい上、外部より力を加えた際、転位等の結晶欠陥が発生してしまう。一方、２５℃未満の温度で行うと、熱膨張係数差による反りを主要因として転位等の結晶欠陥が高密度に発生してしまう。
単結晶半導体層の分離は、その積層後、５５０℃以下から７５℃までの降温過程で行うことがより好ましく、より一層好ましくは５２５℃以下から１００℃までの降温過程である。
【００２３】
なお、単結晶半導体基板としては、シリコン、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、インジウムリン（ＩｎＰ），ゲルマニウム（Ｇｅ），酸化亜鉛（ＺｎＯ）等の半導体が用いられる一方、単結晶半導体層としては、窒化ガリウム（ＧａＮ）系窒化物、ガリウムヒ素系、炭化ケイ素、インジウムリン、ゲルマニウム、酸化亜鉛系酸化物、ダイヤモンド（Ｃ）等の半導体が、単結晶半導体基板と異なる種類の組み合わせで用いられる。
又、単結晶半導体層の気相成長には、ＣＶＤ法やＰＶＤ法が用いられる。
更に、多孔質層の形成には、陽極化成法や化学エッチング法等が用いられ、かつ、多孔質層の機械的強度に関与する厚さ及び多孔度は、処理条件によって調整可能である。
更に又、非多孔質層を形成するアニール処理の雰囲気としては、水素ガス（Ｈ_２ ）雰囲気が用いられる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は本発明に係る半導体基板の第１の実施の形態を示す概念的な断面図である。
【００２５】
この半導体基板１は、厚さ１０〜８００μｍ程度の単結晶シリコンからなる単結晶半導体基板２上に、この単結晶半導体基板２と異なる種類の立方晶炭化ケイ素（３Ｃ−ＳｉＣ）からなる単結晶半導体層３を、厚さ１００〜１０００μｍ程度と単結晶半導体基板２の厚さより厚く気相成長により積層してなるものである。
【００２６】
上記半導体基板１においては、単結晶半導体層３の機械的強度が単結晶半導体基板２に比べて強くなり、単結晶半導体層３の反りが低減するので、素子が形成される単結晶半導体層３の欠陥密度が、１０^７／ｃｍ^２ 台と従来の１／１０程度に低減する。
ここで、従来の半導体基板は、厚さ１０〜８００μｍ程度の単結晶シリコンからなる単結晶基板上に、立方晶炭化ケイ素からなる単結晶半導体層を、厚さ０．１〜３００μｍ程度と単結晶半導体基板の厚さより薄く気相成長により積層してなるものであり、その単結晶半導体層の欠陥密度は、１０^８／ｃｍ^２ 台である。
【００２７】
上述した半導体基板１を製造するには、先ず、単結晶シリコンからなる厚さ１０〜８００μｍ程度の単結晶半導体基板２をＨ_２ （水素ガス）雰囲気において１０００℃前後の温度で加熱して自然酸化膜を除去する。
次に、単結晶半導体基板２を８００〜１４００℃の温度に保持し、図２に示すように、モノメチルシラン（ＣＨ_３ ＳｉＨ_３ ）を原料とし、単結晶半導体基板２上に気相成長により立方晶炭化ケイ素からなる厚さ１００〜１０００μｍ程度の単結晶半導体層３を積層する。
【００２８】
図３は本発明に係る半導体基板の第２の実施の形態を示す概念的な断面図である。
【００２９】
この半導体基板４は、第１の実施の形態のものと同様に、厚さ１０〜８００μｍ程度の単結晶シリコンからなる単結晶半導体基板５上に、この単結晶半導体基板５と異なる種類の立方晶炭化ケイ素からなる単結晶半導体層６を、気相成長により前段層６ａと後段層６ｂの２度に分けて積層して全体の厚さ１００〜１０００μｍ程度と単結晶半導体基板５の厚さより厚くしたものである。
【００３０】
上記半導体基板４においては、第１の実施の形態のものと同様に、単結晶半導体層６の機械的強度が単結晶半導体基板５に比べて強くなり、単結晶半導体層の反りが低減するので、素子が形成される単結晶半導体層６の欠陥密度が、１０^７／ｃｍ^２ 台と従来の１／１０程度に低減する。
【００３１】
上述した半導体基板４を製造するには、先ず、ハンドリングを容易にするため、単結晶シリコンからなり、厚さ３００〜８００μｍ程度と最終的な単結晶半導体基板５の厚さより厚い単結晶半導体基板５′をＨ_２ 雰囲気において１０００℃前後の温度で加熱して自然酸化膜を除去する。
次に、単結晶半導体基板５′を８００〜１４００℃の温度に保持し、図４（ａ），（ｂ）に示すように、モノメチルシランを原料とし、単結晶半導体基板５′上に気相成長により厚さ１００〜３００μｍ程度の立方晶炭化ケイ素からなる前段層６ａを積層する。
次いで、図４（ｃ）に示すように、単結晶半導体基板５′を機械的又は化学的に薄板化して前段層６ａと同等の１００〜３００μｍ程度の厚さの単結晶半導体基板５とする。
次に、前段層６ａを積層した単結晶半導体基板５を８００〜１４００℃の温度に保持し、図４（ｄ）に示すように、モノメチルシランを原料とし、前段層６ａ上に再度気相成長により厚さ１００〜３００μｍ程度の立方晶炭化ケイ素からなる後段層６ｂを積層する。
【００３２】
図５は本発明に係る半導体基板の第３の実施の形態を示す概念的な断面図である。
【００３３】
この半導体基板７は、厚さ１０〜８００μｍ程度の単結晶シリコンからなる単結晶半導体基板８の表層部に、厚さ１〜８００μｍ程度の多孔質層９を形成した後、多孔質層９の表層部にアニール処理を施して厚さ０．００１〜１０μｍ程度の非多孔質層１０を形成し、しかる後に、非多孔質層１０上に、単結晶半導体基板８と異なる種類の立方晶炭化ケイ素からなる単結晶半導体層１１を、厚さ１〜１０００μｍ程度と非多孔質層１０の厚さより厚く気相成長により積層してなるものである。
【００３４】
上記半導体基板７においては、単結晶半導体層１１の機械的強度が非多孔質層１０に比べて強くなると共に、多孔質層９が単結晶半導体基板８による影響の緩衝層として機能し、単結晶半導体層１１の反りがより低減するので、素子が形成される単結晶半導体層１１の欠陥密度が、５×１０^６／ｃｍ^２ と従来の１／２０程度に減少する。
【００３５】
上述した半導体基板７を製造するには、先ず、図６（ａ）に示すように、厚さ１０〜８００μｍ程度の単結晶シリコンからなる単結晶半導体基板８を用い、この単結晶半導体基板８をフッ酸（フッ化水素酸：ＨＦ）及びエタノールを含む水溶液中で直流バイアスにより陽極化成処理し、図６（ｂ）に示すように、単結晶半導体基板８の表層部に厚さ１〜８００μｍ程度、多孔度１０〜９０％程度の多孔質層９を形成する。
なお、陽極化成処理に際し、陰極に白金電極を用いたが、ＨＦに耐えるものであれば、金等、他の材料からなるものであってもよい。
又、多孔質層９を形成する方法は、陽極化成法に限らず、単結晶半導体基板８を硝酸やＨＦ中に浸漬して多孔質層９を形成する化学エッチング法等によってもよい。
次に、多孔質層９が形成された単結晶半導体基板８にＨ_２ 雰囲気において１０００℃前後の温度でアニール処理を施し、図６（ｃ）に示すように、多孔質層９の表層部に厚さ０．００１〜１０μｍ程度の非多孔質層１０を形成する。
多孔質層にＨ_２ 雰囲気において１０００℃前後の温度でアニール処理を施すことで、多孔質層の表層部に非多孔質層を形成可能であることは、文献（Ｔ． Ｕｒａｇａｍｉ ａｎｄ Ｍ．Ｓｅｋｉ， Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．， Ｖｏｌ．１２５，Ｎｏ．８， ｐｐ１３３９〜１３４４（１９７８））に示されており、既知の事実である。
次いで、多孔質層９及び非多孔質層１０を順に形成した単結晶半導体基板８を８００〜１４００℃の温度に保持し、図６（ｄ）に示すように、モノメチルシランを原料とし、非多孔質層１０上に気相成長により立方晶炭化ケイ素からなる単結晶半導体層１１を、厚さ１〜１０００μｍ程度と非多孔質１０の厚さより厚く積層する。
【００３６】
図７は本発明に係る半導体基板の第４の実施の形態を示す概念的な断面図である。
【００３７】
この半導体基板１２は、厚さ１０〜８００μｍ程度の単結晶シリコンからなる単結晶半導体基板１３の表層部に、厚さ１〜８００μｍ程度の多孔質層１４を形成した後、多孔質層１４上に、その微細孔を塞ぐことなく単結晶半導体基板１３と異なる種類の立方晶炭化ケイ素からなる単結晶半導体層１５を、厚さ１〜１０００μｍ程度と気相成長により積層してなるものである。
なお、単結晶半導体層１５は、単結晶半導体基板１３及び多孔質層１４より厚くても薄くてもよい。
【００３８】
上記半導体基板１２においては、単結晶半導体層１５の機械的強度が多孔質層１４に比べて強くなると共に、多孔質層１４が単結晶半導体基板１３による影響の緩衝層として機能し、単結晶半導体層の反りがより一層低減するので、素子が形成される単結晶半導体層１５の欠陥密度が、１０^６／ｃｍ^２ 台と従来の１／１００程度に低減する。
【００３９】
上述した半導体基板１２を製造するには、先ず、図８（ａ）に示すように、厚さ１０〜８００μｍ程度の単結晶シリコンからなる単結晶半導体基板１３を用い、この単結晶半導体基板１３を、第３の実施の形態のものと同様に、フッ酸及びエタノールを含む水溶液中で直流バイアスにより陽極化成処理し、図８（ｂ）に示すように、単結晶半導体基板１３の表層部に厚さ１〜８００μｍ程度、多孔度１０〜９０％程度の多孔質層１４を形成する。
次に、多孔質層１４が形成された単結晶半導体基板１３にＨ_２ 雰囲気において１０００℃前後の温度でアニール処理を施す。
アニールの温度及び時間等の条件を調整することによって、多孔質層１４の微細孔を塞ぐことなく保つ。
次いで、多孔質層１４を形成した単結晶半導体基板１３を８００〜１４００℃の温度に保持し、図８（ｃ）に示すように、モノメチルシランを原料とし、多孔質層１４の微細孔を塞ぐことなくその上に気相成長により立方晶炭化ケイ素からなる単結晶半導体層１５を、厚さ１〜１００μｍ程度と気相成長により積層する。
このとき、単結晶半導体層１５は、単結晶半導体基板１３及び多孔質層１４より厚くても薄くてもよい。
【００４０】
図９は本発明に係る半導体基板の第５及び第６のその１の実施の形態を示す概念的な断面図である。
【００４１】
この半導体基板１６は、第１の実施の形態の半導体基板１を、その単結晶半導体層３の積層後、常温下において又は６００℃以下から２５℃までの降温過程において、単結晶半導体層３をその下部層、すなわち、単結晶半導体基板２から分離してなるものである。
【００４２】
上記半導体基板１６においては、第１の実施の形態のものによる作用効果の他、常温下において分離したものは、半導体基板１６としての単結晶半導体層３が単結晶半導体基板２との接触に起因する反りから解放されるので、欠陥密度が、８×１０^６／ｃｍ^２ 台と従来の１／１２程度に低減する。一方、６００℃以下から２５℃までの降温過程において分離したものは、降温時における単結晶半導体層３が単結晶半導体基板２との接触に起因する反りから解放されるので、分離６００〜２５℃で行った場合、欠陥密度が、７×１０^６／ｃｍ^２ 台と従来の１／１４程度に減少する。
【００４３】
図１０は本発明に係る半導体基板の第５及び第６のその２の実施の形態を示す概念的な断面図である。
【００４４】
この半導体基板１７は、第２の実施の形態の半導体基板７を、その単結晶半導体層６の後段層６ｂの積層後、第５の実施の形態のものと同様に、常温下において又は６００℃から２５℃までの降温過程において、単結晶半導体層６をその下部層、すなわち、単結晶半導体基板５から分離してなるものである。
【００４５】
上記半導体基板１７においては、第２の実施の形態のものによる作用効果の他、常温下において分離したものは、半導体基板１７としての単結晶半導体層６が単結晶半導体基板５との接触に起因する反りから解放されるので、欠陥密度が、７×１０^６／ｃｍ^２ 台と従来の１／１４程度に低減する。一方、６００℃以下から２５℃までの降温過程において分離したものは、降温時における単結晶半導体層６が単結晶半導体基板５との接触に起因する反りから解放されるので、分離を６００〜２５℃で行った場合、欠陥密度が、６×１０^６／ｃｍ^２ 台と従来の１／１６程度に減少する。
【００４６】
図１１は本発明に係る半導体基板の第５及び第６のその３の実施の形態を示す概念的な断面図である。
【００４７】
この半導体基板１８は、第３の実施の形態の半導体基板７を、その単結晶半導体層１１の積層後、常温下において又は６００℃から２５℃までの降温過程において、単結晶半導体層１１をその下部層、すなわち、分離し易い多孔質層９において単結晶半導体基板８から分離してなるものである。
【００４８】
上記半導体基板１８においては、第３の実施の形態のものによる作用効果の他、常温下において分離したものは、半導体基板１８としての単結晶半導体層１１が単結晶半導体基板８との接触に起因する反りから解放されるので、欠陥密度が１０^５／ｃｍ^２ 台と従来の１／１０００程度に低減する。一方、６００℃以下から２５℃までの降温過程における分離したものは、降温時における単結晶半導体層１１が単結晶半導体基板８との接触に起因する反りから解放されるので、分離を６００〜２５℃で行った場合、欠陥密度が、５×１０^４／ｃｍ^２ 台と従来の１／２０００程度に減少し、かつ、分離が容易となるので、製造を容易に行うことができる。
更に、化学エッチング法や機械的研磨法によって単結晶半導体層１１に残存する多孔質層９及び非多孔質層１０を除去した所、より一層反りは解放され、欠陥密度が３×１０^４／ｃｍ^２ 台と従来の１／３０００程度に減少した。
【００４９】
図１２は本発明に係る半導体基板の第５及び第６のその４の実施の形態を示す概念的な断面図である。
【００５０】
この半導体基板１９は、第４の実施の形態の半導体基板１２を、その単結晶半導体層１５の積層後、第５及び第６のその３の実施の形態のものと同様に、常温下において又は６００℃から２５℃までの降温過程において、単結晶半導体層１５を、その下部層、すなわち、多孔質層１４において単結晶半導体基板１３から分離してなるものである。
【００５１】
上記半導体基板１９においては、第４の実施の形態のものによる作用効果の他、常温下において分離したものは、半導体基板１９としての単結晶半導体基板１３との接触に起因する反りから解放されるので、欠陥密度が、５×１０^４／ｃｍ^２ 台と従来の１／２０００程度に低減する。一方、６００℃から２５℃までの降温過程において分離したものは、降温時における単結晶半導体層１５が単結晶半導体基板１３との接触に起因する反りから解放されるので、分離を６００〜２５℃で行った場合、欠陥密度が、１０^４／ｃｍ^２ 台と従来の１／１００００程度に減少し、かつ、分離が容易となるので、製造を容易に行うことができる。
更に、化学エッチング法や機械的研磨法によって単結晶半導体層１５に残存する多孔質層１４を除去した所、より一層反りは解放され、欠陥密度が８×１０^３／ｃｍ^２ 台と従来の１／１２０００程度に減少した。
【００５２】
なお、上述した第１〜第６の実施の形態の半導体基板の製造方法においては、自然酸化膜の除去にＨ_２ を用いる場合について説明したが、これに限定されるものではなく、非酸化雰囲気であればよいので、塩酸ガス、アルゴンゴス（Ａｒ）、窒素ガス（Ｎ_２ ）及び真空を用いてもよく、Ｈ_２ と同等の効果を奏する。
【００５３】
【発明の効果】
以上説明したように、本発明の第１の半導体基板及びその製造方法によれば、単結晶半導体層の機械的強度が単結晶半導体基板に比べて強くなり、単結晶半導体層の反りが低減するので、結晶欠陥を低減した高品質のものとすることができる。
【００５４】
第２の半導体基板及びその製造方法によれば、第１のもの及びその製法と同様に、単結晶半導体層の機械的強度が単結晶半導体基板に比べて強くなり、単結晶半導体層の反りが低減するので、結晶欠陥を低減した高品質のものとすることができる。
【００５５】
第３の半導体基板及びその製造方法によれば、単結晶半導体層の機械的強度が非多孔質層に比べて強くなると共に、多孔質層が単結晶半導体基板による影響の緩衝層として機能し、単結晶半導体層の反りがより低減するので、結晶欠陥を低減したより高品質のものとすることができる。
【００５６】
第４の半導体基板及びその製造方法によれば、単結晶半導体層の機械的強度が多孔質層に比べて強くなると共に、多孔質層が単結晶半導体基板による影響の緩衝層として機能し、単結晶半導体層の反りがより一層低減するので、結晶欠陥を低減したより一層高品質のものとすることができる。
【００５７】
第５の半導体基板及びその製造方法によれば、第１、第２、第３又は第４のもの及びその製法による作用効果の他、単結晶半導体層が単結晶半導体基板、非多孔質層又は多孔質層との接触に起因する反りから解放されるので、結晶欠陥を低減したより一層高品質のものとすることができる。
【００５８】
又、第６の半導体基板及びその製造方法によれば、第５のもの及びその製法による作用効果の他、降温時における単結晶半導体層が単結晶半導体基板、非多孔質層又は多孔質層との接触に起因する反りから解放され、かつ、分離が容易となるので、結晶欠陥を低減した更により一層高品質のものとすることができ、かつ、製造を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明に係る半導体基板の第１の実施の形態を示す概念的な断面図である。
【図２】図１の半導体基板の製造方法の最終工程説明図である。
【図３】本発明に係る半導体基板の第２の実施の形態を示す概念的な断面図である。
【図４】（ａ）は図３の半導体基板の製造方法の第１工程説明図、（ｂ）は上記第１工程によって得られる中間品の説明図、（ｃ）は上記製造方法の第２工程説明図、（ｄ）は上記製造方法の最終工程説明図である。
【図５】本発明に係る半導体基板の第３の実施の形態を示す概念的な断面図である。
【図６】（ａ）は図５の半導体基板の製造方法の第１工程説明図、（ｂ）は上記製造方法の第２工程説明図、（ｃ）は上記製造方法の第３工程説明図、（ｄ）は上記製造方法の最終工程説明図である。
【図７】本発明に係る半導体基板の第４の実施の形態を示す概念的な断面図である。
【図８】（ａ）は図７の半導体基板の製造方法の第１工程説明図、（ｂ）は上記製造方法の第２工程説明図、（ｃ）は上記製造方法の最終工程説明図である。
【図９】本発明に係る半導体基板の第５及び第６のその１の実施の形態を示す概念的な断面図である。
【図１０】本発明に係る半導体基板の第５及び第６のその２の実施の形態を示す概念的な断面図である。
【図１１】本発明に係る半導体基板の第５及び第６のその３の実施の形態を示す概念的な断面図である。
【図１２】本発明に係る半導体基板の第５及び第６のその４の実施の形態を示す概念的な断面図である。
【符号の説明】
２ 単結晶半導体基板
３ 単結晶半導体層
５ 単結晶半導体基板
５′ 単結晶半導体基板
６ 単結晶半導体層
６ａ 前段層
６ｂ 後段層
８ 単結晶半導体基板
９ 多孔質層
１０ 非多孔質層
１１ 単結晶半導体層
１３ 単結晶半導体基板
１４ 多孔質層
１５ 単結晶半導体層

Claims (7)

1. 単結晶半導体基板上にこの基板と異なる種類の単結晶半導体層を基板の厚さより厚く気相成長により積層することを特徴とする半導体基板の製造方法。
2. 単結晶半導体基板上にこの基板と異なる種類の単結晶半導体層を基板の厚さの１／３程度の厚さに気相成長により積層した後、上記単結晶半導体基板を単結晶半導体層と同等の厚さとし、しかる後に、前記単結晶半導体層を気相成長により更に積層することを特徴とする半導体基板の製造方法。
3. 単結晶半導体基板の表層部に多孔質層を形成した後、多孔質層の表層部にアニール処理を施して非多孔質層を形成し、しかる後に、非多孔質層上に前記基板と異なる種類の単結晶半導体層を非多孔質層の厚さより厚く気相成長により積層することを特徴とする半導体基板の製造方法。
4. 単結晶半導体基板の表層部に多孔質層を形成した後、多孔質層上にその微細孔を塞ぐことなく上記基板と異なる種類の単結晶半導体層を気相成長により積層することを特徴とする半導体基板の製造方法。
5. 前記単結晶半導体層の積層後、この単結晶半導体層をその下部層から分離することを特徴とする請求項１、２、３又は４に記載の半導体基板の製造方法。
6. 前記単結晶半導体層の分離をその積層後６００℃以下から２５℃までの降温過程で行うことを特徴とする請求項５記載の半導体基板の製造方法。
7. 前記請求項１、２、３、４、５又は６記載の半導体基板の製造方法で製造したことを特徴とする半導体基板。

Images