KR101691672B1 - 보정 회로, 구동 회로, 발광 장치, 및 전류 펄스 파형의 보정 방법 - Google Patents

Abstract

구동 회로 및 구동 전류 보정 방법이 개시된다. 구동 회로는 구동 전류를 출력하는 전류원; 및 보정 전류를 출력하는 보정 회로를 포함한다. 보정 회로는 제 1 시정수 회로를 포함한다. 상기 전류원의 출력 단자는 상기 보정 회로의 출력 단자에 접속된다.

Description

보정 회로, 구동 회로, 발광 장치, 및 전류 펄스 파형의 보정 방법{CORRECTION CIRCUIT, DRIVE CIRCUIT, LIGHT-EMITTING DEVICE AND CORRECTION METHOD OF CURRENT PULSE WAVEFORM}

본 발명은, 윗면에서 레이저광을 사출하는 면발광형의 반도체 레이저에 인가하는 전류 펄스 파형을 보정하는 보정 회로 및 이것을 구비한 구동 회로 및 발광 장치에 관한 것이다. 또한, 본 발명은, 상기 반도체 레이저에 인가하는 전류 펄스 파형의 보정 방법에 관한 것이다.

면발광형의 반도체 레이저는, 종래의 파브리-페로(Fabry-Perot) 공진기형의 반도체 레이저와는 달리, 기판에 대해 직교하는 방향으로 광을 사출하는 것이고, 같은 기판상에 2차원 어레이형상으로 다수의 공진기 구조를 배열하는 것이 가능하다. 그 때문에, 근래, 면발광형의 반도체 레이저는, 데이터 통신이나 프린터 등의 기술 분야에서 주목받고 있다.

면발광형의 반도체 레이저는, 일반적으로, 기판상에, 하부 DBR층, 하부 스페이서층, 활성층, 상부 스페이서층, 전류 협착층, 상부 DBR층 및 콘택트층을 이 순서로 적층하여 이루어지는 메사형상의 공진기 구조를 구비하고 있다. 이와 같은 반도체 레이저에서는, 발진 파장은 공진기 구조의 실효적인 공진기 길이(長)에 의해 결정되고, 광출력의 크기는 활성층의 밴드 갭에 상당하는 발광 파장에서 가장 커진다. 그 때문에, 통상은, 공진기 구조의 실효적인 공진기 길이와 활성층의 발광 파장이 서로 동등하게 되도록, 공진기 구조 및 활성층이 구성되어 있다(일본 특개 2008-306118호(특허 문헌 1) 참조).

일반적으로, 면발광형의 반도체 레이저에서는, 캐비티 길이가 1λ 내지 2λ(λ는 발진 파장) 정도로, 극히 미소하기 때문에, 발진 파장은 캐비티 길이에 의해 고정된다. 그 때문에, 면발광형의 반도체 레이저는, 활성층의 발광 파장(이득이 최대가 되는 파장)과는 다른 파장으로 발진하는 것이 가능하다. 따라서, 파장 디튜닝(wave detuning)(△λ)의 설계에 따라, 임계치 전류가 최소가 되는소자 온도를 임의로 선택할 수 있다. 다만, 현실적으로는, 임계치 전류가 최소가 되는 소자 온도는, 0℃ 내지 60℃의 범위 내의 값이 된다.

고온측에서 충분한 광출력을 얻고 싶은 경우에는, 파장 디튜닝(△λ)을 크게 설계할 필요가 있다. 예를 들면, 활성층(53)이 적색계의 재료(GaInP 또는 AlGaInP)를 포함하여 구성된 660㎚ 내지 680㎚대(帶)의 면발광형의 반도체 레이저에서는, 파장 디튜닝(△λ)을 19㎚ 정도로 하면, 소자 온도(T_o)가 50℃ 정도에서, 임계치 전류가 극소가 된다. 그런데, 임계치 전류가 온도 의존성을 갖는다는 것은, 일정 전류하의 광출력도 또한, 온도 의존성을 갖는다는 것이다.

예를 들면, 발진 파장 680㎚의 면발광형의 반도체 레이저에 있어서, 50℃, 1㎽의 구동 상태로부터, 주위 온도를 10℃ 상승시키면, 광출력이 20% 정도 저하된다. 면발광형의 반도체 레이저를 펄스 동작시키는 경우에도, 전류 펄스를 소자에 주입하는면 동시에 소자의 온도가 서서히 상승하고, 온도 상승에 수반하여 광출력도 서서히 저하되어 간다. 이것은, 「드루프」라고 불리는 현상이고, 반도체 레이저에서는 잘 알려진 현상이다. 이 현상은, 주입 전력이 클수록 현저하게 나타나고, 예를 들면, 도 6에 도시한 바와 같이, 주입 전력이 0.6㎽로부터 1㎽로 이행함에 따라, 광출력의 저하량이 커지고 있는 것을 알 수 있다. 드루프를 정량적으로 평가하는 경우에는, 예를 들면, 이하의 식이 이용된다.

△P=(P1-P2)/P1×100(%)

상기한 식중에서 △P가 드루프(광출력 저하)량이다. P1이, 상승시부터 1μsec 경과한 때의 광출력이고, P2가, 광출력이 정상 상태가 되었을 때의 광출력이다.

이 드루프를 보정하는 방법으로서, 예를 들면, 일본 특개 2002-254697(특허 문헌 2)에 기재되어 있는 바와 같은 것이 있다. 특허 문헌 2의 단락 [0038] 등에는, 「발열량은, 레이저 발광의 유무보다도, 흘리는 전류에 의존하는 경향이 크기 때문에, 바이어스 전류를 계속 흘리고 있는 경우에는, 광량은, 발광 구간이 띠엄띠엄 있어도, 같은 붕락선(崩落線)을 그리며 감소한다」고 기재되어 있고, 특허 문헌 2에 기재된 발명에서는, 이 사상에 의거한 보정이 행하여지고 있다.

임계치가 크고, 또한 스위칭 전류가 작은 구동 조건에서는, 상술한 주장은 올바르다고 생각된다. 그러나, 실제의 구동에서는, 다양한 펄스 패턴이 상정되기 때문에, 「발열량은 발광 패턴에 의존한다」고 생각하여야 할 것이다. 특히, 면발광형의 반도체 레이저와 같은, 저 임계치 레이저의 경우에는, 스위칭 전류가 바이어스 전류를 상회하는 구동 상태가 되는 것은, 드물지 않다. 특히, 고온 환경하에서의 구동의 경우에는, 스위칭 전류가 보다 커지기 때문에, 발광 패턴에 의한 드루프 곡선(광출력 저하 곡선)의 변화는 현저해진다. 예를 들면, 도 7에 도시한 바와 같이, 펄스 패턴이 조밀하면 할수록, 드루프 곡선이 오른쪽으로 내려가게 된다.

이처럼, 종래의 방법에서는, 발광 패턴, 전류치, 온도 등의 구동 조건의 차이에 의해 드루프 곡선이 변화한 경우에도, 드루프를 정확하게 보정하는 것이 용이하지 않았다.

본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 제 1의 목적은, 구동 조건의 차이에 응한 드루프 보정을 행하는 것이 가능한 보정 회로 및 이것을 구비한 구동 회로 및 발광 장치를 제공하는 것에 있다. 또한, 제 2의 목적은, 구동 조건의 차이에 응한 드루프 보정을 행하는 것이 가능한 전류 펄스 파형의 보정 방법을 제공하는 것에 있다.

구동 회로 및 구동 전류 보정 방법이 본원에서 개시된다. 실시 형태에 의하면, 구동 회로는 구동 전류를 출력하는 전류원, 및 보정 전류를 출력하는 보정 회로를 포함한다. 보정 회로는 제 1 RC 시정수 회로를 포함한다. 전류원의 출력 단자는 보정 회로의 출력 단자에 접속된다.

본 발명에 의한 보정 회로, 구동 회로, 발광 장치, 및 전류 펄스 파형의 보정 방법에 의하면, 상술한 제 1 RC 시정수 회로를 이용함에 의해, 온도 상승에 수반하여 광출력도 서서히 저하하여 가는 드루프라는 현상을 저감할 수 있도록 하였기 때문에, 구동 조건의 차이에 응한 드루프 보정을 행할 수가 있다.

또한, 본 발명에 의한 보정 회로, 구동 회로, 발광 장치, 및 전류 펄스 파형의 보정 방법에 있어서, 전류원에서 출력된 전류 펄스의 파형을, 상술한 제 1 RC 시정수 회로와, 전류 펄스의 파고치를 경시적으로 감쇠시키는 복수의 제 3 시정수 회로를 포함하는 제 2 RC 시정수 회로를 이용하여, 반도체 레이저의 광출력의 펄스 파형이 사각형에 가까워지도록 보정하도록 하였기 때문에, 드루프에 의한 파형 무디어짐뿐만 아니라, 파장 디튜닝(△λ)에 기인하는 광출력의 파형 무디어짐도 저감할 수 있다.

도 1은 본 발명에 의한 한 실시의 형태에 관한 발광 장치의 개략 구성의 한 예를 도시하는 도면.
도 2는 도 1의 레이저 구동 회로의 내부 구성의 한 예를 도시하는 도면.
도 3은 도 1의 레이저 구동 회로에서 생성되는 전류 펄스 파형의 한 예를 도시하는 도면.
도 4는 도 1의 반도체 레이저 장치의 광출력 파형의 한 예를 도시하는 도면.
도 5는 도 2의 전류원의 출력 파형과, 도 2의 보정 회로의 출력 파형의 합성에 관해 설명하기 위한 파형도.
도 6은 드루프의, 주입 전력 의존성의 한 예를 도시하는 도면.
도 7은 펄스 패턴 밀도와 드루프 곡선과의 관계의 한 예를 도시하는 도면.
도 8은 도 1의 레이저 구동 회로의 내부 구성의 다른 예를 도시하는 도면.
도 9는 도 8의 레이저 구동 회로에서 생성되는 전류 펄스 파형의 한 예를 도시하는 도면.
도 10은 도 1의 반도체 레이저 장치의 I-L 특성의 한 예를 도시하는 도면.
도 11은 도 8의 전류원의 출력 파형과, 도 8의 보정 회로의 출력 파형의 합성에 관해 설명하기 위한 파형도.
도 12는 도 1의 반도체 레이저 장치의 개략 구성 및 열 회로의 한 예를 도시하는 도면.
도 13은 열 방정식에 포함되는 변수에 관해 설명하기 위한 파형도.
도 14의 A는 열 방정식을 풀음에 의해 얻어진 활성층 온도의 시간 변화를, B는 실제의 측정에 의해 얻어진 활성층 온도와 광출력과의 관계를, C는 도 8의 A, B로부터 얻어지는 광출력의 시간 변화를 도시하는 도면
도 15는 광출력의 시간 변화의 실측치와 계산치를 도시하는 도면.

도 1은, 본 발명에 의한 한 실시의 형태에 관한 발광 장치(1)의 개략 구성의 한 예를 도시한 것이다. 발광 장치(1)는, 예를 들면, 도 1에 도시한 바와 같이, 시스템 제어 회로(10), 레이저 구동 회로(20), 및 광학계(30)를 구비한 것이다.

시스템 제어 회로(10)는, 레이저 구동 회로(20)를 통하여 반도체 레이저 장치(31)의 구동을 제어하는 것이다.

광학계(30)는, 예를 들면, 반도체 레이저 장치(31), 서미스터(32), 콜리메이트 렌즈(33), 및 대물 렌즈(34)를 갖고 있다. 반도체 레이저 장치(31)는, 하나 또는 복수의 면발광형의 반도체 레이저(도시 생략)를 포함하여 구성되어 있다. 반도체 레이저 장치(31)에 포함되어 있는 면발광형의 반도체 레이저(이하, 단지 반도체 레이저라고 칭한다)는, 예를 들면, 도시하지 않지만, 기판상에 레이저 구조부가 마련된 것이다. 레이저 구조부는, 한 쌍의 다층막 반사경(도시 생략)으로 활성층을 끼워 넣었던 수직 공진기 구조를 갖고 있고, 윗면에서 레이저광을 사출하도록 되어 있다. 활성층은, 예를 들면, 적색계의 재료(예를 들면, GaInP 또는 AlGaInP)를 포함하여 구성되어 있다. 이 때, 활성층의 발광 파장과 면발광형의 반도체 레이저의 발진 파장과의 차분인 파장 디튜닝(△λ)이 15㎚ 이상으로 되어 있다. 또한, 활성층은, 다른 재료에 의해 구성되어 있어도 좋고, 예를 들면, 적외계의 재료(예를 들면, GaAs 또는 AlGaAs)를 포함하여 구성되어 있어도 좋다. 이 때, 파장 디튜닝(△λ)은 13㎚ 이상으로 되어 있다.

서미스터(32)는, 반도체 레이저의 기판 부근의 온도(또는 반도체 레이저의 주위 온도)를 검지(측정)하는 것이다. 서미스터(32)의 저항치는, 기판 부근의 온도(또는 반도체 레이저의 주위 온도)에 응하여 변화한다. 이에 의해, 서미스터(32)의 저항치를 판독함에 의해, 기판 부근의 온도(또는 반도체 레이저의 주위 온도)를 검지하는 것이 가능하게 되어 있다. 콜리메이트 렌즈(33)는, 반도체 레이저 장치(31)로부터 사출된 레이저광을 평행광으로 정형(整形)하는 광학 소자이다. 대물 렌즈(34)는, 콜리메이트 렌즈(33)로 평행 광화된 레이저광을 집광하면서, 도시하지 않은 피조사물을 향하여 조사하는 광학 소자이다.

레이저 구동 회로(20)는, 반도체 레이저에 전류를 주입하고, 그에 의해 반도체 레이저를 발광시키는 것이다. 레이저 구동 회로(20)는, 예를 들면, 도 2에 도시한 바와 같이, 전류원(21)과, 보정 회로(22)를 갖고 있다.

전류원(21)은, 반도체 레이저를 펄스 구동시키는 것이고, 예를 들면, 도 3의 A에 도시한 바와 같이, 사각형 형상의 전류 펄스(I_{op - none}(t))를 출력하도록 되어 있다. 전류원(21)으로부터 출력되는 전류 펄스(I_{op - none}(t))의 파고치(波高値)의 부호는, 정(正)으로 되어 있다.

한편, 보정 회로(22)는, 드루프를 보정하는 것이다. 보정 회로(22)는, RC 시정수 회로 (22A)를 갖고 있고, 반도체 레이저의 광출력의 펄스 파형이 사각형에 가까워지도록, 전류원(21)으로부터 출력된 전류 펄스의 파형을, RC 시정수 회로(22A)를 이용하여 보정하는 것이다. 보정 회로(22)는, 예를 들면, 도 3의 C에 도시한 바와 같이, 전류 펄스(I_{op - none}(t))의 파형을, 그 파고치가 RC 시정수 회로(22A)의 RC 시정수에 응하여 경시적으로 변화(포화)하도록 보정하도록 되어 있다.

보정 회로(22)는, 예를 들면, 도 3의 B에 도시한 바와 같이, 전류 펄스(I_{op -none}(t))의 파고치의 부호와는 반대의 부호(부(負))의 파고치를 갖는 전류 펄스(△I_drp(t))를 출력하도록 되어 있다. 전류 펄스(△I_drp(t))는, 예를 들면, 도 3의 B에 도시한 바와 같이, RC 시정수 회로(22A)의 RC 시정수에 응하여 경시적으로 변화(포화)하는 펄스 파형으로 되어 있다. 즉, 전류 펄스(△I_drp(t))의 파고치의 절대치는, 최초는 크고, 점차로 작아지고, 최종적으로는 제로 또는 제로에 가까운 값이 된다.

RC 시정수 회로(22A)는, 전류 펄스(I_{op - none}(t))의 파고치를 경시적으로 변화시키는 제 1 시정수 회로(도시 생략)를 포함하고 있다. 제 1 시정수 회로의 RC 시정수는, 1μsec 이상 3μsec 이하의 범위 내의 값으로 되어 있다. 보정 회로(22)는, 전류 펄스(I_{op - none}(t))의 파고치가 제 1 시정수 회로의 RC 시정수에 응하여 경시적으로 변화(포화)하도록, 전류 펄스(△I_drp(t))의 파고치를, 제 1 시정수 회로를 이용하여 보정하도록 되어 있다. 보정 회로(22)는, 예를 들면, 도 3의 B에 도시한 바와 같이, 파고치가 경시적으로 변화(포화)한 전류 펄스(△I_drp(t))를, 상술한 제 1 시정수 회로를 이용하여 출력하도록 되어 있다. 구체적으로는, 보정 회로(22)는, 이하의 수식 1로 표시하는 전류 펄스(△I_drp(t))를 출력하도록 되어 있다.

[수식 1]

여기서, △I_{max _ drp}은 펄스 입력시(t=0)에 있어서의 보정 전류이다. T_th1은 보정 전류가 제로에 도달하기 까지의 시간 변화를 나타내는 시정수이고, 제 1 시정수 회로의 RC 시정수에 대응하는 것이다.

보정 전류의 초기치에 상당하는 △I_{max _ drp}(t)의 절대치는, 후술하는 바와 같이, 구동 전류가 큰 때일수록, 커진다. 그 때문에, △I_{max _ drp}(t)는, (보정 전의)구동 전류(I_op(t))에 비례하는 항을 갖는다. 또한, △I_{m ax_ drp}(t)의 절대치는, 후술하는 바와 같이, 반도체 레이저의 주위 온도가 높은 때일수록, 커진다. 그 때문에, △I_{max _ drp}(t)는, 반도체 레이저의 주위 온도(T_a)에 비례하는 항을 갖는다. 이러하기 때문에, △I_{m ax_ drp}(t)는, 이하의 수식 2와 같이 표시된다.

[수식 2]

여기서, A 및 B는, 각각, 동작 전류(I_op(t))와, 주위 온도(T_a)와의 의존성을 나타내는 정의 정수이고, 그들의 최적치는, 소자마다 다르다. 예를 들면, I-L 특성의 리니어리티가 우수한 소자의 경우에는, A는 작은 값으로 충분하다. 또한, 예를 들면, I-L 특성에 있어서 임계치의 온도 의존성이 큰 경우에는, B의 값은 큰 쪽이 바람직하다. Tx도 정수이고, 그 최적치는 파장 디튜닝(△λ)에 응하여 다르다. 파장 디튜닝(△λ)이 큰 경우에는, 파장 디튜닝(△λ)이 작은 경우에 비하여, 소자의 온도가 높은 때의 드루프량이 적기 때문에, Tx의 값은 큰 쪽이 바람직하다. 다만, 파장 디튜닝, 및 광출력의 온도 변화에 의한 행동에 관해 언급하면, 소자마다의 편차는 거의 없다. 따라서, Tx 및 B는, 소자마다의 조정을 할 필요가 적은 정수이고, 각 소자에서 공통의 고정치로 되어 있는 것이 바람직하다. 한편, I-L 특성의 리니어리티는, 생산마다, 소자마다 약간 다르기 때문에, A에 관해서는, 소자마다 조정된 값으로 되어 있는 것이 바람직하다.

RC 시정수 회로(22A)는, 전류원(21)이 전류 펄스를 연속하여 출력하는 경우에는, 또한, 전류원(21)으로부터 출력된 전류 펄스의 파고치의 피크를 조정하는 제 2 시정수 회로(도시 생략)를 포함하고 있다. 제 2 시정수 회로는, 전류원(21)이 전류 펄스를 출력하여, 반도체 레이저를 발광시킨 때에, 한 쌍의 다층막 반사경으로 활성층을 끼워 넣은 수직 공진기 구조를 구비한 반도체 레이저 내(활성층 내)에 잔존하는 열(熱) 인자를 고려하기 위해 이용되는 것이다. 제 2 시정수 회로의 RC 시정수는, 반도체 레이저의 열(熱) 시정수 정도의 값으로 되어 있고, 구체적으로는, 1μsec 이상 3μsec 이하의 범위 내의 값으로 되어 있다. 이에 의해, 보정 회로(22)는, 제 2 시정수 회로를 이용하여, 전류원(21)으로부터 출력된 전류 펄스의 파고치를 반도체 레이저(활성층)의 온도 변동에 대응하여 변동하도록 보정하는 것이 가능하게 되어 있다.

여기서, 반도체 레이저(활성층)의 온도 변동을 F(t)로 하고, 반도체 레이저의 열 시정수(제 2 시정수 회로의 RC 시정수)를 T_th2로 하면, F(t)는, 이하의 수식 3에 표시하는 바와 같이 표시된다. 식중의 t는, 각 온 또는 각 오프로부터의 시간 경과를 나타낸다.

[수식 3]

도 4는, 광출력과, 소자 온도와, 보정 전류와의 관계의 한 예를 도시하는 것이다. 도 4에 도시하는 바와 같이, 1번째의 펄스가 입력되면, 자기(自己) 발열에 의해, 반도체 레이저의 소자 온도는 상승한다. 다음에, 2번째의 펄스가 입력된다. 여기서, 1번째의 펄스로부터 2번째의 펄스가 입력되기 까지의 오프 기간(T_off)이 길수록, 자기 발열에 의해 생긴 열은 외부에 방출되기 때문에, 반도체 레이저의 소자 온도는, 주위 온도(T_a)에 가까워진다. 따라서, 오프 기간(T_off)의 길이에 응하여, 주어야 할 보정 전류는 (부의 방향으로) 커진다. 이러하기 때문에, 임의의 펄스 패턴에 대한 보정 전류(△I_{max _ drp}(t))는, 이하의 수식 4에 표시하는 바와 같이 표시된다.

[수식 4]

그런데, 위의 식의 우변(右邊)은, 주위 온도(T_a)가 저온이고, 또한 구동 전류(Iop)가 낮은 경우에는, 정의 값을 취할 가능성이 있다. 이것은, 그러한 조건에서는, 정방향으로 보정 전류(△I_{max _ drp}(t))가 주어질 가능성이 있는 것을 시사하고 있다. 그러나, 그러한 조건에서는, 발생하는 자기 발열은 작기 때문에, 드루프는 거의 발생하지 않는다. 따라서, 보정 전류(△I_{max _ drp}(t))를 정방향으로 주어야 할 것이 아니라, 위의 식의 우변이 정으로 된 경우는, 수식 5에 표시한 바와 같이, 보정 전류(△I_{max _ drp}(t))를 제로로 한다.

[수식 5]

레이저 구동 회로(20)에서는, 예를 들면, 도 2에 도시한 바와 같이, 전류원(21) 및 보정 회로(22)의 출력 단자는 서로 접속되어 있다. 따라서, 레이저 구동 회로(20)는, 전류원(21)의 출력과, 보정 회로(22)의 출력을 서로 겹친 전류 펄스(I_op(t)=I_{op - none}(t)+I_A(t))를 출력하도록 되어 있다. 이에 의해, 예를 들면, 전류원(21)의 출력만을 반도체 레이저에 인가한 때에, 반도체 레이저의 광출력의 펄스 파형이, 도 5의 A에 도시한 바와 같이, 전류원(21)으로부터 출력된 전류 펄스의 파형에 비하여 무디어져 버리는 경우에, 전류원(21)의 출력과, 보정 회로(22)의 출력을 서로 겹친 전류 펄스를 반도체 레이저에 인가함에 의해, 반도체 레이저의 광출력의 펄스 파형을 사각형에 가깝게 하는 것이 가능해진다.

이와 같은 구성의 발광 장치(1)에서는, 전류원(21)으로부터 사각형 형상의 전류 펄스(전류(I_{op - none}(t)))가 출력된다(도 5의 A). 이 때, 보정 회로(22)에서는, RC 시정수 회로(22A)를 이용하여, 반도체 레이저 내(활성층 내)에 잔존하는 열 인자의 변동에 대응한 변동을 나타내는 F(t)(도 5의 B), 보정 전류의 초기치를 규정하는 △I_{max _ drp}(t)(도 5의 C)가 도출된다. 계속해서, 보정 회로(22)에서, 반도체 레이저를 온 오프 구동한 때의 온 기간의 시작 시점(t_2n)에서 △I_{max _ drp}(t)의 값을 유지하고, 또한, 그 값을 기점으로 하여 exp(-t/T_th1)에 따라 감쇠시키는 전류 펄스(△I_drp(t))가 도출된 후(도 5의 D), 보정 회로(22)로부터 전류 펄스(△I_drp(t))가 출력된다. 그 후, 레이저 구동 회로(20)에 의해, 전류원(21)의 출력과, 보정 회로(22)의 출력을 서로 겹친 전류 펄스(I_op(t)=I_{op - none}(t)+△I_drp(t))가 반도체 레이저 장치(31)에 인가된다(도 5의 E). 이에 의해, 반도체 레이저 장치(31)로부터 사각형 형상의 광출력이 외부에 사출된다.

다음에, 본 실시의 형태의 발광 장치(1)의 효과에 관해 설명한다.

통상, 면발광형의 반도체 레이저에서는, 공진기 구조가 미소하기 때문에, 전류 주입에 의한 활성층의 온도 상승이 크고, 그 온도 상승에 수반하여 광출력의 저하가 생긴다. 예를 들면, 발진 파장 680㎚의 면발광형의 반도체 레이저에 있어서, 50℃, 1㎽의 구동 상태로부터, 주위 온도를 10℃ 상승시키면, 광출력이 20% 정도 저하된다. 면발광형의 반도체 레이저를 펄스 동작시키는 경우에도, 전류 펄스를 소자에 주입한다면 동시에 소자의 온도가 서서히 상승하고, 온도 상승에 수반하여 광출력도 서서히 저하되어 간다.

이 드루프라고 불리는 현상을 보정하는 방법으로서, 예를 들면, 특허 문헌 2에 기재되어 있는 바와 같은 것이 있다. 그러나, 특허 문헌 2에 기재된 방법에서는, 발광 패턴, 전류치, 온도 등의 구동 조건의 차이에 의해 드루프 곡선이 변화하는 경우에, 드루프를 정확하게 보정하는 것이 용이하지 않다는 문제가 있다.

한편, 본 실시의 형태에서는, 보정 회로(22)가, 보정 전류의 시간 변화를 주는 제 1 시정수 회로(시정수(T_th1)을 포함하는 회로)와, 보정 전류의 초기치에 상당하는 각 펄스 시작시의 최대 전류(△I_{m ax_ drp}(t))를 주는 제 2 시정수 회로(시정수(T_th2)을 포함하는 회로)을 포함하여 구성되어 있다. 여기서, 최대 전류(△I_{max _ drp}(t))가, 반도체 레이저의 주위 온도(T_a), 구동 전류(I_op(t)) 및 반도체 레이저(활성층)의 온도 변동(F(t))에 따르고 변화하도록 되어 있다. 또한, 반도체 레이저(활성층)의 온도 변동(F(t))이 시정수(T_th2)에 응하여 변화하도록 되어 있다. 이에 의해, 발광 패턴, 전류치, 온도 등의 구동 조건의 차이에 의해 드루프 곡선이 변화하는 경우에도, 드루프를 정확하게 보정하는 것이 가능하다.

상기 실시의 형태에 있어서, 보정 회로(22)는, 드루프 보정 외에, 상승 보정도 일제히 행하도록 되어 있어도 좋다. 이하, 「상승 보정」에 관해 상세히 설명한다.

보정 회로(22)는, RC 시정수 회로(22B)를 갖고 있고, 전류원(21)으로부터 출력된 전류 펄스의 파형을, RC 시정수 회로(22B)를 이용하여 반도체 레이저의 광출력의 펄스 파형이 사각형에 가까워지도록 보정하도록 되어 있다.

RC 시정수 회로(22B)는, 전류원(21)으로부터 출력된 전류 펄스(전류(I_{op -none}(t)))의 파고치를 경시적으로 감쇠시키는 복수의 제 3 시정수 회로(도시 생략)를 포함하고 있다. 각 제 3 시정수 회로의 RC 시정수는, 서로 다르다. 구체적으로는, 복수의 제 3 시정수 회로중 적어도 하나의 시정수 회로인 제 4 시정수 회로(도시 생략)의 RC 시정수는, 20nsec 이상 50nsec 이하의 범위 내의 값으로 되어 있다. 한편, 복수의 제 3 시정수 회로중 제 4 시정수 회로 이외의 시정수 회로인 하나 또는 복수의 제 5 시정수 회로(도시 생략)의 RC 시정수는, 50nsec를 초과하는 값(전형적으로는, 300nsec 이상 1500nsec 이하)으로 되어 있다. 보정 회로(22)는, 복수의 제 3 시정수 회로를 이용하여, 전류원(21)으로부터 출력된 전류 펄스의 파고치가 RC 시정수 회로의 RC 시정수에 응하여 경시적으로 감쇠하도록 보정하도록 되어 있다. 보정 회로(22)는, 예를 들면, 도 9의 B에 도시한 바와 같이, 파고치가 경시적으로 감쇠한 전류 펄스(전류(I_A(t)))를, 상술한 제 3 시정수 회로를 이용하여 출력하도록 되어 있다.

예를 들면, RC 시정수 회로(22B)가, 2개의 제 3 시정수 회로를 포함하고 있고, 한쪽의 제 3 시정수 회로(제 4 시정수 회로)의 RC 시정수(T_A1)가 20nsec 이상 50nsec 이하의 범위 내의 값으로 되어 있고, 다른쪽의 제 3 시정수 회로(제 5 시정수 회로)의 RC 시정수(T_A2)가 50nsec를 초과하는 값(전형적으로는, 300nsec 이상 1500nsec 이하)으로 되어 있다고 한다. 이 때, 보정 회로(22)는, 이하의 수식 6에 표시하는 어시스트 전류(I_A(t))를 출력하도록 되어 있다.

[수식 6]

여기서, κ는 어시스트 전류 인자(V_A)를 전류치로 변환하는 정수이다. 어시스트 전류 인자(V_A)는, 이하의 수식 7로 표시된다. 또한, 수식 7중의 g(t)는, 이하의 수식 8로 표시된다. g(t)는, 전류원(21)으로부터 출력된 전류 펄스(전류(I_{op - none}(t)))의 파고치를 경시적으로 감쇠시키는 감쇠도를 규정하는 것이다.

[수식 7]

[수식 8]

ν는 RC 시정수(T_A1)에 관한 항에 대한 가중치이고, 어시스트 전류(I_A(t))에서 RC 시정수(T_A1)은 지배적이라는 것 때문에, 0.5보다도 큰 값으로 되어 있다.

수식 6중의 어시스트 전류 인자(V_A)에는, 소자 온도(T_o)(주위 온도)를 결정하는 인자(V_o)와, 바이어스 전류를 결정하는 인자(V_ib)와, 동작 전류를 결정하는 인자(V_iOP)가 포함되어 있다. 즉, 보정 회로(22)는, 전류원(21)으로부터 출력된 전류 펄스의 파고치의 피크를, 소자 온도(T_o)(주위 온도)를 결정하는 인자(V_o)와, 바이어스 전류를 결정하는 인자(V_ib)와, 동작 전류를 결정하는 인자(V_iOP)에 응하여 변화시키도록 되어 있다.

또한, 수식 6중의 어시스트 전류 인자(V_A)에는, 오프셋 전압(V_offset)이 포함되어 있다. 오프셋 전압(V_offset)은, 예를 들면, 활성층(53)의 발광 파장과 면발광형의 반도체 레이저의 발진 파장과의 차분인 파장 디튜닝(△λ)의 편차에 의해, 도 10의 A, B에 도시한 바와 같이, I-L 특성에 편차가 생기고, 필요해지는 어시스트 전류(I_A(t))의 크기에 편차가 생긴 경우에, 그 편차를 보상하는 것이다. 따라서, 보정 회로(22)는, 오프셋 전압(V_offset)의 값을 조정함에 의해, 전류원(21)으로부터 출력된 전류 펄스의 파고치의 피크를, 파장 디튜닝(△λ)의 크기에 응하여 변화시키는 것이 가능하게 되어 있다.

또한, 수식 중에는, κ가 포함되어 있다. 따라서, 보정 회로(22)는, 어시스트 전류 인자(V_A)를 전류치로 변환하는 정수(κ)의 값을 조정함에 의해, 전류원(21)으로부터 출력된 전류 펄스의 파고치의 피크를 변화시키는 것도 가능하게 되어 있다.

RC 시정수 회로(22B)는, 전류원(21)이 전류 펄스를 연속하여 출력하는 경우에는, 또한, 전류원(21)으로부터 출력된 전류 펄스의 파고치의 피크를 조정하는 복수의 제 6 시정수 회로(도시 생략)를 포함하고 있다. 복수의 제 6 시정수 회로는, 전류원(21)이 전류 펄스를 출력하여, 반도체 레이저를 발광시킨 때에, 반도체 레이저 내(후술하는 활성층(53) 내)에 잔존하는 열 인자를 고려하기 위해 이용되는 것이다. 이에 의해, 보정 회로(22)는, 복수의 제 6 시정수 회로를 이용하여, 전류원(21)으로부터 출력된 전류 펄스의 파고치를 활성층(53)의 온도 변동에 대응하여 변동하도록 보정하는 것이 가능하게 되어 있다.

각 제 6 시정수 회로의 RC 시정수는, 서로 다르다. 구체적으로는, 복수의 제 6 시정수 회로중 적어도 하나의 시정수 회로인 제 7 시정수 회로(도시 생략)의 RC 시정수(T_th3)는, 20nsec 이상 50nsec 이하의 범위 내의 값으로 되어 있다. 한편, 복수의 제 6 시정수 회로중 제 7 시정수 회로 이외의 시정수 회로인 하나 또는 복수의 제 8 시정수 회로(도시 생략)의 RC 시정수(T_th4)는, 50nsec를 초과하는 값(전형적으로는, 300nsec 이상 1500nsec 이하)으로 되어 있다.

예를 들면, RC 시정수 회로(22B)가, 2개의 제 6 시정수 회로를 포함하고 있고, 한쪽의 제 6 시정수 회로(제 7 시정수 회로)의 RC 시정수(T_th3)가 20nsec 이상 50nsec 이하의 범위 내의 값으로 되어 있고, 다른쪽의 제 6 시정수 회로(제 8 시정수 회로)의 RC 시정수(T_th4)가 50nsec를 초과하는 값으로 되어 있다(전형적으로는, 300nsec 이상 1500nsec 이하)고 한다. 이 때, 보정 회로(22)는, 이하의 수식 9에 표시하는 어시스트 전류(I_A(t))를 출력하도록 되어 있다.

[수식 9]

수식 9중의 I_max(t)는, 이하의 수식 10으로 표시된다. I_max(t)는, 어시스트 전류(I_A(t))의 최대치를 규정하는 것이다. 수식 10중의 f(t)는, 이하의 수식 11로 표시된다. f(t)는, 반도체 레이저 내(활성층(53) 안)에 잔존하는 열 인자의 변동에 대응한 변동을 나타내는 것이다. 따라서, 보정 회로(22)는, 마치, 활성층(53)의 온도 변동을 리얼타임으로 모니터링하고 있는 것과 같은, 정밀도가 높은 보정을 행하는 것을 가능하게 하고 있다.

[수식 10]

[수식 11]

u는 RC 시정수(T_th3)에 관한 항에 대한 가중치이고, 어시스트 전류(I_A(t))에서 RC 시정수(T_th3)는 지배적이라는 것 때문에, 0.5보다도 큰 값으로 되어 있다. 수식 11중의 좌변에 포함된 t는, 반도체 레이저를 온 오프 구동한 때의 온 기간의 시작 시점 또는 오프 기간의 시작 시점을 가리키고 있다.

레이저 구동 회로(20)에서는, 예를 들면, 도 8에 도시한 바와 같이, 전류원(21) 및 보정 회로(22)의 출력 단자는 서로 접속되어 있다. 따라서, 레이저 구동 회로(20)는, 전류원(21)의 출력과, 보정 회로(22)의 출력을 서로 겹친 전류 펄스(I_op(t)=I_{op - none}(t)+I_drp(t)+I_A(t))를 출력하도록 되어 있다. 이에 의해, 예를 들면, 전류원(21)의 출력만을 반도체 레이저에 인가한 때에, 반도체 레이저의 광출력의 펄스 파형이, 전류원(21)으로부터 출력된 전류 펄스의 파형과 비교하고 무디어져 버리는 경우에, 전류원(21)의 출력과, 보정 회로(22)의 출력을 서로 겹친 전류 펄스를 반도체 레이저에 인가함에 의해, 반도체 레이저의 광출력의 펄스 파형을 사각형에 가깝게 하는 것이 가능해진다.

이와 같은 구성의 발광 장치(1)에서는, 전류원(21)으로부터 사각형 형상의 전류 펄스(전류(I_{op - none}(t)))가 출력된다(도 11의 A). 이 때, 보정 회로(22)에서는, RC 시정수 회로(22A)를 이용하여, 전류원(21)으로부터 출력된 전류 펄스(전류(I_{op - none}(t)))의 파고치를 경시적으로 감쇠시키는 감쇠도를 규정하는 g(t)나, 반도체 레이저 내(활성층(53) 내)에 잔존하는 열 인자의 변동에 대응한 변동을 나타내는 f(t)(도 11의 B), 어시스트 전류(I_A(t))의 최대치를 규정하는 I_max(t)가 도출된다(도 11의 C). 계속해서, 보정 회로(22)에서, 반도체 레이저를 온 오프 구동한 때의 온 기간의 시작 시점(t_2n)에서 I_max(t_2n)의 값을 유지하고, 또한, 그 값을 기점으로 하여 g(t)에 따라 감쇠시키는 어시스트 전류(I_A(t))가 도출된 후(도 11의 D), 보정 회로(22)로부터 어시스트 전류(I_A(t))가 출력된다. 그 후, 레이저 구동 회로(20)에 의해, 전류원(21)의 출력과, 보정 회로(22)의 출력을 서로 겹친 전류 펄스(I_op(t)=I_{op -none}(t)+I_drp(t)+I_A(t))가 반도체 레이저 장치(31)에 인가된다(도 11의 E). 이에 의해, 반도체 레이저 장치(31)로부터, 사각형 형상의 광출력이 외부에 사출된다.

다음에, 반도체 레이저의 광출력의 펄스 파형이 사각형에 가까워지는 이유에 관해 설명한다. 도 12는, 반도체 레이저 장치(31)에 포함되어 있는 면발광형의 반도체 레이저의 열(熱) 회로를 도시한 것이다. 기판(51)의 온도를 T_o, 열용량을 C_th, 열저항을 R_th, 임의의 시각(t)에서의 활성층(53)의 온도(활성층 온도)를 T_act(t), 바이어스 전류(<임계치 전류)에 의한 소자 온도의 상승량을 Tb(t), 주입한 에너지를 P_el, 광출력을 P_out으로 하면, 활성층 온도(T_act(t))에 관한 열 방정식은, 이하의 수식 12, 수식 13과 같이 표시된. 또한, R_thC_th은 열 시정수이다.

[수식 12]

[수식 13]

상기한 수식 12, 수식 13을 풀면, 상기한 수식 12, 수식 13은, 이하의 수식 14, 수식 15로 변형할 수 있다.

[수식 14]

[수식 15]

수식 14중의 t_2n(n은 0 이상의 정수)는, 도 13에 도시한 바와 같이, 반도체 레이저를 온 오프 구동한 때의 온 기간의 시작 시점을 가리키고 있다. 한편, 수식 10중의 t_{2n +1}은, 도 13에 도시한 바와 같이, 반도체 레이저를 온 오프 구동한 때의 오프 기간의 시작 시점을 가리키고 있다. 수식 14중의 τ은, 수식 14의 T_act(t)와 수식 15의 T_act(t)를 연속으로 유지하는 계수이다. 또한, 열 시정수(R_thC_th)의 값을 1μsec로 하였을 때에, 수식 14, 수식 15를 그래프에 도시하면, 도 14의 A와 같이 된다.

그런데, 일반적으로, 면발광형의 반도체 레이저에서는, 캐비티 길이가 1λ 내지 2λ(λ은 발진 파장) 정도로, 극히 미소하기 때문에, 발진 파장은 캐비티 길이에 의해 고정된다. 그 때문에, 면발광형의 반도체 레이저는, 활성층(53)의 발광 파장(이득(利得)이 최대가 되는 파장)과는 다른 파장으로 발진하는 것이 가능하다. 따라서, 파장 디튜닝(△λ)의 설계에 따라, 임계치 전류가 최소가 되 는소자 온도를 임의로 선택할 수 있다. 다만, 현실적으로는, 임계치 전류가 최소가 되는 소자 온도는, 0℃ 내지 60℃의 범위 내의 값이 된다.

고온측에서 충분한 광출력을 얻고 싶은 경우에는, 파장 디튜닝(△λ)를 크게 설계할 필요가 있다. 예를 들면, 활성층(53)이 적색계의 재료(GaInP 또는 AlGaInP)를 포함하여 구성된 660㎚ 내지 680㎚대의 면발광형의 반도체 레이저에서는, 파장 디튜닝(△λ)을 19㎚ 정도로 하면, 소자 온도(T_o)가 50℃ 정도에서, 임계치 전류가 극소가 된다. 그런데, 임계치 전류가 온도 의존성을 갖는다는 것은, 일정 전류하의 광출력도 또한, 온도 의존성을 갖는다는 것이다. 예를 들면, 도 14의 B에 도시한 바와 같이, 파장 디튜닝(△λ)이 19㎚로 설계된 면발광형의 반도체 레이저의 경우에는, 소자 온도(T_o)가 50℃ 정도에서 최대의 광출력이 되고, 소자 온도(T_o)가 50℃ 전후인 경우에는, 광출력이 감소한다. 이에 의해, 광출력의 시간 변화를 그릴 수 있다. 도 14의 A 내지 C에 도시한 바와 같이, A로부터 B로 이행할 때에는, 활성층 온도(T_act(t))가 상승함과 함께, 광출력(P_out)도 상승하고, 전류가 오프 하고 있는 기간에 B로부터 C로 이행하면, 활성층 온도(T_act(t))가 감소하고, 이 타이밍에서 광출력(P_out)이 제로가 된다.

이와 같이, 열 방정식과, 광출력(P_out)의 활성층 온도 의존성으로부터, 광출력(P_out)의 시간 변화를 도출할 수 있다. 그래서, 예를 들면, 도 15에 도시한 바와 같이, 이 결과(계산치)와, 실제의 측정에 의해 얻어진 광파형(실측치)을 비교하여 보았다. 그러면, 열 시정수(R_thC_th)를 800nsec로 하였을 때에, 양자(兩者)가, 펄스 상승 후, 수100nsec 이후에서 일치한 것을 알았다. 그러나, 펄스 상승시에서는, 양자는 일치하지 않음을 알았다. 펄스 상승시는, 열 시정수(R_thC_th)가 800nsec보다도 한 자릿수 이상 작은 값(대강, 20nsec 이상 50nsec 이하)으로 변화하고 있음을 알았다.

광파형에 2개의 시정수가 존재하는 것은, 펄스 상승 후와, 펄스 상승시에 있어서, 면발광형의 반도체 레이저에 있어서의 발열 상태가 다른 것이 원인이라고 생각된다. 펄스 상승 후에는, 면발광형의 반도체 레이저에 있어서의 메사 전체가 발열하고 있고, 그 때문에 시정수가 크게 되어 있다고 생각된다. 한편, 펄스 상승시에는, 활성층이 국소적으로 발열하고 있고, 그 때문에 시정수가 작아져 있다고 생각된다. 열 방정식은, 메사 전체가 발열하고 있는 것을 전제로 하고 있기 때문에, 펄스 상승시의 광파형을 완전히 정확하게 표현하고 있지 않다.

그래서, 본 변형예에서는, 상술한 바와 같이, 보정 회로(22) 내의 RC 시정수 회로(22B)에서, 시정수가 서로 다른 복수의 시정수 회로(제 4 시정수 회로, 제 5 시정수 회로)가 마련되어 있다. 이에 의해, 면발광형의 반도체 레이저를 펄스 구동하는 전류원(21)으로부터 출력된 전류 펄스의 파형을, RC 시정수 회로(22B)를 포함하는 보정 회로(22)를 이용하여 반도체 레이저의 광출력의 펄스 파형이 사각형에 가까워지도록 보정할 수 있다. 이와 같이, 본 변형예에서는, RC 시정수 회로(22B)를 이용함에 의해, 전류원(21)으로부터 출력된 전류 펄스의 파형중 상승 후의 완만한 슬로프의 부분뿐만 아니라, 상승시의 급격하게 커브하는 부분에 대해서도, 사각형에 가깝게 할 수 있다. 그 결과, 파장 디튜닝(△λ)에 기인하는 광출력의 파형 무디어짐을 저감할 수 있다.

또한, 본 변형예에서는, 보정 회로(22)에서, 전류원(21)으로부터 출력된 전류 펄스의 파고치의 피크가, 소자 온도(T_o)(주위 온도)를 결정하는 인자(V_o)에 응하여 변화한다. 이에 의해, 환경 온도(예를 들면, 프린터 박스 내의 온도)가 변화하고, 그에 수반하여 파장 디튜닝(△λ)에 변화가 생긴 경우에도, 광출력의 파형 무디어짐을 저감할 수 있다.

또한, 본 변형예에서는, 보정 회로(22)에서, 전류원(21)으로부터 출력된 전류 펄스의 파고치가 활성층(53)의 온도 변동에 대응하고 변동한다. 이에 의해, 전류원(21)으로부터 전류 펄스가 연속하여 출력되고, 반도체 레이저 내(활성층(53) 내)에 열 인자가 잔존하고 있는 경우에도, 해당 전류 펄스의 파고치의 보정량을 적절한 값으로 설정할 수 있다. 그 결과, 전류원(21)이 전류 펄스를 연속하여 출력하고 있을 때라도, 광출력의 파형 무디어짐을 저감할 수 있다.

또한, 본 변형예에서는, 보정 회로(22)에서, 오프셋 전압(V_offset)의 값을 조정하던지, 또는, 어시스트 전류 인자(V_A)를 전류치로 변환하는 정수(κ)의 값을 조정함에 의해, 전류원(21)으로부터 출력된 전류 펄스의 파고치의 피크를, 파장 디튜닝(△λ)의 크기에 응하여 변화시키는 것이 가능하게 되어 있다. 어느 값을 조정하는지는, 온도 변화에 대한 광출력의 변동의 경향으로부터 판단하는 것이 바람직하다. 예를 들면, 제조 편차에 의해, 면발광형의 반도체 레이저의 전류 협착지름(狹窄徑)이 소망하는 값보다도 커저 버렸다고 한다. 이 경우에는, 온도 변화에 대한 광출력의 변동량이 커지기(즉, 광출력의 온도 의존성이 높아지기) 때문에, 정수(κ)의 값을 조정하는 것이 바람직하다. 또한, 예를 들면, 제조 편차에 의해, 면발광형의 반도체 레이저의 파장 디튜닝(△λ)이 커졌다고 한다. 이 경우에는, 광출력이 최대가 되는 온도가 고온측으로 시프트하기(즉, 광출력의 온도 의존성이 고온측으로 시프트하기) 때문에, 오프셋 전압(V_offset)의 값을 조정하는 것이 바람직하다. 이와 같이, 본 실시의 형태에서는, 온도 변화에 대한 광출력의 변동의 경향에 의거하여, 바람직한 보정 방법을 선택할 수 있기 때문에, 광출력의 파형 무디어짐을 확실하게 저감할 수 있다.

또한, 상승 무디어짐은 저파워·저온일수록 현저하게 나타난다. 한편, 드루프는 저파워·저온시에는 거의 나타나지 않는다. 따라서 저온·저파워시에 구동하는 한은, 드루프 보정은 불필요하다. 역으로, 고온·고파워에서는, 상승은 개선하지만, 드루프는 악화하기 때문에, 드루프 보정은, 고온·고파워시에, 보다 필요해진다. 이상의 것으로부터, 본 변형예에서는, 상승 보정 및 드루프 보정의 양쪽의 기능이 마련되어 있기 때문에, 레이저의 구동 범위(온도, 광출력)를 넓히는 것이 가능해진다. 적색 면발광형 반도체 레이저에서는, 온도 범위 0℃ 내지 60℃, 광출력 다이내믹 레인지 5배 정도가 필요하고, 실용화를 위해서는, 본 변형예와 같은 2종류의 보정 기능이 불가결하다.

본 발명은 2010년 3월 31일자로 일본특허청에 특허출원된 일본특허원 제2010-083267호를 우선권으로 주장한다.

당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 상기 실시 형태에 대한 여러 가지 수정예, 조합예, 부분 조합예, 변경예를 실시할 수 있을 것이다.

1 : 발광 장치
10 : 시스템 제어 회로
20 : 레이저 구동 회로
21 : 전류원
22 : 보정 회로
22A, 22B : RC 시정수 회로
30 : 광학계
31 : 반도체 레이저 장치
32 : 서미스터
33 : 콜리메이트 렌즈
34 : 대물 렌즈
51 : 기판
52 : 레이저 구조부
53 : 활성층
f(t) : 변동
g(t) : 감쇠도
I_A(t) : 어시스트 전류
I_{op - none}(t) : 전류
I_max(t) : 최대치
P_el : 에너지
P_out : 광출력
R_thC_th : 열 시정수
t_2n : 온 기간의 시작 시점
t_{2n +1} : 오프 기간의 시작 시점
T_act(t) : 활성층 온도
T el (t) : 소자 온도의 상승량
T_A1, T_A2, T_th1, T_th2 : 시정수
T_o : 소자 온도
VA : 어시스트 전류 인자
Vib, V_iOP, Vo : 인자
V_offset : 오프셋 전압
△λ : 파장 디튜닝
κ : 정수
ν : 가중치

Claims (39)

1. 보정 전류의 시간 변화를 부여하는 제 1 시정수 회로와, 보정 전류의 초기치에 상당하는 각 펄스 시작시의 최대 전류량을 부여하는 제 2 시정수 회로를 포함하여 구성된 제 1 RC 시정수 회로를 구비하고, 면발광형의 반도체 레이저를 펄스 구동하는 전류원으로부터 출력된 전류 펄스의 파형을 상기 제 1 RC 시정수 회로를 이용하여 상기 반도체 레이저의 광출력의 펄스 파형이 사각형이 되도록 보정하며,
   상기 전류 펄스의 파형을, 상기 전류 펄스의 파고치가 상기 제 1 RC 시정수 회로의 RC 시정수에 따라 경시적으로 포화되도록 보정하며,
   상기 제 1 시정수 회로 및 상기 제 2 시정수 회로의 RC 시정수는, 1μsec 이상 3μsec 이하의 범위 내의 값으로 되어 있으며,
   상기 반도체 레이저는, 한쌍의 다층막 반사경에서 활성층을 끼어 넣은 수직 공진기 구조를 가지며,
   상기 전류 펄스의 파형을 상기 전류 펄스의 파고치가 상기 활성층의 온도 변동에 대응하여 변동하도록 보정하며,
   상기 최대 전류량을 상기 반도체 레이저의 주위 온도, 구동 전류 및 온도 변동에 따라 변화 시키는 것을 특징으로 하는 보정 회로.
2. 제 1항에 있어서,
   상기 전류 펄스의 파고치를 경시적으로 감쇄시키는 복수의 제 3 시정수 회로를 포함하는 제 2 RC 시정수 회로를 구비하며, 상기 전류원으로부터 출력된 전류 펄스의 파형을 상기 제 1 RC 시정수 회로 및 상기 제 2 RC 시정수 회로를 이용하여 상기 반도체 레이저의 광출력의 펄스 파형이 사각형이 되도록 보정하는 것을 특징으로 하는 보정 회로.
3. 제 2항에 있어서,
   각 제 3 시정수 회로의 RC 시정수는 서로 다르며,
   상기 복수의 제 3 시정수 회로 중 적어도 하나의 시정수 회로인 제 4 시정수 회로의 RC 시정수는, 20nsec 이상 50nsec 이하의 범위 내의 값으로 이루어져 있으며,
   상기 복수의 제 3 시정수 회로 중 상기 제 4 시정수 회로 이외의 시정수 회로인 하나 또는 복수의 제 5 시정수 회로의 RC 시정수는 50nsec를 넘는 값으로 되어 있는 것을 특징으로 하는 보정 회로.
4. 제 3항에 있어서,
   상기 제 2 RC 시정수 회로는, 상기 전류 펄스의 파고치의 피크를 조정하는 복수의 제 6 시정수 회로를 포함하며,
   각 제 6 시정수 회로의 RC 시정수는 서로 다르며,
   상기 복수의 제 6 시정수 회로 중 적어도 하나의 시정수 회로인 제 7 시정수 회로의 RC 시정수는, 20nsec 이상 50nsec 이하의 범위 내의 값으로 되어 있으며,
   상기 복수의 제 6 시정수 회로 중 상기 제 7 시정수 회로 이외의 시정수 회로인 하나 또는 복수의 제 8 시정수 회로의 RC 시정수는, 50nsec 를 넘는 값으로 되어 있는 것을 특징으로 하는 보정 회로.
5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
   상기 활성층은, GalnP 또는 AlGalnP를 포함하며,
   상기 활성층의 발광 파장과 상기 수직 공진기 구조의 발진 파장과의 차분인 파장 디튜닝이 15nm이상으로 되어 있는 것을 특징으로 하는 보정 회로.
6. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
   상기 활성층은, GaAs 또는 AlGaAs를 포함하며,
   상기 활성층의 발광 파장과 상기 수직 공진기 구조의 발진 파장과의 차분인 파장 디튜닝이 13nm이상으로 되어 있는 것을 특징으로 하는 보정 회로.
7. 면발광형의 반도체 레이저를 펄스 구동하는 전류원과,
   보정 전류의 시간 변화를 부여하는 제 1 시정수 회로와, 보정 전류의 초기치에 상당하는 각 펄스 시작시의 최대 전류량을 부여하는 제 2 시정수 회로를 포함하여 구성된 제 1 RC 시정수 회로를 가지며, 면발광형의 반도체 레이저를 펄스 구동하는 전류원으로부터 출력된 전류 펄스의 파형을, 상기 제 1 RC 시정수 회로를 이용하여 상기 반도체 레이저의 광출력의 펄스 파형이 사각형이 되도록 보정하는 보정 회로를 구비하며,
   상기 보정 회로는, 상기 전류 펄스의 파형을 상기 전류 펄스의 파고치가 상기 제 1 RC 시정수 회로의 RC 시정수에 따라 경시적으로 포화되도록 보정하며,
   상기 제 1 시정수 회로 및 상기 제 2 시정수 회로의 RC 시정수는, 1μsec 이상 3μsec 이하의 범위 내의 값으로 되어 있으며,
   상기 반도체 레이저는, 한쌍의 다층막 반사경에서 활성층을 끼어 넣은 수직 공진기 구조를 가지며,
   상기 보정 회로는, 상기 전류 펄스의 파형을 상기 전류 펄스의 파고치가 상기 활성층의 온도 변동에 대응하여 변동하도록 보정하고,
   상기 보정 회로는, 상기 최대 전류량을 상기 반도체 레이저의 주위 온도, 구동 전류 및 온도 변동에 따라 변화시키는 것을 특징으로 하는 구동 회로.
8. 하나 또는 복수의 면발광형의 반도체 레이저와,
   상기 반도체 레이저를 펄스 구동하는 전류원과,
   보정 전류의 시간 변화를 부여하는 제 1 시정수 회로와, 보정 전류의 초기치에 상당하는 각 펄스 시작시의 최대 전류량을 부여하는 제 2 시정수 회로를 포함하여 구성된 제 1 RC 시정수 회로를 가지며, 면발광형의 반도체 레이저를 펄스 구동하는 전류원으로부터 출력된 전류 펄스의 파형을, 상기 제 1 RC 시정수 회로를 이용하여 상기 반도체 레이저의 광출력의 펄스 파형이 사각형이 되도록 보정하는 보정 회로를 구비하며,
   상기 보정 회로는 상기 전류 펄스의 파형을, 상기 전류 펄스의 파고치가 상기 제 1 RC 시정수 회로의 RC 시정수에 따라 경시적으로 포화되도록 보정하며,
   상기 제 1 시정수 회로 및 상기 제 2 시정수 회로의 RC 시정수는, 1μsec 이상 3μsec 이하의 범위 내의 값으로 되어 있으며,
   상기 반도체 레이저는, 한쌍의 다층막 반사경에서 활성층을 끼어 넣은 수직 공진기 구조를 가지며,
   상기 보정 회로는, 상기 전류 펄스의 파형을 상기 전류 펄스의 파고치가 상기 활성층의 온도 변동에 대응하여 변동하도록 보정하며,
   상기 보정 회로는, 상기 최대 전류량을 상기 반도체 레이저의 주위 온도, 구동 전류 및 온도 변동에 따라 변화시키는 것을 특징으로 하는 발광 장치.
9. 면발광형의 반도체 레이저를 펄스 구동하는 전류원으로부터 출력된 전류 펄스의 파형을, 보정 전류의 시간 변화를 부여하는 제 1 시정수 회로와, 보정 전류의 초기치에 상당하는 각 펄스 시작시의 최대 전류량을 부여하는 제 2 시정수 회로를 포함하여 구성된 제 1 RC 시정수 회로를 포함하는 보정 회로를 이용하여, 상기 반도체 레이저의 광출력의 펄스 파형이 사각형이 되도록 보정하는 공정과,
   상기 전류 펄스의 파형을 상기 전류 펄스의 파고치가 상기 제 1 RC 시정수 회로의 RC 시정수에 따라 경시적으로 포화되도록 보정하는 공정과,
   상기 제 1 시정수 회로 및 상기 제 2 시정수 회로의 RC 시정수는, 1μsec 이상 3μsec 이하의 범위 내의 값으로 되어 있으며,
   상기 반도체 레이저는, 한쌍의 다층막 반사경에서 활성층을 끼어 넣은 수직 공진기 구조를 가지며,
   상기 보정 회로를 이용하여, 상기 전류 펄스의 파형을 상기 전류 펄스의 파고치가 상기 활성층의 온도 변동에 대응하여 변동하도록 보정하는 공정과,
   상기 보정 회로를 이용하여, 상기 최대 전류량을 상기 반도체 레이저의 주위 온도, 구동 전류 및 온도 변동에 따라 변화시키는 공정을 포함하는 것을 특징으로 하는 전류 펄스 파형의 보정 방법.
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 삭제
39. 삭제

Images