JP6328876B2 - 駆動装置および発光装置 - Google Patents

Description

本技術は、発光素子を駆動する駆動装置および発光装置に関し、特に面発光型の半導体レーザの駆動に対して好適な駆動装置および発光装置に関する。

レーザプリンタの分野では、更なる高速化や高密度化に対応すべく、面発光型の半導体レーザ（以下、単に「面発光レーザ」と称する。）の更なる高速化や高密度化が検討されている。しかし、面発光レーザでは、端面発光型の半導体レーザ（以下、単に「端面発光レーザ」と称する。）と比較して、発光抵抗が一桁程度大きく、１００Ω近くあり、しかも、多チャンネル化によって寄生容量も大きくなる。さらに、面発光レーザの発光抵抗は、発光に伴う温度変化により変動し、そのために発光特性が変動してしまう。

そこで、面発光レーザでは、多くの場合、発光抵抗の変動に影響を受ける電圧駆動方式ではなく、電流駆動方式を用いて発光特性の安定化が図られていた（例えば、特許文献１）。しかし、面発光レーザは、端面発光レーザではあまり影響を受けなかった立ち上がり特性（ＴＲ特性）や立下り特性（ＴＦ特性）が、発光抵抗と寄生容量により定まる時定数に依存する。そのため、電流駆動方式では、面発光レーザを駆動する駆動信号の波形がなまってしまう。

特開昭５７−１３７９０号公報 特開２０１０−２５１４２９号公報

そのような問題に対して、従来から種々の駆動方法が提案されてきているが、それらの制御は複雑過ぎて、実効性に欠けるという問題があった。そこで、本出願人は、電圧駆動方式において、駆動電流のＴＲ特性およびＴＦ特性を急峻にするとともに、発光抵抗の変動に拘わらず駆動電流を一定に保つことができる駆動装置を提案している（特許文献２）。

ところで、面発光レーザにおいて、素子温度が変化すると、共振器構造の実効的な共振器長と活性層の発光波長との差（波長デチューニングΔλ）に変化が生じ、この波長デチューニングΔλの大きさに応じて閾値電流が変動する。面発光レーザでは、閾値電流が小さくなるように、波長デチューニングΔλを大きくすることがある。しかし、そのようにした場合に、面発光レーザをパルス駆動させると、光出力の波形が電流パルス波形と比べて、鈍ってしまうという問題があった。

また、面発光レーザでは、素子温度の上昇に伴い、光出力も徐々に低下する「ドループ」と呼ばれる現象が生じる。この現象は、注入電力が大きいほど顕著に表れ、さらに、パルス駆動におけるパルスパターンが密であればあるほど、ドループが顕著に表れる。

そのため、これらの問題を解決するためには、駆動電流に対して補正電流を加えることが必要となる。しかし、特許文献２に記載の駆動装置において、駆動電流に対して補正電流が加えられると、帰還ループが補正電流を小さくしようとするので、駆動電流に対して正確な補正を行うことが難しいという問題があった。

本技術はかかる問題点に鑑みてなされたもので、その目的は、電圧駆動方式において、駆動電流に対して正確な補正を行うことの可能な駆動装置およびそれを備えた発光装置を提供することにある。

本技術の第１の駆動装置は、制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路を備えている。第１の駆動装置は、２つの検出回路と、２つの生成回路とを備えている。一方の検出回路（第１検出回路）は、駆動電流またはそれに対応する物理量を検出する。他方の検出回路（第２検出回路）は、発光素子の発光時の駆動電流の基準となる第１参照電流またはそれに対応する物理量と、発光素子の消光時の駆動電流の基準となる第２参照電流またはそれに対応する物理量とを検出する。第２検出回路は、さらに、第２参照電流と第３参照電流とを互いに加算することにより第１参照電流を生成する第１加算回路を有している。一方の生成回路（第１生成回路）は、発光素子の発光時に第１検出回路で検出された検出結果と、発光素子の発光時に第２検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第１電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる加算電圧を、発光素子の発光時の制御電圧として生成する。第１生成回路は、さらに、発光素子の消光時に第１検出回路で検出された検出結果と、発光素子の消光時に第２検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第２電圧を、発光素子の消光時の制御電圧として生成する。他方の生成回路（第２生成回路）は、発光素子の発光時の制御電圧と、第１電圧と、第２電圧と、第１電流とを用いて、第１参照電流と第２参照電流との差分に相当する第３参照電流を生成する。
第２生成回路は、第１電圧と第２電圧との差分に相当する電圧が発光素子に印加されるときの電流に対応する大きさの第１電流を生成する第１電流源と、発光素子の発光時の制御電圧と、第１電圧と、第２電圧と、第１電流とを用いて、第３参照電流と第１電流との差分に相当する第２電流を生成する第２電流源と、第１電流と第２電流とを互いに加算することにより第３参照電流を生成する第２加算回路とを有している。第１生成回路は、第１電圧、第２電圧および第１電流の値を用いて補正電圧を生成する。第１生成回路は、第１電圧、第２電圧および第１電流の値を用いて、発光素子の発光抵抗を導出し、発光抵抗を、任意抵抗を用いて補正することにより得られた補正抵抗を用いて、補正電圧を生成する。

本技術の第１の発光装置は、発光素子と、上記の第１の駆動装置とを備えている。

本技術の第１の駆動装置および第１の発光装置では、発光時に発光素子に流れる駆動電流が、第１電圧と補正電圧とを互いに加算することにより生成された制御電圧によって規定される。さらに、その制御電圧を用いて生成された参照電流と、発光時に発光素子に流れる駆動電流とが互いに比較された結果に応じて第１電圧が生成される。これにより、帰還ループは、第１電圧に対して働く一方で、補正電圧に対しては働かない。その結果、制御電圧の波形を、補正電圧によって、発光素子の光出力のパルス波形が矩形に近づくように補正することができる。

本技術の第２の駆動装置は、制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路を備えている。第２の駆動装置は、２つの検出回路と、２つの生成回路とを備えている。一方の検出回路（第１検出回路）は、駆動電流またはそれに対応する物理量を検出する。他方の検出回路（第２検出回路）は、駆動電流の基準となる参照電流またはそれに対応する物理量を検出する。一方の生成回路（第１生成回路）は、第１検出回路で検出された検出結果と、第２検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第１電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる電圧を、制御電圧として生成する。他方の生成回路（第２生成回路）は、制御電圧と、第１電圧と、第１電流とを用いて、参照電流を生成する。
第２生成回路は、第１電圧が発光素子に印加されるときの電流に対応する大きさの第１電流を生成する第１電流源と、制御電圧と、第１電圧と、第１電流とを用いて、参照電流と第１電流との差分に相当する第２電流を生成する第２電流源と、第１電流と第２電流とを互いに加算することにより参照電流を生成する加算回路とを有する。第１生成回路は、第１電圧および第１電流の値を用いて補正電圧を生成する。

本技術の第２の発光装置は、発光素子と、上記の第２の駆動装置とを備えている。

本技術の第２の駆動装置および第２の発光装置では、発光素子に流れる駆動電流が、第１電圧と補正電圧とを互いに加算することにより生成された制御電圧によって規定される。さらに、その制御電圧を用いて生成された参照電流と、発光素子に流れる駆動電流とが互いに比較された結果に応じて第１電圧が生成される。これにより、帰還ループは、第１電圧に対して働く一方で、補正電圧に対しては働かない。その結果、制御電圧の波形を、補正電圧によって、発光素子の光出力のパルス波形が矩形に近づくように補正することができる。

本技術の第１および第２の駆動装置ならびに第１および第２の発光装置によれば、帰還ループが、第１電圧に対して働く一方で、補正電圧に対しては働かないようにしたので、制御電圧の波形を、補正電圧によって、発光素子の光出力のパルス波形が矩形に近づくように補正することができる。従って、電圧駆動方式において、駆動電流に対して正確な補正を行うことができる。

本技術の一実施の形態に係る発光装置の概略構成の一例を表す図である。 図１の半導体レーザ装置の上面構成の一例を表す図である。 図２の半導体レーザ装置のＡ−Ａ矢視方向の断面構成の一例を表す図である。 図１の半導体レーザ装置の断面構成の一例を表す図である。 図１の温度検出部の断面構成の一例を表す図である。 図１の温度検出部の断面構成の他の例を表す図である。 図１の温度検出部の出力電圧特性の一例を表す図である。 図１のレーザ駆動回路の概略構成の一例を表す図である。 図８の発光制御回路の概略構成の一例を表す図である。 図９の前縁抜きパルス発生回路および後縁抜きパルス発生回路の内部の波形の一例を表す図である。 図８の駆動回路および後段の検出回路の概略構成の一例を表す図である。 図８の前段の検出回路の概略構成の一例を表す図である。 図８の制御電圧生成回路の概略構成の一例を表す図である。 図１３のスイッチＳＷ３，ＳＷ４に印加される波形の一例を表す図である。 図８の制御電圧生成回路における立ち上がり補正用の補正電流の一例を表す図である。 図８の制御電圧生成回路におけるドループ補正用の補正電流の一例を表す図である。 図８のレーザ駆動回路の概略構成の一変形例を表す図である。

以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（バイアス参照電流Ｉｏｆｆ＿ｒｅｆを生成する電流源あり）
２．変形例（バイアス参照電流Ｉｏｆｆ＿ｒｅｆを生成する電流源なし）

＜１．実施の形態＞
［構成］
図１は、本技術の一実施の形態に係る発光装置１の概略構成の一例を表したものである。発光装置１は、例えば、図１に示したように、システム制御回路１０、レーザ駆動回路２０、および光学系３０を備えたものである。システム制御回路１０は、レーザ駆動回路２０を介してレーザ構造部３１Ｂの駆動を制御するものである。光学系３０は、例えば、レーザ構造部３１Ｂ、温度検出部３２、コリメートレンズ３３、および対物レンズ３４を有している。レーザ駆動回路２０が、本技術の「駆動装置」の一具体例に相当する。レーザ構造部３１Ｂが、本技術の「発光素子」の一具体例に相当する。

図２は、レーザ構造部３１Ｂの上面構成の一例を表したものである。図３は、図２のレーザ構造部３１ＢのＡ−Ａ矢視方向の断面構成の一例を表したものである。レーザ構造部３１Ｂは、例えば、基板３１Ａの上面に、複数のレーザ構造部３１Ｂを備えている。基板３１Ａの上面には、１つの温度検出部３２が設けられている。図２には、１２個のレーザ構造部３１Ｂが基板３１Ａの上面に２次元配置されている場合が例示されているが、レーザ構造部３１Ｂの数は、特に限定されるものではない。また、図２には、１つの温度検出部３２が基板３１Ａの上面に設けられている場合が例示されているが、複数の温度検出部３２が基板３１Ａの上面に設けられていてもよい。

各レーザ構造部３１Ｂは、基板３１Ａの法線方向に光を出射する面発光型の半導体レーザであり、一対の多層膜反射鏡で活性層を挟み込んだ垂直共振器構造を有している。活性層は、例えば、赤色系の材料（例えば、ＧａＩｎＰまたはＡｌＧａＩｎＰ）を含んで構成されている。このとき、活性層の発光波長とレーザ構造部３１Ｂの発振波長との差分である波長デチューニングΔλが１５ｎｍ以上となっている。なお、活性層は、他の材料によって構成されていてもよく、例えば、赤外系の材料（例えば、ＧａＡｓまたはＡｌＧａＡｓ）を含んで構成されていてもよい。このとき、波長デチューニングΔλは１３ｎｍ以上となっている。

温度検出部３２は、半導体レーザの素子温度を検出するものである。温度検出部３２は、半導体温度検出部であり、例えば、光を外部に出射することのない面発光型の半導体レーザで構成されている。各レーザ構造部３１Ｂおよび温度検出部３２は、引出電極３２Ｄを介してパッド電極３１Ｃと電気的に接続されている。コリメートレンズ３３は、レーザ構造部３１Ｂから出射されたレーザ光を平行光に整形する光学素子である。対物レンズ３４は、コリメートレンズ３３で平行光化されたレーザ光を集光しつつ、図示しない被照射物に向けて照射する光学素子である。

図４は、レーザ構造部３１Ｂのうち、１つのレーザ構造部３１Ｂを含む部分α（図３参照）の断面構成の一例を拡大して表したものである。図５は、レーザ構造部３１Ｂのうち、１つの温度検出部３２を含む部分β（図３参照）の断面構成の一例を拡大して表したものである。本実施の形態では、レーザ構造部３１Ｂおよび温度検出部３２は共に、基板３１Ａを成長基板として形成されたものであり、例えば、図４、図５に示したように、互いに同一の積層構造を有している。

レーザ構造部３１Ｂおよび温度検出部３２は共に、例えば、下部ＤＢＲ層４０、下部スペーサ層４１、活性層４２、上部スペーサ層４３、上部ＤＢＲ層４４およびコンタクト層４５が、基板３１Ａ側から順に積層して構成されたものである。つまり、レーザ構造部３１Ｂおよび温度検出部３２では、下部ＤＢＲ層４０からコンタクト層４５までの積層部分（ＰＩＮ接合部分）が互いに同一の積層構造となっている。

また、レーザ構造部３１Ｂおよび温度検出部３２は、例えば、上部ＤＢＲ層４４の一部に電流狭窄層４６を備えている。さらに、レーザ構造部３１Ｂおよび温度検出部３２は、メサ形状を有しており、具体的には、下部ＤＢＲ層４０の上部からコンタクト層４５までの積層部分がメサ形状となっている。コンタクト層４５は、例えば、図４、図５に示したように、上部ＤＢＲ層４４の上面のうち外縁部分にだけ形成されている。なお、コンタクト層４５が、上部ＤＢＲ層４４の上面全体に形成されていてもよい。

基板３１Ａは、例えばｎ型ＧａＡｓ基板である。下部ＤＢＲ層４０は、図示しないが、低屈折率層および高屈折率層を交互に積層して構成された多層膜反射鏡である。ここで、低屈折率層は例えば光学厚さがλ／４（λは発振波長）のｎ型Ａｌ_x1Ｇａ_1-x1Ａｓからなり、高屈折率層は例えば光学厚さがλ／４のｎ型Ａｌ_x2Ｇａ_1-x2Ａｓ（ｘ１＞ｘ２）からなる。なお、ｎ型不純物としては、例えばケイ素（Ｓｉ）またはセレン（Ｓｅ）などが挙げられる。下部スペーサ層４１は、例えばアンドープＡｌＧａＡｓからなる。活性層４２は、例えばアンドープＧａＡｓ系材料からなる。活性層４２では、後述の電流注入領域４６Ａと対向する領域が発光領域となる。上部スペーサ層４３は、例えばアンドープＡｌＧａＡｓからなる。

上部ＤＢＲ層４４は、図示しないが、低屈折率層および高屈折率層を交互に積層して構成された多層膜反射鏡である。ここで、低屈折率層は例えば光学厚さがλ／４のｐ型Ａｌ_x3Ｇａ_1-x3Ａｓからなり、高屈折率層は例えば光学厚さがλ／４のｎ型Ａｌ_x4Ｇａ_1-x4Ａｓ（ｘ３＞ｘ４）からなる。コンタクト層４５は、例えばｐ型ＧａＡｓにより構成されている。なお、ｐ型不純物としては、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）などが挙げられる。電流狭窄層４６は、その外縁領域に電流狭窄領域４６Ｂを有し、その中央領域に電流注入領域４６Ａを有している。電流注入領域４６Ａは、例えばｐ型ＡｌＧａＡｓまたはｐ型ＡｌＡｓからなる。電流狭窄領域４６Ｂは、Ａｌ₂Ｏ₃（酸化アルミニウム）を含んで構成され、製造過程において、側面からＡｌＧａＡｓまたはＡｌＡｓに含まれる高濃度のＡｌを酸化することにより得られるものである。従って、電流狭窄層４６は電流を狭窄する機能を有している。

また、レーザ構造部３１Ｂおよび温度検出部３２において、コンタクト層４５の上面に、上記の電流注入領域４６Ａに対応する領域に開口を有する環状の上部電極４７が形成されている。上部電極４７は、引出配線３１Ｄに接続されている。また、基板３１Ａの裏面には下部電極４８が形成されている。下部電極４８は、各レーザ構造部３１Ｂおよび温度検出部３２の共通電極として機能する。さらに、レーザ構造部３１Ｂおよび温度検出部３２の表面（側面および上面）には絶縁層４９が形成されている。絶縁層４９は、レーザ構造部３１Ｂおよび温度検出部３２のメサ形状部分の側面および上面を覆うように形成されている。

ここで、上部電極４７およびパッド電極３１Ｃは、例えば、チタン（Ｔｉ）、白金（Ｐｔ）および金（Ａｕ）をこの順に積層して構成されたものであり、コンタクト層４５と電気的に接続されている。引出配線３１Ｄは、例えば、半田によって構成されている。下部電極４８は、例えば、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金、ニッケル（Ｎｉ）および金（Ａｕ）とを基板３１Ａの側から順に積層した構造を有しており、基板３１Ａと電気的に接続されている。

また、レーザ構造部３１Ｂの上面、具体的には、レーザ構造部３１Ｂの半導体部分の上面と絶縁層４９との間に、位相調整層５０が形成されている。この位相調整層５０は、レーザ光の出射される領域の中央領域（すなわち主に基本横モード発振が生じる領域）に形成されている。ここで、絶縁層４９のうち位相調整層５０との対向部分と、位相調整層５０とにより構成される積層部分が高反射率領域５１となっており、絶縁層４９のうち位相調整層５０との非対向部分であって、かつレーザ光の出射される領域の外縁部分（すなわち主に高次横モード発振が生じる領域）が低反射率領域５２となっている。

位相調整層５０は、膜厚が（２ａ−１）λ／４ｎ₁（ａは１以上の整数，ｎ₁は屈折率）で、屈折率ｎ₁ がレーザ構造部３１Ｂの半導体部分の上面の屈折率より低い材料により構成されている。絶縁層４９のうち位相調整層５０との対向部分は、膜厚が（２ｂ−１）λ／４ｎ₂（ｂは１以上の整数，ｎ₂は屈折率）で、屈折率ｎ₂が位相調整層５０の屈折率ｎ₁より高い材料により構成されている。絶縁層４９のうち位相調整層５０との非対向部分であって、かつレーザ光の出射される領域の外縁部分は、膜厚が（２ｃ−１）λ／４ｎ₃（ｃは１以上の整数，ｎ₃は屈折率）で、屈折率ｎ₃が位相調整層５０の屈折率ｎ₁より低い材料により構成されている。

ここで、高反射率領域５１の反射率をＲ₁、低反射率領域５２の反射率をＲ₂、レーザ光の出射される領域に絶縁層４９および位相調整層５０を設けなかった場合の反射率をＲ₃とすると、以下の式の関係を満たすようにそれぞれの屈折率が調節されていることが好ましい。これにより、基本横モードの光出力を低減することなく、高次横モード発振のみが抑制される。
Ｒ₁≧Ｒ₃＞Ｒ₂

なお、必要に応じて、位相調整層５０が省略されていてもよい。ただし、その場合には、絶縁層４９が、レーザ光の出射される領域において反射率が低下することのないような厚さとなっていることが好ましい。

一方、温度検出部３２において、絶縁層４９のうちレーザ光の出射される部分が低反射率層５３として機能している。低反射率層５３は、レーザ構造部３１Ｂおよび温度検出部３２に対して同一の電流を流したときに、レーザ構造部３１Ｂだけがレーザ発振し、温度検出部３２がレーザ発振しない程度の反射率となるような厚さおよび屈折率に設定されている。具体的には、低反射率層５３は、膜厚が（２ｄ−１）λ／４ｎ₄（ｄは１以上の整数，ｎ₄は屈折率）で、屈折率ｎ₄が温度検出部３２の半導体部分の上面の屈折率より高い材料、例えばＳｉＮ（窒化シリコン）などの誘電体により構成されている。

なお、位相調整層５０が、温度検出部３２にも設けられていてもよい。ただし、その場合には、温度検出部３２においてレーザ発振が生じ、レーザ光が外部に出力されてしまうので、例えば、図６に示したように、温度検出部３２の上面全体に渡って、金属層５４が設けられ、レーザ光が外部に漏れないようになっていることが好ましい。また、図示しないが、図４に示した温度検出部３２の上面全体に渡って、金属層５４が設けられていてもよい。このようにした場合には、ＬＥＤ発光レベルの小さな光も金属層５４によって遮断される。従って、低ノイズの光出力が要求される用途においては、金属層５４を設けることが好ましい。

ところで、面発光型の半導体レーザは、通常、３ｍＡ程度の電流でレーザ発振するようになっており、上述のレーザ構造部３１Ｂも、位相調整層５０の有無にかかわらず３ｍＡ程度の電流でレーザ発振するようになっている。一方、温度検出部３２は、半導体部分においてレーザ構造部３１Ｂの半導体部分と同一の構造となっているが、温度検出部３２の上面の低反射率層５３によって、３ｍＡ程度の電流ではレーザ発振しないようになっている。これにより、温度検出部３２は、３ｍＡ程度の電流が流れている場合であっても、非発振状態を維持するので、温度検出部３２の抵抗値は、発振時よりも高い値で安定する。従って、基板３１Ａの温度または半導体レーザ装置１の素子温度が変化し、それに伴って温度検出部３２の電圧が変化したときに、その電圧変化も安定する。

温度検出部３２に３ｍＡ程度の定電流を流しているときに、基板３１Ａの温度または半導体レーザ装置１の素子温度が変化すると、温度検出部３２には、例えば、図７に示したような電圧変化が生じる。この電圧変化の傾きは、個々の温度検出部３２でばらつくことはほとんどなく、ほぼ一定である。ただし、電圧値そのものは、個々の温度検出部３２でばらつくことがある。このばらつきは、例えば、温度検出部３２に対する長時間の電流通電により温度検出部３２の抵抗値が経時変化するために生じる。そこで、温度検出部３２に対する電流通電ができるだけ短くなるような方法で、温度検出部３２を駆動することが好ましい。温度検出部３２を駆動するドライバや、温度検出部３２から出力された電圧をモニタする回路（温度モニタ回路）は、例えば、レーザ駆動回路２０内に設けられている。

（レーザ駆動回路２０）
次に、レーザ駆動回路２０について説明する。レーザ駆動回路２０は、電圧駆動方式でレーザ構造部３１Ｂを駆動する。レーザ駆動回路２０は、レーザ構造部３１Ｂに供給する駆動電流Ｉｏを入力側に戻し、レーザ構造部３１Ｂの発光時の駆動電流の基準となる参照電流Ｉｒｅｆと比較して、駆動電流Ｉｏの制御を行う。レーザ駆動回路２０は、そのようなフィードバック制御を行うだけでなく、フィードフォワード的な制御も行う。ここで、「フィードフォワード的な制御」とは、レーザ構造部３１Ｂが素子温度Ｔの変動などによって光出力の波形が変化する場合に、光出力の波形を矩形に近づけるような補正電流Ｉａｓを駆動電流Ｉｏに加えるだけでなく、参照電流Ｉｒｅｆにも加えることによる駆動電流Ｉｏの制御を指している。以下で、レーザ駆動回路２０におけるフィードバック制御およびフィードフォワード的な制御について詳細に説明する。

まずは、レーザ駆動回路２０の回路構成について説明する。図８は、レーザ駆動回路２０の構成の一例を表したものである。レーザ駆動回路２０は、例えば、発光制御回路２１０、駆動回路２２０、検出回路２３０、検出回路２４０および制御電圧生成回路２５０を有している。図８に記載のＡ１〜Ａ１３は、後述の図９、図１１〜１３、図１５において回路間の接続関係を明確にするために付与した符号である。駆動回路２２０が、本技術の「駆動回路」の一具体例に相当する。検出回路２３０が、本技術の「第１検出回路」の一具体例に相当する。検出回路２４０が、本技術の「第２検出回路」の一具体例に相当する。

発光制御回路２１０は、駆動回路２２０、検出回路２３０、検出回路２４０および制御電圧生成回路２５０を制御することにより、駆動回路２２０からレーザ構造部３１Ｂへ駆動電流Ｉｏを供給させる。なお、レーザ構造部３１Ｂは、図示しないが、等価的には、発光抵抗Ｒａｃｔと寄生容量Ｃａとの並列回路で表わされる。発光制御回路２１０は、例えば、図９に示したように、データパルス発生回路２１１と、インバータ回路２１２と、前縁抜きパルス発生回路２１３と、後縁抜きパルス発生回路２１４とを有している。

データパルス発生回路２１１は、制御パルスであるデータパルスＤＰを出力する。データパルスＤＰは、レーザ構造部３１Ｂを発光させる発光期間と、レーザ構造部３１Ｂを非発光の待機状態とする待機期間とを切り替える制御パルスである。インバータ回路２１２は、データパルスＤＰの信号レベルを反転させた反転データパルスｘＤＰを出力する。

前縁抜きパルス発生回路２１３は、発光期間の開始タイミングｔ１（後述）に同期して開始し、所定の長さ（例えば１０ｎｓｅｃ）のパルス（以下、「前縁抜きパルスＥdgeＦ」とする。）を反転データパルスｘＤＰに基づいて生成する。前縁抜きパルス発生回路２１３は、例えば、図１０（ａ）に示したように、微分回路により、反転データパルスｘＤＰを微分して生成した第１微分信号Ｓ１と、反転データパルスｘＤＰを反転した後に微分して生成した第２微分信号Ｓ２とを生成する。さらに、前縁抜きパルス発生回路２１３は、シフト回路で、第２微分信号Ｓ２のレベルを正側にシフトしてシフト信号Ｓ２'を生成し、コンパレータでシフト信号Ｓ２'と第１微分信号Ｓ１とを比較して、前縁抜きパルスＥdgeＦを生成する。

後縁抜きパルス発生回路２１４は、発光期間の終了タイミングｔ３（後述）に同期して開始し、所定の長さ（例えば１０ｎｓｅｃ）のパルス（以下、「後縁抜きパルスＥdgeＢ」とする。）をデータパルスＤＰに基づいて生成する。後縁抜きパルス発生回路２１４は、例えば、図１０（ｂ）に示したように、微分回路により、データパルスＤＰを微分して生成した第１微分信号Ｓ１と、データパルスＤＰを反転した後に微分して生成した第２微分信号Ｓ２とを生成する。さらに、後縁抜きパルス発生回路２１４は、シフト回路で、第２微分信号Ｓ２のレベルを正側にシフトしてシフト信号Ｓ２'を生成し、コンパレータでシフト信号Ｓ２'と第１微分信号Ｓ１とを比較して、後縁抜きパルスＥdgeＢを生成する。

駆動回路２２０は、制御電圧生成回路２５０から入力された制御電圧Ｖｃの大きさに応じた駆動電流Ｉｏを半導体レーザ装置３１（レーザ構造部３１Ｂ）に供給する。駆動回路２２０は、例えば、図１１に示したように、半導体レーザ装置３１（レーザ構造部３１Ｂ）に駆動電流Ｉｏを供給するトランジスタＱ１（エミッタフォロア）を有している。駆動回路２２０は、さらに、例えば、図１１に示したように、半導体レーザ装置３１（レーザ構造部３１Ｂ）の寄生容量Ｃａに蓄積された電荷を放電するトランジスタＱ２（エミッタフォロア）を有している。トランジスタＱ１は、例えば、ＮＰＮ型のトランジスタで構成されている。トランジスタＱ２は、例えば、ＰＮＰ型のトランジスタで構成されている。トランジスタＱ１とトランジスタＱ２とは、エミッタ同士が互いに接続されている。

駆動電流Ｉｏの種類には、発光電流Ｉｏｎやバイアス電流Ｉｏｆｆなどがある。発光電流Ｉｏｎは、レーザ構造部３１Ｂの発光時の駆動電流である。具体的には、発光電流Ｉｏｎは、レーザ構造部３１Ｂからレーザ光を出射するために必要な電流であり、レーザ構造部３１Ｂから出射させようとするレーザ光の強度に応じた電流値の電流である。バイアス電流Ｉｏｆｆは、レーザ構造部３１Ｂの消光時の駆動電流である。具体的には、バイアス電流Ｉｏｆｆは、発光制御を行っていないときにレーザ構造部３１Ｂに供給する電流であり、レーザ構造部３１Ｂの発光遅延を抑制するためにレーザ構造部３１Ｂへ供給される電流である。このバイアス電流Ｉｏｆｆは、レーザ構造部３１Ｂの閾値電流よりも小さい電流値の電流である。

駆動回路２２０は、例えば、トランジスタＱ２とカレントミラー回路をなすＮＰＮ型のトランジスタＱ３と、このトランジスタＱ３とエミッタ同士が互いに接続されたＰＮＰ型のトランジスタＱ４とを有している。トランジスタＱ４のベースには、制御電圧Ｖｃが入力される。駆動回路２２０は、さらに、トランジスタＱ３のコレクタとグラウンドＧＮＤとの間に、互いに直列に接続された抵抗Ｒ１およびスイッチＳｗ３を有している。スイッチＳｗ３が短絡状態になり、トランジスタＱ３のコレクタがグラウンドＧＮＤに接続されると、トランジスタＱ２がエミッタフォロアとして動作し、レーザ構造部３１Ｂの寄生容量Ｃａに蓄積された電荷を放電する。

検出回路２３０は、駆動電流Ｉｏまたはそれに対応する物理量を検出する。検出回路２３０は、例えば、図１１に示したように、トランジスタＱ１のコレクタと、高電圧線ＶＤＤとに接続された抵抗Ｒ２と、抵抗Ｒ２とトランジスタＱ１のコレクタとの間の配線Ｌｎ１に接続された検出線Ｌｎ２とを有している。検出回路２３０は、例えば、駆動電流Ｉｏに対応する電圧を、検出線Ｌｎ２を介して、制御電圧生成回路２５０へ出力する。なお、検出回路２３０は、検出線Ｌｎ２と配線Ｌｎ１との接続点に、トランジスタによってカレントミラー回路を構成したものを設けてもよい。このとき、検出線Ｌｎ２がトランジスタのベースに接続される。

検出回路２４０は、駆動電流Ｉｏの基準となる参照電流Ｉrｅｆまたはそれに対応する物理量を検出する。参照電流Ｉrｅｆとしては、発光電流Ｉｏｎの基準となる発光参照電流Ｉｏｎ＿ｒｅｆと、バイアス電流Ｉｏｆｆの基準となるバイアス参照電流Ｉｏｆｆ＿ｒｅｆとがある。発光参照電流Ｉｏｎ＿ｒｅｆは、本技術の「第１参照電流」の一具体例に相当する。バイアス参照電流Ｉｏｆｆ＿ｒｅｆは、本技術の「第２参照電流」の一具体例に相当する。発光参照電流Ｉｏｎ＿ｒｅｆは、バイアス参照電流Ｉｏｆｆ＿ｒｅｆと、参照電圧演算回路２５５内の電流源（第１電流源）によって生成される電流Ｉｓｗと、参照電圧演算回路２５５内の電流源（第２電流源）によって生成される電流ＩＡとを互いに加算することにより得られる電流に相当する電流である。

検出回路２４０は、例えば、図１２に示したように、バイアス参照電流Ｉｏｆｆ＿ｒｅｆを生成する電流源Ｉ１と、制御電圧生成回路２５０内の加算器ＡＤ２に接続されたスイッチＳＷ２とを有している。検出回路２４０は、例えば、さらに、加算器ＡＤ１と、加算器ＡＤ１および高電圧線ＶＤＤを互いに接続する配線Ｌｎ３と、配線Ｌｎ３内に挿入された抵抗Ｒ３と、配線Ｌｎ３のうちの、抵抗Ｒ３と加算器ＡＤ１との間の部分に接続された検出線Ｌ４とを有している。加算器ＡＤ１は、本技術の「第１加算回路」の一具体例に相当する。なお、検出回路２４０は、検出線Ｌｎ４と配線Ｌｎ３との接続点に、トランジスタによってカレントミラー回路を構成したものを設けてもよい。このとき、検出線Ｌｎ４がトランジスタのベースに接続される。

加算器ＡＤ１は、スイッチＳＷ２が短絡状態のとき、電流源Ｉ１側の電流（バイアス参照電流Ｉｏｆｆ＿ｒｅｆ）と、スイッチＳＷ２側の電流（スイッチング電流Ｉｓｗ＋アシスト電流ＩＡ）とを互いに加算するものである。加算器ＡＤ１によって生成された電流が、発光参照電流Ｉｏｎ＿ｒｅｆである。発光参照電流Ｉｏｎ＿ｒｅｆは、加算器ＡＤ１に接続された抵抗Ｒ３を流れる。なお、スイッチング電流Ｉｓｗは、基礎電流Ｉｏｐ−基礎電流Ｉｂと等価な電流である。また、加算器ＡＤ１は、スイッチＳＷ２が開放状態のときには、電流源Ｉ１側の電流（バイアス参照電流Ｉｏｆｆ＿ｒｅｆ）を抵抗Ｒ３に流す。スイッチＳＷ２側の電流（スイッチング電流Ｉｓｗ＋アシスト電流ＩＡ）が、本技術の「第３参照電流」の一具体例に相当する。

基礎電流Ｉｏｐは、検出回路２３０で検出された電流と検出回路２４０で検出された電流とが所定の関係となっている状態でオートパワー制御（ＡＰＣ）ループ動作が行われたときに得られた値である。「ＡＰＣ」とは、レーザ構造部３１Ｂからの出力を検出し、適切な強度のレーザ光が照明対象へ照明されるように行われる制御を指している。「所定の関係」とは、例えば、検出回路２３０で検出された電流が検出回路２４０で検出された電流と等しくなるか、または、検出回路２４０で検出された電流のｎ倍（ｎは正の整数）の値と等しくなることを指している。制御電圧生成回路２５０は、その内部に、基礎電流Ｉｏｐ、または、基礎電流Ｉｏｐの１／ｎ倍（ｎは正の整数）の値の電流を生成する電流源を有している。上述の「所定の関係」が前者の内容を指している場合、制御電圧生成回路２５０は、その内部に、基礎電流Ｉｏｐを生成する電流源を有している。上述の「所定の関係」が後者の内容を指している場合、制御電圧生成回路２５０は、その内部に、基礎電流Ｉｏｐの１／ｎ倍（ｎは正の整数）の値の電流を生成する電流源を有している。基礎電流Ｉｂは、固定値として設定された値であるか、または、２種類の光出力でＡＰＣループ動作を行うことによりレーザ構造部３１Ｂの閾値電流を算出し、それにオフセットを付けたオートバイアスとして設定された値である。制御電圧生成回路２５０は、その内部に、基礎電流Ｉｂを生成する電流源を有している。

制御電圧生成回路２５０は、レーザ構造部３１Ｂの消光期間においては、検出回路２３０で検出された検出結果と、検出回路２４０で検出された検出結果とを互いに比較し、その比較結果に応じて得られた基礎電圧Ｖｂを、制御電圧Ｖｃとして出力する。レーザ構造部３１Ｂの消光期間に出力される基礎電圧Ｖｂが、レーザ構造部３１Ｂの消光時の制御電圧Ｖｃとなる。また、制御電圧生成回路２５０は、レーザ構造部３１Ｂの発光期間においては、まず、上記と同様にして得られた比較結果に応じて得られた基礎電圧Ｖｏｐと、所定の演算により導出した補正電圧Ｖａｓとを互いに加算することにより加算電圧Ｖａｄ（Ｖｏｐ＋Ｖａｓ）を生成する。次に、制御電圧生成回路２５０は、加算電圧Ｖａｄを、制御電圧Ｖｃとして出力する。レーザ構造部３１Ｂの発光期間に出力される加算電圧Ｖａｄが、レーザ構造部３１Ｂの発光時の制御電圧Ｖｃとなる。

制御電圧生成回路２５０は、例えば、図１３に示したように、比較回路２５１、補正電圧演算回路２５２、補正電圧加算回路２５３、選択回路２５４および参照電圧演算回路２５５を有している。比較回路２５１、補正電圧演算回路２５２、補正電圧加算回路２５３および選択回路２５４を含む回路が、本技術の「第１生成回路」の一具体例に相当する。参照電圧演算回路２５５が、本技術の「第２生成回路」の一具体例に相当する。

比較回路２５１は、検出回路２３０で検出された検出結果と、検出回路２４０で検出された検出結果とを互いに比較し、その比較結果に応じた電圧を出力する。具体的には、比較回路２５１は、検出回路２３０で検出された、駆動電流Ｉｏの電流値に応じた電圧と、検出回路２４０で検出された、参照電流Ｉｒｅｆの電流値に応じた電圧とを互いに比較し、その比較結果に応じた電圧を出力する。このとき、比較回路２５１は、参照電流Ｉｒｅｆの電流値をｎ倍（ｎは正の整数）にした値と、駆動電流Ｉｏの電流とを互いに比較し、その比較結果に応じた電圧を出力してもよい。これは、上述した「所定の関係」が、基礎電流Ｉｏｐが参照電流Ｉｒｅｆのｎ倍（ｎは正の整数）の値と等しくなることを指しているときに、比較回路２５１が採り得る態様である。このようにした場合には、検出回路２４０内を流れる電流を小さくすることができるので、消費電力を小さくすることができる。比較回路２５１は、例えば、検出回路２３０で検出された、駆動電流Ｉｏの電流値に応じた電圧と、検出回路２４０で検出された、発光参照電流Ｉｏｎ＿ｒｅｆの電流値に応じた電圧とを互いに比較するコンパレータＣＰ１を有する。比較回路２５１は、さらに、例えば、検出回路２３０で検出された、駆動電流Ｉｏの電流値に応じた電圧と、検出回路２４０で検出された、バイアス参照電流Ｉｏｆｆ＿ｒｅｆの電流値に応じた電圧とを互いに比較するコンパレータＣＰ２を有する。

比較回路２５１は、コンパレータＣＰ１への動作電流を供給する配線Ｌｎ５に設けられたスイッチＳＷ３と、配線Ｌｎ５に連結された電流源Ｉ２とを有する。比較回路２５１は、コンパレータＣＰ２への動作電流を供給する配線Ｌｎ６に設けられたスイッチＳＷ４と、配線Ｌｎ６に連結された電流源Ｉ３とを有する。比較回路２５１は、スイッチＳＷ３のオンオフ制御を行う論理回路Ｌ１と、スイッチＳＷ４のオンオフ制御を行う論理回路Ｌ２とを有している。論理回路Ｌ１は、ＡＮＤ回路である。論理回路Ｌ２は、２つの入力のうち一方だけにＮＯＴ回路が接続されたＡＮＤ回路である。比較回路２５１は、コンパレータＣＰ１の出力配線Ｌｎ７に接続されたトランジスタＱ５と、コンパレータＣＰ２の出力配線Ｌｎ８に接続されたトランジスタＱ６とを有している。比較回路２５１は、出力配線Ｌｎ７に接続された容量素子Ｃ１と、出力配線Ｌｎ８に接続された容量素子Ｃ２とを有している。トランジスタＱ５のベースに出力配線Ｌｎ７が接続されている。トランジスタＱ６のベースに出力配線Ｌｎ８が接続されている。トランジスタＱ５のエミッタは、補正電圧加算回路２５３に接続され、さらに、補正電圧演算回路２５２および参照電圧演算回路２５５にも接続されている。トランジスタＱ５のコレクタは、グラウンドＧＮＤに接続されている。一方、トランジスタＱ６では、エミッタが電流源Ｉ４に接続されており、コレクタがグラウンドＧＮＤに接続されている。

コンパレータＣＰ１は、図１４（Ａ）に示したように論理回路Ｌ１の出力がＨレベルの時に、スイッチＳＷ３が短絡状態となって、電流源Ｉ２から動作電流の供給を受けて動作し、比較結果に応じた電圧Ｖｃｏ１を出力する。ここで、コンパレータＣＰ１の出力ノードには、電圧を保持するための容量素子Ｃ１が接続されている。この容量素子Ｃ１は、コンパレータＣＰ１の比較動作が停止したときに、その停止直前の電圧Ｖｃｏ１を保持電圧Ｖｃｏ１’として保持する。この容量素子Ｃ１は、トランジスタＱ５のベースに接続されているので、数十ｐＦ程度で、次の比較期間まで保持電圧Ｖｃｏ１’を保持できる。コンパレータＣＰ１による比較動作の停止は、図１４（Ａ）に示したように論理回路Ｌ１の出力がＬレベルのときに実行され、それ以外のときには、比較動作が継続して行われる。

一方、コンパレータＣＰ２は、図１４（Ｂ）に示したように論理回路Ｌ２の出力がＨレベルの時に、スイッチＳＷ４が短絡状態となって、電流源Ｉ３から動作電流の供給を受けて動作し、比較結果に応じた電圧Ｖｃｏ２を出力する。ここで、コンパレータＣＰ２の出力ノードには、電圧を保持するための容量素子Ｃ２が接続されている。この容量素子Ｃ２は、コンパレータＣＰ２の比較動作が停止したときに、その停止直前の出力電圧Ｖｃｏ２を保持電圧Ｖｃｏ２’として保持する。この容量素子Ｃ２は、トランジスタＱ６のベースに接続されているので、数十ｐＦ程度で、次の比較期間まで保持電圧Ｖｃｏ２’を保持できる。コンパレータＣＰ２による比較動作の停止は、図１４（Ｂ）に示したように論理回路Ｌ２の出力がＬレベルのときに実行され、それ以外のときには、比較動作が継続して行われる。

比較回路２５１は、トランジスタＱ５のベースに入力された電圧Ｖｃｏ１の大きさに応じた基礎電圧Ｖｏｐを生成する。基礎電圧Ｖｏｐは、補正電圧演算回路２５２、補正電圧加算回路２５３および参照電圧演算回路２５５に供給される。また、比較回路２５１は、トランジスタＱ６のベースに入力された電圧Ｖｃｏ２の大きさに応じた基礎電圧Ｖｂを生成する。基礎電圧Ｖｂは、選択回路２５４のアンプＡＰ２の入力に供給される。従って、比較回路２５１は、基礎電圧Ｖｂを、レーザ構造部３１Ｂの消光時の制御電圧Ｖｃとして生成し、出力する。

補正電圧演算回路２５２は、データパルスＤＰがＨレベルのときに、基礎電圧Ｖｏｐ、基礎電圧Ｖｂおよびスイッチング電流Ｉｓｗの値を用いて、補正電圧Ｖａｓを生成し、補正電圧加算回路２５３へ出力する。具体的には、補正電圧演算回路２５２は、データパルスＤＰがＨレベルのときに、まず、比較回路２５１から出力された基礎電圧Ｖｏｐおよび基礎電圧Ｖｂと、スイッチング電流Ｉｓｗの値とを用いて、レーザ構造部３１Ｂの発光抵抗Ｒａｃｔを導出する。発光抵抗Ｒａｃｔは、以下の数１で導出される。

ここで、数１中のＶｏｐ、Ｖｂは、時間的に先の帰還ループ動作において比較回路２５１から出力された値である。また、数１中のＩｓｗは、時間的に先の帰還ループ動作中にＩｏｐ、Ｉｂを用いて導出された値である。つまり、Ｒａｃｔは、レーザ駆動回路２０の内部で持っている電圧および電流に置き換えられる。

次に、補正電圧演算回路２５２は、発光抵抗Ｒａｃｔを、任意抵抗Ｒａを用いて補正することにより得られた補正抵抗を用いて、補正電圧Ｖａｓを生成する。補正電圧演算回路２５２は、補正電圧Ｖａｓを求めるに際して、まず、補正電圧Ｖａｓの最大値ＶＡｍａｘを求める。最大値ＶＡｍａｘは、以下の数２で導出される。

数２の右辺は、電圧と電流の掛け算となっている。そこで、補正電圧演算回路２５２は、数２の右辺が電流と抵抗の演算となるように、Ｖｓｗを、レーザ駆動回路２０の内部の任意抵抗Ｒａ（図示せず）を用いて電流に置き換える（数３参照）。その結果、ＶＡｍａｘは、以下の数４で表される。補正電圧演算回路２５２は、数５から導出したＩＡｍａｘと、（Ｉｓｗ’／Ｉｓｗ）という電流比とを互いに乗算することにより得られる値の電流を、レーザ駆動回路２０の内部抵抗である任意抵抗Ｒａに流して電圧に変換することにより、補正電圧Ｖａｓの最大値ＶＡｍａｘを求める。ＩＡｍａｘと（Ｉｓｗ’× Ｉｓｗ）との乗算は、掛け算器を用いることで演算可能である。なお、上述の補正抵抗は、数４右辺の「（Ｉｓｗ’× Ｉｓｗ）×Ｒａ」に相当するものである。

数５中のｋ，ｍ，Ｉｓｗｏ，ＩＡｏは、初期設定値であり、定数である。ここで、ｍは、レーザ構造部３１Ｂの電流狭窄径（電流狭窄層４６の電流狭窄径）に関係する因子である。ｋ，Ｉｓｗｏ，ＩＡｏは、個々のレーザ構造部３１ＢのＩ−Ｌ特性のばらつきと相関を有しない因子であり、全てのレーザ構造部３１Ｂに対して共通に与えられる固定値である。Ｔは、レーザ構造部３１Ｂの素子温度である。

補正電圧演算回路２５２は、補正電圧Ｖａｓの最大値ＶＡｍａｘを用いて、補正電圧Ｖａｓを導出する。補正電圧Ｖａｓ（ｔ）は、以下の数６、数７で導出される。

数７中のＴ_A1，Ｔ_A2は、ＲＣ時定数である。従って、ＩＡｍａｘ ×ｇ（ｔ）は、例えば、図１５に示したように、ＲＣ時定数（Ｔ_A1，Ｔ_A2）および温度情報（Ｔ）に従って変動する。数７中のνはＲＣ時定数Ｔ_A1に関する項に対する重みであり、０〜１の範囲内の値である。

補正電圧演算回路２５２は、発光制御回路２１０が制御パルスであるデータパルスＤＰを連続して出力することを想定する場合には、さらに、ＩＡｍａｘを、別のＲＣ時定数と、温度情報（Ｔ）に従って変動させてもよい。これにより、補正電圧演算回路２５２は、ＩＡｍａｘを、レーザ構造部３１Ｂ内（活性層４２内）に残存する熱因子を考慮した値に調整することが可能となる。ここで、ＩＡｍａｘをＩＡｍａｘ（ｔ）と表現する。このとき、Ｖａｓ（ｔ）、ＩＡｍａｘ（ｔ）は、以下の数８、数９、数１０で表される。

数１０中のｕはＲＣ時定数Ｔ_th1に関する項に対する重みであり、０〜１の範囲内の値である。数１０中の左辺に含まれるｔは、レーザ構造部３１Ｂをオンオフ駆動したときのオン期間の開始時点またはオフ期間の開始時点を指している。数１０中のＴ_th1，Ｔ_th2は、ＲＣ時定数である。ＩＡｍａｘ（ｔ）は、ＲＣ時定数（Ｔ_th1，Ｔ_th2）および温度情報（Ｔ）に従って変動する。

上述の補正電圧Ｖａｓ（ｔ）は、パルス立ち上がり時の波形を補正するものである。補正電圧演算回路２５２は、さらに、電流パルスのレーザ構造部３１Ｂへの注入に伴う素子温度の上昇により光出力が徐々に低下する「ドループ」と呼ばれる現象に対する対策（補正）を行うようにしてもよい。このとき、補正電圧Ｖａｓ（ｔ）は、以下の数１１、数１２、数１３および数１４で表される。なお、数１１に記載の補正電圧Ｖａｓ（ｔ）は、発光制御回路２１０が制御パルスであるデータパルスＤＰを連続して出力することを想定した式である。

数１２中のＩｄｐｏは、ドループ補正が必要となる最小の動作電流である。数１２中のＡは、Ｃ・Ｔ−Ａｏに相当する。Ｃは、レーザ構造部３１Ｂの素子温度Ｔに関する係数である。Ａｏは、調整パラメータであり、レーザ構造部３１ＢのＩ−Ｌリニアリティ等で変化するものである。数１３中のＴ_A3，Ｔ_A4は、ＲＣ時定数である。従って、数１１中の「ΔＩＡｍａｘ＿ｄｒｐ（ｔ）×ｈ（ｔ）」は、例えば、図１６に示したように、ＲＣ時定数（Ｔ_A3，Ｔ_A4）および温度情報（Ｔ）に従って変動する。数１４中のθはＲＣ時定数Ｔ_th3に関する項に対する重みである。数１４中の左辺に含まれるｔは、レーザ構造部３１Ｂをオンオフ駆動したときのオン期間の開始時点またはオフ期間の開始時点を指している。数１４中のＴ_th3，Ｔ_th4は、ＲＣ時定数である。

次に、補正電圧加算回路２５３、選択回路２５４および参照電圧演算回路２５５について説明する。

補正電圧加算回路２５３は、基礎電圧Ｖｏｐと、上述した所定の演算により導出した補正電圧Ｖａｓ（ｔ）とを互いに加算することにより得られる加算電圧Ｖａｄ（Ｖｏｐ＋Ｖａｓ（ｔ））を、レーザ構造部３１Ｂの発光時の制御電圧Ｖｃとして生成し、出力する。

選択回路２５４は、比較回路２５１から出力された２種類の制御電圧Ｖｃのうちのいずれかを選択し、駆動回路２２０に出力する。具体的には、選択回路２５４は、データパルスＤＰがＨレベルのとき、比較回路２５１から出力された加算電圧Ｖａｄを、制御電圧Ｖｃとして選択し、駆動回路２２０に出力する。さらに、選択回路２５４は、データパルスＤＰがＬレベルのとき、比較回路２５１から出力された基礎電圧Ｖｂを、制御電圧Ｖｃとして選択し、駆動回路２２０に出力する。

選択回路２５４は、例えば、図１３に示したように、補正電圧加算回路２５３の出力端に接続されたアンプＡＰ１と、比較回路２５１のトランジスタＱ６のエミッタに接続されたアンプＡＰ２とを有している。選択回路２５４は、さらに、例えば、一端がアンプＡＰ１の出力端に接続されたスイッチＳＷ５と、一端がアンプＡＰ２の出力端に接続されたスイッチＳＷ６と、スイッチＳＷ５およびスイッチＳＷ６のそれぞれの他端に接続されたアンプＡＰ３とを有している。アンプＡＰ３の出力端は、駆動回路２２０のトランジスタＱ４のゲートに接続されている。スイッチＳＷ５は、データパルスＤＰによってオンオフ制御されており、スイッチＳＷ６は、反転データパルスｘＤＰによってオンオフ制御されている。

参照電圧演算回路２５５は、補正電圧加算回路２５３で得られた加算電圧Ｖａｄと、比較回路２５１で得られた基礎電圧Ｖｏｐおよび基礎電圧Ｖｂと、基礎電流Ｉｂとを用いて、スイッチＳＷ２を流れる電流を生成する。スイッチＳＷ２を流れる電流は、本技術の「第３参照電流」の一具体例に相当する。

参照電圧演算回路２５５は、例えば、２つの電流源と、１つの加算器ＡＤ２（第２加算回路）とを有している。加算器ＡＤ２は、一方の電流源から生成される電流と、他方の電流源から生成される電流とを互いに加算するものである。加算器ＡＤ２によって生成された電流が、発光参照電流Ｉｏｎ＿ｒｅｆからバイアス参照電流Ｉｏｆｆ＿ｒｅｆを減じることにより得られる電流（つまり、発光参照電流Ｉｏｎ＿ｒｅｆとバイアス参照電流Ｉｏｆｆ＿ｒｅｆとの差分）に相当する電流である。この電流がスイッチＳＷ２を流れる。

２つの電流源のうちの一方の電流源は、スイッチング電流Ｉｓｗを生成するものであり、Ｖｏｐ−Ｖｂをレーザ構造部３１Ｂ（発光抵抗（Ｒａｃｔ））に印加したときにレーザ構造部３１Ｂに流れる電流（Ｉｏｐ−Ｉｂ）に相当する電流を生成する。２つの電流源のうちの他方の電流源は、補正電流ＩＡを生成するものである。補正電流ＩＡは、以下の数１５で導出される。数１５中のＶＡは、補正電圧加算回路２５３で得られた加算電圧Ｖａｄから、比較回路２５１で得られた基礎電圧Ｖｏｐを減じることにより得られる補正電圧である。また、数１５中のＶｓｗは、比較回路２５１で得られた基礎電圧Ｖｏｐから、比較回路２５１で得られた基礎電圧Ｖｂを減じることにより得られるスイッチング電圧である。

[動作]
次に、レーザ駆動回路２０の動作について説明する。レーザ駆動回路２０の動作は、例えば、図１４に示したように、４つの処理Ａ，Ｂ，Ｃ，Ｄごとに分けられる。ここで、処理Ａは、発光期間の開始タイミングｔ１以前の期間における処理である。処理Ｂは、発光期間の開始タイミングｔ１からｔ２までの期間、すなわち、発光直後の期間における処理である。処理Ｃは、ｔ２から発光期間の終了タイミングｔ３までの期間、すなわち、発光期間のうち、発光直後を除いた期間における処理である。処理Ｄは、発光期間の終了タイミングｔ３からｔ４までの期間、すなわち、消光直後の期間における処理である。

（処理Ａ）
レーザ駆動回路２０は、処理Ａの期間において、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ５をオフ状態にし、スイッチＳＷ４をオン状態にしている。そのため、コンパレータＣＰ２に動作電流が供給され、レーザ構造部３１Ｂの消光時の駆動電流Ｉｏ（バイアス電流Ｉｏｆｆ）に対応する電圧と、バイアス参照電流Ｉｏｆｆ＿ｒｅｆに対応する電圧とがコンパレータＣＰ２の入力端に入力される。これにより、コンパレータＣＰ２から、比較結果に基づいた電圧Ｖｃｏ２が出力され、電圧Ｖｃｏ２に対応する基礎電圧Ｖｂが選択回路２５４および駆動回路２２０を介してレーザ構造部３１Ｂに入力される。そして、さらに、基礎電圧Ｖｂに対応する駆動電流Ｉｏ（バイアス電流Ｉｏｆｆ）がレーザ構造部３１Ｂに流れ、再び、レーザ構造部３１Ｂの消光時の駆動電流Ｉｏ（バイアス電流Ｉｏｆｆ）に対応する電圧と、バイアス参照電流Ｉｏｆｆ＿ｒｅｆに対応する電圧とがコンパレータＣＰ２で比較される。このように、バイアス電流Ｉｏｆｆに対して帰還ループが作用し、バイアス電流Ｉｏｆｆは、バイアス参照電流Ｉｏｆｆ＿ｒｅｆに漸近する。

(処理Ｂ)
レーザ駆動回路２０は、処理Ｂの期間において、スイッチＳＷ１，ＳＷ３，ＳＷ４，ＳＷ６をオフ状態にし、スイッチＳＷ２，ＳＷ５をオン状態にしている。そのため、コンパレータＣＰ２への動作電流が停止し、コンパレータＣＰ２の比較動作が停止する。その一方で、コンパレータＣＰ１への動作電流も停止したままとなっており、コンパレータＣＰ１の比較動作も停止したままとなっている。これにより、トランジスタＱ５のベースには、容量素子Ｃ１によって保持された保持電圧ｃｏ１’が印加されるので、基礎電圧Ｖｏｐと補正電圧Ｖａｓとを互いに加算することにより得られる加算電圧Ｖａｄが、選択回路２５４および駆動回路２２０を介してレーザ構造部３１Ｂに入力される。そして、さらに、加算電圧Ｖａｄに対応する駆動電流Ｉｏ（発光電流Ｉｏｎ）がレーザ構造部３１Ｂに流れ、レーザ構造部３１Ｂが急峻に発光を開始する。その後、レーザ構造部３１Ｂの発光時の駆動電流Ｉｏ（発光電流Ｉｏｎ）に対応する電圧と、発光参照電流Ｉｏｎ＿ｒｅｆに対応する電圧とがコンパレータＣＰ１に入力される。しかし、処理Ｂの期間では、コンパレータＣＰ１での比較動作が依然として停止しているので、コンパレータＣＰ１の出力端の電圧は、保持電圧ｃｏ１’のままである。

(処理Ｃ)
レーザ駆動回路２０は、処理Ｃの期間において、スイッチＳＷ１，ＳＷ４，ＳＷ６をオフ状態にし、スイッチＳＷ２，ＳＷ３，ＳＷ５をオン状態にしている。そのため、コンパレータＣＰ１へ動作電流が供給され、コンパレータＣＰ１の比較動作が始動するので、コンパレータＣＰ１の出力端の電圧が、コンパレータＣＰ１での比較結果に対応した値の電圧（電圧Ｖｃｏ１）となる。これにより、電圧Ｖｃｏ１に対応した電圧（基礎電圧Ｖｏｐ）が比較回路２５１から出力され、基礎電圧Ｖｏｐと補正電圧Ｖａｓとが互いに加算されることにより得られる加算電圧Ｖａｄが選択回路２５４および駆動回路２２０を介してレーザ構造部３１Ｂに入力される。その結果、加算電圧Ｖａｄに対応する駆動電流Ｉｏ（発光電流Ｉｏｎ）がレーザ構造部３１Ｂに流れ、レーザ構造部３１Ｂでの発光が維持される。

その後、加算電圧Ｖａｄの大きさに応じた駆動電流Ｉｏがレーザ構造部３１Ｂに入力されているとき、その駆動電流Ｉｏまたはそれに対応する物理量が検出回路２３０によって検出され、検出回路２３０での検出結果が比較回路２５１に入力される。検出回路２３０での検出結果には、補正電圧Ｖａｓに対応する成分が含まれている。したがって、補正電圧Ｖａｓに対応する成分が検出回路２３０での検出結果に含まれていない場合には、比較回路２５１は、補正電圧Ｖａｓを減殺する電圧を出力することになる。

しかし、本実施の形態では、補正電圧Ｖａｓに対応する補正電圧ＶＡが、加算電圧Ｖａｄ、基礎電圧Ｖｏｐ、基礎電圧Ｖｂおよび基礎電流Ｉｂを用いて導出され、導出された補正電圧ＶＡを用いて、補正電流ＩＡが導出される。この補正電流ＩＡと、スイッチング電流Ｉｓｗとを互いに加算することにより得られる電流が、検出回路２４０に入力される。さらに、検出回路２４０に入力された電流と、バイアス参照電流Ｉｏｆｆ＿ｒｅｆとを互いに加算することにより、発光参照電流Ｉｏｎ＿ｒｅｆが生成される。そして、検出回路２４０によって発光参照電流Ｉｏｎ＿ｒｅｆが検出され、検出回路２４０での検出結果が比較回路２５１に入力される。ここで、検出回路２４０での検出結果には、補正電圧Ｖａｓに対応する成分が含まれている。そのため、検出回路２３０での検出結果と、検出回路２４０での検出結果とが互いに比較された結果に応じて生成される基礎電圧Ｖｏｐには、補正電圧Ｖａｓを相殺させる成分が含まれていない。従って、帰還ループが、基礎電圧Ｖｏｐまたは基礎電圧Ｖｂに対して働く一方で、補正電圧Ｖａｓに対しては働かないことがわかる。その結果、補正電圧Ｖａｓに対応する成分を含む駆動電流Ｉｏ（発光電流Ｉｏｎ）がレーザ構造部３１Ｂに流れ、レーザ構造部３１Ｂでの発光パルスの形状が矩形状に近づく。

(処理Ｄ)
レーザ駆動回路２０は、処理Ｄの期間において、スイッチＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５をオフ状態にし、スイッチＳＷ１，ＳＷ６をオン状態にしている。そのため、コンパレータＣＰ１への動作電流が停止し、コンパレータＣＰ１の比較動作が停止する。その一方で、コンパレータＣＰ２への動作電流も停止しており、コンパレータＣＰ２の比較動作も停止したままとなっている。これにより、トランジスタＱ６のベースには、容量素子Ｃ２によって保持された保持電圧ｃｏ２’が印加されるので、基礎電圧Ｖｂが、選択回路２５４および駆動回路２２０を介してレーザ構造部３１Ｂに入力される。そして、さらに、基礎電圧Ｖｂに対応する駆動電流Ｉｏ（バイアス電流Ｉｏｆｆ）がレーザ構造部３１Ｂに流れ、レーザ構造部３１Ｂが急峻に消光を開始する。その後、レーザ構造部３１Ｂの消光時の駆動電流Ｉｏ（バイアス電流Ｉｏｆｆ）に対応する電圧と、バイアス参照電流Ｉｏｆｆ＿ｒｅｆに対応する電圧とがコンパレータＣＰ２に入力される。しかし、処理Ｄの期間では、コンパレータＣＰ２での比較動作が依然として停止しているので、コンパレータＣＰ２の出力端の電圧は、保持電圧ｃｏ２’のままである。

[効果]
次に、レーザ駆動回路２０の効果について説明する。

面発光レーザでは、端面発光レーザと比較して、発光抵抗が一桁程度大きく、１００Ω近くあり、しかも、多チャンネル化によって寄生容量も大きくなる。さらに、面発光レーザの発光抵抗は、発光に伴う温度変化により変動し、そのために発光特性が変動する。そこで、面発光レーザでは、多くの場合、発光抵抗の変動に影響を受ける電圧駆動方式ではなく、電流駆動方式を用いて発光特性の安定化が図られていた。しかし、面発光レーザは、端面発光レーザではあまり影響を受けなかった立ち上がり特性（ＴＲ特性）や立下り特性（ＴＦ特性）が、発光抵抗と寄生容量により定まる時定数に依存する。そのため、電流駆動方式では、面発光レーザを駆動する駆動信号の波形がなまってしまう。

そのような問題に対して、従来から種々の駆動方法が提案されてきているが、それらの制御は複雑過ぎて、実効性に欠けるという問題があった。そこで、電圧駆動方式において、駆動電流のＴＲ特性およびＴＦ特性を急峻にするとともに、発光抵抗の変動に拘わらず駆動電流を一定に保つことが考えられる。しかし、駆動電流を一定に保つために駆動電流に対して補正電流を加えると、帰還ループが補正電流を小さくしようとするので、駆動電流に対して正確な補正を行うことが難しい。

一方、本実施の形態のレーザ駆動回路２０では、駆動電流Ｉｏが、基礎電圧Ｖｏｐと補正電圧Ｖａｓとを互いに加算することにより生成された制御電圧Ｖｃ（加算電圧Ｖａｄ）によって規定される。さらに、その制御電圧Ｖｃ（加算電圧Ｖａｄ）を用いて生成された参照電流（発光参照電流Ｉｏｎ＿ｒｅｆとバイアス参照電流Ｉｏｆｆ＿ｒｅｆとの差分に相当する電流）と、駆動電流Ｉｏとが互いに比較された結果に応じて基礎電圧Ｖｏｐが生成される。そのため、帰還ループは、基礎電圧Ｖｏｐに対して働く一方で、補正電圧Ｖａｓに対しては働かないので、制御電圧Ｖｃの波形を、補正電圧Ｖａｓによって、レーザ構造部３１Ｂの光出力のパルス波形が矩形に近づくように補正することができる。その結果、電圧駆動方式において、駆動電流に対して正確な補正を行うことができる。

＜２．変形例＞
上記実施の形態では、検出回路２４０に、バイアス参照電流Ｉｏｆｆ＿ｒｅｆを生成する電流源が設けられていたが、省略されていてもよい。このとき、その電流源の設けられていた位置にスイッチＳＷ７が設けられ、そのスイッチＳＷ７がデータパルスＤＰによって制御されていてもよい。このようにした場合でも、上記実施の形態と同様、電圧駆動方式において、駆動電流に対して正確な補正を行うことができる。

なお、バイアス参照電流Ｉｏｆｆ＿ｒｅｆを生成する電流源が省略された関係で、検出回路２４０での検出結果には、バイアス参照電流Ｉｏｆｆ＿ｒｅｆの成分が含まれていない。そのため、本変形例では、バイアス参照電流Ｉｏｆｆ＿ｒｅｆ、基礎電流Ｉｂおよび基礎電圧Ｖｂが無視できるほど小さな値、またはゼロとなっているものとして、上記実施の形態の説明を読み替える必要がある。

以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらに限定されず、種々の変形が可能である。

また、例えば、本技術は以下のような構成を取ることができる。
（１）
制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路と、
前記駆動電流またはそれに対応する物理量を検出する第１検出回路と、
前記発光素子の発光時の駆動電流の基準となる第１参照電流またはそれに対応する物理量と、前記発光素子の消光時の駆動電流の基準となる第２参照電流またはそれに対応する物理量とを検出する第２検出回路と、
前記発光素子の発光時に前記第１検出部で検出された検出結果と、前記発光素子の発光時に前記第２検出部で検出された検出結果とを互いに比較した結果に応じて得られた第１電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる加算電圧を、前記発光素子の発光時の制御電圧として生成し、さらに、前記発光素子の消光時に前記第１検出部で検出された検出結果と、前記発光素子の消光時に前記第２検出部で検出された検出結果とを互いに比較した結果に応じて得られた第２電圧を、前記発光素子の消光時の制御電圧として生成する第１生成回路と、
前記発光素子の発光時の制御電圧と、前記第１電圧と、前記第２電圧と、前記第２参照電流とを用いて、前記第１参照電流と前記第２参照電流との差分に相当する第３参照電流を生成する第２生成回路と
を備え、
前記第２検出回路は、前記第２参照電流と前記第３参照電流とを互いに加算することにより前記第１参照電流を生成する第１加算回路を有する
駆動装置。
（２）
前記第２生成回路は、
前記第１電圧と前記第２電圧との差分に相当する電圧が前記発光素子に印加されるときの電流に対応する大きさの第１電流を生成する第１電流源と、
前記第３参照電流と前記第１電流との差分に相当する第２電流を生成する第２電流源と、
前記第１電流と前記第２電流とを互いに加算する第２加算回路と
を有する
（１）に記載の駆動装置。
（３）
前記第１生成回路は、前記第１電圧、前記第２電圧および前記第１電流の値を用いて前記補正電圧を生成する
（１）または（２）に記載の駆動装置。
（４）
前記第１生成回路は、前記第１電圧、前記第２電圧および前記第１電流の値を用いて、前記発光素子の発光抵抗を導出し、前記発光抵抗を、任意抵抗を用いて補正することにより得られた補正抵抗を用いて、前記補正電圧を生成する
（１）ないし（３）のいずれか１つに記載の駆動装置。
（５）
前記第１生成回路は、前記補正抵抗と、ＲＣ時定数および温度情報に従って変動する電流とを互いに掛け合わせることにより、前記補正電圧を生成する
（４）に記載の駆動装置。
（６）
発光素子と、
制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路と、
前記駆動電流またはそれに対応する物理量を検出する第１検出回路と、
前記発光素子の発光時の駆動電流の基準となる第１参照電流またはそれに対応する物理量と、前記発光素子の消光時の駆動電流の基準となる第２参照電流またはそれに対応する物理量とを検出する第２検出回路と、
前記発光素子の発光時に前記第１検出部で検出された検出結果と、前記発光素子の発光時に前記第２検出部で検出された検出結果とを互いに比較した結果に応じて得られた第１電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる加算電圧を、前記発光素子の発光時の制御電圧として生成し、さらに、前記発光素子の消光時に前記第１検出部で検出された検出結果と、前記発光素子の消光時に前記第２検出部で検出された検出結果とを互いに比較した結果に応じて得られた第２電圧を、前記発光素子の消光時の制御電圧として生成する第１生成回路と、
前記発光素子の発光時の制御電圧と、前記第１電圧と、前記第２電圧と、前記第２参照電流とを用いて、前記第１参照電流と前記第２参照電流との差分に相当する第３参照電流を生成する第２生成回路と
を備え、
前記第２検出回路は、前記第２参照電流と前記第３参照電流とを互いに加算することにより前記第１参照電流を生成する第１加算回路を有する
発光装置。
（７）
制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路と、
前記駆動電流またはそれに対応する物理量を検出する第１検出回路と、
前記駆動電流の基準となる参照電流またはそれに対応する物理量を検出する第２検出回路と、
前記第１検出部で検出された検出結果と、前記第２検出部で検出された検出結果とを互いに比較した結果に応じて得られた第１電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる電圧を、前記制御電圧として生成する第１生成回路と、
前記制御電圧と、前記第１電圧とを用いて、前記参照電流を生成する第２生成回路と
を備えた
駆動装置。
（８）
前記第２生成回路は、
前記第１電圧が前記発光素子に印加されるときの電流に対応する大きさの第１電流を生成する第１電流源と、
前記参照電流と前記第１電流との差分に相当する第２電流を生成する第２電流源と、
前記第１電流と前記第２電流とを互いに加算する加算回路と
を有する
（７）に記載の駆動装置。
（９）
前記第１生成回路は、前記第１電圧および前記第１電流の値を用いて前記補正電圧を生成する
（７）または（８）に記載の駆動装置。
（１０）
前記第１生成回路は、前記第１電圧および前記第１電流の値を用いて、前記発光素子の発光抵抗を導出し、前記発光抵抗を、任意抵抗を用いて補正することにより得られた補正抵抗を用いて、前記補正電圧を生成する
（７）ないし（９）のいずれか１つに記載の駆動装置。
（１１）
前記第１生成回路は、前記補正抵抗と、ＲＣ時定数および温度情報に従って変動する電流とを互いに掛け合わせることにより、前記補正電圧を生成する
（１０）に記載の駆動装置。
（１２）
発光素子と、
制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路と、
前記駆動電流またはそれに対応する物理量を検出する第１検出回路と、
前記駆動電流の基準となる参照電流またはそれに対応する物理量を検出する第２検出回路と、
前記第１検出部で検出された検出結果と、前記第２検出部で検出された検出結果とを互いに比較した結果に応じて得られた第１電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる電圧を、前記制御電圧として生成する第１生成回路と、
前記制御電圧と、前記第１電圧とを用いて、前記参照電流を生成する第２生成回路と
を備えた
発光装置。

１…発光装置、１０…システム制御回路、２０…レーザ駆動回路、３０…光学系、３１…半導体レーザ装置、３１Ａ…基板、３１Ｂ…レーザ構造部、３１Ｃ…パッド電極、３１Ｄ…引出配線、３２…温度検出部、３３…コリメートレンズ、３４…対物レンズ、４０…下部ＤＢＲ層、４１…下部スペーサ層、４２…活性層、４３…上部スペーサ層、４４…上部ＤＢＲ層、４５…コンタクト層、４６…電流狭窄層、４６Ａ…電流注入領域、４６Ｂ…電流狭窄領域、４７…上部電極、４８…下部電極、４９…絶縁層、５０…位相調整層、５１…高反射率領域、５２…低反射率領域、５３…低反射率層、５４…金属層、２１０…発光制御回路、２１１…データパルス発生回路、２１２…インバータ回路、２１３…前縁抜きパルス発生回路、２１４…後縁抜きパルス発生回路、２２０…駆動回路、２３０，２４０…検出回路、２５０…制御電圧生成回路、２５１…比較回路、２５２…補正電圧演算回路、２５３…補正電圧加算回路、２５４…選択回路、２５５…参照電圧演算回路。

Claims (8)

1. 制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路と、
   前記駆動電流またはそれに対応する物理量を検出する第１検出回路と、
   前記発光素子の発光時の駆動電流の基準となる第１参照電流またはそれに対応する物理量と、前記発光素子の消光時の駆動電流の基準となる第２参照電流またはそれに対応する物理量とを検出する第２検出回路と、
   前記発光素子の発光時に前記第１検出回路で検出された検出結果と、前記発光素子の発光時に前記第２検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第１電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる加算電圧を、前記発光素子の発光時の制御電圧として生成し、さらに、前記発光素子の消光時に前記第１検出回路で検出された検出結果と、前記発光素子の消光時に前記第２検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第２電圧を、前記発光素子の消光時の制御電圧として生成する第１生成回路と、
   前記発光素子の発光時の制御電圧と、前記第１電圧と、前記第２電圧と、第１電流とを用いて、前記第１参照電流と前記第２参照電流との差分に相当する第３参照電流を生成する第２生成回路と
   を備え、
   前記第２検出回路は、前記第２参照電流と前記第３参照電流とを互いに加算することにより前記第１参照電流を生成する第１加算回路を有し、
   前記第２生成回路は、
   前記第１電圧と前記第２電圧との差分に相当する電圧が前記発光素子に印加されるときの電流に対応する大きさの前記第１電流を生成する第１電流源と、
   前記発光素子の発光時の制御電圧と、前記第１電圧と、前記第２電圧と、前記第１電流とを用いて、前記第３参照電流と前記第１電流との差分に相当する第２電流を生成する第２電流源と、
   前記第１電流と前記第２電流とを互いに加算することにより前記第３参照電流を生成する第２加算回路と
   を有し、
   前記第１生成回路は、前記第１電圧、前記第２電圧および前記第１電流の値を用いて前記補正電圧を生成する
   駆動装置。
2. 前記第１生成回路は、前記第１電圧、前記第２電圧および前記第１電流の値を用いて、前記発光素子の発光抵抗を導出し、前記発光抵抗を、任意抵抗を用いて補正することにより得られた補正抵抗を用いて、前記補正電圧を生成する
   請求項１に記載の駆動装置。
3. 前記第１生成回路は、前記補正抵抗と、ＲＣ時定数および温度情報に従って変動する電流とを互いに掛け合わせることにより、前記補正電圧を生成する
   請求項２に記載の駆動装置。
4. 発光素子と、
   制御電圧の大きさに応じた駆動電流を前記発光素子に供給する駆動回路と、
   前記駆動電流またはそれに対応する物理量を検出する第１検出回路と、
   前記発光素子の発光時の駆動電流の基準となる第１参照電流またはそれに対応する物理量と、前記発光素子の消光時の駆動電流の基準となる第２参照電流またはそれに対応する物理量とを検出する第２検出回路と、
   前記発光素子の発光時に前記第１検出回路で検出された検出結果と、前記発光素子の発光時に前記第２検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第１電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる加算電圧を、前記発光素子の発光時の制御電圧として生成し、さらに、前記発光素子の消光時に前記第１検出回路で検出された検出結果と、前記発光素子の消光時に前記第２検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第２電圧を、前記発光素子の消光時の制御電圧として生成する第１生成回路と、
   前記発光素子の発光時の制御電圧と、前記第１電圧と、前記第２電圧と、第１電流とを用いて、前記第１参照電流と前記第２参照電流との差分に相当する第３参照電流を生成する第２生成回路と
   を備え、
   前記第２検出回路は、前記第２参照電流と前記第３参照電流とを互いに加算することにより前記第１参照電流を生成する第１加算回路を有し、
   前記第２生成回路は、
   前記第１電圧と前記第２電圧との差分に相当する電圧が前記発光素子に印加されるときの電流に対応する大きさの前記第１電流を生成する第１電流源と、
   前記発光素子の発光時の制御電圧と、前記第１電圧と、前記第２電圧と、前記第１電流とを用いて、前記第３参照電流と前記第１電流との差分に相当する第２電流を生成する第２電流源と、
   前記第１電流と前記第２電流とを互いに加算することにより前記第３参照電流を生成する第２加算回路と
   を有し、
   前記第１生成回路は、前記第１電圧、前記第２電圧および前記第１電流の値を用いて前記補正電圧を生成する
   発光装置。
5. 制御電圧の大きさに応じた駆動電流を発光素子に供給する駆動回路と、
   前記駆動電流またはそれに対応する物理量を検出する第１検出回路と、
   前記駆動電流の基準となる参照電流またはそれに対応する物理量を検出する第２検出回路と、
   前記第１検出回路で検出された検出結果と、前記第２検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第１電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる電圧を、前記制御電圧として生成する第１生成回路と、
   前記制御電圧と、前記第１電圧と、第１電流とを用いて、前記参照電流を生成する第２生成回路と
   を備え、
   前記第２生成回路は、
   前記第１電圧が前記発光素子に印加されるときの電流に対応する大きさの前記第１電流を生成する第１電流源と、
   前記制御電圧と、前記第１電圧と、前記第１電流とを用いて、前記参照電流と前記第１電流との差分に相当する第２電流を生成する第２電流源と、
   前記第１電流と前記第２電流とを互いに加算することにより前記参照電流を生成する加算回路と
   を有し、
   前記第１生成回路は、前記第１電圧および前記第１電流の値を用いて前記補正電圧を生成する
   駆動装置。
6. 前記第１生成回路は、前記第１電圧および前記第１電流の値を用いて、前記発光素子の発光抵抗を導出し、前記発光抵抗を、任意抵抗を用いて補正することにより得られた補正抵抗を用いて、前記補正電圧を生成する
   請求項５に記載の駆動装置。
7. 前記第１生成回路は、前記補正抵抗と、ＲＣ時定数および温度情報に従って変動する電流とを互いに掛け合わせることにより、前記補正電圧を生成する
   請求項６に記載の駆動装置。
8. 発光素子と、
   制御電圧の大きさに応じた駆動電流を前記発光素子に供給する駆動回路と、
   前記駆動電流またはそれに対応する物理量を検出する第１検出回路と、
   前記駆動電流の基準となる参照電流またはそれに対応する物理量を検出する第２検出回路と、
   前記第１検出回路で検出された検出結果と、前記第２検出回路で検出された検出結果とを互いに比較した結果に応じて得られた第１電圧と、所定の演算により導出した補正電圧とを互いに加算することにより得られる電圧を、前記制御電圧として生成する第１生成回路と、
   前記制御電圧と、前記第１電圧と、第１電流とを用いて、前記参照電流を生成する第２生成回路と
   を備え、
   前記第２生成回路は、
   前記第１電圧が前記発光素子に印加されるときの電流に対応する大きさの前記第１電流を生成する第１電流源と、
   前記制御電圧と、前記第１電圧と、前記第１電流とを用いて、前記参照電流と前記第１電流との差分に相当する第２電流を生成する第２電流源と、
   前記第１電流と前記第２電流とを互いに加算することにより前記参照電流を生成する加算回路と
   を有し、
   前記第１生成回路は、前記第１電圧および前記第１電流の値を用いて前記補正電圧を生成する
   発光装置。

Images