KR101689392B1 - 반도체 칩 테스트 소켓 - Google Patents

반도체 칩 테스트 소켓 Download PDF

Info

Publication number
KR101689392B1
KR101689392B1 KR1020150087809A KR20150087809A KR101689392B1 KR 101689392 B1 KR101689392 B1 KR 101689392B1 KR 1020150087809 A KR1020150087809 A KR 1020150087809A KR 20150087809 A KR20150087809 A KR 20150087809A KR 101689392 B1 KR101689392 B1 KR 101689392B1
Authority
KR
South Korea
Prior art keywords
latch
cover
semiconductor chip
shaft
base
Prior art date
Application number
KR1020150087809A
Other languages
English (en)
Inventor
키요카즈 이케야
강기원
Original Assignee
(주)마이크로컨텍솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)마이크로컨텍솔루션 filed Critical (주)마이크로컨텍솔루션
Priority to KR1020150087809A priority Critical patent/KR101689392B1/ko
Priority to CN201680035749.7A priority patent/CN107750337B/zh
Priority to PCT/KR2016/000980 priority patent/WO2016204369A1/ko
Application granted granted Critical
Publication of KR101689392B1 publication Critical patent/KR101689392B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416Connectors, terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2644Adaptations of individual semiconductor devices to facilitate the testing thereof

Abstract

본 발명은 반도체 칩 테스트 소켓에 관한 것으로서, 보다 상세하게는, 커버의 이동에 따른 힘이 래치 시스템에 용이하게 전달되어 힘 낭비가 감소하는 반도체 칩 테스트 소켓에 관한 것이다.

Description

반도체 칩 테스트 소켓{TEST SOCKET}
본 발명은 반도체 칩 테스트 소켓에 관한 것으로서, 보다 상세하게는, 커버의 이동에 따른 힘이 래치 시스템에 용이하게 전달되어 힘 낭비가 감소하는 반도체 칩 테스트 소켓에 관한 것이다.
일반적으로 반도체 조립 공정은 웨이퍼 제조공정에 의하여 제작된 반도체 소자를 개별 칩(chip)으로 분리한 다음, 리드 프레임과 개별 칩을 전기적으로 연결하고 리드 프레임의 전기적 연결 부위와 반도체 칩을 외부 환경으로부터 보호하는 패키지 본체를 성형하는 공정으로 이루어진다.
반도체 칩을 반도체 칩 테스트 소켓에 실장시킬 때, 반도체가 소켓에 안정적으로 실장되어 고정되도록 하는 것이 중요하다. 즉, 반도체 칩에 구비된 컨택 단자와 테스트 소켓에 구비된 단자 사이의 밀착이 특히 문제되는데, 예컨대 열에 의한 변형, 이물질 등으로 인해 상기 단자간 밀착이 확보되지 아니하여 작동 및 테스트에서 불량이 발생하는 경우가 있을 수 있다.
이를 위해 다양한 구조의 테스트 소켓이 개발되며, 커버의 이동에 따라서 반도체 칩을 고정, 가압시키는 구조가 다수 개발되었으나, 커버의 이동에 따른 힘을 온전히 전달하지 못하고 힘이 낭비되는 문제가 다수 발생하였다.
따라서, 반도체 칩의 컨택 단자와 반도체 칩 테스트 소켓에 구비된 단자 사이의 밀착을 확보하도록, 테스트 소켓의 커버의 이동에 따른 힘을 온전히 전달할 수 있는 테스트 소켓의 개발이 필요하다.
공개특허 10-2010-0075108
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은, 커버의 이동에 따른 힘이 래치 시스템에 용이하게 전달되어 힘 낭비가 감소하는 반도체 칩 테스트 소켓을 제공하는 데 그 목적이 있다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 일 실시예에 따른 반도체 칩 테스트 소켓은, 상하 방향으로 관통되는 중심 수납구를 갖는 사각형의 베이스; 상기 베이스의 중심 수납구에 삽입되며 상부에 반도체 칩이 실장될 수 있는 어댑터; 상기 베이스의 상부에 결합하되 상기 베이스에 대해 상하 방향으로 이동 가능하게 결합하며 반도체 칩이 삽입되도록 개구부를 갖는 커버; 상기 베이스와 상기 커버 사이에 배치되며 상기 베이스와 상기 커버 사이에 탄성을 가하는 스프링; 상기 커버의 상하이동에 따라서 열린 위치 또는 닫힌 위치로 이동할 수 있는 래치 시스템;을 포함하며, 상기 래치 시스템은, 상기 커버가 상기 스프링에 의해서 탄성을 받아서 상부에 위치하면 상기 어댑터 상에 실장된 반도체 칩을 가압하여 지지하는 닫힌 위치에 위치하며, 외력에 의해 상기 커버가 하방향으로 이동하면 상기 개구부를 통해 반도체 칩이 노출되도록 하는 열린 위치에 위치하되, 상기 베이스는, 가이드 레일 홀이 형성된 복수 개의 래치 홀더를 구비하며, 상기 래치 시스템은, 상기 래치 시스템을 상기 커버에 대해 회동 가능하게 연결시키도록 양측방향으로 돌출되는 커버 샤프트, 및 상기 커버 샤프트와 소정 거리 이격된 위치에 구비되어 상기 커버 샤프트에 평행하게 양측방향으로 돌출되며 상기 가이드 레일 홀에 삽입되는 가이드 샤프트를 포함하며, 상기 래치 시스템은 상기 커버의 상하 이동에 따라서 상기 커버 샤프트를 중심으로 회동하되 상기 가이드 샤프트가 상기 가이드 레일 홀을 따라서 이동함으로써 상기 래치 시스템의 열린 위치와 닫힌 위치 사이의 이동이 상기 가이드 레일 홀을 따라서 안내되는 구성을 갖는다.
바람직하게는, 상기 베이스는 육면체 형상으로 구성되며, 상기 복수의 래치 홀더는 상기 베이스의 상부 모서리 부분에 각각 배치되되, 2 개의 래치 홀더가 서로 대면하게 배치되어 상기 2 개의 래치 홀더에 형성된 상기 가이드 레일 홀이 측방향으로 서로 중첩되며, 상기 2 개의 래치 홀더 사이에 하나의 상기 래치 시스템이 위치하고 상기 래치 시스템의 측방향으로 돌출된 상기 가이드 샤프트의 양 단부가 상기 2 개의 가이드 레일 홀에 각각 삽입되도록 배치되어 상기 래치 시스템이 상기 가이드 레일 홀을 따라서 이동하는 구성을 갖는다.
바람직하게는, 상기 가이드 레일 홀은, 상기 가이드 샤프트가 측방향으로 관통하도록 측방향으로 관통되게 구성되되, 상기 베이스의 외측 단부 방향에 인접하게 형성되며 상하 방향으로 연장되는 제1 라인, 상기 제1 라인의 상단부에서 상기 베이스의 내측 방향으로 만곡되어 연장되되 상방향으로 볼록한 배 형상을 갖는 제2 라인, 상기 제2 라인에서 상기 베이스의 내측 방향으로 더 연장되되 대각 하방으로 만곡되어 연장되는 제3 라인, 및 제3 라인의 단부에 구비되며 측방향으로 수평하게 연장되는 제4 라인을 포함한다.
바람직하게는, 상기 래치 시스템이 닫힌 위치일 때 상기 가이드 샤프트는 상기 가이드 레일 홀의 제4 라인의 단부에 위치하며, 상기 래치 시스템이 열린 위치일 때 상기 가이드 샤프트는 상기 가이드 레일 홀의 제1 라인의 단부에 위치한다.
바람직하게는, 상기 래치 시스템은, 상기 어댑터 상에 위치하여 상기 어댑터 상에 실장된 반도체 칩을 하방향으로 가압하는 래치 플레이트, 길이 방향으로 일 단이 상기 래치 플레이트와 연결되고 타단이 상기 커버 샤프트를 통해서 상기 커버에 대해 회동 가능하게 연결되는 래치 빔을 포함하고, 상기 가이드 샤프트는 상기 래치 빔의 길이 방향 중간 부분에 배치되는 구성을 갖는다.
바람직하게는, 상기 래치 빔은, 길이 방향 일 단에 측방향으로 관통되어 상기 커버 샤프트가 측방향으로 관통할 수 있는 제1 관통홀을 갖고, 길이 방향 중간부분에 측방향으로 관통되어 상기 가이드 샤프트가 측방향으로 관통할 수 있는 제2 관통홀을 가지며, 상기 커버는, 상기 개구부의 내측에 마련되며 상기 래치 빔의 양 측에 각각 배치되고 상기 래치 빔의 길이 방향 일 단과 측방향으로 중첩되게 위치하는 연결부를 가지며, 상기 연결부에 상기 커버 샤프트가 관통할 수 있는 연결 홀이 형성되고, 상기 커버 샤프트가 상기 제1 관통홀과 상기 연결 홀 사이를 연결하여 상기 커버에 대해 상기 래치 빔이 회동가능하게 구성된다.
바람직하게는, 상기 래치 빔과 상기 래치 플레이트는 래치 샤프트를 통해 연결되어 서로 회동가능하게 구성되며, 상기 래치 샤프트와 상기 가이드 샤프트와 상기 커버 샤프트는 서로 평행하되, 상기 래치 샤프트와 상기 가이드 샤프트 사이의 거리는 상기 가이드 샤프트와 상기 커버 샤프트 사이의 거리보다 짧다.
바람직하게는, 상기 제1 관통홀과 제2 관통홀 사이의 거리와 상기 제1 관통홀과 상기 래치 샤프트 사이의 거리의 비율은 1 : 0.4 내지 1 : 0.42 이다.
바람직하게는, 상기 베이스는, 측부에 내측으로 함몰되어 상하 방향으로 연장된 사이드 가이드 홈부를 갖고, 상기 커버는, 상기 가이드 홈부에 대응하는 위치에 구비되되 상기 연결부와 측방향으로 중첩되어 상기 연결부를 커버하며 상기 커버의 상하 방향 이동에 따라서 상기 가이드 홈부를 따라 상하 방향으로 이동하는 사이드 가이드부를 갖고, 상기 가이드 가이드부에는 상기 연결 홀과 측방향으로 중첩되어 상기 커버 샤프트가 관통할 수 있도록 하는 사이드 홀이 형성된 구성을 갖는다.
바람직하게는, 상기 베이스의 4 개의 모서리 부분에는 상방향으로 돌출되는 모서리부가 마련되되, 상기 모서리부의 내측에는 상하 방향으로 연장되고 내측 방향으로 돌출되는 상하 가이드부를 가지며, 상기 연결부의 외측 측면에는 상하 방향으로 연장되고 내측으로 함몰되는 상하 가이드 레일이 형성되며, 상기 상하 가이드부는 상기 상하 가이드 레일에 삽입되어 상기 커버의 상하 방향 이동이 상기 상하 가이드부 및 상하 가이드 레일에 의해서 안내된다.
바람직하게는, 상기 커버는, 하방향으로 돌출되어 연장되는 하나 이상의 스프링 설치 빔을 갖고, 상기 베이스는, 상기 스프링 설치 빔이 삽입되도록 상방향으로 노출된 스프링 삽입 홈을 갖고, 상기 스프링은, 상기 스프링 설치 빔을 중심으로 권선된 상태로 상기 스프링 설치 빔과 함께 상기 스프링 삽입 홈에 삽입되어 상기 스프링이 상기 커버와 상기 베이스 사이에 탄성력을 인가하는 구성을 갖는다.
바람직하게는, 상기 어댑터는, 상부에 배치되며 상면에 반도체 칩이 실장되는 실장 부재, 및 상기 실장 부재의 하부에 마련되며 복수의 컨택부가 수용되는 컨택 수용 부재를 포함하며, 상기 실장 부재는, 반도체 칩이 실장되도록 하는 실장부를 갖되, 상기 실장부는 상기 복수의 컨택부가 상방향으로 노출되도록 상하 방향으로 관통된 복수의 관통 홀, 및 반도체 칩의 외측면이 놓여 지지되도록 외측을 따라서 소정의 단차로 형성된 외측 시팅면을 갖는다.
바람직하게는, 상기 컨택부는, 상부와 하부 사이에서 적어도 2 개의 절곡부를 가져서 반도체 칩이 상부에 닿아 가압할때 상방향으로 탄성력을 인가하며, 상기 절곡부 사이의 외측면에는 전기 절연 소재가 형성된다.
바람직하게는, 상기 실장부는, 중심부에 상기 외측 시팅면과 동일한 높이를 갖고 소정의 면적을 가져서 반도체 칩의 중심면을 지지하는 중심 시팅면을 갖는다.
바람직하게는, 상기 어댑터는, 상부에 배치되며 상면에 반도체 칩이 실장되는 실장 부재, 및 상기 실장 부재의 하부에 마련되며 복수의 컨택부가 수용되는 컨택 수용 부재를 포함하며, 상기 실장 부재는, 반도체 칩이 실장되도록 하는 실장부를 갖되, 상기 실장부 상에는 볼 형태의 지지부가 복수 개 마련된다.
본 발명에 따른 반도체 칩 테스트 소켓은, 커버의 상하 이동에 따라서 상하이동 및 회동하는 래치 시스템을 포함하여, 소켓 내에 실장된 반도체 칩을 신뢰성있게 지지하여 위치 유지할 수 있다. 따라서, 반도체 칩의 테스트 과정에서 불량 발생 가능성이 낮아지며 테스트 신뢰성이 개선될 수 있다.
또한, 래치 시스템은 가이드 레일 홀을 따라서 이동함에 따라서 그 이동 경로가 고정되어, 래치 시스템이 어댑터 상에 실장된 반도체 칩의 위치를 신뢰성있게 유지할 수 있다.
또한, 래치 시스템이 닫힌 위치일 때에는, 커버를 통해 전달된 상방향 힘이 래치 시스템에 구비된 가이드 샤프트에 의해서 하방향 힘으로 변환되어 반도체 칩을 가압하므로, 래치 시스템이 지렛대와 같이 작용하게 된다. 따라서 커버에 의해 인가되는 힘이 낭비 없이 전달되어 반도체 칩을 안정적으로 고정시킬 수 있다.
도 1 은 본 발명에 따른 반도체 칩 테스트 소켓을 나타낸 도면이다.
도 2 는 본 발명에 따른 반도체 칩 테스트 소켓의 분해도이다.
도 3 은 본 발명에 따른 반도체 칩 테스트 소켓의 베이스를 나타낸 도면이다.
도 4 는 본 발명에 따른 반도체 칩 테스트 소켓의 베이스와 어댑터가 결합된 형태를 나타낸 도면이다.
도 5 는 도 1 의 A-A 단면을 나타낸 도면이다.
도 6 은 도 5 의 E 부분을 확대 도시한 도면이다.
도 7a 은 일 실시예에 따른 어댑터의 실장 부재의 구조를 나타낸 도면이다.
도 7b 는 다른 실시예에 따른 어댑터의 실장 부재의 구조를 나타낸 도면이다.
도 8 은 도 7a 의 D-D 의 단면을 나타낸 도면이다.
도 9 는 어댑터의 실장 부재 상에 반도체 칩이 지지된 형상을 나타낸 도면이다.
도 10a 는 본 발명에 따른 반도체 칩 테스트 소켓의 래치 시스템을 나타낸 도면이다.
도 10b 는 본 발명에 따른 반도체 칩 테스트 소켓의 래치 시스템의 분해도이다.
도 11 은 본 발명에 따른 반도체 칩 테스트 소켓의 래치 시스템의 구조를 나타낸 도면이다.
도 12 는 본 발명에 따른 반도체 칩 테스트 소켓의 베이스와 어댑터와 래치 시스템이 결합된 형태를 나타낸 도면이다.
도 13 은 본 발명에 따른 반도체 칩 테스트 소켓의 커버를 나타낸 도면이다.
도 14 는 도 13 의 X - X 의 단면도이다.
도 15 는 본 발명에 따른 반도체 칩 테스트 소켓의 베이스와 래치 시스템 사이의 결합 구조를 나타낸 도면이다.
도 16 은 본 발명에 따른 반도체 칩 테스트 소켓의 베이스와 래치 시스템 및 커버 사이의 결합 구조를 나타낸 도면이다.
도 17 은 도 1 의 C 부분을 확대 도시하여 나타낸 도면이다.
도 18 은 베이스 및 커버의 각 모서리에 상하 가이드부와 상하 가이드 레일이 마련되어 베이스와 커버가 결합되는 형태를 나타낸 도면이다.
도 19 는 컨택부의 반발력이 반도체 칩 및 래치 시스템에 인가되는 것을 나타낸 도면이다.
도 20 은 래치 시스템이 반도체 칩을 가압하기 전 상태를 나타낸 도면이다.
도 21 은 래치 시스템이 반도체 칩을 가압하여 반도체 칩의 컨택 볼과 어댑터의 컨택부가 접촉되는 것을 나타낸 도면이다.
도 22 는 래치 시스템이 닫힌 상태를 나타낸 도면이다.
도 23 내지 도 26 은 본 발명에 따른 반도체 칩 테스트 소켓이 작동하여 열린 위치로 이동하는 것을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 바람직한 실시예에 대하여 설명한다.
도 1 은 본 발명에 따른 반도체 칩 테스트 소켓(1)을 나타낸 도면이고, 도 2 는 본 발명에 따른 반도체 칩 테스트 소켓(1)의 분해도이며, 도 3 은 본 발명에 따른 반도체 칩 테스트 소켓(1)의 베이스(100)를 나타낸 도면이고, 도 4 는 본 발명에 따른 반도체 칩 테스트 소켓(1)의 베이스(100)와 어댑터(200)가 결합된 형태를 나타낸 도면이며, 도 5 는 도 1 의 A-A 단면을 나타낸 도면이며, 도 6 은 도 5 의 E 부분을 확대 도시한 도면이고, 도 7a, 7b 는 각각 일 실시예에 따른 어댑터(200)의 실장 부재(210)의 구조를 나타낸 도면이며, 도 8 은 도 7a 의 D-D 의 단면을 나타낸 도면이고, 도 9 는 어댑터(200)의 실장 부재(210) 상에 반도체 칩이 지지된 형상을 나타낸 도면이며, 도 10a 는 본 발명에 따른 반도체 칩 테스트 소켓(1)의 래치 시스템(300)을 나타낸 도면이고, 도 10b 는 본 발명에 따른 반도체 칩 테스트 소켓(1)의 래치 시스템(300)의 분해도이며, 도 11 은 본 발명에 따른 반도체 칩 테스트 소켓(1)의 래치 시스템(300)의 구조를 나타낸 도면이고, 도 12 는 본 발명에 따른 반도체 칩 테스트 소켓(1)의 베이스(100)와 어댑터(200)와 래치 시스템(300)이 결합된 형태를 나타낸 도면이고, 도 13 은 본 발명에 따른 반도체 칩 테스트 소켓(1)의 커버(400)를 나타낸 도면이며, 도 14 는 도 13 의 X - X 의 단면도이다.
이하에서는 위치 관계의 용이한 설명을 위해, 도면에 나타난 방향을 기준으로 하여, X 축을 길이 방향, Y 축을 측방향, Z 축을 상하 방향이라고 지칭하기로 한다.
먼저, 베이스(100)에 관해 설명한다.
베이스(100)는 반도체 칩 테스트 소켓(1)의 하부분을 구성하며, 중심부에 어댑터(200)가 배치될 수 있도록 수납 개구부(102)를 갖게 구성된다. 수납 개구부(102)의 형상은 어댑터(200) 및 반도체 칩의 형상에 대응하는 형상을 가질 수 있으며, 예컨대 도 3 에 도시된 바와 같이 전체적으로 사각형의 형상을 가질 수 있다. 아울러, 베이스(100) 또한 전체적으로 대체로 육면체의 형상을 가질 수 있다.
베이스(100)의 상부에는 복수 개의 래치 홀더(110)가 마련될 수 있다. 각각의 래치 홀더(110)는 소정의 면적을 갖는 플레이트형 부재로 구성된다. 래치 홀더(110)는 4 개 마련되어 베이스(100)의 상부의 4 개의 모서리 부분에 각각 배치될 수 있다. 한편, 수납 개구부(102)가 사각형으로 구성됨에 따라서, 상기 래치 홀더(110)는 수납 개구부(102)의 4 개의 모서리의 주변 부분에 배치되는 것으로 이해될 수도 있다.
한편, 각각의 래치 홀더(110)는 베이스(100)에 일체로 구성될 수도 있으며, 예컨대 금속 성형 등의 방식으로 별개로 제조되어 베이스(100)에 결합되어 고정될 수도 있다.
각각의 래치 홀더(110)에는 가이드 레일 홀(120)이 형성된다. 가이드 레일 홀(120)은 래치 홀더(110)를 면방향으로 관통하는 홀로서, 소정 방향으로 연장되게 형성되어 후술하는 바와 같이 가이드 레일 홀(120)에 삽입되는 가이드 샤프트(330)의 이동 경로를 안내할 수 있다. 래치 홀더(110)의 배치는 상기 가이드 레일 홀(120)이 서로 마주보아 겹쳐지는 배치를 가질 수 있으며, 구체적인 배치 관계는 후술하는 래치 시스템(300)과 베이스(100) 사이의 결합 관계에서 보다 상세히 설명하기로 한다.
가이드 레일 홀(120)의 형태를 보다 상세히 설명하면, 각각의 가이드 레일 홀(120)은, 상기 베이스(100)의 외측 단부 방향에 인접하게 형성되며 상하 방향으로 연장되는 제1 라인(122), 상기 제1 라인(122)과 연속적으로 연장되되 상기 제1 라인(122)의 상단부에서 상기 베이스(100)의 내측 방향으로 만곡되어 연장되되 상방향으로 볼록한 배 형상을 갖는 제2 라인(124), 및 상기 제2 라인(124)과 연속적으로 연장되되 상기 제2 라인(124)에서 상기 베이스(100)의 내측 방향으로 더 연장되되 대각 하방으로 만곡되어 연장되는 제3 라인(126)을 포함한다. 아울러, 제3 라인(126)의 단부에는 측방향으로 수평하게 연장되는 제4 라인(128)이 구비된다. 이때, 가이드 레일 홀(120)의 내측 단부, 즉 제4 라인(128)은 후술하는 래치 시스템(300)이 닫힌 위치일 때 래치 시스템(300)에 마련된 가이드 샤프트(330)가 가이드 레일 홀(120)의 내측 단부에 접하여 위치 고정되는 위치일 수 있다. 구체적인 내용은 후술한다.
아울러, 베이스(100)의 외측 상면에는 하방으로 함몰되게 형성된 스프링 삽입 홈(130)가 형성될 수 있다. 예컨대 스프링 삽입 홈(130)는 전방 및 후방에 서로 대칭되게 복수 개 형성될 수 있으며, 후술하는 스프링(500) 및 스프링 설치 빔이 삽입되기에 알맞은 크기를 가질 수 있다.
상기 베이스(100)의 측면부에는 내측으로 함몰되어 상하 방향으로 연장되는 사이드 가이드 홈부(140)가 형성된다. 상기 사이드 가이드 홈부(140)는 베이스(100)의 4 개의 측면 중 서로 대향되는 2 면에 형성되며, 도면에 도시된 바와 같이 래치 홀더(110)의 측하부에 형성될 수 있다. 사이드 가이드 홈부(140)는 내측으로 함몰되어 상하 방향으로 연장되되 상부가 개방되어서 후술하는 커버(400)에 마련된 사이드 가이드부(440)가 하방으로 안내될 수 있게 구성된다. 한편, 사이드 가이드 홈부(140)에는 외측으로 돌출되는 제1 사이드 앵커링(142)부가 각각 마련되어 커버(400)의 이탈을 방지할 수 있다.
한편, 베이스(100)의 길이 방향 양 단부면에는 후술하는 커버(400) 및 래치 시스템(300)이 각각 하강할 때 수납될 수 있도록 하는 프론트 함몰부(150)가 형성될 수 있다. 아울러, 프론트 함몰부(150)의 외측에 구비되며 베이스(100)의 각 모서리 부분을 구성하는 부분에는 상하 방향으로 연장되고 서로 이격되는 모서리부(160)가 마련된다. 모서리부(160)는 상하 가이드부(162)를 가지며, 상하 가이드부(162)는 프론트 함몰부(150)가 위치하는 부분에 형성되어 내측 방향으로 돌출되며 상하 방향으로 연장된다.
이어서, 어댑터(200)에 관해 설명한다.
도 4 는 어댑터(200) 및 반도체 칩(I)이 상기 베이스(100)의 수납 개구부(102)에 수납된 상태를 나타낸 도면이다.
어댑터(200)는, 상기 베이스(100)의 수납 개구부(102)에 수납될 수 있다. 상기 어댑터(200)는 반도체 칩(I)이 실질적으로 놓여서 실장되도록 하는 부재로서, 반도체 칩(I)이 놓이는 상부의 실장 부재(210)와, 복수의 컨택부(230) 및 복수의 컨택부(230)가 수용되는 하부의 컨택 수용 부재(220)를 포함하여 구성된다.
실장 부재(210)는 반도체 칩(I)이 놓이도록 반도체 칩(I)의 외형에 대응하는 형상을 갖는 실장부(212)를 갖는다. 실장부(212)는 반도체 칩(I)의 외측면이 놓여 지지될 수 있도록, 소정의 단차로 형성된 외측 시팅면(211)을 갖는다. 따라서, 반도체 칩(I)은 실장부(212)의 외측 시팅면(211) 상에 놓여 지지되어 실장된다. 아울러, 실장부(212)에는 후술하는 컨택부(230)가 상방향으로 노출될 수 있도록 상하 방향으로 관통되는 복수의 관통 홀(213)이 형성된다.
컨택 수용 부재(220)는 복수의 컨택부(230)가 수용될 수 있도록 하는 부재로서, 컨택부(230)는 소정의 핀 형태의 전기 단자로 구성되며 상하 방향으로 연장되어 상부가 상기 관통 홀(213)을 통해 실장 부재(210)의 상방향으로 노출되며, 하부는 하방향으로 노출되어 외부의 전기, 전자 장치와 연결될 수 있다.
도 5 는 도 1 의 A-A 단면을 나타낸 도면이며, 도 6 은 도 5 의 E 부분을 확대 도시한 도면으로, 어댑터(200)에 구비된 컨택부(230)의 구조를 상세히 나타낸다.
바람직하게는, 컨택부(230)는 복수의 절곡부(232, 234)를 가져서, 반도체 칩(I)에 대해 상방향으로 탄성력을 인가하여 반도체 칩(I)에 마련된 컨택 볼(B)과 컨택부(230) 사이의 접촉이 신뢰성있게 달성될 수 있다.
아울러, 컨택부(230)의 외측면은 절연될 수 있다. 즉, 컨택부(230)의 외측면에는 예컨대 절연 재질로 구성된 코팅부(240)가 마련되어 전기적 절연을 달성할 수 있다. 예컨대 반도체 칩(I)과 컨택부(230)가 접촉하며 래치 시스템(300)에 의해서 가압될 때, 불량 또는 설계상의 오차 등에 의해서 컨택부(230) 간의 가압량이 상이하여, C 로 표시된 바와 같이 이웃하는 컨택부(230) 사이의 접촉이 이루어질 수 있다. 이때, 컨택부(230)의 외측면이 절연됨에 따라서, 컨택부(230) 사이의 접촉에도 불구하고 컨택부(230) 사이의 통전이 방지되어 TEST 에서의 불량이 방지될 수 있다.
도 7a, 7b 는 각각 일 실시예에 따른 어댑터(200)의 실장 부재(210)의 구조를 나타낸 도면이며, 도 8 은 도 7a 의 D-D 의 단면을 나타낸 도면이고 도 9 는 어댑터(200)의 실장 부재(210) 상에 반도체 칩(I)이 지지된 형상을 나타낸 도면이다.
실장 부재(210)는 반도체 칩(I)이 수용될 수 있는 실장부(212)를 갖되, 실장부(212)에는 컨택 수용 부재(220)에 구비된 복수의 컨택부(230)가 상부로 관통하여 노출될 수 있는 관통 홀(213)이 형성된다. 또한, 실장부(212)의 외주부에는 반도체 칩(I)의 외주부가 놓여 지지될 수 있는 외측 시팅면(211)이 형성되며, 실장부(212)의 중심부에도 상기 반도체 칩(I)의 중심부가 놓여 지지될 수 있도록 하는 중심 시팅면(214)이 형성된다.
외측 시팅면(211)과 중심 시팅면(214)은 점선 G 로 표시된 바와 같이 서로 같은 높이를 가져서, 반도체 칩(I)이 실장 부재(210) 상에 놓일 때 반도체 칩(I)의 바닥면의 외측 둘레부와 중심부가 함께 실장 부재(210) 상에 지지될 수 있다. 이때, 중심 시팅면(214)은 도면에 도시된 바와 같이 사각형일 수 있으며, 반드시 이에 한정하는 것은 아니다.
한편, 이때, 실장 부재(210) 상에 반도체 칩(I)이 실장된 상태에서 후술하는 래치 시스템(300)이 닫힌 위치가 되면, 반도체 칩(I)과 실장 부재(210)가 가압되어 눌리게 되며, 실장 부재(210) 바닥면이 상기 컨택 수용 부재(220)의 상면에 밀착하게 되어 정지할 때까지 PUSH DOWN 되게 된다. 이에 따라서, 래치 플레이트(310)과 실장 부재(210) 사이에 반도체 칩(I)이 샌드위치와 같이 가압력을 받아 위치 고정되게 된다.
이에 따라서, 반도체 칩(I)의 안정적인 지지가 달성되며, 반도체 칩(I)의 두께가 얇거나 또는 125℃ 와 같은 고온에서 반도체 칩(I)의 TEST 를 수행할 경우에도 반도체 칩(I)의 변형이 방지될 수 있다.
한편, 어댑터(200)의 실장 부재(210)는, 도 7b 에 도시된 바와 같이, 상부에 볼 형태의 지지부(219)를 가질 수도 있다. 이러한 경우에는, 상기 중심 시팅면(214)와 외측 시팅면(211)이 없이 실장부(212)상에 볼 형태의 지지부(219)가 반도체 칩(I)에 접촉하여 지지하게 되어, 반도체 칩(I)의 바닥면이 실장 부재(210)의 실장부(212) 상에 전체적으로 지지될 수 있다. 이때, 볼 형태라 함은 반드시 완전한 볼 형태가 아닌 볼 컵 형태로서, 볼의 일부분을 의미하는 것으로 해석될 수 있다.
이어서, 래치 시스템(300)에 관해 설명한다.
래치 시스템(300)은 어댑터(200) 상에 실장된 반도체 칩을 가압하는 부재로서, 길이 방향으로 대칭되어 마주보게 배치되는 제1 래치 시스템(300A), 및 제2 래치 시스템(300B)을 포함하여 구성될 수 있다. 제1 래치 시스템(300A)과 제2 래치 시스템(300B)은 동일한 구성을 가지므로, 이하 제1 래치 시스템(300)에 관한 설명을 제2 래치 시스템(300A)에도 적용하는 것으로 한다.
제1 래치 시스템(300A)은 반도체 칩을 가압하는 래치 플레이트(310), 일측이 상기 래치 플레이트(310)와 연결되며 타단이 커버(400)와 회동 가능하게 연결되는 래치 빔(320), 가이드 샤프트(330), 및 커버 샤프트(340)를 포함할 수 있다.
래치 플레이트(310)는 어댑터(200) 상의 반도체 칩에 접하여 반도체 칩을 가압하도록 마련되는 부재로서, 용이한 가압을 위해 하면에 소정의 돌부 또는 각종 입체 형상을 가질 수 있다.
래치 빔(320)은 일 단이 상기 래치 플레이트(310)와 연결되며, 타단이 상기 커버 샤프트(340)를 통해서 상기 커버(400)에 대해 회동 가능하게 연결된다. 래치 빔(320)과 래치 플레이트(310) 사이의 연결은 소정의 샤프트와 같은 래치 샤프트(312)를 통해 서로 회동가능한 연결일 수 있다.
래치 빔(320)에는 상기 가이드 샤프트(330) 및 커버 샤프트(340)가 각각 관통할 수 있도록 하는 제1 관통홀(322) 및 제2 관통홀(324)이 형성된다. 제2 관통홀(324)은 상기 래치 빔(320)의 타단에 래치 빔(320)을 측방향으로 관통하도록 형성되며, 제1 관통홀(322)은 상기 래치 빔(320)의 중간 부분에 래치 빔(320)을 측방향으로 관통하도록 형성된다.
제1 관통홀(322)이 형성되는 위치는 상기 제2 관통홀(324)과 래치 샤프트(312)의 위치 사이로서, 래치 샤프트(312)에 더 인접하게 편향됨이 바람직하다. 즉, 제1 관통홀(322)과 제2 관통홀(324) 사이의 거리는, 상기 제1 관통홀(322)과 래치 샤프트(312) 사이의 거리보다 멀 수 있다. 예컨대, 도 11 에 도시된 바와 같이, 제1 관통홀(322)과 제2 관통홀(324) 사이의 거리 L1 과 상기 제1 관통홀(322)과 래치 샤프트(312) 사이의 거리 거리 L2 사이의 비율은 1 : 0.4 내지 1 : 0.42 일 수 있다.
가이드 샤프트(330)는 상기 제1 관통홀(322)에 삽입되어 래치 빔(320)의 양 측에 돌출된다. 즉, 따라서 가이드 샤프트(330)의 길이는 제1 관통홀(322)의 폭보다 길다.
커버 샤프트(340)는 상기 제2 관통홀(324)에 삽입되어 래치 빔(320)의 양 측에 돌출된다. 이에 따라서 커버 샤프트(340)의 길이 또한 제2 관통홀(324)의 폭보다 길다.
도 12 를 참조하여 래치 시스템(300)이 베이스(100) 상에 탑재된 상태 및 위치 관계를 설명하면 하기와 같다.
래치 시스템(300)은 베이스(100) 상에 탑재된다. 래치 빔(320)과 래치 플레이트(310)는 어댑터(200) 상에 위치하되, 래치 빔(320)의 후단이 래치 홀더(110) 사이에 놓이도록 배치된다.
이때, 제1 관통홀(322)과 제2 관통홀(324)은 래치 홀더(110)에 형성된 가이드 레일 홀(120)과 겹쳐져서 중첩된다. 이때, 도 15 및 도 16 을 참조하면, 제1 관통홀(322)은 가이드 레일 홀(120)의 제3 라인(126)과 겹쳐지며, 제2 관통홀(324)은 가이드 레일 홀(120)의 제1 라인(122)과 겹쳐진다,
가이드 샤프트(330)는 상기 제1 관통홀(322)에 삽입되어 래치 빔(320)의 양 측에 돌출되며, 가이드 샤프트(330)의 양 측은 상기 제1 관통홀(322)의 양 측으로 노출되어 가이드 레일 홀(120)에 삽입되어 걸쳐진다. 한편, 가이드 샤프트(330)가 가이드 레일 홀(120)의 외측으로 돌출되지 않도록 가이드 샤프트(330)의 길이는 가이드 레일 홀(120)의 외측면 사이의 거리보다 짧을 수 있다.
커버 샤프트(340)는 상기 제2 관통홀(324)에 삽입되어 래치 빔(320)의 양 측에 돌출된다. 한편, 커버 샤프트(340)의 길이는 후술하는 커버(400)의 연결 홀(420)에 삽입될 수 있도록 하는 길이를 갖되, 가이드 레일 홀(120)까지는 연장되지 않는 길이를 가질 수 있다. 즉, 커버 샤프트(340)의 길이는 후술하는 연결 홀(420)에 삽입되는 길이를 갖되, 가이드 레일 홀(120)의 내측면 사이의 거리보다는 짧을 수 있다.
이어서, 커버(400)에 관해 설명한다.
커버(400)는 상기 베이스(100)의 상부에 배치되며 상기 베이스(100)에 결합되되, 상기 베이스(100)에 대해서 상하 방향으로 이동 가능하게 결합된다. 상기 커버(400)는 반도체 칩이 통과하여 상기 어댑터(200) 상에 실장될 수 있도록 하는 중심 개방부(402)를 갖는다. 중심 개방부(402)의 형상 또한 반도체 칩의 형상에 대응하는 형상을 가질 수 있으며, 예컨대 도면에 도시된 바와 같이 사각형의 형상을 가질 수 있다.
커버(400)의 내측에는 복수의 연결부(410)가 마련된다. 보다 상세히는, 상기 연결부(410)는 4 개가 구비되어 사각형의 중심 개방부(402)의 각 모서리 부분에 인접하게 위치한다. 아울러, 각각의 연결부(410)에는 연결 홀(420)이 형성된다.
연결부(410)는 래치 시스템(300)이 커버(400)에 대해서 회동 가능하게 연결될 수 있도록 하는 부재로서, 래치 시스템(300)의 커버 샤프트(340)가 상기 연결 홀(420)에 삽입되어 래치 시스템(300)이 커버 샤프트(340)를 중심으로 커버(400)에 대해서 회동할 수 있다. 상기 연결부(410)의 구체적인 배치에 대해서는 후술하는 결합 관계에서 더욱 상세히 설명한다.
아울러, 연결부(410)의 외측에는 각각 프론트 커버(412)가 구비될 수 있다. 프론트 커버(412)는 연결부(410)의 외측에 구비되어 길이 방향 단부면을 커버(400)하는 부재로 구성될 수 있다.
한편, 연결부(410)의 외측 측면에는 상기 상하 가이드부(162)가 삽입되어 안내될 수 있는 상하 가이드 레일(460)이 마련된다. 상하 가이드 레일(460)은 내측으로 함몰되며 상하 방향으로 연장되어 상하 가이드부(162)가 삽입되어 안내될 수 있다.
커버(400)의 하부에는 상기 베이스(100)의 스프링 삽입 홈(130)에 삽입될 수 있는 스프링 설치 빔(430)이 구비될 수 있다. 스프링 설치 빔(430)은 하방향으로 연장되며, 스프링 삽입 홈(130)에 대응하는 배치 및 개수를 가질 수 있다. 스프링 설치 빔(430)은 스프링 삽입 홈(130)에 삽입되되 커버(400)의 상하 방향 이동에 따라서 삽입 깊이가 가변할 수 있다.
아울러, 커버(400)의 하부에는 상기 베이스(100)의 사이드 가이드 홈부(140)에 대응하여 상하 방향으로 연장되는 사이드 가이드부(440)가 마련될 수 있다. 사이드 가이드부(440)는 사각형의 커버(400)의 4 개의 모서리 부분에 위치하여 커버(400)의 상하 방향 이동에 따라서 상기 사이드 가이드 홈부(140)에 의해 안내될 수 있다.
한편, 사이드 가이드부(440)에는 사이드 홀(442)이 형성될 수 있다. 상기 사이드 홀(442)은 연결부(410)의 연결 홀(420)과 일렬로 관통될 수 있다. 즉, 사이드 홀(442)은 연결 홀(420)의 위치와 측방향으로 나란하여 점선 H 와 같이 일렬로 관통되는 구조를 갖게 된다. 이에 의한 결합 관계는 하기 결합 관계에서 후술하기로 한다.
아울러, 사이드 가이드부(440)의 하부에는 제2 사이드 앵커링부(444)가 형성될 수 있다. 제2 사이드 앵커링부(444)는 제1 사이드 앵커링부(142)와 맞닿아 서로에 대해 앵커링되어 커버(400)가 베이스(100)로부터 이탈하는 것을 방지할 수 있다.
아울러, 커버(400)의 내측면에는 래치 홀더 수납부(450)가 형성될 수 있다. 래치 홀더 수납부(450)는 커버(400)가 하강했을 때, 래치 홀더(110)가 위치할 수 있도록 함몰된 부분으로, 사이드 가이드부(440)의 상부 내측면에 형성될 수 있다.
스프링(500)은 상기 베이스(100)와 상기 커버(400) 사이에 배치된다. 상기 스프링(500)은 베이스(100)와 상기 커버(400) 사이에 탄성을 가하여 외력의 인가가 없는 한 상기 베이스(100)와 상기 커버(400)가 서로 탄성에 의해 소정의 위치를 유지하도록 한다. 스프링(500)은 스프링 설치 빔(430)을 중심으로 권선되어 스프링 설치 빔(430)을 둘러싼 상태로 스프링 삽입 홈(130)에 내삽된다. 즉, 스프링(500)이 끼워진 스프링 설치 빔이 스프링 삽입 홈(130)에 끼워짐으로써 커버(400)와 베이스(100) 사이에 스프링(500)이 게재되어 탄성력을 인가한다.
도 15 는 본 발명에 따른 반도체 칩 테스트 소켓(1)의 베이스(100)와 래치 시스템(300) 사이의 결합 구조를 나타낸 도면이며, 도 16 은 본 발명에 따른 반도체 칩 테스트 소켓(1)의 베이스(100)와 래치 시스템(300) 및 커버(400) 사이의 결합 구조를 나타낸 도면이다.
이하에서는 도 15 를 참조하여 베이스(100)와 래치 시스템(300)의 결합 구조에 관해 상세히 설명하기로 한다.
먼저, 화살표 A 와 같이, 베이스(100) 상에 래치 시스템(300A, 300B)을 구성하는 래치 플레이트(310A, 310B) 및 래치 빔(320A, 320B)을 놓는다. 보다 정확하게는, 베이스(100)와 어댑터(200)가 결합된 구조물 상에 상기 래치 플레이트(310A, 310B)와 래치 빔(320A, 320B)의 결합체를 놓는다.
여기서, 상기 가이드 레일 홀(120)과 복수의 래치 홀더(110)의 배치 관계에 대해 보다 상세히 설명하면 하기와 같다.
복수의 래치 홀더(110)는 2 개씩 서로 짝지워져 2 개의 래치 홀더(110)가 서로 대면하게 배치된다. 이에 따라서, 서로 대면하는 래치 홀더(110)에 형성된 가이드 레일 홀(120)은 서로 측방향으로 마주보아 겹쳐진다.
즉, 도 15 에 도시된 바와 같이, 래치 홀더(110)가 제1 내지 제4 래치 홀더(110A, 110B, 110C, 110D)를 포함하며, 제1 래치 홀더(110A)와 제2 래치 홀더(110B)가 서로 마주보며 제3 래치 홀더(110C)와 제4 래치 홀더(110D)가 서로 마주본다고 할 때, 제1 래치 홀더(110A)와 제2 래치 홀더(110B)의 가이드 레일 홀(120)이 서로 측방향으로 중첩되고 제3 래치 홀더(110C)와 제4 래치 홀더(110D)의 가이드 레일 홀(120)이 서로 측방향으로 중첩된다. 즉, 측방향에서 볼 때 서로 겹쳐진다.
한편, 제1 래치 홀더(110A)와 제3 래치 홀더(110C)는 서로 길이 방향으로 평행하여 나란한 배치를 가지며, 제2 래치 홀더(110B)와 제4 래치 홀더(110D)는 서로 길이 방향으로 평행하여 나란한 배치를 가진다.
이때, 상기와 같이 제1 래치 시스템(300A)의 래치 빔(320A)은 제1 래치 홀더(110A)와 제2 래치 홀더(110B) 사이에 놓여지며, 제1 및 제2 래치 홀더(110A, 110B)에 형성된 가이드 레일 홀(120A, 120B)과 래치 빔(320A)에 형성된 제1 관통홀(322A)이 서로 겹쳐질 수 있다. 여기서 제1 관통홀(322A)과 겹쳐지는 부분은 가이드 레일 홀(120A, 120B)의 제3 라인(126) 부분이다. 아울러, 가이드 레일 홀(120A, 120B)과 래치 빔(320A)에 형성된 제2 관통홀(324A) 또한 서로 겹쳐질 수 있다. 여기서, 제2 관통홀(324A)과 겹쳐지는 부분은 제1 라인(122) 부분이다. 제2 래치 시스템(300B) 또한 마찬가지로 제3 래치 홀더(110C)와 제4 래치 홀더(110D) 사이에 놓이며, 그 배치는 제1 래치 시스템(300A)에 관한 설명과 같다.
이어서, 화살표 B 와 같이 가이드 레일 홀(120A, 120C)을 통해서 제1 관통홀(322A, 322B)에 가이드 샤프트(330A, 330B)를 삽입하여 양자를 연결한다. 여기서, 가이드 샤프트(330A, 330B)는 제1 래치 홀더(110A)의 가이드 레일 홀(120A)과 제1 래치 시스템(300A)의 제1 관통홀(332A) 및 제2 래치 홀더(110B)의 가이드 레일 홀(120B)을 통과한다. 아울러, 가이드 샤프트(330B)는 제3 래치 홀더(110C)의 가이드 레일 홀(120C)과 제2 래치 시스템(300B)의 제1 관통홀(332B)을 지나 제4 래치 홀더(110D)의 가이드 레일 홀(120D)을 통과한다.
이에 따라서, 제1 관통홀(322)에 삽입된 가이드 샤프트(330)의 양 단부는 가이드 레일 홀(120)에 삽입되어 걸쳐지게 된다.
이어서, 도 16 을 참조하여, 커버(400)와 베이스(100) 및 래치 시스템(300)의 배치 및 그에 따른 결합 구조에 관해 설명한다.
먼저, 화살표 C 와 같이, 커버(400)를 베이스(100) 상에 놓는다. 보다 상세하게는, 상기 설명한 바와 같이 서로 결합된 베이스(100)와 래치 시스템(300)의 결합체 상에 커버(400)를 놓는다.
이때, 사이드 가이드부(440)와 연결부(410) 사이에 래치 홀더(110)가 위치하게 되며, 사이드 홀(442)과 가이드 레일 홀(120), 연결 홀(420) 및 제2 관통홀(324)이 측방향으로 겹쳐져서 일렬로 나란하게 위치한다.
즉, 도 16 에 도시된 바와 같이, 제1 내지 제4 연결부(410A, 410B, 410C, 410D)가 마련되며, 제1 연결부(410A)와 제2 연결부(410B)가 서로 마주보아 제1 연결부(410A)와 제2 연결부(410B)의 연결 홀(420A, 420B)이 서로 중첩되어 겹쳐진다. 또한, 제3 연결부(410C)와 제4 연결부(110D)가 서로 마주보아 제3 연결부(410C)와 제4 연결부(410D)의 연결 홀(420C, 420D)이 서로 중첩되어 겹쳐진다. 즉, 측방향에서 볼 때 서로 겹쳐진다.
이러한 배치에 의해서, 제1 연결부(410A)와 제2 연결부(410B) 사이에 제1 래치 홀더(110A), 제1 래치 시스템(300A), 및 제2 래치 홀더(110B)가 위치하고 제3 연결부(410C)와 제4 연결부(410D) 사이에 제3 래치 홀더(110C), 제2 래치 시스템(300B), 및 제4 래치 홀더(110D)가 위치하게 된다.
아울러, 사이드 가이드부(440) 및 사이드 홀(442)의 배치를 고찰하면, 제1 내지 제4 연결부(410A, 410B, 410C, 410D)의 측방향 외측에 각각 제1 내지 제4 사이드 가이드부(440A, 440B, 440C, 440D)가 마련되며, 각각 제1 내지 제4 사이드 홀(442A, 442B, 442C, 442D)를 갖는다.
이어서 화살표 D 와 같이 제1 사이드 홀(442A)에 커버 샤프트(340A)를 통과시킨다. 또한 제3 사이드 홀(442C)에 대해서도 커버 샤프트(340B)를 통과시킨다. 커버 샤프트(340A, 340B)는 각각 제1 및 제3 사이드 홀(442A, 442C)과 제1 및 제3 가이드 레일 홀(120A, 120C)을 지나서 제1 및 제3 연결 홀(420A, 420C)과 제2 관통홀(324A, 324B), 및 제2 및 제4 연결 홀(420B, 420D)에 삽입된다. 이에 따라서, 제2 관통홀(324)에 삽입되는 커버 샤프트(340A, 340B)의 양 단부는 각각 연결 홀(420A, 420B, 420C, 420D)에 삽입되어 걸쳐지게 된다. 여기서, 커버 샤프트(340A, 340B)의 길이는 제2 관통홀(324A, 324B)과 연결 홀(420A, 420B, 420C, 420D)을 잇되 가이드 레일 홀(120A, 120B, 120C, 120D)까지는 미치지 않는 길이를 갖는다. 즉, 각각의 커버 샤프트(340A, 340B)는 연결 홀(420A, 420B, 420C, 420D)과 제2 관통홀(324A, 324B)을 연결한다.
한편, 이때, 제1 내지 제4 사이드 가이드부(440A, 440B, 440C, 440D)는 각각 사이드 베이스(100)에 형성된 제1 내지 제4 사이드 가이드 홈부(140A, 140B, 140C, 140D)를 따라서 이동하며, 각각에 구비된 제1 사이드 앵커링부(444)와 제2 사이드 앵커링부(144)가 서로 앵커링된다.
상기와 같은 결합 구조를 가짐에 따라서 베이스(100)와 래치 시스템(300), 및 커버(400)의 결합이 간단하게 달성되며, 가이드 샤프트(330) 및 커버 샤프트(340)의 설치가 간단하게 달성될 수 있다.
한편, 도 17 은 도 1 의 C 부분을 확대 도시하여 나타낸 도면으로, 베이스(100)의 상하 가이드부(162)와 커버의 상하 가이드 레일(460)의 결합 관계를 나타낸다. 아울러, 도 18 은 베이스(100) 및 커버(400)의 각 모서리에 상하 가이드부(162)와 상하 가이드 레일(460)이 마련되어 베이스(100)와 커버(400)가 결합되는 형태를 나타낸 도면이며, 도 19 는 컨택부의 반발력과 반도체 칩 및 래치 시스템(300)에 인가되는 힘을 나타낸 도면이다.
상기와 같이, 베이스(100)의 각 모서리부(160)의 내측 부분에는 내측 방향으로 돌출되며 상하 방향으로 연장되는 상하 가이드부(162)가 마련된다. 아울러, 커버(400)에 구비된 연결부(410)의 외측 측면에는 상기 상하 가이드부(162)가 삽입되어 안내될 수 있는 상하 가이드 레일(460)이 마련된다. 상하 가이드 레일(460)은 내측으로 함몰되며 상하 방향으로 연장되어 상하 가이드부(162)가 삽입되어 안내될 수 있다.
바람직하게는, 도 18 에 도시된 바와 같이, 베이스(100) 및 커버가 사각형 형상으로 구성되며, 베이스(100)의 각 모서리부(160)에 상기 상하 가이드부(162)가 마련되고 각각의 연결부(410)의 외측 측면에 상하 가이드 레일(460)이 마련되어 4 방향에서 결합이 이루어질 수 있다.
이에 따라서, 커버(400)와 베이스(100)가 결합될 때, 커버(400)에 형성된 상하 가이드 레일(460)과 상하 가이드부(162)에 의해서 커버(400)의 상하 방향 변위가 안내될 수 있다.
또한, 도 19 와 같이, 컨택부(230)의 반발력에 의해서 래치 시스템(300)의 래치 플레이트(310)가 상방향 힘 F1을 받아 래치 시스템(300)이 외측 방향으로 밀리는 힘 F2 을 받는 경우에도 상기 상하 가이드부(162)와 상하 가이드 레일(460)이 서로 맞닿아 지지됨으로서, 컨택부(230)의 반발력에 의해서 커버가 밀리는 것이 방지되고 스프링(500)의 탄성력이 손실되는 것이 방지될 수 있다.
한편, 이때, 가이드 레일 홀(120) 또한 상기 상방향 힘 F1 을 지지할 수 있다. 즉, 가이드 레일 홀(120)의 내측 단부에는 수평한 방향으로 연장되는 제4 라인(128)이 마련되고, 래치 시스템(300)은 닫힌 위치에서 상기 가이드 샤프트(330)가 가이드 레일 홀(120)의 제4 라인(128)에 위치하므로, 제4 라인(128)은 가이드 샤프트(330)가 상방향으로 받는 힘을 지지하게 된다.
도 20 내지 도 26 을 참조하여 본 발명에 따른 반도체 칩 테스트 소켓(1)의 작동을 설명하면 아래와 같다.
도 20 내지 도 22 를 참조하여 래치 시스템(300)이 닫힌 위치에 관해 설명하며, 도 23 내지 도 26 을 참조하여 래치 시스템(300)이 열린 위치에 관해 설명한다.
래치 시스템(300)은 닫힌 위치와 열린 위치 사이에서 이동한다. 여기서, 닫힌 위치란 래치 시스템(300)이 닫힌 상태인 것을 의미한다. 닫힌 상태에서는 스프링(500)에 의해 탄성을 받아서 래치 시스템(300)의 외측 단부가 상부에 위치하게 되며 래치 플레이트(310)가 어댑터(200) 상의 반도체 칩을 가압한다.
열린 위치란 래치 시스템(300)이 열린 상태인 것을 의미하며, 열린 상태에서는 외력에 의해 스프링(500)이 압축되어 커버(400)가 베이스(100)에 접근하여 하강한다. 이에 따라서 래치 시스템(300)의 외측 단부 또한 하강하고, 가이드 샤프트(330)가 가이드 레일 홀(120)을 따라서 이동하여 래치 시스템(300)이 열리고 어댑터(200)가 노출되게 된다.
먼저, 도 20 및 도 21 을 참조하여, 래치 시스템(300)이 닫힌 상태인 경우 래치 시스템(300)에 의한 반도체 칩(I)의 가압 및 그에 따른 반도체 칩(I)의 컨택 볼(B)과 어댑터(200)의 컨택부(230) 사이의 접촉을 설명한다.
도 20 은 래치 시스템(300)이 반도체 칩(I)을 가압하기 전 상태를 나타내며, 도 21 은 래치 시스템(300)이 반도체 칩(I)을 가압하여 반도체 칩(I)의 컨택 볼(B)과 어댑터(200)의 컨택부(230)가 접촉되는 것을 나타낸 도면이다. 아울러, 도 22 는 래치 시스템(300)이 닫힌 위치에 있는 것을 나타낸 도면이다.
도 21 의 상태는 반도체 칩(I)이 어댑터(200) 상에 수납되어, 외력의 인가가 없이 스프링(500)이 커버(400)와 베이스(100)에 대해 탄성을 인가하는 상태로서, 래치 시스템(300)이 닫힌 위치인 것을 나타낸다.
도 21 을 참조하면, 래치 시스템(300)의 래치 플레이트(310)가 반도체 칩을 가압함에 따라서 반도체 칩(I) 및 어댑터(200)의 실장 부재(210)가 가압되어 PUSH DOWN 되며, 이에 따라서 컨택 수용 부재(220)에 마련된 컨택부(230)가 실장 부재(210)의 관통 홀(213)을 통해 상부로 노출되며 컨택부(230)와 컨택 볼(B) 사이의 접촉이 이루어질 수 있다.
이와 같은 닫힌 위치에 대해 고찰하면, 커버(400)가 스프링(500)에 의해서 상방향으로 탄성력을 받으며, 커버 샤프트(340)를 통해 커버(400)와 연결된 래치 시스템(300)의 외측 단부 또한 상방향으로 힘을 받는다. 즉, 래치 빔(320)의 외측 단부가 상방향으로 힘을 받는다.
이때 가이드 샤프트(330)는 가이드 레일 홀(120)의 내측 단부에 위치하여 지지되며 위치 고정되어 있다. 즉, 래치 시스템(300)이 닫힌 위치일 때 가이드 샤프트(330)는 가이드 레일 홀(120)의 제4 라인(128)의 단부에 닿아서 지지된다.
이에 따라서, 래치 빔(320)의 내측 단부는 래치 플레이트(310)에 대해 하방향으로 가압하는 힘을 인가한다. 즉, 래치 빔(320)의 외측 단부에 가해진 상방향 힘은 가이드 샤프트(330)를 중심으로 하여 래치 빔(320)의 내측 단부에 가해지는 하방향 힘으로 변환된다. 래치 빔(320)의 내측 단부는 래치 플레이트(310)를 통해 아래에 위치한 반도체 칩을 가압하게 된다.
여기서, 커버 샤프트(340)와 가이드 샤프트(330) 사이의 거리 L1 은 가이드 샤프트(330)와 래치 샤프트(312) 사이의 거리 L2 보다 크므로, 지렛대와 같은 구조를 가져서 보다 효과적으로 반도체 칩에 대한 가압이 이루어질 수 있다.
즉, 래치 빔(320)은 힘점, 작용점, 받침점을 갖는 지렛대의 역할을 수행하게 된다. 여기서, 커버(400)에 의한 상방향 힘을 래치 빔(320)의 외측 단부에 전달하는 커버 샤프트(340)는 힘점으로 작용한다. 아울러, 가이드 레일 홀(120)의 제3 라인(126)의 단부에 의해서 위치 고정되며 래치 빔(320)의 제1 관통홀(322)에 삽입된 가이드 샤프트(330)는 받침점의 역할을 한다. 래치 빔(320)의 내측 단부 및 이에 연결된 래치 플레이트(310)는 작용점의 역할을 한다. 즉, 힘점에 인가된 상방향 힘은 받침점에 의해서 그 방향을 바꾸게 되며, 하방향 힘으로 작용한다. 따라서, 스프링(500)에 의해서 커버(400)에 인가되는 상방향 힘을 래치 플레이트(310)에 용이하게 전달할 수 있다. 따라서, 힘의 낭비 없이 반도체 칩을 고정시킬 수 있다.
한편, 도 23 내지 도 26 을 참조하여 래치 시스템(300)이 닫힌 위치에서 열린 위치로 이동하는 과정을 고찰하면 아래와 같다.
도 23 내지 도 26 에 도시된 바와 같이 커버(400)를 화살표 P 와 같이 하방향으로 가압하여 눌러 이동시키면 커버 샤프트(340)가 함께 하강하게 된다. 커버 샤프트(340)의 이동에 따라서 래치 시스템(300)의 외측 단부가 커버 샤프트(340)와 함께 하강하여 이동한다. 이때, 래치 시스템(300)과 연결부(410) 부분은 베이스(100)의 프론트 함몰부(150)를 통해 하강하게 된다. 래치 시스템(300)의 중간 부분은 가이드 샤프트(330)를 통해 가이드 레일 홀(120)에 연결되어 있으므로, 하강 과정에서 래치 시스템(300)의 내측 부분은 상방향으로 이동하게 된다.
이에 따라서, 커버 샤프트(340)가 하강하면서 래치 시스템(300)이 커버 샤프트(340)를 중심으로 회동하되, 그 회동 궤적은 가이드 레일 홀(120)을 따른다. 즉, 래치 시스템(300)은 커버 샤프트(340)를 중심으로 회동하되, 가이드 샤프트(330)가 가이드 레일 홀(120)에 걸쳐져 있으므로 가이드 샤프트(330)가 가이드 레일 홀(120)을 따라서 이동하는 경로를 따른다. 이에 따라서 가이드 샤프트(330)는 가이드 레일 홀(120)의 제3 라인(126)과 제2 라인(124)을 따라서 제1 라인(122)으로 이동한다.
도 26 과 같이 커버(400)가 완전히 하강하게 되면 래치 시스템(300)은 대략 직립하게 되어 열린 위치를 갖게 된다. 열린 위치에서는 어댑터(200), 또는 어댑터(200)에 실장된 반도체 칩이 노출되게 되며, 따라서 반도체 칩을 어댑터(200)에 실장시키거나 어댑터(200)로부터 탈거시킬 수 있다.
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
1: 반도체 칩 테스트 소켓 100: 베이스
102: 중심 수납구 110: 래치 홀더
120: 가이드 레일 홀 122: 제1 라인
124: 제2 라인 126: 제3 라인
130: 스프링 삽입 홈 140: 사이드 가이드 홈부
142: 제1 사이드 앵커링부 150: 프론트 함몰부
160: 모서리부 162: 상하 가이드부
200: 어댑터 210: 실장 부재
211: 외측 시팅면 212: 실장부
213: 관통 홀 214: 중심 시팅면
220: 컨택 수용 부재 230: 컨택부
232: 절곡부 234: 절곡부
240: 코팅부 300: 래치 시스템
310: 래치 플레이트 312: 래치 샤프트
320: 래치 빔 322: 제1 관통홀
324: 제2 관통홀 330: 가이드 샤프트
340: 커버 샤프트 400: 커버
402: 개구부 410: 연결부
412: 프론트 커버 420: 연결 홀
430: 수납 돌부 440: 사이드 가이드부
442: 사이드 홀 444: 제2 사이드 앵커링부
450: 래치 홀더 수납부 460: 상하 가이드 레일
500: 스프링

Claims (15)

  1. 상하 방향으로 관통되는 중심 수납구를 갖는 사각형의 베이스;
    상기 베이스의 중심 수납구에 삽입되며 상부에 반도체 칩이 실장될 수 있는 어댑터;
    상기 베이스의 상부에 결합하되 상기 베이스에 대해 상하 방향으로 이동 가능하게 결합하며 반도체 칩이 삽입되도록 개구부를 갖는 커버;
    상기 베이스와 상기 커버 사이에 배치되며 상기 베이스와 상기 커버 사이에 탄성을 가하는 스프링;
    상기 커버의 상하이동에 따라서 열린 위치 또는 닫힌 위치로 이동할 수 있는 래치 시스템;을 포함하며,
    상기 래치 시스템은, 상기 커버가 상기 스프링에 의해서 탄성을 받아서 상부에 위치하면 상기 어댑터 상에 실장된 반도체 칩을 가압하여 지지하는 닫힌 위치에 위치하며, 외력에 의해 상기 커버가 하방향으로 이동하면 상기 개구부를 통해 반도체 칩이 노출되도록 하는 열린 위치에 위치하되,
    상기 베이스는,
    가이드 레일 홀이 형성된 복수 개의 래치 홀더를 구비하며,
    상기 래치 시스템은,
    상기 래치 시스템을 상기 커버에 대해 회동 가능하게 연결시키도록 양측방향으로 돌출되는 커버 샤프트, 및
    상기 커버 샤프트와 소정 거리 이격된 위치에 구비되어 상기 커버 샤프트에 평행하게 양측방향으로 돌출되며 상기 가이드 레일 홀에 삽입되는 가이드 샤프트를 포함하며,
    상기 래치 시스템은 상기 커버의 상하 이동에 따라서 상기 커버 샤프트를 중심으로 회동하되 상기 가이드 샤프트가 상기 가이드 레일 홀을 따라서 이동함으로써 상기 래치 시스템의 열린 위치와 닫힌 위치 사이의 이동이 상기 가이드 레일 홀을 따라서 안내되는 반도체 칩 테스트 소켓.
  2. 청구항 1에 있어서,
    상기 베이스는 육면체 형상으로 구성되며,
    상기 복수의 래치 홀더는 상기 베이스의 상부 모서리 부분에 각각 배치되되,
    2 개의 래치 홀더가 서로 대면하게 배치되어 상기 2 개의 래치 홀더에 형성된 상기 가이드 레일 홀이 측방향으로 서로 중첩되며,
    상기 2 개의 래치 홀더 사이에 하나의 상기 래치 시스템이 위치하고 상기 래치 시스템의 측방향으로 돌출된 상기 가이드 샤프트의 양 단부가 상기 2 개의 가이드 레일 홀에 각각 삽입되도록 배치되어 상기 래치 시스템이 상기 가이드 레일 홀을 따라서 이동하는 반도체 칩 테스트 소켓.
  3. 청구항 1에 있어서,
    상기 가이드 레일 홀은,
    상기 가이드 샤프트가 측방향으로 관통할 수 있도록, 측방향으로 관통되게 구성되되,
    상기 베이스의 외측 단부 방향에 인접하게 형성되며 상하 방향으로 연장되는 제1 라인,
    상기 제1 라인과 연속적으로 연장되되 상기 제1 라인의 상단부에서 상기 베이스의 내측 방향으로 만곡되어 연장되되 상방향으로 볼록한 배 형상을 갖는 제2 라인,
    상기 제2 라인과 연속적으로 연장되되 상기 제2 라인에서 상기 베이스의 내측 방향으로 더 연장되되 대각 하방으로 만곡되어 연장되는 제3 라인, 및
    제3 라인의 단부에 구비되며 측방향으로 수평하게 연장되는 제4 라인을 포함하는 반도체 칩 테스트 소켓.
  4. 청구항 3에 있어서,
    상기 래치 시스템이 닫힌 위치일 때 상기 가이드 샤프트는 상기 가이드 레일 홀의 제4 라인의 단부에 위치하여 지지되며,
    상기 래치 시스템이 열린 위치일 때 상기 가이드 샤프트는 상기 가이드 레일 홀의 제1 라인의 단부에 위치하는 반도체 칩 테스트 소켓.
  5. 청구항 1에 있어서,
    상기 래치 시스템은,
    상기 어댑터 상에 위치하여 상기 어댑터 상에 실장된 반도체 칩을 하방향으로 가압하는 래치 플레이트,
    길이 방향으로 일 단이 상기 래치 플레이트와 연결되고 타단이 상기 커버 샤프트를 통해서 상기 커버에 대해 회동 가능하게 연결되는 래치 빔을 포함하고,
    상기 가이드 샤프트는 상기 래치 빔의 길이 방향 중간 부분에 배치되는 반도체 칩 테스트 소켓.
  6. 청구항 5에 있어서,
    상기 래치 빔은,
    길이 방향 일 단에 측방향으로 관통되어 상기 커버 샤프트가 측방향으로 관통할 수 있는 제1 관통홀을 갖고,
    길이 방향 중간부분에 측방향으로 관통되어 상기 가이드 샤프트가 측방향으로 관통할 수 있는 제2 관통홀을 가지며,
    상기 커버는,
    상기 개구부의 내측에 마련되며 상기 래치 빔의 양 측에 각각 배치되고 상기 래치 빔의 길이 방향 일 단과 측방향으로 중첩되게 위치하는 연결부를 가지며,
    상기 연결부에 상기 커버 샤프트가 관통할 수 있는 연결 홀이 형성되고,
    상기 커버 샤프트가 상기 제1 관통홀과 상기 연결 홀 사이를 연결하여 상기 커버에 대해 상기 래치 빔이 회동가능하게 구성되는 반도체 칩 테스트 소켓.
  7. 청구항 6에 있어서,
    상기 래치 빔과 상기 래치 플레이트는 래치 샤프트를 통해 연결되어 서로 회동가능하게 구성되며,
    상기 래치 샤프트와 상기 가이드 샤프트와 상기 커버 샤프트는 서로 평행하되,
    상기 래치 샤프트와 상기 가이드 샤프트 사이의 거리는 상기 가이드 샤프트와 상기 커버 샤프트 사이의 거리보다 짧은 반도체 칩 테스트 소켓.
  8. 청구항 7에 있어서,
    상기 제1 관통홀과 제2 관통홀 사이의 거리와 상기 제1 관통홀과 상기 래치 샤프트 사이의 거리의 비율은 1 : 0.4 내지 1 : 0.42 인 반도체 칩 테스트 소켓.
  9. 청구항 6에 있어서,
    상기 베이스는,
    측부에 내측으로 함몰되어 상하 방향으로 연장된 사이드 가이드 홈부를 갖고,
    상기 커버는,
    상기 가이드 홈부에 대응하는 위치에 구비되되 상기 연결부와 측방향으로 중첩되어 상기 연결부를 커버하며 상기 커버의 상하 방향 이동에 따라서 상기 가이드 홈부를 따라 상하 방향으로 이동하는 사이드 가이드부를 갖고,
    상기 사이드 가이드부에는 상기 연결 홀과 측방향으로 중첩되어 상기 커버 샤프트가 관통할 수 있도록 하는 사이드 홀이 형성된 반도체 칩 테스트 소켓.
  10. 청구항 6에 있어서,
    상기 베이스의 4 개의 모서리 부분에는 상방향으로 돌출되는 모서리부가 마련되되, 상기 모서리부의 내측에는 상하 방향으로 연장되고 내측 방향으로 돌출되는 상하 가이드부를 가지며,
    상기 연결부의 외측 측면에는 상하 방향으로 연장되고 내측으로 함몰되는 상하 가이드 레일이 형성되며,
    상기 상하 가이드부는 상기 상하 가이드 레일에 삽입되어 상기 커버의 상하 방향 이동이 상기 상하 가이드부 및 상하 가이드 레일에 의해서 안내되는 반도체 칩 테스트 소켓.
  11. 청구항 1에 있어서,
    상기 커버는,
    하방향으로 돌출되어 연장되는 하나 이상의 스프링 설치 빔을 갖고,
    상기 베이스는,
    상기 스프링 설치 빔이 삽입되도록 상방향으로 노출된 스프링 삽입 홈을 갖고,
    상기 스프링은,
    상기 스프링 설치 빔을 중심으로 권선된 상태로 상기 스프링 설치 빔과 함께 상기 스프링 삽입 홈에 삽입되어 상기 스프링이 상기 커버와 상기 베이스 사이에 탄성력을 인가하는 반도체 칩 테스트 소켓.
  12. 청구항 1에 있어서,
    상기 어댑터는,
    상부에 배치되며 상면에 반도체 칩이 실장되는 실장 부재, 및
    상기 실장 부재의 하부에 마련되며 복수의 컨택부가 수용되는 컨택 수용 부재를 포함하며,
    상기 실장 부재는,
    반도체 칩이 실장되도록 하는 실장부를 갖되,
    상기 실장부는 상기 복수의 컨택부가 상방향으로 노출되도록 상하 방향으로 관통된 복수의 관통 홀, 및
    반도체 칩의 외측면이 놓여 지지되도록 외측을 따라서 소정의 단차로 형성된 외측 시팅면을 갖는 반도체 칩 테스트 소켓.
  13. 청구항 12에 있어서,
    상기 컨택부는,
    상부와 하부 사이에서 적어도 2 개의 절곡부를 가져서 반도체 칩이 상부에 닿아 가압할때 상방향으로 탄성력을 인가하며,
    상기 절곡부 사이의 외측면에는 전기 절연 소재가 형성된 반도체 칩 테스트 소켓.
  14. 청구항 12에 있어서,
    상기 실장부는,
    중심부에 상기 외측 시팅면과 동일한 높이를 갖고 소정의 면적을 가져서 반도체 칩의 중심면을 지지하는 중심 시팅면을 갖는 반도체 칩 테스트 소켓.
  15. 청구항 1에 있어서,
    상기 어댑터는,
    상부에 배치되며 상면에 반도체 칩이 실장되는 실장 부재, 및
    상기 실장 부재의 하부에 마련되며 복수의 컨택부가 수용되는 컨택 수용 부재를 포함하며,
    상기 실장 부재는,
    반도체 칩이 실장되도록 하는 실장부를 갖되,
    상기 실장부 상에는 볼 형태의 지지부가 복수 개 마련되는 반도체 칩 테스트 소켓.
KR1020150087809A 2015-06-19 2015-06-19 반도체 칩 테스트 소켓 KR101689392B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150087809A KR101689392B1 (ko) 2015-06-19 2015-06-19 반도체 칩 테스트 소켓
CN201680035749.7A CN107750337B (zh) 2015-06-19 2016-01-29 半导体芯片测试插座
PCT/KR2016/000980 WO2016204369A1 (ko) 2015-06-19 2016-01-29 반도체 칩 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150087809A KR101689392B1 (ko) 2015-06-19 2015-06-19 반도체 칩 테스트 소켓

Publications (1)

Publication Number Publication Date
KR101689392B1 true KR101689392B1 (ko) 2017-01-02

Family

ID=57545402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150087809A KR101689392B1 (ko) 2015-06-19 2015-06-19 반도체 칩 테스트 소켓

Country Status (3)

Country Link
KR (1) KR101689392B1 (ko)
CN (1) CN107750337B (ko)
WO (1) WO2016204369A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170073797A (ko) * 2015-12-18 2017-06-29 삼성전자주식회사 테스트 소켓 및 반도체 패키지 테스트 방법
KR102060827B1 (ko) 2018-10-30 2019-12-30 주식회사 마이크로컨텍솔루션 반도체 칩 테스트 소켓
KR102139584B1 (ko) * 2019-03-07 2020-07-30 (주)티에스이 반도체 소자 테스트용 소켓 장치
KR102213075B1 (ko) * 2020-01-07 2021-02-08 (주)마이크로컨텍솔루션 반도체 칩 패키지 테스트 소켓
KR20220001960A (ko) 2020-06-30 2022-01-06 주식회사 에스티아이테크 전자부품용 디버깅 툴
KR20220091171A (ko) * 2020-12-23 2022-06-30 (주)마이크로컨텍솔루션 반도체 칩 테스트 소켓
KR20220096959A (ko) * 2020-12-31 2022-07-07 (주)마이크로컨텍솔루션 세퍼레이터 장치 및 반도체 칩 테스트 소켓

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001066346A (ja) * 1999-08-30 2001-03-16 Texas Instr Japan Ltd ソケット
KR20010062623A (ko) * 1999-12-24 2001-07-07 윌리엄 비. 켐플러 전기 소켓 장치
JP2003086315A (ja) * 2001-09-14 2003-03-20 Texas Instr Japan Ltd ソケット
KR20030051371A (ko) * 2001-12-17 2003-06-25 텍사스 인스트루먼츠 인코포레이티드 전자 장치 장착용 소켓
KR20100075108A (ko) 2008-12-24 2010-07-02 주식회사 동부하이텍 Qfp 패키지 테스트용 범용 리셉터클

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168532A (ja) * 2001-11-29 2003-06-13 Texas Instr Japan Ltd 半導体装置用ソケットおよび半導体装置のソケットへの取付け方法
KR200330203Y1 (ko) * 2003-07-11 2003-10-17 주식회사 오킨스전자 반도체칩패키지용 테스트소켓
TWM368910U (en) * 2009-02-23 2009-11-11 Hon Hai Prec Ind Co Ltd Electrical connector
JP5656578B2 (ja) * 2010-11-19 2015-01-21 センサータ テクノロジーズ マサチューセッツ インコーポレーテッド ソケット
KR101485779B1 (ko) * 2013-06-28 2015-01-26 황동원 반도체 소자 테스트용 소켓장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001066346A (ja) * 1999-08-30 2001-03-16 Texas Instr Japan Ltd ソケット
KR20010062623A (ko) * 1999-12-24 2001-07-07 윌리엄 비. 켐플러 전기 소켓 장치
JP2003086315A (ja) * 2001-09-14 2003-03-20 Texas Instr Japan Ltd ソケット
KR20030051371A (ko) * 2001-12-17 2003-06-25 텍사스 인스트루먼츠 인코포레이티드 전자 장치 장착용 소켓
KR20100075108A (ko) 2008-12-24 2010-07-02 주식회사 동부하이텍 Qfp 패키지 테스트용 범용 리셉터클

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170073797A (ko) * 2015-12-18 2017-06-29 삼성전자주식회사 테스트 소켓 및 반도체 패키지 테스트 방법
KR102520051B1 (ko) 2015-12-18 2023-04-12 삼성전자주식회사 테스트 소켓 및 반도체 패키지 테스트 방법
KR102060827B1 (ko) 2018-10-30 2019-12-30 주식회사 마이크로컨텍솔루션 반도체 칩 테스트 소켓
KR102139584B1 (ko) * 2019-03-07 2020-07-30 (주)티에스이 반도체 소자 테스트용 소켓 장치
KR102213075B1 (ko) * 2020-01-07 2021-02-08 (주)마이크로컨텍솔루션 반도체 칩 패키지 테스트 소켓
KR20220001960A (ko) 2020-06-30 2022-01-06 주식회사 에스티아이테크 전자부품용 디버깅 툴
KR20220091171A (ko) * 2020-12-23 2022-06-30 (주)마이크로컨텍솔루션 반도체 칩 테스트 소켓
KR102606908B1 (ko) 2020-12-23 2023-11-24 (주)마이크로컨텍솔루션 반도체 칩 테스트 소켓
KR20220096959A (ko) * 2020-12-31 2022-07-07 (주)마이크로컨텍솔루션 세퍼레이터 장치 및 반도체 칩 테스트 소켓
KR102511066B1 (ko) 2020-12-31 2023-03-17 (주)마이크로컨텍솔루션 세퍼레이터 장치 및 반도체 칩 테스트 소켓

Also Published As

Publication number Publication date
WO2016204369A1 (ko) 2016-12-22
CN107750337B (zh) 2020-03-10
CN107750337A (zh) 2018-03-02

Similar Documents

Publication Publication Date Title
KR101689392B1 (ko) 반도체 칩 테스트 소켓
JP5530312B2 (ja) 電気部品用ソケット
KR20150124092A (ko) 반도체 소자 테스트용 소켓장치
US7393232B2 (en) Socket for electrical parts
KR102088305B1 (ko) 피검사 디바이스 검사용 테스트 소켓
US10288644B2 (en) Test socket and method for testing a semiconductor package
JP2004063081A (ja) 半導体パッケージ用ソケット
WO2019131164A1 (ja) 電気部品用ソケット
KR101245838B1 (ko) 박막 반도체 패키지의 휨 방지를 위한 테스트용 엘지에이 타입의 소켓장치
JP2003004800A (ja) デバイスキャリア及びオートハンドラ
JP4266466B2 (ja) ソケット及び電子部品装着装置
US7883348B2 (en) Burn-in socket with sliding member movable in dual directions
KR20160051146A (ko) 테스트 소켓 및 테스트 소켓 구조체
CN100418275C (zh) 用于半导体器件测试处理器的传送器组件
JP6372997B2 (ja) 電気部品用ソケット
JP2011210415A (ja) 電気部品用ソケット
KR102606908B1 (ko) 반도체 칩 테스트 소켓
KR101904843B1 (ko) 반도체 고정 래치 및 이를 포함하는 소켓
TWI683488B (zh) 電氣零件用插座
JP2001015235A (ja) Icパッケージソケット
JP4786414B2 (ja) 電気部品用ソケット
JP5487045B2 (ja) 電気部品用ソケット
KR102659685B1 (ko) 반도체 칩 패키지 테스트 장치
KR102122820B1 (ko) 핀 블럭 자가 정렬 장치
JP4397110B2 (ja) ソケット及びこれを備えた電子部品装着装置

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200204

Year of fee payment: 4