KR101684578B1 - 패턴의 형성방법, 및 상기 방법을 이용한 촉매 및 전자 소자 - Google Patents

패턴의 형성방법, 및 상기 방법을 이용한 촉매 및 전자 소자 Download PDF

Info

Publication number
KR101684578B1
KR101684578B1 KR1020130081790A KR20130081790A KR101684578B1 KR 101684578 B1 KR101684578 B1 KR 101684578B1 KR 1020130081790 A KR1020130081790 A KR 1020130081790A KR 20130081790 A KR20130081790 A KR 20130081790A KR 101684578 B1 KR101684578 B1 KR 101684578B1
Authority
KR
South Korea
Prior art keywords
photoconductive material
material layer
substrate
layer
electrode
Prior art date
Application number
KR1020130081790A
Other languages
English (en)
Other versions
KR20150007606A (ko
Inventor
정택동
임성열
Original Assignee
서울대학교산학협력단
재단법인 멀티스케일 에너지시스템 연구단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단, 재단법인 멀티스케일 에너지시스템 연구단 filed Critical 서울대학교산학협력단
Priority to KR1020130081790A priority Critical patent/KR101684578B1/ko
Priority to PCT/KR2013/006658 priority patent/WO2015005517A1/ko
Priority to US14/651,903 priority patent/US9593427B2/en
Publication of KR20150007606A publication Critical patent/KR20150007606A/ko
Application granted granted Critical
Publication of KR101684578B1 publication Critical patent/KR101684578B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/024Electroplating of selected surface areas using locally applied electromagnetic radiation, e.g. lasers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00Electrolytic coating other than with metals
    • C25D9/02Electrolytic coating other than with metals with organic materials
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00Electrolytic coating other than with metals
    • C25D9/04Electrolytic coating other than with metals with inorganic materials
    • C25D9/08Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/0256Selenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02623Liquid deposition
    • H01L21/02628Liquid deposition using solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/50Electroplating: Baths therefor from solutions of platinum group metals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Light Receiving Elements (AREA)
  • Photovoltaic Devices (AREA)

Abstract

패턴의 형성방법, 및 상기 방법을 이용한 촉매 및 전자 소자를 제공한다. 상기 패턴의 형성방법은 표면에 광전도성 재료층(photoconductive material layer) 및 산화물층을 순차로 포함하는 기판을 준비하는 단계; 상기 기판의 산화물층 상의 패턴을 형성하고자 하는 영역에 전해액을 접촉시키는 단계; 상기 기판 및 상기 전해액을 각각 전원에 연결된 제 1 전극 및 제 2 전극과 연결시키는 단계; 및 상기 전해액에 선택적으로 광원을 조사하고 상기 제1 전극 또는 제2 전극에 전압을 인가하여 상기 기판의 산화물층 상에 패턴을 직접 형성하는 단계;를 포함한다.

Description

패턴의 형성방법, 및 상기 방법을 이용한 촉매 및 전자 소자{Method for forming a pattern, and catalyst and electronic device using the method}
패턴의 형성방법, 및 상기 방법을 이용한 촉매 및 전자 소자에 관한 것이다.
금속, 반도체, 유리, 또는 산화물 등의 표면에 패턴을 형성하는 방법, 즉 표면 패터닝 기술은 반도체 산업에서부터 디스플레이, 자동차, 인체 의료 산업, 더 나아가 항공 우주 산업에 이르기까지 다양한 용도에 적용될 수 있는 산업 핵심 기술 중 하나이다.
지금까지의 표면 패터닝 기술은 주로 고분자 박막을 포토레지스트(photoresist)로 이용한 포토리소그래피(photolithograpy)에 의해 이루어져 왔다. 포토리소그래피는 평평한 기판에 포토레지스트를 스핀코팅(spin coating)을 이용하여 얇은 박막을 만들고 포토마스크(photomask)를 얹은 후, 적당한 파장의 빛을 일정 시간 조사하여, 포토레지스트를 선택적으로 남기거나 제거하는 방법으로 기판 상에 포토레지스트 패턴을 제작하는 방법을 말한다. 이러한 포토리소그래피는 모체가 되는 포토마스크 몰드 크기의 패턴을 원하는 기판에 반복적으로 전사할 수 있고 나노 사이즈의 패턴을 제작할 수 있다는 장점이 있다.
그러나, 이러한 포토마스크를 제작하려면 비용이 많이 들고, 원하는 패턴을 얻기 위해서는 여러 단계의 공정을 거쳐야 하며, 감광 성질이 있는 포토레지스트를 사용하기 때문에 의도하지 않는 부분에 오염을 발생시킬 확률이 높다. 또한, 통상의 증착 과정에서 고진공을 요구하기 때문에 이를 위한 장비 구비에 고비용이 들며, 식각 과정에서 사용되는 유해한 용제로 인하여 환경 오염이 발생할 수 있다.
따라서, 비용 및 시간을 절감할 수 있으며, 공정이 용이하면서 보다 친환경적인 패턴의 형성방법이 요구된다.
일 측면은 광전도성 재료층(photoconductive material layer) 상에 형성된 산화물층에 패턴을 직접 형성하는 패턴의 형성 방법을 제공하는 것이다.
다른 측면은 상기 패턴의 형성 방법을 이용한 촉매를 제공하는 것이다.
또다른 측면은 상기 패턴의 형성 방법을 이용한 전기 소자를 제공하는 것이다.
일 측면에 따라, 표면에 광전도성 재료층(photoconductive material layer) 및 산화물층을 순차로 포함하는 기판을 준비하는 단계; 상기 기판의 산화물층 상의 패턴을 형성하고자 하는 영역에 전해액을 접촉시키는 단계; 상기 기판 및 상기 전해액을 각각 전원에 연결된 제 1 전극 및 제 2 전극과 연결시키는 단계; 및 상기 전해액에 선택적으로 광원을 조사하고 상기 제1 전극 또는 제2 전극에 전압을 인가하여 상기 기판의 산화물층 상에 패턴을 직접 형성하는 단계;를 포함하는 패턴의 형성방법이 제공된다.
상기 광전도성 재료층은 p형 또는 n형의 제1 광전도성 재료층 및 i형(intrinsic-type)인 제 2 광전도성 재료층을 포함할 수 있다.
상기 광전도성 재료층은 n형 또는 p형의 제3 광전도성 재료층을 더 포함할 수 있다.
상기 광전도성 재료층은 결정질 실리콘(crystalline silicon), 비정질 실리콘(amorphous silicon, a-Si), 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H), 비정질 게르마늄(amorphous germanium), 수소화된 비정질 게르마늄/실리콘(a-Ge:H/a-Si-H), 비정질 셀레늄(a-Se), 비정질 갈륨(a-Ga), 비정질 적철석(hematite), 및 비정질 티타늄 산화물로부터 선택된 1종 이상을 포함할 수 있다.
상기 광전도성 재료층의 두께는 200nm 내지 900nm일 수 있다.
상기 제 1 광전도성 재료층의 두께는 10nm 내지 30nm일 수 있다.
상기 제 2 광전도성 재료층의 두께는 200nm 내지 700nm일 수 있다.
상기 제 3 광전도성 재료층의 두께는 50nm 내지 150nm일 수 있다.
상기 기판은 전도성 기판일 수 있다.
상기 산화물층은 자연 산화물층(native oxide layer), SiO2층, Si3N4층, 또는 HfO2층을 포함할 수 있다.
상기 산화물층의 두께는 0.1nm 내지 3nm일 수 있다.
상기 전해액은 Pt 전구체, MoOySz(여기서, 0≤ y ≤1, 1.9≤ z ≤2.1) 전구체, CdSe 전구체, 및 PEDOT:PSS(poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)) 전구체로부터 선택된 1종 이상을 포함할 수 있다.
상기 전해액의 pH는 4 내지 7일 수 있다.
상기 인가된 전압의 범위는 Ag/AgCl 전극 대비 -0.7V 내지 -0.4V일 수 있다.
다른 측면에 따라, 상기 패턴의 형성방법을 이용한 촉매가 제공된다.
또다른 측면에 따라, 상기 패턴의 형성방법을 이용한 전자 소자가 제공된다.
기판의 광전도성 재료층 상에 형성된 산화물층, 예를 들어 자연 산화물층(native oxide layer)을 에칭 등의 공정을 거치지 않고 상기 산화물층 상에 광원 및 전기화학 반응을 이용하여 직접 패턴을 형성함으로써, 용이하면서 비용 및 시간을 절감할 수 있고, 보다 친환경적인 패턴의 형성방법을 제공할 수 있다.
도 1은 일 구현예에 따른 패턴의 형성방법을 순서대로 설명하기 위한 순서도이다.
도 2a는 일 구현예에 따른 기판의 일 영역을 0.1M 인산염(phosphate) 및 0.2M KCl의 완충 용액(buffer solution)에 0.1M Ru(NH3)6 3+을 첨가한 pH 7인 전해액과 접촉시킨 후, 삼전극을 연결시키고 632.8nm 파장의 평행(collimated) LED 광원을 상기 전해액에 선택적으로 조사 및 일 전극에 Ag/AgCl 전극 대비 0.5V 에서 -0.5 V까지 선형 전압을 인가한 후에 얻은 LSV(Linear Sweep Voltammograms) 그래프이다. 빨간색 선은 5 mV/s, 검은색 선은 75 mV/s 의 주사 속도를 가지고 있으며, 빨간색 선은 일정한 빛이 계속 조사되고 있는 상태이지만 검은색 선은 3.76 Hz 로 빛이 차개폐 되고 있는 상태에서 얻은 그래프이다.
도 2b는 일 구현예에 따른 기판의 일 영역을 0.1M HCl 및 0.2M KCl의 완충 용액(buffer solution)에 0.1M Ru(NH3)6 3+을 첨가한 pH 1인 전해액과 접촉시킨 후 삼전극을 연결시키고 632.8nm 파장의 평행(collimated) LED 광원을 상기 전해액에 선택적으로 조사 및 일 전극에 Ag/AgCl 전극 대비 0.5V 에서 -0.5 V까지 선형 전압을 인가한 후에 얻은 LSV(Linear Sweep Voltammograms) 그래프이다. 빨간색 선은 5 mV/s, 검은색 선은 75 mV/s 의 주사 속도를 가지고 있으며, 빨간색 선은 일정한 빛이 계속 조사되고 있는 상태이지만 검은색 선은 3.76 Hz 로 빛이 차개폐 되고 있는 상태에서 얻은 그래프이다.
도 3은 일 구현예에 따른 기판의 일 영역을 0.1M HCl 및 0.2M KCl의 완충 용액(buffer solution)에 0.1M Ru(NH3)6 3+을 첨가한 pH 1, 0.1M CH3CO2K(potassium acetate)에 0.1M Ru(NH3)6 3+을 첨가한 pH 4, 및 0.1M 인산염(phosphate) 및 0.2M KCl의 완충 용액(buffer solution)에 0.1M Ru(NH3)6 3+을 첨가한 pH 7인 전해액과 접촉시킨 후 삼전극을 연결시키고 632.8nm 파장의 평행(collimated) LED 광원을 상기 전해액에 선택적으로 조사 및 일 전극에 Ag/AgCl 전극 대비 0.5 V 에서 -0.5 V 까지 0.1 V 단위로 일정 전압을 인가하여 측정한 전기화학 임피던스 분광법 (Electrochemical Impedance Spectroscopy) 결과로부터 계산된 Mott-Schottky 그래프이다.
도 4는 일 구현예에 따른 패턴의 형성방법을 구현하기 위한 일 장치의 개략도이다.
도 5는 실시예 1의 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H) 제3 광전도성 재료(photoconductive material)층 표면의 원자 현미경 사진(Atomic Force Microscope; AFM)이다.
도 6a는 실시예 1에 따라 각각 Ag/AgCl 전극 대비 -0.4V 전압을 2초간 각각 8펄스, 4펄스, 및 2펄스로 인가하여 상기 자연 산화물층 상에 각각 Pt 나노 패턴을 형성한 FE-SEM 사진이다.
도 6b는 실시예 2에 따라 각각 Ag/AgCl 전극 대비 -0.7 V 전압을 4 초간 각각 8펄스, 4펄스, 및 2펄스로 인가하여 상기 자연 산화물층 상에 각각 MoOySz 나노 패턴을 형성한 FE-SEM 사진이다.
도 6c는 실시예 3에 따라 각각 Ag/AgCl 전극 대비 -0.4 V 전압을 20 ms 간 각각 8펄스, 4펄스, 및 2펄스로 인가하여 상기 자연 산화물층 상에 각각 CdSe 나노 패턴을 형성한 FE-SEM 사진이다.
도 7은 실시예 3에 따라 형성된 CdSe 나노 패턴 및 제작예 2에 따라 준비된 기판에 대한 라만 스펙트럼의 결과이다.
이하에서 본 발명의 구체적인 실시형태에 대하여 첨부된 도면을 참조하여 더욱 상세하게 설명한다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 '광전도성 재료층(photoconductive material layer)'은광(light)이 표면에 도달할 시 광 에너지를 흡수하여 전하를 나르는 하전체의 양이 증가하고 전기 전도도를 증가시키는 특성을 갖는 재료로, 광원에 노출시 증가된 전기 전도도로 전기 화학 반응을 일으키기에 충분한 특성을 갖는 재료를 의미한다.
본 명세서에서 '제1 전극 및 제2 전극'은 '양극 및 음극', 또는 '음극 및 양극'을 의미하는 것으로, 작업 전극, 기준 전극 및 상대 전극의 삼전극 시스템을 포함하는 것을 의미한다.
본 명세서에서 'p형 또는 n형'은 각각 'p-doped 형' 또는 'n-doped 형'을 의미한다.
도 1은 일 구현예에 따른 패턴의 형성방법을 순서대로 설명하기 위한 순서도이다.
도 1의 순서도를 참조하면, 먼저 표면에 광전도성 재료층(photoconductive material layer) 및 산화물층을 순차로 포함하는 기판을 준비한다.
상기 광전도성 재료층은 p형 또는 n형의 제 1 광전도성 재료층 및 i형(intrinsic-type)인 제 2 광전도성 재료층을 포함할 수 있다. 상기 i형(intrinsic-type)인 제 2 광전도성 재료층은 진성층으로 광전도성 재료에 어떠한 억셉터(acceptor)나 도너(donor)를 첨가하지 않은 층을 말하며, 광원에 의해 생성된 전자-정공쌍(electron-hole pair, EHP)의 수집효율을 높이는 역할을 한다. 제 1 광전도성 재료층과의 접촉에 의하여 제 2 광전도성 물질층은 공핍(depletion)될 수 있다. 이 때, 상기 제 2 광전도성 물질의 확산 길이(diffusion length)는 100nm 내지 400 nm인 것이 바람직하다. 확산 길이는 광에 의해 여기(excitation)되어 생겨난 전하 운반자(charge carrier)인 전자 및 정공이 확산해 나갈 수 있는 길이를 말하며, 상기 확산 길이가 900 nm 이상이면 광이 조사된 영역 이외의 부분까지 즉, 패턴을 원하지 않는 영역까지 전기 화학 반응이 일어날 수 있기 때문에 바람직하지 않고, 100 nm 이하이면 광의 조사로 인한 전기 화학 반응이 일어나기 어렵기 때문에 바람직하지 않다.
상기 광전도성 재료층은 n형 또는 p형의 제3 광전도성 재료층을 더 포함할 수 있다. 즉, 상기 광전도성 재료층은 p-i 형태 또는 n-i 형태일 수 있고, p-i-n 형태 또는 n-i-p 형태일 수 있다. 예를 들어, p-i-n 형태인 경우 광전도성 재료와 전해액의 계면(interface)으로 전위 프로파일에 의해 전자가 수송되며, 이를 통하여 계면에서 환원반응이 일어날 수 있고, n-i-p 형태인 경우 상기 계면에서 산화반응이 일어날 수 있다.
상기 광전도성 재료층은 결정질 실리콘(crystalline silicon), 비정질 실리콘(amorphous silicon, a-Si), 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H), 비정질 게르마늄(amorphous germanium), 수소화된 비정질 게르마늄/실리콘(a-Ge:H/a-Si-H), 비정질 셀레늄(a-Se), 비정질 갈륨(a-Ga), 비정질 적철석(hematite), 및 비정질 티타늄 산화물로부터 선택된 1종 이상을 포함할 수 있다. 예를 들어, 상기 광전도성 재료층은 비정질 실리콘(amorphous silicon, a-Si), 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H), 비정질 셀레늄(a-Se), 비정질 갈륨(a-Ga), 비정질 적철석(hematite), 및 비정질 티타늄 산화물로부터 선택된 1종 이상을 포함할 수 있다. 상기 비정질의 광전도성 재료층은 확산 길이(diffusion length)가 결정질에 비해 짧아 광전도성 재료층으로 바람직하다.
상기 광전도성 재료층은, 예를 들어 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H)일 수 있다. 상기 광전도성 재료층으로, 비정질 실리콘은 규칙성이 존재하지 않는바 결함 밀도가 매우 커 이를 보완하기 위해 단글링 본드(dangling bond)를 패시베이션(passivation) 시켜 에너지 밴드(energy band) 내의 국소화된 상태(localized state)를 감소시키는 것이 요구되며, 이에 따라 비정질 실리콘을 수소화시킨 수소화된 비정질 실리콘이 보다 바람직하다.
상기 수소화된 비정질 실리콘에 포함된 수소화의 함량은 예를 들어 5% 내지 18%일 수 있다. 상기 수소화된 비정질 실리콘에 포함된 수소화의 함량이 5% 미만이면, 단글링 본드의 패시베이션이 이루어지지 않아 진성의 비정질 실리콘을 안정화 시킬 수 없으며, 상기 수소화된 비정질 실리콘에 포함된 수소화의 함량이 18% 초과이면, 용해될 수 있는 수소 함량이 초과되어 수소 원자의 형태로 남아있게 되고, 이러한 수소 원자는 소량의 에너지(열 또는 전압)만으로도 수소 기체로 변환됨으로써 전극에 동공을 발생시킬 수 있기 때문에 바람직하지 않다.
상기 광전도성 재료층의 두께는 예를 들어, 200nm 내지 900nm일 수 있다. 상기 광전도성 재료층에 포함된 제 1 광전도성 재료층의 두께는 예를 들어, 10nm 내지 30nm일 수 있다. 상기 광전도성 재료층에 포함된 제 2 광전도성 재료층의 두께는 200nm 내지 700nm일 수 있다. 상기 제 2 광전도성 재료층의 두께의 두께가 200 nm 이하이면 기판에서 광에 의해 생성될 수 있는 전하 운반자의 풀(pool)이 한정되게 되고, 700 nm 이상이면 제 2 광전도성 재료층의 전위 프로파일이 생기는 구간보다 두꺼워지기 때문에 바람직하지 않다. 상기 광전도성 재료층에 포함된 제 3 광전도성 재료층의 두께는 50nm 내지 150nm일 수 있다.
상기 기판은 전도성 기판일 수 있다. 예를 들어, 상기 기판은 금속, 결정질 실리콘, 또는 ITO(Indium Tin oxide)를 포함할 수 있다. 상기 기판의 두께는 예를 들어, 100nm 내지 800㎛일 수 있다. 상기 기판의 두께가 100nm 미만이면 광전도성 재료층과의 접촉이 불안정하여 저항이 발생할 수 있고, 상기 기판의 두께가 800㎛ 초과이면 기판을 만드는 비용이 커지게 되어 바람직하지 않다.
상기 기판 상에 광전도성 재료층을 형성하는 방법으로는, 플라즈마 화학 기상 증착법(plasma chemical vapor deposition), 열선 화학 기상 증착법(hot wire chemical vapor deposition), 원자층 증착법(atomic layer deposition), 스퍼터링법(sputtering), 레이저 어블레이션법(laser ablation), 전기방전법(arc-discharge), 또는 전자빔 기상 증착법(E-beam vapor deposition)을 이용할 수 있다. 상기 기판 상에 광전도성 재료층을 형성하는 방법으로는, 예를 들어, 플라즈마 화학 기상 증착법 또는 열선 화학 기상 증착법을 이용할 수 있다.
상기 기판의 산화물층은 자연 산화물층(native oxide layer), SiO2층, Si3N4층, 또는 HfO2를 포함할 수 있다. 예를 들어, 상기 산화물층의 두께는 0.1nm 내지 3nm일 수 있다. 예를 들어, 자연 산화물층(native oxide layer)은 광전도성 재료층이 포함된 기판을 공기 중에 1일 내지 4주간 노출시켜 상기 제2 광전도성 재료층 또는 제3 광전도성 재료층 상에 약 0.1nm 내지 3nm 두께의 층(native oxide layer)이 형성될 수 있다. 예를 들어, SiO2층, Si3N4층, 또는 HfO2는 상기 광전도성 재료층 상에 자연 산화물층이 형성되기 전에 상기 광전도성 재료층을 형성하는 방법과 동일한 방법을 이용하여 형성되거나 또는 상기 광전도성 재료층 상에 형성된 자연 산화물층을 산성 용액 등을 이용하여 에칭한 후 상기 광전도성 재료층을 형성하는 방법과 동일한 방법을 이용하여 형성될 수 있다.
다음으로, 상기 기판의 산화물층 상의 패턴을 형성하고자 하는 영역에 전해액을 접촉시킨다.
패턴을 형성하고자 하는 영역은 산화물층 상의 일부 또는 전부의 영역을 모두 포함하며, 상기 전해액은 상기 패턴을 형성하고자 하는 영역과 동일한 영역 또는 그 이상의 영역과 접촉하여도 무방하다. 상기 기판의 산화물층 상의 패턴을 형성하고자 하는 영역에 전해액을 접촉시키는 방법으로는 예를 들어, 딥핑(dipping), 침지(immersing), 또는 스프레이(spraying) 등을 이용할 수 있으나, 이에 제한되지 않고 해당 분야에서 가능한 모든 방법을 이용할 수 있다.
상기 전해액은 Pt 전구체, MoOySz(여기서, 0≤ y ≤1, 1.9≤ z≤2.1) 전구체, CdSe 전구체, 및 PEDOT:PSS(poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)) 전구체로부터 선택된 1종 이상을 포함할 수 있다. 예를 들어, 상기 Pt 전구체로는 H2PtCl4 K2SO4를 사용할 수 있고, 상기 MoOySz(여기서, 0≤ y ≤1, 1.9≤ z≤2.1) 전구체로는 Na2MoO4 Na2S을 사용할 수 있고, 상기 CdSe 전구체로는 CdSO4·3H2O 및 1mM SeO2를 사용할 있으며, 상기 PEDOT:PSS(poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)) 전구체로는 EDOT 및 PSS를 사용할 수 있다.
상기 전해액의 pH는 4 내지 7일 수 있다.
표면에 광전도성 재료층(photoconductive material layer) 및 산화물층, 예를 들어 자연 산화물층을 순차로 포함하는 기판이 전해액과 접촉될 경우에 전해액의 pH에 따른 자연 산화물층과 광전도성 재료층 사이의 계면에서의 전기 화학적 거동에 대해 살펴보면 하기와 같다.
도 2a는 일 구현예에 따른 기판의 일 영역을 0.1M 인산염(phosphate) 및 0.2M KCl의 완충 용액(buffer solution)에 0.1M Ru(NH3)6 3+을 첨가한 pH 7인 전해액과 접촉시킨 후, 삼전극을 연결시키고 632.8nm 파장의 평행(collimated) LED 광원을 상기 전해액에 선택적으로 조사 및 일 전극에 Ag/AgCl 전극 대비 0.5V 에서 -0.5 V까지 선형 전압을 인가한 후에 얻은 LSV(Linear Sweep Voltammograms) 그래프이다. 빨간색 선은 5 mV/s, 검은색 선은 75 mV/s 의 주사 속도를 가지고 있으며, 빨간색 선은 일정한 빛이 계속 조사되고 있는 상태이지만 검은색 선은 3.76 Hz 로 빛이 차개폐 되고 있는 상태에서 얻은 그래프이다. 도 2b는 일 구현예에 따른 기판의 일 영역을 0.1M HCl 및 0.2M KCl의 완충 용액(buffer solution)에 0.1M Ru(NH3)6 3+을 첨가한 pH 1인 전해액과 접촉시킨 후 삼전극을 연결시키고 632.8nm 파장의 평행(collimated) LED 광원을 상기 전해액에 선택적으로 조사 및 일 전극에 Ag/AgCl 전극 대비 0.5V 에서 -0.5 V까지 선형 전압을 인가한 후에 얻은 LSV(Linear Sweep Voltammograms) 그래프이다. 빨간색 선은 5 mV/s, 검은색 선은 75 mV/s 의 주사 속도를 가지고 있으며, 빨간색 선은 일정한 빛이 계속 조사되고 있는 상태이지만 검은색 선은 3.76 Hz 로 빛이 차개폐 되고 있는 상태에서 얻은 그래프이다. LSV는 Gamry Reference 600(Gemry Instruments사 제조)를 이용하였고, 전위 펄스는 CHI 440 electrochemical workstation(CH instrumentations 사 제조)를 이용하였다.
전해액 용액에 금속 전구체 대신 0.1M Ru(NH3)6 3+를 첨가하면, 최외각의 비정질 실리콘과 자연 산화물층 사이의 표면에서 생긴 전하의 수용 속도가 빠르며 광전도성 재료층의 표면을 변화시키지 않아 상기 자연 산화물층과 광전도성 재료층 사이의 계면에서의 전하 전달 변화에 대한 관찰이 용이하므로 전해액 용액에 금속 전구체 대신 0.1M Ru(NH3)6 3+를 사용하였다.
도 2a 내지 도 2b를 참조하면, 도 2a의 기판의 일 영역을 pH 7인 전해액과 접촉시킨 경우의 LSV에서는 Ag/AgCl 전극 대비 0.2 V 내지 0.5V 사이에서 스파이크 모양의 피크가 관찰되지 않았으나, 도 2b의 기판의 일 영역을 pH 1인 전해액과 접촉시킨 경우의 LSV에서는 Ag/AgCl 전극 대비 0.2 V 내지 0.5V 사이에서 스파이크 모양의 피크가 관찰되었다. 상기 스파이크 모양의 피크는 표면 재결합(surface recombination), 여기서는 자연 산화물층과 광전도성 재료층 사이의 계면에서의 재결합이 있음을 나타내는 것으로, 이것은 자연 산화물층과 광전도성 재료층 사이의 프로톤-커플링된 패러데이 반응(proton-coupled faradaic reaction)이 우세한 계면을 통한 전하 전달이 느리기 때문에 나타나는 것으로 알려져 있다.
따라서, 전해액의 pH 7인 경우에 이러한 스파이크 모양의 피크가 나타나지 않은 것으로 볼 때, 전해액의 pH 1인 경우에 비해 프로톤의 부족으로 인한 산화물층을 통한 광전도성 재료층의 통로는 막히게 되고 대신에 자연 산화물층을 통한 직접적인 터널링에 의해 여기된 전하가 전도대로부터 전해액의 산화 환원 분자로 빠르게 전달된다고 여겨진다.
도 3은 일 구현예에 따른 기판의 일 영역을 0.1M HCl 및 0.2M KCl의 완충 요액(buffer solution)에 0.1M Ru(NH3)6 3+ 첨가한 pH 1, 0.1M CH3CO2K(potassium acetate)에 0.1M Ru(NH3)6 3+을 첨가한 pH 4, 및 0.1M 인산염(phosphate) 및 0,2M KCl의 완충 용액(buffer solution)에 0.1M Ru(NH3)6 3+을 첨가한 pH 7인 전해액과 접촉시킨 후 삼전극을 연결시키고 632.8nm 파장의 평행(collimated) LED 광원을 상기 전해액에 선택적으로 조사 및 일 전극에 Ag/AgCl 전극 대비 0.5 V 에서 -0.5 V 까지 0.1 V 단위로 일정 전압을 인가하여 측정한 전기화학 임피던스 분광법 (Electrochemical Impedance Spectroscopy) 결과로부터 계산된 Mott-Schottky 그래프이다.
도 3을 참조하면, 0V보다 양수인 전위 영역에서 보다 네거티브인 기울기는 자연 산화물층이 형성된 p형 광전도성 재료층을 나타낸다. 이것은 p-i-n 형태 내부에 밴드가 밑으로 구부러졌기 때문이다. 이러한 구부러진 밴드는 n형 광전도성 재료층에 의해 전해액으로부터 보호된다. 따라서, 상기 p-i-n 형태에서 p형과 같은 밴드 구조는 전해액과의 계면에서 일어나는 전기 화학 반응에 영향을 받지 않는다. 또한, pH 7의 전해액에서는 0V보다 양수인 전위 영역에서 pH 1의 전해액에 비해 더욱 네거티브인 기울기를 나타낸다. 이것은, pH 7의 전해액이 pH 1의 전해액에 비해 자연 산화물층을 통한 직접적인 터널링이 프로톤에 의해 영향을 받는 자연 산화물층과 광전도성 재료층 사이의 계면 통로에 비해 우세하다는 것을 의미한다고 여겨진다.
다음으로, 상기 기판 및 상기 전해액을 각각 전원에 연결된 제 1 전극 및 제 2 전극과 연결시킨다. 전원으로는 예를 들어, 일정전위 전해장치(Potentiostat)를 이용할 수 있다. 상기 제1 전극 및 제2 전극은 예를 들어, 삼전극 시스템일 수 있다.
다음으로, 상기 전해액에 선택적으로 광원을 조사하고 상기 제1 전극 또는 제2 전극에 전압을 인가하여 상기 기판의 산화물층 상에 패턴을 직접 형성한다. 도 4는 일 구현예에 따른 패턴의 형성방법을 구현하기 위한 일 장치의 개략도이다.
상기 광원은 레이저, DMD(Digital Micromirror Device), LCD(Liquid Crystal Display), PDP(Plasma Display Panel), LED(Light-Emitting Diode), 및 OLED(Organic Light-Emitting Diode로 선택된 1종일 수 있다. 상기 광원의 파장은 상기 기판에 포함된 광전도성 재료층의 확산 길이를 고려하여 적절하게 범위를 설정할 수 있다.
상기 인가된 전압의 범위는 Ag/AgCl 전극 대비 -0.7V 내지 -0.4V일 수 있다. 상기 인가된 전압의 범위 및 지속 시간과 관련된 나노 패턴의 선폭 및 나노 패턴에 포함된 입경의 크기와의 관게에 대해서는 후술하는 도 6a 내지 도 6c로부터 확인할 수 있다.
나노 패턴의 모양은 광전도성 재료층 및 자연 산화물층이 포함된 기판을 예를 들어, 압전 스테이지에 놓고 상기 압전 스테이지를 XYZ 방향으로 움직여 형성할 수 있다. 또는 기판을 움직이지 않고 빛 자체만을 원하는 모양으로 패턴하여 기판에 조사해 얻을 수도 있다.
한편, 상기 패턴의 형성방법은 원하는 기판의 산화물층 상에 패턴을 직접 형성할 때 이외에, 원하는 기판의 광전도성 재료층 상에 패턴을 직접 형성할 때도 적용할 수 있으며, 상기 패턴의 형성방법으로 형성된 패턴을 포함하는 기판을 전사시키는 것 모두를 포함할 수 있다.
다른 측면에 따르면, 전술한 패턴의 형성방법을 이용한 촉매가 제공된다. 상기 촉매는 표면 보호 리간드를 필요로 하지 않는 원래 상태의 표면에 직접 패턴을 형성할 때 보다 적합하다.
또다른 측면에 따르면, 전술한 패턴의 형성방법을 이용한 전자 소자가 제공된다. 상기 전자 소자는 예를 들어, LED 디스플레이, 태양전지, 또는 바이오 센서를 포함할 수 있다. 또한, 전극, 센서, 배선 등에 적용할 수 있다.
[실시예]
제작예 1: 기판의 준비
500㎛ 두께의 0.001~0.003Ω㎝ 저항을 갖는 n형 실리콘 웨이퍼 기판 상(100)에 플라즈마 화학 기상 증착법(plasma-enhanced chemical vapor deposition)을 이용하여 20nm 두께의 p형 제1 광전도성 재료층 및 500nm 두께의 i형 제2 광전도성 재료층을 순차로 포함하는 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H) 광전도성 재료층(photoconductive material layer)을 형성하였다. 상기 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H) 광전도성 재료층이 포함된 n형 실리콘 웨이퍼 기판을 공기 중에 4주간 노출시켜 상기 제2 광전도성 재료층 상에 약 3nm 두께의 자연 산화물층(native oxide layer)을 형성하였다. 이후, 상기 자연 산화물층이 형성된 광전도성 재료층을 아세톤, 이소프로필 알코올, 메탄올, 및 초순수(ultra-pure water, Barnstead Nanopure®)를 포함한 용액 100ml로 20분간 음파처리로 세정하고 질소 가스로 건조시켜 기판을 준비하였다.
제작예 2: 기판의 준비
500㎛ 두께의 0.001~0.003Ω㎝ 저항을 갖는 n형 실리콘 웨이퍼 기판 상(100)에 플라즈마 화학 기상 증착법(plasma-enhanced chemical vapor deposition)을 이용하여 20nm 두께의 p형 제1 광전도성 재료층, 500nm 두께의 i형 제2 광전도성 재료층, 및 100nm 두께의 n형의 제3 광전도성 재료층을 순차로 포함하는 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H) 광전도성 재료층(photoconductive material layer)을 형성하였다. 상기 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H) 광전도성 재료층이 포함된 n형 실리콘 웨이퍼 기판을 공기 중에 4주간 노출시켜 상기 제2 광전도성 재료층 상에 약 3nm 두께의 자연 산화물층(native oxide layer)을 형성하였다. 이후, 상기 자연 산화물층이 형성된 광전도성 재료층을 아세톤, 이소프로필 알코올, 메탄올, 및 초순수(ultra-pure water, Barnstead Nanopure®)를 포함한 용액 100ml로 20분간 음파처리로 세정하고 질소 가스로 건조시켜 기판을 준비하였다.
실시예 1: 패턴 형성
상기 제작예 2에 의해 준비된 기판을 30분간 질소 가스(99.9%)로 산소 성분을 제거한 후, 상기 기판의 자연 산화물층 상의 패턴을 형성하고자 하는 영역에, 0.1mM H2PtCl4(Sigma-Aldrich사 제조) 및 0.1M K2SO4(Sigma-Aldrich사 제조)를 함유하는 pH 7인 전해액을 접촉시켰다.
이후, 상기 기판 및 상기 전해액을 각각 전원에 연결된 3 전극과 연결시켰다. 이 때, 상기 3 전극으로는 상기 기판 뒷면을 다이아몬드 칼로 살짝 긁어낸 뒤, 갈륨-인듐 공융염(Ga-In eutectic salt)을 바르고 이를 알루미늄 전도성 테이프와 연결하여 작업 전극으로 사용하였고, 전해액에 Ag/AgCl의 기준 전극 및 Pt 선의 상대 전극을 각각 침지하여 사용하였다.
상기 전해액에 632.8nm 파장의 He-Ne 레이저(LASOS Lasertechnik사 제조)를 10mW㎝-2의 전력밀도(power density)로 선택적으로 조사하고 상기 작업 전극에 0.1V로 5초간 자연 전위(rest potential)로 전위 펄스를 가한 후 Ag/AgCl 전극 대비 -0.4V 전압을 인가하여 상기 자연 산화물층 상에 선폭이 약 2 ~ 10 μm 인 Pt 나노 패턴을 직접 형성하였다. Pt 나노 패턴의 모양은 광전도성 재료층 및 자연 산화물층이 포함된 기판을 압전 스테이지(piezoelectric stage, Nano-LP300, Mad City Labs, Inc.사 제조)에 놓고 상기 압전 스테이지를 XYZ 방향으로 움직여 형성하였다.
실시예 2: 패턴 형성
상기 제작예 2에 의해 준비된 기판을 30분간 질소 가스(99.9%)로 산소 성분을 제거한 후, 상기 기판의 자연 산화물층 상의 패턴을 형성하고자 하는 영역에, 5mM Na2MoO4(Sigma-Aldrich사 제조) 및 0.1M Na2S(Sigma-Aldrich사 제조)에 염산을 첨가하여 pH 8로 조절한 전해액을 접촉시켰다.
이후, 상기 기판 및 상기 전해액을 각각 전원에 연결된 3 전극과 연결시켰다. 이 때, 상기 3 전극으로는 상기 기판 뒷면을 다이아몬드 칼로 살짝 긁어낸 뒤, 갈륨-인듐 공융염(Ga-In eutectic salt)을 바르고 이를 알루미늄 전도성 테이프와 연결하여 작업 전극으로 사용하였고, 전해액에 Ag/AgCl의 기준 전극 및 Pt 선의 상대 전극을 각각 침지하여 사용하였다.
상기 전해액에 632.8nm 파장의 He-Ne 레이저(LASOS Lasertechnik사 제조)를 10mW㎝-2의 전력밀도(power density)로 선택적으로 조사하고 상기 작업 전극에 0.1V로 5초간 자연 전위(rest potential)로 전위 펄스를 가한 후 Ag/AgCl 전극 대비 -0.7V 전압을 인가하여 상기 자연 산화물층 상에 선폭이 약 3 ~ 8 μm 인 MoOySz(여기서, 0≤ y ≤1, 1.9≤ z≤2.1) 나노 패턴을 직접 형성하였다. MoOySz(여기서, 0≤ y ≤1, 1.9≤ z≤2.1) 나노 패턴의 모양은 광전도성 재료층 및 자연 산화물층이 포함된 기판을 압전 스테이지(piezoelectric stage, Nano-LP300, Mad City Labs, Inc.사 제조)에 놓고 상기 압전 스테이지를 XYZ 방향으로 움직여 형성하였다.
실시예 3: 패턴 형성
상기 제작예 2에 의해 준비된 기판을 30분간 질소 가스(99.9%)로 산소 성분을 제거한 후, 상기 기판의 자연 산화물층 상의 패턴을 형성하고자 하는 영역에, 120mM CdSO4·3H2O(Sigma-Aldrich사 제조) 및 1mM SeO2(Sigma-Aldrich사 제조)를 함유하는 pH 7인 전해액을 접촉시켰다.
이후, 상기 기판 및 상기 전해액을 각각 전원에 연결된 3 전극과 연결시켰다. 이 때, 상기 3 전극으로는 상기 기판 뒷면을 다이아몬드 칼로 살짝 긁어낸 뒤, 갈륨-인듐 공융염(Ga-In eutectic salt)을 바르고 이를 알루미늄 전도성 테이프와 연결하여 작업 전극으로 사용하였고, 전해액에 Ag/AgCl의 기준 전극 및 Pt 선의 상대 전극을 각각 침지하여 사용하였다.
상기 전해액에 632.8nm 파장의 He-Ne 레이저(LASOS Lasertechnik사 제조)를 10mW㎝-2의 전력밀도(power density)로 선택적으로 조사하고 상기 작업 전극에 0.2V로 5초간 자연 전위(rest potential)로 전위 펄스를 가한 후 Ag/AgCl 전극 대비 -0.5V 전압을 연속 두 번의 펄스로 20밀리초(ms)간 인가하여 상기 자연 산화물층 상에 선폭이 약 5 ~ 10 μm 인 CdSe 나노 패턴을 직접 형성하였다. CdSe 나노 패턴의 모양은 광전도성 재료층 및 자연 산화물층이 포함된 기판을 압전 스테이지(piezoelectric stage, Nano-LP300, Mad City Labs, Inc.사 제조)에 놓고 상기 압전 스테이지를 XYZ 방향으로 움직여 형성하였다.
실시예 4: 패턴 형성
상기 제작예 2에 의해 준비된 기판을 30분간 질소 가스(99.9%)로 산소 성분을 제거한 후, 상기 기판의 자연 산화물층 상의 패턴을 형성하고자 하는 영역에, 10 mM EDOT(Sigma-Aldrich사 제조) 및 5 mg/ml PSS(Sigma-Aldrich사 제조)를 함유하는 pH 7인 전해액을 접촉시켰다.
이후, 상기 기판 및 상기 전해액을 각각 전원에 연결된 3 전극과 연결시켰다. 이 때, 상기 3 전극으로는 상기 기판 뒷면을 다이아몬드 칼로 살짝 긁어낸 뒤, 갈륨-인듐 공융염(Ga-In eutectic salt)을 바르고 이를 알루미늄 전도성 테이프와 연결하여 작업 전극으로 사용하였고, 전해액에 Ag/AgCl의 기준 전극 및 Pt 선의 상대 전극을 각각 침지하여 사용하였다.
상기 전해액에 632.8nm 파장의 He-Ne 레이저(LASOS Lasertechnik사 제조)를 10mW㎝-2의 전력밀도(power density)로 선택적으로 조사하고 상기 작업 전극에 Ag/AgCl 전극 대비 0.1V 전압을 30 초간 인가하여 상기 자연 산화물층 상에 선폭이 약 5 ~ 10 μm 인 PEDOT:PSS 나노 패턴을 직접 형성하였다. PEDOT:PSS 나노 패턴의 모양은 광전도성 재료층 및 자연 산화물층이 포함된 기판을 압전 스테이지(piezoelectric stage, Nano-LP300, Mad City Labs, Inc.사 제조)에 놓고 상기 압전 스테이지를 XYZ 방향으로 움직여 형성하였다.
원자 현미경(Atomic Force Microscope; AFM) 사진
도 5는 상기 실시예 1의 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H) 제3 광전도성 재료(photoconductive material)층 표면의 원자 현미경 사진이다. 원자 현미경(AFM)은 SPA-400(Seiko Instrument사 제조)를 이용하였다.
도 5의 사진을 참조하면, 실시예 2의 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H) 제3 광전도성 재료(photoconductive material)층 표면에 2-3nm 두께의 자연 산화물층이 형성되어 있음을 확인할 수 있다.
FE-SEM(Field Emission-Scanning electron microscopy) 사진
도 6a 내지 도 6c는 상기 실시예 1 내지 실시예 3에 따라 각각 Ag/AgCl 전극 대비 -0.4V 전압을 2초간, -0.7V 전압을 4 초간, -0.4V 전압을 20 밀리초간 각각 8펄스, 4펄스, 및 2펄스로 인가하여 상기 자연 산화물층 상에 각각 Pt 나노 패턴, MoOySz 나노 패턴, 및 CdSe 나노 패턴을 형성한 FE-SEM 사진이다. 상기 FE-SEM으로는 2kV의 가속 전압으로 SUPRA 55VP(Carl Zeiss사 제조)를 이용하였다.
도 6a 내지 도 6c의 사진을 참조하면, 자연 산화물층 상에 2 μm 내지 10 μm 선폭의 패턴이 형성되어 있음을 확인할 수 있다. 또한, 상기 실시예 1 내지 실시예 3에 따라 Ag/AgCl 전극 대비 -0.4V 전압을 2초간, -0.7V 전압을 4초간, -0.4V 전압을 20밀리초간 8펄스로 인가시 형성된 Pt 나노 패턴, MoOySz 나노 패턴, 및 CdSe 나노 패턴("오른쪽"에 형성)에 포함된 입자의 평균 직경이 70nm로 가장 컸고, Ag/AgCl 전극 대비 -0.4V 전압을 2초간, -0.7V 전압을 4초간, -0.4V 전압을 20밀리초간 2펄스로 인가시 형성된 Pt 나노 패턴, MoOySz 나노 패턴, 및 CdSe 나노 패턴("오른쪽"에 형성)에 포함된 입자의 평균 직경이 23nm로 가장 작음을 확인할 수 있고, 입자들의 직경은 대체로 균일함을 확인할 수 있다.
이로써, 펄스 지속 시간이 Pt 나노 패턴, MoOySz 나노 패턴, 및 CdSe 나노 패턴에 포함된 입자의 평균 직경과 비례함을 알 수 있다.
EDX 분석(Energy Dispersive X-ray Ananylsis)
실시예 3에 따라 형성된 CdSe 나노 패턴의 표면을 EDX 분석을 실시하였다. 그 결과를 하기 표 1에 나타내었다. EDX 분석은 2kV의 가속 전압으로 SUPRA 55VP(Carl Zeiss사 제조)를 이용하였다.
원소 각 원소의 원자%(at%) 오차(at%)
O 1.83 1.98
Si 67.14 9.45
P 0.15 0.17
C 28.45 15.65
Se 1.21 0.78
Cd 1.22 0.87
총합 100
상기 표 1을 참조하면, 실시예 3에 따라 형성된 CdSe 나노 패턴의 표면에는 Cd 및 Se의 원자%가 각각 1.22, 1.21로 거의 1:1임을 확인할 수 있어 CdSe 나노 패턴이 형성되어 있음을 확인할 수 있다. 또한, Cd, Se 이외에 C, O, Si, 및 P의 원소는 자연 산화물층 및 비정질 실리콘 기판에 포함된 것으로 여겨진다.
라만 스펙트럼(Raman Spectrum)
도 7은 실시예 3에 따라 형성된 CdSe 나노 패턴 및 제작예 2에 따라 준비된 기판에 대한 라만 스펙트럼의 결과이다. 라만 스펙트럼 분석을 위해 632.8nm He/Ne 레이저를 갖춘 homemade Ramboss Micro-Raman system spectrometer를 이용하였다.
도 7의 결과를 참조하면, 실시예 3에 따라 형성된 CdSe 나노 패턴은 약 208㎝-1에서 피크를 나타내었고, 이는 CdSe의 LO 포논 모드(phonon mode)와 일치하였다. 그러나, 제작예 2에 따라 준비된 기판은 약 208㎝-1에서 피크가 나타나지 않았다.
1: 압전 스테이지, 2: 기판, 3: n형의 제1 광전도성 재료층,
4: i형의 제2 광전도성 재료층, 5: p형의 제3 광전도성 재료층,
6: 광전도성 재료층, 7: 전해액,
8: 광원, 11: 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H) 제3 광전도성 재료(photoconductive material)층, 12: 자연 산화물층(native oxide layer)

Claims (20)

  1. 표면에 광전도성 재료층(photoconductive material layer) 및 산화물층을 순차로 포함하는 기판을 준비하는 단계;
    상기 기판의 산화물층 상의 패턴을 형성하고자 하는 영역에 전해액을 접촉시키는 단계;
    상기 기판 및 상기 전해액을 각각 전원에 연결된 제 1 전극 및 제 2 전극과 연결시키는 단계; 및
    상기 전해액에 선택적으로 광원을 조사하고 상기 제1 전극 또는 제2 전극에 전압을 인가하여 상기 기판의 산화물층 상에 패턴을 직접 형성하는 단계;를 포함하는 패턴의 형성방법.
  2. 제1항에 있어서, 상기 광전도성 재료층은 p형 또는 n형의 제 1 광전도성 재료층 및 i형(intrinsic-type)인 제 2 광전도성 재료층을 포함하는 패턴의 형성방법.
  3. 제2항에 있어서, 상기 광전도성 재료층은 n형 또는 p형의 제3 광전도성 재료층을 더 포함하는 패턴의 형성방법.
  4. 제1항에 있어서, 상기 광전도성 재료층은 결정질 실리콘(crystalline silicon), 비정질 실리콘(amorphous silicon, a-Si), 수소화된 비정질 실리콘(hydrogenated amorphous silicon, a-Si:H), 비정질 게르마늄(amorphous germanium), 수소화된 비정질 게르마늄/실리콘(a-Ge:H/a-Si-H), 비정질 셀레늄(a-Se), 비정질 갈륨(a-Ga), 비정질 적철석(hematite), 및 비정질 티타늄 산화물로부터 선택된 1종 이상을 포함하는 패턴의 형성방법.
  5. 제1항에 있어서, 상기 광전도성 재료층의 두께는 200nm 내지 900nm인 패턴의 형성방법.
  6. 제2항에 있어서, 상기 제 1 광전도성 재료층의 두께는 10nm 내지 30nm인 패턴의 형성방법.
  7. 제2항에 있어서, 상기 제 2 광전도성 재료층의 두께는 200nm 내지 700nm인 패턴의 형성방법.
  8. 제3항에 있어서, 상기 제 3 광전도성 재료층의 두께는 50nm 내지 150nm인 패턴의 형성방법.
  9. 제1항에 있어서, 상기 기판은 전도성 기판인 패턴의 형성방법.
  10. 제1항에 있어서, 상기 기판은 금속, 결정질 실리콘, 또는 ITO(Indium Tin oxide)를 포함하는 패턴의 형성방법.
  11. 제1항에 있어서, 상기 기판의 두께는 100nm 내지 500nm인 패턴의 형성방법.
  12. 제1항에 있어서, 상기 산화물층은 자연 산화물층(native oxide layer), SiO2층, Si3N4층, 또는 HfO2층을 포함하는 패턴의 형성방법.
  13. 제1항에 있어서, 상기 산화물층의 두께는 0.1nm 내지 3nm인 패턴의 형성방법.
  14. 제1항에 있어서, 상기 전해액은 Pt 전구체, MoOySz(여기서, 0≤ y ≤1, 1.9≤ z≤2.1) 전구체, CdSe 전구체, 및 PEDOT:PSS(poly(3,4-ethylenedioxythiophene):poly(styrenesulfonate)) 전구체로부터 선택된 1종 이상을 포함하는 패턴의 형성방법.
  15. 제1항에 있어서, 상기 전해액의 pH는 4 내지 7인 패턴의 형성방법.
  16. 제1항에 있어서, 상기 광원은 레이저, DMD(Digital Micromirror Device), LCD(Liquid Crystal Display), PDP(Plasma Display Panel), LED(Light-Emitting Diode), 및 OLED(Organic Light-Emitting Diode로 선택된 1종인 패턴의 형성방법.
  17. 제1항에 있어서, 상기 인가된 전압의 범위는 Ag/AgCl 전극 대비 -0.7V 내지 -0.4V인 패턴의 형성 방법.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020130081790A 2013-07-11 2013-07-11 패턴의 형성방법, 및 상기 방법을 이용한 촉매 및 전자 소자 KR101684578B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130081790A KR101684578B1 (ko) 2013-07-11 2013-07-11 패턴의 형성방법, 및 상기 방법을 이용한 촉매 및 전자 소자
PCT/KR2013/006658 WO2015005517A1 (ko) 2013-07-11 2013-07-25 패턴의 형성방법, 및 상기 방법을 이용한 촉매 및 전자 소자
US14/651,903 US9593427B2 (en) 2013-07-11 2013-07-25 Method for forming pattern and catalyst and electronic element using method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130081790A KR101684578B1 (ko) 2013-07-11 2013-07-11 패턴의 형성방법, 및 상기 방법을 이용한 촉매 및 전자 소자

Publications (2)

Publication Number Publication Date
KR20150007606A KR20150007606A (ko) 2015-01-21
KR101684578B1 true KR101684578B1 (ko) 2016-12-08

Family

ID=52280185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130081790A KR101684578B1 (ko) 2013-07-11 2013-07-11 패턴의 형성방법, 및 상기 방법을 이용한 촉매 및 전자 소자

Country Status (3)

Country Link
US (1) US9593427B2 (ko)
KR (1) KR101684578B1 (ko)
WO (1) WO2015005517A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106350846B (zh) * 2016-09-19 2018-06-22 长春理工大学 一种电化学沉积制备图案化有序α-Fe2O3纳米粒子阵列的方法
KR102049767B1 (ko) * 2017-12-06 2019-11-28 세종대학교산학협력단 레이저를 이용한 선택적 도금 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586609B1 (ko) 2005-01-06 2006-06-07 엘지전자 주식회사 질화갈륨계 발광 소자의 제조 방법
KR101211293B1 (ko) 2005-12-29 2012-12-11 엘지디스플레이 주식회사 전계를 이용한 미세패턴이 형성된 인쇄판의 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075013A (en) * 1976-09-13 1978-02-21 Ward Anthony T Electrophotochemical preparation of selenium photoconductive members
US4883579A (en) * 1984-04-27 1989-11-28 Molecular Devices Corporation Photoresponsive redox detection and discrimination
JPH0465815A (ja) * 1990-07-06 1992-03-02 Matsushita Electric Ind Co Ltd パターン作成方法
JPH0649679A (ja) 1992-08-03 1994-02-22 Dainippon Printing Co Ltd 微細パターンの形成方法
US6194108B1 (en) * 1996-10-17 2001-02-27 Fuji Xerox Co., Ltd. Image forming method and image forming device using same
JP3152192B2 (ja) * 1997-12-16 2001-04-03 富士ゼロックス株式会社 画像形成方法及びそれに用いる画像形成装置
JP2000356957A (ja) * 1999-06-15 2000-12-26 Fuji Xerox Co Ltd 導電性カラーフィルタ、その製造方法、製造装置及び液晶表示素子
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP4236081B2 (ja) * 2001-10-16 2009-03-11 大日本印刷株式会社 パターン形成体の製造方法
JP2003265949A (ja) 2002-03-15 2003-09-24 Casio Comput Co Ltd 微小流路構成体およびその製造方法
JP3723201B1 (ja) * 2004-10-18 2005-12-07 独立行政法人食品総合研究所 貫通孔を有する金属製基板を用いたマイクロスフィアの製造方法
KR20100020756A (ko) 2008-08-13 2010-02-23 인하대학교 산학협력단 패턴이 형성된 투명전극 및 이를 이용한 태양전지
KR101087829B1 (ko) * 2009-06-12 2011-11-30 한양대학교 산학협력단 전기화학반응을 이용한 탄소 패턴 형성방법
TW201113768A (en) * 2009-10-05 2011-04-16 Ind Tech Res Inst Writing and displaying device
WO2013168831A1 (ko) * 2012-05-07 2013-11-14 한국기계연구원 투명전도성 기판 및 그 제조 방법
US9580828B2 (en) * 2012-09-17 2017-02-28 The United States of America, as represented by the Secretary of Commerce (NIST) Self-terminating growth of platinum by electrochemical deposition
KR101572849B1 (ko) * 2013-04-23 2015-12-01 인제대학교 산학협력단 전기 화학 증착에 의한 나노 구조체의 제조 방법 및 이에 의하여 제조된 나노 구조체

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586609B1 (ko) 2005-01-06 2006-06-07 엘지전자 주식회사 질화갈륨계 발광 소자의 제조 방법
KR101211293B1 (ko) 2005-12-29 2012-12-11 엘지디스플레이 주식회사 전계를 이용한 미세패턴이 형성된 인쇄판의 제조방법

Also Published As

Publication number Publication date
US9593427B2 (en) 2017-03-14
KR20150007606A (ko) 2015-01-21
US20160108536A1 (en) 2016-04-21
WO2015005517A1 (ko) 2015-01-15

Similar Documents

Publication Publication Date Title
Li et al. Plasma-induced oxygen vacancies enabled ultrathin ZnO films for highly sensitive detection of triethylamine
Mameli et al. Area-selective atomic layer deposition of In2O3: H using a μ-plasma printer for local area activation
Vial et al. Porous Silicon Science and Technology: Winter School Les Houches, 8 to 12 February 1994
US8420043B2 (en) Nano-crystal diamond film, manufacturing method thereof, and device using nano-crystal diamond film
CN102656702B (zh) 包含石墨烯基层的电子装置和/或其制造方法
Dunn et al. Photochemical growth of silver nanoparticles on c-and c+ domains on lead zirconate titanate thin films
US8580100B2 (en) Metal deposition using seed layers
TWI535800B (zh) 包含合金化碳奈米管及奈米線複合物之大面積透明導電塗層以及製造該大面積透明導電塗層的方法
Hsu et al. Electrochemical nanoimprinting with solid-state superionic stamps
CN101828266A (zh) Ⅳ族纳米颗粒结以及由其构成的设备
FR2937055A1 (fr) Procede de fabrication a basse temperature de nanofils semiconducteurs a croissance laterale et transistors a base de nanofils, obtenus par ce procede
Wu et al. Stable solar water splitting with wettable organic-layer-protected silicon photocathodes
Lee et al. Scalable, highly stable Si-based metal-insulator-semiconductor photoanodes for water oxidation fabricated using thin-film reactions and electrodeposition
Kang et al. Transfer of ultrathin molybdenum disulfide and transparent nanomesh electrode onto silicon for efficient heterojunction solar cells
Peng et al. Boron-doped diamond nanowires for CO gas sensing application
Wu et al. Direct synthesis of high-density lead sulfide nanowires on metal thin films towards efficient infrared light conversion
KR101682501B1 (ko) 은 나노와이어 패턴층 및 그래핀층을 포함하는 투명전극 및 그 제조방법
Jia et al. Electrochemical deposition semiconductor ZnSe on a new substrate CNTs/PVA and its photoelectrical properties
WO2014097829A1 (ja) 太陽電池およびその製造方法、ならびに太陽電池モジュール
CN104465400A (zh) 无残留光学光刻胶石墨烯fet的制备及原位表征方法
Berkün et al. On frequency and voltage dependent physical characteristics and interface states characterization of the metal semiconductor (MS) structures with (Ti: DLC) interlayer
Yan et al. Si microwire array photoelectrochemical cells: Stabilized and improved performances with surface modification of Pt nanoparticles and TiO2 ultrathin film
KR101684578B1 (ko) 패턴의 형성방법, 및 상기 방법을 이용한 촉매 및 전자 소자
Thompson et al. Macroscale and nanoscale photoelectrochemical behavior of p-Type Si (111) covered by a single layer of graphene or hexagonal boron nitride
Park et al. Surface‐Passivated Vertically Oriented Sb2S3 Nanorods Photoanode Enabling Efficient Unbiased Solar Fuel Production

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 4