KR101674397B1 - 열압축 본딩 중에 다수의 반도체 디바이스들을 유지하기 위한 디바이스 및 본딩 방법 - Google Patents

열압축 본딩 중에 다수의 반도체 디바이스들을 유지하기 위한 디바이스 및 본딩 방법 Download PDF

Info

Publication number
KR101674397B1
KR101674397B1 KR1020140095649A KR20140095649A KR101674397B1 KR 101674397 B1 KR101674397 B1 KR 101674397B1 KR 1020140095649 A KR1020140095649 A KR 1020140095649A KR 20140095649 A KR20140095649 A KR 20140095649A KR 101674397 B1 KR101674397 B1 KR 101674397B1
Authority
KR
South Korea
Prior art keywords
semiconductor devices
holding
substrate
bonding
pneumatic
Prior art date
Application number
KR1020140095649A
Other languages
English (en)
Other versions
KR20150014395A (ko
Inventor
만 청 찬
춘 허 판
Original Assignee
에이에스엠 테크놀러지 싱가포르 피티이 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 테크놀러지 싱가포르 피티이 엘티디 filed Critical 에이에스엠 테크놀러지 싱가포르 피티이 엘티디
Publication of KR20150014395A publication Critical patent/KR20150014395A/ko
Application granted granted Critical
Publication of KR101674397B1 publication Critical patent/KR101674397B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/7531—Shape of other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part

Abstract

열압축 본딩 중에 복수의 반도체 디바이스들을 유지하기 위한 디바이스로서, 본체; 본체의 제 1 측면에 있는 복수의 지지면들로서, 각각의 지지면은 열압축 본딩 중에 적어도 하나의 반도체 디바이스를 유지하도록 구성되는, 복수의 지지면들; 및 본체 내의 복수의 내부 도관들로서, 각각의 내부 도관은 본체의 제 1 측면에 있는 지지면들의 각각의 지지면의 개구로부터 본체의 제 2 측면에 있는 개구로 연장하는, 복수의 내부 도관들을 포함하는 디바이스가 개시된다. 특히, 본체의 제 2 측면에 있는 개구들은 그와 유체 연통하도록 개별 공압 경로들에 접속되도록 구성되고, 각각의 공압 경로는 본체의 제 1 측면에 있는 지지면들의 개구들이 본체의 제 1 측면에 있는 지지면들에 대해 하나 이상의 반도체 디바이스들을 선택적으로 유지하거나 그로부터 반도체 디바이스들을 해제하게 동작하도록 하는 독립 제어형 공압 흡인력을 갖는다. 열압축 본딩 중에 반도체 디바이스들을 유지하기 위한 장치, 및 열압축 본딩을 통해 복수의 반도체 디바이스들을 기판에 본딩하는 방법이 또한 개시된다.

Description

열압축 본딩 중에 다수의 반도체 디바이스들을 유지하기 위한 디바이스 및 본딩 방법{DEVICE FOR HOLDING MULTIPLE SEMICONDUCTOR DEVICES DURING THERMOCOMPRESSION BONDING AND METHOD OF BONDING}
본 발명은 다수의 반도체 디바이스들을 유지하기 위한 유지 디바이스에 관한 것으로서, 특히 한정적인 것은 아니지만, 반도체 디바이스들의 공급부로부터 기판으로의 반도체 디바이스들의 이송, 및 열압축 본딩을 통한 기판으로의 반도체 디바이스들의 본딩에 관한 것이다.
통상의 플립칩(flip chip) 열압축 본딩 프로세스에서, 플립칩이 진공 흡인력에 의해 플립칩 본더(bonder)의 본드 헤드의 본드 콜렛(collet) 상에 유지된다. 이에 따라, 플립칩들은 열압축 본딩을 위해 플립칩들의 공급부로부터 기판으로 개별적으로 이송될 수 있다. 플립칩이 본드 콜렛 상에 유지된 후에, 이미징 시스템이 그에 대한 본딩을 위해 원하는 기판 위치에 관련하는 플립칩 위치를 결정하는데 사용된다. 구체적으로, 이미징 시스템은 플립칩 위치를 결정하기 위한 업룩(uplook) 패턴 인식 시스템을 포함한다. 업룩 패턴 인식 시스템은 고정식 또는 이동식 업룩 카메라일 수 있다. 이미징 시스템은 플립칩이 본딩되는 것을 원하는 기판 위치를 식별하기 위한 다운룩(downlook) 패턴 인식 시스템을 또한 포함한다. 다운룩 패턴 인식 시스템은 통상적으로 기판의 원하는 본드 패드 위치를 위치결정하기 위한 이동식 다운룩 카메라이다. 이미징 시스템에 의해 캡처된 데이터에 기초하여, 플립칩 본더의 본드 헤드는 이에 따라, 플립칩이 기판 상에 정확하게 배치될 수 있도록 본드 콜렛을 재위치시키기 위해, X축 및/또는 Y축을 따라 수평으로 이동하고 그리고/또는 세타의 각도만큼 수직 Z축 둘레로 회전할 것이다. 그 후에, 본드 콜렛은 플립칩이 원하는 본드 패드 위치와 접촉하고 열압축 본딩이 이어서 수행될 때까지 기판의 원하는 본드 패드 위치를 향해 Z축 속도에서 수직 Z축을 따라 수직으로 하향으로 이동될 것이다. 프로세스 사이클은 본드 콜렛에 의해 취출되는 다음의 플립칩에 대해 반복되고, 각각의 프로세스 사이클은 통상적으로 약 3.5초를 필요로 한다. 이에 따라, 시간-당-유닛(UPH)의 견지에서 종래의 플립칩 본더의 처리량 용량은 약 500개이다. 플립칩 열압축 본딩 프로세스는 또한 플립칩과 기판 사이의 본드력 프로파일, 본드 콜렛의 온도 프로파일 및 본드 콜렛의 위치 프로파일과 같은 다양한 프로파일로의 접착을 수반한다.
기판으로의 개별적인 플립칩의 이송에 기인하여, 열압축 본딩을 수행하기 위한 플립칩 본더의 처리량 용량은 제한된다. 이는 플립칩들과 플립칩들이 본딩되는 기판의 대응 본드 패드 위치들 사이의 정밀한 정렬을 위한 요구, 플립칩들과의 접촉시에 기판 본드 패드들 상에 분배된 접착제들 내의 공기 공극들(voids)의 형성을 회피하는데 요구되는 저속의 Z축 속도, 경화 시간을 증가시키는 플립칩들과 접착제들 사이의 접촉을 위해 요구된 저온, 열압축 본딩 프로세스의 각각의 사이클의 기간을 증가시키는 플립칩들을 가열하기 위한 긴 가열 시간, 및 다음의 플립칩이 취출되기 전에 본드 콜렛을 냉각하기 위한 긴 냉각 시간과 같은, 다양한 작동 고려 사항들에 의해 악화된다.
따라서, 본 발명의 목적은 열압축 본딩을 위한 종래의 플립칩 본더의 제한을 개선하고, 하나 이상의 유용한 선택을 일반 대중에게 제공하는 것이다.
본 발명의 제 1 양태는 열압축 본딩 중에 복수의 반도체 디바이스들을 유지하기 위한 디바이스이다. 복수의 반도체 디바이스 유지 디바이스는 본체; 본체의 제 1 측면에 있는 복수의 지지면들로서, 각각의 지지면은 열압축 본딩 중에 적어도 하나의 개별 반도체 디바이스를 유지하도록 구성되는, 복수의 지지면들; 및 상기 본체 내의 복수의 내부 도관들로서, 각각의 내부 도관은 본체의 제 1 측면에 있는 지지면들의 각각의 지지면의 개구로부터 본체의 제 2 측면에 있는 개구로 연장하는, 복수의 내부 도관들을 포함한다. 특히, 본체의 제 2 측면에 있는 개구들은 각각의 공압 경로들에 유체 연통하게 접속되도록 구성되고, 각각의 공압 경로는 본체의 제 1 측면에 있는 지지면들의 개구들이 본체의 제 1 측면에 있는 지지면들에 대해 반도체 디바이스들을 선택적으로 유지하거나 그 지지면으로부터 반도체 디바이스들을 해제하게 동작하도록 하는 독립 제어형 공압 흡인력을 갖는다.
본 발명의 제 2 양태는 반도체 디바이스들의 열압축 본딩을 위한 장치이다. 장치는 히터 및 히터에 결합된 상기 복수의 반도체 디바이스 유지 디바이스를 포함하고, 상기 히터는 상기 복수의 반도체 디바이스 유지 디바이스를 가열하도록 동작하여 이에 의해 유지되고 있는 반도체 디바이스들을 가열한다.
본 발명의 제 3 양태는 열압축 본딩을 통해 복수의 반도체 디바이스들을 기판에 본딩하는 방법으로서, 상기 복수의 반도체 디바이스 유지 디바이스를 사용하여 반도체 디바이스들의 공급부로부터 기판에 복수의 반도체 디바이스들을 이송하는 단계; 및 열압축 본딩을 통해 반도체 디바이스들을 기판에 본딩하는 단계를 포함하는 방법이다.
본 발명의 몇몇 바람직하지만 선택적인 특징들/단계들이 종속 청구항들에 규정되어 있다.
본 발명의 바람직한 실시예가 이제 첨부 도면을 참조하여 설명될 것이다.
도 1은 본 발명의 제 1 바람직한 실시예에 따른 히터 및 콜렛을 포함하는 플립칩 본더의 본드 헤드를 도시하는 도면.
도 2a는 단지 분해될 때의 도 1의 본드 헤드의 히터 및 콜렛을 도시하는 도면이고, 도 2b는 도 2a에 도시된 방향에서 라인 A-A'를 따라 볼 때 콜렛의 단면도.
도 3은 본 발명의 제 2 바람직한 실시예에 따른 상이한 콜렛을 도시하는 도면.
도 4는 종래의 기판의 전형적인 레이아웃을 도시하는 도면.
도 5는 제 1 바람직한 열압축 본딩의 방법을 통해 도 4의 기판에 플립칩들을 동시에 본딩하는 단계를 도시하는 도면.
도 6은 제 2 바람직한 열압축 본딩의 방법을 통해 도 4의 기판에 플립칩들을 개별적으로 배치하는 단계를 도시하는 도면.
도 7은 제 3 바람직한 열압축 본딩의 방법을 통해 도 4의 기판에 플립칩들을 개별적으로 배치하는 단계를 도시하는 도면.
도 1은 반도체 디바이스들(특히, 플립칩들)과 기판[예를 들어, 리드 프레임 또는 비스말레이미드 트리아진(BT) 기판] 사이의 열압축 본딩을 위한 반도체 디바이스 본더(특히, 플립칩 본더)의 본드 헤드(100)를 도시한다. 본드 헤드(100)는 히터(102)와, 공압 진공 흡인력을 통해 히터(102)에 결합된 디바이스[특히, 본 발명의 제 1 실시예에 따른 콜렛(104)]를 포함한다. 콜렛(104)은 열압축 본딩 중에 복수의 반도체 디바이스들을 유지하도록 구성되고, i) 본체(106); (ii) 본체(106)의 제 1 측면(106a)에 있는 복수의 지지면들(108)로서, 각각의 지지면(108)은 열압축 본딩 중에 적어도 하나의 개별 반도체 디바이스를 유지하도록 구성되는 복수의 지지면들(108); 및 iii) 본체(106) 내의 복수의 내부 도관들(110)(도 2b 참조)로서, 각각의 내부 도관(110)은 본체(106)의 제 1 측면(106a)에 있는 지지면들(108) 중 각각의 하나의 개구(110a)로부터 본체(106)의 제 2 측면(106b)에 있는 개구(110b)로 연장하는 복수의 내부 도관들(110)을 포함한다. 구체적으로, 본체(106)의 제 2 측면(106b)에 있는 개구들(110b)은 개별 공압 진공 경로들(112)과 유체 연통하도록 동작하고, 각각의 진공 경로(112)는 독립 제어형 공압 진공 흡인력을 갖는다. 따라서, 본체(106)의 제 1 측면(106a)에 있는 지지면들(108)의 개구들(110a)은 본체(106)의 제 1 측면(106a)에 있는 지지면들(108)에 대해 하나 이상의 반도체 디바이스들을 선택적으로 유지하거나 그 지지면으로부터 반도체 디바이스들을 해제하도록 동작한다.
도 2a는 단지 분해될 때의 본드 헤드(100)의 히터(102) 및 콜렛(104)을 도시하고, 히터(102) 및 콜렛(104)의 각각의 평면도를 도시한다. 콜렛(104)의 평면도는 다수의 반도체 디바이스 통로들(200a) 및 콜렛 통로(200b)를 포함하는 복수의 공압 진공 통로들(200)을 포함하는 본체(106)의 제 2 측면(106b)을 드러낸다. 반도체 디바이스 통로들(200a)은 전술된 바와 같이 개별 진공 경로들(112)과 유체 연통하도록 동작하고, 반면에 콜렛 통로(200b)는 또한 독립적으로 제어되는 공압 진공 흡인력으로 다른 공압 진공 경로(113)와 유체 연통하도록 동작한다.
도 2a에 도시된 히터(102)의 평면도에 대해, 히터(102)는 제 1 관통 구멍들(202a) 및 제 2 관통 구멍(202b)을 포함하는 복수의 관통 구멍들(202)을 포함하는 것을 볼 수 있다. 제 1 관통 구멍들(202a)은 개별 진공 경로들(112)과 유체 연통하도록 동작하고, 반면에 제 2 관통 구멍(202b)은 다른 진공 경로(113)와 유체 연통하도록 동작한다. 특히, 진공 경로들(112)은 개별 공압 진공 소스들(V1, V2)에 접속되고, 반면에 진공 경로(113)는 다른 공압 진공 소스(V3)에 접속된다. 이는 반도체 디바이스들이 콜렛(104)에 의해 선택적으로 유지되게 하고, 콜렛(104)이 각각의 진공 흡인력들을 통해 히터(102)에서 유지되게 한다.
히터(102) 및 콜렛(104)의 모두는 평면형 구조를 포함하기 때문에, 콜렛(104)이 히터(102)에 대해 유지될 때, 히터(102)의 베이스면은 콜렛(104)의 상부면[즉, 제 2 측면(106b)]과 접촉하여 히터(102)와 콜렛(104) 사이에 각각의 밀폐된 진공 경로들을 형성한다. 따라서, 히터(102)의 제 1 관통 구멍들(202a), 반도체 디바이스 통로들(200a) 및 콜렛(104)의 내부 도관들(110)을 따라 발생된 진공 흡인력들은 콜렛(104)의 각각의 지지면들(108)에 반도체 디바이스들을 유지하는 것이 가능하고, 반면에 히터(102)의 제 2 관통 구멍(202b) 및 콜렛 통로(200b)를 따라 발생된 진공 흡인력은 히터(102)에 대해 콜렛(104)을 유지하는 것이 가능하다.
진공 경로들(112, 113)을 따른 진공 흡인력들은 독립적으로 제어되기 때문에, 콜렛(104)은 2개의 반도체 디바이스들을 동시에 유지하고, 지지면들(108) 중 어느 하나에 단일의 반도체 디바이스를 유지하거나, 또는 전혀 아무것도 유지하지 않을 수 있다. 더욱이, 콜렛(104)은 진공 경로(113)를 따른 진공 흡인력이 스위칭 온될 때 히터(102)와 결합하도록 이루어질 수 있고, 상기 진공 흡인력이 스위칭 오프될 때 히터(102)로부터 탈착되어 분리되도록 이루어질 수 있다.
더 구체적으로, 콜렛(104)의 본체(106)의 제 2 측면(106b)에 있는 개구들(110b)의 각각은 반도체 디바이스 통로들(200a)의 각각의 통로의 단부에 배열된다. 게다가, 각각의 반도체 디바이스 통로들(200a)은 90도의 각도를 갖는 꼬임부(kink)(204)를 포함한다. 다른 한편으로는, 콜렛 통로(200b)는 본체(106)의 제 2 측면(106b)의 주연부 주위에 배열되어, 진공 흡인력이 이에 따라 상기 주연부 주위에 분포될 수 있어 히터(102)에 대해 콜렛(104)을 유지한다.
도 2b는 도 2a에 도시된 방향에서 라인 A-A'를 따라 볼 때의 콜렛(104)의 단면도이다. 내부 도관들(110)은 본체(106)의 제 1 측면(106a)에 있는 지지면들(108)의 각각의 개구들(110a)로부터 본체(106)의 제 2 측면(106b)에 있는 각각의 개구들(110b)로 연장하는 것을 볼 수 있다. 콜렛(104)의 지지면들(108)은 콜렛의 본체(106)의 제 1 측면(106a) 상에 배열된 각각의 접촉 패드들(206)의 표면들에 대응하는 것을 또한 볼 수 있다.
도 3은 본 발명의 제 2 실시예에 따른 상이한 콜렛(300)을 도시한다. 본 발명의 제 2 실시예의 콜렛(300)은 접촉 패드들의 특징에 관한 것을 제외하고는, 제 1 실시예의 콜렛(104)과 유사하다. 특히, 제 2 실시예의 콜렛(300)은 상이한 크기들의 접촉 패드들(302)을 포함하여, 접촉 패드들(302)의 지지면들(302a)이 상이한 크기 및 두께의 상이한 반도체 디바이스들[플립칩들(304, 306)로서 도시됨]을 수용하여 유지하기 위한 상이한 높이들(또는 레벨들)에 배열된다. 접촉 패드들(302)의 지지면들(302a)은 상이한 반도체 디바이스들을 유지하기 위한 상이한 표면적들을 또한 포함할 수 있다는 것이 이해되어야 한다.
열압축 본딩을 통해 기판(예를 들어, 리드 프레임)에 반도체 디바이스들(예를 들어, 플립칩들)을 본딩하는 다양한 방법들이 이제 설명될 것이다. 특히, 이들 방법들의 각각은 본 발명의 제 1 실시예에 따른 콜렛(104)을 사용하여 기판에 반도체 디바이스들을 이송하는 단계를 포함한다. 그러나, 본 발명의 제 2 실시예의 콜렛(300)이 또한 상황들이 허용되면 사용될 수도 있다는 것을 이해할 것이다.
도 4는 본드 패드들의 4개의 블록들을 포함하는 종래의 기판(400)의 전형적인 레이아웃을 도시하고, 각각의 블록은 4개의 행들 및 4개의 열들을 가로질러 배열된 본드 패드들을 갖는다. 이에 따라 기판(400)은 4개의 행들 및 16개의 열들을 가로질러 배열된 총 64개의 본드 패드들을 포함한다. 도 4에 도시된 바와 같이, 기판(400)은 반도체 디바이스들과 본딩을 위해 적합하지 않은 2개의 불량 본드 패드들(음영 박스들로 지시됨)을 포함한다. 이에 따라, 반도체 디바이스 본더(예를 들어, 플립칩 본더)는 바람직하게는 임의의 불량 본드 패드들로의 반도체 디바이스들의 본딩을 회피하여, 이에 의해 낭비를 회피하기 위해 그 프로세서 내의 이들 불량 본드 패드들의 각각의 위치들을 기록해야 한다. 양품(good) 본드 패드들에 대해, 비도전성 페이스트(NCP) 또는 플럭스와 같은 접착제들이 본딩에 앞서 기판(400) 상의 양품 본드 패드들의 각각 상에 사전 도포된다.
도 5는 열압축 본딩 프로세스의 제 1 방법에 따라, 콜렛(104)을 사용하여 플립칩 본더에 의한 열압축 본딩을 통해 기판(400)에 2개의 플립칩들(502)을 동시에 본딩하는 단계를 도시한다. 구체적으로, 이 방법은 플립칩들의 공급부(500)로부터 기판(400)으로 2개의 플립칩들(502)을 동시에 이송하는 단계를 또한 포함한다. 이는 콜렛(104)에 대해 플립칩들(502)을 유지하기 위해 진공 경로들(112)을 따라 진공 소스들(V1, V2)을 활성화함으로써 행해진다. 콜렛(104)에 의해 유지될 때 플립칩들(502)의 상대 위치는 기판(400) 상의 대응 본드 패드 위치들의 상대 위치에 정합해야 한다는 것에 주목하기 바란다. 바람직하게는, 플립칩들(502)의 상대 위치와 대응 본드 패드 위치들의 상대 위치 사이의 정확도는 2 미크론의 정확도 임계치 내에 있어야 한다. 플립칩들의 공급부(500)로부터 기판(400)으로 플립칩들(502)을 동시에 이송하고 이송된 플립칩들을 열압축 본딩을 통해 기판(400)에 동시에 본딩함으로써, 플립칩 본더의 UPH는 약 1000개로 추정된다. 달리 말하면, 플립칩 본더의 처리량 용량은 종래의 열압축 본딩 방법들에 비교할 때, 콜렛(104)의 사용을 통해 약 100%만큼 증가될 수 있다.
도 6은 열압축 본딩 프로세스의 제 2 방법에 따라, 2개의 플립칩들이 기판(400) 상에 개별적으로 배치되기 전에 이미징 디바이스(도시 생략)를 사용하여 콜렛(104)에 의해 유지되는 2개의 플립칩들(602a, 602b)을 개별적으로 정렬하는 단계를 도시한다. 구체적으로, 이 방법은 콜렛(104)을 사용하여 플립칩 본더에 의해 플립칩들의 공급부(500)로부터 기판(400)에 2개의 플립칩들(602a, 602b)을 동시에 이송하는 단계; 이미징 디바이스를 사용하여 기판(400) 상의 대응 본드 패드 위치들에 대해 제 1 플립칩(602a) 및 제 2 플립칩(602b)을 정렬하고 그 후에 열압축 본딩을 수행하지 않고 기판(400) 상에 제 1 플립칩(602a)을 배치하는 단계; 제 2 플립칩(602b)을 후퇴시키고 이를 이미징 디바이스에 의해 미리 유도되었던 관련 위치 정보를 사용하여 기판(400) 상의 대응 본드 패드 위치에 대해 정렬하고 그 후에 기판(400) 상에 제 2 플립칩(602b)을 배치하는 단계; 및 마지막으로 기판(400) 상에 2개의 플립칩들(602a, 602b)과 관련하여 열압축 본딩을 동시에 수행하는 단계를 포함한다. 특히, 대응 본드 패드 위치들에 대해 각각의 플립칩들(602a, 602b)을 정렬하는 단계들은 이미징 디바이스에 대해 콜렛(104)을 다시 위치설정하는 단계를 포함한다.
접착제는 기판(400)의 본드 패드들 상에 미리 도포되어 있기 때문에, 기판(400) 상에 배치되는 제 1 플립칩(602a)의 위치는 열압축 본딩이 시작되지 않았더라도 유지될 수 있다. 기판(400) 상에 제 1 플립칩(602a)을 배치할 때, 진공 소스(VS1)는 바람직하게는 콜렛(104)에 대해 제 1 플립칩(602a)을 미리 유지하는 진공 흡인력을 비활성화하도록 제어된다는 것을 이해할 것이다. 그러나, 진공 소스(VS2)는 콜렛(104)에 대해 유지되는 남아 있는 제 2 플립칩(602b)이 대응 진공 흡인력에 의해 적소에 계속 유지되도록 활성화 유지된다.
바람직하게는, 제 1 플립칩(602a)이 기판(400) 상에 배치된 후에, 플립칩 본더의 본드 헤드(100)는 기판(400) 상의 제 2 본드 패드 위치에 대해 제 2 플립칩(602b)을 정렬할 때 제 1 플립칩(602a)[기판(400) 상에 배치됨]의 위치를 방해하는 것을 회피하기 위해, 콜렛(104)과 제 1 플립칩(602a) 사이에 충분한 공간을 생성하도록 상향으로 이동한다. 본드 헤드(100)의 상향 운동 중에, 제 1 플립칩(602a)[이제 기판(400) 상에 배치되어 있음]을 미리 유지하고 있는 지지면(108)의 대응 개구(110a)로부터의 포지티브(positive) 가스압이 생성될 수 있어, 기판(400) 상에 제 1 플립칩(602a)의 위치를 더 양호하게 유지한다. 이는 콜렛(104)의 대응 내부 도관(110)을 통해 포지티브 가스압을 생성하기 위해 공압 진공 소스(VS1)를 제어함으로써 행해진다.
이 경우에, 이송된 플립칩들(602a, 602b)은 이들이 그 위에 개별적으로 배치되기 전에 기판(400)의 대응 본드 패드 위치들에 대해 개별적으로 정렬되기 때문에, 콜렛(104)에 의해 유지될 때 플립칩들(602a, 602b)의 상대 위치와 대응 본드 패드 위치들의 상대 위치 사이의 정확도 임계치는 2 미크론보다 많게 완화될 수 있다. 이러한 방법은 약 830개의 추정 UPH를 제공할 수 있다. 달리 말하면, 플립칩 본더의 처리량 용량은 종래의 열압축 본딩 방법들과 비교하여, 콜렛(104)의 사용을 통해 약 66%만큼 증가될 수 있다.
열압축 본딩 프로세스의 제 3 방법은 또한 콜렛(104)의 사용을 포함한다. 구체적으로, 이 방법은 이송 디바이스를 사용하여 플립칩 본더에 의해 플립칩들의 공급부(500)로부터 기판(400)에 개별적으로 플립칩들을 이송하는 초기 단계; 이미징 디바이스를 사용하여 기판(400) 상의 대응 본드 패드 위치에 대해 개별적으로 각각의 이송된 플립칩을 정렬하고 그 후에 열압축 본딩을 수행하지 않고 그 위에 플립칩을 배치하는 단계를 포함한다. 이송 디바이스는 단일의 반도체 디바이스를 유지하도록 구성되는 종래의 콜렛일 수도 있다.
특히, 플립칩들은 기판(400) 상의 본드 패드들의 교번적인 행들, 즉 행 1, 행 3, 행 5, 행 7 등 상에 개별적으로 배치된다. 그러나, 플립칩들은 기판(400) 상의 본드 패드들의 홀수 행들 상에 개별적으로 배치되어야 하는 것으로 이해하지는 않아야 한다. 대신에, 플립칩들은 콜렛(104)이 유지되도록 구성되는 플립칩들의 수의 배수들에 1을 추가하여 대응하는 본드 패드들의 행들 상에 배열되어야 하는 것으로 이해해야 한다. 이는 콜렛(104)의 상이한 구성이 3개의 플립칩들을 유지하도록 구성되면, 플립칩들이 3의 배수들에 1을 추가하여 대응하는 본드 패드들의 행, 즉 행 1, 행 4, 행 7, 행 10 등 상에 개별적으로 배치될 수도 있다는 것을 의미한다.
플립칩들이 기판(400) 상에 개별적으로 배치된 후에, 플립칩 본더의 본드 헤드(100)는 이어서 본 발명의 제 1 실시예의 콜렛(104)으로 이송 디바이스를 교체하도록 그 자체로 다시 위치설정될 것이다. 그 후에, 플립칩들의 공급부(500)로부터의 플립칩들은 이어서 교체된 콜렛(104)을 사용하여 기판(400)에 이송된다. 특히, 플립칩들은 행 2, 행 4, 행 6 등에 대응하는 본드 패드들의 교번적인 행들 상에 개별적으로 배치된다.
마찬가지로, 콜렛(104)에 의해 유지되는 플립칩을 기판(400)에 대해 정렬하는 단계가 배치 정확도를 보장하도록 수행된다. 도 7을 참조하면, 플립칩(702a)이 행 2를 따라 기판(400) 상의 대응 본드 패드 위치 상에 배치됨에 따라, 임의의 대응하는 플립칩을 유지하지 않는 콜렛(104)의 본체(106)의 지지면(108) 중 하나는 행 1을 따라 대응 본드 패드 상의 존재하는 플립칩(702b)과 접촉한다. 따라서, 이는 이송된 플립칩(702a)과 존재하는 플립칩(702b) 모두가 열압축 본딩을 통해 기판(400)에 동시에 본딩되게 한다. 이러한 방법은 약 630개의 추정 UPH를 제공할 수도 있다. 달리 말하면, 플립칩 본더의 처리량 용량은 종래의 열압축 본딩 방법들과 비교하여, 콜렛(104)의 사용을 통해 약 26%만큼 증가될 수 있다.
이 경우에, 플립칩들은 콜렛(104)에 의해 기판(400)에 개별적으로 이송되지만, 2개 이상의 플립칩들은 동일한 수의 플립칩들을 유지하는 것이 가능한 콜렛(104)의 상이한 구성에 의해 동시에 이송될 수도 있다는 것을 이해할 것이다.
실제로, 기판들은 보통 도 4에 도시된 바와 같이 불량 본드 패드들을 포함할 것이다. 기판(400) 상에 플립칩들을 개별적으로 배치함으로써, 플립칩 본더는 어떠한 반도체 디바이스도 불량 본드 패드들 중 임의의 하나에 본딩되지 않고 이에 의해 낭비를 회피하는 것을 유리하게 보장할 수 있다.
청구된 바와 같은 본 발명의 범주 내의 다양한 다른 실시예들이 또한 예상될 수 있다. 예를 들어, 콜렛(104)의 바람직한 실시예들은 열압축 본딩 중에 2개의 반도체 디바이스들을 동시에 유지하기 위한 2개의 지지면들(108)을 포함하는 것으로서 설명되어 있지만, 콜렛(104)의 다른 실시예들은 동일한 수의 반도체 디바이스들을 유지하기 위한 3개 이상의 이러한 지지면들(108)을 포함할 수 있다는 것이 이해되어야 한다. 기판(400)은 보강재 상의 재구성된 기판일 수도 있다는 것을 또한 이해할 것이다.

Claims (20)

  1. 열압축 본딩 중에 복수의 반도체 디바이스들을 유지하기 위한 유지 디바이스로서,
    본체;
    상기 본체의 제 1 측면에 있는 복수의 지지면들로서, 각각의 지지면은 열압축 본딩 중에 적어도 하나의 반도체 디바이스를 유지하도록 구성되는, 상기 복수의 지지면들;
    상기 본체 내의 복수의 내부 도관들로서, 각각의 내부 도관은 상기 본체의 제 1 측면에 있는 지지면들 각각의 지지면의 개구로부터 상기 본체의 제 2 측면에 있는 개구로 연장하는, 상기 복수의 내부 도관들; 및
    상기 본체의 제 2 측면의 표면을 따라 배열되는 폐쇄형 콜렛 통로로서, 상기 반도체 디바이스를 히터에서 유지하기 위한 상기 본체 상의 밀폐된 진공 경로를 형성하는 추가의 공압 경로와 유체 연통하도록 작동하는 상기 폐쇄형 콜렛 통로;를 포함하고,
    상기 본체의 제 2 측면에 있는 개구들 각각은 각각의 제 1 공압 경로들과 유체 연통하게 접속되도록 구성되고, 각각의 상기 제 1 공압 경로는 상기 본체의 제 1 측면에 있는 지지면들의 상기 개구들이 상기 본체의 제 1 측면에 있는 지지면들에 하나 이상의 반도체 디바이스들을 선택적으로 유지하거나 상기 지지면들로부터 상기 반도체 디바이스들을 해제하게 동작하도록 하는 독립 제어형 공압 흡인력을 갖는, 유지 디바이스.
  2. 제 1 항에 있어서, 상기 본체의 상기 제 2 측면은 상기 제 1 공압 경로들 각각의 공압 경로와 유체 연통하도록 동작하는 복수의 제 1 공압 통로들을 더 포함하는, 유지 디바이스.
  3. 제 2 항에 있어서, 상기 본체의 상기 제 2 측면에 있는 상기 개구들 각각은 상기 제 1 공압 통로들 각각의 공압 통로의 단부에 배열되는, 유지 디바이스.
  4. 제 2 항에 있어서, 상기 제 1 공압 통로들 각각은 꼬임부를 포함하는, 유지 디바이스.
  5. 제 1 항에 있어서, 상기 본체의 상기 제 2 측면은 독립 제어형 공압 흡인력을 갖는 상기 추가의 공압 경로와 유체 연통하도록 동작하는 상기 콜렛 통로를 포함하는, 유지 디바이스.
  6. 제 5 항에 있어서, 상기 콜렛 통로는 상기 본체의 상기 제 2 측면의 주연부를 따라 배열되는, 유지 디바이스.
  7. 제 1 항에 있어서, 상기 본체의 상기 제 1 측면에 있는 상기 지지면들은 상이한 반도체 디바이스들을 유지하기 위해 상이한 높이들에 배열되는, 유지 디바이스.
  8. 제 1 항에 있어서, 상기 본체의 상기 제 1 측면에 있는 지지면들은 상이한 반도체 디바이스들을 유지하기 위한 상이한 표면적들을 포함하는, 유지 디바이스.
  9. 열압축 본딩 중에 반도체 디바이스들을 유지하기 위한 장치로서,
    히터; 및
    상기 히터에 결합된 제 1 항에 따른 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스를 포함하고,
    상기 히터는 제 1 항에 따른 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스를 가열하도록 동작하여 이에 의해 유지되고 있는 상기 반도체 디바이스들을 가열하는, 장치.
  10. 제 9 항에 있어서, 상기 히터는 상기 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스의 본체 내의 내부 도관들 각각과 유체 연통하도록 동작하는 복수의 관통 구멍들을 포함하는 장치.
  11. 제 10 항에 있어서, 상기 본체의 상기 제 2 측면은 상기 제 1 공압 경로들 각각과 유체 연통하도록 동작하는 복수의 제 1 공압 통로들을 더 포함하고, 상기 히터의 관통 구멍들 각각 및 상기 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스의 본체의 상기 제 2 측면에 있는 대응 개구는 상기 본체의 상기 제 2 측면 상의 상기 제 1 공압 통로들 각각의 반대편 단부들에 배열되는, 장치.
  12. 제 11 항에 있어서, 상기 히터는, 상기 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스의 본체를 유지하기 위해 독립 제어형 공압 흡인력을 갖는 추가의 공압 경로와 유체 연통하도록 동작하는 추가의 관통 구멍을 더 포함하여, 상기 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스가 상기 히터에 탈착식으로 결합되도록 동작하게 되는, 장치.
  13. 열압축 본딩을 통해 복수의 반도체 디바이스들을 기판에 본딩하는 방법으로서,
    제 1 항에 따른 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스를 사용하여 반도체 디바이스들의 공급부로부터 복수의 반도체 디바이스들을 상기 기판에 이송하는 단계; 및
    열압축 본딩을 통해 상기 반도체 디바이스들을 상기 기판에 본딩하는 단계;를 포함하는 방법.
  14. 제 13 항에 있어서, 상기 반도체 디바이스들을 이송하는 단계는 상기 반도체 디바이스들을 웨이퍼로부터 상기 기판으로 동시에 이송하는 것을 포함하는 방법.
  15. 제 14 항에 있어서, 상기 반도체 디바이스들을 상기 기판에 본딩하는 단계는,
    이미징 디바이스를 사용하여 상기 기판에 대해 상기 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스에 의해 유지되는 반도체 디바이스들을 개별적으로 정렬하는 단계; 및
    열압축 본딩을 통해 상기 반도체 디바이스들을 상기 기판에 본딩하는 단계;를 포함하는 방법.
  16. 제 15 항에 있어서, 상기 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스에 의해 유지되는 반도체 디바이스들 중 첫번째 반도체 디바이스를 정렬하는 단계 후에, 상기 방법은 열압축 본딩을 수행하지 않고 상기 기판 상에 상기 반도체 디바이스들 중 첫번째 반도체 디바이스를 배치하는 단계를 더 포함하는 방법.
  17. 제 16 항에 있어서, 상기 기판 상에 상기 반도체 디바이스들 중 첫번째 반도체 디바이스를 배치하는 단계 후에 상기 이미징 디바이스에 대해 상기 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스를 다시 위치설정하는 단계를 더 포함하는 방법.
  18. 제 17 항에 있어서, 상기 기판 상에 상기 반도체 디바이스들 중 첫번째 반도체 디바이스의 위치를 유지하기 위해, 상기 반도체 디바이스들 중 첫번째 반도체 디바이스를 미리 유지한, 상기 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스의 지지면의 개구로부터 포지티브 가스압을 생성하는 단계를 더 포함하는 방법.
  19. 제 14 항에 있어서, 열압축 본딩을 통해 상기 반도체 디바이스들을 상기 기판에 동시에 본딩하는 단계를 더 포함하는 방법.
  20. 제 13 항에 있어서,
    이송 디바이스를 사용하여 복수의 반도체 디바이스들을 반도체 디바이스들의 공급부로부터 상기 기판에 개별적으로 이송하는 단계;
    상기 이송 디바이스를 상기 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스로 교체하고 상기 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스로 상기 반도체 디바이스들을 상기 기판에 이송하는 단계를 더 포함하고,
    상기 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스를 사용하여 상기 반도체 디바이스들을 상기 기판에 이송하는 단계는 선택된 반도체 디바이스를 상기 반도체 디바이스들의 공급부로부터 상기 기판으로 이송하여, 어떠한 반도체 디바이스도 유지하지 않은, 상기 복수의 반도체 디바이스를 유지하기 위한 유지 디바이스의 본체의 지지면들 중 적어도 하나가, 상기 선택된 반도체 디바이스가 상기 기판에 배치될 때 상기 기판 상의 반도체 디바이스들 중 현재의 반도체 디바이스와 접촉하게 되는 것을 구비하고,
    열압축 본딩을 통해, 상기 현재의 반도체 디바이스와 함께 상기 선택된 반도체 디바이스를 상기 기판 상에 동시에 본딩하는 단계를 더 포함하는 방법.
KR1020140095649A 2013-07-29 2014-07-28 열압축 본딩 중에 다수의 반도체 디바이스들을 유지하기 위한 디바이스 및 본딩 방법 KR101674397B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/953,152 2013-07-29
US13/953,152 US9484241B2 (en) 2013-07-29 2013-07-29 Device for holding multiple semiconductor devices during thermocompression bonding and method of bonding

Publications (2)

Publication Number Publication Date
KR20150014395A KR20150014395A (ko) 2015-02-06
KR101674397B1 true KR101674397B1 (ko) 2016-11-09

Family

ID=52389457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140095649A KR101674397B1 (ko) 2013-07-29 2014-07-28 열압축 본딩 중에 다수의 반도체 디바이스들을 유지하기 위한 디바이스 및 본딩 방법

Country Status (4)

Country Link
US (1) US9484241B2 (ko)
KR (1) KR101674397B1 (ko)
CN (1) CN104347469B (ko)
TW (1) TWI559412B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200136777A (ko) 2019-05-28 2020-12-08 주식회사 다우에프에이 자기유변 탄성체를 구비하는 열압착 본딩 장치의 헤드 마운트

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490956B (zh) * 2013-03-12 2015-07-01 Shinkawa Kk 覆晶接合器以及覆晶接合方法
US9093549B2 (en) 2013-07-02 2015-07-28 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
CN105772120A (zh) * 2016-03-07 2016-07-20 北京同方生物芯片技术有限公司 一种聚合物生物芯片的批量键合封装方法及定位装置
CN106158677A (zh) * 2016-08-29 2016-11-23 广东德力光电有限公司 基于倒装芯片的封装热压工艺的热压系统及其使用方法
TWI752187B (zh) * 2017-03-14 2022-01-11 美商庫利克和索夫工業公司 用於對半導體元件進行接合的系統及其方法
US10700038B2 (en) * 2017-08-25 2020-06-30 Micron Technology, Inc. Methods and systems for inhibiting bonding materials from contaminating a semiconductor processing tool
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070000592A1 (en) * 2005-06-29 2007-01-04 Intel Corporation Apparatus and method to operate on one or more attach sites in die package assembly
JP4202376B2 (ja) * 2006-08-25 2008-12-24 株式会社東芝 半導体装置の製造装置及び半導体装置の製造方法
US20100316478A1 (en) * 2009-06-11 2010-12-16 Techwing Co., Ltd. Pick-and-place module for test handler
WO2012165313A1 (ja) * 2011-05-27 2012-12-06 東レエンジニアリング株式会社 実装方法および実装装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE408564B (sv) * 1977-10-26 1979-06-18 Rp Rorprodukter Ab Tetningskapa
JPS6066659A (ja) * 1983-09-19 1985-04-16 Matsushita Electric Ind Co Ltd トルク計測器付きモータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070000592A1 (en) * 2005-06-29 2007-01-04 Intel Corporation Apparatus and method to operate on one or more attach sites in die package assembly
JP4202376B2 (ja) * 2006-08-25 2008-12-24 株式会社東芝 半導体装置の製造装置及び半導体装置の製造方法
US20100316478A1 (en) * 2009-06-11 2010-12-16 Techwing Co., Ltd. Pick-and-place module for test handler
WO2012165313A1 (ja) * 2011-05-27 2012-12-06 東レエンジニアリング株式会社 実装方法および実装装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200136777A (ko) 2019-05-28 2020-12-08 주식회사 다우에프에이 자기유변 탄성체를 구비하는 열압착 본딩 장치의 헤드 마운트

Also Published As

Publication number Publication date
CN104347469B (zh) 2017-07-07
US20150027616A1 (en) 2015-01-29
KR20150014395A (ko) 2015-02-06
TW201505110A (zh) 2015-02-01
TWI559412B (zh) 2016-11-21
CN104347469A (zh) 2015-02-11
US9484241B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
KR101674397B1 (ko) 열압축 본딩 중에 다수의 반도체 디바이스들을 유지하기 위한 디바이스 및 본딩 방법
US8796072B2 (en) Method and system for a semiconductor device package with a die-to-die first bond
US9136159B2 (en) Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US9040349B2 (en) Method and system for a semiconductor device package with a die to interposer wafer first bond
US20090130821A1 (en) Three dimensional packaging with wafer-level bonding and chip-level repair
US20140341691A1 (en) Bonding apparatus having a plurality of rotary transfer arms for transferring electronic devices for bonding
TW201543631A (zh) 半導體裝置及其製造方法
US9508577B2 (en) Semiconductor manufacturing apparatuses comprising bonding heads
KR101113965B1 (ko) 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름
TWI682512B (zh) 熱壓結合器及其操作方法，以及用於細間距覆晶組裝的互連方法
JP2011514686A (ja) チップをウェハ上にボンディングするための方法
JP2023169199A (ja) ダイ取り付けシステム、およびダイを基板に取り付ける方法
US10199350B2 (en) Apparatus for heating a substrate during die bonding
JP5299837B2 (ja) 支持装置、加熱加圧装置及び加熱加圧方法
KR20190001271A (ko) 본딩 헤드 및 이를 갖는 본딩 장치
KR102347123B1 (ko) 본딩 헤드 및 이를 갖는 본딩 장치
US20050196901A1 (en) Device mounting method and device transport apparatus
US20130032270A1 (en) Thermal compression bonding with separate bond heads
TWI810522B (zh) 晶片接合裝置、剝離治具及半導體裝置的製造方法
US20050245003A1 (en) Method of fabricating a semiconductor device
Schnegg et al. Handling of thin dies with emphasis on chip-to-wafer bonding
KR20170011427A (ko) 반도체 패키지의 범프 본딩 방법 및 이를 수행하기 위한 장치
CN110265312A (zh) 引线键合设备及操作方法
CN101373721A (zh) 集成电路结构的制造方法及内插板晶片的处理方法
KR20150064703A (ko) 반도체 소자를 본딩하기 위한 시스템과 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant