KR20150064703A - 반도체 소자를 본딩하기 위한 시스템과 방법 - Google Patents

반도체 소자를 본딩하기 위한 시스템과 방법 Download PDF

Info

Publication number
KR20150064703A
KR20150064703A KR1020140172288A KR20140172288A KR20150064703A KR 20150064703 A KR20150064703 A KR 20150064703A KR 1020140172288 A KR1020140172288 A KR 1020140172288A KR 20140172288 A KR20140172288 A KR 20140172288A KR 20150064703 A KR20150064703 A KR 20150064703A
Authority
KR
South Korea
Prior art keywords
alignment
marking
bonding
substrate
support structure
Prior art date
Application number
KR1020140172288A
Other languages
English (en)
Other versions
KR102336342B1 (ko
Inventor
제임스 이. 이더
데이비드 씨. 스칼코스키
Original Assignee
쿨리케 앤드 소파 인더스트리즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 filed Critical 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드
Publication of KR20150064703A publication Critical patent/KR20150064703A/ko
Application granted granted Critical
Publication of KR102336342B1 publication Critical patent/KR102336342B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75733—Magnetic holding means
    • H01L2224/75734—Magnetic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/81169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8118—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

반도체 소자를 본딩하기 위한 본딩 기계는 기판을 지지하도록 구성된 지지 구조체; 기판에 다수의 반도체 소자를 본딩하도록 구성된 본딩 공구를 포함하는 본드 헤드 조립체; 제1 정렬 마킹을 포함하는 정렬 구조체; 본딩 공구를 사용해서 정렬 구조체 상에 놓이도록 구성되며 제2 정렬 마킹을 포함하는 정렬 소자; 제1 정렬 마킹과 제2 정렬 마킹의 대응하는 마킹의 상대적 위치를 이미지하도록 구성된 이미징 시스템; 및 다수의 반도체 소자 중 어느 것을 기판에 본딩하는 동안 본딩 공구와 지지 구조체중 적어도 하나의 위치를 조정하도록 구성된 컴퓨터 시스템을 포함하며, 컴퓨터는 제1 정렬 마킹과 제2 정렬 마킹의 대응하는 마킹의 상대적 위치를 적어도 부분적으로 근거한 조정을 제공하도록 구성되어 있으며, 상기 조정은 다수의 반도체 소자 중 어느 것을 기판의 대응 영역에 본딩하는 것에 특정적이다.

Description

반도체 소자를 본딩하기 위한 시스템과 방법{SYSTEMS AND METHODS FOR BONDING SEMICONDUCTOR ELEMENTS}
본 출원은 2013년 12월 3일자 출원된 미국 가출원 제 61/911,226 호의 이익을 주장하며, 이들 내용은 여기서 참고로 통합된다.
본 발명은 반도체 패키지의 형성, 특히 반도체 소자를 본딩 장소에 본딩하기 위한 개선된 시스템과 방법에 관한 것이다.
반도체 패키징 산업의 어떤 면에서는, 반도체 소자는 본딩 장소에 본딩된다. 예를 들어서, 종래 다이 부착(또한 다이 본딩으로 알려짐) 적용분야에서는, 반도체 다이는 본딩 장소(예, 리드프레임, 적층 다이 적용에서 다른 다이, 스페이서 등)에 본딩된다. 나아진 패키징 적용(예, 플립 칩 본딩, 열압착 본딩)에서, 반도체 소자(예, 베어 반도체 다이, 패키지된 반도체 다이 등)는 본딩 장소에, 이들 사이에 배치된 전도성 구조체(예, 전도성 범프, 접촉 패드, 솔더 범프, 전도성 필러, 구리 필러 등)와 함께 본딩된다.
본딩 기계(예, 열압착 본딩 기계, 열음향 본딩 기계, 초음파 본딩 기계 등)이 반도체 소자를 본딩 장소에 정확하게 놓고 본딩하도록 구성되는 것이 바람직하다. 그러나, 다양한 부정확성과 에러 원인은 이런 본딩 기계에서는 존재한다. 이런 부정확성과 에러 원인은 기계마다 또는 적용분야 마다 동일하지 않다. 이는 사용자 및/또는 작동자가 반도체 소자를 일정하고 정확하게 놓고 본딩할 수 있는 기계를 만들게 하는 계기가 된다.
그러므로, 반도체 소자를 본딩 장소에 본딩하는 시스템과 방법을 개선하는 것이 바람직하다.
본 발명의 예시적인 실시예에 따라서, 반도체 소자를 본딩하기 위한 본딩 기계는 (1) 기판을 지지하도록 구성된 지지 구조체; (2) 기판에 다수의 반도체 소자를 본딩하도록 구성된 본딩 공구를 포함하는 본드 헤드 조립체; (3) 제1 정렬 마킹을 포함하는 정렬 구조체; (4) 본딩 공구를 사용해서 정렬 구조체 상에 놓이도록 구성되며 제2 정렬 마킹을 포함하는 정렬 소자; (5) 제1 정렬 마킹과 제2 정렬 마킹의 대응하는 마킹의 상대적 위치를 이미지하도록 구성된 이미징 시스템; 및 (6) 다수의 반도체 소자 중 어느 것을 기판에 본딩하는 동안 본딩 공구와 지지 구조체중 적어도 하나의 위치를 조정하도록 구성된 컴퓨터 시스템을 포함하며, 컴퓨터는 제1 정렬 마킹과 제2 정렬 마킹의 대응하는 마킹의 상대적 위치를 적어도 부분적으로 근거한 조정을 제공하도록 구성되어 있으며, 상기 조정은 다수의 반도체 소자 중 어느 것을 기판의 대응 영역에 본딩하는 것에 특정적이다.
본 발명의 다른 예시적인 실시예에 따라서, 본딩 기계를 작동하는 방법이 제공된다. 본딩 기계는 반도체 소자를 기판에 본딩하도록 구성된 본딩 공구를 포함한다. 본 방법은 (a) 본딩 기계상에, 다수의 제1 정렬 마킹을 포함하는 정렬 구조체를 제공하는 단계; (b) 반도체 소자가 본딩되는, 본딩 기계의 지지 구조체에 의해 지지되도록 구성된 기판의 영역을 근거한 정렬 구조체의 구역을 선택하는 단계; (c) 정렬 구조체의 구역 상의 제1 정렬 마킹 중 어느 것과 함께 정렬 소자 상의 제2 정렬 마킹 중 어느 것을 이미지하는 단계; 및 (d) 단계(c)로부터 제공된 정보를 사용하는 연속적인 본딩 공정 동안 본딩 공구와 지지 구조체중 적어도 하나의 위치를 조정하는 단계를 포함한다.
본 발명의 다른 예시적인 실시예에 따라서, 본딩 공구로 다수의 반도체 소자를 기판에 본딩하는 방법을 제공한다. 본 방법은 (a) 정렬 구조체의 다수의 구역의 각각에 거쳐 정렬 소자를 위치시키는 단계로, 여기서 정렬 구조체의 다수의 구역의 각각이 지지 구조체에 의해 지지된 기판의 다수의 영역 중 하나에 대응하는 단계; (b) 다수의 구역의 각각에 대해서 정렬 소자의 오프셋을 결정하는 단계; 및 (c) 다수의 반도체 소자를 기판의 다수의 영역 각각에 본딩하는 동안 (1) 본딩 공구와 (2) 지지 구조체중 적어도 하나의 위치를 조정하는 단계를 포함하며, 다수의 영역의 각각에 대한 위치 조정은 다수의 영역의 각각에 대응하는 구역에 대해 결정된 오프셋에 관련되어 있다.
본 발명은 아래의 첨부 도면을 참고로 해서 볼 때 아래의 상세한 설명으로부터 가장 잘 이해될 것이다. 통상의 실무에 따라서 도면의 다양한 특징구성의 크기는 특정되어 있지 않다. 이와 달리 다양한 특징구성의 치수는 명확성을 위해서 임의로 늘리거나 줄일 수 있다. 도면에는 다음의 도들을 포함한다:
도 1a는 본 발명의 예시적인 실시예에 따른 반도체 소자를 기판에 본딩하기위한 본딩 기계의 블럭 다이어그램 상면도이다.
도 1b 내지 도 1c는 도 1a의 본딩 기계의 일부분에 대한 변경 구조체의 블럭 다이어그램이다.
도 2a는 본 발명의 예시적인 실시예에 따른 기판 및 본딩 기계의 정렬 구조체의 블럭 다이어그램 상면도이다.
도 2b는 도 2a의 정렬 구조체의 일부분의 상세도이다.
도 2c는 도 2b의 일부분의 상세도이다.
도 3a은 본 발명의 예시적인 실시예에 따른 정렬 구조체 상에 배치된 정렬 소자를 가진 도 2a의 장치의 블록 다이어그램 상면도이다.
도 3b 내지 도 3e는 본 발명의 다양한 예시적인 실시예에 따른 도 3a에 도시한 정렬 구조체의 일부분에 놓인 다양한 정렬 소자의 상면도이다.
도 3f는 도 3e의 정렬 소자의 상면도이다.
도 3g는 도 3e의 부분 3G의 상세도이다.
도 3h는 도 3f의 부분 3H의 상세도이다.
도 4a는 본 발명의 예시적인 실시예에 따른 정렬 구조체 상에 배치된 오정렬 정렬 소자를 가지는 도 2a의 장치의 블럭 다이어그램 상면도이다.
도 4b는 도 4a의 오정렬된 정렬 소자의 상세한 상면도이다.
도 5a는 본 발명의 예시적인 실시예에 따른 정렬 구조체 상에 배치된 다른 오정렬 정렬 소자를 가지는 도 2a의 장치의 블럭 다이어그램 상면도이다.
도 5b는 도 5a의 오정렬된 정렬 소자의 상세한 상면도이다.
도 6a는 본 발명의 예시적인 실시예에 따른 도 1a의 본딩 기계의 부분들의 부분절단한 블럭 다이어그램이다.
도 6b는 본 발명의 예시적인 실시예에 따른 다른 본딩 기계의 부분들의 부분절단한 블럭 다이어그램이다.
여기서 사용된 용어, "반도체 소자(semicondutor element)"는 반도체 칩 또는 다이를 포함하는(또는 추후의 단계에서 포함하도록 구성된) 임의의 구조체를 언급하는 것으로 의미한다. 예시적인 반도체 소자는 베어 반도체 다이, 기판(예, 리드프레임, PCB, 캐리어, 반도체 웨이퍼, BGA 기판 등)상의 반도체 다이, 패키지된 반도체 장치, 플립 칩 반도체 장치, 기판에 내장된 다이, 반도체 다이의 적층체 등 등을 포함한다. 더욱이, 반도체 소자는 반도체 패키지(예, 적층 다이 구성 내에 본딩될 스페이서, 기판, 인터포우저(interposer) 등)내에 본딩되거나 그렇지 않으면 포함되도록 구성된 소자를 포함한다.
본 발명의 어떤 예시적인 실시예에 따라서, 본딩 공구를 사용해서 놓인 정렬 소자가 본딩 기계 정렬 구조체의 일부분과 오정렬되며(여기서 오정렬은 예를 들어 오정렬의 미리 정한 정도와 같은 미리 정한 기준을 사용해서 결정됨), 본딩 공구의 위치(및/또는 기판의 지지 구조체)는 기판의 대응 영역(예, 본딩 장소의 열(row))내의 본딩 장소에 반도체 소자를 본딩하는 동안, 오정렬을 근거해서 조정된다. 이미징 시스템은 정렬 구조체의 부분에 거쳐서 정렬 소자를 이미지하고 오정렬은 본딩 기계의 컴퓨터 시스템을 사용해서 이미지를 근거해서 결정된다. 이런 조정은 종래 방법과 비교해서 개선된 본딩 정확성을 제공한다.
이 기술분야의 숙련된 자에 의해 생각될 수 있듯이, 열압착 본딩 기계(예, 여기에 도시되고 설명된 도 1a의 기계(100) 또는 다른 종류의 기계)는 간략성을 위해서 도면에는 많은 소자가 도시되어 있지 않다. 예시적인 소자는 예를 들어, 본딩 공구에 본딩될 입력 기판/공작물을 제공하기 위한 입력 소자; 지금 추가의 반도체 소자를 포함하는 처리된 기판/공작물을 수용하기 위한 출력 소자; 공작물을 이동하기 위한 운반 시스템; 공작물의 이미징과 정렬을 위한 이미징 시스템; 본딩 공구를 지탱하는 본드 헤드 조립체; 본드 헤드 조립체를 이동하기 위한 모션 시스템; 기계를 작동하기 위한 소프트웨어를 포함하는 컴퓨터 시스템 및 기타 다른 소자를 포함한다.
도 1a는 지지 구조체(102)(예, 셔틀, 가열된 셔틀, 열 블록, 앤빌(anvil) 등)와, 정렬 구조체(104)를 포함하는 본딩 기계(100)(예, 열압착 본딩 기계, 열음향 본딩 기계, 초음파 본딩 기계 등)의 부분을 도시한다. 정렬 구조체(104)는 지지 구조체(102)에 고정(직접적이든 또는 간접적이든)되거나 일체화된다. 그러므로 지지 구조체(102)가 이동할 때(예, 도 1a에 도시한 x-축을 따라서), 정렬 구조체(104)는 지지 구조체(102)와 함께 이동한다.
본딩 기계(100)는 또한 본드 헤드 조립체(106)(y 및 z 축-법례 참고, 뿐만 아니라 세타축을 따라서 이동하는 것으로 도시하지만-소망에 따라 다른 방향으로 이동할 수 있음) 반도체 소자 소스(108)(예, 반도체 웨이퍼) 및 픽툴(110)(x- 축을 따라서 이동하는 것으로 도시하지만-소망에 따라 다른 방향으로 이동할 수 있음)을 포함한다. 예시적인 작업에서, 픽툴(110)은 소스(108)로부터 반도체 소자(예, 베어 다이)를 제거한다. 반도체 소자와 함께, 픽툴(110)은 x-축을 따라서 운송 위치(도시 생략)까지 이동한다. 본드 헤드 조립체(106)는 또한 운송 위치로 이동하며, 여기서 반도체 소자는 픽툴(110)로부터, 본드 헤드 조립체(106)에 의해 지탱된 플레이스 툴(place tool)(예, 본딩 공구(106a), 도 1a에 도시되어 있지 않지만, 도 6a에 도시)까지 운송된다. 지지 구조체(102)는 모션의 x-축 범위(예, x-축을 따라 지지 구조체(102)와 정렬 구조체(104)의 점선 위치를 참조)를 따라 정해진 위치 내에 정렬된다. 본드 헤드 조립체(106)는 지지 구조체(102)에 의해 지지된 기판의 본딩 장소 위의 위치까지 y-축을 따라서 이동한다. 본드 헤드 조립체(106)는 z-축을 따라서 하강되므로 본딩 공구는 반도체 소자를 기판의 본딩 장소에 본딩할 수 있다. 이 공정은 반복될 수 있어서 반도체 소자 소스(108)로부터 많은 수의 반도체 소자는 기판상의 각 본딩 장소에 본딩될 수 있다. 본딩 기계(100)는 또한 이미징 시스템(174)(x와 y- 축을 따라서 이동하는 것으로 도시하지만-소망에 따라 다른 방향으로 이동할 수 있음)과 컴퓨터 시스템(176)을 포함한다. 이 기술분야의 숙련된 자에 의해 생각될 수 있듯이, 이미징 시스템(174)(예, 적어도 하나의 카메라 포함)은 여기서 기술될 바와 같이 기판상의 각 본딩 장소에 반도체 소자의 적절한 배치와 정렬을 결정하는데 사용하기 위해 구성된다. 컴퓨터 시스템(176)은 이미징 시스템(174)으로부터 정보를 얻고, 여기서 설명한 바와 같은 본딩 공구 및/또는 지지 구조체 위치(예, 알고리즘 등을 사용해서)의 임의의 정렬을 결정한다.
도 1a(및 여기의 다른 도면)에 도시한 모션의 방향(예, x, y 및 z-축을 따라서, 그리고 세타(θ) 축 둘레의 회전)은 본래 예시적이다. 추가 또는 다른 모션 축 또는 방향은 다양한 소자에 의해 이용될 수 있다. 예를 들어, 도 1a는 지지 구조체(102)가 x-축을 따라서 이동하는 예시적인 구성을 도시하고, 여기서 정렬 구조체(104)는 이 x-축을 따라서 지지 구조체(102)의 단부상에 위치된다. 물론, 변경 구성은 생각될 수 있다. 도 1b에서, 지지 구조체(112)는 y-축을 따라서 이동하고(그리고 본드 헤드 조립체(116)는 x-축, z-축을 따라서 그리고 세타(θ) 축 둘레로 이동함), 정렬 구조체(118)는 이 y-축을 따라서 지지 구조체(112)의 단부상에 위치된다. 도 1c에서, 지지 구조체(122)에 고정되거나(직접적으로든지 또는 간접적으로든지) 일체화된 두 개의 정렬 구조체(124, 128)가 제공된다. 지지 구조체(122)는 x-축을 따라서 이동하고(그리고 본드 헤드 조립체(126)는 y-축, z-축을 따라서 그리고 세타(θ) 축 둘레로 이동함), 정렬 구조체(124)는 이 x-축을 따라서 지지 구조체(122)의 단부상에 위치된다. 다른 정렬 구조체(128)는 이 도시한 바와 같이 y-축을 따라서 지지 구조체(122)의 다른 단부상에 위치된다.
도 2a는 지지 구조체(102)(지지 구조체(102)는 도 2a에서 볼 수 없지만, 도 1a에 있음)에 의해 지지된 기판(296)의 상세한 부분도이다. 기판(296)(예, 리드프레임, 반도체 웨이퍼, BGA 기판 등)은 본딩 장소의 다수의 행(row)과 열(column)을 포함한다. 더욱 특히, 예시적인 기판(296)은 전체 400 본딩 장소에 대해 50 열(즉, 열 201, 202, 203, 204, 205, 206, 207, 208, . . ., 250)과 8 행(즉, 행 a, b, c, d, e, f, g, 및 h)을 포함한다. 각 행과 열의 교차점에 관련 행(예, a, b, c, 등)에 의해 마킹된 본딩 장소가 있다. 각 본딩 장소는 기판의 일부분(예, 리드프레임의 일부분, 웨이퍼상의 칩 장소, 다른 기판상의 칩 장소, 등) 또는 여기에(예, 적층된 다이 구성에서) 본딩된 다른 반도체 소자를 접수하도록 구성된 반도체 소자(예, 다이), 또는 반도체 소자를 접수하도록 구성된 본딩 장소의 다른 형태일 수 있다. 정렬 구조체(104)는 제1 정렬 마킹(270)을 포함하며, 이것의 일부분은 270a로 지적되어 있다.
도 2b는 제1 정렬 마킹(270)의 부분(270a)의 상세도이다. 부분(270a)은 제1 정렬 마킹(270)의 7 열(즉, 열 201', 202', 203', 204', 205', 206', 207')과 7 행(즉, 행 a, b, c, d, e, f, g)을 포함한다. 예를 들어, 제1 정렬 마킹(도 2b의 "2C"로 지적됨)은 열(202')과 행(g)의 교차점에 있으며 도 2c에 보다 상세히 도시되어 있다. 이 기술분야의 숙련된 자에 의해 생각될 수 있듯이, 제1 정렬 마킹(270)(도 2c에 상세히 도시한 마킹을 포함) 각각은 실질적으로 다수의 마킹일 수 있다. 예를 들어, 도 2c는 도 2b내에서 "2C"로 지적된 단일 마킹이 7 열(즉, 열 201", 202", 203", 204", 205", 206", 207")과 7 행(즉, 행 a, b, c, d, e, f, g)로 배열된 다수의 마킹을 도시한다.
도 3a에서, 정렬 소자(364)(예, 투명 유리 다이)는 정렬 구조체(104)의 구역(즉, 제1 정렬 마킹(270)의 부분(270a)을 포함하는 구역)상에 놓인다. 예를 들어, 본드 헤드 조립체(106)에 의해 지탱된 본딩 공구(예, 플레이스 툴)는 정렬 구조체(104)의 지정된 구역 상에 정렬 소자(364)를 위치시킨다. 더욱 특히, 정렬 소자(소자(364)와 같이)는 정렬 구조체(104)의 다른 장소 상에 놓일 수 있다. 다른 장소는 예를 들어 기판의 대응 영역(예, 기판(296)의 본딩 장소의 행과 같은)을 근거로 선택된다. 상술한 바와 같이, 정렬 소자(364)는 정렬 구조체(104) 상의 각 정렬 마킹의 이미징을 용이하게 하도록 투명(예, 유리)(또는 적어도 반투명)일 수 있다. 더욱 특히, 정렬 소자(364)가 투명하면(또는 적어도 부분적으로 반투명), 정렬 소자(364) 상의 제2 정렬 마킹은 정렬 구조체(104)의 제1 정렬 마킹의 각 부분에 대해서 이미지될 수 있다(예, 이미징 시스템(174)을 사용해서).
도 3a에 도시하고, 기판(296)의 행 "a" 내의 본딩 반도체 소자와 연결한 예에서, 각 반도체 소자를 행 "a" 내의 본딩 장소(201a-250a)에 본딩할 때 본딩 공구 및/또는 지지 구조체의 장소에 조정을 할 필요가 있는지 결정하는 것이 바람직할 수 있다. 즉, 어떤 에러(예, 본딩 공구의 위치)는 각 행 "a"-"h"에 대해 공통(또는 적어도 부분적으로 공통)일 수 있다. 그러므로, 정렬은 본딩 장소의 각 이런 행(또는 다른 영역)에 대해서 수행될 수 있다. 이런 정렬 다음으로, 영역(예, 행)에 특정된 조정(예, 본딩 공구 및/또는 지지 구조체의 x, y 또는 세타(θ)에 대한 조정)은 반도체 소자를 기판의 영역(행)에 본딩할 때 될 수 있다. 이에 대해서, 정렬 구조체(104) 상의 정렬 마킹(270)의 일부분은 각 영역에 대응해서 선택된다. 도 3a를 다시 참조하면, 기판(296)의 행 "a"의 중심점은 정렬 구조체(104)의 장소와 일치한다(예, 화살표 358 참조). 예를 들어, 행 "a"의 중심점은 제1 정렬 마킹(270)의 부분(270a)의 행 "d"와 실질적으로 일치한다(예, 도 3b 참조). 이런 예에서, 부분(270a)의 행 "d"는 기판(296)의 행 "a"의 중심점과 정렬하는 부분(270a)의 가장 가까운 행으로서 선택될 수 있다. 즉, 정렬 소자(364)가 정렬 구조체(104)에 놓일 때(행 "a"에 대해서 할 수 있는 조정을 결정하는 공정 동안), 도 3a와 도 3b에 도시한 바와 같이 정렬 구조체(364) 상의 제1 정렬 마킹(270a)의 어느 것과 제2 정렬 마킹 사이의 정렬이 적절한 것인지 결정하도록 놓인다. 예를 들어, 이런 배치는 기계의 알려진 좌표 시스템과 기계 배치 시스템을 사용해서 행할 수 있다. 정렬이 미리 정한 오차 내에 있지 않으면(예, 컴퓨터 시스템(176)의 메모리 내의 알고리즘을 사용해서 특정 적용분야에서 결정된 바와 같이), 조정은 반도체 소자를 행 "a" 내의 본딩 장소에 본딩할 때 결정될 수 있다.
도 3b는 도 3a에 도시한 바와 같은 정렬 구조체(104) 상에 놓인 정렬 소자(364)의 상세도이다. 도 3b에 도시한 바와 같이, 정렬 소자(364)의 크로스형상 정렬 마킹(364a, 364b)(여기서 제2 정렬 마킹으로서 언급됨)은 정렬 구조체(104)의 부분(270a) 내의 제1 정렬 마킹(270)의 각각과 정렬된다(특히, 원형의 중심(207'a, 201'g)와 정렬됨). 도 3b에 도시한 바와 같이, 실질적인 정렬이 있으며(예, 이미징 시스템(174)에 의해 제공된 이미지 데이터를 처리함으로써 컴퓨터 시스템(176)의 소프트웨어에 의해 결정된 바와 같이), (도 3a의 행 "a" 내의) 임의의 본딩 장소(201a-250a)에 본딩할 때 조정은 할 필요가 없다.
정렬 소자(364)는 어느 한 장소, 예를 들어 본딩 작업 동안 본드 헤드 조립체(106) 근처에 또는 그 위의 장소 내에 저장될 수 있다. 그래서 본딩 공구는 그 장소까지 정렬 소자(364)를 리턴할 수 있다. 그리고 나서 본딩 공구는 운반 위치에서 픽툴(110)로부터 반도체 소자를 얻어서(예, 도 1a 참조), 각각의 본딩 장소(201a-250a)(또는 이들의 임의의 부분)에 반도체 소자를 본딩하며 임의의 위치 수정은 각 본드에 대해 본드 헤드 조립체(106)(그러므로 본딩 공구) 및/또는 지지 구조체(102)에 가해진다. 다시, 이 예에서 도 3a의 행 "a"을 따라서 본딩하는 동안 제로(zero) 수정이 있다. 상술한 정렬과 본딩 공정은 도 3a의 각 연속 행 "b"-"h"에 대해서 반복될 수 있으며, 각 행에 대한 임의의 위치 수정은 반도체 소자를 그 행의 본딩 장소(예, 행 "b"에 대해 201b-250b, 행 "c"에 대해서 201c-250c, 등)에 본딩하기 전에 본딩 공구(예, 본드 헤드 조립체(106)를 사용해서) 및/또는 지지 구조체(102)에 가해진다.
도 3c-도 3d는 본딩 장소(예, 201a-250h)의 크기 및/또는 이런 본딩 장소에 본딩될 반도체 소자의 크기에 연관할 수 있는 감소 크기의 다른 예시적인 정렬 소자(362, 360)를 도시한다. 특별히, 제1 정렬 마킹(270)의 일부분 위의 도 3c내에 도시된, 정렬 소자(362)는 이들의 대향 코너에서 제2 정렬 마킹(362a, 362b)을 포함한다(즉, 제각기 제1 정렬 마킹(206'b, 202'f) 위). 보다 작은 정렬 소자(362)는 도 3b에 도시한 제1 정렬 마킹의 7X7 그리드와 비교해서 제1 정렬 마킹의 5X5 그리드를 오버레이한다. 제1 정렬 마킹(270)의 일부분 위의 도 3d내에 도시된, 가장 작은 정렬 소자(360)는 이들의 대향 코너에서 제2 정렬 마킹(360a, 360b)을 포함하며(즉, 제각기 제1 정렬 마킹(205'c, 203'e) 위), 제1 정렬 마킹의 3X3그리드를 오버레이한다. 다른 크기 및/또는 정렬 마킹 구성에 다양하게 다른 정렬 소자(예, 소자(360, 362, 364))를 제공함으로써, 다양한 적용분야(예, 다양한 크기의 반도체 소자의 본딩)가 수용될 수 있다는 것이 명백하다.
도 3b, 도 3c 및 도 3d가 특정 정렬 마킹 구성을 가진 3 개의 독특한 정렬 소자를 도시하지만, 단일 정렬 소자를 가진 다양한 적용분야를 수용할 수 있다. 예를 들어, 도 3e는 정렬 구조체(104)의 제1 정렬 마킹(270)의 부분(270a) 위에 놓인 정렬 소자(366)를 도시한다. 정렬 소자(366)는 효과적으로 제2 정렬 마킹 쌍의 3 개의 시리즈(series)(366a, 366a'; 366b, 366b'; 366c, 366c')를 포함한다. 그러므로, 정렬 소자(366)는 장치의 3 개의 다른 구성과 연결해서 사용될 수 있으며, 특히 독특한 정렬 소자(360, 362 및 364)를 사용하는 대신에, 단일 구조체를 사용할 수 있다. 물론, 이것은 보다 넓은 의도의 설명을 간단하게 한 것이며, 즉 단일 정렬 소자는 다수의 적용분야에 대해서 다수의 세트의 정렬 마킹에 사용될 수 있다. 도 3f는 정렬 구조체(104)의 마킹(270a)으로부터 멀어진 정렬 소자(366)를 도시한다.
여기서 도시한 바와 같은 제1 정렬 마킹(270)과 제2 정렬 마킹(예, 마킹(360a, 360b, 362a, 362b, 364a, 364b, 366a-366c, 및 366a'-366c')는 현실적인 예시이다. 즉, 마킹은 여기에 도시되고 설명된 스타일, 여기에 도시하고 설명된 숫자 또는 여기에 도시되고 설명된 방위에 제한되지 않는다. 실제로, 제1 및 제2 정렬 마킹은 예들 들어 도 3b-도 3e에 대해서 도시되고 설명된 것과는 매우 다를 수 있다. 예를 들어 그룹(270a) 내에 포함된 마킹 각각은 실제로 다수의 마킹을 포함할 수 있다. 위에서 제공된 바와 같이, 특정 예에서, 도 2b내의 "2C"로 지적된 단일 마킹은 실제로 도 2c내에 도시한 마킹 그룹을 나타낸다. 유사하게, 제2 정렬 마킹(예, 마킹(예, 366a, 366a', 366b, 366b', 366c, 366c'))는 또한 마킹 그룹을 나타낼 수 있다. 그러므로 도 3b 내에(그리고 다른 도면 내에) 그룹(270a) 내에 포함된 제1 정렬 마킹의 어느 것과 함께 제2 정렬 마킹(364a, 364b)의 실제 정렬이 도시적이고 실제로 실제 정렬을 나타내지 않을 수 있음을 이해해야 한다. 즉, 마킹(이들이 실제로 나타내는 것)이 정렬되는 것을 도시한다. 이 점은 또한 도 3g-도 3h를 참고로 아래에 도시되어 있다.
도 3g는 "3G"로 지적된 도 3e의 부분의 상세도이고, 도 3h는 "3H"로 지적된 도 3f의 부분의 상세도이다. 도 3e에서, 제2 정렬 마킹(366a')은 그룹(270a) 내에 포함된 원형 정렬 마킹(270) 중 하나 위에 중심 맞추어진 크로스형상 마킹으로서 도시되어 있다. 도 3h의 상세도에서, 제2 정렬 마킹(366a')은 실제로 4×-형상 마킹(366a'1, 366a'2, 366a'3 및 366a'4)(여기서 제3 마킹으로서 언급됨)이다. 그러므로, 크로스형상 마킹(366a')는 단지 제3 정렬 마킹(366a'1, 366a'2, 366a'3 및 366a'4)의 그룹인 실제 마킹을 나타낸다. 유사하게 그룹(270a)의 원형 정렬 마킹(도 3e에서 "3G"로 지적됨)은 도 3g에 도시된 직사각형 형상의 그룹(즉, 제4정렬 마킹으로서 언급됨)이다(즉, 여기서 그룹은 직사각형의 7 행과 7 열을 포함하며, 3 행은 a, d 및 g로 지적되고 3 열은 201", 204" 및 207"로 지적됨). 그러므로, 도 3g는 제3 정렬 마킹(204"a, 201"d, 204"g 및 207"d)과 정렬된 4개의 제3 정렬 마킹(366a'1, 366a'2, 366a'3 및 366a'4)을 도시한다. 이는 도 3e의 "3G"로 상세히 도시된 것을 설명하는 보다 상세한 방법이며-즉, 제2 정렬 마킹(366a')은 대응 제1 정렬 마킹과 적절하게 정렬된다.
도 3a(마킹(270a) 위에 적절하게 정렬된 정렬 소자(364)를 도시)와 대조적으로, 도 4a 및 도 5a는 각 정렬 소자가 적절하게 정렬되지 않아서, 해당 영역(예, 본딩 장소의 행)내에 장치를 본딩할 때 본딩 공구 및/또는 지지 구조체에 조정을 해야하는 예들을 도시한다. 특히, 도 4a를 참조하면, 정렬 소자(364)는 본딩 기계(100) 내의 본딩 공구(또는 플레이스 툴)에 의해서 정렬 구조체(104) 위에 놓이고, 본딩 장소의 행 "a"에 대응하는 제1 정렬 마킹(270)의 부분(270a) 위에 정렬된 위치에 있다. 그러나, 도 4a에 도시되고 보다 명확하게 도 4b에 나타난 바와 같이, 정렬 소자(364)는 오정렬 위치에 있다. 도 4b에 도시한 바와 같이, 오정렬된 정렬 소자(364)는 실선으로 도시되어 있으며, 적절하게 정렬된 위치는 점선으로 도시되고 364'로 지적되어 있다. 이 예에서, 정렬 구조체(364)는 실제 정렬 소자(364) 위에 위치된 이미징 시스템(174)의 이미징 장치(예, 카메라)에 의해 제공된 이미지를 사용해서 결정된 바와 같이, x-방향 및 y-방향 양쪽으로 오정렬된다. 이미지 처리(예, 컴퓨터 시스템(176)상에 설치된 소프트웨어를 사용해서)를 통해서, 정렬 소자(364)의 제2 정렬 마킹(즉, 도 4b내에 도시한 크로스형상 심볼)이 제1 정렬 마킹(270)의 대응하는 것(즉, 도 4b에 도시한 원형형상 심볼)으로부터 오정렬되는 것을 결정한다. 그러므로, 정렬 소자(364)는 x-축 방향으로 "x1"으로 도시된 양만큼 그리고 y-축 방향으로 "y1"으로 도시한 양만큼 오정렬된다. 컴퓨터 시스템(176)은 (1) 본드 헤드 조립체(106)(예, y축을 따라서 y1의 정렬과 동일한 오프셋)와 (2) 지지 구조체(102)(예, x축을 따라서 x1의 정렬과 동일한 오프셋)를 통해서 본딩 공구 위치에 이루어질 조정을 계산하거나 그렇지 않으면 결정하여(예, 알고리즘 등을 사용해서), 행 "a" 내의 본딩 장소(201a-250a) 상의 반도체 소자 소스(108)로부터 반도체 소자를 적절하게 놓고 정렬한다. 그리고 나서 이 과정은 조정이 필요한 경우에 본딩될 각 본딩 행(예, 201b-250b, 201c-250c,...201h-250h)내의 각 연속적인 본딩 장소 행 "b"-"h"에 대해서 반복될 수 있다.
특히, 도 5a를 참조하면, 정렬 소자(364)는 본딩 공구에 의해서 정렬 구조체(104) 위에 놓여진다. 도 5a에 도시되고 보다 명확하게 도 5b에 나타난 바와 같이, 정렬 소자(364)는 오정렬 위치에 있다. 도 5b에 도시한 바와 같이, 오정렬된 정렬 소자(364)는 실선으로 도시되어 있으며, 적절하게 정렬된 위치는 점선으로 도시되고 364'로 지적되어 있다. 이 예에서, 정렬 구조체(364)는 실제 정렬 소자(364) 위에 위치된 이미징 시스템(174)의 이미징 장치(예, 카메라)에 의해 제공된 이미지를 사용해서 결정된 바와 같이, x-방향, y-방향과 세타(θ)축 둘레로 오정렬된다. 이미지 처리(예, 컴퓨터 시스템(176)상에 설치된 소프트웨어를 사용해서)를 통해서, 정렬 소자(364)의 제2 정렬 마킹(즉, 도 5b내에 도시한 크로스형상 심볼)이 제1 정렬 마킹(270)의 대응하는 것(즉, 도 5b에 도시한 원형형상 심볼)으로부터 오정렬되는 것을 결정한다. 그러므로, 정렬 소자(364)는 x-축 방향으로 "x1"으로 도시된 양만큼 그리고 y-축 방향으로 "y1"으로 도시한 양만큼 그리고 세타(θ) 축 둘레의 θ1 만큼 오정렬된다. 컴퓨터 시스템(176)은 (1) 본드 헤드 조립체(106)(예, y축을 따라서 y1의 정렬과 세타 축 둘레의 θ1의 정렬과 동일한 오프셋)와 (2) 지지 구조체(102)(예, x축을 따라서 x1의 정렬과 동일한 오프셋)을 통해서 본딩 공구 위치에 이루어질 조정을 계산하거나 그렇지 않으면 결정하여(예, 알고리즘 등을 사용해서), 행 "a" 내의 본딩 장소(201a-250a) 상의 반도체 소자 소스(108)로부터 반도체 소자를 적절하게 놓고 정렬한다. 그리고 나서 이 과정은 조정이 필요한 경우에 본딩될 각 본딩 행(예, 201b-250b, 201c-250c,...201h-250h)내의 각 연속적인 본딩 장소 행 "b"-"h"에 대해서 반복될 수 있다.
도 6a는 (도 1a에 대해서 이미 도시되고 설명되지만, 약간의 추가의 소자를 도시하고 약간의 소자를 제거한) 본딩 기계(100)를 도시한다. 본딩 기계(100)는 본드 헤드 조립체(106)(정렬 구조체(104) 상에 정렬 소자(364)를 놓는 본딩 공구(106a)를 지탱하는)와 지지 구조체(102)(기판(296)을 지지하는)를 포함한다. 기판(296)은 도 2a, 도 3a, 도 4a 및 도 5a에 대해서 도시되고 설명되어 있다. 정렬 구조체(104)(전의 도면과 비교해서 추가로 상세히 도시됨)는 모션 축(또는 축들)을 따라서 지지 구조체(102)와 함께 이동하도록 아래에 놓인 지지 브래킷(602)에 의해 지지된다. 정렬 구조체(104)는 트렌치(604, trench)를 형성하고 정렬 마킹 구조체(104a)를 포함한다(도 6a에 개별 요소로서 도시되어 있지만, 정렬 마킹 구조체(104a)가 단일 구조체로서 정렬 구조체(104)의 나머지 부분과 일체화될 수 있다). 정렬 마킹 구조체(104a)의 상부면(여기의 제1 정렬 마킹(270)을 포함함)은 트렌치(604) 아래이다. 정렬 소자(364)(예, 점선으로 도시한 유리 다이)는 정렬 구조체(104) 위에 놓이고, 정렬 구조체(104)의 상부면 상의 제 위치에 정렬 소자(364)를 아래로 당겨서 유지하는 홀딩 시스템(600)(예, 진공력을 제공하는 진공 소스, 자기력을 제공하는 자기 소스, 등)에 의해 제공된 유지력에 의해 제 위치에 유지된다. 정렬 소자(364)의 하부면(예, 여기의 제2 정렬 마킹(364a, 364b)을 가짐)은 마킹 구조체(104a)의 상부면으로부터 이격되고, 제2 정렬 마킹(364a, 364b)(도 3a, 도 4a 및 도 5a에 도시한 바와 같은)은 제1 정렬 마킹(270)의 각 부분에 대해서 정렬된다. 정렬 소자(364)는 이미징 시스템(174)(예, 도 1a 참조)을 사용해서 제1 정렬 마킹(270) 중 각각의 것(z-축을 따라)과 제2 정렬 마킹(364a, 364b)을 이미지하는 것을 용이하게, 바람직하게 투명하다(또는 부분적으로 또는 반투명하다). 이 정렬 정보는 상술한 바와 같은 컴퓨터 시스템(176)(예, 도 1a 참조)에 의해 처리된다.
물론, 도 6a(뿐만 아니라 여기에 도시한 다른 도면)의 본딩 기계(100)의 설명은 현실적인 예이고, 많은 변경은 본 발명의 범주 내에서 특정 적용분야 내에서 소망에 따라서 할 수 있다. 할 수 있는 하나의 변경은 지지 구조체(102)에 관한 것이다. 상술한 바와 같이, 지지 구조체(102)는 예를 들어, 셔틀, 가열된 셔틀, 가열 블럭, 앤빌 등과 같은 다양한 구성을 취할 수 있다. 도 6b는 지지 구조체에 대해서 주로 도 1a 및 도 6a에 도시한 본딩 기계(100)와 다른 본딩 기계(100a)(유사한 소자는 동일한 참고부호를 가짐)를 도시한다.
도 6b에서, 지지 구조체(102a)는 적용분야 특정 척(606)(가열될 수 있음), 미세 x-축 모션 시스템(608) 및 셔틀(610)을 포함한다. 도시한 실시예에서, 셔틀(610)은 "조대(coarse)" x-축 모션 시스템이 되도록 구성되어 있으며, 반면에 모션 시스템(608)(셔틀(610)에 의해 지탱됨)은 "미세(fine)" x-축 모션 시스템이다. 모션 시스템(608)은 척(606)을 지탱한다. 열 절연체(612)는 열 전이를 방지/최소하도록 정렬 구조체(104)로부터 척(606)을 분리하다.
(예, 도 1a와 연결해서) 상술한 바와 같이, 다양한 소자의 특정 모션 시스템은 넓게 변한다. 한 실시예(도 1a에 도시됨)에서, 본드 헤드 조립체(106)는 y-축을 따라서 그리고 θ-축(세타) 둘레로 이동한다. 이 실시예에서, x-축을 따른 모션은 지지 구조체(102)에 의해(그리고 도 6b의 경우에, 지지 구조체(102a)의 모션 시스템(608) 및/또는 셔틀(610) 중 어느 하나에 의해) 제공된다. 그러므로, (도 5b에 필요하게 결정된 x-축, y-축 및 θ-축 조정과 같은 여기서 기술된 공정에 의해서 결정된 바와 같은) 조정을 하기 위해서, 대응 모션 시스템은 조정을 할 수 있다. 도 5b와 연결해서 상술한 조정을 참고하면, 본드 헤드 조립체(106)는 y-축 및 θ-축 조정을 하고, 반면에 지지 구조체(102)(또는 예들 들어 모션 시스템(608)을 통한, 도 6b내의 지지 구조체(102a))는 x-축 조정을 할 수 있다.
이 기술분야의 숙련된 자에 의해 생각될 수 있듯이, 예시적인 기계 구성물이 여기에 설명되어 있으며, x-축에 대한 조정은 여기에 기술된 지지 구조체의 모션을 통해서 이루어지며(그러나 도 6b내의 x-축 모션 시스템(608)에 제한되지 않음), 반면 y-축 및 θ-축에 대한 조정은 본드 헤드 조립체에 의해 이루어진다. 그러나, 이는 단지 예시적인 기계 구성물이다. 다른 예에서, 본드 헤드 조립체는 x-축을 따른 추가 모션 축을 가질 수 있음으로써, x-축, y-축을 따라서 그리고 θ-축(세타) 둘레로 조정할 수 있다. 또 다른 예에서, 지지 구조체는 y-축을 따른 추가 모션을 가질 수 있음으로써, x-축 및 y-축을 따라서 조정할 수 있다. 물론, 많은 다른 예시적인 구성물이 가능하다.
요약하면, 여기서 공지된 예시적인 구성물을 참고로, 기판의 모든 바람직한 영역(예, 기판의 본딩 장소의 모든 행)에 대한 정렬 공정(도 3a-도 3h, 도 4a-도 4b, 도 5a- 도 5b와 연결한 상술한 바와 같은)을 완료한 후, 반도체 소자의 본딩은 시작할 수 있다. 예를 들어, 정해진 반도체 장치를 기판의 대응 본딩 장소에 본딩하기 위해서, 이미징 시스템(예, 위 아래로 이미지하도록 업/다운 카메라를 포함할 수 있는, 시스템(174))은 플레이스 툴에 의해 유지된 반도체 소자를 이미지할 수 있으며, 본딩의 준비중에 본딩 장소를 이미지할 수 있다. 이 이미지는 반도체 소자를 본딩 장소에 본딩하기 위한 위치 정보를 제공한다. 그러나, 본딩 공구 및/또는 지지 구조체에 대한 추가의 조정(본딩될 기판의 영역에 좌우해서)은 여기서 기술된 바와 같은 본 발명에 따라서 본딩 전에 할 수 있다. 반도체 소자의 본딩 후, 공정은 연속적인 반도체 장치와 본딩 장소의 이미지 등과 함께 계속된다.
본 발명이 본딩 장소의 행과 열을 가지는 기판(예, 기판(296))과 연결해서 많이 기술하고, 그리고 정렬이 행별(row by row)로 달성되어 있지만, 이에 제한되지 않는다.
본 발명이 여기서 특정 실시예를 참고로 도시되고 설명되어 있지만, 본 발명은 도시한 상세한 설명에 제한하는 의도는 없다. 다소 다양한 개량은 청구범위의 등가물의 범주와 범위 내에서 본 발명을 벗어나지 않고 상세한 설명 내에서 할 수 있다.
100, 100a: 본딩 기계
102, 112, 122: 지지 구조체
106, 116, 126: 본드 헤드 조립체
108: 반도체 소자 소스 110: 픽툴
118: 정렬 구조체 174: 이미징 시스템
176: 컴퓨터 시스템 296: 기판
270: 제1 정렬 마킹 364: 정렬 소자

Claims (39)

  1. 반도체 소자를 본딩하기 위한 본딩 기계로서,
    기판을 지지하기 위한 지지 구조체;
    상기 기판에 다수의 반도체 소자를 본딩하도록 구성된 본딩 공구를 포함하는 본드 헤드 조립체;
    제1 정렬 마킹을 포함하는 정렬 구조체;
    상기 본딩 공구를 사용해서 정렬 구조체 상에 놓이도록 구성되며, 제2 정렬 마킹을 포함하는 정렬 소자;
    상기 제1 정렬 마킹과 상기 제2 정렬 마킹의 대응하는 마킹의 상대적 위치를 이미지하도록 구성된 이미징 시스템; 및
    상기 다수의 반도체 소자 중 하나를 상기 기판에 본딩하는 동안, 상기 본딩 공구와 지지 구조체중 적어도 하나의 위치를 조정하도록 구성된 컴퓨터 시스템을 포함하며,
    상기 컴퓨터 시스템은 상기 제1 정렬 마킹과 상기 제2 정렬 마킹의 대응하는 마킹의 상대적 위치에 적어도 부분적으로 근거한 조정을 제공하도록 구성되며, 상기 조정은 다수의 반도체 소자 중 하나를 상기 기판의 대응 영역에 본딩하는 것에 특정되는 본딩 기계.
  2. 청구항 1에 있어서,
    상기 조정은 상기 기판의 y-축 위치에 특정되는 본딩 기계.
  3. 청구항 1에 있어서,
    상기 조정은 상기 기판의 x-축 위치에 특정되는 본딩 기계.
  4. 청구항 1에 있어서,
    상기 정렬 소자는, 상기 정렬 소자가 제1 정렬 마킹 위에 위치될 때에, 상기 정렬 구조체의 제1 정렬 마킹이 상기 이미징 시스템에 보일 수 있도록 적어도 부분적으로 투명한 본딩 기계.
  5. 청구항 1에 있어서,
    상기 정렬 구조체는 상기 지지 구조체에 고정되는 본딩 기계.
  6. 청구항 1에 있어서,
    상기 본딩 기계의 수평 축을 따라서 상기 지지 구조체를 이동하기 위한 모션 시스템을 더 포함하며, 상기 정렬 구조체는, 상기 정렬 구조체가 상기 지지 구조체와 함께 수평 축을 따라서 이동되도록 상기 지지 구조체에 고정되는 본딩 기계.
  7. 청구항 1에 있어서,
    상기 정렬 소자의 일 부분과 상기 정렬 구조체 사이에 분리가 형성되는 본딩 기계.
  8. 청구항 1에 있어서,
    상기 정렬 소자는 유지력(holding force)을 사용해서 정렬 구조체 상에 유지되도록 구성되는 본딩 기계.
  9. 청구항 8에 있어서,
    상기 유지력은 진공력과 자기력 중 적어도 하나에 의해 제공되는 본딩 기계.
  10. 청구항 1에 있어서,
    상기 정렬 소자의 제2 정렬 마킹은 상기 정렬 구조체의 제1 정렬 마킹과 정렬되도록 구성되는 본딩 기계.
  11. 청구항 1에 있어서,
    상기 제2 정렬 마킹의 대응 부분은 마킹 그룹을 포함하며, 마킹 그룹 각각은 제1 정렬 마킹의 대응 부분과 정렬하도록 구성되는 본딩 기계.
  12. 청구항 1에 있어서,
    상기 제2 정렬 마킹의 일 부분은 상기 기판의 본딩 구역의 크기에 근거해서 상기 제1 정렬 마킹의 대응 부분과 정렬되도록 선택되는 본딩 기계.
  13. 청구항 1에 있어서,
    상기 기판의 대응 영역은 상기 기판의 본딩 구역의 행(row)인 본딩 기계.
  14. 청구항 1에 있어서,
    상기 기판의 대응 영역은 상기 기판의 본딩 구역의 열(column)인 본딩 기계.
  15. 청구항 1에 있어서,
    상기 정렬 소자는 유리를 포함하는 본딩 기계.
  16. 청구항 14에 있어서,
    상기 정렬 구조체 상의 상기 정렬 소자의 배치 후, 상기 제1 정렬 마킹은 상기 정렬 구조체의 상부면 상에 제공되며, 상기 제2 정렬 마킹은 상기 정렬 소자의 하부면 상에 제공되는 본딩 기계.
  17. 반도체 소자를 기판에 본딩하도록 구성된 본딩 공구를 포함하는 본딩 기계를 작동하는 본딩 기계 작동 방법으로서,
    (a) 상기 본딩 기계상에, 다수의 제1 정렬 마킹을 포함하는 정렬 구조체를 제공하는 단계;
    (b) 반도체 소자가 본딩되는 기판의 영역에 근거한 정렬 구조체의 구역을 선택하는 단계로서, 상기 기판은 상기 본딩 기계의 지지 구조체에 의해 지지되도록 구성된 단계;
    (c) 상기 정렬 구조체의 구역 상의 제1 정렬 마킹 중 하나와 함께 정렬 소자 상의 제2 정렬 마킹 중 하나를 이미지하는 단계; 및
    (d) 단계(c)로부터 제공된 정보를 사용하여 연속적인 본딩 공정 동안, 상기 본딩 공구와 지지 구조체 중 적어도 하나의 위치를 조정하는 단계를 포함하는 본딩 기계 작동 방법.
  18. 청구항 17에 있어서,
    상기 본딩 공구를 사용해서 상기 정렬 구조체 상에 상기 정렬 소자를 놓는 단계를 더 포함하는 본딩 기계 작동 방법.
  19. 청구항 17에 있어서,
    상기 기판의 영역은 반도체 소자 중 하나와 본딩되도록 구성된 본딩 장소의 행 또는 열을 포함하는 본딩 기계 작동 방법.
  20. 청구항 17에 있어서,
    상기 단계(c) 동안, 상기 정렬 소자가 상기 정렬 구조체의 구역 위에 위치된 상태로 상기 제1 정렬 마킹이 이미지되도록, 상기 정렬 소자는 적어도 부분적으로 투명한 본딩 기계 작동 방법.
  21. 청구항 17에 있어서,
    상기 정렬 구조체는 상기 지지 구조체에 고정되는 본딩 기계 작동 방법.
  22. 청구항 17에 있어서,
    유지력을 사용해서 상기 정렬 구조체의 구역 상에 상기 정렬 소자를 유지하는 단계를 더 포함하는 본딩 기계 작동 방법.
  23. 청구항 22에 있어서,
    상기 유지력은 진공력과 자기력 중 적어도 하나에 의해 제공되는 본딩 기계 작동 방법.
  24. 청구항 17에 있어서,
    상기 단계(c)로부터 제공된 정보를 사용하는 알고리즘으로 상기 단계(d)에 사용하기 위한 위치의 조정을 결정하는 단계를 더 포함하며, 상기 정보는 상기 제1 정렬 마킹의 것과 상기 제2 정렬 마킹의 것의 상대적 위치를 포함하는 본딩 기계 작동 방법.
  25. 본딩 공구로 기판에 다수의 반도체 소자를 본딩하는 본딩 방법으로서,
    (a) 정렬 구조체의 다수의 구역의 각각에 걸쳐 정렬 소자를 위치시키는 단계로서, 다수의 구역 각각은 상기 지지 구조체에 의해 지지되는 기판의 다수의 영역 중 하나에 대응하는 단계;
    (b) 상기 다수의 구역 각각에 관한 상기 정렬 소자의 오프셋을 결정하는 단계; 및
    (c) 다수의 반도체 소자를 상기 기판의 다수의 영역 각각에 본딩하는 동안 (1) 본딩 공구와 (2) 지지 구조체 중 적어도 하나의 위치를 조정하는 단계를 포함하며,
    상기 다수의 영역 각각에 대한 위치 조정은 상기 다수의 영역 각각에 대응하는 구역에 대해 결정된 오프셋에 관련되는 본딩 방법.
  26. 청구항 25에 있어서,
    상기 다수의 영역 각각은 상기 기판의 본딩 장소의 적어도 하나의 행에 대응하는 본딩 방법.
  27. 청구항 25에 있어서,
    상기 다수의 영역 각각은 상기 기판의 본딩 장소의 적어도 하나의 열에 대응하는 본딩 방법.
  28. 청구항 25에 있어서,
    상기 단계(b)는 상기 다수의 구역 각각 위에 상기 정렬 소자를 이미지하는 단계를 포함하는 본딩 방법.
  29. 청구항 25에 있어서,
    상기 정렬 구조체는 제1 정렬 마킹을 포함하며 상기 정렬 소자는 제2 정렬 마킹을 포함하는 본딩 방법.
  30. 청구항 29에 있어서,
    상기 정렬 소자는, 상기 정렬 소자가 상기 제1 정렬 마킹 위에 위치될 때에, 상기 정렬 구조체의 제1 정렬 마킹 중 하나가 이미징 시스템에 보일 수 있도록 적어도 부분적으로 투명한 본딩 방법.
  31. 청구항 29에 있어서,
    상기 정렬 소자의 오프셋은 상기 제1 정렬 마킹의 대응 부분으로부터 제2 정렬 마킹의 상대적 위치를 사용하여 결정되는 본딩 방법.
  32. 청구항 29에 있어서,
    상기 정렬 소자의 제2 정렬 마킹은 상기 정렬 구조체의 제1 정렬 마킹의 일 부분과 정렬되도록 구성되는 본딩 방법.
  33. 청구항 29에 있어서,
    상기 제2 정렬 마킹의 하나는 마킹 그룹을 포함하며, 상기 마킹 그룹 각각은 제1 정렬 마킹의 일 부분과 정렬하도록 구성되는 본딩 방법.
  34. 청구항 29에 있어서,
    상기 제2 정렬 마킹의 일 부분을 상기 기판의 다수의 영역 각각의 본딩 구역의 크기를 근거해서 상기 제1 정렬 마킹의 대응 부분과 정렬하는 단계를 포함하는 본딩 방법.
  35. 청구항 29에 있어서,
    상기 제1 정렬 마킹은 상기 정렬 구조체의 상부면 상에 제공되며, 상기 제2 정렬 마킹은 상기 정렬 소자의 하부면 상에 제공되는 본딩 방법.
  36. 청구항 25에 있어서,
    상기 정렬 소자의 일 부분과 상기 정렬 구조체 사이에 분리를 제공하는 단계를 더 포함하는 본딩 방법.
  37. 청구항 25에 있어서,
    상기 정렬 구조체의 다수의 구역 각각 상에 상기 정렬 소자를 유지하도록 유지력을 가하는 단계를 더 포함하는 본딩 방법.
  38. 청구항 37에 있어서,
    상기 유지력은 진공력과 자기력 중 적어도 하나에 의해 제공되는 본딩 방법.
  39. 청구항 25에 있어서,
    상기 정렬 소자는 유리를 포함하는 본딩 방법.
KR1020140172288A 2013-12-03 2014-12-03 반도체 소자를 본딩하기 위한 시스템과 방법 KR102336342B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361911226P 2013-12-03 2013-12-03
US61/911,226 2013-12-03

Publications (2)

Publication Number Publication Date
KR20150064703A true KR20150064703A (ko) 2015-06-11
KR102336342B1 KR102336342B1 (ko) 2021-12-07

Family

ID=53265942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140172288A KR102336342B1 (ko) 2013-12-03 2014-12-03 반도체 소자를 본딩하기 위한 시스템과 방법

Country Status (4)

Country Link
US (3) US20150155211A1 (ko)
KR (1) KR102336342B1 (ko)
CN (1) CN104701229B (ko)
TW (1) TWI646625B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636688B2 (en) 2018-06-22 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for alignment, process tool and method for wafer-level alignment
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167457B1 (ko) * 1995-12-30 1999-02-01 김광호 다이 부착과 동시에 와이어 본딩이 이루어지는 와이어 본딩 장치
KR20040105205A (ko) * 2003-06-05 2004-12-14 가부시키가이샤 신가와 본딩 장치
KR20080074173A (ko) * 2005-12-12 2008-08-12 가부시키가이샤 무라타 세이사쿠쇼 위치맞춤장치, 접합장치 및 위치맞춤방법
KR20120120122A (ko) * 2010-12-13 2012-11-01 에베 그룹 에. 탈너 게엠베하 정렬 오류를 결정하기 위한 장치, 디바이스 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4088232B2 (ja) * 2003-10-07 2008-05-21 株式会社新川 ボンディング方法、ボンディング装置及びボンディングプログラム
US8953025B2 (en) * 2010-12-23 2015-02-10 Lg Display Co., Ltd. Align mark of stereoscopic image display, aligning method and system using the align mark
JP5739226B2 (ja) * 2011-05-17 2015-06-24 株式会社ジャパンディスプレイ 電子デバイスモジュールの製造方法
JP6042564B2 (ja) * 2013-12-06 2016-12-14 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をアライメントする装置及び方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167457B1 (ko) * 1995-12-30 1999-02-01 김광호 다이 부착과 동시에 와이어 본딩이 이루어지는 와이어 본딩 장치
KR20040105205A (ko) * 2003-06-05 2004-12-14 가부시키가이샤 신가와 본딩 장치
KR20080074173A (ko) * 2005-12-12 2008-08-12 가부시키가이샤 무라타 세이사쿠쇼 위치맞춤장치, 접합장치 및 위치맞춤방법
KR20120120122A (ko) * 2010-12-13 2012-11-01 에베 그룹 에. 탈너 게엠베하 정렬 오류를 결정하기 위한 장치, 디바이스 및 방법

Also Published As

Publication number Publication date
US10692783B2 (en) 2020-06-23
TW201523788A (zh) 2015-06-16
CN104701229A (zh) 2015-06-10
US20180090395A1 (en) 2018-03-29
CN104701229B (zh) 2019-03-08
US11295996B2 (en) 2022-04-05
KR102336342B1 (ko) 2021-12-07
TWI646625B (zh) 2019-01-01
US20150155211A1 (en) 2015-06-04
US20200273759A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
US10092984B2 (en) Methods and systems for aligning tooling elements of ultrasonic bonding systems
US9425163B2 (en) Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
KR101426583B1 (ko) 다이 본더 및 반도체 제조 방법
CN105921873B (zh) 焊接头组件、热压焊接系统及其组装和操作方法
TW201911462A (zh) 電子部件的實裝裝置與實裝方法，及封裝部件的製造方法
US9047671B2 (en) Platelike workpiece with alignment mark
US11295996B2 (en) Systems and methods for bonding semiconductor elements
US20230215837A1 (en) Method and apparatus for bonding semiconductor substrate
US11410870B2 (en) Die attach systems, and methods of attaching a die to a substrate
US10784130B2 (en) Bonding apparatus
JP6902974B2 (ja) 電子部品の実装装置および実装方法
JP2006135013A (ja) 実装装置及び実装方法
TW201816927A (zh) 包括反射光學元件的接合頭組件、相關接合機和相關方法
KR20230110478A (ko) 전자 부품의 실장 장치
JP3996101B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP2021121014A (ja) 電子部品の実装装置
CN113451175A (zh) 电子零件的安装装置
CN113451176A (zh) 电子零件的安装装置
JP2004087529A (ja) 半導体装置の製造方法およびそれに使用されるボンディング装置
JP2006093237A (ja) 半導体集積回路配置装置、半導体集積回路装置の製造方法、及び半導体集積回路装置
KR20060109597A (ko) 다이 부착 기구

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant