KR101657951B1 - 도전시트 및 그 제조방법 - Google Patents

도전시트 및 그 제조방법 Download PDF

Info

Publication number
KR101657951B1
KR101657951B1 KR1020147005806A KR20147005806A KR101657951B1 KR 101657951 B1 KR101657951 B1 KR 101657951B1 KR 1020147005806 A KR1020147005806 A KR 1020147005806A KR 20147005806 A KR20147005806 A KR 20147005806A KR 101657951 B1 KR101657951 B1 KR 101657951B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
nanofiber
metal
conductive
Prior art date
Application number
KR1020147005806A
Other languages
English (en)
Other versions
KR20140106494A (ko
Inventor
다카노리 요시다
Original Assignee
니폰샤신인사츠가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니폰샤신인사츠가부시키가이샤 filed Critical 니폰샤신인사츠가부시키가이샤
Publication of KR20140106494A publication Critical patent/KR20140106494A/ko
Application granted granted Critical
Publication of KR101657951B1 publication Critical patent/KR101657951B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/02—Contacts characterised by the material thereof
    • H01H1/021—Composite material
    • H01H1/029—Composite material comprising conducting material dispersed in an elastic support or binding material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/06—Contacts characterised by the shape or structure of the contact-making surface, e.g. grooved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H11/00—Apparatus or processes specially adapted for the manufacture of electric switches
    • H01H11/04—Apparatus or processes specially adapted for the manufacture of electric switches of switch contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2201/00—Contacts
    • H01H2201/022—Material
    • H01H2201/03—Composite
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2209/00—Layers
    • H01H2209/024—Properties of the substrate
    • H01H2209/038—Properties of the substrate transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

금속 나노파이버를 사용하는 도전시트에 있어서, 가시도전패턴에서의 금속 마이그레이션을 없앤다. 또한 도전부분(개별 시트 단자)의 간격을 짧게 한다. 기판(26)상에 투명도전패턴(11)과 가시도전패턴(16)을 형성한 도전시트(10)이다. 투명도전패턴은 금속 나노파이버를 포함하는 층인 제1 나노파이버층(12)과 이것에 인접한 제1가열 절연층(29)으로 이루어지고, 가시도전패턴(16)은 금속 나노파이버를 포함하는 층인 제2 나노파이버층(17)과 이것에 인접한 제2가열 절연층(27)에 의하여 하층패턴을 형성하고, 하층패턴에 적층하여 금속 페이스트를 포함하는 층인 페이스트층(18)으로 이루어지는 상층패턴을 형성해서 구성되고, 제2가열 절연층(27)은 극소 사이즈로 절단된 금속 나노파이버를 포함하는 층인 도전시트이다. 가시도전패턴(16)은 하층패턴 위에 차수층(21)을 형성하고, 차수층의 위에 상층패턴을 형성했다.

Description

도전시트 및 그 제조방법{CONDUCTIVE SHEET AND MANUFACTURING METHOD FOR SAME}
본 발명은 터치패널(touch panel) 등에 사용되는 도전시트(導電sheet) 및 그 제조방법에 관한 것이다.
종래에 수지(樹脂)나 글라스(glass) 등으로 이루어지는 기재(基材)의 표면에 도전성 나노파이버(導電性 nanofiber), 특히 금속 나노파이버를 포함하는 층이 일정한 패턴으로 형성된 도전시트가 알려져 있다(예를 들면 특허문헌1 참조).
도8(a)는 종래의 도전시트의 평면도이다. 도8(b)는 도전시트의 확대 단면도로서 도8(a)중에서 화살표(76)로 나타내는 평면에서의 절단면을 나타내고 있다. 도전시트(110)는 그 가장자리부분에 시트 단자부(sheet 端子部)(131a)를 구비하고 있다. 시트 단자부(131a)는 복수의 개별 시트 단자(132a, 132b, 132c)를 구비한다.
시트 단자부(131a)는 종래의 가시도전패턴(可視導電pattern)(116)에 의하여 실현되고 있다. 즉 종래의 가시도전패턴(116)은, 기재(26)상에 제2 나노파이버층(17)에 의하여 하층패턴(下層pattern)을 형성하고, 하층패턴에 적층하여 페이스트층(paste層)(18)으로 이루어지는 상층패턴(上層pattern)을 형성한 것이다.
제2 나노파이버층(17)은 예를 들면 은 나노파이버(銀 nanofiber)를 포함하는 층이다. 페이스트층(18)은 예를 들면 은 페이스트(銀 paste)를 포함하는 층이다. 제2 나노파이버층에 추가로 페이스트층(18)을 형성하는 이유는, 시트 단자부(131a)를 구성하는 제2 나노파이버층을 보조하여 도전율(導電率)을 올리기(전기저항을 작게 하기) 위함이다. 또한 다른 이유는, 도전시트(110)의 가장자리부분은 터치패널로 조립되면 액자모양에 은폐되어서 시선(視線)이 가려지는 부분이며, 이 부분에 「보이는」 가시도전패턴을 형성하여도 디자인, 조작성 등에 영향이 없기 때문이다.
서로 이웃하는 제2 나노파이버층(17) 사이에 제2가열 절연층(127)이 존재한다. 제2가열 절연층(127)은 제2 나노파이버층(17) 사이에서의 전기단락을 방지하는 기능을 구비한다. 제2가열 절연층(127)은 에너지선 조사(energy線 照射)의 가공에 의하여 금속 나노파이버를 극소 사이즈로 절단하여 전기도전성의 기능을 없앤 부분이다.
시트 단자부(131a)에 플렉시블 프린트 배선판(flexible print 配線板)이 접속된다. 당해 접속은, 예를 들면 이방 도전성 접착제(異方 導電性 接着劑)에 의하여 이루어진다.
특허문헌1 : 일본국 공개특허 특개2010-140859호 공보
종래의 도전시트는 시트 단자부에 있어서, 도전부분인 제2 나노파이버층이 제2가열 절연층을 사이에 두고 인접하고 있다. 당해 제2가열 절연층은 단거리(短距離)이다. 제2가열 절연층은 전기도전성의 기능이 손실되었다고는 하여도, 제2가열 절연층에는 극소 사이즈로 절단된 금속 나노파이버가 존재한다. 이 때문에 도전시트를 장기간 사용하면, 제2가열 절연층에 포함되어 있는 극소 사이즈의 금속 나노파이버가 이온화(ion化)하여, 시트 단자부에서 금속 마이그레이션(金屬 migration)이 발생한다. 그 결과로 개별 시트 단자간의 단락으로 이어질 우려가 있다.
또한 종래의 도전시트와 플렉시블 프린트 배선판을 접속하면, 시트 단자부에 있어서 이방 도전성 접착제와 제2가열 절연층이 직접 접촉한다. 이방 도전성 접착제와 제2가열 절연층이 직접 접촉하면, 제2가열 절연층에 존재하고 있는 극소화된 금속 나노파이버와 이방 도전성 접착제를 통해 개별 시트 단자간에 전기가 미량으로 도통하여, 개별 시트 단자간에 절연저항이 저하된다. 그 결과로 개별 시트 단자간의 단락으로 이어질 우려가 있다.
또한 시트 단자부에 여럿 있는 개별 시트 단자간의 간격거리, 예를 들면 개별 시트 단자(132a)와 개별 시트 단자(132b)의 간격거리를 길게 하여야 하며, 플렉시블 프린트 배선판 등의 소형화의 장애가 된다. 이 이유는 개별 시트 단자간의 간격거리를 짧게 하면 금속 마이그레이션의 우려가 높아지기 때문이다. 다른 이유는 제2 나노파이버층으로 이루어지는 패턴의 위에 페이스트 패턴을 인쇄에 의하여 형성하기 때문에, 인쇄시의 위치 어긋남을 고려해서 개별 시트 단자간의 간격거리를 크게 설계할 수밖에 없기 때문이다.
그래서 본 발명의 과제는, 금속 나노파이버를 사용하는 도전시트에 있어서 가시도전패턴에서의 금속 마이그레이션을 없게 하는 것에 있으며, 또한 도전부분(개별 시트 단자)의 간격을 짧게 하는 것을 가능하게 하는 것에 있다. 또한 이러한 도전시트의 제조방법을 얻는 것에 있다.
본 발명에 관한 도전시트는,
기판상에 투명도전패턴과 가시도전패턴을 형성한 도전시트로서, 상기 투명도전패턴은 금속 나노파이버를 포함하는 층인 제1 나노파이버층과 제1 나노파이버층에 인접한 제1가열 절연층으로 이루어지고, 상기 가시도전패턴은 금속 나노파이버를 포함하는 제2 나노파이버층과 제2 나노파이버층에 인접한 제2가열 절연층에 의하여 하층패턴을 형성하고, 상기 하층패턴에 적층하여 금속 페이스트를 포함하는 페이스트층으로 이루어지는 상층패턴을 형성하여 구성되어 있어서, 제2가열 절연층은 극소 사이즈로 절단된 금속 나노파이버를 포함하는 층인 도전시트에 있어서,
상기 가시도전패턴은, 상기 하층패턴의 위에, 상기 하층패턴을 덮는 차수층을 형성하고, 상기 차수층 위에 상기 상층패턴을 형성했다.
본 발명에 관한 도전시트의 바람직한 실시형태에 있어서, 상기 금속 나노파이버가 은 나노파이버이며, 상기 금속 페이스트가 은 페이스트이더라도 좋다.
본 발명에 관한 도전시트의 다른 바람직한 실시형태이며, 본 발명에 관한 도전시트에 있어서, 상기 도전시트에 있어서의 가이드 도선부가 상기 가시도전패턴으로 구성되어 있더라도 좋다.
본 발명에 관한 배선부착 도전시트는, 도전시트와 플렉시블 프린트 배선판으로 이루어지는 배선부착 도전시트에 있어서,
본 발명에 관한 도전시트이며, 상기 도전시트에 있어서의 시트 단자부가 상기 가시도전패턴으로 구성되어 있어서, 상기 시트 단자부에 플렉시블 프린트 배선판의 접속단자부를 전기적으로 접속했다.
본 발명에 관한 터치패널 입력장치는, 본 발명에 관한 배선부착 도전시트를 터치패널 입력장치의 전극에 사용하는 것이다.
본 발명에 관한 도전시트의 제조방법은, 본 발명에 관한 도전시트의 제조방법에 있어서 상기 가시도전패턴은 이하의 공정에 의하여 제조된다.
(A) 기판상에 금속 나노파이버를 포함하는 층인 제2 나노파이버층을 형성하는 공정
(B) (A)의 공정에서 형성한 제2 나노파이버층 위에 차수층을 형성하는 공정
(C) (B)의 공정에서 형성한 차수층 위에 금속 페이스트를 포함하는 층인 페이스트층을 형성하는 공정
(D) (C)의 공정에서 형성된 제2 나노파이버층, 차수층과 페이스트층이 형성된 기판에, 상기 페이스트층의 상방으로부터 에너지선을 조사하여 제2 나노파이버층중의 금속 나노파이버를 절단하고, 페이스트층중의 금속 페이스트를 태우고, 상기 하층패턴과 상기 상층패턴을 형성하는 공정.
이상에서 설명한 본 발명, 본 발명의 바람직한 실시예, 이들에 포함되는 발명을 구성하는 요소는 가능한 한 조합시켜서 실시할 수 있다.
본 발명에 관한 도전시트는, 그 이외의 발명의 구성요소와 함께 제2 나노파이버층과 제2가열 절연층에 의하여 하층패턴을 형성하고, 하층패턴을 덮는 차수층(遮水層)을 형성하고 있기 때문에, 제2 나노파이버층과 제2가열 절연층으로의 수분침입(水分侵入)을 억제할 수 있다. 이 때문에 금속 마이그레이션의 발생을 억제할 수 있다. 따라서 도전시트는 금속 마이그레이션에 의한 단락이 적고, 내구성이 향상된다. 또한 본 발명에 관한 도전시트는 가시도전패턴 상호간의 간격을 짧게 할 수 있어, 도전시트와 이를 조립하는 장치의 소형화가 실현된다.
본 발명에 관한 배선부착 도전시트는, 본 발명에 관한 도전시트를 사용하는 것이기 때문에 내구성이 우수하고, 또한 시트 단자부와 플렉시블 프린트 배선판의 배선판 단자부를 소형화할 수 있다.
본 발명에 관한 터치패널 입력장치는, 본 발명에 관한 배선부착 도전시트를 사용하는 것이기 때문에 내구성이 우수하고, 또한 전기회로의 접속부분을 소형화할 수 있다.
본 발명에 관한 도전시트를 제조하는 방법은, 그 이외의 발명을 구성하는 요소에 추가로 제2 나노파이버층, 차수층과 페이스트층을 적층하고, 페이스트층과 제2 나노파이버층을 동시에 태워서 가시도전패턴을 형성하기 때문에, 차수층이 용이하고 또한 효과적으로 형성된다. 따라서 금속 마이그레이션이 발생하지 않아 가시도전패턴 상호간의 간격이 짧은 도전시트를 제조할 수 있는 이점이 있다.
[도1] 본 발명에 관한 터치패널 입력장치의 분해도이다.
[도2] 도전시트의 설명도로서, (a)는 평면도, (b)는 확대 단면도로서 (a)에 화살표(73)로 나타내는 평면에서의 절단면을 나타내고, (c)는 다른 부분의 단면도로서 (a)에 화살표(75)로 나타내는 평면에서의 절단면을 나타내고 있다.
[도3] 도전시트의 분해도이다.
[도4] 도전시트의 확대 단면도로서, 페이스트층(18)과 제2 나노파이버층(17)의 접촉부분을 나타내고 있다.
[도5] 도전시트에 관한 가시도전패턴의 제조방법을 나타내는 설명도이다.
[도6] 실험1에 관한 도전시트 모델(81)의 평면도이다.
[도7] 실험2에 관한 도전시트 모델(98)의 평면도이다.
[도8] 종래의 도전시트의 설명도로서, (a)는 평면도, (b)는 확대 단면도로서 (a)에 화살표(76)로 나타내는 평면에서의 절단면을 나타내고 있다.
이하, 도면을 참조하여 본 발명에 관한 도전시트(導電sheet), 배선부착 도전시트, 정전용량방식 터치패널 입력장치(靜電容量方式 touch panel 入力裝置)와 도전시트의 제조방법을 설명한다. 본 명세서에 있어서 참조하는 각 도면은, 본 발명의 이해를 쉽게 하기 위하여 일부의 구성요소를 과장해서 나타내는 등 도식적으로 나타내고 있는 것이 있다. 이 때문에 구성요소간의 치수나 비율 등은 실물과 다르게 되어 있을 경우가 있다. 또한 본 발명의 실시예에 기재된 부재(部材)나 부분(部分)의 치수, 재질, 형상, 그 상대위치 등은, 특별히 특정한 기재가 없는 한은 본 발명의 범위를 그들에만 한정하는 취지의 것이 아니라 단순한 설명예에 불과하다. 또한 부호인 숫자는 부품이나 부분 등을 집합적으로 나타내는 경우가 있으며, 개별 부품이나 부분 등을 나타내는 경우에 당해 숫자의 뒤에 알파벳의 첨자를 붙인 것이 있다.
도1은 터치패널 입력장치(1)의 분해도이다. 터치패널 입력장치(1)는 표시판(63)상에, 제2검출 도전시트(10b), 제1검출 도전시트(10a)와 보호필름(61)이 순차적으로 겹쳐져 있다. 표시판(63)은 액정표시장치(液晶表示裝置)이다. 표시판(63)은 액정표시장치에 한정되지 않고 그 이외의 공지의 표시장치를 사용할 수 있다.
제2검출 도전시트(10b)는 투명도전패턴(透明導電pattern)(1lb)을 구비한다. 투명도전패턴(1lb)은 제2검출 도전시트(10b)의 긴 변(邊)과 평행한 직사각형 모양의 3개의 전극부(電極部)를 구비하고 있다. 3개의 전극부로부터 각각 가이드 도선부(guide 導線部)(33b)가 인출되어 시트 단자부(3lb)와 도통하고 있다. 시트 단자부(3lb)는 가시도전패턴(可視導電pattern)(16b)으로 이루어진다. 본 발명과 본 명세서에 있어서, 투명(透明)이란 가시광선을 투과하는 성질을 의미하고, 가시(可視)란 가시광선을 흡수하는 성질을 의미한다.
제1검출 도전시트(10a)는 투명도전패턴(11a)을 구비한다. 투명도전패턴(11a)은 제1검출 도전시트(10a)의 짧은 변과 평행한 직사각형 모양의 3개의 전극부를 구비하고 있다. 3개의 전극부로부터 각각 가이드 도선부(33a)가 인출되어 시트 단자부(31a)와 도통하고 있다. 시트 단자부(31a)는 가시도전패턴(16a)으로 이루어진다.
터치패널의 전극과 제어회로는 플렉시블 프린트 배선판(이하, FPC로 표기한다)(41a, 4lb)을 통해서 접속된다. FPC(41a, 4lb)의 일방(一方)의 단부(端部)에 있는 배선판 단자부(42a, 42b)가 각각의 도전시트에 있는 시트 단자부(31a, 3lb)에 접속된다. FPC(41a, 4lb)와 시트 단자부(31a, 3lb)는 각각 이방 도전성 접착제(異方 導電性 接着劑)에 의하여 접착된다. 보호필름(61)과 제1검출 도전시트(10a)는 FPC 접착부분과 대응하는 위치에 홈부(notch部)(62)를 형성하여, FPC와 시트 단자부 접착의 용이화를 도모하고 있다. FPC(41)는 띠 형상이지만, 도1중에는 배선판 단자부(42)의 주변부만을 도면에 나타내고 있다.
터치패널의 제어방식은 공지의 방식을 사용할 수 있다. 예를 들면 제어방식은 정전용량 검출방식이다. 제어회로는 도면에 나타내는 것을 생략했다.
도2는 도전시트(10)의 설명도이다. 도2(a)는 도전시트(10)의 평면도이다. 도2(b)는 도2(a)중에 화살표(73)로 나타내는 평면에서의 확대 단면도이며, 도2(c)는 도2(a)중에 화살표(75)로 나타내는 평면에서의 단면도이다. 도3은 도전시트의 분해도이다.
도전시트(10)의 가장자리부분에 시트 단자부(31a)가 설치되어 있다. 도전시트(10)의 중앙부에 투명전극(111, 112, 113)이 설치되어 있다. 3개의 투명전극(111, 112, 113)은 도전시트(10)의 짧은 변과 평행한 직사각형 모양이다. 3개의 투명전극(111, 112, 113)은 투명도전패턴에 의하여 형성되어 있다.
투명전극(111, 112, 113)과 개별 시트 단자(32a, 32b, 32c)는 가이드 도선부(33)를 통해서 도통되어 있다. 시트 단자부(31a)는 가시도전패턴(16)에 의하여 형성되어 있다. 가이드 도선부(33)는 투명도전패턴에 의하여 형성하더라도 좋고, 가시도전패턴에 의하여 형성하더라도 좋다.
도2(b)와 도3을 참조하여 가시도전패턴의 구성을 설명한다. 가시도전패턴(16)은 3개의 층으로 이루어진다. 1번째의 층은 기판(26)상에 형성된 제2 나노파이버층(17)과 제2가열 절연층(27)이다. 제2 나노파이버층(17)과 제2가열 절연층(27)은 동일한 평면에서 인접하고 있다. 제2 나노파이버층(17)은 일정한 평면형상의 하층패턴(下層pattern)을 형성하고 있다.
2번째의 층은 차수층(遮水層)(21)으로서, 제2 나노파이버층(17)과 제2가열 절연층(27)의 위에 형성되어 있다. 차수층(21)의 위에 페이스트층(paste層)(18)과 공극절연층(空隙絶緣層)(28)이 형성되어 있다.
차수층(21)은 하층패턴을 덮고 있다. 3번째의 층은 차수층(21)의 위에 형성되어 있는 페이스트층(18)이다. 페이스트층(18)은 하층패턴의 평면형상과 일치하는 평면형상인 상층패턴(上層pattern)을 형성하고 있다. 페이스트층(18)과 동일한 평면에서 인접하고 있는 층은 공극절연층(28)이다. 실제로는 공극절연층(28)은 공극(空隙)이다. 도2(b)에 3개의 페이스트층(18)이 공극인 공극절연층(28)으로 분리되어 존재하는 모양을 도면에 나타내고 있다.
본 발명에 관한 도전시트에 있어서, 페이스트층(18)은 반드시 하층패턴의 평면형상과 일치하고 있을 필요는 없다. 본 발명에 관한 도전시트에 있어서는, 페이스트층(18)은 제2 나노파이버층(17)에 의존하지 않고 제2 나노파이버층으로부터 독립하여 도선(導線)의 기능을 담당하고 있다. 이 때문에 상층패턴은, 하층패턴의 평면형상과 다른 평면형상으로 형성하더라도 좋다.
종래의 도전시트에 있어서는, 상층패턴과 하층패턴이 서로 전기적으로 도통하는 기능을 보완하면서 협동하여 도선의 기능을 담당하고 있었다. 이 때문에 상층패턴은, 하층패턴의 평면형상과 가능한 한 일치시킬 필요가 있었다. 불일치가 되면 페이스트층(18)과 제2금속 나노파이버층(17)으로 구성되는 폭(영역)이 넓어진다. 그 결과로 시트 단자부의 폭도 넓어지기 때문에, 기판상의 시트 단자부가 차지하는 범위가 커진다는 문제가 발생하기 때문이었다.
본 발명에 관한 도전시트에서는, 하층패턴과 상층패턴 사이에 차수층(21)을 설치한다. 당해 차수층이 존재하지 않는 위치에서 제2 나노파이버층(17)과 페이스트층(18)이 접촉하여 도통하는 부분을 설치하면, 도선의 기능은 페이스트층이 단독으로 담당하게 된다. 이 때문에 상층패턴은 하층패턴의 평면형상에 구애받지 않고 독자적인 패턴으로 할 수 있다.
도2(c)와 도3을 참조하여 투명도전패턴을 설명한다. 투명도전패턴(11)은, 기판(26)상에 형성되는 제1 나노파이버층(12)과 제1가열 절연층(29)으로 구성된다. 제1 나노파이버층(12)은 일정한 평면형상이며, 상기의 투명전극을 형성하고 있다. 제1 나노파이버층(12)은 동일한 평면에서 제1가열 절연층(29)과 인접하고 있다. 가시도전패턴(16)과 투명도전패턴(11)은 동일한 평면에 있다.
차수층(21)은 하층패턴으로의 수분의 침입을 방지하는 것이다. 이 때문에 차수층(21)은 하층패턴의 전체면을 덮는 것이 이상적이다. 바꾸어 말하면 하층패턴의 윤곽선(輪郭線)을 넘어서 일정한 거리의 외측(外側)에 차수층의 윤곽선이 있는 것이 이상적이다.
그러나 차수층(21)은 수분이동의 방지뿐만 아니라 전기도통(電氣導通)도 방해하는 것이기 때문에, 차수층(21)이 전체면을 덮으면 페이스트층(18)과 제2 나노파이버층(17)의 전기도통도 방해할 수 있다. 이 때문에 페이스트층(18)과 제2 나노파이버층(17)의 직접접촉부분을 일부 마련하고, 그 이외의 부분은 차수층에 의하여 덮는 것이 바람직하다.
도4는 도전시트의 확대 단면도로서, 페이스트층(18)과 제2 나노파이버층(17)의 직접접촉부분을 나타내고 있다. 도면에 나타낸 영역에 있어서, 차수층(21)의 윤곽선은 제2 나노파이버층(17)의 윤곽선보다 내측(內側)에 있으며, 제2 나노파이버층(17)의 일부분이 차수층(21)으로 덮이지 않고 노출되어 있다. 페이스트층(18)은 차수층(21)의 윤곽선을 넘어서 차수층의 외측에 이르는 제2 나노파이버층(17)과 직접 접촉하고 있다. 본 명세서에 있어서 내측이란 윤곽선에 둘러싸이는 영역을 의미하고, 외측이란 윤곽선의 밖에 있는 영역을 의미한다.
금속 마이그레이션(金屬 migration)은 (1) 수분의 존재 (2) 전위차(電位差)의 2개의 조건을 만족하면 발생한다. 본 발명에 관한 가시도전패턴은 차수층을 구비하여, 제2 나노파이버층과 제2가열 절연층에 수분이 침입하지 않기 때문에 금속 마이그레이션이 발생하지 않는다.
가시도전패턴의 제조방법을 설명한다. 도5는 가시도전패턴의 제조방법을 나타내는 설명도이다. 이 제조방법에 의하여 예를 들면 도전시트의 가이드 도선부를 제조할 수 있다.
우선 도5(a)에 나타나 있는 바와 같이 기판(26)상에 금속 나노파이버를 포함하는 층인 제2 나노파이버층(17)을 형성한다. 다음에 도5(b)에 나타나 있는 바와 같이 제2 나노파이버층(17)의 위에 차수층(21)을 형성한다. 또한 도5(c)에 나타나 있는 바와 같이 차수층(21)의 위에 페이스트층(18)을 형성한다.
이어서 제2 나노파이버층(17), 차수층(21)과 페이스트층(18)이 형성된 기판에, 페이스트층(18)의 상방으로부터 레이저 조사기(laser 照射器)(51)를 사용하여 레이저선을 조사한다. 레이저선 조사에 의하여 제2 나노파이버층(17)중의 금속 나노파이버를 절단하고, 또한 페이스트층(18)을 부분적으로 제거 하여 하층패턴과 상층패턴을 형성한다. 이에 따라 가시도전패턴이 제조된다.
이상, 가시도전패턴의 제조방법을 설명했지만, 당해 제조방법에 의하여 투명도전패턴과 가시도전패턴을 모두 포함하는 도전시트를 제조할 수 있다. 이하에 설명한다.
도5(a)에 나타나 있는 공정에서, 제2 나노파이버층과 동시에 제1 나노파이버층을 형성한다. 제1 나노파이버층(12)은, 기판(26)상에서 제2 나노파이버층(17) 형성영역을 제외한 임의의 영역에 형성한다. 제1 나노파이버층과 제2 나노파이버층의 재료, 형성방법, 두께 등은 동일하며 1회의 조작으로 양자(兩者)를 형성할 수 있다.
가시도전패턴(16) 부분에, 즉 제2 나노파이버층(17)의 형성부분에 도5(b), (c)에 나타나 있는 공정을 실시한다. 도5(d)에 나타나 있는 공정에 있어서 레이저선 조사에 의하여 제2가열 절연층(27) 등을 형성함과 아울러, 레이저선을 투명도전패턴(11) 부분에, 즉 제1 나노파이버층(12) 형성부분에 조사해서 제1가열 절연층(29)을 형성한다. 이상의 제조방법으로 투명도전패턴과 가시도전패턴을 모두 포함하는 도전시트를 제조할 수 있다.
레이저선의 일례는 스폿 지름이 수십㎛인 YAG 레이저(Yttrium Aluminum Garnet laser)이다. YAG 레이저를 사용하는 경우에, 사용하는 YAG 레이저의 파장은 1200nm∼350nm, 더 바람직하게는 1100nm∼400nm이다. 상기 파장의 범위이면 차수층이나 기판은 태워 없어지는 일이 없이 존치(存置)되고, 또한 발열이 소량으로 들어가 도전시트 전체가 타는 일이 없다.
레이저선 조사를 하여 금속 나노파이버에 적당한 에너지(열)를 가함으로써 금속 나노파이버의 일부가 절단되고, 동시에 페이스트층의 일부를 태워서 제거한다. 레이저선은 그 이외의 에너지선으로 치환할 수 있다.
차수층(21)은 투명한 것이 바람직하다. 상기 레이저선 가공을 할 때에 차수층(21)이 투명하면, 차수층이 레이저의 에너지를 투과하기 때문에 레이저선 가공을 하여도 차수층이 존치된다. 반대로 차수층이 불투명하면, 차수층이 레이저의 에너지를 흡수한다. 그 결과로 차수층을 YAG 레이저에 의하여 태워 버린다.
차수층의 재질은 아크릴계 수지(acrylic系 樹脂), 염화 비닐계 수지(vinyl chloride系 樹脂), 우레탄 수지(urethane 樹脂), 에폭시 수지(epoxy 樹脂), 멜라민 수지(melamine 樹脂) 등이다. 투명성(透明性), 차수성(遮水性)의 관점으로부터 상기 수지중에서 우레탄 수지, 에폭시 수지, 멜라민 수지가 바람직하다. 차수층은 그라비아 코트법(gravure coating法), 롤 코트법(roll coating法), 콤마 코트법(comma coating法), 그라비아 인쇄법(gravure 印刷法), 스크린 인쇄법(screen 印刷法), 오프셋 인쇄법(offset 印刷法) 등에 의하여 형성하면 좋다.
차수층(21)의 두께범위는, 보통 1㎛∼30㎛이며 바람직하게는 5㎛∼20㎛이다. 차수층(21)의 두께를 1㎛ 이상으로 함으로써 금속 마이그레이션의 발생을 억제할 수 있다. 또한 차수층(21)의 두께를 30㎛ 이하로 함으로써 도전시트 상에 보호필름(61)을 점착할 때에, 차수층(21)의 윤곽부 부근에 있어서 차수층과 페이스트층으로 구성되는 단차(段差)에 보호필름을 추종할 수 있다. 그 결과로 보호필름과의 사이에 공극이 발생하여 볼품이 없어지는 것을 방지할 수 있다.
또한 차수층(21)의 두께범위는, 페이스트층(18) 두께의 10배 미만, 바람직하게는 4배 미만인 것이 더 바람직하다. 차수층(21)의 두께가 이 범위에 있으면, 차수층(21)의 윤곽부에 있어서의 제2 나노파이버층(17)과 페이스트층(18)의 접속부에서 크랙의 발생을 억제할 수 있다.
제2 나노파이버층(17)은, 금속 나노파이버와 아크릴, 폴리에스테르(polyester), 폴리우레탄(polyurethane), 폴리염화비닐(polyvinyl chloride) 등의 바인더 수지(binder 樹脂)로 이루어진다. 제2 나노파이버층(17)은, 그라비아 인쇄, 오프셋 인쇄, 스크린 인쇄 등의 범용의 각종 인쇄방법, 다이코터(die coater)에 의한 도포 등의 방법에 의하여 설치할 수 있다.
금속 나노파이버는, 금, 은, 백금, 구리, 팔라듐(palladium) 등의 금속 나노파이버이다. 금속 나노파이버는, 예를 들면 인산 지르코늄계 화합물(zirconium phosphate系 化合物)로 이루어지는 모체(母體)의 표면에 금, 은, 백금, 구리, 팔라듐 등의 금속이온을 담지(擔持)시킨 전구체(前驅體)를 작성하고, 다음에 상기에 의하여 얻어진 전구체에 전류 또는 전압을 인가한 바늘의 선단(先端)을 접촉하여 제작한 것이다. 이들 중에서 도전성이 크고, 비교적 염가이며 또한 투시성(透視性)으로부터 은 나노파이버가 바람직하다. 금속 나노파이버의 치수는 지름이 10nm∼100nm, 길이가 1㎛∼200㎛이다.
제2 나노파이버층(17)의 두께는 수십nm로부터 수백nm의 범위에서 적절하게 설정이 가능하다. 이 범위의 두께로 하면 층으로서의 강도(强度)가 충족되고, 또한 층으로서의 유연성(柔軟性)이 있어서 가공이 용이하게 되기 때문이다.
제1 나노파이버층(12)의 재질과 그 형성방법은, 제2 나노파이버층(17)의 재질이나 그 형성방법과 동일하다.
제2가열 절연층(27)은, 금속 나노파이버와 바인더 수지로 이루어진다. 바인더 수지는, 아크릴, 폴리에스테르, 폴리우레탄, 폴리염화비닐 등을 사용할 수 있다.
제2가열 절연층(27)을 구성하는 금속 나노파이버의 크기는, 제1, 제2금속 나노파이버층을 구성하는 금속 나노파이버의 1/10∼1/1000의 크기이다. 그리고 제2가열 절연층(27)을 구성하는 금속 나노파이버는, 각각 독립하여 존재하고 있다. 이 존재양식(存在樣式)에 기인하여 제2가열 절연층(27)의 전기 전도도(電氣 傳導度)는 작아지고 있다. 한편 제1 나노파이버층을 구성하는 금속 나노파이버는 각각 서로 얽혀 있다. 마찬가지로 제2 나노파이버층을 구성하는 금속 나노파이버는 각각 서로 얽혀 있다.
제2가열 절연층(27)의 형성방법은, 우선 제2 나노파이버층과 동일한 재료를, 그라비아 인쇄, 오프셋 인쇄, 스크린 인쇄 등의 범용의 각종 인쇄방법, 또는 다이코터에 의한 도포 등에 의하여 기판상에 도포한다. 이어서 당해 층을 YAG 레이저 등의 에너지선을 사용하여 당해 층중에 있어서 금속 나노파이버를 가열처리하여 작성한다.
제2가열 절연층(27)의 두께는, 제1 나노파이버층, 제2금속 나노파이버층과 동일하다.
페이스트층(18)은 금속입자와 바인더 수지로 이루어진다. 바인더 수지는 아크릴, 폴리에스테르, 폴리우레탄, 폴리염화비닐 등을 사용할 수 있다. 금속입자중에서 은이 가장 바람직하다. 도전성이 우수하고, 비용이 싸기 때문이다. 페이스트층의 두께는 1㎛∼30㎛이다. 페이스트층은, 그라비아 코트법, 롤 코트법, 콤마 코트법, 그라비아 인쇄법, 스크린 인쇄법, 오프셋 인쇄법 등에 의하여 형성한다.
기판(26)의 재질은, 아크릴, 폴리카보네이트(polycarbonate), 폴리에스테르, 폴리부틸렌테레프탈레이트(polybutylene terephthalate), 폴리프로필렌(polypropylene), 폴리아미드(polyamide), 폴리우레탄, 폴리염화비닐, 폴리불화비닐(polyvinyl fluoride) 등의 수지필름 및 글라스를 들 수 있다. 기판(26)의 두께는 5∼800㎛의 범위에서 적절하게 설정이 가능하다. 이 두께범위로 하면 필요한 강도가 얻어지고, 또한 적절한 유연성을 구비하여 가공이 용이하게 되기 때문이다.
이상에서 설명한 차수층을 포함하는 가시도전패턴은 시트 단자부뿐만 아니라 예를 들면 가이드 도선부의 형성에 사용할 수 있다. 가이드 도선부에 차수층을 포함하는 가시도전패턴을 사용하면, 금속 마이그레이션의 우려없이 도전시트의 액자부의 면적을 작게 할 수 있다.
[실시예]
<실험1>
실험1에 관한 도전시트 모델(81)을 아래와 같이 작성했다. 도전시트 모델(81)은 실시예1이다.
기체시트(基體sheet)는 두께가 50㎛인 2축 연신 폴리에틸렌테레프탈레이트 필름(2軸 延伸 polyethylene terephthalate film)을 사용했다. 당해 기체시트상에 은 나노파이버 재료(Cambrios(캠브리오스)사 제품:ClearOhm(클리어옴))를 사용하여 기체시트의 전체면에 금속 나노파이버층을 형성했다.
다음에 우레탄계 폴리머 수지(urethane系 polymer 樹脂)를 사용하여 금속 나노파이버층의 위에, 두께가 15㎛인 차수층을 형성했다. 도6은 도전시트 모델(81)의 평면도이다. 전극형성영역(82a, 82b)에는 차수층이 형성되어 있지 않다. 도면에 나타낸 바와 같이 전극형성영역(82a, 82b)은, 시트의 양단 근방에 대향하도록 2개 형성했다. 전극형성영역(82a, 82b)의 크기는 10mm×30mm이었다. 또한 2개의 전극형성영역(82a, 82b) 사이의 직선거리는 80mm이었다.
이어서 전극형성영역(82a, 82b)을 덮도록 전극형성영역(82a, 82b)에 은 페이스트(도요보(東洋紡):DW-114L-1)를 사용하여 전극을 형성했다. 은 페이스트의 두께는 5㎛이었다.
또한 YAG 레이저를 사용하여 금속 나노파이버층을 빗 형상으로 에칭(etching)하여 가열 절연선(加熱 絶緣線)(83)을 형성했다. 상기 빗 형상을 구성하는 1개의 빗살(그 길이를 화살표(84)로 나타낸다)은 5mm마다 형성되고, 그 폭(그 길이를 화살표(85)로 나타낸다)은 5mm이었다. 가열 절연선(83)의 선폭은 0.1mm이었다. 상기 공정을 거쳐서 실시예1에 관한 도전시트 모델을 얻었다. 기체시트상에 은 나노파이버 재료, 에폭시 수지, 은 페이스트를 도포하는 공정은, 모두 그라비아 인쇄기를 사용함으로써 이루어졌다. 또한 사용한 YAG 레이저의 파장은 1064㎛이었다.
<실시예2와 실시예3 및 비교예1과 비교예2>
차수층의 두께, 차수층을 구성하는 수지를 변경한 것 이외는, 실시예1과 동일한 방법으로 도전시트 모델을 작성했다. 또한 비교예1은 차수층을 형성하고 있지 않다.
<실시예1∼3, 비교예1∼2의 마이그레이션 억제효과의 평가>
실시예1, 2, 3 및 비교예1, 2는 이하의 평가기준에 의거하여 평가했다. 도전시트의 양쪽전극을 전원과 접속하여 20V의 전압을 양쪽전극에 걸쳐서 도전시트가 단락할 때까지의 시간을 측정했다. 또 측정은 실온 60℃, 습도 95% RH 하에서 했다. 그 결과를 표1에 나타낸다.
[표1]
Figure 112014021059208-pct00001
<실험2>
실험2에 관한 도전시트 모델(98)을 아래와 같이 작성했다.
도전시트 모델(98)은 실시예4이다.
기체시트는 두께가 50㎛인 2축연신 폴리에틸렌테레프탈레이트 필름을 사용했다. 당해 기체시트상에 은 나노파이버 재료(Cambrios사 제품:ClearOhm)를 사용하여 기체시트의 전체면에 금속 나노파이버층을 형성했다.
도7은 도전시트 모델(98)의 평면도이다. 우레탄계 폴리머 수지를 사용하여 금속 나노파이버층의 위에 2개의 차수층(86, 87)을 형성했다. 차수층(86, 87)은, 두께가 15㎛, 평면형상은 직사각형(20mm(화살표(94))×50mm(화살표(95)))이며, 간격을 1mm(화살표(96))로 하여 배치했다. 기체시트의 주변부와 전극형성영역 (88, 89, 90)에는, 차수층은 형성되어 있지 않다.
전극형성영역(88, 89, 90)의 평면형상은 직사각형(0.1mm×21mm)이며, 차수층(87)과 겹치는 부분의 길이(화살표(97))는 10mm이었다. 전극형성영역(88, 89, 90)을 덮도록 은 페이스트(도요보:DW-114L-1)를 사용하여 전극을 형성했다. 은 페이스트의 두께는 5㎛이었다.
<실시예5와 비교예3, 4, 5>
차수층의 두께, 차수층을 구성하는 수지를 변경한 것 이외는, 실시예4와 동일한 방법으로 도전시트 모델을 작성했다.
<실시예4, 5 및 비교예3, 4, 5의 크랙발생 평가>
실시예4, 5 및 비교예3, 4, 5는 이하의 평가기준에 의거하여 평가했다.
각각의 도전시트 모델에 대해서 전극의 저항값을 측정했다. 저항값은 저항측정점 91a와 9lb 사이, 저항측정점 92a와 92b 사이, 저항측정점 93a와 93b 사이를 측정하고, 3개의 저항측정값의 산술평균을 구하여 이 값을 초기저항값으로 했다.
다음에 도전시트 모델을 지름이 8mm인 원통에 둘러 감고, 감고 풀기의 공정을 10회 반복했다. 이 후에 초기의 저항측정과 마찬가지로 전극의 저항값을 측정했다. 저항값은 저항측정점 91a와 9lb 사이, 저항측정점 92a와 92b 사이, 저항측정점 93a와 93b 사이를 측정하고, 3개의 저항측정값의 산술평균을 구하여 이 값을 실험후 저항값으로 했다.
그리고 R/R 0 을 하기의 계산식에 의거하여 산출했다.
R/R 0 = 실험후 저항값(R)/초기저항값(R 0 )
상기 R/R 0 의 값에 의거하여 전극에 발생한 크랙을 이하의 분류를 따라 평가했다. 결과를 표2에 나타낸다.
○ : 1 ≤ R/R 0 < 1.1
△ : 1.1 ≤ R/R 0 < 1.2
× : 1.2 ≤ R/R 0
[표2]
Figure 112014021059208-pct00002
크랙의 발생위치는, 차수층의 윤곽부에 있어서의 전극(은 페이스트층)과 은 나노파이버층의 접촉부이었다.
1 ; 터치패널 입력장치
10 ; 도전시트
10a ; 제1검출 도전시트
10b ; 제2검출 도전시트
11 ; 투명도전패턴
12 ; 제1 나노파이버층
16 ; 가시도전패턴
17 ; 제2 나노파이버층
18 ; 페이스트층
21 ; 차수층
26 ; 기판
27 ; 제2가열 절연층
28 ; 공극절연층
29 ; 제1가열 절연층
31, 31a, 3lb ; 시트 단자부
32a, 32b, 32c ; 개별 시트 단자
33, 33a, 33b ; 가이드 도선부
41a, 4lb ; 플렉시블 프린트 배선판
42 ; 배선판 단자부
51 ; 레이저 조사기
61 ; 보호필름
62 ; 홈부
63 ; 표시판
81 ; 도전시트 모델
82a, 82b ; 전극형성영역
83 ; 가열 절연선
86, 87 ; 차수층
88, 89, 90 ; 전극형성영역
98 ; 도전시트 모델
110 ; 종래의 도전시트
116 ; 종래의 가시도전패턴

Claims (6)

  1. 기판(基板)상에 투명도전패턴(透明導電pattern)과 가시도전패턴(可視導電pattern)을 형성한 도전시트(導電sheet)로서,
    상기 투명도전패턴은 금속 나노파이버(金屬 nanofiber)를 포함하는 층인 제1 나노파이버층과 제1 나노파이버층의 측면에 인접한 제1가열 절연층(第1加熱 絶緣層)으로 이루어지고,
    상기 가시도전패턴은 금속 나노파이버를 포함하는 제2 나노파이버층과 제2 나노파이버층의 측면에 인접한 제2가열 절연층에 의하여 하층패턴(下層pattern)을 형성하고, 상기 하층패턴에 적층하여 금속 페이스트(金屬 paste)를 포함하는 페이스트층으로 이루어지는 상층패턴(上層pattern)을 형성해서 구성되어 있고,
    제2가열 절연층은 각각이 독립하여 존재하는 금속 나노파이버를 포함하는 층인 도전시트에 있어서,
    상기 가시도전패턴은, 상기 하층패턴의 위에, 상기 하층패턴을 덮는 차수층(遮水層)을 형성하고, 상기 차수층의 위에 상기 상층패턴을 형성한 도전시트.
  2. 제1항에 있어서,
    상기 금속 나노파이버가 은 나노파이버(銀 nanofiber)이고,
    상기 금속 페이스트가 은 페이스트인 것을 특징으로 하는 도전시트.
  3. 제1항 또는 제2항에 있어서,
    도전시트에 있어서의 가이드 도선부(guide 導線部)가 상기 가시도전패턴으로 구성되어 있는 도전시트.
  4. 도전시트와 플렉시블 프린트 배선판(flexible print 配線板)으로 이루어지는 배선부착 도전시트에 있어서,
    제1항 또는 제2항의 도전시트로서,
    상기 도전시트에 있어서의 시트 단자부(sheet 端子部)가 상기 가시도전패턴으로 구성되어 있고, 상기 시트 단자부에 플렉시블 프린트 배선판의 접속단자부를 전기적으로 접속한 배선부착 도전시트.
  5. 제4항의 배선부착 도전시트를 터치패널 입력장치(touch panel 入力裝置)의 전극(電極)으로 사용하는 터치패널 입력장치.
  6. 제1항의 도전시트의 제조방법으로서,
    상기 가시도전패턴은, 이하의 공정에 의하여 제조되는 도전시트의 제조방법.
    (A) 기판상에 금속 나노파이버를 포함하는 층인 제2 나노파이버층을 형성하는 공정
    (B) (A)의 공정에서 형성한 제2 나노파이버층의 위에 차수층을 형성하는 공정
    (C) (B)의 공정에서 형성한 차수층의 위에 금속 페이스트를 포함하는 층인 페이스트층을 형성하는 공정
    (D) (C)의 공정에서 형성된 제2 나노파이버층, 차수층과 페이스트층이 형성된 기판에, 상기 페이스트층의 상방으로부터 에너지선을 조사(照射)하여 제2 나노파이버층중의 금속 나노파이버를 절단하고, 페이스트층중의 금속 페이스트를 태우고, 상기 하층패턴과 상기 상층패턴을 형성하는 공정
KR1020147005806A 2011-10-31 2012-09-27 도전시트 및 그 제조방법 KR101657951B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011238121A JP5646433B2 (ja) 2011-10-31 2011-10-31 導電シート及びその製造方法
JPJP-P-2011-238121 2011-10-31
PCT/JP2012/074956 WO2013065430A1 (ja) 2011-10-31 2012-09-27 導電シート及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140106494A KR20140106494A (ko) 2014-09-03
KR101657951B1 true KR101657951B1 (ko) 2016-09-20

Family

ID=48191788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147005806A KR101657951B1 (ko) 2011-10-31 2012-09-27 도전시트 및 그 제조방법

Country Status (6)

Country Link
US (1) US9591751B2 (ko)
JP (1) JP5646433B2 (ko)
KR (1) KR101657951B1 (ko)
CN (1) CN104025227B (ko)
TW (1) TWI525490B (ko)
WO (1) WO2013065430A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119518B2 (ja) 2013-02-12 2017-04-26 ソニー株式会社 センサ装置、入力装置及び電子機器
US20140262443A1 (en) * 2013-03-14 2014-09-18 Cambrios Technologies Corporation Hybrid patterned nanostructure transparent conductors
CN105190492B (zh) 2013-03-18 2019-09-27 索尼公司 传感器装置、输入装置和电子设备
JP6142745B2 (ja) * 2013-09-10 2017-06-07 ソニー株式会社 センサ装置、入力装置及び電子機器
CN104516567B (zh) * 2013-09-29 2018-11-02 宝宸（厦门）光学科技有限公司 触控面板及其制造方法
CN103730296B (zh) * 2013-11-28 2015-11-18 江苏省如高高压电器有限公司 一种断路器镀银触指电镀挂具
US9826668B2 (en) * 2013-12-31 2017-11-21 Amogreentech Co., Ltd. Composite sheet and portable terminal having same
US20150209897A1 (en) * 2014-01-27 2015-07-30 Carestream Health, Inc. Polarized laser for patterning of silver nanowire transparent conductive films
WO2015146097A1 (ja) * 2014-03-25 2015-10-01 凸版印刷株式会社 透明導電性積層体および透明導電性積層体を備えたタッチパネル
JP2015190859A (ja) 2014-03-28 2015-11-02 ソニー株式会社 センサ装置、入力装置及び電子機器
CN104951156A (zh) * 2014-03-31 2015-09-30 宸盛光电有限公司 电容式触控装置
KR102248460B1 (ko) * 2014-08-08 2021-05-07 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조 방법
KR102337828B1 (ko) * 2014-11-06 2021-12-09 엘지디스플레이 주식회사 터치 패널 및 그를 가지는 터치형 표시 장치
WO2016089159A1 (ko) * 2014-12-05 2016-06-09 동우화인켐 주식회사 유연 기판 및 이의 제조 방법
KR20160068672A (ko) * 2014-12-05 2016-06-15 동우 화인켐 주식회사 유연 기판 및 이의 제조 방법
CN104536613B (zh) * 2015-01-08 2017-11-24 厦门大学 聚偏氟乙烯压电纳米纤维触摸屏敏感元件的制备方法
KR20160100143A (ko) * 2015-02-13 2016-08-23 동우 화인켐 주식회사 필름 터치 센서
CN106155370B (zh) * 2015-03-23 2019-06-21 群创光电股份有限公司 触控装置
CN109074194B (zh) * 2016-04-13 2021-10-29 阿尔卑斯阿尔派株式会社 传感器单元和具备该传感器单元的输入装置
US20180338544A1 (en) * 2017-05-26 2018-11-29 Taiwan Textile Research Institute Fabric module and smart fabric using the same
CN111831156A (zh) * 2018-01-24 2020-10-27 祥达光学（厦门）有限公司 触控面板与触控传感器卷带
KR102152101B1 (ko) * 2018-11-02 2020-09-07 진영글로벌 주식회사 차량 전장용 디바이스
CN114271034A (zh) * 2020-05-21 2022-04-01 株式会社村田制作所 伸缩性布线基板
KR20230117852A (ko) * 2022-02-03 2023-08-10 주식회사 아모그린텍 플렉서블 터치 센서

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140859A (ja) 2008-12-15 2010-06-24 Nissha Printing Co Ltd 導電性ナノファイバーシート及びその製造方法
JP2011086413A (ja) 2009-10-13 2011-04-28 Nissha Printing Co Ltd ディスプレイ電極用透明導電膜
JP2011096518A (ja) 2009-10-29 2011-05-12 Nissha Printing Co Ltd 立体形状導電性成形品及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724456Y2 (ko) * 1977-09-09 1982-05-27
KR100938684B1 (ko) * 2007-10-16 2010-01-25 코오롱글로텍주식회사 전자 원단 및 이의 제조방법
JP2009099498A (ja) * 2007-10-19 2009-05-07 Fujitsu Component Ltd タッチパネル及びタッチパネルの製造方法
KR101641402B1 (ko) * 2009-12-10 2016-07-20 도판 인사츠 가부시키가이샤 도전성 기판 및 그 제조 방법 및 터치 패널
US9631291B2 (en) * 2013-01-29 2017-04-25 Hewlett-Packard Development Company, L.P. Controlling dimensions of nanowires
WO2014175163A1 (ja) * 2013-04-26 2014-10-30 昭和電工株式会社 導電パターンの製造方法及び導電パターン形成基板
JP2015018624A (ja) * 2013-07-09 2015-01-29 日東電工株式会社 透明導電性フィルムおよび透明導電性フィルムの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140859A (ja) 2008-12-15 2010-06-24 Nissha Printing Co Ltd 導電性ナノファイバーシート及びその製造方法
JP2011086413A (ja) 2009-10-13 2011-04-28 Nissha Printing Co Ltd ディスプレイ電極用透明導電膜
JP2011096518A (ja) 2009-10-29 2011-05-12 Nissha Printing Co Ltd 立体形状導電性成形品及びその製造方法

Also Published As

Publication number Publication date
KR20140106494A (ko) 2014-09-03
US20140299360A1 (en) 2014-10-09
JP5646433B2 (ja) 2014-12-24
JP2013097932A (ja) 2013-05-20
US9591751B2 (en) 2017-03-07
TWI525490B (zh) 2016-03-11
TW201329816A (zh) 2013-07-16
WO2013065430A1 (ja) 2013-05-10
CN104025227A (zh) 2014-09-03
CN104025227B (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
KR101657951B1 (ko) 도전시트 및 그 제조방법
JP5730240B2 (ja) 静電容量センサシートの製造方法及び静電容量センサシート
JP5860845B2 (ja) タッチセンサ及びタッチセンサの製造方法
EP2824546A1 (en) Flexible touch panel
TW201013488A (en) Planar element, and touch switch
CN106909258B (zh) 一种触摸屏功能片引线的结构及其制作方法
TWI657365B (zh) Wiring body, wiring board, and touch detector
JP2007310539A (ja) 導電層付配線基板及びその製造方法
KR20150092625A (ko) 임베디드 인쇄회로기판
CN109690457A (zh) 触摸面板用构件
JP2014013820A (ja) 導電パターン形成基板
TWI669649B (zh) 電容性感測元件及其製造方法
JP5542752B2 (ja) 絶縁部形成方法及び導電パターン形成基板の製造方法
CN102623115A (zh) 芯片电阻器及其制造方法
JP5800304B2 (ja) 入力装置
JP2012227097A (ja) 静電センサシートの製造方法及び静電センサシート
KR101447592B1 (ko) 터치패널센서를 위한 적층 구조체의 제조방법 및 적층 구조체
KR101562960B1 (ko) 터치패널센서의 제조방법 및 터치패널센서
KR101518001B1 (ko) 터치패널센서의 제조방법 및 터치패널센서
JP2016072443A (ja) 回路基板、その製造方法および太陽電池モジュール
JP2016072552A (ja) 回路基板、その製造方法および太陽電池モジュール
KR101569846B1 (ko) 터치패널센서의 제조방법 및 터치패널센서
JP2013247063A (ja) 導電パターン形成基板およびその製造方法
CN114003144A (zh) 一种触控结构、触控显示装置和制作方法
JP2014013819A (ja) 導電パターン形成基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant