KR101647185B1 - 전력 증폭 장치, 송신기 및 전력 증폭 장치 제어 방법 - Google Patents

전력 증폭 장치, 송신기 및 전력 증폭 장치 제어 방법 Download PDF

Info

Publication number
KR101647185B1
KR101647185B1 KR1020140061732A KR20140061732A KR101647185B1 KR 101647185 B1 KR101647185 B1 KR 101647185B1 KR 1020140061732 A KR1020140061732 A KR 1020140061732A KR 20140061732 A KR20140061732 A KR 20140061732A KR 101647185 B1 KR101647185 B1 KR 101647185B1
Authority
KR
South Korea
Prior art keywords
sampling rate
signal
distortion
unit
input signal
Prior art date
Application number
KR1020140061732A
Other languages
English (en)
Other versions
KR20140138064A (ko
Inventor
도시오 가와사끼
히로요시 이시까와
가즈오 나가따니
유이찌 유쯔노미야
니콜라예비치 알렉산더 로즈킨
하지메 하마다
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20140138064A publication Critical patent/KR20140138064A/ko
Application granted granted Critical
Publication of KR101647185B1 publication Critical patent/KR101647185B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K12/00—Producing pulses by distorting or combining sinusoidal waveforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3227—Adaptive predistortion based on amplitude, envelope or power level feedback from the output of the main amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

D/A 변환기의 샘플링 레이트가 낮은 경우에도, 왜곡 보상 성능의 열화를 억제하는 것이다. 전력 증폭 장치는 증폭부와, 왜곡 보상부와, 제거부와, 제1 레이트 변환부와, 제1 신호 변환부를 구비했다. 증폭부는 아날로그 신호로 변환된 입력 신호를 증폭한다. 왜곡 보상부는 입력 신호를 아날로그 신호로 변환하기 위한 제1 샘플링 레이트보다도 높은 제2 샘플링 레이트로 입력 신호에 프리디스토션 처리를 실시한다. 제거부는 프리디스토션 처리가 실시된 입력 신호로부터, 제1 샘플링 레이트에 따른 주파수 대역을 초과하는 주파수 성분을 제거한다. 제1 레이트 변환부는 주파수 성분이 제거된 입력 신호의 샘플링 레이트를 제2 샘플링 레이트로부터 제1 샘플링 레이트로 변환한다. 제1 신호 변환부는 샘플링 레이트가 변환된 입력 신호를 제1 샘플링 레이트로 아날로그 신호로 변환하고, 변환된 입력 신호를 증폭부에 출력한다.

Description

전력 증폭 장치, 송신기 및 전력 증폭 장치 제어 방법{POWER AMPLIFIER APPARATUS, TRANSMITTER APPARATUS, AND METHOD OF CONTROLLING THE POWER AMPLIFIER APPARATUS}
본 발명은, 전력 증폭 장치, 송신기 및 전력 증폭 장치 제어 방법에 관한 것이다.
최근, 무선 통신의 고속화에 수반하여, 송신 신호의 광대역화와 고다이내믹 레인지화가 진행되고 있다. 이와 같은 상황 하에서, 신호 품질의 열화를 최소한으로 억제하기 위해, 전력 증폭기에 높은 선형성이 요구되고 있다. 또한, 그와 동시에, 장치의 소형화, 운용 비용의 삭감 및 환경 문제 등의 관점으로부터, 높은 전력 변환 효율로 동작하는 전력 증폭기의 요구가 높아지고 있다.
일반적인 전력 증폭기에서는, 선형성과 전력 변환 효율이 상반 관계에 있다. 예를 들어, 포화 전력으로부터 백 오프한 선형 영역에서 전력 증폭기를 동작시킴으로써, 대역 외 왜곡의 발생을 작게 할 수 있다. 그러나, 이 경우, 전력 변환 효율이 현저하게 저하되고, 전력 증폭기의 소비 전력이 증가되어 버린다. 따라서, 선형성과 전력 변환 효율을 양립시키기 위해, 전력 변환 효율이 높은 비선형 영역에서 전력 증폭기를 동작시키고, 그 때에 발생하는 비선형 왜곡을 제거하는 왜곡 보상을 사용해서 선형성을 유지하는 것이 행해져 있다. 이 왜곡 보상의 일 형태인 프리디스토션 방식(이하, 「PD 방식」이라고 함)은, 전력 증폭기의 비선형 왜곡의 역 특성을 미리 송신 신호에 승산함으로써 전력 증폭기의 출력에서의 선형성을 높이는 기술이다.
여기서, PD 방식을 사용한 종래의 전력 증폭 장치의 일례를 설명한다. 도 18은 PD 방식을 채용한 종래의 전력 증폭 장치의 구성예를 도시하는 도면이다. 도 18에 도시하는 전력 증폭 장치는 송신 신호 생성부(11), 왜곡 보상부(12), D/A(Digital to Analog) 변환기(13), 직교 변조기(QMOD:Quadrature Modulator)(14), 발진기(15), 전력 증폭기(16) 및 안테나(17)를 갖는다. 또한, 전력 증폭 장치는 직교 복조기(QDEM:Quadrature Demodulator)(18), 발진기(19), A/D(Analog to Digital) 변환기(20), 감산기(21) 및 계수 생성부(22)를 갖는다.
송신 신호 생성부(11)에 의해 생성된 송신 신호는 왜곡 보상부(12)에 입력되고, 왜곡 보상부(12)에 있어서 왜곡 보상 계수와 승산된다. 그리고, 송신 신호와 왜곡 보상 계수가 승산되어 얻어진 신호가, 프리디스토션 신호로서 생성된다. 이 프리디스토션 신호는 전력 증폭기(16)의 비선형 왜곡의 역 특성을 갖는 왜곡 성분을 포함하고 있다. 프리디스토션 신호는 D/A 변환기(13)에 의해 아날로그 신호로 변환되고, QMOD(14) 및 발진기(15)에 의해 업 컨버트되어, 전력 증폭기(16)에 입력된다. 프리디스토션 처리에 의해 비선형 왜곡이 제거된 전력 증폭기(16)의 출력 신호는 방향성 결합기 등에 의해 2개로 분기된다. 2개로 분기된 출력 신호의 한쪽은, 안테나(17)를 통하여 외부의 수신 장치를 향해 송신되고, 출력 신호의 다른 쪽은, QDEM(18) 및 발진기(19)에 의해 다운 컨버트되어, A/D 변환기(20)에 의해 디지털 신호로 변환되고, 피드백 신호가 된다. 피드백 신호와 송신 신호 생성부(11)에 의해 생성된 송신 신호는, 감산기(21)에 입력된다. 그리고, 감산기(21)에 의해 피드백 신호와 송신 신호의 차분인 오차 신호가 산출되고, 계수 생성부(22)에 의해 오차 신호가 최소가 되도록 왜곡 보상 계수가 생성되고, 생성된 왜곡 보상 계수가 왜곡 보상부(12)에 출력된다.
특허 제4086133호 공보
그러나, 종래 기술에서는, 왜곡 보상부에 의해 프리디스토션 신호를 생성하기 위한 샘플링 레이트를, D/A 변환기에 의해 신호를 아날로그 신호로 변환하기 위한 샘플링 레이트와 동등하게 설정하고 있다. 이로 인해, 샘플링 레이트가 비교적 낮은 D/A 변환기를 사용한 경우, 왜곡 보상부의 샘플링 레이트도 저하된다. 따라서, 왜곡 보상부의 샘플링 레이트에 따른 주파수 대역(이하 「왜곡 보상 대역」이라고 함)이, 프리디스토션 신호에 나타나는, 전력 증폭기의 비선형 왜곡의 역 특성의 왜곡 성분 중 고차 왜곡 성분을 수용하는 것이 곤란해진다. 프리디스토션 신호에 나타나는 고차 왜곡 성분이 왜곡 보상 대역에 수용되지 않는 경우, 수용되지 않는 고차 왜곡 성분이, 왜곡 보상 대역 내에 충접된다. 보상 대역 내에 중첩된 고차 왜곡 성분(이하 「중첩 왜곡」이라고 함)은, 프리디스토션 처리에 의해 비선형 왜곡이 제거된 전력 증폭기의 출력 신호에 잔존하고, 결과적으로, 왜곡 보상 성능이 열화되어 버린다고 하는 문제가 있었다.
도 19 및 도 20은 종래 기술의 문제점을 설명하기 위한 도면이다. 도 19는 프리디스토션 신호에 나타나는 고차 왜곡 성분이 왜곡 보상 대역에 수용되지 않는 경우의 프리디스토션 신호의 파형을 도시하고 있다. 도 20은 프리디스토션 신호에 나타나는 고차 왜곡 성분이 왜곡 보상 대역에 수용되지 않는 경우의 전력 증폭기 출력 신호의 파형을 도시하고 있다. 도 19 및 도 20에 있어서, 횡축은 주파수를 나타내고 있고, 종축은 파워를 나타내고 있다.
도 19에 도시하는 예에서는, 프리디스토션 신호가, 왜곡 성분으로서, 송신 신호 S11의 3차 왜곡 성분 및 5차 왜곡 성분을 포함하는 왜곡 성분 D131, D132와, 송신 신호 S11의 5차 왜곡 성분 D151, D152를 포함한다. 여기서, 왜곡 보상 대역 BF11이, 프리디스토션 신호에 나타나는 왜곡 성분 중 왜곡 성분 D131, D132만을 수용하는 것으로 한다. 이 경우, 도 19에 도시하는 바와 같이, 왜곡 보상 대역 BF11에 수용되지 않는 5차 왜곡 성분 D151, D152가, 왜곡 보상 대역 BF11 내에 중첩되고, 중첩 왜곡 ID151, ID152가 된다. 중첩 왜곡 ID151, ID152는, 도 20에 도시하는 바와 같이, 전력 증폭기의 출력 신호에 잔존하고, 결과적으로, 왜곡 보상 성능의 열화를 초래한다.
개시된 기술은, 상기에 감안하여 이루어진 것이며, D/A 변환기의 샘플링 레이트가 낮은 경우에도, 왜곡 보상 성능의 열화를 억제할 수 있는 전력 증폭 장치, 송신기 및 전력 증폭 장치 제어 방법을 제공하는 것을 목적으로 한다.
본원의 개시하는 전력 증폭 장치는, 하나의 형태에 있어서, 증폭부와, 왜곡 보상부와, 제거부와, 제1 레이트 변환부와, 제1 신호 변환부를 구비했다. 증폭부는 아날로그 신호로 변환된 입력 신호를 증폭한다. 왜곡 보상부는, 상기 입력 신호를 아날로그 신호로 변환하기 위한 제1 샘플링 레이트보다도 높은 제2 샘플링 레이트로 상기 입력 신호에 프리디스토션 처리를 실시한다. 제거부는, 상기 프리디스토션 처리가 실시된 상기 입력 신호로부터, 상기 제1 샘플링 레이트에 따른 주파수 대역을 초과하는 주파수 성분을 제거한다. 제1 레이트 변환부는, 상기 주파수 성분이 제거된 상기 입력 신호의 샘플링 레이트를 상기 제2 샘플링 레이트로부터 상기 제1 샘플링 레이트로 변환한다. 제1 신호 변환부는 샘플링 레이트가 변환된 상기 입력 신호를 상기 제1 샘플링 레이트로 아날로그 신호로 변환하고, 변환된 상기 입력 신호를 상기 증폭부에 출력한다.
본원의 개시하는 전력 증폭 장치의 하나의 형태에 따르면, D/A 변환기의 샘플링 레이트가 낮은 경우에도, 왜곡 보상 성능의 열화를 억제할 수 있다고 하는 효과를 발휘한다.
도 1은 제1 실시예에 따른 송신기의 구성예를 도시하는 도면이다.
도 2는 제1 실시예에 있어서의 왜곡 보상부로부터 출력되는 프리디스토션 신호의 파형을 도시하는 도면이다.
도 3은 제1 실시예에 있어서의 LPF로부터 출력되는 프리디스토션 신호의 파형을 도시하는 도면이다.
도 4는 제1 실시예에 있어서의 샘플링 레이트 변환부로부터 출력되는 프리디스토션 신호의 파형을 도시하는 도면이다.
도 5는 제1 실시예에 있어서의 전력 증폭기로부터 출력되는 출력 신호의 파형을 도시하는 도면이다.
도 6은 제1 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다.
도 7은 제2 실시예에 따른 송신기의 구성예를 도시하는 도면이다.
도 8은 제2 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다.
도 9는 제3 실시예에 따른 송신기의 구성예를 도시하는 도면이다.
도 10은 제3 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다.
도 11은 제4 실시예에 따른 송신기의 구성예를 도시하는 도면이다.
도 12는 제4 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다.
도 13은 제5 실시예에 따른 송신기의 구성예를 도시하는 도면이다.
도 14는 제5 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다.
도 15는 제2 실시예의 제1 변형예에 따른 송신기의 구성예를 도시하는 도면이다.
도 16은 제1 실시예의 제2 변형예에 따른 송신기의 구성예를 도시하는 도면이다.
도 17은 제1 실시예의 제3 변형예에 따른 송신기의 구성예를 도시하는 도면이다.
도 18은 PD 방식을 채용한 종래의 전력 증폭 장치의 구성예를 도시하는 도면이다.
도 19는 종래 기술의 문제점을 설명하기 위한 도면이다.
도 20은 종래 기술의 문제점을 설명하기 위한 도면이다.
도 21은 잔류 왜곡이 발생하는 경우의 전력 증폭기 출력 신호의 파형을 도시하는 도면이다.
도 22는 제6 실시예에 따른 송신기의 구성예를 도시하는 도면이다.
도 23은 제6 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리의 일례에 대해 설명하기 위한 도면이다.
도 24는 제6 실시예에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다.
도 25는 제7 실시예에 따른 송신기의 구성예를 도시하는 도면이다.
도 26은 제7 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다.
도 27은 제7 실시예의 변형예에 따른 송신기의 구성예를 도시하는 도면이다.
이하에, 본원의 개시하는 전력 증폭 장치, 송신기 및 전력 증폭 장치 제어 방법의 실시예를 도면에 기초하여 상세하게 설명한다. 또한, 이 실시예에 의해 개시 기술이 한정되는 것은 아니다.
[제1 실시예]
도 1은, 제1 실시예에 따른 송신기의 구성예를 도시하는 도면이다. 도 1에 도시하는 바와 같이, 본 실시예에 따른 송신기(100)는 송신 신호 생성부(101), 왜곡 보상부(102), LPF(Low Pass Filter)(103), 샘플링 레이트 변환부(104) 및 D/A(Digital to Analog) 변환기(105)를 갖는다. 또한, 송신기(100)는 직교 변조기(QMOD:Quadrature Modulator)(106), 발진기(107), 전력 증폭기(108), BPF(Band Pass Filter)(108a) 및 안테나(109)를 갖는다. 또한, 송신기(100)는 직교 복조기(QDEM:Quadrature Demodulator)(110), 발진기(111), A/D(Analog to Digita1) 변환기(112), 왜곡 보상부(113), 감산기(114) 및 계수 생성부(115)를 갖는다. 이 중, 왜곡 보상부(102), LPF(103), 샘플링 레이트 변환부(104), D/A 변환기(105), QMOD(106), 발진기(107) 및 전력 증폭기(108)가 「전력 증폭 장치」의 일례이다.
송신 신호 생성부(101)는 베이스밴드 신호를 변조함으로써 송신 신호가 되는 캐리어(반송파)를 생성한다. 그리고, 송신 신호 생성부(101)는 생성된 송신 신호를 왜곡 보상부(102)에 출력한다.
왜곡 보상부(102)는, 후술하는 D/A 변환기(105)의 샘플링 레이트 R1보다도 높은 샘플링 레이트 R2로 송신 신호에 프리디스토션 처리를 실시한다. 상세하게는, 왜곡 보상부(102)는 송신 신호의 입력을 송신 신호 생성부(101)로부터 접수한다. 이하에서는, 왜곡 보상부(102)에 입력되는 송신 신호를 적절히 「입력 신호」라고 칭한다. 왜곡 보상부(102)는 왜곡 보상 계수의 입력을 계수 생성부(115)로부터 접수한다. 그리고, 왜곡 보상부(102)는 샘플링 레이트 R2로 입력 신호를 샘플링하고, 샘플링된 입력 신호에 왜곡 보상 계수를 승산함으로써, 프리디스토션 처리가 실시된 입력 신호(이하 「프리디스토션 신호」라고 함)를 생성한다. 프리디스토션 신호에는 전력 증폭기(108)의 비선형 왜곡의 역 특성을 갖는 왜곡 성분이 나타난다. 왜곡 보상부(102)에 의해 사용되는 샘플링 레이트 R2는, 예를 들어 샘플링 레이트 R2에 따른 주파수 대역(이하 「왜곡 보상 대역」이라고 함)이 프리디스토션 신호에 나타나는 왜곡 성분을 수용할 수 있도록 선정된다. 그리고, 왜곡 보상부(102)는 생성된 프리디스토션 신호를 LPF(103) 및 감산기(114)에 출력한다.
도 2는, 제1 실시예에 있어서의 왜곡 보상부로부터 출력되는 프리디스토션 신호의 파형을 도시하는 도면이다. 도 2에 있어서, 횡축은 주파수를 나타내고 있고, 종축은 파워를 나타내고 있다. 도 2에 도시하는 바와 같이, 왜곡 보상부(102)로부터 출력되는 프리디스토션 신호는, 왜곡 성분으로서, 송신 신호 S1의 3차 왜곡 성분 및 5차 왜곡 성분을 포함하는 왜곡 성분 D31, D32와, 송신 신호 S1의 5차 왜곡 성분 D51, D52를 포함한다. 가령, 프리디스토션 신호에 나타나는 왜곡 성분 중 고차 왜곡 성분인 5차 왜곡 성분 D51, D52가 왜곡 보상 대역 BF2에 수용되지 않는 경우, 수용되지 않는 5차 왜곡 성분 D51, D52가, 중첩 왜곡으로서 발현한다. 따라서, 왜곡 보상부(102)는 D/A 변환기(105)와 비교해서 높은 샘플링 레이트 R2, 바람직하게는 왜곡 보상 대역 BF2가 5차 왜곡 성분 D51, D52를 수용할 수 있도록 선정된 샘플링 레이트 R2로 프리디스토션 신호를 생성한다. 또한, 도 2에서는, 왜곡 보상 대역 BF2가 5차 왜곡 성분 D51, D52를 수용할 수 있도록 샘플링 레이트 R2가 선정되는 예를 나타냈지만, 샘플링 레이트 R2는 5차 왜곡 성분보다도 고차 왜곡 성분을 수용할 수 있도록 선정되어도 좋다.
LPF(103)는 프리디스토션 신호의 입력을 왜곡 보상부(102)로부터 접수한다. LPF(103)는 프리디스토션 신호로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역을 초과하는 주파수 성분을 제거하고, 주파수 성분이 제거된 프리디스토션 신호를 샘플링 레이트 변환부(104)에 출력한다.
도 3은, 제1 실시예에 있어서의 LPF로부터 출력되는 프리디스토션 신호의 파형을 도시하는 도면이다. 도 3에 있어서, 횡축은 주파수를 나타내고 있고, 종축은 파워를 나타내고 있다. 도 3에 도시하는 바와 같이, LPF(103)는, 도 2에 도시한 프리디스토션 신호로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1을 초과하는 주파수 성분인 5차 왜곡 성분 D51, D52를 제거한다. 바꾸어 말하면, LPF(103)는, 도 2에 도시한 프리디스토션 신호 중, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1 내에 존재하는 송신 신호 S1 및 송신 신호 S1의 왜곡 성분 D31, D32만을 투과시킨다.
샘플링 레이트 변환부(104)는 주파수 성분이 제거된 프리디스토션 신호의 입력을 LPF(103)로부터 접수한다. 샘플링 레이트 변환부(104)는 주파수 성분이 제거된 프리디스토션 신호의 샘플링 레이트를, 왜곡 보상부(102)의 샘플링 레이트 R2로부터 D/A 변환기(105)의 샘플링 레이트 R1로 변환한다. 상세하게는, 샘플링 레이트 변환부(104)는 프리디스토션 신호를 데시메이트(decimate)함으로써 프리디스토션 신호의 샘플링 레이트를 왜곡 보상부(102)의 샘플링 레이트 R2로부터 D/A 변환기(105)의 샘플링 레이트 R1로 변환한다. 또한, 프리디스토션 신호를 데시메이트하는 것에는, 프리디스토션 신호에 대해 보간 처리를 실시하고, 보간 처리가 실시된 프리디스토션 신호를 데시메이트하는 것도 포함된다. 그리고, 샘플링 레이트 변환부(104)는 샘플링 레이트가 변환된 프리디스토션 신호를 D/A 변환기(105)에 출력한다.
도 4는, 제1 실시예에 있어서의 샘플링 레이트 변환부로부터 출력되는 프리디스토션 신호의 파형을 도시하는 도면이다. 도 4에 있어서, 횡축은 주파수를 나타내고 있고, 종축은 파워를 나타내고 있다. 샘플링 레이트 변환부(104)는, 도 3에 도시한 프리디스토션 신호의 샘플링 레이트를 왜곡 보상부(102)의 샘플링 레이트 R2로부터 D/A 변환기(105)의 샘플링 레이트 R1로 변환한다. 이에 의해, 프리디스토션 신호의 존재하는 최저의 주파수로부터 최고의 주파수에 이르는 주파수 대역이, 도 4에 도시하는 바와 같이, 왜곡 보상 대역 BF2로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1로 조정된다.
D/A 변환기(105)는 샘플링 레이트가 변환된 프리디스토션 신호의 입력을 샘플링 레이트 변환부(104)로부터 접수한다. D/A 변환기(105)는 샘플링 레이트 R1로 프리디스토션 신호를 아날로그 신호로 변환하고, 아날로그 신호로 변환된 프리디스토션 신호를 QMOD(106)에 출력한다.
QMOD(106)는 아날로그 신호로 변환된 프리디스토션 신호의 입력을 D/A 변환기(105)로부터 접수한다. QMOD(106)는 발진기(107)로부터 입력되는 신호를 사용해서 프리디스토션 신호를 무선 주파수에 업 컨버트하고, 업 컨버트한 프리디스토션 신호를 전력 증폭기(108)에 출력한다.
전력 증폭기(108)는 프리디스토션 신호의 입력을 QMOD(106)로부터 접수한다. 전력 증폭기(108)는 프리디스토션 신호를 증폭하고, 출력 신호를 생성한다. 그리고, 전력 증폭기(108)로부터 출력되는 출력 신호는, 2개로 분기된다. 그리고, 2개로 분기된 출력 신호 중 한쪽은, BPF(108a) 및 안테나(109)를 통하여 외부의 수신 장치를 향해 무선 신호로서 송신되고, 다른 쪽은, QDEM(110)에 출력된다.
도 5는, 제1 실시예에 있어서의 전력 증폭기로부터 출력되는 출력 신호의 파형을 도시하는 도면이다. 도 5에 있어서, 횡축은 주파수를 나타내고 있고, 종축은 파워를 나타내고 있다. 전력 증폭기(108)에 입력되는 프리디스토션 신호는, 전력 증폭기(108)의 비선형 왜곡의 역 특성을 갖는 왜곡 성분으로서, 도 4에 도시한 송신 신호 S1의 왜곡 성분 D31, D32를 포함하고 있고, 중첩 왜곡을 포함하고 있지 않다. 그리고, 왜곡 성분 D31, D32와 전력 증폭기(108)의 비선형 왜곡이 상쇄된다. 이로 인해, 전력 증폭기(108)로부터 출력되는 출력 신호는, 도 5에 도시하는 바와 같이, 송신 신호 S1과, 5차 왜곡 성분 D51, D52를 포함한다. 즉, 전력 증폭기(108)로부터 출력되는 출력 신호에는, 중첩 왜곡이 잔존하지 않는다.
BPF(108a)는 D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1을 투과 대역으로서 갖는다. BPF(108a)는 전력 증폭기(108)로부터 출력된 출력 신호로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1을 초과하는 주파수 성분을 제거하고, 주파수 성분이 제거된 출력 신호를 안테나(109)에 출력한다. 예를 들어, BPF(108a)는, 도 5에 도시한 출력 신호로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1을 초과하는 주파수 성분인 5차 왜곡 성분 D51, D52를 제거하고, 5차 왜곡 성분이 제거된 출력 신호를 안테나(109)에 출력한다.
QDEM(110)은 전력 증폭기(108)로부터 출력된 출력 신호의 입력을 접수한다. 전력 증폭기(108)로부터 QDEM(110)에 출력된 출력 신호를, 이하에서는 「피드백 신호」라고 칭한다. QDEM(110)은 발진기(111)로부터 입력되는 신호를 사용해서 피드백 신호를 베이스밴드 신호의 주파수에 다운 컨버트하고, 다운 컨버트한 피드백 신호를 A/D 변환기(112)에 출력한다.
A/D 변환기(112)는 베이스밴드 신호의 주파수에 다운 컨버트된 피드백 신호의 입력을 QDEM(110)으로부터 접수한다. A/D 변환기(112)는 왜곡 보상부(102)와 동일한 샘플링 레이트, 즉, 샘플링 레이트 R2로 피드백 신호를 디지털 신호로 변환하고, 디지털 신호로 변환된 피드백 신호를 왜곡 보상부(113)에 출력한다.
왜곡 보상부(113)는 왜곡 보상부(102)와 마찬가지로, D/A 변환기(105)의 샘플링 레이트 R1보다도 높은 샘플링 레이트 R2로 피드백 신호에 프리디스토션 처리를 실시한다. 상세하게는, 왜곡 보상부(113)는 디지털 신호로 변환된 피드백 신호의 입력을 A/D 변환기(112)로부터 접수한다. 왜곡 보상부(113)는 왜곡 보상 계수의 입력을 계수 생성부(115)로부터 접수한다. 그리고, 왜곡 보상부(113)는 샘플링 레이트 R2로 피드백 신호를 샘플링하고, 샘플링된 피드백 신호에 왜곡 보상 계수를 승산함으로써, 프리디스토션 처리가 실시된 피드백 신호를 생성한다. 프리디스토션 처리가 실시된 피드백 신호를, 이하에서는 「FB(Feed Back)계 프리디스토션 신호」라고 칭한다. 왜곡 보상부(113)는 생성된 FB계 프리디스토션 신호를 감산기(114)에 출력한다.
감산기(114)는 프리디스토션 신호의 입력을 왜곡 보상부(102)로부터 접수한다. 감산기(114)는 FB계 프리디스토션 신호의 입력을 왜곡 보상부(113)로부터 접수한다. 그리고, 감산기(114)는 프리디스토션 신호와 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 생성한다. 그리고, 감산기(114)는 생성된 오차 신호를 계수 생성부(115)에 출력한다.
계수 생성부(115)는 오차 신호의 입력을 감산기(114)로부터 접수한다. 계수 생성부(115)는 오차 신호에 기초하여 왜곡 보상 계수를 생성한다. 예를 들어, 계수 생성부(115)는 LMS(Least Mean Square) 알고리즘 등을 사용한 적응 신호 처리에 의해 오차 신호가 최소가 되도록, 왜곡 보상 계수를 구한다. 그리고, 계수 생성부(115)는 구한 왜곡 보상 계수를 왜곡 보상부(102) 및 왜곡 보상부(113)에 출력한다. 이에 의해, 왜곡 보상부(102) 및 왜곡 보상부(113)에 의해 사용되는 왜곡 보상 계수가 갱신된다.
다음에, 도 6을 참조하여, 본 실시예에 따른 송신기(100)에 의한 신호 송신에 있어서의 처리에 대해 설명한다. 도 6은, 제1 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다.
도 6에 도시하는 바와 같이, 왜곡 보상부(113)는 D/A 변환기(105)의 샘플링 레이트 R1보다도 높은 샘플링 레이트 R2로 FB계 프리디스토션 신호를 생성한다(스텝 S101). 왜곡 보상부(113)는 생성된 FB계 프리디스토션 신호를 감산기(114)에 출력한다. 감산기(114)는 왜곡 보상부(102)로부터 입력되는 프리디스토션 신호와, 왜곡 보상부(113)로부터 입력되는 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 생성한다. 감산기(114)는 생성된 오차 신호를 계수 생성부(115)에 출력한다.
계수 생성부(115)는 감산기(114)로부터 입력되는 오차 신호에 기초하여 왜곡 보상 계수를 생성한다(스텝 S102). 계수 생성부(115)는 왜곡 보상 계수를 왜곡 보상부(102) 및 왜곡 보상부(113)에 출력한다.
왜곡 보상부(102)는 D/A 변환기(105)의 샘플링 레이트 R1보다도 높은 샘플링 레이트 R2로 입력 신호를 샘플링하고, 샘플링된 입력 신호에 왜곡 보상 계수를 승산함으로써, 프리디스토션 신호를 생성한다(스텝 S103). 왜곡 보상부(102)는 생성된 프리디스토션 신호를 LPF(103) 및 감산기(114)에 출력한다.
LPF(103)는 왜곡 보상부(102)로부터 입력되는 프리디스토션 신호로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역을 초과하는 주파수 성분을 제거한다(스텝 S104). LPF(103)는 D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역을 초과하는 주파수 성분이 제거된 프리디스토션 신호를 샘플링 레이트 변환부(104)에 출력한다.
샘플링 레이트 변환부(104)는 LPF(103)로부터 입력되는 프리디스토션 신호의 샘플링 레이트를 왜곡 보상부(102)의 샘플링 레이트 R2로부터 D/A 변환기(105)의 샘플링 레이트 R1로 변환한다(스텝 S105). 샘플링 레이트 변환부(104)는 샘플링 레이트가 변환된 프리디스토션 신호를 D/A 변환기(105)에 출력한다.
D/A 변환기(105)는 샘플링 레이트 변환부(104)로부터 입력되는 프리디스토션 신호를 샘플링 레이트 R1로 아날로그 신호로 변환한다(스텝 S106). D/A 변환기(105)는 아날로그 신호로 변환된 프리디스토션 신호를 출력한다.
프리디스토션 신호는 QMOD(106) 및 발진기(107)에 의해 업 컨버트되어 전력 증폭기(108)에 입력된다. 전력 증폭기(108)는 입력되는 프리디스토션 신호를 증폭하고, 출력 신호를 생성한다(스텝 S107).
전력 증폭기(108)는 생성된 출력 신호를, BPF(108a) 및 안테나(109)를 통하여 외부 장치를 향해 송신한다(스텝 S108).
상술한 바와 같이, 본 실시예에 따른 송신기(1OO)는 D/A 변환기(105)의 샘플링 레이트 R1보다도 높은 샘플링 레이트 R2로 프리디스토션 신호를 생성한다. 그리고, 송신기(100)는 생성된 프리디스토션 신호로부터, 샘플링 레이트 R1에 따른 주파수 대역을 초과하는 주파수 성분을 제거하고, 주파수 성분이 제거된 프리디스토션 신호의 샘플링 레이트를 샘플링 레이트 R1로 변환한다. 그리고, 송신기(100)는 D/A 변환기(105)에 있어서 프리디스토션 신호를 샘플링 레이트 R1로 아날로그 신호로 변환하고, 변환된 프리디스토션 신호를 전력 증폭기(108)에 출력한다. 이에 의해, D/A 변환기(105)의 샘플링 레이트 R1이 비교적 낮은 경우에도, 전력 증폭기(108)로부터 출력되는 출력 신호에 중첩 왜곡이 발생하는 것을 회피할 수 있다. 결과적으로, D/A 변환기(105)의 샘플링 레이트 R1이 비교적 낮은 경우에도, 왜곡 보상 성능의 열화를 억제할 수 있다.
[제2 실시예]
제1 실시예에서는, A/D 변환기(112)를 사용해서 왜곡 보상부(102)의 샘플링 레이트 R2로 피드백 신호를 디지털 신호로 변환하고, FB계 프리디스토션 신호와 프리디스토션 신호의 오차 신호를 기초로 왜곡 보상 계수를 생성하는 예를 나타냈다. 그러나, 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 피드백 신호를 디지털 신호로 변환하고, FB계 프리디스토션 신호와 프리디스토션 신호의 오차 신호를 기초로 왜곡 보상 계수를 생성해도 좋다. 따라서, 제2 실시예에서는, 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 피드백 신호를 디지털 신호로 변환하고, FB계 프리디스토션 신호와 프리디스토션 신호의 오차 신호를 기초로 왜곡 보상 계수를 생성하는 예에 대해 설명한다.
도 7은, 제2 실시예에 따른 송신기의 구성예를 도시하는 도면이다. 도 7에 있어서, 도 1과 동일한 부분에는 동일한 부호를 부여하고, 그 설명을 생략한다. 도 7에 도시하는 바와 같이, 본 실시예에 따른 송신기(200)는, 도 1에 도시한 A/D 변환기(112), 왜곡 보상부(113), 감산기(114) 및 계수 생성부(115) 각각에 대신해서, A/D 변환기(212), 왜곡 보상부(213), 감산기(214) 및 계수 생성부(215)를 갖는다. 또한, 송신기(200)는 A/D 변환기(212)와 왜곡 보상부(213) 사이에 샘플링 레이트 변환부(216)를 신규로 갖는다.
A/D 변환기(212)는 베이스밴드 신호의 주파수에 다운 컨버트된 피드백 신호의 입력을 QDEM(110)으로부터 접수한다. 가령, A/D 변환기(212)가 왜곡 보상부(102)의 샘플링 레이트 R2와 동일한 샘플링 레이트로 피드백 신호를 디지털 신호로 변환하는 경우를 상정한다. 이 경우, A/D 변환기(212)에 적용되는 샘플링 처리의 스펙은 왜곡 보상부(213)와 동일한 정도로 높아지고, A/D 변환기(212)의 설치 비용도 증대한다. 따라서, 본 실시예에 있어서의 A/D 변환기(212)는 왜곡 보상부(102)의 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 피드백 신호를 디지털 신호로 변환하고, 변환된 피드백 신호를 샘플링 레이트 변환부(216)에 출력한다.
샘플링 레이트 변환부(216)는 디지털 신호로 변환된 피드백 신호의 입력을 A/D 변환기(212)로부터 접수한다. 샘플링 레이트 변환부(216)는 디지털 신호로 변환된 피드백 신호의 샘플링 레이트를, A/D 변환기(212)의 샘플링 레이트 R3으로부터 왜곡 보상부(102)의 샘플링 레이트 R2로 변환한다. 상세하게는, 샘플링 레이트 변환부(216)는 피드백 신호를 보간함으로써 피드백 신호의 샘플링 레이트를 A/D 변환기(212)의 샘플링 레이트 R3으로부터 왜곡 보상부(102)의 샘플링 레이트 R2로 변환한다. 그리고, 샘플링 레이트 변환부(216)는 샘플링 레이트가 변환된 피드백 신호를 왜곡 보상부(213)에 출력한다.
왜곡 보상부(213)는 왜곡 보상부(102)와 마찬가지로, D/A 변환기(105)의 샘플링 레이트 R1보다도 높은 샘플링 레이트 R2로 피드백 신호에 프리디스토션 처리를 실시한다. 상세하게는, 왜곡 보상부(213)는 샘플링 레이트가 샘플링 레이트 R2로 변환된 피드백 신호의 입력을 샘플링 레이트 변환부(216)로부터 접수한다. 왜곡 보상부(213)는 왜곡 보상 계수의 입력을 계수 생성부(215)로부터 접수한다. 그리고, 왜곡 보상부(213)는 샘플링 레이트 R2로 피드백 신호를 샘플링하고, 샘플링된 피드백 신호에 왜곡 보상 계수를 승산함으로써, FB계 프리디스토션 신호를 생성한다. 왜곡 보상부(213)는 생성된 FB계 프리디스토션 신호를 감산기(214)에 출력한다.
감산기(214)는 프리디스토션 신호의 입력을 왜곡 보상부(102)로부터 접수한다. 감산기(214)는 FB계 프리디스토션 신호의 입력을 왜곡 보상부(213)로부터 접수한다. 그리고, 감산기(214)는 프리디스토션 신호와 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 생성한다. 그리고, 감산기(214)는 생성된 오차 신호를 계수 생성부(215)에 출력한다.
계수 생성부(215)는 오차 신호의 입력을 감산기(214)로부터 접수한다. 계수 생성부(215)는 오차 신호에 기초하여 왜곡 보상 계수를 생성하고, 생성된 왜곡 보상 계수를 왜곡 보상부(102) 및 왜곡 보상부(213)에 출력한다. 이에 의해, 왜곡 보상부(102) 및 왜곡 보상부(213)에 의해 사용되는 왜곡 보상 계수가 갱신된다.
왜곡 보상부(102)는 계수 생성부(215)로부터 입력되는 왜곡 보상 계수를 사용해서 입력 신호에 프리디스토션 처리를 실시한다.
다음에, 도 8을 참조하여, 본 실시예에 따른 송신기(200)에 의한 신호 송신에 있어서의 처리에 대해 설명한다. 도 8은, 제2 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다. 또한, 도 8에 도시한 스텝 S205 내지 S210은, 도 6에 도시한 스텝 S103 내지 S108과 마찬가지이므로, 그 설명을 생략한다.
도 8에 도시하는 바와 같이, A/D 변환기(212)는 왜곡 보상부(102)의 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 피드백 신호를 디지털 신호로 변환한다(스텝 S201). A/D 변환기(212)는 디지털 신호로 변환된 피드백 신호를 샘플링 레이트 변환부(216)에 출력한다.
샘플링 레이트 변환부(216)는 A/D 변환기(212)로부터 입력되는 피드백 신호의 샘플링 레이트를, A/D 변환기(212)의 샘플링 레이트 R3으로부터 왜곡 보상부(102)의 샘플링 레이트 R2로 변환한다(스텝 S202). 샘플링 레이트 변환부(216)는 샘플링 레이트가 변환된 피드백 신호를 왜곡 보상부(213)에 출력한다.
왜곡 보상부(213)는 샘플링 레이트 R2로 피드백 신호를 샘플링하고, 샘플링된 피드백 신호에 왜곡 보상 계수를 승산함으로써, FB계 프리디스토션 신호를 생성한다(스텝 S203). 왜곡 보상부(213)는 생성된 FB계 프리디스토션 신호를 감산기(214)에 출력한다. 감산기(214)는 왜곡 보상부(102)로부터 입력되는 프리디스토션 신호와, 왜곡 보상부(213)로부터 입력되는 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 생성하고, 생성된 오차 신호를 계수 생성부(215)에 출력한다.
계수 생성부(215)는 감산기(214)로부터 입력되는 오차 신호에 기초하여 왜곡 보상 계수를 생성한다(스텝 S204). 계수 생성부(215)는 왜곡 보상 계수를 왜곡 보상부(102) 및 왜곡 보상부(213)에 출력한다.
상술한 바와 같이, 본 실시예에 따른 송신기(200)는 왜곡 보상부(102)의 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 피드백 신호를 디지털 신호로 변환한다. 그리고, 송신기(200)는 디지털 신호로 변환된 피드백 신호의 샘플링 레이트를 왜곡 보상부(102)의 샘플링 레이트 R2로 변환한다. 그리고, 송신기(200)는 샘플링 레이트 R2로 변환된 피드백 신호와 프리디스토션 신호로부터 산출되는 오차 신호를 기초로 왜곡 보상 계수를 생성한다. 이에 의해, 피드백 신호를 디지털 신호로 변환하는 A/D 변환기(212)의 샘플링 레이트 R3이 비교적 낮은 경우에도, 오차 신호를 적절하게 산출하고, 또한, 왜곡 보상 계수를 적절하게 갱신할 수 있다. 결과적으로, D/A 변환기(105)의 샘플링 레이트 R1 및 A/D 변환기(212)의 샘플링 레이트 R3이 비교적 낮은 경우에도, 왜곡 보상 성능의 열화를 적절하게 억제할 수 있다.
[제3 실시예]
제2 실시예에서는, 왜곡 보상부(102)로부터 출력되는 프리디스토션 신호와 왜곡 보상부(213)로부터 출력되는 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 기초로 왜곡 보상 계수를 생성하는 예를 나타냈다. 그러나, LPF(103)로부터 출력되는 프리디스토션 신호와 왜곡 보상부(213)로부터 출력되는 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 기초로 왜곡 보상 계수를 생성하도록 해도 좋다. 따라서, 제3 실시예에서는, LPF(103)로부터 출력되는 프리디스토션 신호와 왜곡 보상부(213)로부터 출력되는 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 기초로 왜곡 보상 계수를 생성하는 예에 대해 설명한다.
도 9는, 제3 실시예에 따른 송신기의 구성예를 도시하는 도면이다. 도 9에 있어서, 도 7과 동일한 부분에는 동일한 부호를 부여하고, 그 설명을 생략한다. 도 9에 도시하는 바와 같이, 본 실시예에 따른 송신기(300)는, 도 7에 도시한 감산기(214) 및 계수 생성부(215) 각각에 대신해서, 감산기(314) 및 계수 생성부(315)를 갖는다.
감산기(314)는 D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역을 초과하는 주파수 성분이 제거된 프리디스토션 신호의 입력을 LPF(103)로부터 접수한다. 감산기(314)는 FB계 프리디스토션 신호의 입력을 왜곡 보상부(213)로부터 접수한다. 그리고, 감산기(314)는 주파수 성분이 제거된 프리디스토션 신호와 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 생성한다. 그리고, 감산기(314)는 생성된 오차 신호를 계수 생성부(315)에 출력한다.
계수 생성부(315)는 주파수 성분이 제거된 프리디스토션 신호와 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호의 입력을 감산기(314)로부터 접수한다. 계수 생성부(315)는 오차 신호에 기초하여 왜곡 보상 계수를 생성하고, 생성된 왜곡 보상 계수를 왜곡 보상부(102) 및 왜곡 보상부(213)에 출력한다. 이에 의해, 왜곡 보상부(102) 및 왜곡 보상부(213)에 의해 사용되는 왜곡 보상 계수가 갱신된다.
왜곡 보상부(102)는 계수 생성부(315)로부터 입력되는 왜곡 보상 계수를 사용해서 입력 신호에 프리디스토션 처리를 실시한다.
다음에, 도 10을 참조하여, 본 실시예에 따른 송신기(300)에 의한 신호 송신에 있어서의 처리에 대해 설명한다. 도 10은, 제3 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다. 또한, 도 10에 도시한 스텝 S301 내지 S303 및 스텝 S305 내지 S310은, 각각, 도 8에 도시한 스텝 S201 내지 S203 및 스텝 S205 내지 S210과 마찬가지이므로, 그 설명을 생략한다.
감산기(314)는 LPF(103)로부터 입력되는 프리디스토션 신호와, 왜곡 보상부(213)로부터 입력되는 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 생성하고, 생성된 오차 신호를 계수 생성부(315)에 출력한다.
계수 생성부(315)는, 도 10에 도시하는 바와 같이, 감산기(314)로부터 입력되는 오차 신호에 기초하여 왜곡 보상 계수를 생성한다(스텝 S304). 계수 생성부(315)는 왜곡 보상 계수를 왜곡 보상부(102) 및 왜곡 보상부(213)에 출력한다.
상술한 바와 같이, 본 실시예에 따른 송신기(300)는 왜곡 보상부(102)의 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 피드백 신호를 디지털 신호로 변환한다. 그리고, 송신기(300)는 디지털 신호로 변환된 피드백 신호의 샘플링 레이트를 왜곡 보상부(102)의 샘플링 레이트 R2로 변환한다. 송신기(300)는 샘플링 레이트 R2로 변환된 피드백 신호와, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역을 초과하는 주파수 성분이 제거된 프리디스토션 신호로부터 산출되는 오차 신호를 기초로 왜곡 보상 계수를 생성한다. 이에 의해, 피드백 신호를 디지털 신호로 변환하는 A/D 변환기(212)의 샘플링 레이트 R3이 비교적 낮은 경우에도, 오차 신호를 보다 적절하게 산출할 수 있어, 왜곡 보상 계수를 보다 적절하게 갱신할 수 있다. 결과적으로, A/D 변환기(212)의 샘플링 레이트 R3이 비교적 낮은 경우에도, 왜곡 보상 성능의 열화를 보다 적절하게 억제할 수 있다.
[제4 실시예]
제2 실시예에서는, 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 피드백 신호를 디지털 신호로 변환하고, FB계 프리디스토션 신호와 프리디스토션 신호의 오차 신호를 기초로 왜곡 보상 계수를 생성하는 예를 나타냈다. 그러나, 프리디스토션 신호의 샘플링 레이트를 샘플링 레이트 R3으로 변환하고, FB계 프리디스토션 신호와 프리디스토션 신호의 오차 신호를 기초로 왜곡 보상 계수를 생성하도록 해도 좋다. 따라서, 제4 실시예에서는, 프리디스토션 신호의 샘플링 레이트를 샘플링 레이트 R3으로 변환하고, FB계 프리디스토션 신호와 프리디스토션 신호의 오차 신호를 기초로 왜곡 보상 계수를 생성하는 예에 대해 설명한다.
도 11은, 제4 실시예에 따른 송신기의 구성예를 도시하는 도면이다. 도 11에 있어서, 도 7과 동일한 부분에는 동일한 부호를 부여하고, 그 설명을 생략한다. 도 11에 도시하는 바와 같이, 본 실시예에 따른 송신기(400)는, 도 7에 도시한 왜곡 보상부(213), 감산기(214) 및 계수 생성부(215) 각각에 대신해서, 왜곡 보상부(413), 감산기(414) 및 계수 생성부(415)를 갖는다. 또한, 송신기(400)는 샘플링 레이트 변환부(216) 대신에, 왜곡 보상부(102)와 감산기(414) 사이에 샘플링 레이트 변환부(416)를 갖는다.
왜곡 보상부(413)는 왜곡 보상부(102)의 샘플링 레이트 R2보다도 낮은 A/D 변환기(212)의 샘플링 레이트 R3으로 피드백 신호에 프리디스토션 처리를 실시한다. 상세하게는, 왜곡 보상부(413)는 샘플링 레이트 R3으로 디지털 신호로 변환된 피드백 신호의 입력을 A/D 변환기(212)로부터 접수한다. 왜곡 보상부(413)는 왜곡 보상 계수의 입력을 계수 생성부(415)로부터 접수한다. 그리고, 왜곡 보상부(413)는 샘플링 레이트 R3으로 피드백 신호를 샘플링하고, 샘플링된 피드백 신호에 왜곡 보상 계수를 승산함으로써, FB계 프리디스토션 신호를 생성한다. 왜곡 보상부(413)는 생성된 FB계 프리디스토션 신호를 감산기(414)에 출력한다.
샘플링 레이트 변환부(416)는 프리디스토션 신호의 입력을 왜곡 보상부(102)로부터 접수한다. 샘플링 레이트 변환부(416)는 프리디스토션 신호의 샘플링 레이트를, 왜곡 보상부(102)의 샘플링 레이트 R2로부터 왜곡 보상부(102)의 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 변환한다. 상세하게는, 샘플링 레이트 변환부(416)는 프리디스토션 신호를 데시메이트함으로써 프리디스토션 신호의 샘플링 레이트를 샘플링 레이트 R3으로 변환한다. 또한, 프리디스토션 신호를 데시메이트하는 것에는, 프리디스토션 신호에 대해 보간 처리를 실시하고, 보간 처리가 실시된 프리디스토션 신호를 데시메이트하는 것도 포함된다. 샘플링 레이트 변환부(416)는 샘플링 레이트가 변환된 프리디스토션 신호를 감산기(414)에 출력한다.
감산기(414)는 샘플링 레이트가 샘플링 레이트 R3으로 변환된 프리디스토션 신호의 입력을 샘플링 레이트 변환부(416)로부터 접수한다. 감산기(414)는 FB계 프리디스토션 신호의 입력을 왜곡 보상부(413)로부터 접수한다. 그리고, 감산기(414)는 프리디스토션 신호와 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 생성한다. 그리고, 감산기(414)는 생성된 오차 신호를 계수 생성부(415)에 출력한다.
계수 생성부(415)는 오차 신호의 입력을 감산기(414)로부터 접수한다. 계수 생성부(415)는 오차 신호에 기초하여 왜곡 보상 계수를 생성하고, 생성된 왜곡 보상 계수를 왜곡 보상부(102) 및 왜곡 보상부(413)에 출력한다. 이에 의해, 왜곡 보상부(102) 및 왜곡 보상부(413)에 의해 사용되는 왜곡 보상 계수가 갱신된다.
왜곡 보상부(102)는 계수 생성부(415)로부터 입력되는 왜곡 보상 계수를 사용해서 입력 신호에 프리디스토션 처리를 실시한다.
다음에, 도 12를 참조하여, 본 실시예에 따른 송신기(400)에 의한 신호 송신에 있어서의 처리에 대해 설명한다. 도 12는, 제4 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다. 또한, 도 12에 도시한 스텝 S405 내지 S410은, 도 8에 도시한 스텝 S205 내지 S210과 마찬가지이므로, 그 설명을 생략한다.
도 12에 도시하는 바와 같이, A/D 변환기(212)는 왜곡 보상부(102)의 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 피드백 신호를 디지털 신호로 변환한다(스텝 S401). A/D 변환기(212)는 디지털 신호로 변환된 피드백 신호를 왜곡 보상부(413)에 출력한다.
왜곡 보상부(413)는 샘플링 레이트 R3으로 피드백 신호를 샘플링하고, 샘플링된 피드백 신호에 왜곡 보상 계수를 승산함으로써, FB계 프리디스토션 신호를 생성한다(스텝 S402). 왜곡 보상부(413)는 생성된 FB계 프리디스토션 신호를 감산기(414)에 출력한다.
샘플링 레이트 변환부(416)는 왜곡 보상부(102)로부터 입력되는 프리디스토션 신호의 샘플링 레이트를, 왜곡 보상부(102)의 샘플링 레이트 R2로부터 A/D 변환기(212)의 샘플링 레이트 R3으로 변환한다(스텝 S403). 샘플링 레이트 변환부(416)는 샘플링 레이트가 변환된 프리디스토션 신호를 감산기(414)에 출력한다. 감산기(414)는 샘플링 레이트 변환부(416)로부터 입력되는 프리디스토션 신호와, 왜곡 보상부(413)로부터 입력되는 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 생성하고, 생성된 오차 신호를 계수 생성부(415)에 출력한다.
계수 생성부(415)는 감산기(414)로부터 입력되는 오차 신호에 기초하여 왜곡 보상 계수를 생성한다(스텝 S404). 계수 생성부(415)는 왜곡 보상 계수를 왜곡 보상부(102) 및 왜곡 보상부(413)에 출력한다.
상술한 바와 같이, 본 실시예에 따른 송신기(400)는 왜곡 보상부(102)의 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 피드백 신호를 디지털 신호로 변환한다. 그리고, 송신기(400)는 프리디스토션 신호의 샘플링 레이트를 왜곡 보상부(102)의 샘플링 레이트 R2로부터 샘플링 레이트 R3으로 변환한다. 그리고, 송신기(400)는 샘플링 레이트 R3으로 변환된 프리디스토션 신호와 샘플링 레이트 R3으로 디지털 신호로 변환된 피드백 신호로부터 산출되는 오차 신호를 기초로 왜곡 보상 계수를 생성한다. 이에 의해, 피드백 신호를 디지털 신호로 변환하는 A/D 변환기(212)의 샘플링 레이트 R3이 비교적 낮은 경우에도, 오차 신호를 적절하게 산출하고, 또한, 왜곡 보상 계수를 적절하게 갱신할 수 있다. 결과적으로, D/A 변환기(105)의 샘플링 레이트 R1 및 A/D 변환기(212)의 샘플링 레이트 R3이 비교적 낮은 경우에도, 왜곡 보상 성능의 열화를 적절하게 억제할 수 있다.
[제5 실시예]
제2 실시예에서는, 왜곡 보상부(102)의 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 피드백 신호를 디지털 신호로 변환하고, FB계 프리디스토션 신호와 프리디스토션 신호의 오차 신호를 기초로 왜곡 보상 계수를 생성하는 예를 나타냈다. 그러나, D/A 변환기(105)의 샘플링 레이트 R1로 피드백 신호를 디지털 신호로 변환하고, FB계 프리디스토션 신호와 프리디스토션 신호의 오차 신호를 기초로 왜곡 보상 계수를 생성해도 좋다. 따라서, 제5 실시예에서는, D/A 변환기(105)의 샘플링 레이트 R1로 피드백 신호를 디지털 신호로 변환하고, FB계 프리디스토션 신호와 프리디스토션 신호의 오차 신호를 기초로 왜곡 보상 계수를 생성하는 예에 대해 설명한다.
도 13은, 제5 실시예에 따른 송신기의 구성예를 도시하는 도면이다. 도 13에 있어서, 도 7과 동일한 부분에는 동일한 부호를 부여하고, 그 설명을 생략한다. 도 13에 도시하는 바와 같이, 본 실시예에 따른 송신기(500)는, 도 7에 도시한 A/D 변환기(212), 왜곡 보상부(213), 감산기(214) 및 계수 생성부(215) 각각에 대신해서, A/D 변환기(512), 왜곡 보상부(513), 감산기(514) 및 계수 생성부(515)를 갖는다. 또한, 송신기(500)는, 도 7에 도시한 샘플링 레이트 변환부(216)를 갖지 않는다.
A/D 변환기(512)는 베이스밴드 신호의 주파수에 다운 컨버트된 피드백 신호의 입력을 QDEM(110)으로부터 수취한다. A/D 변환기(512)는 D/A 변환기(105)의 샘플링 레이트 R1로 피드백 신호를 디지털 신호로 변환하고, 변환된 피드백 신호를 왜곡 보상부(513)에 출력한다.
왜곡 보상부(513)는 D/A 변환기(105)의 샘플링 레이트 R1로 피드백 신호에 프리디스토션 처리를 실시한다. 상세하게는, 왜곡 보상부(513)는 D/A 변환기(105)의 샘플링 레이트 R1로 디지털 신호로 변환된 피드백 신호의 입력을 A/D 변환기(512)로부터 접수한다. 왜곡 보상부(513)는 왜곡 보상 계수의 입력을 계수 생성부(515)로부터 접수한다. 그리고, 왜곡 보상부(513)는 D/A 변환기(105)의 샘플링 레이트 R1로 피드백 신호를 샘플링하고, 샘플링된 피드백 신호에 왜곡 보상 계수를 승산함으로써, FB계 프리디스토션 신호를 생성한다. 왜곡 보상부(513)는 생성된 FB계 프리디스토션 신호를 감산기(514)에 출력한다.
감산기(514)는 샘플링 레이트가 D/A 변환기(105)의 샘플링 레이트 R1로 변환된 프리디스토션 신호의 입력을 샘플링 레이트 변환부(104)로부터 접수한다. 감산기(514)는 FB계 프리디스토션 신호의 입력을 왜곡 보상부(513)로부터 접수한다. 그리고, 감산기(514)는 프리디스토션 신호와 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 생성한다. 그리고, 감산기(514)는 생성된 오차 신호를 계수 생성부(515)에 출력한다.
계수 생성부(515)는 오차 신호의 입력을 감산기(514)로부터 접수한다. 계수 생성부(515)는 오차 신호에 기초하여 왜곡 보상 계수를 생성하고, 생성된 왜곡 보상 계수를 왜곡 보상부(102) 및 왜곡 보상부(513)에 출력한다. 이에 의해, 왜곡 보상부(102) 및 왜곡 보상부(513)에 의해 사용되는 왜곡 보상 계수가 갱신된다.
왜곡 보상부(102)는 계수 생성부(515)로부터 입력되는 왜곡 보상 계수를 사용해서 입력 신호에 프리디스토션 처리를 실시한다.
다음에, 도 14를 참조하여, 본 실시예에 따른 송신기(500)에 의한 신호 송신에 있어서의 처리에 대해 설명한다. 도 14는, 제5 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다. 또한, 도 14에 도시한 스텝 S504 내지 S509는, 도 8에 도시한 스텝 S205 내지 S210과 마찬가지이므로, 그 설명을 생략한다.
도 14에 도시하는 바와 같이, A/D 변환기(512)는 D/A 변환기(105)의 샘플링 레이트 R1로 피드백 신호를 디지털 신호로 변환한다(스텝 S501). A/D 변환기(512)는 디지털 신호로 변환된 피드백 신호를 왜곡 보상부(513)에 출력한다.
왜곡 보상부(513)는 D/A 변환기(105)의 샘플링 레이트 R1로 피드백 신호를 샘플링하고, 샘플링된 피드백 신호에 왜곡 보상 계수를 승산함으로써, FB계 프리디스토션 신호를 생성한다(스텝 S502). 왜곡 보상부(513)는 생성된 FB계 프리디스토션 신호를 감산기(514)에 출력한다. 감산기(514)는 샘플링 레이트 변환부(104)로부터 입력되는 프리디스토션 신호와, 왜곡 보상부(513)로부터 입력되는 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 생성하고, 생성된 오차 신호를 계수 생성부(515)에 출력한다.
계수 생성부(515)는 감산기(514)로부터 입력되는 오차 신호에 기초하여 왜곡 보상 계수를 생성한다(스텝 S503). 계수 생성부(515)는 왜곡 보상 계수를 왜곡 보상부(102) 및 왜곡 보상부(513)에 출력한다.
상술한 바와 같이, 본 실시예에 따른 송신기(500)는 D/A 변환기(105)의 샘플링 레이트 R1로 피드백 신호를 디지털 신호로 변환한다. 송신기(500)는 D/A 변환기(105)의 샘플링 레이트 R1로 디지털 신호로 변환된 피드백 신호와, 샘플링 레이트가 샘플링 레이트 R1로 변환된 프리디스토션 신호로부터 산출되는 오차 신호를 기초로 왜곡 보상 계수를 생성한다. 이에 의해, 피드백 신호를 디지털 신호로 변환하는 A/D 변환기(512)의 샘플링 레이트 R3이 비교적 낮은 경우에도, 오차 신호를 적절하게 산출하고, 또한, 왜곡 보상 계수를 적절하게 갱신할 수 있다. 결과적으로, D/A 변환기(105)의 샘플링 레이트 R1 및 A/D 변환기(512)의 샘플링 레이트 R3이 비교적 낮은 경우에도, 왜곡 보상 성능의 열화를 적절하게 억제할 수 있다.
(제1 변형예)
상기 제1 실시예 내지 제5 실시예에서는, 프리디스토션 신호와 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 사용해서 왜곡 보상 계수를 생성하는 예를 나타냈다. 그러나, 송신 신호와 피드백 신호의 차분을 나타내는 오차 신호를 사용해서 왜곡 보상 계수를 생성해도 좋다. 따라서, 제1 실시예 내지 제5 실시예의 제1 변형예에서는, 송신 신호와 피드백 신호의 차분을 나타내는 오차 신호를 사용해서 왜곡 보상 계수를 생성하는 예에 대해 설명한다. 이하에서는, 제1 실시예 내지 제5 실시예의 제1 변형예를 대표적으로, 제2 실시예에 따른 송신기(200)의 제1 변형예를 설명한다.
도 15는, 제2 실시예의 제1 변형예에 따른 송신기의 구성예를 도시하는 도면이다. 도 15에 있어서, 도 7과 동일한 부분에는 동일한 부호를 부여하고, 그 설명을 생략한다. 도 15에 도시하는 바와 같이, 제2 실시예의 제1 변형예에 따른 송신기(200)는, 도 7에 도시한 감산기(214) 및 계수 생성부(215) 각각에 대신해서, 감산기(214a) 및 계수 생성부(215a)를 갖는다. 또한, 제2 실시예의 제1 변형예에 따른 송신기(200)는, 도 7에 도시한 왜곡 보상부(213)를 갖지 않는다.
감산기(214a)는 송신 신호의 입력을 송신 신호 생성부(101)로부터 접수한다. 감산기(214a)는 피드백 신호의 입력을 샘플링 레이트 변환부(216)로부터 접수한다. 그리고, 감산기(214a)는 송신 신호와 피드백 신호의 차분을 나타내는 오차 신호를 생성한다. 그리고, 감산기(214a)는 생성된 오차 신호를 계수 생성부(215a)에 출력한다.
계수 생성부(215a)는 오차 신호의 입력을 감산기(214a)로부터 접수한다. 계수 생성부(215a)는 오차 신호에 기초하여 왜곡 보상 계수를 생성하고, 생성된 왜곡 보상 계수를 왜곡 보상부(102)에 출력한다. 이에 의해, 왜곡 보상부(102)에 의해 사용되는 왜곡 보상 계수가 갱신된다.
상술한 바와 같이, 본 제1 변형예에 따른 송신기(200)는 송신 신호와 피드백 신호의 차분을 나타내는 오차 신호를 사용해서 왜곡 보상 계수를 생성한다. 이로 인해, 피드백 신호에 대해 프리디스토션 처리를 실시하는 등의 처리를 삭감할 수 있어, 결과적으로, 송신기의 처리 부하 및 처리 회로의 규모를 삭감할 수 있다.
(제2 변형예)
상기 제1 실시예 내지 제5 실시예 및 제1 변형예에서는, 전력 증폭기(108)로부터 출력되는 출력 신호를 2개로 분기하는 분기점과, 안테나(109) 사이에 BPF(108a)를 설치하는 예를 나타냈다. 그러나, 전력 증폭기(108)로부터 출력되는 출력 신호를 2개로 분기하는 분기점과, QDEM(110) 사이에 또한 BPF를 설치해도 좋다. 따라서, 제1 실시예 내지 제5 실시예의 제2 변형예에서는, 전력 증폭기(108)로부터 출력되는 출력 신호를 2개로 분기하는 분기점과, QDEM(110) 사이에 또한 BPF를 설치하는 예에 대해 설명한다. 이하에서는, 제1 실시예 내지 제5 실시예의 제2 변형예를 대표적으로, 제1 실시예에 따른 송신기(100)의 제2 변형예를 설명한다.
도 16은, 제1 실시예의 제2 변형예에 따른 송신기의 구성예를 도시하는 도면이다. 도 16에 있어서, 도 1과 동일한 부분에는 동일한 부호를 부여하고, 그 설명을 생략한다. 도 16에 도시하는 바와 같이, 제1 실시예의 제2 변형예에 따른 송신기(100)는 전력 증폭기(108)로부터 출력되는 출력 신호를 2개로 분기하는 분기점과, QDEM(110) 사이에 설치된 BPF(108b)를 더 갖는다.
BPF(108b)는 BPF(108a)와 마찬가지로, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1을 투과 대역으로서 갖는다. BPF(108b)는 전력 증폭기(108)로부터 출력된 피드백 신호로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1을 초과하는 주파수 성분을 제거하고, 주파수 성분이 제거된 피드백 신호를 QDEM(110)에 출력한다. 예를 들어, BPF(108a)는 피드백 신호로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1을 초과하는 주파수 성분인 5차 왜곡 성분을 제거하고, 5차 왜곡 성분이 제거된 피드백 신호를 안테나(109)에 출력한다.
상술한 바와 같이, 본 제2 변형예에 따른 송신기(100)는 피드백 신호로부터 여분인 왜곡 성분을 제거할 수 있다.
(제3 변형예)
상기 제1 실시예 내지 제5 실시예 및 제1 변형예에서는, 전력 증폭기(108)로부터 출력되는 출력 신호를 2개로 분기하는 분기점과, 안테나(109) 사이에 BPF(108a)를 설치하는 예를 나타냈다. 그러나, 전력 증폭기(108)와, 전력 증폭기(108)로부터 출력되는 출력 신호를 2개로 분기하는 분기점 사이에 BPF를 설치해도 좋다. 따라서, 제1 실시예 내지 제5 실시예의 제3 변형예에서는, 전력 증폭기(108)와, 전력 증폭기(108)로부터 출력되는 출력 신호를 2개로 분기하는 분기점 사이에 BPF를 설치하는 예에 대해 설명한다. 이하에서는, 제1 실시예 내지 제5 실시예의 제3 변형예를 대표적으로, 제1 실시예에 따른 송신기(100)의 제3 변형예를 설명한다.
도 17은, 제1 실시예의 제3 변형예에 따른 송신기의 구성예를 도시하는 도면이다. 도 17에 있어서, 도 1과 동일한 부분에는 동일한 부호를 부여하고, 그 설명을 생략한다. 도 17에 도시하는 바와 같이, 제1 실시예의 제3 변형예에 따른 송신기(100)는 전력 증폭기(108)와, 전력 증폭기(108)로부터 출력되는 출력 신호를 2개로 분기하는 분기점 사이에 설치된 BPF(108c)를 갖는다. 또한, 제1 실시예의 제3 변형예에 따른 송신기(100)는, 도 1에 도시한 BPF(108a)를 갖지 않는다.
BPF(108c)는 BPF(108a)와 마찬가지로, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1을 투과 대역으로서 갖는다. BPF(108c)는 전력 증폭기(108)로부터 출력되는 출력 신호로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1을 초과하는 주파수 성분을 제거하고, 주파수 성분이 제거된 출력 신호를 생성한다. 그리고, BPF(108c)에 의해 생성된 출력 신호는 분기점에서 2개로 분기된다. 그리고, 2개로 분기된 출력 신호 중 한쪽은, 안테나(109)를 통하여 외부의 수신 장치에 향해 송신되고, 다른 쪽은, 피드백 신호로서 QDEM(110)에 출력된다.
상술한 바와 같이, 본 제3 변형예에 따른 송신기(100)는, 1개의 BPF(108c)를 사용해서, 전력 증폭기(108)로부터 출력되는 출력 신호와, 피드백 신호의 양쪽의 신호로부터 여분인 왜곡 성분을 제거할 수 있다.
[제6 실시예]
제1 실시예 내지 제5 실시예에서는, LPF에 의해 프리디스토션 신호로부터 주파수 성분이 제거되는 예를 나타냈다. 그러나, 제1 실시예 내지 제5 실시예와 같이 간단히 프리디스토션 신호로부터 주파수 성분이 제거되는 경우, 제거되는 주파수 성분이 많아질수록, 프리디스토션 신호의 왜곡 특성과, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성의 어긋남이 생길 가능성이 높다. 프리디스토션 신호의 왜곡 특성과, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성의 어긋남이 생기면, 전력 증폭기(108)로부터 출력되는 출력 신호에 중첩 왜곡 이외의 왜곡(이하 「잔류 왜곡」이라고 함)이 잔존하고, 결과적으로, 왜곡 보상 성능의 열화를 초래한다.
도 21은, 잔류 왜곡이 발생하는 경우의 전력 증폭기 출력 신호의 파형을 도시하는 도면이다. 도 21에 있어서, 횡축은 주파수를 나타내고 있고, 종축은 파워를 나타내고 있다. 도 21에 도시하는 예에서는, LPF에 의해 프리디스토션 신호로부터 주파수 대역 BF1을 초과하는 주파수 성분이 제거된 결과, 전력 증폭기(108)에 입력되는 프리디스토션 신호의 왜곡 특성과, 전력 증폭기의 비선형 왜곡의 왜곡 특성의 어긋남이 생기는 경우를 상정한다. 이와 같은 경우, 전력 증폭기로부터 출력되는 출력 신호에는, 도 21에 도시하는 바와 같이, 송신 신호 S1의 대역의 에지로부터 LPF의 투과 대역인 주파수 대역 BF1의 에지를 향해 증대한 왜곡 성분 R71, R72가 잔류 왜곡으로서 발생한다.
여기서, 잔류 왜곡을 억제하기 위해서는, 잔류 왜곡에 상당하는 신호를 미리 생성하고, LPF에 의해 주파수 성분이 제거된 프리디스토션 신호부터 잔류 왜곡에 상당하는 신호를 감산하고, 감산 후의 프리디스토션 신호를 전력 증폭기에 입력시키는 것이 생각된다. 잔류 왜곡에 상당하는 신호는, 예를 들어 도 21에 도시한 왜곡 성분 R71, R72를 잔류 왜곡으로서 포함하는 신호이다. 따라서, 제6 실시예에서는, 잔류 왜곡에 상당하는 신호를 미리 생성하고, LPF에 의해 주파수 성분이 제거된 프리디스토션 신호부터 잔류 왜곡에 상당하는 신호를 감산하고, 감산 후의 프리디스토션 신호를 전력 증폭기에 입력시키는 예에 대해 설명한다.
도 22는, 제6 실시예에 따른 송신기의 구성예를 도시하는 도면이다. 도 22에 있어서, 도 13에 도시한 송신기(500)와 동일한 부분에는 동일한 부호를 부여하고, 그 상세한 설명을 생략한다. 도 22에 도시하는 바와 같이, 제6 실시예에 따른 송신기(600)는, 도 13에 도시한 송신기(500)의 각 부 외에, 왜곡 부여부(601), LPF(602), 감산기(603), 감산기(604), 왜곡 부여부(605), 감산기(606) 및 왜곡 부여 계수 생성부(607)를 더 갖는다.
본 실시예에 있어서의 송신 신호 생성부(101)는 송신 신호를 생성하고, 생성된 송신 신호를 왜곡 보상부(102) 및 감산기(603)에 출력한다. LPF(103)는 주파수 성분이 제거된 프리디스토션 신호를 왜곡 부여부(601) 및 감산기(604)에 출력한다.
왜곡 부여부(601)는 주파수 성분이 제거된 프리디스토션 신호의 입력을 LPF(103)로부터 접수한다. 왜곡 부여부(601)는 왜곡 부여 계수의 입력을 후술하는 왜곡 부여 계수 생성부(607)로부터 접수한다. 그리고, 왜곡 부여부(601)는 주파수 성분이 제거된 프리디스토션 신호에 왜곡 부여 계수를 승산함으로써, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성을 모의하는 왜곡 특성이 부여된 프리디스토션 신호를 생성한다. 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성을 모의하는 왜곡 특성이 부여된 프리디스토션 신호를, 이하에서는 「왜곡 특성 신호」라고 칭한다. 왜곡 부여부(601)는 생성된 왜곡 특성 신호를 LPF(602)에 출력한다.
LPF(602)는 왜곡 특성 신호의 입력을 왜곡 부여부(601)로부터 접수한다. LPF(602)는 왜곡 특성 신호로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역을 초과하는 주파수 성분을 제거하고, 주파수 성분이 제거된 왜곡 특성 신호를 감산기(603)에 출력한다.
감산기(603)는 왜곡 특성 신호의 입력을 LPF(602)로부터 접수한다. 감산기(603)는 프리디스토션 처리가 아직 실시되어 있지 않은 입력 신호, 즉, 송신 신호의 입력을 송신 신호 생성부(101)로부터 접수한다. 그리고, 감산기(603)는 왜곡 특성 신호로부터 송신 신호를 감산함으로써, 왜곡 특성 신호와 송신 신호의 차분을 나타내는 잔차 신호를 생성한다. 여기서, 왜곡 특성 신호는 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성을 모의하는 왜곡 특성이 부여된 프리디스토션 신호이다. 따라서, 왜곡 특성 신호와 송신 신호의 차분을 나타내는 잔차 신호는, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성과, 전력 증폭기(108)에 입력되는 프리디스토션 신호의 왜곡 특성의 어긋남에 기인해서 발생하는 잔류 왜곡에 상당하는 신호이다. 즉, 감산기(603)는 전력 증폭기(108)의 비선형 왜곡 중 프리디스토션 신호에 의해 제거되지 않은 잔류 왜곡에 상당하는 잔차 신호를 생성한다. 감산기(603)는 잔차 신호 생성부의 일례이다. 감산기(603)는 생성된 잔차 신호를 감산기(604)에 출력한다.
감산기(604)는 잔차 신호의 입력을 감산기(603)로부터 접수한다. 감산기(604)는 주파수 성분이 제거된 프리디스토션 신호의 입력을 LPF(103)로부터 접수한다. LPF(103)에 의해 주파수 성분이 제거된 프리디스토션 신호에는, 송신 신호의 대역의 에지로부터 LPF(103)의 투과 대역인 주파수 대역의 에지를 향해 증대한 왜곡 성분이 잔류 왜곡으로서 나타난다. 감산기(604)는 LPF(103)에 의해 주파수 성분이 제거된 프리디스토션 신호로부터, 잔류 왜곡에 상당하는 잔차 신호를 감산한다. 바꿔 말하면, 감산기(604)는 잔류 왜곡에 상당하는 잔차 신호의 부호를 반전하고, 부호가 반전된 잔차 신호를 프리디스토션 신호에 가산함으로써, 프리디스토션 신호에 잔류 왜곡으로서 포함되는 왜곡 성분과, 잔류 왜곡에 상당하는 잔차 신호를 상쇄시킨다. 프리디스토션 신호에 잔류 왜곡으로서 포함되는 왜곡 성분과, 잔류 왜곡에 상당하는 잔차 신호가 상쇄되면, 전력 증폭기(108)에 입력되는 프리디스토션 신호의 왜곡 특성과, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성의 어긋남이 경감된다. 그리고, 감산기(604)는 잔차 신호가 감산된 프리디스토션 신호를 샘플링 레이트 변환부(104)에 출력한다.
샘플링 레이트 변환부(104)는 주파수 성분이 제거되고, 또한, 잔차 신호가 감산된 프리디스토션 신호의 입력을 감산기(604)로부터 접수한다. 샘플링 레이트 변환부(104)는 주파수 성분이 제거되고, 또한, 잔차 신호가 감산된 프리디스토션 신호의 샘플링 레이트를, 왜곡 보상부(102)의 샘플링 레이트 R2로부터 D/A 변환기(105)의 샘플링 레이트 R1로 변환한다. 그리고, 샘플링 레이트 변환부(104)는 샘플링 레이트가 변환된 프리디스토션 신호를 D/A 변환기(105)에 출력한다. 샘플링 레이트 변환부(104)로부터 출력된 프리디스토션 신호는, D/A 변환기(105)에 의해 아날로그 신호로 변환되고, QMOD(106)에 의해 업 컨버트되어, 전력 증폭기(108)에 출력된다. 여기서, 프리디스토션 신호로부터 이미 잔류 왜곡에 상당하는 잔차 신호가 감산되어 있으므로, 전력 증폭기(108)에 입력되는 프리디스토션 신호의 왜곡 특성과, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성의 어긋남이 경감되어 있다. 따라서, 프리디스토션 신호에 의해 전력 증폭기(108)의 비선형 왜곡이 제거되어, 결과적으로, 전력 증폭기(108)로부터의 출력 신호에 나타나는 잔류 왜곡이 억제된다.
왜곡 부여부(605)는 샘플링 레이트가 D/A 변환기(105)의 샘플링 레이트 R1로 변환된 프리디스토션 신호의 입력을 샘플링 레이트 변환부(104)로부터 접수한다. 왜곡 부여부(605)는 왜곡 부여 계수의 입력을 후술하는 왜곡 부여 계수 생성부(607)로부터 접수한다. 그리고, 왜곡 부여부(605)는 샘플링 레이트가 D/A 변환기(105)의 샘플링 레이트 R1로 변환된 프리디스토션 신호에 왜곡 부여 계수를 승산함으로써, 왜곡 특성 신호를 생성한다. 왜곡 부여부(605)는 생성된 왜곡 특성 신호를 감산기(606)에 출력한다.
감산기(606)는 왜곡 특성 신호의 입력을 왜곡 부여부(605)로부터 접수한다. 감산기(606)는 D/A 변환기(105)의 샘플링 레이트 R1로 디지털 신호로 변환된 피드백 신호의 입력을 A/D 변환기(512)로부터 접수한다. 그리고, 감산기(606)는 왜곡 특성 신호와 피드백 신호의 차분을 나타내는 오차 신호를 생성한다. 그리고, 감산기(606)는 생성된 오차 신호를 왜곡 부여 계수 생성부(607)에 출력한다.
왜곡 부여 계수 생성부(607)는 오차 신호의 입력을 감산기(606)로부터 접수한다. 왜곡 부여 계수 생성부(607)는 오차 신호에 기초하여, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성을 모의하는 왜곡 특성을 프리디스토션 신호에 부여하기 위한 왜곡 부여 계수를 생성한다. 예를 들어, 왜곡 부여 계수 생성부(607)는 LMS 알고리즘 등을 사용한 적응 신호 처리에 의해 오차 신호가 최소가 되도록, 왜곡 부여 계수를 생성한다. 그리고, 왜곡 부여 계수 생성부(607)는 생성된 왜곡 부여 계수를 왜곡 부여부(601) 및 왜곡 부여부(605)에 출력한다. 이에 의해, 왜곡 부여부(601) 및 왜곡 부여부(605)에 의해 사용되는 왜곡 부여 계수가 갱신된다.
다음에, 도 23을 참조하여, 본 실시예에 따른 송신기(600)에 의한 신호 송신에 있어서의 처리의 일례에 대해 설명한다. 도 23은, 제6 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리의 일례에 대해 설명하기 위한 도면이다. 도 23에서는, 프리디스토션 신호로부터 송신 신호의 5차 왜곡 성분이 제거된 결과, 전력 증폭기(108)에 입력되는 프리디스토션 신호의 왜곡 특성과, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성의 어긋남이 생기는 것으로 한다.
도 23에 도시하는 바와 같이, 송신 신호 생성부(101)는 송신 신호 S1을 생성하고, 생성된 송신 신호 S1을 왜곡 보상부(102) 및 감산기(603)에 출력한다. 왜곡 보상부(102)는 D/A 변환기(105)의 샘플링 레이트 R1보다도 높은 샘플링 레이트 R2로 입력 신호로서의 송신 신호 S1을 샘플링하고, 샘플링한 송신 신호 S1에 왜곡 보상 계수를 승산함으로써, 프리디스토션 신호를 생성한다. 왜곡 보상부(102)는 생성된 프리디스토션 신호를 LPF(103)에 출력한다. 왜곡 보상부(102)로부터 출력되는 프리디스토션 신호에는 송신 신호 S1과, 송신 신호 S1의 3차 왜곡 성분 및 5차 왜곡 성분을 포함하는 왜곡 성분 D31, D32와, 송신 신호 S1의 5차 왜곡 성분 D51, D52가 포함된다.
계속해서, LPF(103)는 왜곡 보상부(102)로부터 입력되는 프리디스토션 신호로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1을 초과하는 주파수 성분인 5차 왜곡 성분 D51, D52를 제거한다. 그리고, LPF(103)는 5차 왜곡 성분 D51, D52가 제거된 프리디스토션 신호를 왜곡 부여부(601) 및 감산기(604)에 출력한다. LPF(103)로부터 출력되는 프리디스토션 신호에는, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성과 프리디스토션 신호의 왜곡 특성의 어긋남에 기인해서 발생한 잔류 왜곡과, 왜곡 성분 D31, D32를 포함하는 왜곡 성분 D31a, D32a가 포함된다.
계속해서, 왜곡 부여부(601)는 5차 왜곡 성분 D51, D52가 제거된 프리디스토션에 왜곡 부여 계수를 승산함으로써, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성을 모의하는 왜곡 특성이 부여된 프리디스토션 신호, 즉, 왜곡 특성 신호를 생성한다. 왜곡 부여부(601)는 생성된 왜곡 특성 신호를 LPF(602)에 출력한다. 왜곡 부여부(601)로부터 출력되는 왜곡 특성 신호에는, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성을 모의하는 왜곡 특성의 왜곡 성분으로서, 송신 신호 S1의 5차 왜곡 성분 D51, D52가 포함된다. 또한, 왜곡 부여부(601)로부터 출력되는 왜곡 특성 신호에는, 송신 신호 S1의 대역의 에지로부터 LPF(103)의 투과 대역인 주파수 대역 BF1의 에지를 향해 증대한 왜곡 성분 R71, R72가 잔류 왜곡으로서 포함된다.
계속해서, LPF(602)는 왜곡 부여부(601)로부터 입력되는 왜곡 특성 신호로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역 BF1을 초과하는 주파수 성분인 5차 왜곡 성분 D51, D52를 제거한다. 그리고, LPF(602)는 5차 왜곡 성분 D51, D52가 제거된 왜곡 특성 신호를 감산기(603)에 출력한다.
계속해서, 감산기(603)는 왜곡 특성 신호로부터 송신 신호 S1을 감산함으로써, 왜곡 특성 신호와 송신 신호 S1의 차분을 나타내는 잔차 신호를 생성한다. 감산기(603)는 생성된 잔차 신호를 감산기(604)에 출력한다. 감산기(603)로부터 출력되는 잔차 신호에는, 잔류 왜곡인 왜곡 성분 R71, R72만이 포함된다.
계속해서, 감산기(604)는 LPF(103)에 의해 5차 왜곡 성분 D51, D52가 제거된 프리디스토션 신호로부터, 잔류 왜곡에 상당하는 잔차 신호를 감산한다. 이에 의해, 프리디스토션 신호에 포함되는 왜곡 성분 D31a, D32a 중 잔류 왜곡으로서의 왜곡 성분과, 잔류 왜곡에 상당하는 잔차 신호가 상쇄된다. 프리디스토션 신호에 잔류 왜곡으로서 포함되는 왜곡 성분과, 잔류 왜곡에 상당하는 잔차 신호가 상쇄되면, 전력 증폭기(108)에 입력되는 프리디스토션 신호의 왜곡 특성과, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성의 어긋남이 경감된다. 감산기(604)는 잔차 신호가 감산된 프리디스토션 신호를 샘플링 레이트 변환부(104)에 출력한다.
샘플링 레이트 변환부(104)는 5차 왜곡 성분 D51, D52가 제거되고, 또한, 잔차 신호가 감산된 프리디스토션 신호의 샘플링 레이트를, 왜곡 보상부(102)의 샘플링 레이트 R2로부터 D/A 변환기(105)의 샘플링 레이트 R1로 변환한다. 그리고, 샘플링 레이트 변환부(104)는 샘플링 레이트가 변환된 프리디스토션 신호를 D/A 변환기(105)에 출력한다. 샘플링 레이트 변환부(104)로부터 출력된 프리디스토션 신호는 D/A 변환기(105)에 의해 아날로그 신호로 변환되고, QMOD(106)에 의해 업 컨버트되어, 전력 증폭기(108)에 출력된다. 여기서, 프리디스토션 신호로부터 이미 잔류 왜곡에 상당하는 잔차 신호가 감산되어 있으므로, 전력 증폭기(108)에 입력되는 프리디스토션 신호의 왜곡 특성과, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성의 어긋남이 경감되어 있다. 따라서, 프리디스토션 신호에 의해 전력 증폭기(108)의 비선형 왜곡이 제거되어, 결과적으로, 전력 증폭기(108)로부터의 출력 신호에 나타나는 잔류 왜곡이 억제된다. 예를 들어, 도 23에서는, 전력 증폭기(108)로부터의 출력 신호에 잔류 왜곡으로서 나타나는 왜곡 성분 R81, R82는, 도 21에 도시한 왜곡 성분 R71, R72보다도 억제된다.
다음에, 도 24를 참조하여, 본 실시예에 따른 송신기(600)에 의한 신호 송신에 있어서의 처리에 대해 설명한다. 도 24는, 제6 실시예에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다. 또한, 도 24에 도시한 스텝 S601 내지 S603, S606, S607 및 S613 내지 S615는, 각각, 도 14에 도시한 스텝 S501 내지 S503, S504, S505 및 S507 내지 S509와 마찬가지이므로, 그 설명을 생략한다.
도 24에 도시하는 바와 같이, 왜곡 부여부(605)는 샘플링 레이트가 D/A 변환기(105)의 샘플링 레이트 R1로 변환된 프리디스토션 신호에 왜곡 부여 계수를 승산함으로써, 왜곡 특성 신호를 생성한다(스텝 S604). 왜곡 부여부(605)는 생성된 왜곡 특성 신호를 감산기(606)에 출력한다. 감산기(606)는 왜곡 특성 신호와 피드백 신호의 차분을 나타내는 오차 신호를 생성하고, 생성된 오차 신호를 왜곡 부여 계수 생성부(607)에 출력한다.
왜곡 부여 계수 생성부(607)는 왜곡 특성 신호와 피드백 신호의 차분을 나타내는 오차 신호에 기초하여, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성을 모의하는 왜곡 특성을 프리디스토션 신호에 부여하기 위한 왜곡 부여 계수를 생성한다(스텝 S605). 왜곡 부여 계수 생성부(607)는 왜곡 부여 계수를 왜곡 부여부(601) 및 왜곡 부여부(605)에 출력한다.
그 후, 왜곡 부여부(601)는 주파수 성분이 제거된 프리디스토션 신호의 입력을 LPF(103)로부터 접수한다. 왜곡 부여부(601)는 왜곡 부여 계수의 입력을 왜곡 부여 계수 생성부(607)로부터 접수한다. 그리고, 왜곡 부여부(601)는 주파수 성분이 제거된 프리디스토션 신호에 왜곡 부여 계수를 승산함으로써, 왜곡 특성 신호를 생성한다(스텝 S608).
LPF(602)는 왜곡 특성 신호로부터, D/A 변환기(105)의 샘플링 레이트 R1에 따른 주파수 대역을 초과하는 주파수 성분을 제거한다(스텝 S609). LPF(602)는 주파수 성분이 제거된 왜곡 특성 신호를 감산기(603)에 출력한다.
감산기(603)는 왜곡 특성 신호와 송신 신호의 차분을 나타내는 잔차 신호를 생성한다(스텝 S610). 감산기(603)는 잔차 신호를 감산기(604)에 출력한다.
감산기(604)는 LPF(103)에 의해 주파수 성분이 제거된 프리디스토션 신호로부터, 잔류 왜곡에 상당하는 잔차 신호를 감산한다(스텝 S611). 감산기(604)는 잔차 신호가 감산된 프리디스토션 신호를 샘플링 레이트 변환부(104)에 출력한다.
샘플링 레이트 변환부(104)는 잔차 신호가 감산된 프리디스토션 신호의 샘플링 레이트를, 왜곡 보상부(102)의 샘플링 레이트 R2로부터 D/A 변환기(105)의 샘플링 레이트 R1로 변환한다(스텝 S612). 그리고, 샘플링 레이트 변환부(104)는 샘플링 레이트가 변환된 프리디스토션 신호를 D/A 변환기(105)에 출력한다. 샘플링 레이트 변환부(104)로부터 출력된 프리디스토션 신호는, D/A 변환기(105)에 의해 아날로그 신호로 변환되고(스텝 S613), QMOD(106)에 의해 업 컨버트되어, 전력 증폭기(108)에 출력된다.
상술한 바와 같이, 본 실시예에 따른 송신기(600)는 전력 증폭기(108)의 비선형 왜곡을 모의하는 왜곡 특성이 부여된 프리디스토션 신호인 왜곡 특성 신호와, 송신 신호의 차분을 나타내는 잔차 신호를 잔류 왜곡에 상당하는 신호로서 미리 생성한다. 그리고, 송신기(600)는 LPF(103)에 의해 주파수 성분이 제거된 프리디스토션 신호로부터 잔차 신호를 감산하고, 감산 후의 프리디스토션 신호를 전력 증폭기(108)에 출력한다. 이에 의해, 전력 증폭기(108)에 입력되는 프리디스토션 신호의 왜곡 특성과, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성의 어긋남이 경감되므로, 전력 증폭기(108)로부터의 출력 신호에 나타나는 잔류 왜곡이 억제된다. 결과적으로, 중첩 왜곡 이외의 왜곡의 영향에 의한 왜곡 보상 성능의 열화를 억제할 수 있다.
[제7 실시예]
제6 실시예에서는, D/A 변환기(105)의 샘플링 레이트 R1로 디지털 신호로 변환된 피드백 신호와, 왜곡 특성 신호의 오차 신호를 기초로 왜곡 부여 계수를 생성하는 예를 나타냈다. 그러나, 샘플링 레이트가 왜곡 보상부(102)의 샘플링 레이트 R2로 변환된 피드백 신호와, 왜곡 특성 신호의 오차 신호를 기초로 왜곡 부여 계수를 생성해도 좋다. 따라서, 제7 실시예에서는 샘플링 레이트가 왜곡 보상부(102)의 샘플링 레이트 R2로 변환된 피드백 신호와, 왜곡 특성 신호의 오차 신호를 기초로 왜곡 부여 계수를 생성하는 예에 대해 설명한다.
도 25는, 제7 실시예에 따른 송신기의 구성예를 도시하는 도면이다. 도 25에 있어서, 도 22에 도시한 송신기(600)와 동일한 부분에는 동일한 부호를 부여하고, 그 설명을 생략한다. 도 25에 도시하는 바와 같이, 제7 실시예에 따른 송신기(700)는, 도 22에 도시한 A/D 변환기(512), 왜곡 부여부(605) 및 감산기(606) 각각에 대신해서, A/D 변환기(212), 왜곡 부여부(705) 및 감산기(706)를 갖는다. 또한, 송신기(700)는, 도 22에 도시한 왜곡 부여 계수 생성부(607) 대신에, 왜곡 부여 계수 생성부(707)를 갖는다. 또한, 송신기(700)는, 도 22에 도시한 왜곡 보상부(513), 감산기(514) 및 계수 생성부(515) 각각에 대신해서, 왜곡 보상부(213), 감산기(214) 및 계수 생성부(215)를 갖는다. 또한, 송신기(700)는 A/D 변환기(212)와 왜곡 보상부(213) 사이에 샘플링 레이트 변환부(216)를 신규로 갖는다.
또한, A/D 변환기(212), 왜곡 보상부(213) 및 감산기(214)는, 기본적으로는, 도 7에 도시한 A/D 변환기(212), 왜곡 보상부(213) 및 감산기(214)에 대응하므로, 여기서는 그 상세한 설명을 생략한다. 계수 생성부(215) 및 샘플링 레이트 변환부(216)는, 기본적으로는, 도 7에 도시한 계수 생성부(215) 및 샘플링 레이트 변환부(216)에 대응하므로, 여기서는 그 상세한 설명을 생략한다.
왜곡 부여부(705)는 프리디스토션 신호의 입력을 왜곡 보상부(102)로부터 접수한다. 왜곡 부여부(705)는 왜곡 부여 계수의 입력을 후술하는 왜곡 부여 계수 생성부(707)로부터 접수한다. 그리고, 왜곡 부여부(705)는 프리디스토션 신호에 왜곡 부여 계수를 승산함으로써, 왜곡 특성 신호를 생성한다. 왜곡 부여부(705)는 생성된 왜곡 특성 신호를 감산기(706)에 출력한다.
감산기(706)는 왜곡 특성 신호의 입력을 왜곡 부여부(705)로부터 접수한다. 감산기(706)는 샘플링 레이트가 왜곡 보상부(102)의 샘플링 레이트 R2로 변환된 피드백 신호의 입력을 샘플링 레이트 변환부(216)로부터 접수한다. 그리고, 감산기(706)는 샘플링 레이트가 왜곡 보상부(102)의 샘플링 레이트 R2로 변환된 피드백 신호와, 왜곡 특성 신호의 차분을 나타내는 오차 신호를 생성한다. 그리고, 감산기(706)는 생성된 오차 신호를 왜곡 부여 계수 생성부(707)에 출력한다.
왜곡 부여 계수 생성부(707)는 오차 신호의 입력을 감산기(706)로부터 접수한다. 왜곡 부여 계수 생성부(707)는 오차 신호에 기초하여, 전력 증폭기(108)의 비선형 왜곡의 왜곡 특성을 모의하는 왜곡 특성을 프리디스토션 신호에 부여하기 위한 왜곡 부여 계수를 생성한다. 예를 들어, 왜곡 부여 계수 생성부(707)는 LMS 알고리즘 등을 사용한 적응 신호 처리에 의해 오차 신호가 최소가 되도록, 왜곡 부여 계수를 생성한다. 그리고, 왜곡 부여 계수 생성부(707)는 생성된 왜곡 부여 계수를 왜곡 부여부(601) 및 왜곡 부여부(705)에 출력한다. 이에 의해, 왜곡 부여부(601) 및 왜곡 부여부(705)에 의해 사용되는 왜곡 부여 계수가 갱신된다.
왜곡 부여부(601)는 왜곡 부여 계수 생성부(707)로부터 입력되는 왜곡 부여 계수를 사용해서 왜곡 부여 신호를 생성한다.
다음에, 도 26을 참조하여, 본 실시예에 따른 송신기(700)에 의한 신호 송신에 있어서의 처리에 대해 설명한다. 도 26은, 제7 실시예에 따른 송신기에 의한 신호 송신에 있어서의 처리를 나타내는 플로우차트이다. 또한, 도 26에 도시한 스텝 S707 내지 S716은, 도 24에 도시한 스텝 S606 내지 S615와 마찬가지이므로, 그 설명을 생략한다.
도 26에 도시하는 바와 같이, A/D 변환기(212)는 왜곡 보상부(102)의 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 피드백 신호를 디지털 신호로 변환한다(스텝 S701). A/D 변환기(212)는 디지털 신호로 변환된 피드백 신호를 샘플링 레이트 변환부(216)에 출력한다.
샘플링 레이트 변환부(216)는 A/D 변환기(212)로부터 입력되는 피드백 신호의 샘플링 레이트를, A/D 변환기(212)의 샘플링 레이트 R3으로부터 왜곡 보상부(102)의 샘플링 레이트 R2로 변환한다(스텝 S702). 샘플링 레이트 변환부(216)는 샘플링 레이트가 샘플링 레이트 R2로 변환된 피드백 신호를 왜곡 보상부(213) 및 감산기(706)에 출력한다.
왜곡 보상부(213)는 샘플링 레이트 R2로 피드백 신호를 샘플링하고, 샘플링된 피드백 신호에 왜곡 보상 계수를 승산함으로써, FB계 프리디스토션 신호를 생성한다(스텝 S703). 왜곡 보상부(213)는 생성된 FB계 프리디스토션 신호를 감산기(214)에 출력한다. 감산기(214)는 왜곡 보상부(102)로부터 입력되는 프리디스토션 신호와, 왜곡 보상부(213)로부터 입력되는 FB계 프리디스토션 신호의 차분을 나타내는 오차 신호를 생성하고, 생성된 오차 신호를 계수 생성부(215)에 출력한다.
계수 생성부(215)는 감산기(214)로부터 입력되는 오차 신호에 기초하여 왜곡 보상 계수를 생성한다(스텝 S704). 계수 생성부(215)는 왜곡 보상 계수를 왜곡 보상부(102) 및 왜곡 보상부(213)에 출력한다.
왜곡 부여부(705)는 왜곡 보상부(102)로부터 입력되는 프리디스토션 신호에 왜곡 부여 계수를 승산함으로써, 왜곡 특성 신호를 생성한다(스텝 S705). 왜곡 부여부(705)는 생성된 왜곡 특성 신호를 감산기(706)에 출력한다. 감산기(706)는 샘플링 레이트 변환부(216)로부터 입력되는 샘플링 레이트가 샘플링 레이트 R2로 변환된 피드백 신호와, 왜곡 부여부(705)로부터 입력되는 왜곡 특성 신호의 차분을 나타내는 오차 신호를 생성하고, 생성된 오차 신호를 왜곡 부여 계수 생성부(707)에 출력한다.
왜곡 부여 계수 생성부(707)는 감산기(706)로부터 입력되는 오차 신호에 기초하여 왜곡 부여 계수를 생성한다(스텝 S706). 왜곡 부여 계수 생성부(707)는 왜곡 부여 계수를 왜곡 부여부(601) 및 왜곡 부여부(705)에 출력한다.
상술한 바와 같이, 본 실시예에 따른 송신기(700)는 왜곡 보상부(102)의 샘플링 레이트 R2보다도 낮은 샘플링 레이트 R3으로 피드백 신호를 디지털 신호로 변환한다. 그리고, 송신기(700)는 디지털 신호로 변환된 피드백 신호의 샘플링 레이트를 왜곡 보상부(102)의 샘플링 레이트 R2로 변환한다. 그리고, 송신기(700)는 샘플링 레이트가 샘플링 레이트 R2로 변환된 피드백 신호와 왜곡 특성 신호의 오차 신호를 기초로 왜곡 부여 계수를 생성한다. 이에 의해, 피드백 신호를 디지털 신호로 변환하는 A/D 변환기(212)의 샘플링 레이트 R3이 비교적 낮은 경우에도, 오차 신호를 적절하게 산출하고, 또한, 왜곡 부여 계수를 적절하게 갱신할 수 있다. 결과적으로, D/A 변환기(105)의 샘플링 레이트 R1 및 A/D 변환기(212)의 샘플링 레이트 R3이 비교적 낮은 경우에도, 전력 증폭기(108)에 나타나는 잔류 왜곡을 적절하게 억제할 수 있다.
(변형예)
상기 제6 실시예 및 제7 실시예에서는, 2개의 왜곡 보상부를 사용해서 왜곡 보상 계수를 생성하고, 또한, 2개의 왜곡 부여부를 사용해서 왜곡 부여 계수를 생성하는, 소위 인다이렉트 러닝(indirect learning) 구성의 예를 나타냈다. 그러나, 1개의 왜곡 보상부를 사용해서 왜곡 보상 계수를 생성하고, 또한, 1개의 왜곡 부여부를 사용해서 왜곡 부여 계수를 생성해도 좋다. 1개의 왜곡 보상부를 사용해서 왜곡 보상 계수를 생성하고, 또한, 1개의 왜곡 부여부를 사용해서 왜곡 부여 계수를 생성하는 구성은, 다이렉트 러닝(direct learning) 구성이라고도 불린다. 따라서, 제6 실시예 및 제7 실시예의 변형예에서는, 1개의 왜곡 보상부를 사용해서 왜곡 보상 계수를 생성하고, 또한, 1개의 왜곡 부여부를 사용해서 왜곡 부여 계수를 생성하는 예에 대해 설명한다. 이하에서는, 제6 실시예 및 제7 실시예의 변형예를 대표적으로, 제7 실시예의 변형예를 설명한다.
도 27은, 제7 실시예의 변형예에 따른 송신기의 구성예를 도시하는 도면이다. 도 27에 있어서, 도 25와 동일한 부분에는 동일한 부호를 부여하고, 그 설명을 생략한다. 도 27에 도시하는 바와 같이, 제7 실시예의 변형예에 따른 송신기(700)는, 도 25에 도시한 감산기(214) 및 계수 생성부(215) 각각에 대신해서, 감산기(214a) 및 계수 생성부(215a)를 갖는다. 또한, 송신기(700)는, 도 25에 도시한 감산기(706) 및 왜곡 부여 계수 생성부(707) 각각에 대신해서, 감산기(706a) 및 왜곡 부여 계수 생성부(707a)를 갖는다. 또한, 송신기(700)는 전력 증폭기(108)와 QDEM(110) 사이에, LPF(602)와 마찬가지의 기능을 갖는 LPF(602a)를 새롭게 갖는다. 또한, 송신기(700)는, 도 25에 도시한 왜곡 보상부(213) 및 왜곡 부여부(705)을 갖지 않는다.
감산기(214a)는 송신 신호의 입력을 송신 신호 생성부(101)로부터 접수한다. 감산기(214a)는 피드백 신호의 입력을 샘플링 레이트 변환부(216)로부터 접수한다. 그리고, 감산기(214a)는 송신 신호와 피드백 신호의 차분을 나타내는 오차 신호를 생성한다. 그리고, 감산기(214a)는 생성된 오차 신호를 계수 생성부(215a)에 출력한다.
계수 생성부(215a)는 오차 신호의 입력을 감산기(214a)로부터 접수한다. 계수 생성부(215a)는 오차 신호에 기초하여 왜곡 보상 계수를 생성하고, 생성된 왜곡 보상 계수를 왜곡 보상부(102)에 출력한다. 이에 의해, 왜곡 보상부(102)에 의해 사용되는 왜곡 보상 계수가 갱신된다.
감산기(706a)는 주파수 성분이 제거된 왜곡 특성 신호의 입력을 LPF(602)로부터 접수한다. 감산기(706a)는 주파수 성분이 제거된 피드백 신호의 입력을 샘플링 레이트 변환부(216)로부터 접수한다. 그리고, 감산기(706a)는 왜곡 특성 신호와 피드백 신호의 차분을 나타내는 오차 신호를 생성한다. 그리고, 감산기(706a)는 생성된 오차 신호를 왜곡 부여 계수 생성부(707a)에 출력한다.
왜곡 부여 계수 생성부(707a)는 오차 신호의 입력을 감산기(706a)로부터 접수한다. 왜곡 부여 계수 생성부(707a)는 오차 신호에 기초하여 왜곡 부여 계수를 생성하고, 생성된 왜곡 부여 계수를 왜곡 부여부(601)에 출력한다. 이에 의해, 왜곡 부여부(601)에 의해 사용되는 왜곡 부여 계수가 갱신된다.
상술한 바와 같이, 제7 실시예의 변형예에 따른 송신기(700)는, 1개의 왜곡 보상부(102)를 사용해서 왜곡 보상 계수를 생성하고, 또한, 1개의 왜곡 부여부(601)를 사용해서 왜곡 부여 계수를 생성한다. 이로 인해, 송신기의 처리 부하 및 처리 회로의 규모를 삭감할 수 있다.
100, 200, 300, 400, 500, 600, 700 : 송신기
101 : 송신 신호 생성부
102 : 왜곡 보상부
103 : LPF
104 : 샘플링 레이트 변환부
105 : D/A 변환기
106 : QMOD
107 : 발진기
108 : 전력 증폭기
109 : 안테나
110 : QDEM
111 : 발진기
112, 212, 512 : A/D 변환기
113, 213, 413, 513 : 왜곡 보상부
114, 214, 314, 414, 514 : 감산기
115, 215, 315, 415, 515 : 계수 생성부
216 : 샘플링 레이트 변환부
416 : 샘플링 레이트 변환부
601 : 왜곡 부여부
603 : 감산기
604 : 감산기
607, 707 : 왜곡 부여 계수 생성부

Claims (11)

  1. 입력 신호를 아날로그 신호로 변환하기 위한 제1 샘플링 레이트보다도 높은 제2 샘플링 레이트로 상기 입력 신호에 프리디스토션 처리를 실시하는 왜곡 보상부와,
    상기 프리디스토션 처리가 실시된 상기 입력 신호로부터, 상기 제1 샘플링 레이트에 따른 주파수 대역을 초과하는 주파수 성분을 제거하는 제거부와,
    상기 제1 샘플링 레이트에 따른 상기 주파수 대역을 초과하는 상기 주파수 성분이 제거된 상기 입력 신호의 샘플링 레이트를 상기 제2 샘플링 레이트로부터 상기 제1 샘플링 레이트로 변환하는 제1 레이트 변환부와,
    샘플링 레이트가 상기 제1 샘플링 레이트로 변환된 상기 입력 신호를 변환하여 상기 변환된 입력 신호를 증폭부로 제공하는 제1 신호 변환부 - 상기 증폭부는 아날로그 형태인 상기 제공된 입력 신호를 증폭함 -;
    상기 제2 샘플링 레이트보다도 낮은 제3 샘플링 레이트로 상기 증폭부로부터의 출력 신호를 디지털 신호로 변환하는 제2 신호 변환부; 및
    상기 디지털 신호로 변환된 상기 출력 신호의 샘플링 레이트를 상기 제3 샘플링 레이트로부터 상기 제2 샘플링 레이트로 변환하는 제2 레이트 변환부
    를 구비한 것을 특징으로 하는 전력 증폭 장치.
  2. 제1항에 있어서,
    샘플링 레이트가 상기 제2 샘플링 레이트로 변환된 상기 출력 신호와, 상기 제2 샘플링 레이트로 상기 프리디스토션 처리가 실시된 상기 입력 신호로부터 산출되는 오차 신호를 기초로 왜곡 보상 계수를 생성하는 계수 생성부
    를 더 구비하고,
    상기 왜곡 보상부는, 상기 계수 생성부에 의해 생성된 상기 왜곡 보상 계수를 사용해서 상기 입력 신호에 상기 프리디스토션 처리를 실시하는 것을 특징으로 하는 전력 증폭 장치.
  3. 제1항에 있어서,
    샘플링 레이트가 상기 제2 샘플링 레이트로 변환된 상기 출력 신호와, 상기 제1 샘플링 레이트에 따른 상기 주파수 대역을 초과하는 상기 주파수 성분이 제거된 상기 입력 신호로부터 산출되는 오차 신호를 기초로 왜곡 보상 계수를 생성하는 계수 생성부
    를 더 구비하고,
    상기 왜곡 보상부는, 상기 계수 생성부에 의해 생성된 상기 왜곡 보상 계수를 사용해서 상기 입력 신호에 상기 프리디스토션 처리를 실시하는 것을 특징으로 하는 전력 증폭 장치.
  4. 입력 신호를 아날로그 신호로 변환하기 위한 제1 샘플링 레이트보다도 높은 제2 샘플링 레이트로 상기 입력 신호에 프리디스토션 처리를 실시하는 왜곡 보상부와,
    상기 프리디스토션 처리가 실시된 상기 입력 신호로부터, 상기 제1 샘플링 레이트에 따른 주파수 대역을 초과하는 주파수 성분을 제거하는 제거부와,
    상기 제1 샘플링 레이트에 따른 상기 주파수 대역을 초과하는 상기 주파수 성분이 제거된 상기 입력 신호의 샘플링 레이트를 상기 제2 샘플링 레이트로부터 상기 제1 샘플링 레이트로 변환하는 제1 레이트 변환부와,
    샘플링 레이트가 상기 제1 샘플링 레이트로 변환된 상기 입력 신호를 변환하여 상기 변환된 입력 신호를 증폭부로 제공하는 제1 신호 변환부 - 상기 증폭부는 아날로그 형태인 상기 제공된 입력 신호를 증폭함 -;
    상기 제2 샘플링 레이트보다도 낮은 제3 샘플링 레이트로 상기 증폭부로부터의 출력 신호를 디지털 신호로 변환하는 제2 신호 변환부와,
    상기 프리디스토션 처리가 실시된 상기 입력 신호의 샘플링 레이트를 상기 제2 샘플링 레이트로부터 상기 제3 샘플링 레이트로 변환하는 제2 레이트 변환부와,
    샘플링 레이트가 상기 제3 샘플링 레이트로 변환된 상기 입력 신호와, 상기 제3 샘플링 레이트로 상기 디지털 신호로 변환된 상기 출력 신호로부터 산출되는 오차 신호를 기초로 왜곡 보상 계수를 생성하는 계수 생성부
    를 구비하고,
    상기 왜곡 보상부는, 상기 계수 생성부에 의해 생성된 상기 왜곡 보상 계수를 사용해서 상기 입력 신호에 상기 프리디스토션 처리를 실시하는 것을 특징으로 하는 전력 증폭 장치.
  5. 입력 신호를 아날로그 신호로 변환하기 위한 제1 샘플링 레이트보다도 높은 제2 샘플링 레이트로 상기 입력 신호에 프리디스토션 처리를 실시하는 왜곡 보상부와,
    상기 프리디스토션 처리가 실시된 상기 입력 신호로부터, 상기 제1 샘플링 레이트에 따른 주파수 대역을 초과하는 주파수 성분을 제거하는 제거부와,
    상기 제1 샘플링 레이트에 따른 상기 주파수 대역을 초과하는 상기 주파수 성분이 제거된 상기 입력 신호의 샘플링 레이트를 상기 제2 샘플링 레이트로부터 상기 제1 샘플링 레이트로 변환하는 제1 레이트 변환부와,
    샘플링 레이트가 상기 제1 샘플링 레이트로 변환된 상기 입력 신호를 변환하여 상기 변환된 입력 신호를 증폭부로 제공하는 제1 신호 변환부 - 상기 증폭부는 아날로그 형태인 상기 제공된 입력 신호를 증폭함 -;
    상기 제1 샘플링 레이트로 상기 증폭부로부터의 출력 신호를 디지털 신호로 변환하는 제2 신호 변환부와,
    상기 제1 샘플링 레이트로 상기 디지털 신호로 변환된 상기 출력 신호와, 샘플링 레이트가 상기 제1 샘플링 레이트로 변환된 상기 입력 신호로부터 산출되는 오차 신호를 기초로 왜곡 보상 계수를 생성하는 계수 생성부
    를 구비하고,
    상기 왜곡 보상부는, 상기 계수 생성부에 의해 생성된 상기 왜곡 보상 계수를 사용해서 상기 입력 신호에 상기 프리디스토션 처리를 실시하는 것을 특징으로 하는 전력 증폭 장치.
  6. 제1항에 있어서,
    상기 제거부에 의해 상기 주파수 성분이 제거된 상기 입력 신호에 대해, 상기 증폭부의 왜곡 특성을 나타내도록 구성된 왜곡 특성을 부여하는 왜곡 부여부와,
    상기 왜곡 특성이 부여된 상기 입력 신호와, 상기 프리디스토션 처리가 실시되어 있지 않은 상기 입력 신호의 차분을 나타내는 잔차 신호를 생성하는 잔차 신호 생성부와,
    상기 제거부에 의해 상기 주파수 성분이 제거된 상기 입력 신호로부터 상기 잔차 신호를 감산하는 감산부
    를 더 구비하고,
    상기 제1 레이트 변환부는, 상기 제거부에 의해 상기 주파수 성분이 제거되고, 또한, 상기 감산부에 의해 상기 잔차 신호가 감산된 상기 입력 신호의 샘플링 레이트를 상기 제2 샘플링 레이트로부터 상기 제1 샘플링 레이트로 변환하는 것을 특징으로 하는 전력 증폭 장치.
  7. 제6항에 있어서,
    상기 제1 샘플링 레이트로 상기 디지털 신호로 변환된 상기 출력 신호와, 샘플링 레이트가 상기 제1 샘플링 레이트로 변환되고, 또한, 상기 왜곡 특성이 부여된 상기 입력 신호로부터 산출되는 오차 신호를 기초로, 상기 왜곡 특성을 상기 입력 신호에 부여하기 위한 왜곡 부여 계수를 생성하는 왜곡 부여 계수 생성부를 더 구비하고,
    상기 왜곡 부여부는, 상기 왜곡 부여 계수 생성부에 의해 생성된 상기 왜곡 부여 계수를 사용해서, 상기 제거부에 의해 상기 주파수 성분이 제거된 상기 입력 신호에 상기 왜곡 특성을 부여하는 것을 특징으로 하는 전력 증폭 장치.
  8. 제6항에 있어서,
    샘플링 레이트가 상기 제2 샘플링 레이트로 변환된 상기 출력 신호와, 상기 제2 샘플링 레이트로 상기 프리디스토션 처리가 실시되고, 또한, 상기 왜곡 특성이 부여된 상기 입력 신호로부터 산출되는 오차 신호를 기초로, 상기 왜곡 특성을 상기 입력 신호에 부여하기 위한 왜곡 부여 계수를 생성하는 왜곡 부여 계수 생성부를 더 구비하고,
    상기 왜곡 부여부는, 상기 왜곡 부여 계수 생성부에 의해 생성된 상기 왜곡 부여 계수를 사용해서, 상기 제거부에 의해 상기 주파수 성분이 제거된 상기 입력 신호에 상기 왜곡 특성을 부여하는 것을 특징으로 하는 전력 증폭 장치.
  9. 송신 신호를 생성하는 송신 신호 생성부와,
    아날로그 신호로 변환된 송신 신호를 증폭하는 증폭부와,
    상기 송신 신호를 상기 아날로그 신호로 변환하기 위한 제1 샘플링 레이트보다도 높은 제2 샘플링 레이트로 상기 송신 신호에 프리디스토션 처리를 실시하는 왜곡 보상부와,
    상기 프리디스토션 처리가 실시된 상기 송신 신호로부터, 상기 제1 샘플링 레이트에 따른 주파수 대역을 초과하는 주파수 성분을 제거하는 제거부와,
    상기 주파수 성분이 제거된 상기 송신 신호의 샘플링 레이트를 상기 제2 샘플링 레이트로부터 상기 제1 샘플링 레이트로 변환하는 샘플링 레이트 변환부와,
    샘플링 레이트가 상기 제1 샘플링 레이트로 변환된 상기 송신 신호를 변환하여 상기 변환된 송신 신호를 상기 증폭부로 제공하는 신호 변환부 - 상기 증폭부는 아날로그 형태인 상기 제공된 송신 신호를 증폭하도록 구성됨 - 와,
    상기 제2 샘플링 레이트보다도 낮은 제3 샘플링 레이트로 상기 증폭부로부터의 출력 신호를 디지털 신호로 변환하는 제2 신호 변환부와,
    상기 디지털 신호로 변환된 상기 출력 신호의 샘플링 레이트를 상기 제3 샘플링 레이트로부터 상기 제2 샘플링 레이트로 변환하는 제2 레이트 변환부
    를 구비한 것을 특징으로 하는 송신기.
  10. 왜곡 보상부를 통해, 증폭부에 입력되는 입력 신호를 아날로그 신호로 변환하기 위한 제1 샘플링 레이트보다도 높은 제2 샘플링 레이트로 상기 입력 신호에 프리디스토션 처리를 실시하고,
    제거부를 통해, 상기 프리디스토션 처리가 실시된 상기 입력 신호로부터, 상기 제1 샘플링 레이트에 따른 주파수 대역을 초과하는 주파수 성분을 제거하고,
    제1 레이트 변환부를 통해, 상기 제1 샘플링 레이트에 따른 상기 주파수 대역을 초과하는 상기 주파수 성분이 제거된 상기 입력 신호의 샘플링 레이트를 상기 제2 샘플링 레이트로부터 상기 제1 샘플링 레이트로 변환하고,
    제1 신호 변환부를 통해, 샘플링 레이트가 상기 제1 샘플링 레이트로 변환된 상기 입력 신호를 아날로그 신호로 변환하여 상기 증폭부에 출력하고,
    상기 증폭부를 통해, 상기 입력 신호로부터 변환된 상기 아날로그 신호를 증폭하고,
    제2 신호 변환부를 통해, 상기 제2 샘플링 레이트보다도 낮은 제3 샘플링 레이트로 상기 증폭부로부터의 출력 신호를 디지털 신호로 변환하고,
    제2 레이트 변환부를 통해, 상기 디지털 신호로 변환된 상기 출력 신호의 샘플링 레이트를 상기 제3 샘플링 레이트로부터 상기 제2 샘플링 레이트로 변환하는 것을 특징으로 하는 전력 증폭 장치 제어 방법.
  11. 제1항에 있어서,
    샘플링 레이트가 상기 제2 샘플링 레이트로 변환된 상기 출력 신호로부터 산출되는 오차 신호와, 상기 왜곡 보상부에 입력된 상기 입력 신호를 기초로 왜곡 보상 계수를 생성하는 계수 생성부를 더 구비하고,
    상기 왜곡 보상부는 상기 계수 생성부에 의해 생성된 상기 왜곡 보상 계수를 사용해서 상기 입력 신호에 상기 프리디스토션 처리를 실시하는 것을 특징으로 하는 전력 증폭 장치.
KR1020140061732A 2013-05-24 2014-05-22 전력 증폭 장치, 송신기 및 전력 증폭 장치 제어 방법 KR101647185B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013110380 2013-05-24
JPJP-P-2013-110380 2013-05-24
JPJP-P-2013-178629 2013-08-29
JP2013178629A JP6221518B2 (ja) 2013-05-24 2013-08-29 電力増幅装置、送信機および電力増幅装置制御方法

Publications (2)

Publication Number Publication Date
KR20140138064A KR20140138064A (ko) 2014-12-03
KR101647185B1 true KR101647185B1 (ko) 2016-08-09

Family

ID=50732049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140061732A KR101647185B1 (ko) 2013-05-24 2014-05-22 전력 증폭 장치, 송신기 및 전력 증폭 장치 제어 방법

Country Status (5)

Country Link
US (1) US9294047B2 (ko)
EP (1) EP2806558A3 (ko)
JP (1) JP6221518B2 (ko)
KR (1) KR101647185B1 (ko)
CN (1) CN104184421A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6326964B2 (ja) * 2014-05-23 2018-05-23 日本電気株式会社 無線装置及び歪補償制御方法
JP2017158055A (ja) * 2016-03-02 2017-09-07 富士通株式会社 歪補償装置及び歪補償方法
US9935810B1 (en) * 2017-03-07 2018-04-03 Xilinx, Inc. Method and apparatus for model identification and predistortion
US11356136B2 (en) * 2020-09-08 2022-06-07 Shenzhen GOODIX Technology Co., Ltd. Harmonic rejection in multiphase signals
US11456760B1 (en) * 2021-03-05 2022-09-27 Motorola Solutions, Inc. Linearizing narrowband carriers with low resolution predistorters
US11489599B1 (en) * 2021-07-01 2022-11-01 Rohde & Schwarz Gmbh & Co. Kg Wideband frequency response characterization with a narrowband source or receiver

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020065048A1 (en) * 1999-07-28 2002-05-30 Kazuo Nagatani Method and apparatus for compensating for distortion in radio apparatus
US20120286985A1 (en) 2011-05-12 2012-11-15 Andrew Llc Interpolation-Based Digital Pre-Distortion Architecture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6298097B1 (en) * 1999-05-11 2001-10-02 Wiseband Communications Inc. Amplifier with wideband digital predistortion
JP3907982B2 (ja) * 2001-07-30 2007-04-18 株式会社ディーアンドエムホールディングス 増幅器
US6931080B2 (en) * 2001-08-13 2005-08-16 Lucent Technologies Inc. Multiple stage and/or nested predistortion system and method
US7286009B2 (en) 2005-12-30 2007-10-23 D2Audio Corporation Digital PWM amplifier with simulation-based feedback
CN101527544B (zh) 2008-03-05 2012-09-12 富士通株式会社 非线性系统逆特性辨识装置及方法、功率放大器及其预失真器
JP2010130064A (ja) 2008-11-25 2010-06-10 Sharp Corp Δς変調型ｄａ変換器及びδς変調器
JP5316325B2 (ja) * 2009-09-04 2013-10-16 住友電気工業株式会社 歪補償回路、及びこれを用いた無線送信装置、歪補償方法
US8670501B2 (en) * 2009-12-09 2014-03-11 Texas Instruments Incorporated Digital pre-distortion of non-linear systems with reduced bandwidth feedback
JP5672728B2 (ja) * 2010-03-12 2015-02-18 富士通株式会社 無線装置、歪補償装置及び歪補償方法
JP5637065B2 (ja) 2011-05-13 2014-12-10 住友電気工業株式会社 増幅回路及び無線通信装置
JP5782361B2 (ja) * 2011-11-01 2015-09-24 株式会社日立国際電気 ディジタル・プリディストーション方式及び増幅装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020065048A1 (en) * 1999-07-28 2002-05-30 Kazuo Nagatani Method and apparatus for compensating for distortion in radio apparatus
US20120286985A1 (en) 2011-05-12 2012-11-15 Andrew Llc Interpolation-Based Digital Pre-Distortion Architecture

Also Published As

Publication number Publication date
KR20140138064A (ko) 2014-12-03
EP2806558A3 (en) 2015-02-25
US9294047B2 (en) 2016-03-22
JP6221518B2 (ja) 2017-11-01
CN104184421A (zh) 2014-12-03
US20140347132A1 (en) 2014-11-27
EP2806558A2 (en) 2014-11-26
JP2015005965A (ja) 2015-01-08

Similar Documents

Publication Publication Date Title
KR101647185B1 (ko) 전력 증폭 장치, 송신기 및 전력 증폭 장치 제어 방법
JP4835241B2 (ja) ディジタルプリディストーション送信機
JP5121691B2 (ja) 歪補償器、送信機、歪補償方法
WO2009090825A1 (ja) プレディストータ
JP5420887B2 (ja) 歪補償装置
CA2555988A1 (en) Digital predistortion system and method for linearizing an rf power amplifier with nonlinear gain characteristics and memory effects
US10075324B2 (en) Predistortion processing apparatus and method
US7646238B2 (en) Amplification apparatus
US10277261B2 (en) Distortion compensation apparatus and distortion compensation method
JP2019201347A (ja) 歪み補償装置及び歪み補償方法
US8798197B2 (en) Distortion compensation amplifier device and distortion compensation method
WO2011058843A1 (ja) 増幅装置、歪み補償回路および歪み補償方法
EP2752995B1 (en) Modeling transmitter and/or transmit observation receiver frequency response and utilization thereof
WO2014050383A1 (ja) 歪補償装置および無線通信装置
JP6241789B2 (ja) 送信機
JP5958324B2 (ja) 歪補償装置および電力増幅装置の歪補償方法
JP2006279633A (ja) 歪み補償器及びその歪み補償方法
JP5316325B2 (ja) 歪補償回路、及びこれを用いた無線送信装置、歪補償方法
JP2010213170A (ja) 増幅装置
JP2006246339A (ja) 多段型プレディストーション方式歪補償装置
JP5004823B2 (ja) 送信装置
KR102097521B1 (ko) 고주파 증폭 장치 및 왜곡보상 방법
JP4312626B2 (ja) フィードフォワード型歪補償増幅器
US20160269058A1 (en) Distortion compensator and distortion compensation method
JP2007142537A (ja) 送信増幅器の並列運転システムおよび方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant