KR101615767B1

KR101615767B1 - 표시장치 및 연성회로기판

Info

Publication number: KR101615767B1
Application number: KR1020090111627A
Authority: KR
Inventors: 이경구; 장동훈
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-11-18
Filing date: 2009-11-18
Publication date: 2016-04-26
Also published as: KR20110054838A

Abstract

본 발명은, 표시패널; 표시패널 상에 위치하는 게이트구동부; 표시패널 상에 위치하는 구동부; 표시패널에 부착된 연성회로기판; 연성회로기판 상에 위치하는 레벨시프터를 포함하며, 구동부는, 레벨시프터에 입력되는 제1신호를 출력하는 제1범프군과, 레벨시프터로부터 출력된 제2신호를 상기 게이트구동부로 전달하는 제2범프군을 포함하는 표시장치를 제공한다.

연성회로기판, 표시장치, 레벨시프터

Description

표시장치 및 연성회로기판{Display Device and Flexible Printed Circuits Board}

본 발명은 표시장치 및 연성회로기판에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.

이와 같은 표시장치는 텔레비전(TV)이나 비디오 등의 가전분야에서 노트북(Note book)과 같은 컴퓨터나 핸드폰과 등과 같은 산업분야 등에서 다양한 용도로 사용되고 있다.

앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀을 구동하는 구동부에 의해 구동된다. 구동부에는 타이밍구동부, 게이트구동부 및 데이터구동부 등이 포함된다. 게이트구동부 및 데이터구동부는 표시장치의 패널에 형성되고, 타이밍구동부는 패널과 연결되는 연성회로기판 등에 형성된다. 게이트구동부가 패널 상에 형성된 GIP(Gate In Panel) 방식은 네로 베젤(Narrow Bezel)을 구현하기 위해 게이트신호의 레벨을 결정하는 레벨시프터를 연성회로기판 상에 형성해야 한다.

그런데, 이 방식의 경우 게이트신호의 레벨을 결정하기 위해 데이터구동부로부터 출력된 신호를 연성회로기판에 형성된 레벨시프터에 전달하고 레벨시프터로부터 출력된 증폭 신호를 게이트구동부에 전달하도록 구성해야 한다. 이로 인해, 종래 GIP 방식의 게이트구동부를 사용하는 표시장치는 게이트구동부의 구동에 필요한 신호의 수만큼 배선이 증가하게 되고 이와 더불어 연성회로기판의 크기가 증가하게 되므로 이를 개선하기 위한 방안이 모색되어야 할 것이다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은, GIP 방식의 게이트구동부를 갖는 표시장치에 사용되는 연성회로기판의 크기가 증가하는 것을 방지하고 설계의 자유도를 높이도록 구동부의 범프 구조를 달리하여 게이트구동부의 구동에 필요한 신호의 수가 증가하더라도 연성회로기판의 크기를 축소 또는 유지할 수 있는 표시장치 및 연성회로기판을 제공하는 것이다.

상술한 과제 해결 수단으로 본 발명은, 표시패널; 표시패널 상에 위치하는 게이트구동부; 표시패널 상에 위치하는 구동부; 표시패널에 부착된 연성회로기판; 연성회로기판 상에 위치하는 레벨시프터를 포함하며, 구동부는, 레벨시프터에 입력되는 제1신호를 출력하는 제1범프군과, 레벨시프터로부터 출력된 제2신호를 상기 게이트구동부로 전달하는 제2범프군을 포함하는 표시장치를 제공한다.

표시패널 및 상기 연성회로기판 상에 위치하며 제1범프군을 통해 출력된 제1신호를 레벨시프터로 전달하는 제1신호배선군과, 표시패널 및 연성회로기판 상에 위치하며 레벨시프터로부터 출력된 제2신호를 제2범프군을 거쳐 게이트구동부로 전달하는 제2신호배선군을 포함할 수 있다.

삭제

제1신호배선군 및 제2신호배선군은, 연성회로기판 상에서 서로 다른 층에 위 치할 수 있다.

제1신호배선군 및 제2신호배선군은, 적어도 하나 이상이 연성회로기판 상에서 상호 중첩될 수 있다.

표시패널과 연성회로기판은, 이방성도전필름(ACF)에 의해 부착될 수 있다.

표시패널은, 액정표시패널일 수 있다.

표시패널은, 유기전계발광표시패널일 수 있다.

또한 다른 측면에서 본 발명은, 기판; 기판 상에 위치하는 레벨시프터; 기판 상에 위치하며 외부로부터 입력된 제1신호를 상기 레벨시프터에 전달하는 제1신호배선군; 및 기판 상에 위치하며 레벨시프터로부터 출력된 제2신호를 외부로 전달하는 제2신호배선군을 포함하며, 제1신호배선군 및 제2신호배선군은 기판 상에서 서로 다른 층에 위치하는 것을 특징으로 하는 연성회로기판을 제공한다.

본 발명은, GIP(Gate In Panel) 방식의 게이트구동부를 갖는 표시장치에 사용되는 구동부의 범프군 구조 변경과 연성회로기판 상에 형성된 배선 구조 변경을 통해 연성회로기판의 크기가 증가하는 것을 방지할 수 있는 표시장치 및 연성회로기판을 제공하는 효과가 있다. 또한, 본 발명은 구동부 및 연성회로기판의 구조적 특징에 의한 설계의 자유도를 높여 게이트구동부의 구동에 필요한 신호의 수가 증 가하더라도 연성회로기판의 크기를 축소 또는 유지할 수 있는 효과가 있다.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도 이고, 도 2 및 도 3은 표시패널의 단면 예시도 이다.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시장치는, 표시패널(PNL), 타이밍구동부(TCN), 게이트구동부(SDRV), 데이터구동부(DDRV) 및 레벨시프터(LS)를 포함한다.

타이밍구동부(TCN)는 외부로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK), 데이터신호(DDATA)를 공급받는다. 타이밍구동부(TCN)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK) 등의 타이밍신호를 이용하여 데이터구동부(DDRV)와 게이트구동부(SDRV)의 동작 타이밍을 제어한다. 타이밍구동부(TCN)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임기간을 판단할 수 있으므로 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 타이밍구동부(TCN)에서 생성되는 제어신호들에는 게이트구동부(SDRV)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호와 데이터구동부(DDRV)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호가 포 함될 수 있다. 게이트 타이밍 제어신호에는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등이 포함된다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트신호가 발생하는 게이트 드라이브 IC(Integrated Circuit)에 공급된다. 게이트 시프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 시프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다. 데이터 타이밍 제어신호에는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등이 포함된다. 소스 스타트 펄스(SSP)는 데이터구동부(DDRV)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터구동부(DDRV) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터구동부(DDRV)의 출력을 제어한다. 한편, 데이터구동부(DDRV)에 공급되는 소스 스타트 펄스(SSP)는 데이터전송 방식에 따라 생략될 수도 있다.

데이터구동부(DDRV)는 타이밍구동부(TCN)로부터 공급된 데이터 타이밍 제어신호(SSP, SSC, SOE)에 응답하여 타이밍구동부(TCN)로부터 공급되는 디지털 형태의 데이터신호(DDATA)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터구동부(DDRV)는 병렬 데이터 체계의 데이터로 변환할 때, 디지털 형태의 데이터신호(DDATA)를 감마 기준전압으로 변환하여 아날로그 형태의 데이터신 호(ADATA)로 변환한다. 데이터구동부(DDRV)는 데이터라인들(DL1~DLn)을 통해 변환된 데이터신호(ADATA)를 표시패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다. 또한, 데이터구동부(DDRV)는 타이밍구동부(TCN)로부터 게이트 타이밍 제어신호(GSP, GSC, GOE) 등을 포함하는 제1신호(GIP)를 레벨시프터(LS)에 공급한다.

레벨시프터(LS)는 데이터구동부(DDRV)로부터 제1신호(GIP)를 공급받고 이를 증폭하여 제2신호(AGIP)로 출력한다. 여기서, 제1신호(GIP)에는 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC), 게이트 출력 인에이블신호(GOE) 등이 포함되고 레벨시프터(LS)는 이들 중 적어도 하나를 증폭하여 제2신호(AGIP)로 출력한다.

게이트구동부(SDRV)는 레벨시프터(LS)로부터 공급된 제2신호(AGIP)를 참조하여 표시패널(PNL)에 포함된 서브 픽셀들(SP)의 트랜지스터들이 동작 가능한 게이트 구동전압의 스윙폭으로 신호의 레벨을 시프트시키면서 게이트신호를 순차적으로 생성한다. 게이트구동부(SDRV)는 신호의 레벨을 시프트시키는 시프트레지스터를 포함하며, 게이트라인들(SL1~SLm) 통해 생성된 게이트신호를 표시패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다.

표시패널(PNL)은 매트릭스형태로 배치된 서브 픽셀들(SP)을 포함한다. 표시패널(PNL)은 도 2와 같이 액정표시패널로 구성되거나 도 3과 같은 유기전계발광표시패널로 구성될 수 있다. 이하, 액정표시패널과 유기전계발광표시패널의 구조에 대해 설명한다.

도 2와 같이 액정표시패널로 구성된 표시패널(PNL)은 다음과 같은 서브 픽셀 구조를 가질 수 있다. 제1기판(110a)의 일면에는 게이트(151)가 위치할 수 있다. 게이트(151)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다. 게이트(151) 상에는 제1절연막(152)이 위치할 수 있다. 제1절연막(152)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제1절연막(152) 상에는 게이트(151)와 대응하는 영역에 위치하는 액티브층(154a)이 위치할 수 있으며, 액티브층(154a)에는 접촉 저항을 낮춰주는 오믹 콘택층(154b)이 위치할 수 있다. 또한, 제1절연막(152) 상에는 데이터전압이 공급되는 데이터 배선(153)이 위치할 수 있으나 이에 한정되지 않는다. 액티브층(154a) 상에는 소오스(155a) 및 드레인(155b)이 위치할 수 있다. 소오스(155a) 및 드레인(155b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다. 소오스(155a) 및 드레인(155b) 상에는 제2절연막(156)이 위치할 수 있다. 제2절연막(156)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제2절연막(156) 상에는 소오스(155a) 또는 드레인(155b)에 연결된 화소 전극(157)이 위치할 수 있다. 화소 전극(157)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등과 같은 투명한 전극으로 형성될 수 있다. 제2절연막(156) 상에는 화소 전극(157)과 마주보는 형태로 공통 전극(미도시)이 위치할 수 있다. 이러한 공통 전극은 제1기판(110a) 또는 제2기판(110b) 상에 위치할 수 있다. 제1기판(110a) 상에 위치하며 소오스(155a) 및 드레인(155b)과 대응하는 제2절연막(156) 상에는 제2기판(110b)과의 셀갭을 유지하기 위한 스페이서(158)가 위치할 수 있다. 제2기판(110b)의 일면에는 블랙매트릭스(BM)가 위치할 수 있다. 블랙매트릭스(BM)는 비표시영역으로써 스페이서(158)가 위치하는 영역과 대응하도록 위치할 수 있다. 블랙매트릭스(BM)는 검은색 안료가 첨가된 감광성 유기물질로 이루어질 수 있으며 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용할 수 있다. 블랙매트릭스(BM) 사이에는 컬러필터(CFR, CFG, CFB)가 위치할 수 있다. 컬러필터(CFR, CFG, CFB)는 적색(CFR), 녹색(CFG) 및 청색(CFB)뿐만 아니라 다른 색을 가질 수도 있다. 블랙매트릭스(BM) 및 컬러필터(CFR, CFG, CFB) 상에는 오버코팅층(159)이 위치할 수 있다. 한편, 블랙매트릭스(BM) 및 컬러필터(CFR, CFG, CFB)가 형성된 제2기판(110b)은 구조에 따라서 오버코팅층(159)이 생략될 수 있다. 이와 같이 형성된 액정표시패널은 게이트 배선들을 통해 공급되는 게이트신호와, 데이터 배선들을 통해 공급되는 데이터신호에 따라 각 서브 픽셀에 포함된 액정층의 변화에 따른 광의 투과로 화상을 표시할 수 있다.

도 3과 같이 유기전계발광표시패널로 구성된 표시패널(PNL)은 다음과 같은 서브 픽셀 구조를 가질 수 있다. 제1기판(110a) 상에는 버퍼층(111)이 위치한다. 버퍼층(111)은 제1기판(110a)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성할 수 있다. 버퍼층(111)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등을 사용할 수 있다. 버퍼층(111) 상에는 게이트(112)가 위치한다. 게이트(112)는 몰리브덴(Mo), 알루미 늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중충일 수 있다. 게이트(112) 상에는 제1절연막(113)이 위치한다. 제1절연막(113)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제1절연막(113) 상에는 액티브층(114)이 위치한다. 액티브층(114)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(114)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(114)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다. 액티브층(114) 상에는 소오스(115a) 및 드레인(115b)이 위치한다. 소오스(115a) 및 드레인(115b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다. 소오스(115a) 및 드레인(115b) 상에는 제2절연막(116)이 위치한다. 제2절연막(116)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제2절연막(116) 상에는 제1전극(119)이 위치한다. 제1전극(119)은 애노드 또는 캐소드로 선택될 수 있다. 애노드로 선택된 제1전극(119)은 투명한 재료 예컨대, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 사용할 수 있으나 이에 한정되지 않는다. 제1전극(119) 상에는 제1전극(119)의 일부를 노출하는 개구부를 갖는 뱅크층(120)이 위치한다. 뱅크층(120)은 벤조사이클로부 텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있으나 이에 한정되지 않는다. 뱅크층(120)의 개구부 내에는 유기 발광층(121)이 위치한다. 유기 발광층(121)은 정공주입층, 정공수송층, 발광층, 전자수송층 및 전자주입층을 포함할 수 있다. 유기 발광층(121) 상에는 제2전극(122)이 위치한다. 제2전극(122)은 캐소드 또는 애노드로 선택될 수 있다. 캐소드로 선택된 제2전극(122)은 알루미늄(Al) 등을 사용할 수 있으나 이에 한정되지 않는다. 제1기판(110a)에 형성된 소자는 제2기판(110b)과 같은 밀봉기판이나 단층 또는 다층의 보호막 등에 의해 밀봉된다. 이와 같이 형성된 유기전계발광표시패널은 게이트라인들들을 통해 공급되는 게이트신호와, 데이터 배선들을 통해 공급되는 데이터신호에 따라 각 서브 픽셀에 포함된 발광층이 발광을 함으로써 화상을 표시할 수 있다.

이하, 본 발명의 일 실시예에 따른 표시장치에 대해 더욱 자세히 설명한다.

도 4는 본 발명의 일 실시예에 따른 표시장치의 구성도이고, 도 5는 도 4의 "C1"영역의 단면도이며, 도 6은 도 4의 "C2"영역의 확대도 이고, 도 7은 구동부의 확대도이며, 도 8은 도 6의 "C3"영역의 단면도이고, 도 9는 비교예와 실시예의 연성회로기판을 비교하기 위한 도면이다.

도 4에 도시된 바와 같이, 표시패널(PNL) 상에는 구동부(DRV)와 게이트구동부(SDRV)가 형성된다. 구동부(DRV)는 IC(Integrated Circuit) 형태로 표시패널(PNL) 상에 실장되고, 게이트구동부(SDRV)는 서브 픽셀(SP)에 포함된 트랜지스터 를 형성하는 공정과 동일한 공정으로 표시패널(PNL) 상에 형성된다.

구동부(DRV)는 타이밍구동부(TCN)와 데이터구동부(DDRV)를 포함하는 것을 일례로 한다. 그러나 타이밍구동부(TCN)는 연성회로기판(FPC) 상에 형성되거나 연성회로기판(FPC)과 연결되는 외부시스템기판에 형성될 수도 있고 데이터구동부(DDRV)는 표시패널(PNL) 상에 형성될 수 있다.

표시패널(PNL)에는 연성회로기판(FPC)이 부착된다. 표시패널(PNL)과 연성회로기판(FPC)은 도 5와 같이 표시패널(PNL)에 형성된 제1패드군(PAD1)과 연성회로기판(FPC)에 형성된 제2패드군(PAD2) 사이에 형성된 이방성도전필름(Anisotropic Conductive Film; ACF)(ACF)에 의해 부착될 수 있다. 연성회로기판(FPC)에는 레벨시프터(LS)가 형성된다.

도 6 및 도 7과 같이 구동부(DRV)는 레벨시프터(LS)에 입력되는 제1신호(GIP)를 출력하는 제1범프군(BMP1)과, 레벨시프터(LS)로부터 출력된 제2신호(AGIP)를 게이트구동부(SDRV)로 전달하는 제2범프군(BMP2)을 포함한다. 구동부(DRV)는 타이밍구동부(TCN)로부터 공급된 신호를 기초로 제1신호(GIP)를 생성할 수 있고 생성된 제1신호(GIP)를 제1범프군(BMP1)을 통해 출력할 수 있다. 구동부(DRV)는 레벨시프터(LS)로부터 공급된 제2신호(AGIP)를 제2범프군(BMP2)을 출력할 수 있다. 게이트구동부(SDRV)는 내부에 포함된 시프트레지스터(SR)를 이용하여 구동부(DRV)로부터 공급된 제2신호(AGIP)를 순차적으로 시프트 시키며 게이트신호를 생성할 수 있게 된다.

표시패널(PNL) 및 연성회로기판(FPC) 상에는 제1범프군(BMP1)을 통해 출력된 제1신호(GIP)를 레벨시프터(LS)로 전달하는 제1신호배선군(L1)이 형성된다. 또한, 표시패널(PNL) 및 연성회로기판(FPC) 상에는 레벨시프터(LS)로부터 출력된 제2신호(AGIP)를 제2범프군(BMP2)을 거쳐 게이트구동부(SDRV)로 전달하는 제2신호배선군(L2)이 형성된다. 제1신호배선군(L1) 및 제2신호배선군(L2)의 경우, 연성회로기판(FPC) 상에서 적어도 하나 이상이 상호 중첩된다. 연성회로기판(FPC) 상에 형성된 제1신호배선군(L1) 및 제2신호배선군(L2)은 표시패널(PNL) 상에서 교차하거나 복층 구조로 형성되지 않도록 도 8의 (a) 또는 (b)와 같이 서로 다른 층에 위치할 수 있다. 한편, 연성회로기판(FPC)의 경우, 도 8과 같이 복수의 층으로 구성된 기재층(BF)과 기재층(BF)을 보호하는 보호층(UPF, LPF)을 포함한다. 제1신호배선군(L1) 및 제2신호배선군(L2)은 도시된 바와 같이 기재층(BF)과 보호층(UPF, LPF) 사이에 위치할 수 있으나 이에 한정되지 않는다.

도 9를 참조하면, 비교예(Ref)의 표시장치와 실시예(Emb)의 표시장치는 구동부(DRV)로부터 출력된 제1신호(GIP)가 연성회로기판(FPC)의 레벨시프터(LS)를 거쳐 제2신호(AGIP)로 증폭 되고 증폭된 제2신호(AGIP)가 게이트구동부(SDRV)로 입력되는 구조를 갖는다.

그런데, 비교예(Ref)의 구동부(DRV)는 제1신호(GIP)를 출력하는 제1범프군(BMP)만 가지고 있다. 그리고 비교예(Ref)의 연성회로기판(FPC) 상에 형성된 제1신호배선군(L1)과 제2신호배선군(L2)은 동일한 층에 배선되어 있다. 이로 인해, 비교예의 표시장치는 레벨시프터(LS)와 연결되는 제1신호배선군(L1) 및 제2신호배선 군(L2)이 많은 공간을 차지하게 된다. 따라서, 비교예(Ref)의 표시장치는 위와 같이 구조적 및 설계적 제약으로 게이트구동부(SDRV)의 구동에 필요한 신호의 수만큼 신호배선군(L1, L2)이 증가하게 되고 이와 더불어 연성회로기판(FPC)의 크기가 증가하게 된다.

반면, 실시예(Emb)의 구동부(DRV)는 제1신호(GIP)를 출력하는 제1범프군(BMP1)과 제2신호(AGIP)를 출력하는 제2범프군(BMP2)이 포함된다. 그리고 실시예의 연성회로기판(FPC) 상에 형성된 제1신호배선군(L1)과 제2신호배선군(L2)은 서로 다른 층에 배선된다. 이로 인해, 실시예(Emb)의 표시장치는 레벨시프터(LS)와 연결되는 제1신호배선군(L1) 및 제2신호배선군(L2)이 비교예 대비 좁은 공간을 차지하게 된다. 따라서, 실시예(Emb)의 표시장치는 위와 같이 구조적 및 설계적 자유도가 높으므로 게이트구동부(SDRV)의 구동에 필요한 신호의 수만큼 신호배선군(L1, L2)이 증가하더라도 연성회로기판(FPC)의 크기가 미증가하게 된다.

이하, 본 발명의 일 실시예에 따른 연성회로기판에 대해 설명한다.

도 10은 본 발명의 일 실시예에 따른 연성회로기판의 구성도이다.

도 10에 도시된 바와 같이, 본 발명의 일 실시예에 따른 연성회로기판은 기판(FPC), 레벨시프터(LS), 제1신호배선군(L1) 및 제2신호배선군(L2)을 포함한다.

레벨시프터(LS)는 제1신호배선군(L1)을 통해 외부로부터 입력된 제1신호(GIP)를 제2신호(AGIP)로 증폭하여 제2신호배선군(L2)을 통해 외부로 전달한다. 여기서, 제1신호(GIP)는 표시장치의 구동부로부터 출력된 신호일 수 있고, 제2신 호(AGIP)는 표시장치를 구성하는 표시패널에 포함된 서브 픽셀들의 트랜지스터들이 동작 가능한 게이트 구동전압의 스윙폭으로 레벨이 시프트된 신호일 수 있다. 제1신호배선군(L1) 및 제2신호배선군(L2)은 적어도 하나 이상이 기판(FPC) 상에서 상호 중첩된다. 그리고 제1신호배선군(L1) 및 제2신호배선군(L2)은 도 8의 (a) 또는 (b)와 같이 서로 다른 층에 위치한다. 이에 따라, 본 발명의 일 실시예에 따른 연성회로기판은 GIP 방식의 게이트구동부를 갖는 표시장치에 사용되는 연성회로기판(FPC)의 배선 구조 변경을 통해 연성회로기판의 크기가 증가하는 것을 방지할 수 있게 된다.

이상 본 발명은 GIP 방식의 게이트구동부를 갖는 표시장치에 사용되는 구동부의 범프군 구조 변경과 연성회로기판 상에 형성된 배선 구조 변경을 통해 연성회로기판의 크기가 증가하는 것을 방지할 수 있는 표시장치 및 연성회로기판을 제공하는 효과가 있다. 또한, 본 발명은 구동부 및 연성회로기판의 구조적 특징에 의한 설계의 자유도를 높여 게이트구동부의 구동에 필요한 신호의 수가 증가하더라도 연성회로기판의 크기를 축소 또는 유지할 수 있는 효과가 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에 서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도.

도 2 및 도 3은 표시패널의 단면 예시도.

도 4는 본 발명의 일 실시예에 따른 표시장치의 구성도.

도 5는 도 4의 "C1"영역의 단면도.

도 6은 도 4의 "C2"영역의 확대도.

도 7은 데이터구동부의 확대도.

도 8은 도 6의 "C3"영역의 단면도.

도 9는 비교예와 실시예의 연성회로기판을 비교하기 위한 도면.

도 10은 본 발명의 일 실시예에 따른 연성회로기판의 평면도.

<도면의 주요 부분에 관한 부호의 설명>

PNL: 표시패널 SP: 서브 픽셀들

DDRV: 데이터구동부 TCN: 타이밍구동부

SDRV: 게이트구동부 LS: 레벨시프터

FPC: 연성회로기판 BMP1: 제1범프군

BMP2: 제2범프군

Claims

표시패널;

상기 표시패널 상에 위치하는 게이트구동부;

상기 표시패널 상에 위치하는 구동부;

상기 표시패널에 부착된 연성회로기판;

상기 연성회로기판 상에 위치하는 레벨시프터를 포함하며,

상기 구동부는,

상기 레벨시프터에 입력되는 제1신호를 출력하는 제1범프군과,

상기 레벨시프터로부터 출력된 제2신호를 상기 게이트구동부로 전달하는 제2범프군을 포함하는 표시장치.
삭제
제1항에 있어서,

상기 표시패널 및 상기 연성회로기판 상에 위치하며 상기 제1범프군을 통해 출력된 상기 제1신호를 상기 레벨시프터로 전달하는 제1신호배선군과,

상기 표시패널 및 상기 연성회로기판 상에 위치하며 상기 레벨시프터로부터 출력된 상기 제2신호를 상기 제2범프군을 거쳐 상기 게이트구동부로 전달하는 제2신호배선군을 포함하는 표시장치.
제3항에 있어서,

상기 제1신호배선군 및 상기 제2신호배선군은,

상기 연성회로기판 상에서 서로 다른 층에 위치하는 것을 특징으로 하는 표시장치.
제3항에 있어서,

상기 제1신호배선군 및 상기 제2신호배선군은,

적어도 하나 이상이 상기 연성회로기판 상에서 상호 중첩되는 것을 특징으로 하는 표시장치.
제1항에 있어서,

상기 표시패널과 상기 연성회로기판은,

이방성도전필름(ACF)에 의해 부착된 것을 특징으로 하는 표시장치.
제1항에 있어서,

상기 표시패널은,

액정표시패널인 것을 특징으로 하는 표시장치.
제1항에 있어서,

상기 표시패널은,

유기전계발광표시패널인 것을 특징으로 하는 표시장치.
기판;

상기 기판 상에 위치하는 레벨시프터;

상기 기판 상에 위치하며 외부로부터 입력된 제1신호를 상기 레벨시프터에 전달하는 제1신호배선군; 및

상기 기판 상에 위치하며 상기 레벨시프터로부터 출력된 제2신호를 외부로 전달하는 제2신호배선군을 포함하며,

상기 제1신호배선군 및 상기 제2신호배선군은 상기 기판 상에서 서로 다른 층에 위치하는 것을 특징으로 하는 연성회로기판.
제9항에 있어서,

상기 제1신호배선군 및 상기 제2신호배선군은,

적어도 하나 이상이 상기 기판 상에서 상호 중첩되는 것을 특징으로 하는 연성회로기판.