KR20110070364A

KR20110070364A - 액정표시장치

Info

Publication number: KR20110070364A
Application number: KR1020090127168A
Authority: KR
Inventors: 김민주
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-12-18
Filing date: 2009-12-18
Publication date: 2011-06-24

Abstract

본 발명은, 트랜지스터기판; 트랜지스터기판과 합착되며 블랙매트릭스를 포함하는 컬러필터기판; 및 트랜지스터기판과 컬러필터기판 사이에 형성된 액정층을 포함하며, 트랜지스터기판 상에는, 블랙매트릭스와 대응되는 영역 상에 형성되며 공통전압이 공급되는 공통전압배선과, 공통전압배선 상에 형성된 제1절연막과, 제1절연막 상에 형성된 제2절연막과, 제2절연막 상에 형성되며 공통전압배선과 중첩된 데이터라인을 포함하는 액정표시장치를 제공한다.

액정표시장치, 절연막, 개구율

Description

액정표시장치{Liquid Crystal Display Device}

본 발명은 액정표시장치에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정 표시장치(Liquid Crystal Display: LCD), 유기전계 발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다. 그 중 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화가 가능한 액정 표시장치가 널리 사용되고 있다.

액정표시장치는 트랜지스터, 스토리지 커패시터 및 화소전극 등이 형성된 트랜지스터기판과 컬러필터 및 블랙매트릭스 등이 형성된 컬러필터기판 사이에 위치하는 액정층을 포함한다. 액정표시장치는 화소전극과 트랜지스터기판 또는 컬러필터기판에 형성된 공통전극에 걸리는 전계에 액정층의 배열 방향을 조절하여 백라이트유닛으로부터 입사된 광을 출사하는 방식으로 영상을 표시한다.

종래 액정표시장치 중 일부는 트랜지스터기판 상에 형성된 절연막과 배선 간의 구조에 따른 커패시턴스(capacitance)의 영향으로 신호를 공급하는 배선 간에 RC 지연(저항 R과 커패시턴스 C에 의한 지연)이 증가하는 문제가 있었다. 또한, 종래 액정표시장치 중 일부는 RC 지연을 개선하는 대신 개구율을 감소해야 하는 구조적 문제가 있어 이의 개선이 요구된다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은, 신호를 공급하는 배선 간에 발생하는 RC 지연을 낮추고 개구율을 증가시켜 표시품질을 향상시킬 수 있는 액정표시장치를 제공하는 것이다.

상술한 과제 해결 수단으로 본 발명은, 트랜지스터기판; 트랜지스터기판과 합착되며 블랙매트릭스를 포함하는 컬러필터기판; 및 트랜지스터기판과 컬러필터기판 사이에 형성된 액정층을 포함하며, 트랜지스터기판 상에는, 블랙매트릭스와 대응되는 영역 상에 형성되며 공통전압이 공급되는 공통전압배선과, 공통전압배선 상에 형성된 제1절연막과, 제1절연막 상에 형성된 제2절연막과, 제2절연막 상에 형성되며 공통전압배선과 중첩된 데이터라인을 포함하는 액정표시장치를 제공한다.

제1절연막은, 제2절연막보다 유전상수가 낮은 저유전체 재료일 수 있다.

제1절연막의 유전상수(k)는, 1 ~ 3 범위를 가질 수 있다.

제1절연막은, 유기, 무기 또는 유무기 재료일 수 있다.

제1절연막은, 실크(SiLK), 벤조사이클로부텐(Benzocyclobutene; BCB), 플레어(FLARE), 패럴린(Parylene), a-C:H(F), FOX(flowale oxide), HOSP, JSR, 블랙다이아몬드(Black Diamond) 및 코랄(CORAL) 중 어느 하나로 이루어질 수 있다.

액정층은, IPS(inplane switching) 모드 또는 FFS(fringe field switching) 로 구동할 수 있다.

제2절연막과 데이터라인 사이에 형성된 액티브층을 포함할 수 있다.

데이터라인 상에 형성된 제3절연막과, 제3절연막 상에 형성된 투명전극을 포함할 수 있다.

투명전극은, 공통전압배선과 일부 중첩하는 제1투명전극과 제2투명전극을 포함할 수 있다.

트랜지스터기판의 동일층 상에서 다수로 분할되며 상호 이격하는 화소전극과 공통전극을 포함할 수 있다.

본 발명은, 트랜지스터기판 상에 형성된 배선들 사이에 저유전체 재료로 이루어진 절연막을 개재하여 신호를 공급하는 배선 간에 발생하는 RC 지연을 낮추고 개구율을 증가시켜 표시품질을 향상시킬 수 있는 액정표시장치를 제공하는 효과가 있다.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 블록도 이고, 도 2는 본 발명의 일 실시예에 따른 액정패널의 단면도이다.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 타이밍구동부(11), 데이터구동부(12), 게이트구동부(13), 백라이트유닛(20) 및 액정패널(10)을 포함한다.

타이밍구동부(11)는 외부로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK), 데이터신호(RGB)를 공급받는다. 타이밍구동부(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK) 등의 타이밍신호를 이용하여 데이터구동부(12)와 게이트구동부(13)의 동작 타이밍을 제어한다. 타이밍구동부(11)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임기간을 판단할 수 있으므로 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 타이밍구동부(11)에서 생성되는 제어신호들에는 게이트구동부(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터구동부(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함될 수 있다. 게이트 타이밍 제어신호(GDC)에는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등이 포함된다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트신호가 발생하는 게이트 드라이브 IC(Integrated Circuit)에 공급된다. 게이트 시프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 시프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다. 데이터 타이밍 제어신 호(DDC)에는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등이 포함된다. 소스 스타트 펄스(SSP)는 데이터구동부(12)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터구동부(12) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터구동부(12)의 출력을 제어한다.

게이트구동부(13)는 타이밍구동부(11)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 액정패널(10)에 포함된 서브 픽셀들(SP)의 트랜지스터들이 동작 가능한 게이트 구동전압의 스윙폭으로 신호의 레벨을 시프트시키면서 게이트신호를 순차적으로 생성한다. 게이트구동부(13)에는 게이트라인들(G1~Gn)을 통해 생성된 게이트신호를 액정패널(10)에 포함된 서브 픽셀들(SP)에 공급한다. 게이트구동부(13)는 GIP(Gate In Panel) 공정에 의해 서브 픽셀들(SP)과 동시에 트랜지스터기판 상에 형성된 액정패널(10)의 양측에 직접 형성될 수 있다. 이와 달리, 게이트구동부(13)는 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 공정에 의해 액정패널(10)의 트랜지스터기판에 부착될 수도 있다.

데이터구동부(12)는 타이밍구동부(11)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍구동부(11)로부터 공급되는 디지털 형태의 데이터신호(RGB)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터구동부(RGB)는 병렬 데이터 체계의 데이터로 변환할 때, 디지털 형태의 데이터신호(RGB)를 감마 기준전압으로 변환하여 아날로그 형태의 데이터전압으로 변환한다. 데이터구동부(12)는 데이터라인들(D1~Dm)을 통해 변환된 데이터전압을 액정패널(10)에 포함된 서브 픽셀들(SP)에 공급한다. 데이터구동부(12)는 TCP(Tape Carrier Package) 상에 실장되어 TAB 공정에 의해 액정패널(10)의 트랜지스터기판에 접합되고, 소스 PCB(Printed Circuit Board)에 접속될 수 있다. 이와 달리, 데이터구동부(12)는 COG(Chip On Glass) 공정에 의해 액정패널(10)의 트랜지스터기판 상에 부착될 수도 있다.

액정패널(10)은 트랜지스터기판과 컬러필터기판 사이에 위치하는 액정층을 포함하며 매트릭스형태로 배치된 서브 픽셀을 포함한다. 트랜지스터기판에는 데이터라인, 게이트라인, TFT(Thin Film Transistor), 스토리지 커패시터 등이 형성되고, 컬러필터기판에는 블랙매트릭스 및 컬러필터 등이 형성된다. 서브 픽셀들(SP)은 상호 교차하는 데이터라인과 게이트라인에 의해 정의된다. 액정패널(10)의 트랜지스터기판과 컬러필터기판에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 액정패널(10)의 액정모드는 IPS(In-Plane Switching) 모드, FFS(Fringe Field Switching) 또는 VA(Vertical Alignment) 모드로 구현될 수 있다. 액정패널(10)은 하부에 위치하는 백라이트유닛(20)으로부터 제공된 빛을 이용하여 영상을 표시하게 된다. 백라이트유닛(20)은 광원이 액정패널(10)의 하부에 배치된 직하형(direct type), 광원이 액정패널(10)의 일 측면에 배치된 에지형(edge type) 또는 광원이 액정패널(10)의 양쪽 측면에 배치된 듀얼형(dual type) 등으로 구현될 수 있다.

이하, 도 2를 참조하여 액정패널(10)의 구조에 대해 설명한다.

도 2에 도시된 바와 같이, 액정패널(10)은 트랜지스터기판(110)과 컬러필터기판(150)을 포함한다. 트랜지스터기판(110)과 컬러필터기판(150)은 액정층(160)을 사이에 두고 접착부재(170)에 의해 합착되며 이들 사이에는 액정패널(10)의 셀갭을 유지하는 스페이서(155)가 포함된다.

트랜지스터기판(110) 상에는 트랜지스터(TFT), 트랜지스터(TFT)에 연결된 화소전극(120), 공통전압이 공급되는 공통전극(121)이 형성된다. 트랜지스터기판(110)의 구조에 대해 더욱 상세히 설명하면 다음과 같다. 트랜지스터기판(110) 상에는 게이트전극(112a)이 형성된다. 게이트전극(112a)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 게이트전극(112a) 상에는 제1절연막(113)이 형성된다. 제1절연막(113)은 저유전재료로 형성된다. 제1절연막(113) 상에는 제2절연막(114)이 형성된다. 제2절연막(114)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있으나 이에 한정되지 않는다. 제2절연막(114) 상에는 액티브층(115)이 형성된다. 액티브층(115)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있으나 이에 한정되지 않는다. 액티브층(115) 상에는 오믹콘택층(116)이 형성된다. 오믹콘택층(116) 상에는 소오스전극(117a) 및 드레인전극(117b)이 형성된다. 소오스전극(117a) 및 드레인전극(117b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형 성될 수 있으나 이에 한정되지 않는다. 소오스전극(117a) 및 드레인전극(117b) 상에는 제3절연막(118)이 형성된다. 제3절연막(118)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 형성될 수 있으나 이에 한정되지 않는다. 제3절연막(118) 상에는 트랜지스터(TFT)의 소오스전극(117a) 또는 드레인전극(117b)에 연결된 화소전극(120)이 형성된다. 화소전극(120)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명 산화물 전극으로 형성될 수 있으나 이에 한정되지 않는다. 제3절연막(118) 상에는 화소전극(120)과 이격된 공통전극(121)이 형성된다. 공통전극(121) 또한 화소전극(120)과 동일한 재료로 형성될 수 있으나 이에 한정되지 않는다.

컬러필터기판(150) 상에는 컬러필터(152), 블랙매트릭스(151) 및 오버코팅층(153)이 형성된다. 컬러필터기판(150)의 구조에 대해 더욱 상세히 설명하면 다음과 같다. 컬러필터기판(150) 상에는 비표시영역(NA)을 정의하는 블랙매트릭스(151)가 형성된다. 블랙매트릭스(151)는 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있으며 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등으로 형성될 수 있으나 이에 한정되지 않는다. 컬러필터기판(150) 상에는 표시영역(AA)을 정의하며 적색, 녹색 및 청색을 포함하는 컬러필터(152)가 형성된다. 컬러필터(152)는 적색, 녹색 및 청색뿐만 아니라 다른 색을 가질 수도 있다. 컬러필터(152) 상에는 오버코팅층(153)이 형성된다. 오버코팅층(153)은 유기, 무기 또는 유무기 재료로 형성될 수 있으나 경우에 따라서 오버코팅층(153)은 생략될 수도 있다.

이하, 본 발명의 실시예에 따른 액정패널의 서브 픽셀 구조에 대해 더욱 자세히 설명한다.

도 3은 본 발명의 일 실시예에 따른 서브 픽셀의 개략적인 평면도이고, 도 4는 도 2에 도시된 A1-A2 영역의 단면도이며, 도 5는 비교예와 실시예 간의 개구율을 비교 설명하기 위한 단면도이다.

도 3 및 도 4에 도시된 바와 같이, 서브 픽셀(SP)은 상호 교차하는 데이터라인(117)과 게이트라인(112)에 의해 정의된 트랜지스터(TFT), 화소전극(120) 및 공통전극(121)을 포함한다. 트랜지스터(TFT)의 소오스전극(117a) 또는 드레인전극(117b)은 데이터라인(117)에 연결되고, 게이트전극(112a)은 게이트라인(112)에 연결된다. 화소전극(120)은 트랜지스터(TFT)의 소오스전극(117a) 또는 드레인전극(117b)에 연결되며 데이터라인(117) 방향으로 분할된 형태를 갖는다. 화소전극(120)의 경우 콘택홀을 통해 소오스전극(117a) 또는 드레인전극(117b)에 연결되거나 실시예와 같이 직접연결될 수도 있다. 공통전극(121)은 공통전압배선(111)에 연결되며 화소전극(120)과 이격하여 데이터라인(117) 방향으로 분할된 형태를 갖는다. 공통전압배선(111)은 트랜지스터기판(110) 상에 형성되며 데이터라인(117)과 중첩되는 영역에 위치한다.

공통전압배선(111)은 도 4와 같이 블랙매트릭스와 대응되는 영역(BM) 상에 형성된다. 공통전압배선(111) 상에는 제1절연막(113)이 형성된다. 제1절연막(113) 상에는 제2절연막(114)이 형성된다. 제2절연막(114) 상에는 공통전압배선(111)과 중첩된 액티브층(115)이 형성된다. 액티브층(115) 상에는 공통전압배선(111)과 중 첩된 데이터라인(117)이 형성된다. 데이터라인(117) 상에는 제3절연막(118)이 형성된다. 제3절연막(118) 상에는 공통전압배선(111)과 일부 중첩하는 제1투명전극(119)과 제2투명전극(121)이 형성된다. 한편, 제1투명전극(119)의 경우, 도 3에 도시된 서브 픽셀(SP)과 인접하는 서브 픽셀(SPn-1)에 포함된 공통전극일 수 있다. 그리고 제2투명전극(121)의 경우, 도 3에 도시된 서브 픽셀(SP)에 포함된 공통전극일 수 있다.

실시예에서 트랜지스터기판(110) 상에 형성된 공통전압배선(111)을 덮는 제1절연막(113)은 제2절연막(114)보다 유전상수가 낮은 저유전체 재료로 형성된다. 제1절연막(113)의 유전상수(k)는 1 ~ 3 범위를 가질 수 있다. 제1절연막(113)의 유전상수(k)가 1 ~ 3 범위를 가지면 공통전압배선(111)과 데이터라인(117) 간의 중첩된 영역에서 생성되는 커패시턴스(capacitance)를 낮출 수 있게 된다. 제1절연막(113)이 이와 같이 저유전체 재료로 형성되면 공통전압배선(111)과 데이터라인(117) 간의 RC 지연(저항 R과 커패시턴스 C에 의한 지연) 증가를 방지할 수 있게 된다.

제1절연막(113)은 유기, 무기 또는 유무기 재료일 수 있다. 제1절연막(113)은 스핀 코팅하여 형성할 수 있는 스핀온(spin-on)형 재료와 기체 또는 감압상태에서 형성할 수 있는 화학기상증착(chemical vapor deoposition; CVD)형 재료를 포함한다. 스핀온형 유기 재료의 경우, 실크(SiLK), 벤조사이클로부텐(Benzocyclobutene; BCB), 플레어(FLARE)가 포함된다. 그리고 스핀온형 무기 재료의 경우, FOX(flowale oxide), HOSP, JSR이 포함된다. 화학기상증착형 유기 재료의 경우, 패럴린(Parylene), a-C:H(F)이 포함된다. 그리고 화학기상증착형 무기 재 료의 경우, 블랙다이아몬드(Black Diamond), 코랄(CORAL)이 포함된다.

앞서 설명한 저유전체 재료의 유전상수(k)는 다음의 표 1과 같다.

성막 방식	유기 재료	무기 재료
스핀온형	실크(k = 2.6) 벤조사이클로부텐(k = 2.7) 플레어(k = 2.8)	FOX(k = 3.0) HOSP(k = 2.6) JSR(k = 2.6)
화학기상증착형	패럴린(k = 2.6) a-C:H(F)(k = 2.2 ~ 2.7)	블랙다이아몬드 (k = 2.7 ~ 3.0) 코랄(k = 2.7 ~ 2.8)

위의 표 1에 나타낸 재료 외에 유전상수(k)가 1 ~ 3 범위 내에 포함되는 저유전체 재료에는 폴리이미드(PI), PAE(poly arylene ether), 사이클로부탄(cyclobutane) 유도체, 폴리실세스키옥산(polysilsesquioxane), FAC(fluorinated amorphous carbon) 등이 더 포함된다. 또한, 유전상수(k)가 1 ~ 3 범위 내에 포함되는 저유전체 재료에는 다공성 초저유전물질(k = 1.8), 나노다공성 유기 실리케이트 등이 더 포함된다.

도 5를 참조하면, 비교예는 트랜지스터기판(110) 상에 형성된 공통전압배선(111a, 111b)과 데이터라인(117) 간에 생성된 커패시턴스에 의한 RC 지연을 방지하기 위해 공통전압배선(111a, 111b)이 분할된 구조로 형성된다. 비교예의 경우, 공통전압배선(111a, 111b)이 분할된 구조를 취하므로 이에 대응하여 블랙매트릭스의 영역(BM)이 넓어지게 된다. 그러므로, 비교예는 구조적 특성상 개구율이 감소하게 된다.

반면, 실시예는 트랜지스터기판(110) 상에 형성된 공통전압배선(111)과 데이터라인(117) 간에 생성된 커패시턴스에 의한 RC 지연을 방지하기 위해 공통전압배선(111)과 데이터라인(117) 사이에 저유전체 재료로 형성된 제1절연막(113)이 개재된다. 실시예의 경우, 제1절연막(113)에 의해 유전상수를 낮추는 대신 제2절연막(114)을 포함하고 있어 공통전압배선(111)을 비교예와 같이 미분할하여도 커패시턴스를 낮출 수 있게 되므로 블랙매트릭스의 영역(BM)을 좁힐 수 있게 된다. 그러므로, 실시예의 구조는 구조적 특성상 개구율이 비교예 대비 증가하게 된다.

이상 본 발명은 트랜지스터기판 상에 형성된 배선 사이에 저유전체 재료로 이루어진 절연막을 개재하여 신호를 공급하는 배선 간에 발생하는 RC 지연을 낮추고 개구율을 증가시켜 표시품질을 향상시킬 수 있는 액정표시장치를 제공하는 효과가 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 블록도.

도 2는 본 발명의 일 실시예에 따른 액정패널의 단면도.

도 3은 본 발명의 일 실시예에 따른 서브 픽셀의 평면도.

도 4는 도 2에 도시된 A1-A2 영역의 단면도.

도 5는 비교예와 실시예 간의 개구율을 비교 설명하기 위한 단면도.

<도면의 주요 부분에 관한 부호의 설명>

11: 타이밍구동부 12: 데이터구동부

13: 게이트구동부 10: 액정패널

110: 트랜지스터기판 113: 제1절연막

114: 제2절연막 111: 공통전압배선

117: 데이터라인 118: 제3절연막

Claims

트랜지스터기판;

상기 트랜지스터기판과 합착되며 블랙매트릭스를 포함하는 컬러필터기판; 및

상기 트랜지스터기판과 상기 컬러필터기판 사이에 형성된 액정층을 포함하며,

상기 트랜지스터기판 상에는,

상기 블랙매트릭스와 대응되는 영역 상에 형성되며 공통전압이 공급되는 공통전압배선과,

상기 공통전압배선 상에 형성된 제1절연막과,

상기 제1절연막 상에 형성된 제2절연막과,

상기 제2절연막 상에 형성되며 상기 공통전압배선과 중첩된 데이터라인을 포함하는 액정표시장치.
제1항에 있어서,

상기 제1절연막은,

상기 제2절연막보다 유전상수가 낮은 저유전체 재료인 것을 특징으로 하는 액정표시장치.
제1항에 있어서,

상기 제1절연막의 유전상수(k)는,

1 ~ 3 범위를 갖는 것을 특징으로 하는 액정표시장치.
제1항에 있어서,

상기 제1절연막은,

유기, 무기 또는 유무기 재료인 것을 특징으로 하는 액정표시장치.
제1항에 있어서,

상기 제1절연막은,

실크(SiLK), 벤조사이클로부텐(Benzocyclobutene; BCB), 플레어(FLARE), 패럴린(Parylene), a-C:H(F), FOX(flowale oxide), HOSP, JSR, 블랙다이아몬드(Black Diamond), 코랄(CORAL) 중 어느 하나로 이루어진 것을 특징으로 하는 액정표시장치.
제1항에 있어서,

상기 액정층은,

IPS(inplane switching) 모드 또는 FFS(fringe field switching)로 구동하는 것을 특징으로 하는 액정표시장치.
제1항에 있어서,

상기 제2절연막과 상기 데이터라인 사이에 형성된 액티브층을 포함하는 액정표시장치.
제1항에 있어서,

상기 데이터라인 상에 형성된 제3절연막과,

상기 제3절연막 상에 형성된 투명전극을 포함하는 액정표시장치.
제8항에 있어서,

상기 투명전극은,

상기 공통전압배선과 일부 중첩하는 제1투명전극과 제2투명전극을 포함하는 액정표시장치.
제1항에 있어서,

상기 트랜지스터기판의 동일층 상에서 다수로 분할되며 상호 이격하는 화소전극과 공통전극을 포함하는 액정표시장치.